

AFE7954 四通道射频采样 12 GSPS 数模转换器 (DAC)

1 特性

- [申请完整数据表](#)
- 四通道射频采样 12GSPS DAC
- 最大射频信号带宽：
 - 4TX：1200 MHz 或
 - 2TX：2400 MHz
- 射频频率范围：600MHz 至 12GHz
- 数字步进衰减器 (DSA)：
 - TX：40dB 范围，0.125dB 步进
- 单频带或双频带 DUC
- 每个 TX 16 个 NCO
- DAC 的可选内部 PLL/VCO 或 DAC 采样率的外部时钟
- 串行器/解串器数据接口：
 - 可兼容 JESD204B 和 JESD204C
 - 8 个高达 29.5Gbps 的串行器/解串器接收器
 - 子类 1 多器件同步
- 封装：17mm × 17mm FCBGA，间距 0.8 mm

2 应用

- [雷达](#)
- [导引头前端](#)
- [国防无线电](#)
- [战术通信基础设施](#)
- [无线通信测试](#)

3 说明

AFE7954 是一款高性能、宽带宽四通道射频采样 DAC。此器件具有高达 12GHz 的工作频率，支持直接在 L、S、C 和 X 带频率范围内进行射频采样，无需额外的频率转换级。密度和灵活性提高后可支持高通道数、多任务系统。


信号路径支持插值和数字上变频选项，从而为四个 DAC (TX) 提供高达 1200MHz 的信号带宽，或者为两个 DAC 提供高达 2400MHz 的信号带宽。DUC 的输出驱动一个 12GSPS DAC (数模转换器)，通过混合模式输出选项增强在第二奈奎斯特区的运行。DAC 输出包括一个具有 40dB 范围以及 1dB 模拟和 0.125dB 数字步进的可变增益放大器 (TX DSA)。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
AFE7954	FC-BGA	17 mm × 17 mm

(1) 如需了解更多信息，请参阅 [机械、封装和可订购信息](#)。

(2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。



功能方框图



内容

1 特性	1	6.7 数字电气特性.....	15
2 应用	1	6.8 电源电气特性.....	16
3 说明	1	6.9 时序要求.....	18
4 说明 (续)	3	6.10 开关特性.....	19
5 修订历史记录	3	7 器件和文档支持	20
6 规格	4	7.1 接收文档更新通知.....	20
6.1 绝对最大额定值.....	4	7.2 支持资源.....	20
6.2 ESD 等级.....	4	7.3 商标.....	20
6.3 建议运行条件.....	5	7.4 静电放电警告.....	20
6.4 AFE79xx 热性能信息.....	5	7.5 术语表.....	20
6.5 发送器电气特性.....	6	8 机械、封装和可订购信息	20
6.6 PLL/VCO/时钟电气特性.....	13		

4 说明 (续)

每个接收器链均包含一个 25dB 范围的数字步进衰减器 (DSA)，后跟一个 3GSPS 模数转换器 (ADC)。每个接收器通道都有多个模拟峰值功耗检测器和各种数字功耗检测器，可辅助进行外部或内部自主自动增益控制器，另外还具有一个射频过载检测器，用于提供器件可靠性保护。灵活的抽取选项可为数据带宽提供高达 1200MHz 的优化（对于四条不带 FB 路径的 RX），或为带两条 FB 路径（每条 1200MHz 带宽）提供 600MHz 的优化。

5 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

日期	修订版本	说明
July 2023	*	初始发行版

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另外注明）⁽¹⁾

		最小值	最大值	单位
电源电压范围	DVDD0P9、VDDT0P9	- 0.3	1.2	V
	VDD1P2RX、VDD1P2TXCLK、VDD1P2TXENC、VDD1P2PLL、VDD1P2PLLCLKREF、VDD1P2FB、VDD1P2FBCML、VDD1P2RXCML	- 0.3	1.4	V
	VDD1P8RX、VDD1P8RXCLK、VDD1P8TX、VDD1P8TXDAC、VDD1P8TXENC、VDD1P8PLL、VDD1P8PLLVCO、VDD1P8FB、VDD1P8FBCCLK、VDD1P8GPIO、VDDA1P8	- 0.5	2.1	V
引脚电压范围	{1/2/3/4}TXOUT+/-	- 0.5	VDDTX1P8+0.3	V
	REFCLK+/-、SYSREF+/-	- 0.3	1.4	V
	{1:8}SRX+/-	- 0.3	1.4	V
	GPIO{B/C/D/E}x、SPICLK、SPISDIO、SPISDO、SPISEN、RESETZ、BISTB0、BISTB1	- 0.5	VDD1P8GPIO + 0.3	V
	IFORCE、VSENSE	- 0.3	VDDCLK1P8 + 0.3	V
	SRDAMUX1、SRDAMUX2	- 0.3	VDDA1P8+0.3	V
峰值输入电流	任意输入		20	mA
T _J	结温		150	°C
T _{stg}	贮存温度	- 65	150	°C

(1) 超出绝对最大额定值下列出的压力可能会对器件造成损坏。这些仅是压力额定值，并不意味着器件在这些条件下以及在建议运行条件以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。

6.2 ESD 等级

			值	单位
V _(ESD)	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准，所有引脚 ⁽¹⁾	1000	V
		充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准，所有引脚	150	

(1) JEDEC 文档 JEP155 指出：500V HBM 能够在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

		最小值	标称值	最大值	单位
DVDD0P9、VDDT0P9	电源电压 0.9V	0.9	0.925	0.95	V
VDD1P2{RX/TXCLK/TXENC/FB/PLL/ PLLCLKREF/FBCML/RXCML}	电源电压 1.2V	1.15	1.2	1.25	V
VDD1P8{RX/RXCLK/TX/TXDAC/ TXENC/PLL/PLLVCO/FB/FBCLK/ GPIO}、VDDA1P8	电源电压 1.8V	1.75	1.8	1.85	V
T _A	环境温度	- 40		85	°C
T _J	工作结温			110 ⁽¹⁾	°C
	最高工作结温	125			°C

(1) 长时间等于或高于此结温使用可能会增加器件的时基故障 (FIT) 率。有关更多详细信息，请参阅 [SBAA403 应用手册](#)

6.4 AFE79xx 热性能信息

热指标 ⁽¹⁾		17mmx17mm FC-BGA	单位
		400 引脚	
R _{θJA}	结至环境热阻	16.2	°C/W
R _{θJC(top)}	结至外壳（顶部）热阻	0.42	°C/W
R _{θJB}	结至电路板热阻	4.85	°C/W
Ψ _{JT}	结至顶部特征参数	0.12	°C/W
Ψ _{JB}	结至电路板特征参数	4.6	°C/W

(1) 有关新旧热指标的更多信息，请参阅[半导体](#)和[IC 封装热指标](#)应用报告。

6.5 发送器电气特性

$T_A = +25^\circ\text{C}$ 时的典型值，整个温度范围为 $T_{A,\text{MIN}} = -40^\circ\text{C}$ 至 $T_{J,\text{MAX}} = +110^\circ\text{C}$ ；低于 6GHz 时 TX 输入速率 = 491.52MSPS，高于 6GHz 时为 1474.56MSPS， $f_{\text{DAC}} = 11796.48\text{MSPS}$ ；低于 6GHz 输出频率时为 PLL 时钟模式，高于 6GHz 输出频率时为外部时钟模式；第一奈奎斯特区域为交错模式，第二奈奎斯特区域为非交错混合模式，标称电源；单频幅度为 -1dBFS；DSA 衰减 = 0dB；除非另有说明，否则串行器/解串器速率 = 16.22Gbps。

参数		测试条件	最小值	典型值	最大值	单位
DAC _{RES}	DAC 分辨率		14			位
f_{RFout}	RF 输出频率范围	$f_{\text{DAC}} = 12\text{GSPS}$ ，第一奈奎斯特区域	600		6000	MHz
		$f_{\text{DAC}} = 12\text{GSPS}$ ，第二奈奎斯特区域	6000		12000	
		$f_{\text{DAC}} = 9\text{GSPS}$ ，第一奈奎斯特区域	600		4500	
		$f_{\text{DAC}} = 9\text{GSPS}$ ，第二奈奎斯特区域	4500		9000	
		$f_{\text{DAC}} = 6\text{GSPS}$ ，第一奈奎斯特区域	600		3000	
		$f_{\text{DAC}} = 6\text{GSPS}$ ，第二奈奎斯特区域	3000		6000	
$P_{\text{max_FS}}$	器件引脚上的最大满量程输出功率，单音最大增益	$f_{\text{out}} = 850\text{MHz}$ ， $f_{\text{DAC}} = 5898.24\text{MSPS}$ ，-0.5dBFS		4.2		dBm
		$f_{\text{out}} = 1800\text{MHz}$ ， $f_{\text{DAC}} = 5898.24\text{MSPS}$ ，-0.5dBFS		4.6		dBm
		$f_{\text{out}} = 2600\text{MHz}$ ， $f_{\text{DAC}} = 8847.36\text{MSPS}$ ，-0.5dBFS		4.0		dBm
		$f_{\text{out}} = 3500\text{MHz}$ ，-0.5dBFS		3.9		dBm
		$f_{\text{out}} = 4900\text{MHz}$ ，-0.5dBFS		3.1		dBm
		$f_{\text{out}} = 3500\text{MHz}$ ， $f_{\text{DAC}} = 5898.24\text{MSPS}$ ，-0.5dBFS，直接模式		1.0		dBm
		$f_{\text{out}} = 4900\text{MHz}$ ， $f_{\text{DAC}} = 5898.24\text{MSPS}$ ，-0.5dBFS，直接模式		0.1		dBm
		$f_{\text{out}} = 4900\text{MHz}$ ， $f_{\text{DAC}} = 8847.36\text{MSPS}$ ，-0.5dBFS，直接模式		-0.7		dBm
		$f_{\text{out}} = 8100\text{MHz}$ ，-0.1dBFS，混合模式		-2.8		dBm
		$f_{\text{out}} = 9600\text{MHz}$ ，-0.1dBFS，混合模式		-4.3		dBm
R _{TERM}	输出端接电阻器	默认设置		50		Ω
ATT _{range}	DSA 衰减范围			40		dB
ATT _{step}	DSA 模拟衰减步长			1.0		dB
	DSA 衰减步长精度 (DNL)	校准前 $0 < \text{Atten} < 40\text{dB}$		± 0.2		dB
	DSA 衰减步长精度 (DNL)	校准后 $0 < \text{Atten} < 40\text{dB}$		± 0.1		dB
ATT _{phase-err}	DSA 增益步长相位精度，任何 8dB 范围	$f_{\text{out}} = 850\text{MHz}^{(2)}$		± 1		度
		$f_{\text{out}} = 1800\text{MHz}^{(2)}$		± 1		度
		$f_{\text{out}} = 2600\text{MHz}^{(2)}$		± 1		度
		$f_{\text{out}} = 3500\text{MHz}^{(2)}$		± 1		
		$f_{\text{out}} = 4900\text{MHz}^{(2)}$		± 1		度
		$f_{\text{out}} = 8100\text{MHz}^{(2)}$		± 2		度
		$f_{\text{out}} = 9600\text{MHz}^{(2)}$		± 2		度
G_{flat}	增益平坦度	任何 20MHz		0.1		dB
		600MHz 带宽， $F_{\text{out}} < 4.9\text{G}$		1.2		

6.5 发送器电气特性 (continued)

$T_A = +25^{\circ}\text{C}$ 时的典型值，整个温度范围为 $T_{A,MIN} = -40^{\circ}\text{C}$ 至 $T_{J,MAX} = +110^{\circ}\text{C}$ ；低于 6GHz 时 TX 输入速率 = 491.52MSPS，高于 6GHz 时为 1474.56MSPS， $f_{DAC} = 11796.48\text{MSPS}$ ；低于 6GHz 输出频率时为 PLL 时钟模式，高于 6GHz 输出频率时为外部时钟模式；第一奈奎斯特区域为交错模式，第二奈奎斯特区域为非交错混合模式，标称电源；单频幅度为 -1dBFS；DSA 衰减 = 0dB；除非另有说明，否则串行器/解串行器速率 = 16.22Gbps。

参数	测试条件	最小值	典型值	最大值	单位
IMD3	三阶双音互调失真, $f_{IF} \pm 10\text{MHz}$	$f_{out} = 850\text{MHz}$, 单音幅度为 -7dBFS	-66		dBc
		$f_{out} = 1800\text{MHz}$, 单音幅度为 -7dBFS	-63		dBc
		$f_{out} = 2600\text{MHz}$, 单音幅度为 -7dBFS	-62		dBc
		$f_{out} = 3500\text{MHz}$, 单音幅度为 -7dBFS	-61		dBc
		$f_{out} = 4900\text{MHz}$, 单音幅度为 -7dBFS	-57		dBc
		$f_{out} = 8100\text{MHz}$, 单音幅度为 -7dBFS	-55		dBc
		$f_{out} = 9600\text{MHz}$, 单音幅度为 -7dBFS	-52		dBc
		$f_{out} = 850\text{MHz}$, 单音幅度为 -13dBFS	-74.4		dBc
		$f_{out} = 1800\text{MHz}$, 单音幅度为 -13dBFS	-71.1		dBc
		$f_{out} = 2600\text{MHz}$, 单音幅度为 -13dBFS	-73		dBc
		$f_{out} = 3500\text{MHz}$, 单音幅度为 -13dBFS	-72		dBc
		$f_{out} = 4900\text{MHz}$, 单音幅度为 -13dBFS	-67.8		dBc
		$f_{out} = 8100\text{MHz}$, 单音幅度为 -13dBFS	-64		dBc
		$f_{out} = 9600\text{MHz}$, 单音幅度为 -13dBFS	-68		dBc
SFDR	无杂散动态范围 (在奈奎斯特区域内)	$f_{out} = 850\text{MHz}$	50.8		dBc
		$f_{out} = 1800\text{MHz}$	51.9		dBc
		$f_{out} = 2600\text{MHz}$	42		dBc
		$f_{out} = 3500\text{MHz}$	44		dBc
		$f_{out} = 4900\text{MHz}$	46.1		dBc
$f_s/2 - f_{OUT}$	交错图像	$f_{DAC} = 5898.24\text{MSPS}$, 交错模式	-51.9		dBc
		$f_{DAC} = 8847.36\text{MSPS}$, 交错模式	-46.0		dBc
		$f_{DAC} = 11796.48\text{MSPS}$, 交错模式	-41		dBc
HD2	二次谐波失真 (在奈奎斯特区域内)	$f_{out} = 850\text{MHz}$	-49		dBc
		$f_{out} = 1800\text{MHz}$	-53		dBc
		$f_{out} = 2600\text{MHz}$	-50		dBc
		$f_{out} = 3500\text{MHz}$	-48		dBc
		$f_{out} = 4900\text{MHz}$	-47		dBc
		$f_{out} = 8100\text{MHz}$	-50		dBc
		$f_{out} = 9600\text{MHz}$	-53		dBc
		$f_{out} = 850\text{MHz}$, $A_{OUT} = -12\text{dBFS}$	-60		dBc
		$f_{out} = 1800\text{MHz}$, $A_{OUT} = -12\text{dBFS}$	-64		dBc
		$f_{out} = 2600\text{MHz}$, $A_{OUT} = -12\text{dBFS}$	-45		dBc
		$f_{out} = 3500\text{MHz}$, $A_{OUT} = -12\text{dBFS}$	-57		dBc
		$f_{out} = 4900\text{MHz}$, $A_{OUT} = -12\text{dBFS}$	-58		dBc
		$f_{out} = 8100\text{MHz}$, $A_{OUT} = -12\text{dBFS}$	-60		dBc
		$f_{out} = 9600\text{MHz}$, $A_{OUT} = -12\text{dBFS}$	-62		dBc

6.5 发送器电气特性 (continued)

$T_A = +25^{\circ}\text{C}$ 时的典型值，整个温度范围为 $T_{A,MIN} = -40^{\circ}\text{C}$ 至 $T_{J,MAX} = +110^{\circ}\text{C}$ ；低于 6GHz 时 TX 输入速率 = 491.52MSPS，高于 6GHz 时为 1474.56MSPS， $f_{DAC} = 11796.48\text{MSPS}$ ；低于 6GHz 输出频率时为 PLL 时钟模式，高于 6GHz 输出频率时为外部时钟模式；第一奈奎斯特区域为交错模式，第二奈奎斯特区域为非交错混合模式，标称电源；单频幅度为 -1dBFS；DSA 衰减 = 0dB；除非另有说明，否则串行器/解串行器速率 = 16.22Gbps。

参数	测试条件	最小值	典型值	最大值	单位
HD3	三次谐波失真 (在奈奎斯特区域内)	$f_{out} = 850\text{MHz}$	-62		dBc
		$f_{out} = 1800\text{MHz}$	-55		dBc
		$f_{out} = 2600\text{MHz}$	-57		dBc
		$f_{out} = 3500\text{MHz}$	-60		dBc
		$f_{out} = 4900\text{MHz}$	-54		dBc
		$f_{out} = 8100\text{MHz}$	-54		dBc
		$f_{out} = 9600\text{MHz}$	-56		dBc
		$f_{out} = 850\text{MHz}$, $A_{OUT} = -12\text{dBFS}$	-80		dBc
		$f_{out} = 1800\text{MHz}$, $A_{OUT} = -12\text{dBFS}$	-79		dBc
		$f_{out} = 2600\text{MHz}$, $A_{OUT} = -12\text{dBFS}$	-77		dBc
		$f_{out} = 3500\text{MHz}$, $A_{OUT} = -12\text{dBFS}$	-77		dBc
		$f_{out} = 4900\text{MHz}$, $A_{OUT} = -12\text{dBFS}$	-78		dBc
		$f_{out} = 8100\text{MHz}$, $A_{OUT} = -12\text{dBFS}$	-82		dBc
		$f_{out} = 9600\text{MHz}$, $A_{OUT} = -12\text{dBFS}$	-80		dBc
HDn, $n \geq 4$	谐波失真 $n \geq 4$ (在奈奎斯特区域内)	$f_{out} = 850\text{MHz}$	-81		dBc
		$f_{out} = 1800\text{MHz}$	-88		dBc
		$f_{out} = 2600\text{MHz}$	-86		dBc
		$f_{out} = 3500\text{MHz}$	-79		dBc
		$f_{out} = 4900\text{MHz}$	-86		dBc
		$f_{out} = 8100\text{MHz}$	-87		dBc
		$f_{out} = 9600\text{MHz}$	-85		dBc
		$f_{out} = 850\text{MHz}$, $A_{OUT} = -12\text{dBFS}$	-93		dBc
		$f_{out} = 1800\text{MHz}$, $A_{OUT} = -12\text{dBFS}$	-98		dBc
		$f_{out} = 2600\text{MHz}$, $A_{OUT} = -12\text{dBFS}$	-84		dBc
		$f_{out} = 3500\text{MHz}$, $A_{OUT} = -12\text{dBFS}$	-87		dBc
		$f_{out} = 4900\text{MHz}$, $A_{OUT} = -12\text{dBFS}$	-87		dBc
		$f_{out} = 8100\text{MHz}$, $A_{OUT} = -12\text{dBFS}$	-87		dBc
		$f_{out} = 9600\text{MHz}$, $A_{OUT} = -12\text{dBFS}$	-87		dBc
SFDR +/- 250MHz	+/- 250MHz 范围内的无杂散动态范围	$f_{out} = 850\text{MHz}$	68.5		dBc
		$f_{out} = 1800\text{MHz}$	79.4		dBc
		$f_{out} = 2600\text{MHz}$	77		dBc
		$f_{out} = 3500\text{MHz}$	75		dBc
		$f_{out} = 4900\text{MHz}$	76		dBc
		$f_{out} = 8100\text{MHz}$	61		dBc
		$f_{out} = 9600\text{MHz}$	64		dBc
$f_s/4$	固定杂散	$f_{DAC} = 5898.24\text{MSPS}$	-64		dBFS
		$f_{DAC} = 8847.36\text{MSPS}$	-75		dBFS
		$f_{DAC} = 11796.48\text{MSPS}$	-67		dBFS
$f_s/2$	固定杂散	$f_{DAC} = 5898.24\text{MSPS}$	-49		dBFS
		$f_{DAC} = 8847.36\text{MSPS}$	-48		dBFS
		$f_{DAC} = 11796.48\text{MSPS}$	-48		dBFS

6.5 发送器电气特性 (continued)

$T_A = +25^{\circ}\text{C}$ 时的典型值，整个温度范围为 $T_{A,\text{MIN}} = -40^{\circ}\text{C}$ 至 $T_{J,\text{MAX}} = +110^{\circ}\text{C}$ ；低于 6GHz 时 TX 输入速率 = 491.52MSPS，高于 6GHz 时为 1474.56MSPS， $f_{\text{DAC}} = 11796.48\text{MSPS}$ ；低于 6GHz 输出频率时为 PLL 时钟模式，高于 6GHz 输出频率时为外部时钟模式；第一奈奎斯特区域为交错模式，第二奈奎斯特区域为非交错混合模式，标称电源；单频幅度为 -1dBFS；DSA 衰减 = 0dB；除非另有说明，否则串行器/解串行器速率 = 16.22Gbps。

参数		测试条件	最小值	典型值	最大值	单位
$3*f_s/4$	固定杂散	第二奈奎斯特， $f_{\text{DAC}} = 5898.24\text{MSPS}$		-76		dBFS
		第二奈奎斯特， $f_{\text{DAC}} = 8847.36\text{MSPS}$		-89		dBFS
		第二奈奎斯特， $f_{\text{DAC}} = 11796.48\text{MSPS}$		-63		dBFS
ACPR _{1xcarr}	ACPR (单载波)，LTE 20MHz E-TM1.1 载波 $f_{\text{out}} = 0.85\text{GHz}$	Atten=0dB，Pout= -13dBFS		-68.5		dBc
		Atten=20dB，Pout= -13dBFS		-67.2		dBc
		Atten=28dB，Pout= -13dBFS		-64.5		dBc
		Atten=39dB，Pout= -13dBFS		-53.9		dBc
ACPR _{1xcarr}	ACPR (单载波)，LTE 20MHz E-TM1.1 载波 $f_{\text{out}} = 1.8425\text{GHz}$	Atten=0dB，Pout= -13dBFS		-70.7		dBc
		Atten=20dB，Pout= -13dBFS		-68.3		dBc
		Atten=28dB，Pout= -13dBFS		-62.9		dBc
		Atten=39dB，Pout= -13dBFS		-52.0		dBc
ACPR _{1xcarr}	ACPR (单载波)，LTE 20MHz E-TM1.1 载波 $f_{\text{out}} = 2.6\text{GHz}$	Atten=0dB，Pout= -13dBFS		-71		dBc
		Atten=20dB，Pout= -13dBFS		-68		dBc
		Atten=28dB，Pout= -13dBFS		-62		dBc
		Atten=39dB，Pout= -13dBFS		-51.3		dBc
ACPR _{1xcarr}	ACPR (单载波)，LTE 20MHz E-TM1.1 载波 $f_{\text{out}} = 3.5\text{GHz}$	Atten=0dB，Pout= -13dBFS		-70		dBc
		Atten=20dB，Pout= -13dBFS		-67		dBc
		Atten=28dB，Pout= -13dBFS		-60		dBc
		Atten=39dB，Pout= -13dBFS		-49.8		dBc
ACPR _{1xcarr}	ACPR (单载波)，LTE 20MHz E-TM1.1 载波 $f_{\text{out}} = 4.9\text{GHz}$	Atten=0dB，Pout= -13dBFS		-68.8		dBc
		Atten=20dB，Pout= -13dBFS		-65.9		dBc
		Atten=28dB，Pout= -13dBFS		-60.6		dBc
		Atten=39dB，Pout= -13dBFS		-49.5		dBc
ACPR _{1xcarr}	ACPR (单载波)，NR 100MHz E-TM1.1 载波 $f_{\text{out}} = 2.6\text{GHz}$	Atten=0dB，Pout= -13dBFS		-65		dBc
		Atten=20dB，Pout= -13dBFS		-62		dBc
		Atten=20dB，Pout= -13dBFS		-55		dBc
		Atten=39dB，Pout= -13dBFS		-44.3		dBc
ACPR _{1xcarr}	ACPR (单载波)，NR 100MHz E-TM1.1 载波 $f_{\text{out}} = 3.5\text{GHz}$	Atten=0dB，Pout= -13dBFS		-64		dBc
		Atten=20dB，Pout= -13dBFS		-59		dBc
		Atten=28dB，Pout= -13dBFS		-52		dBc
		Atten=39dB，Pout= -13dBFS		-41.1		dBc
ACPR _{1xcarr}	ACPR (单载波)，NR 100MHz E-TM1.1 载波 $f_{\text{out}} = 4.9\text{GHz}$	Atten=0dB，Pout= -13dBFS		-64.1		dBc
		Atten=20dB，Pout= -13dBFS		-60.4		dBc
		Atten=28dB，Pout= -13dBFS		-53.5		dBc
		Atten=39dB，Pout= -13dBFS		-42.5		dBc
ACPR _{1xcarr}	ACPR (单载波)，NR 100MHz E-TM1.1 载波 $f_{\text{out}} = 8.1\text{GHz}$	Atten=0dB，Pout= -13dBFS		-58		dBc
		Atten=20dB，Pout= -13dBFS		-53		dBc
		Atten=28dB，Pout= -13dBFS		-46		dBc
		Atten=39dB，Pout= -13dBFS		-36		dBc

6.5 发送器电气特性 (continued)

$T_A = +25^\circ\text{C}$ 时的典型值，整个温度范围为 $T_{A,MIN} = -40^\circ\text{C}$ 至 $T_{J,MAX} = +110^\circ\text{C}$ ；低于 6GHz 时 TX 输入速率 = 491.52MSPS，高于 6GHz 时为 1474.56MSPS， $f_{DAC} = 11796.48\text{MSPS}$ ；低于 6GHz 输出频率时为 PLL 时钟模式，高于 6GHz 输出频率时为外部时钟模式；第一奈奎斯特区域为交错模式，第二奈奎斯特区域为非交错混合模式，标称电源；单频幅度为 -1dBFS；DSA 衰减 = 0dB；除非另有说明，否则串行器/解串行器速率 = 16.22Gbps。

参数		测试条件	最小值	典型值	最大值	单位
ACPR _{1xcarr}	ACPR (单载波), NR 100MHz E-TM1.1 载波 $f_{out} = 9.6\text{GHz}$	Atten=0dB, Pout= -13dBFS		-57		dBc
		Atten=20dB, Pout= -13dBFS		-50		dBc
		Atten=28dB, Pout= -13dBFS		-42		dBc
		Atten=39dB, Pout= -13dBFS		-31		dBc
EVM	误差矢量幅度, 1x 20MHz E-TM3.1/3.1a, 无参考时钟噪声	$F_{out} = 0.85\text{GHz}$, $P_{OUT} = -13\text{dBFS}$		0.2		%
		$F_{out} = 1.8425\text{GHz}$, $P_{OUT} = -13\text{dBFS}$		0.3		%
		$F_{out} = 2.6\text{GHz}$, $P_{OUT} = -13\text{dBFS}$		0.28		%
		$F_{out} = 3.5\text{GHz}$, $P_{OUT} = -13\text{dBFS}$		0.38		%
		$F_{out} = 4.9\text{GHz}$, $P_{OUT} = -13\text{dBFS}$		0.4		%
NSD _{dBFS}	噪声频谱密度 20MHz 偏移 $f_{OUT} = 0.85\text{GHz}$	Atten=0dB, $f_{DAC} = 5898.24\text{MSPS}$, Pout= -13dBFS		-157.6		dBFS/Hz
		Atten=20dB, $f_{DAC} = 5898.24\text{MSPS}$, Pout= -13dBFS		-153.3		dBFS/Hz
		Atten=28dB, $f_{DAC} = 5898.24\text{MSPS}$, Pout= -13dBFS		-147.9		dBFS/Hz
		Atten=39dB, $f_{DAC} = 5898.24\text{MSPS}$, Pout= -13dBFS		-136.9		dBFS/Hz
NSD _{dBFS}	噪声频谱密度 20MHz 偏移 $f_{OUT} = 1.8\text{GHz}$	Atten=0dB, $f_{DAC} = 5898.24\text{MSPS}$, Pout= -13dBFS		-158.4		dBFS/Hz
		Atten=20dB, $f_{DAC} = 5898.24\text{MSPS}$, Pout= -13dBFS		-152.2		dBFS/Hz
		Atten=28dB, $f_{DAC} = 5898.24\text{MSPS}$, Pout= -13dBFS		-145.6		dBFS/Hz
		Atten=39dB, $f_{DAC} = 5898.24\text{MSPS}$, Pout= -13dBFS		-134.6		dBFS/Hz
NSD _{dBFS}	噪声频谱密度 20MHz 偏移 $f_{OUT} = 2.6\text{GHz}$	Atten=0dB, $f_{DAC} = 8847.36\text{MSPS}$, Pout= -13dBFS		-157		dBFS/Hz
		Atten=20dB, $f_{DAC} = 8847.36\text{MSPS}$, Pout= -13dBFS		-151		dBFS/Hz
		Atten=28dB, $f_{DAC} = 8847.36\text{MSPS}$, Pout= -13dBFS		-144		dBFS/Hz
		Atten=39dB, $f_{DAC} = 8847.36\text{MSPS}$, Pout= -13dBFS		-133.0		dBFS/Hz
NSD _{dBFS}	噪声频谱密度 20MHz 偏移 $F_{out} = 3.5\text{GHz}$	Atten=0dB, Pout= -13dBFS		-158		dBFS/Hz
		Atten=20dB, Pout= -13dBFS		-150		dBFS/Hz
		Atten=28dB, Pout= -13dBFS		-143		dBFS/Hz
		Atten=39dB, Pout= -13dBFS		-131.8		dBFS/Hz

6.5 发送器电气特性 (continued)

$T_A = +25^\circ\text{C}$ 时的典型值，整个温度范围为 $T_{A,MIN} = -40^\circ\text{C}$ 至 $T_{J,MAX} = +110^\circ\text{C}$ ；低于 6GHz 时 TX 输入速率 = 491.52MSPS，高于 6GHz 时为 1474.56MSPS， $f_{DAC} = 11796.48\text{MSPS}$ ；低于 6GHz 输出频率时为 PLL 时钟模式，高于 6GHz 输出频率时为外部时钟模式；第一奈奎斯特区域为交错模式，第二奈奎斯特区域为非交错混合模式，标称电源；单频幅度为 -1dBFS；DSA 衰减 = 0dB；除非另有说明，否则串行器/解串行器速率 = 16.22Gbps。

参数	测试条件	最小值	典型值	最大值	单位
NSD _{dBFS}	噪声频谱密度 20MHz 偏移 $F_{out} = 4.9\text{GHz}$	Atten=0dB, Pout= -13dBFS	-155.5		dBFS/Hz
		Atten=20dB, Pout= -13dBFS	-147.8		dBFS/Hz
		Atten=28dB, Pout= -13dBFS	-140.8		dBFS/Hz
		Atten=39dB, Pout= -13dBFS	-129.6		dBFS/Hz
NSD _{dBFS}	噪声频谱密度 50MHz 偏移 $F_{out} = 8.1\text{GHz}$	Atten=0dB, Pout= -13dBFS	-153		dBFS/Hz
		Atten=20dB, Pout= -13dBFS	-147		dBFS/Hz
		Atten=28dB, Pout= -13dBFS	-140		dBFS/Hz
		Atten=39dB, Pout= -13dBFS	-129		dBFS/Hz
NSD _{dBFS}	噪声频谱密度 50MHz 偏移 $F_{out} = 9.6\text{GHz}$	Atten=0dB, Pout= -13dBFS	-152		dBFS/Hz
		Atten=20dB, Pout= -13dBFS	-147		dBFS/Hz
		Atten=28dB, Pout= -13dBFS	-140		dBFS/Hz
		Atten=39dB, Pout= -13dBFS	-129		dBFS/Hz
S22	输出回波损耗, <6GHz, +/- fc * 10%	含匹配	-17		dB
	输出回波损耗, >8GHz, +/- fc * 10%	含匹配	-10		dB
隔离	近通道： 1TXOUT 至 2TXOUT 或 3TXOUT 至 4TXOUT ⁽¹⁾	$f_{out} = 900\text{MHz}$, $f_{DAC} = 8847.36\text{MSPS}$, 直接模式	-49		dB
		$f_{out} = 1850\text{MHz}$, $f_{DAC} = 8847.36\text{MSPS}$, 直接模式	-59		dB
		$f_{out} = 2600\text{MHz}$, $f_{DAC} = 8847.36\text{MSPS}$, 直接模式	-65		dB
		$f_{out} = 3500\text{MHz}$, $f_{DAC} = 8847.36\text{MSPS}$, 直接模式	-66		dB
		$f_{out} = 4900\text{MHz}$, $f_{DAC} = 8847.36\text{MSPS}$, 直接模式	-60		dB
		$f_{out} = 900\text{MHz}$, $f_{DAC} = 8847.36\text{MSPS}$, 直接模式	-90		dB
		$f_{out} = 1850\text{MHz}$, $f_{DAC} = 8847.36\text{MSPS}$, 直接模式	-91		dB
		$f_{out} = 2600\text{MHz}$, $f_{DAC} = 8847.36\text{MSPS}$, 直接模式	-93		dB
		$f_{out} = 3500\text{MHz}$, $f_{DAC} = 8847.36\text{MSPS}$, 直接模式	-94		dB
		$f_{out} = 4900\text{MHz}$, $f_{DAC} = 8847.36\text{MSPS}$, 直接模式	-83		dB

6.5 发送器电气特性 (continued)

$T_A = +25^\circ\text{C}$ 时的典型值，整个温度范围为 $T_{A,MIN} = -40^\circ\text{C}$ 至 $T_{J,MAX} = +110^\circ\text{C}$ ；低于 6GHz 时 TX 输入速率 = 491.52MSPS，高于 6GHz 时为 1474.56MSPS， $f_{DAC} = 11796.48\text{MSPS}$ ；低于 6GHz 输出频率时为 PLL 时钟模式，高于 6GHz 输出频率时为外部时钟模式；第一奈奎斯特区域为交错模式，第二奈奎斯特区域为非交错混合模式，标称电源；单频幅度为 -1dBFS；DSA 衰减 = 0dB；除非另有说明，否则串行器/解串器速率 = 16.22Gbps。

参数		测试条件	最小值	典型值	最大值	单位
PN _{TXADD}	附加相位噪声外部时钟模式 ⁽³⁾	$f_{out} = 9.6\text{GHz}$, $f_{OFFSET} = 100\text{Hz}$		-88		dBc/Hz
		$f_{out} = 9.6\text{GHz}$, $f_{OFFSET} = 1\text{kHz}$		-102		dBc/Hz
		$f_{out} = 9.6\text{GHz}$, $f_{OFFSET} = 10\text{kHz}$		-110		dBc/Hz
		$f_{out} = 9.6\text{GHz}$, $f_{OFFSET} = 100\text{kHz}$		-123		dBc/Hz
		$f_{out} = 9.6\text{GHz}$, $f_{OFFSET} = 1\text{MHz}$		-136		dBc/Hz
		$f_{out} = 9.6\text{GHz}$, $f_{OFFSET} = 10\text{MHz}$		-143		dBc/Hz
		$f_{out} = 9.6\text{GHz}$, $f_{OFFSET} = 100\text{MHz}$		-146		dBc/Hz

- (1) 在 TxP/M 上以 50Ω 差分电阻测得。每个引脚上每个 TxP/M 的 1.8V 直流偏置保持不变，不会被移除。TX 路径上的其他外部组件断开连接。
- (2) 执行 DSA 校准程序后
- (3) 单边带，减去输入时钟相位噪声。

6.6 PLL/VCO/时钟电气特性

TA = +25°C 时的典型值，整个温度范围为 T_{A,MIN} = -40°C 至 T_{J,MAX} = +110°C；参考时钟输入频率 491.52MHz（除非另有说明），f_{DAC} = f_{VCO}，f_{OUT} = f_{DAC}/4，归一化为 f_{VCO}。

参数		测试条件	最小值	典型值	最大值	单位
f _{VCO1}	VCO1 最小频率				7.2	GHz
	VCO1 最大频率		7.68			GHz
f _{VCO2}	VCO2 最小频率				8.8	GHz
	VCO2 最大频率		9.1			GHz
f _{VCO3}	VCO3 最小频率				9.7	GHz
	VCO3 最大频率		10.24			GHz
f _{VCO4}	VCO4 最小频率				11.6	GHz
	VCO4 最大频率		12.08			GHz
DIV _{DAC}	DAC 采样率分频器			1、2 或 3		
DIV _{FBAD C}	基于 DAC 采样率的 ADC 采样率分频器			1、2、3、4、6 或 8		
DIV _{RXAD C}	ADC 采样率分频器			1、2、3、4、6 或 8		
PN _{VCO}	闭环相位噪声 F _{PLL} = 11.79848GHz F _{REF} =491.52MHz	600kHz		-113		dBc/Hz
		800kHz		-116		dBc/Hz
		1MHz		-119		dBc/Hz
		1.8MHz		-125		dBc/Hz
		5MHz		-133		dBc/Hz
		50MHz		-141		dBc/Hz
	闭环相位噪声 F _{PLL} = 8.84736GHz F _{REF} =491.52MHz	600kHz		-114		dBc/Hz
		800kHz		-118		dBc/Hz
		1MHz		-120		dBc/Hz
		1.8MHz		-127		dBc/Hz
		5MHz		-135		dBc/Hz
		50MHz		-142		dBc/Hz
	闭环相位噪声 F _{PLL} = 9.8403GHz F _{REF} =491.52MHz	600kHz		-113		dBc/Hz
		800kHz		-116		dBc/Hz
		1MHz		-119		dBc/Hz
		1.8MHz		-125		dBc/Hz
		5MHz		-134		dBc/Hz
		50MHz		-140		dBc/Hz
	闭环相位噪声 F _{PLL} = 7.86432GHz F _{REF} =491.52MHz	600kHz		-116		dBc/Hz
		800kHz		-119		dBc/Hz
		1MHz		-122		dBc/Hz
		1.8MHz		-127		dBc/Hz
		5MHz		-136		dBc/Hz
		50MHz		-143		dBc/Hz
F _{rms}	时钟 PLL 集成相位误差 ⁽¹⁾	f _{PLL} =11.79848GHz、[1KHz、100MHz]		-43.4		dBc/Hz
		f _{PLL} =8.8536GHz、[1KHz、100MHz]		-47.6		dBc/Hz
		f _{PLL} =9.8304GHz、[1KHz、100MHz]		-46.2		dBc/Hz

6.6 PLL/VCO/时钟电气特性 (continued)

TA = +25°C 时的典型值，整个温度范围为 T_{A,MIN} = -40°C 至 T_{J,MAX} = +110°C；参考时钟输入频率 491.52MHz（除非另有说明），f_{DAC} = f_{VCO}，f_{OUT} = f_{DAC}/4，归一化为 f_{VCO}。

参数		测试条件	最小值	典型值	最大值	单位
f _{PFD}	PFD 频率		100		500	MHz
PN _{pll_flat}	归一化 PLL 平坦噪声	f _{VCO} = 11796.48MHz		-226.5		dBc/Hz
F _{REF}	输入时钟频率		0.1		12	GHz
V _{SS}	输入时钟电平		0.6		1.8	Vppdiff
耦合			仅交流耦合			
	REFCLK 输入阻抗 ⁽²⁾	并联电阻		100		Ω
		并联电容		0.5		pF

(1) 单边带，不包括参考时钟贡献

(2) 有关阻抗与频率间的关系，请参阅 TI 提供的 S11 数据

6.7 数字电气特性

TA = +25°C 时的典型值，整个温度范围为 T_{A,MIN} = -40°C 至 T_{J,MAX} = +110°C (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
CML 串行器/解串器输入 [8:1]SRX+/-						
V _{SRDIFF}	串行器/解串器接收器输入振幅	差分	100		1200	mVpp
V _{SRCOM}	串行器/解串器输入共模		0.4	0.5	0.6	V
Z _{SRdiff}	串行器/解串器内部差分终端 ⁽¹⁾			100		Ω
F _{SerDes}	串行器/解串器比特率	全速率模式	19		29.5	Gbps
		半速率模式	9.5		16.25	Gbps
		四分之一速率模式	4.75		8.125	Gbps
	插入损耗容差 ⁽²⁾	串行器/解串器电源 = 1.8V		25		dB
T _J	总抖动容差				0.42	UI
CMOS I/O : GPIO{B/C/D/E}x、SPICLK、SPISDIO、SPISDO、SPISEN、RESETZ、BISTB0、BISTB1						
V _{IH}	高电平输入电压		0.6×VDD1 P8GPIO			V
V _{IL}	低电平输入电压			0.4×VDD1 P8GPIO		V
I _{IH}	高电平输入电流		-250		250	μA
I _{IL}	低电平输入电流		-250		250	μA
C _L	CMOS 输入电容			2		pF
V _{OH}	高电平输出电压		VDD1P8G PIO - 0.2			V
V _{OL}	低电平输出电压				0.2	V
差分输入 : SYSREF+/- 模式 A						
时钟模式				仅 PLL 时钟模式		
F _{SYSREFMAX}	SYSREF 输入频率最大值			40		MHz
V _{SWINGSRMAX}	SYSREF 输入摆幅最大值			1.8		Vppdiff ⁽³⁾
V _{SWINGSRMIN}	SYSREF 输入摆幅最小值	f _{REF} < 500MHz		0.3		Vppdiff ⁽³⁾
V _{SWINGSRMIN}	SYSREF 输入摆幅最小值	f _{REF} > 500MHz		0.6		Vppdiff ⁽³⁾
V _{COMSRMAX}	SYSREF 输入共模电压最大值			0.8		V
V _{COMSRMIN}	SYSREF 输入共模电压最小值			0.6		V
Z _T	输入端接	差分		100 ⁽¹⁾		Ω
C _L	输入电容	每个引脚端接至 GND		0.5		pF
LVDS 输入 : 0SYNCIN+/- 和 1SYNCIN+/-						
V _{ICOM}	输入共模电压			1.2		V
V _{ID}	差分输入电压摆幅			450		Vppdiff ⁽³⁾
Z _T	输入端接	差分		100		Ω
LVDS 输出 : 0SYNCOUT+/- 和 1SYNCOUT+/-						
V _{OCOM}	输出共模电压			1.2		V
V _{OD}	差分输出电压摆幅			500		Vppdiff ⁽³⁾
Z _T	内部端接			100		Ω

(1) SYSREF 端接可在 100 Ω、150 Ω 和 300 Ω 之间进行编程

(2) 损耗容差为从 STX 到 SRX 的凸点间容差

(3) Vppdiff 是最大差分电压 (正值) 与最小差分电压 (负值) 之间的差值。

6.8 电源电气特性

$T_A = +25^{\circ}\text{C}$ 时的典型值，整个温度范围为 $T_{A,MIN} = -40^{\circ}\text{C}$ 至 $T_{J,MAX} = +110^{\circ}\text{C}$ ；TX 输入速率 = 500MSPS，RX 输出速率 = 500MSPS， $f_{DAC} = 9000\text{MSPS}$ 交错模式； $f_{ADC} = 3000\text{MSPS}$ ；标称电源；单音幅度为 -1dBFS；DSA 衰减 = 0dB；串行器/解串器速率 = 20Gbps；除非另有说明。

参数		测试条件	最小值	典型值	最大值	单位
I_{VDD1P8}	3A 组：VDD1P8FB + VDD1P8RX + VDD1P8TX	模式 1：4TX TX 双频带：96 倍插值，TX 速率 125MSPS $f_{DAC} = 12\text{GSPS}$ ， $f_{TX} = 1.85 + 2.15\text{GHz}$ JESD：8/10 编码，20Gbps TX：2-16-16-1		564		mA
	3B 组：VDD1P8FBCLK + VDD1P8RXCLK + VDD1P8TXDAC + VDD1P8GPIO + VDDA1P8			274		mA
	3C 组：VDD1P8PLL + VDD1P8PLLCO			71		mA
I_{VDD1P2}	组 2：VDD1P2FB、VDD1P2RX、VDD1P2TXCLK、VDD1P2TXENC、VDD1P2FBCML、VDD1P2RXCML 和 VDD1P2PLLCLKREF			953		mA
I_{VDD0P9}	1A 组：DVDD0P9 + VDDT0P9			1747		mA
P_{diss}	功率耗散			4396		mW
I_{VDD1P8}	3A 组：VDD1P8FB + VDD1P8RX + VDD1P8TX	模式 2：4TX TX 单频带：24 倍插值，TX 速率 500MSPS $f_{DAC} = 12\text{GSPS}$ ， $f_{TX} = 2.75\text{GHz}$ JESD：8/10 编码，20Gbps TX：4-8-4-1		570		mA
	3B 组：VDD1P8FBCLK + VDD1P8RXCLK + VDD1P8TXDAC + VDD1P8GPIO + VDDA1P8			382		mA
	3C 组：VDD1P8PLL + VDD1P8PLLCO			72		mA
I_{VDD1P2}	组 2：VDD1P2FB、VDD1P2RX、VDD1P2TXCLK、VDD1P2TXENC、VDD1P2FBCML、VDD1P2RXCML 和 VDD1P2PLLCLKREF			967		mA
I_{VDD0P9}	1A 组：DVDD0P9 + VDDT0P9			2172		mA
P_{diss}	功率耗散			5011		mW
I_{VDD1P8}	3A 组：VDD1P8FB + VDD1P8RX + VDD1P8TX	模式 3：4TX TX 单频带：12 倍插值，TX 速率 1GSPS $f_{DAC} = 12\text{GSPS}$ ， $f_{TX} = 2.75\text{GHz}$ JESD：8/10 编码，20Gbps TX：8-8-2-1		571		mA
	3B 组：VDD1P8FBCLK + VDD1P8RXCLK + VDD1P8TXDAC + VDD1P8GPIO + VDDA1P8			495		mA
	3C 组：VDD1P8PLL + VDD1P8PLLCO			72		mA
I_{VDD1P2}	组 2：VDD1P2FB、VDD1P2RX、VDD1P2TXCLK、VDD1P2TXENC、VDD1P2FBCML、VDD1P2RXCML 和 VDD1P2PLLCLKREF			969		mA
I_{VDD0P9}	1A 组：DVDD0P9 + VDDT0P9			2465		mA
P_{diss}	功率耗散			5490		mW
I_{VDD1P8}	3A 组：VDD1P8FB + VDD1P8RX + VDD1P8TX	模式 4：4TX TX 单频带：8 倍插值，TX 速率 1500MSPS $f_{DAC} = 12\text{GSPS}$ ， $f_{TX} = 2.75\text{GHz}$ JESD：64/66 编码，24.75Gbps TX：8-8-2-1		569		mA
	3B 组：VDD1P8FBCLK + VDD1P8RXCLK + VDD1P8TXDAC + VDD1P8GPIO + VDDA1P8			521		mA
	3C 组：VDD1P8PLL + VDD1P8PLLCO			73		mA
I_{VDD1P2}	组 2：VDD1P2FB、VDD1P2RX、VDD1P2TXCLK、VDD1P2TXENC、VDD1P2FBCML、VDD1P2RXCML 和 VDD1P2PLLCLKREF			981		mA
I_{VDD0P9}	1A 组：DVDD0P9 + VDDT0P9			2719		mA
P_{diss}	功率耗散			5786		mW

$T_A = +25^{\circ}\text{C}$ 时的典型值，整个温度范围为 $T_{A,MIN} = -40^{\circ}\text{C}$ 至 $T_{J,MAX} = +110^{\circ}\text{C}$ ；TX 输入速率 = 500MSPS，RX 输出速率 = 500MSPS， $f_{DAC} = 9000\text{MSPS}$ 交错模式； $f_{ADC} = 3000\text{MSPS}$ ；标称电源；单音幅度为 -1dBFS；DSA 衰减 = 0dB；串行器/解串器速率 = 20Gbps；除非另有说明。

参数		测试条件	最小值	典型值	最大值	单位
I_{VDD1P8}	3A 组：VDD1P8FB + VDD1P8RX + VDD1P8TX	模式 5：2TX TX 单频带：4 倍插值，TX 速率 3000MSPS $f_{DAC} = 12\text{GSPS}$ ， $f_{TX} = 2.75\text{GHz}$ JESD：64/66 编码，24.75Gbps TX：8-4-1-1		297		mA
	3B 组：VDD1P8FBCLK + VDD1P8RXCLK + VDD1P8TXDAC + VDD1P8GPIO + VDDA1P8			446		mA
	3C 组：VDD1P8PLL + VDD1P8PLLCO			72		mA
I_{VDD1P2}	组 2：VDD1P2FB、VDD1P2RX、VDD1P2TXCLK、VDD1P2TXENC、VDD1P2FBCML、VDD1P2RXCML 和 VDD1P2PLLCLKREF			544		mA
I_{VDD0P9}	1A 组：DVDD0P9 + VDDT0P9			1575		mA
P_{diss}	功率耗散			3577		mW
I_{VDD1P8}	3A 组：VDD1P8FB + VDD1P8RX + VDD1P8TX	模式 6：与睡眠模式下的模式 5 相同，睡眠引脚拉高。		96		mA
I_{VDD1P8}	3B 组：VDD1P8FBCLK + VDD1P8RXCLK + VDD1P8TXDAC + VDD1P8GPIO + VDDA1P8			330		mA
I_{VDD1P8}	3C 组：VDD1P8PLL + VDD1P8PLLCO			16		mA
I_{VDD1P2}	组 2：VDD1P2FB、VDD1P2RX、VDD1P2TXCLK、VDD1P2TXENC、VDD1P2FBCML、VDD1P2RXCML 和 VDD1P2PLLCLKREF			48		mA
I_{VDD0P9}	1A 组：DVDD0P9 + VDDT0P9			302		mA
P_{diss}	功率耗散			1132		mW

6.9 时序要求

$T_A = +25^{\circ}\text{C}$ 时的典型值，整个温度范围为 $T_{A,\text{MIN}} = -40^{\circ}\text{C}$ 至 $T_{J,\text{MAX}} = +110^{\circ}\text{C}$ ；TX 输入速率 = 491.52MSPS， $f_{\text{DAC}} = 8847.36\text{MSPS}$ ； $f_{\text{ADC}} = 2949.12\text{MSPS}$ ；标称电源；单音幅度为 -1dBFS；DSA 衰减 = 0dB；串行器/解串器速率 = 24.33Gbps；除非另有说明。

		最小值	标称值	最大值	单位
定时：SYSREF+/-					
$t_s(\text{SYSREF})$	建立时间，SYSREF+/- 有效至 CLK+/- 上升沿		50		ps
$t_h(\text{SYSREF})$	保持时间，CLK+/- 上升沿之后 SYSREF+/- 有效		50		ps
定时：串行端口					
$t_s(\text{SENB})$	建立时间，SENB 至 SCLK 上升沿			15	ns
$t_h(\text{SENB})$	保持时间，SCLK 最后一个上升沿之后的 SENB ⁽¹⁾			$5 + t_{\text{SCLK}}$	ns
$t_s(\text{SDIO})$	建立时间，SDIO 有效至 SCLK 上升沿			15	ns
$t_h(\text{SDIO})$	保持时间，SCLK 上升沿之后 SDIO 有效			5	ns
$t_{\text{SCLK_W}}$	最小 SCLK 周期：寄存器写入			25	ns
$t_{\text{SCLK_R}}$	最小 SCLK 周期：寄存器读取			50	ns
$t_d(\text{data_out})$	SCLK 下降沿之后的最小数据输出延迟			0	ns
	SCLK 下降沿之后的最大数据输出延迟			15	ns
t_{RESET}	最小 RESETZ 脉冲宽度		1		ms

(1) SDEN\需要在最后一个 SCLK 边沿再保持一个额外的时钟周期

6.10 开关特性

$T_A = +25^\circ\text{C}$ 时的典型值，整个温度范围为 $T_{A,\text{MIN}} = -40^\circ\text{C}$ 至 $T_{J,\text{MAX}} = +110^\circ\text{C}$ ；TX 输入速率 = 491.52MSPS， $f_{\text{DAC}} = 8847.36\text{MSPS}$ ； $f_{\text{ADC}} = 2949.12\text{MSPS}$ ；标称电源；单音幅度为 -1dBFS；DSA 衰减 = 0dB；串行器/解串器速率 = 24.33Gbps；除非另有说明。

参数		测试条件	最小值	典型值	最大值	单位
TX 通道延迟						
	串行器/解串器接收器模拟延迟	全速率		2.8		ns
$t_{\text{JESD TX}}$	JESD 到 TX 输出延迟	LMFSHd=2-8-8-1，368.64MSPS 输入速率，24 倍插值，串行器/解串器速率 = 16.22Gbps (JESD204C)		152		接口时钟周期 ⁽¹⁾
		LMFSHd=8-16-4-1，491.52MSPS 24 倍插值，串行器/解串器速率 = 16.22Gbps (JESD204C)		176		
		LMFSHd=4-16-8-1，245.76MSPS 48 倍插值，串行器/解串器速率 = 16.22Gbps (JESD204C)		124		
		LMFSHd=2-16-16-1，122.88MSPS 96 倍插值，串行器/解串器速率 = 16.22Gbps (JESD204C)		97		

(1) 接口时钟周期是数字接口采样率的时段，例如 1GSPS = 1ns。

7 器件和文档支持

7.1 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](https://www.ti.com) 上的器件产品文件夹。点击 [订阅更新](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

7.2 支持资源

[TI E2E™ 支持论坛](#) 是工程师的重要参考资料，可直接从专家获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题可获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的《[使用条款](#)》。

7.3 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

7.4 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

7.5 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

8 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
AFE7954IABJ	Active	Production	FCBGA (ABJ) 400	90 JEDEC TRAY (5+1)	Yes	SNAGCU	Level-3-260C-168 HR	-40 to 85	AFE7954I
AFE7954IALK	Active	Production	FCBGA (ALK) 400	90 JEDEC TRAY (5+1)	No	Call TI	Call TI	-40 to 85	AFE7954 SNPB

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.



⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.



4221311/D 03/2023

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Dimension is measured at the maximum solder ball diameter, parallel to primary datum C.
4. Primary datum C and seating plane are defined by the spherical crowns of the solder balls.
5. The lids are electrically floating (e.g. not tied to GND).

EXAMPLE BOARD LAYOUT


ABJ0400A

FCBGA - 2.65 mm max height

BALL GRID ARRAY



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:6X



SOLDER MASK DETAILS
NOT TO SCALE

4221311/D 03/2023

NOTES: (continued)


6. Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints.
For more information, see Texas Instruments literature number SPRU811 (www.ti.com/lit/spru811).

EXAMPLE STENCIL DESIGN

ABJ0400A

FCBGA - 2.65 mm max height

BALL GRID ARRAY



SOLDER PASTE EXAMPLE
 BASED ON 0.15 mm THICK STENCIL
 SCALE:6X

4221311/D 03/2023

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.

FCBGA - 2.65 mm max height

[illegible]


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Dimension is measured at the maximum solder ball diameter, parallel to primary datum C.
4. Primary datum C and seating plane are defined by the spherical crowns of the solder balls.
5. Pb-Free die bump and SnPb solder ball.
6. The lids are electrically floating (e.g. not tied to GND).

EXAMPLE BOARD LAYOUT


ALK0400A

FCBGA - 2.65 mm max height

BALL GRID ARRAY



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:6X



SOLDER MASK DETAILS
NOT TO SCALE

4225930/C 03/2023

NOTES: (continued)


- Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints. For more information, see Texas Instruments literature number SPRU811 (www.ti.com/lit/spru811).

EXAMPLE STENCIL DESIGN

ALK0400A

FCBGA - 2.65 mm max height

BALL GRID ARRAY



4225930/C 03/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月