

AM69x 处理器，器件修订版本 1.0

1 特性

处理器内核：

- 多达八核 64 位 Arm® Cortex®-A72 微处理器子系统，性能高达 2GHz
 - 每个四核 Cortex®-A72 集群共享 2MB L2 高速缓存
 - 每个 Cortex®-A72 内核具有 32KB L1 数据高速缓存和 48KB L1 指令高速缓存
- 多达四个深度学习加速器：
 - 每个加速器高达 8 万亿次每秒运算 (TOPS)
 - 总计 32 万亿次每秒运算 (32TOPS)
- 双核 Arm® Cortex®-R5F MCU，在具有 FFI 的通用计算分区中性能高达 1.0GHz
 - 16KB L1 数据高速缓存、16KB L1 指令高速缓存和 64KB L2 TCM
- 双核 Arm® Cortex®-R5F MCU，性能高达 1.0GHz，支持器件管理
 - 32K L1 数据高速缓存、32K 指令高速缓存和 64K L2 TCM，所有存储器上都有 SECDED ECC
- 最多两个具有图像信号处理器 (ISP) 和多个视觉辅助加速器的视觉处理加速器 (VPAC)
 - ISP 每秒处理 4.8 亿像素
 - 支持多达 16 位的输入 RAW 格式
 - 宽动态范围 (WDR)、镜头失真校正 (LDC)、视觉成像子系统 (VISS) 和多标量 (MSC) 支持
 - 输出颜色格式：8 位、12 位，以及 YUV 4:2:2、YUV 4:2:0、RGB、HSV/HSL
- 多媒体：
 - 显示子系统支持：
 - 最多 4 台显示器
 - 最多两个 DSI 4L TX (高达 2.5K)
 - 一个 eDP 4L
 - 一个 DPI 24 位 RGB 并行接口
 - 定帧检测和 MISR 数据检查等安全功能
 - 3D 图形处理单元
 - IMG BXS-4-64，高达 800MHz
 - 50GFLOPS，4GTexels/s
 - 支持 API OpenGL ES 3.1、Vulkan 1.2
 - 三个 CSI2.0 4L 摄像头串行接口 RX (CSI-RX) 以及两个具有 DPHY 的 CSI2.0 4L TX (CSI-TX)
 - 符合 MIPI CSI 1.3 标准 + MIPI-DPHY 1.2
 - CSI-RX 支持 1、2、3 或 4 数据通道模式，每通道速率高达 2.5Gbps

- CSI-TX 支持 1、2 或 4 数据通道模式，每通道速率高达 2.5Gbps
- 两个视频编码器/解码器模块
 - 支持 5.1 级更高的 HEVC (H.265) Main 配置文件
 - 支持 5.2 级 H.264 BaseLine/Main/High 配置文件
 - 每个模块支持高达 4K 超高清分辨率 (3840 × 2160)
 - 每个模块支持 4K60 H.264/H.265 编码/解码 (高达 480MP/s)

存储器子系统：

- 高达 8MB 的片上 L3 RAM (具有 ECC 和一致性)
 - ECC 错误保护
 - 共享一致性高速缓存
 - 支持内部 DMA 引擎
- 多达四个具有 ECC 的外部存储器接口 (EMIF) 模块
 - 支持 LPDDR4 存储器类型
 - 支持高达 4266MT/s 的速度
 - 多达 4 个具有内联 ECC 的 32 位总线，速率高达 68GB/s
- 通用存储器控制器 (GPMC)
- MAIN 域中有 512KB 片上 SRAM，受 ECC 保护
- 符合 AEC-Q100 标准 (以 Q1 结尾的器件型号)

器件安全：

- 安全启动，提供安全运行时支持
- 客户可编程的根密钥，级别高达 RSA-4K 或 ECC-512
- 嵌入式硬件安全模块
- 加密硬件加速器 - 带 ECC 的 PKA、AES、SHA、RNG、DES 和 3DES

高速串行接口：

- 集成以太网交换机，支持最多 8 个外部端口
 - 有两个端口支持 5Gb、10Gb USXGMII 或 5Gb XFI
 - 所有端口均支持 1Gb、2.5Gb SGMII
 - 所有端口均可支持 QSGMII。最多可启用 2 个 QSGMII 并使用所有 8 个内部通道。1 个 QSGMII 接口使用 4 个内部通道。



- 多达 4 个 2L/2 个 4L PCI-Express® (PCIe) 第 3 代控制器
 - 第 1 代 (2.5GT/s)、第 2 代 (5.0GT/s) 和第 3 代 (8.0GT/s) 运行，具有自动协商功能
- 一个 USB 3.0 双重角色设备 (DRD) 子系统
 - 增强型超高速第一代端口
 - 支持 Type-C 开关
 - 可独立配置为 USB 主机、USB 外设或 USB DRD

以太网

- 两个 RGMII/RMII 接口

汽车接口：

- 20 个模块化控制器局域网 (MCAN) 模块，具有完整 CAN-FD 支持

音频接口：

- 5 个多通道音频串行端口 (MCASP) 模块

闪存接口：

- 嵌入式多媒体卡接口 (eMMC™ 5.1)
- 一个安全数字® 3.0/安全数字输入输出 3.0 接口 (SD3.0/SDIO3.0)
- 具有 2 个通道的通用闪存 (UFS 2.1) 接口
- 两个独立闪存接口，配置为
 - 一个 OSPI 或 HyperBus™ 或 QSPI 闪存接口，以及
 - 一个 QSPI 闪存接口

片上系统 (SoC) 架构：

- 16nm FinFET 技术
- 31mm × 31mm、0.8mm 间距、1414 引脚 FCBGA (ALY)，可实现 IPC 3 级 PCB 布线
- 27mm × 27mm、0.8mm 间距、1063 引脚 FCBGA (AND)，可实现 IPC 3 级 PCB 布线

TPS6594-Q1 配套电源管理 IC (PMIC)：

- 等级高达 ASIL-D 的功能安全支持
- 灵活的映射，可支持不同的用例

2 应用

- 工业：
- 机器视觉摄像机和计算机
- 智能购物车
- 零售自动化
- 智能农业
- 视频监控
- 交通监控
- 自主移动机器人 (AMR)
- 无人机
- 工业运输
- 工业人机界面 (HMI)
- 工业 PC
- 单板计算机
- 患者监护和医疗设备

3 说明

AM69、AM69A 可扩展处理器系列采用不断发展的 Jacinto™ 7 架构，面向智能视觉摄像头应用，基于 TI 在视觉处理器市场上十多年所积累的广泛先进市场知识而构建。AM69x 系列专为工厂自动化、楼宇自动化和其他市场中广泛的成本敏感型高性能计算应用而构建。

AM69、AM69A 以业界卓越的功耗/性能比为传统和深度学习算法提供高性能计算技术，并且系统集成度高，可为高级视觉摄像头应用实现可扩展性和更低的成本。关键内核包括用于常规计算的新款 Arm 和 GPU 处理器、具有标量和矢量内核的下一代 DSP、专用深度学习和传统算法加速器、集成的下一代成像子系统 (ISP)、视频编解码器和隔离式 MCU 岛。所有这些都由工业级安全硬件加速器提供保护。

通用计算内核和集成概述： Arm® Cortex®-A72 的两个四核集群配置（共 8 个内核）有助于实现多操作系统应用，且对软件管理程序的需求非常低。最多两个双核（共 4 个内核） Arm® Cortex®-R5F 子系统能够管理低级的时序关键型处理任务，使 Arm® Cortex®-A72 内核不受应用的影响。TI 的第 7 代 ISP 以现有出色的 ISP 为基础，能够灵活地处理更广泛的传感器套件，支持更高的位深度，并且具有面向分析应用的特性。集成的诊断和安全功能可支持高达 SIL-2 级别的运行，同时集成的安全功能可保护数据免受现代攻击。CSI2.0 端口支持多传感器输入。

主要高性能内核概述： C7000™ DSP 下一代内核（“C7x”）将 TI 先进的 DSP 和 EVE 内核整合到性能更高的单个内核中，并增加了浮点矢量计算功能，可实现对旧代码的向后兼容性，同时简化软件编程。即使在 105°C 和 125°C 的最坏情况结温下运行，四个“MMAv2”深度学习加速器也可在业界超低功率范围内实现高达 32 万亿次每秒运算 (TOPS) [每内核 8TOPS] 的性能。专用的视觉硬件加速器可提供视觉预处理，而不会影响系统性能。C7x/MMA 内核仅可用于 AM69、AM69A 级处理器中的深度学习功能。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
AM69A94	AND (FCBGA, 1063)	27mm x 27mm
AM6954	AND (FCBGA, 1063)	27mm x 27mm
AM69A98	ALY (FCBGA, 1414)	31mm x 31mm
AM69A78	ALY (FCBGA, 1414)	31mm x 31mm
AM6958	ALY (FCBGA, 1414)	31mm x 31mm
XJ784S4	ALY (FCBGA, 1414)	31mm x 31mm

- (1) 有关更多信息，请参阅 [机械、封装和可订购信息](#) 部分。
 (2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。

3.1 功能方框图

图 3-1 是器件的功能方框图。

备注

要了解 TI 软件开发套件 (SDK) 目前支持哪些器件功能，请参阅 [AM69 软件构建表 \(PROCESSOR-SDK-AM69\)](#) 和 [AM69A 软件构建表 \(PROCESSOR-SDK-AM69A\)](#)。




图 3-1. 功能方框图

内容

1 特性	1	7.5 其他子系统.....	289
2 应用	2	8 应用、实施和布局	296
3 说明	3	9 器件连接和布局基本准则	297
3.1 功能方框图.....	3	9.1 电源去耦和大容量电容.....	297
4 器件比较	6	9.2 外部振荡器.....	297
5 端子配置和功能	9	9.3 JTAG 和 EMU.....	297
5.1 引脚图.....	9	9.4 复位.....	297
5.2 引脚属性.....	10	9.5 未使用的引脚.....	297
5.3 信号说明.....	96	9.6 Jacinto™ 7 器件硬件设计指南.....	297
5.4 引脚连接要求.....	146	10 外设和接口的相关设计信息	298
6 规格	150	10.1 LPDDR4 电路板设计和布局布线指南.....	298
6.1 绝对最大额定值.....	150	10.2 OSPI 和 QSPI 电路板设计和布局指南.....	298
6.2 ESD 等级.....	151	10.3 USB VBUS 设计指南.....	300
6.3 通电时间 (POH) 限制.....	151	10.4 使用 VMON/POK 的系统电源监测设计指南.....	301
6.4 建议运行条件.....	152	10.5 高速差分信号布线指南.....	302
6.5 运行性能点.....	154	10.6 散热解决方案指导.....	302
6.6 电气特性.....	155	11 器件和文档支持	303
6.7 一次性可编程 (OTP) 电子保险丝的 VPP 规格.....	161	11.1 器件命名规则.....	303
6.8 热阻特性.....	162	11.2 工具与软件.....	306
6.9 温度传感器特性.....	164	11.3 支持资源.....	306
6.10 时序和开关特性.....	165	11.4 商标.....	306
7 详细说明	285	11.5 静电放电警告.....	306
7.1 概述.....	285	11.6 术语表.....	306
7.2 功能方框图.....	285	12 修订历史记录	307
7.3 处理器子系统.....	287	13 机械、封装和可订购信息	309
7.4 加速器和协处理器.....	288	13.1 封装信息.....	309

4 器件比较

表 4-1 展示了 SoC 的特性。

备注

要了解 TI 软件开发套件 (SDK) 目前支持哪些器件功能，请参阅 [AM69 软件构建表 \(PROCESSOR-SDK-AM69\)](#) 和 [AM69A 软件构建表 \(PROCESSOR-SDK-AM69A\)](#)。

表 4-1. 器件比较

特性 ⁽⁹⁾	参考名称	AM69A98	AM69A94	AM69A78	AM6958	AM6954	
机械封装							
ALY (FCBGA, 1414)	31mm x 31mm	是	-	是	是	-	
AND (FCBGA, 1063)	27mm x 27mm	-	是	-	-	是	
处理器和加速器							
速度等级		T					
Arm Cortex-A72 微处理器子系统	Arm A72	八核	四核 ⁽¹⁴⁾	八核	八核	四核 ⁽¹⁴⁾	
Arm Cortex-R5F	Arm R5F 器件管理	双核 ⁽¹¹⁾					
	Arm R5F 通用计算	双核 ⁽¹¹⁾					
安全管理子系统	SMS	是					
安全加速器	SA	是					
深度学习加速器 (32 TOPS)	C7x DSP + MMA	四核 ⁽¹²⁾	3 C7x DSP + 2 MMA ⁽¹²⁾	四核 ⁽¹²⁾	否		
图形加速器 IMG BXS-4-64	GPU	是		否	是		
深度和运动处理加速器	DMPAC	是				否	
视觉处理加速器	VPAC	2	1	2	否		
视频编码器/解码器	VENC/DEC	2 × 编码/解码	1 × 编码/解码	2 × 编码/解码		1 × 编码/解码	
安全与安防							
以符合安全标准为目标	安全	否 ⁽¹⁾					
器件安全性	安全性	可选 ⁽²⁾					
符合 AEC-Q100 标准	Q1	可选 ⁽³⁾					
程序和数据存储							
MAIN 域中的片上共享存储器 (RAM)	OCSRAM	512KB SRAM					
MCU 域中的片上共享存储器 (RAM)	MCU_MS RAM	1MB SRAM					
多核共享存储器控制器	MSMC	8MB (带 ECC 的片上 SRAM)	4MB (带 ECC 的片上 SRAM)	8MB (带 ECC 的片上 SRAM)		4MB (带 ECC 的片上 SRAM)	
LPDDR4 DDR 子系统	DDRSS0 ⁽⁵⁾	高达 8GB (32 位数据)，具有内联 ECC					
	DDRSS1 ⁽⁵⁾	高达 8GB (32 位数据)，具有内联 ECC					
	DDRSS2 ^{(4) (5)}	高达 8GB (32 位数据)，具有内联 ECC	否	高达 8GB (32 位数据)，具有内联 ECC		否	
	DDRSS3 ^{(4) (5)}	高达 8GB (32 位数据)，具有内联 ECC	否	高达 8GB (32 位数据)，具有内联 ECC		否	
	SECEDED	是					
通用存储器控制器	GPMC	高达 1GB，具有 ECC					

表 4-1. 器件比较 (续)

特性 ⁽⁹⁾	参考名称	AM69A98	AM69A94	AM69A78	AM6958	AM6954
外设						
显示子系统	DSS	是				
	DSI 4L TX	2				
	eDP 4L	1				
	DPI	1				
模块化控制器区域网接口, 具有完整 CAN-FD 支持	MCAN	20				
通用 I/O	GPIO	155				
内部集成电路接口	I2C	10				
改进了内部集成电路接口	I3C	1				
模数转换器	ADC	2				
带摄像头串行接口的捕获子系统 (CSI2)	CSI2.0 4L RX	3				
	CSI2.0 4L TX	2				
多通道串行外设接口	MCSPi	11				
多通道音频串行端口	MCASP0	16 个串行器				
	MCASP1	5 个串行器				
	MCASP2	5 个串行器				
	MCASP3	3 个串行器				
	MCASP4	5 个串行器				
多媒体卡/安全数字接口	MMCSD0	eMMC (8 位)				
	MMCSD1	SD/SDIO (4 位)				
通用闪存存储	UFS 2L	否				
闪存子系统 (FSS)	OSPI0	8 位 ⁽⁸⁾				
	OSPI1 ⁽¹⁰⁾	4 位				
	HyperBus	是 ⁽⁸⁾				
4 个具有集成 PHY 的 PCI Express 端口	PCIE	2x4L 或 4x2L ⁽⁶⁾ ⁽¹³⁾				
以太网接口	MCU CPSW2G	RMII 或 RGMII				
	MAIN CPSW2G	RMII 或 RGMII				
	CPSW9G	8port SERDES ⁽⁶⁾	4port SERDES ⁽⁶⁾ ⁽⁷⁾	8port SERDES ⁽⁶⁾		4port SERDES ⁽⁶⁾ ⁽⁷⁾
通用计时器	计时器	30				
增强型高分辨率脉宽调制器模块	eHRPWM	6				
增强型捕获模块	eCAP	3				
增强型正交编码器脉冲模块	eQEP	3				
通用异步接收器/发送器	UART	12				
具有 SS PHY 的通用串行总线 (USB3.1) 超高速双角色设备 (DRD) 端口	USB0	是 ⁽⁶⁾				

- (1) 此器件系列不支持功能安全, 如果对此特性感兴趣, 请参阅 [TDA4VH 器件系列](#)。
- (2) 器件安全特性 (包括安全启动和客户可编程密钥) 适用于如 [命名规则说明表](#) 中的器件类型 (Y) 标识符所示的部分器件型号变体
- (3) 通过 AEC-Q100 认证适用于如 [命名规则说明表](#) 中的汽车标识符 (Q1) 标识符所示的部分器件型号变体
- (4) 此 SoC 的 27mm 封装型号不提供 DDRSS2 和 DDRSS3。如果希望与使用 27mm 封装的系统具有软件兼容性, 则不应使用 DDR2/DDR3
- (5) 必须始终按递增顺序使用 DDRSS0、DDRSS1、DDRSS2 和 DDRSS3。例如, 使用单个 LPDDR 元件时, 该元件必须连接到 DDR0_* 接口。当使用两个 LPDDR 元件时, 它们必须连接到 DDR0_* 和 DDR1_* 接口, 依此类推。
- (6) DP、SGMII、USB3.0 和 PCIE 共用总共 16 个串行器/解串器通道 (31mm 封装) 或 8 个串行器/解串器通道 (27mm 封装型号)。此 SoC 的 27mm 封装型号不提供 **SERDES0** 和 **SERDES2**。
- (7) AM69、AM69A (31mm) CPSW 使用以下实例、信号和运行模式支持最多 8 个端口:
 - PORT1 信号: SGMII1, 模式: 5Gb、10Gb USXGMII/XFI、2.5Gb SGMII/XAUI、1Gb SGMII、5Gb QSGMII 之一
 - PORT2 信号: SGMII2, 模式: 5Gb、10Gb USXGMII/XFI、2.5Gb SGMII/XAUI、1Gb SGMII、5Gb QSGMII 之一
 - PORTn (n=3 至 8) 信号: SGMII n, 模式: 2.5Gb SGMII/XAUI、1Gb SGMII、5Gb QSGMII 之一

如果 QSGMII 用于 SGMII 端口 1 至 4 中的任一个, 则 SGMII1/2/3/4 不能用于以太网功能, 因为所有 4 个内部 CPSW 端口都映射到选定的 QSGMII SERDES 端口。

如果 QSGMII 用在 SGMII 端口 5 至 8 中的任一个上, 则 SGMII5/6/7/8 不能用于以太网功能, 因为所有 4 个内部 CPSW 端口都映射到选定的 QSGMII SERDES 端口。

- AM69A94 (27mm)/AM6954 (27mm)** CPSW 最多支持 4 个端口。引脚属性表“A94 54”列中显示了 BGA 和引脚多路复用限制。
- (8) 2 个同步闪存接口，配置为 OSPI0 和 OSPI1 或 HyperBus 和 OSPI1。
 - (9) J784S4 是超集器件的基本器件型号。软件应限制用于匹配预期生产器件的功能。
 - (10) OSPI1 模块仅对 4 个引脚进行引脚分配，在一些上下文中被称为 QSPI。
 - (11) MCU_R5FSS0 包括提供器件管理功能的双核 R5F，保留用于执行 TI 提供的代码。
R5FSS1 是提供多媒体控制功能的双核 R5F，保留用于执行 TI 提供的代码。
 - (12) 深度学习加速器 C7x + MMA 保留用于执行 TI 提供的代码，不可用于自定义代码。
 - (13) **AM69A94 (27mm)/AM6954 (27mm)** PCIe 支持 1x4L 或 2x2L 选项。引脚属性表“A94 54”列中显示了 BGA 和引脚多路复用限制。
 - (14) A72SS 四核型号提供一个四核集群，即 A72SS0_CORE[3:0]。

5 端子配置和功能

5.1 引脚图

备注

在整个文档中，术语“焊球”、“引脚”和“端子”可互换使用。仅在提及物理封装时才尝试使用“焊球”。

图 5-1 展示了 1414 球倒装晶片球栅阵列 (FCBGA) 封装的焊球位置，用以快速找到信号名称和球栅编号。该图应与表 5-1 至节 5.4 (引脚属性表和所有信号说明表，包括引脚连接要求表) 配合使用。




图 5-1. ALY FCBGA-N1414 引脚图 (顶视图)

图 5-2 展示了 1063 球倒装晶片球栅阵列 (FCBGA) 封装的焊球位置，用以快速找到信号名称和球栅编号。该图应与表 5-1 至表 5-121 (引脚属性表和所有信号说明表，包括引脚连接要求表) 配合使用。




图 5-2. AND FCBGA-N1063 引脚图 (顶视图)

5.2 引脚属性

- 1. 焊球编号：分配给 Ball Grid Array 封装每个端子的焊球编号。
2. 焊球名称：分配给 Ball Grid Array 封装每个端子的焊球名称 (该名称通常取自主 MUXMODE 0 信号功能)。
3. 信号名称：与焊球相关的所有专用和引脚多路复用信号功能的信号名称。

备注

引脚属性表定义了引脚上实现的 SoC 引脚多路复用信号功能，而未定义器件子系统中实现的信号功能的次级多路复用。该表未说明信号功能的次级多路复用。有关辅助多路复用信号功能的更多信息，请参阅器件 TRM 的相应外设章节。

4. 多路复用模式：与每个引脚多路复用信号功能相关的 MUXMODE 值：

- MUXMODE 0 是主要引脚多路复用信号功能。然而，主要引脚多路复用信号功能不一定是默认引脚多路复用信号功能。
- MUXMODE 值 1 至 15 可用于引脚多路复用信号功能。然而，并非所有 MUXMODE 值都已实现。仅有的有效 MUXMODE 值是引脚属性表中定义为引脚多路复用信号功能的值。只能使用 MUXMODE 的有效值。
- 自举定义了 SOC 配置引脚，其中应用于每个引脚的逻辑状态在 PORz_OUT 的上升沿被锁存。这些输入信号功能固定到各自的引脚，不能通过 MUXMODE 进行编程。
- 空框或“-”表示不适用。

备注

- “复位之后的多路复用模式”列中的值定义了 MCU_PORz 被置为无效时选择的默认引脚多路复用信号功能。
- 将两个引脚配置为相同的引脚多路复用信号功能可能会产生意外结果，因此不受支持。适当的软件配置可以防止这种情况发生。
- 将焊盘配置为未定义的多路复用模式会导致未定义的行为，因此必须避免。

5. A94 54：表示 AM69A94、AM6954 器件支持的 MUXMODE。“否”表示不支持该 MUXMODE。空框表示支持。

6. 信号类型：信号类型和方向：

- I = 输入
- O = 输出
- OD = 输出，具有开漏输出功能
- IO = 输入、输出或同时输入和输出
- IOD = 输入、输出或同时输入和输出，具有开漏输出功能
- IOZ = 输入、输出或同时输入和输出，具有三态输出功能
- OZ = 具有三态输出功能的输出
- A = 模拟
- CAP = LDO 电容器
- PWR = 电源
- GND = 接地

7. I/O 电压值：此列说明了 IO 电压值（相应的电源）。空框表示不适用。

8. 复位期间的焊球状态（RX/TX/拉动）：MCU_PORz 被置为有效时的端子状态，其中 RX 定义输入缓冲器的状态，TX 定义输出缓冲器的状态，“拉动”定义内部拉动电阻器的状态：

- RX（输入缓冲器）
 - 关闭：输入缓冲器被禁用。
 - 亮：输入缓冲器被启用。
- TX（输出缓冲器）
 - 关闭：输出缓冲器被禁用。
 - 低电平：输出缓冲器被启用并驱动 VOL。
 - 高电平：输出缓冲器被启用并驱动 VOH。
- 拉动（内部拉电阻器）
 - 关闭：内部拉电阻器被关闭。

- 上拉：内部上拉电阻器被开启。
 - 下拉：内部下拉电阻器被开启。
 - 不适用：无内部拉电阻器。
 - 空框或“-”表示不适用。
9. **复位之后的焊球状态 (RX/TX/拉动)：**MCU_PORz 被置为无效后的端子状态，其中 RX 定义输入缓冲器的状态，TX 定义输出缓冲器的状态，“拉动”定义内部拉动电阻器的状态：
- RX (输入缓冲器)
 - 关闭：输入缓冲器被禁用。
 - 亮：输入缓冲器被启用。
 - TX (输出缓冲器)
 - 关闭：输出缓冲器被禁用。
 - SS：使用 MUXMODE 选择的子系统决定输出缓冲器状态。
 - 拉动 (内部拉电阻器)
 - 关闭：内部拉电阻器被关闭。
 - 上拉：内部上拉电阻器被开启。
 - 下拉：内部下拉电阻器被开启。
 - 不适用：无内部拉电阻器。
 - 空框、不适用或“-”表示不适用。
10. **复位之后的多路复用模式：**该列中的值定义了 MCU_PORz 被置为无效后的默认引脚多路复用信号功能。
- 空框、不适用或“-”表示不适用。
11. **拉动类型：**指示存在内部上拉或下拉电阻器。可通过软件来启用或禁用上拉和下拉电阻器。
- PU：仅内部上拉电阻
 - PD：仅内部下拉电阻
 - PU/PD：内部上拉和下拉
 - 空框、NA 或“-”表示无内部拉动。

备注

不支持将两个引脚配置为同一引脚多路复用信号功能，因为这可能会产生意外结果。适当的软件配置可以轻松防止这种情况发生。

当某焊盘被设定为未由引脚多路复用定义的多路复用模式时，该焊盘的运行方式是未定义的。必须避免这种情况。

12. **电源：**相关 I/O 的电源 (如果适用)。
- 空框、不适用或“-”表示不适用。
13. **Hys：**指示与该 I/O 关联的输入缓冲器是否具有迟滞：
- 是：滞后支持
 - 否：无迟滞支持
 - 空框、不适用或“-”表示不适用。

有关更多信息，请参阅[电气特性](#)一节中的迟滞值。

14. **电压缓冲器类型：**该列定义与端子关联的缓冲器类型。该信息可用于确定适用的“电气特性”表。
- 空框、不适用或“-”表示不适用。

有关电气特性，请参阅[电气特性](#)一节中相应的缓冲器类型表。

15. **IO RET：**“是”表示支持 WKUP 和 IO 保持。
16. **焊盘配置寄存器名称：**这是器件焊盘/引脚配置寄存器的名称。
17. **焊盘配置寄存器地址：**这是器件焊盘/引脚配置寄存器的存储器地址。

表 5-1. 引脚属性 (ALY、AND 封装)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉 动 类 型 [11]	电 源 [12]	Hys [13]	电 压 缓 冲 器 类 型 [14]	IO RET [15]	
V29	T27	CAP_VDDSD0	CAP_VDDSD0			CAP										
L27	J25	CAP_VDDSD0_MCU	CAP_VDDSD0_MCU			CAP										
L25	J23	CAP_VDDSD1_MCU	CAP_VDDSD1_MCU			CAP										
T29	P27	CAP_VDDSD2	CAP_VDDSD2			CAP										
L26	J24	CAP_VDDSD2_MCU	CAP_VDDSD2_MCU			CAP										
P29	M27	CAP_VDDSD5	CAP_VDDSD5			CAP										
AN30	AH33	CSI0_RXCLKN	CSI0_RXCLKN			I	1.8V					VDDA_0P8_ CSIRX0_1/ VDDA_1P8_ CSIRX0_1		D-PHY		
AN29	AH32	CSI0_RXCLKP	CSI0_RXCLKP			I	1.8V					VDDA_0P8_ CSIRX0_1/ VDDA_1P8_ CSIRX0_1		D-PHY		
AM28	AH31	CSI0_RXRCALIB	CSI0_RXRCALIB			A	1.8V					VDDA_0P8_ CSIRX0_1/ VDDA_1P8_ CSIRX0_1		D-PHY		
AP32	AE29	CSI1_RXCLKN	CSI1_RXCLKN			I	1.8V					VDDA_0P8_ CSIRX0_1/ VDDA_1P8_ CSIRX0_1		D-PHY		
AP31	AF29	CSI1_RXCLKP	CSI1_RXCLKP			I	1.8V					VDDA_0P8_ CSIRX0_1/ VDDA_1P8_ CSIRX0_1		D-PHY		
AL28	AJ33	CSI1_RXRCALIB	CSI1_RXRCALIB			A	1.8V					VDDA_0P8_ CSIRX0_1/ VDDA_1P8_ CSIRX0_1		D-PHY		
AN32	AC29	CSI2_RXCLKN	CSI2_RXCLKN			I	1.8V					VDDA_0P8_ CSIRX2/ VDDA_1P8_ CSIRX2		D-PHY		
AN33	AB29	CSI2_RXCLKP	CSI2_RXCLKP			I	1.8V					VDDA_0P8_ CSIRX2/ VDDA_1P8_ CSIRX2		D-PHY		
AM31	AH29	CSI2_RXRCALIB	CSI2_RXRCALIB			A	1.8V					VDDA_0P8_ CSIRX2/ VDDA_1P8_ CSIRX2		D-PHY		
AU33	AL32	CSI0_RXN0	CSI0_RXN0			I	1.8V					VDDA_0P8_ CSIRX0_1/ VDDA_1P8_ CSIRX0_1		D-PHY		

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路复 用 模式 [10]	拉 动 类 型 [11]	电 源 [12]	Hys [13]	电 压 缓 冲 器 类 型 [14]	IO RET [15]
AT32	AM31	CSI0_RXN1	CSI0_RXN1			I	1.8V					VDDA_0P8_ CSIRX0_1/ VDDA_1P8_ CSIRX0_1		D-PHY	
AV31	AN30	CSI0_RXN2	CSI0_RXN2			I	1.8V					VDDA_0P8_ CSIRX0_1/ VDDA_1P8_ CSIRX0_1		D-PHY	
AR30	AK33	CSI0_RXN3	CSI0_RXN3			I	1.8V					VDDA_0P8_ CSIRX0_1/ VDDA_1P8_ CSIRX0_1		D-PHY	
AU32	AL31	CSI0_RXP0	CSI0_RXP0			I	1.8V					VDDA_0P8_ CSIRX0_1/ VDDA_1P8_ CSIRX0_1		D-PHY	
AT31	AM30	CSI0_RXP1	CSI0_RXP1			I	1.8V					VDDA_0P8_ CSIRX0_1/ VDDA_1P8_ CSIRX0_1		D-PHY	
AV30	AN29	CSI0_RXP2	CSI0_RXP2			I	1.8V					VDDA_0P8_ CSIRX0_1/ VDDA_1P8_ CSIRX0_1		D-PHY	
AR29	AK32	CSI0_RXP3	CSI0_RXP3			I	1.8V					VDDA_0P8_ CSIRX0_1/ VDDA_1P8_ CSIRX0_1		D-PHY	
AT35	AF30	CSI1_RXN0	CSI1_RXN0			I	1.8V					VDDA_0P8_ CSIRX0_1/ VDDA_1P8_ CSIRX0_1		D-PHY	
AU36	AE33	CSI1_RXN1	CSI1_RXN1			I	1.8V					VDDA_0P8_ CSIRX0_1/ VDDA_1P8_ CSIRX0_1		D-PHY	
AR33	AE31	CSI1_RXN2	CSI1_RXN2			I	1.8V					VDDA_0P8_ CSIRX0_1/ VDDA_1P8_ CSIRX0_1		D-PHY	
AV34	AF32	CSI1_RXN3	CSI1_RXN3			I	1.8V					VDDA_0P8_ CSIRX0_1/ VDDA_1P8_ CSIRX0_1		D-PHY	
AT34	AG30	CSI1_RXP0	CSI1_RXP0			I	1.8V					VDDA_0P8_ CSIRX0_1/ VDDA_1P8_ CSIRX0_1		D-PHY	

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间的 焊球状态 (RX/TX/拉 动) [8]	复位 之后的 焊球状态 (RX/TX/拉 动) [9]	复位 之后的 多路复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AU35	AF33	CSI1_RXP1	CSI1_RXP1			I	1.8V					VDDA_0P8_ CSIRX0_1/ VDDA_1P8_ CSIRX0_1		D-PHY	
AR32	AF31	CSI1_RXP2	CSI1_RXP2			I	1.8V					VDDA_0P8_ CSIRX0_1/ VDDA_1P8_ CSIRX0_1		D-PHY	
AV33	AG32	CSI1_RXP3	CSI1_RXP3			I	1.8V					VDDA_0P8_ CSIRX0_1/ VDDA_1P8_ CSIRX0_1		D-PHY	
AR36	AC30	CSI2_RXN0	CSI2_RXN0			I	1.8V					VDDA_0P8_ CSIRX2/ VDDA_1P8_ CSIRX2		D-PHY	
AT38	AB31	CSI2_RXN1	CSI2_RXN1			I	1.8V					VDDA_0P8_ CSIRX2/ VDDA_1P8_ CSIRX2		D-PHY	
AP35	AC32	CSI2_RXN2	CSI2_RXN2			I	1.8V					VDDA_0P8_ CSIRX2/ VDDA_1P8_ CSIRX2		D-PHY	
AV37	AB33	CSI2_RXN3	CSI2_RXN3			I	1.8V					VDDA_0P8_ CSIRX2/ VDDA_1P8_ CSIRX2		D-PHY	
AR35	AD30	CSI2_RXP0	CSI2_RXP0			I	1.8V					VDDA_0P8_ CSIRX2/ VDDA_1P8_ CSIRX2		D-PHY	
AT37	AC31	CSI2_RXP1	CSI2_RXP1			I	1.8V					VDDA_0P8_ CSIRX2/ VDDA_1P8_ CSIRX2		D-PHY	
AP34	AD32	CSI2_RXP2	CSI2_RXP2			I	1.8V					VDDA_0P8_ CSIRX2/ VDDA_1P8_ CSIRX2		D-PHY	
AV36	AC33	CSI2_RXP3	CSI2_RXP3			I	1.8V					VDDA_0P8_ CSIRX2/ VDDA_1P8_ CSIRX2		D-PHY	
AB2	Y2	DDR0_CKN	DDR0_CKN			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
AC1	AA1	DDR0_CKP	DDR0_CKP			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AD5	W7	DDR0_RESETh	DDR0_RESETh			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
AC8	AC7	DDR0_RET	DDR0_RET			I	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
A11	H1	DDR1_CKN	DDR1_CKN			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
B10	J2	DDR1_CKP	DDR1_CKP			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
G10	G5	DDR1_RESETh	DDR1_RESETh			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
G8	G8	DDR1_RET	DDR1_RET			I	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
K1		DDR2_CKN	DDR2_CKN		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
L2		DDR2_CKP	DDR2_CKP		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
J5		DDR2_RESETh	DDR2_RESETh		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
L8		DDR2_RET	DDR2_RET		否	I	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
B25		DDR3_CKN	DDR3_CKN		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
A24		DDR3_CKP	DDR3_CKP		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
C23		DDR3_RESETh	DDR3_RESETh		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
G27		DDR3_RET	DDR3_RET		否	I	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
AD2	AA3	DDR0_CA0	DDR0_CA0			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
AC5	Y4	DDR0_CA1	DDR0_CA1			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路复 用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AB4	AA4	DDR0_CA2	DDR0_CA2			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
AC4	AB3	DDR0_CA3	DDR0_CA3			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
AB3	Y3	DDR0_CA4	DDR0_CA4			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
AC3	AB5	DDR0_CA5	DDR0_CA5			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
AE8	R7	DDR0_CAL0	DDR0_CAL0			A	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
AB6	AB6	DDR0_CKE0	DDR0_CKE0			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
AD3	AB7	DDR0_CKE1	DDR0_CKE1			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
AD7	AA6	DDR0_CSn0_0	DDR0_CSn0_0			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
AC7	Y5	DDR0_CSn0_1	DDR0_CSn0_1			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
AB7	Y7	DDR0_CSn1_0	DDR0_CSn1_0			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
AD6	AA7	DDR0_CSn1_1	DDR0_CSn1_1			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
V3	U6	DDR0_DM0	DDR0_DM0			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
AA4	V2	DDR0_DM1	DDR0_DM1			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
AG2	AE2	DDR0_DM2	DDR0_DM2			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
AJ5	AF6	DDR0_DM3	DDR0_DM3			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
U2	R5	DDR0_DQ0	DDR0_DQ0			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球状态 (RX/TX/拉 动) [9]	复位 之后 的 多路复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
U4	R4	DDR0_DQ1	DDR0_DQ1			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
W6	R2	DDR0_DQ2	DDR0_DQ2			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
W5	T4	DDR0_DQ3	DDR0_DQ3			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
V4	U5	DDR0_DQ4	DDR0_DQ4			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
V7	T3	DDR0_DQ5	DDR0_DQ5			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
U5	T6	DDR0_DQ6	DDR0_DQ6			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
V6	T7	DDR0_DQ7	DDR0_DQ7			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
Y2	V4	DDR0_DQ8	DDR0_DQ8			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
W3	V7	DDR0_DQ9	DDR0_DQ9			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
AA3	W3	DDR0_DQ10	DDR0_DQ10			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
W2	V5	DDR0_DQ11	DDR0_DQ11			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
AA6	W6	DDR0_DQ12	DDR0_DQ12			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
Y4	U2	DDR0_DQ13	DDR0_DQ13			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
Y5	W4	DDR0_DQ14	DDR0_DQ14			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
AA7	U3	DDR0_DQ15	DDR0_DQ15			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
AF2	AD5	DDR0_DQ16	DDR0_DQ16			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路复 用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AE7	AC3	DDR0_DQ17	DDR0_DQ17			IO	1.1V					VDDSD_DDR/ VDDSD_DDR _C0		DDR	
AG3	AE3	DDR0_DQ18	DDR0_DQ18			IO	1.1V					VDDSD_DDR/ VDDSD_DDR _C0		DDR	
AF5	AB2	DDR0_DQ19	DDR0_DQ19			IO	1.1V					VDDSD_DDR/ VDDSD_DDR _C0		DDR	
AE6	AC4	DDR0_DQ20	DDR0_DQ20			IO	1.1V					VDDSD_DDR/ VDDSD_DDR _C0		DDR	
AF4	AD2	DDR0_DQ21	DDR0_DQ21			IO	1.1V					VDDSD_DDR/ VDDSD_DDR _C0		DDR	
AE3	AC6	DDR0_DQ22	DDR0_DQ22			IO	1.1V					VDDSD_DDR/ VDDSD_DDR _C0		DDR	
AE4	AD4	DDR0_DQ23	DDR0_DQ23			IO	1.1V					VDDSD_DDR/ VDDSD_DDR _C0		DDR	
AG5	AG4	DDR0_DQ24	DDR0_DQ24			IO	1.1V					VDDSD_DDR/ VDDSD_DDR _C0		DDR	
AH3	AG2	DDR0_DQ25	DDR0_DQ25			IO	1.1V					VDDSD_DDR/ VDDSD_DDR _C0		DDR	
AJ2	AF3	DDR0_DQ26	DDR0_DQ26			IO	1.1V					VDDSD_DDR/ VDDSD_DDR _C0		DDR	
AH4	AE5	DDR0_DQ27	DDR0_DQ27			IO	1.1V					VDDSD_DDR/ VDDSD_DDR _C0		DDR	
AJ4	AE6	DDR0_DQ28	DDR0_DQ28			IO	1.1V					VDDSD_DDR/ VDDSD_DDR _C0		DDR	
AH6	AG5	DDR0_DQ29	DDR0_DQ29			IO	1.1V					VDDSD_DDR/ VDDSD_DDR _C0		DDR	
AH7	AF4	DDR0_DQ30	DDR0_DQ30			IO	1.1V					VDDSD_DDR/ VDDSD_DDR _C0		DDR	
AG6	AH6	DDR0_DQ31	DDR0_DQ31			IO	1.1V					VDDSD_DDR/ VDDSD_DDR _C0		DDR	
V1	T1	DDR0_DQS0N	DDR0_DQS0N			IO	1.1V					VDDSD_DDR/ VDDSD_DDR _C0		DDR	

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
U1	R1	DDR0_DQS0P	DDR0_DQS0P			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
Y1	W1	DDR0_DQS1N	DDR0_DQS1N			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
AA1	V1	DDR0_DQS1P	DDR0_DQS1P			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
AE1	AC1	DDR0_DQS2N	DDR0_DQS2N			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
AF1	AD1	DDR0_DQS2P	DDR0_DQS2P			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
AH1	AF1	DDR0_DQS3N	DDR0_DQS3N			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
AJ1	AG1	DDR0_DQS3P	DDR0_DQS3P			IO	1.1V					VDDS_DDR/ VDDS_DDR _C0		DDR	
F12	J4	DDR1_CA0	DDR1_CA0			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
C12	H3	DDR1_CA1	DDR1_CA1			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
B12	G2	DDR1_CA2	DDR1_CA2			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
C11	J3	DDR1_CA3	DDR1_CA3			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
D12	G3	DDR1_CA4	DDR1_CA4			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
E10	H4	DDR1_CA5	DDR1_CA5			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
G14	F8	DDR1_CAL0	DDR1_CAL0			A	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
D11	E7	DDR1_CKE0	DDR1_CKE0			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
C10	H6	DDR1_CKE1	DDR1_CKE1			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
E11	G6	DDR1_CSn0_0	DDR1_CSn0_0			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
G11	G7	DDR1_CSn0_1	DDR1_CSn0_1			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
F10	H7	DDR1_CSn1_0	DDR1_CSn1_0			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
G12	F6	DDR1_CSn1_1	DDR1_CSn1_1			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
E17	A3	DDR1_DM0	DDR1_DM0			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
C15	F3	DDR1_DM1	DDR1_DM1			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
D8	L2	DDR1_DM2	DDR1_DM2			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
C1	P2	DDR1_DM3	DDR1_DM3			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
F16	A6	DDR1_DQ0	DDR1_DQ0			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
G16	C6	DDR1_DQ1	DDR1_DQ1			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
F15	A5	DDR1_DQ2	DDR1_DQ2			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
E15	C4	DDR1_DQ3	DDR1_DQ3			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
D16	B4	DDR1_DQ4	DDR1_DQ4			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
C16	B2	DDR1_DQ5	DDR1_DQ5			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
B17	C3	DDR1_DQ6	DDR1_DQ6			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
D17	B5	DDR1_DQ7	DDR1_DQ7			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球状态 (RX/TX/拉 动) [9]	复位 之后 的 多路复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
B15	E5	DDR1_DQ8	DDR1_DQ8			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
B14	D2	DDR1_DQ9	DDR1_DQ9			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
C13	E2	DDR1_DQ10	DDR1_DQ10			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
D13	F4	DDR1_DQ11	DDR1_DQ11			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
F13	D6	DDR1_DQ12	DDR1_DQ12			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
G13	E4	DDR1_DQ13	DDR1_DQ13			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
E14	D3	DDR1_DQ14	DDR1_DQ14			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
D14	D5	DDR1_DQ15	DDR1_DQ15			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
E8	M3	DDR1_DQ16	DDR1_DQ16			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
G9	K4	DDR1_DQ17	DDR1_DQ17			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
F9	M2	DDR1_DQ18	DDR1_DQ18			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
D9	L5	DDR1_DQ19	DDR1_DQ19			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
C9	J5	DDR1_DQ20	DDR1_DQ20			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
B8	K3	DDR1_DQ21	DDR1_DQ21			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
B7	L4	DDR1_DQ22	DDR1_DQ22			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
C7	K6	DDR1_DQ23	DDR1_DQ23			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
B2	N6	DDR1_DQ24	DDR1_DQ24			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
B3	P4	DDR1_DQ25	DDR1_DQ25			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
B4	N3	DDR1_DQ26	DDR1_DQ26			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
B5	M5	DDR1_DQ27	DDR1_DQ27			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
A6	M6	DDR1_DQ28	DDR1_DQ28			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
C5	P5	DDR1_DQ29	DDR1_DQ29			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
C6	N4	DDR1_DQ30	DDR1_DQ30			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
C3	P6	DDR1_DQ31	DDR1_DQ31			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
A17	C1	DDR1_QS0N	DDR1_QS0N			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
A16	B1	DDR1_QS0P	DDR1_QS0P			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
A14	F1	DDR1_QS1N	DDR1_QS1N			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
A13	E1	DDR1_QS1P	DDR1_QS1P			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
A9	K1	DDR1_QS2N	DDR1_QS2N			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
A8	L1	DDR1_QS2P	DDR1_QS2P			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
A4	N1	DDR1_QS3N	DDR1_QS3N			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	
A3	P1	DDR1_QS3P	DDR1_QS3P			IO	1.1V					VDDS_DDR/ VDDS_DDR _C1		DDR	

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
K3		DDR2_CA0	DDR2_CA0		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
L3		DDR2_CA1	DDR2_CA1		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
K5		DDR2_CA2	DDR2_CA2		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
L4		DDR2_CA3	DDR2_CA3		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
K4		DDR2_CA4	DDR2_CA4		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
L7		DDR2_CA5	DDR2_CA5		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
U7		DDR2_CAL0	DDR2_CAL0		否	A	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
L6		DDR2_CKE0	DDR2_CKE0		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
J2		DDR2_CKE1	DDR2_CKE1		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
J3		DDR2_CSn0_0	DDR2_CSn0_0		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
J6		DDR2_CSn0_1	DDR2_CSn0_1		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
J7		DDR2_CSn1_0	DDR2_CSn1_0		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
K7		DDR2_CSn1_1	DDR2_CSn1_1		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
T2		DDR2_DM0	DDR2_DM0		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
M6		DDR2_DM1	DDR2_DM1		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
G4		DDR2_DM2	DDR2_DM2		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
D5		DDR2_DM3	DDR2_DM3		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
T4		DDR2_DQ0	DDR2_DQ0		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
R6		DDR2_DQ1	DDR2_DQ1		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
R3		DDR2_DQ2	DDR2_DQ2		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
R4		DDR2_DQ3	DDR2_DQ3		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
P6		DDR2_DQ4	DDR2_DQ4		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
P5		DDR2_DQ5	DDR2_DQ5		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
T5		DDR2_DQ6	DDR2_DQ6		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
R7		DDR2_DQ7	DDR2_DQ7		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
N2		DDR2_DQ8	DDR2_DQ8		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
N4		DDR2_DQ9	DDR2_DQ9		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
P2		DDR2_DQ10	DDR2_DQ10		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
P3		DDR2_DQ11	DDR2_DQ11		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
M7		DDR2_DQ12	DDR2_DQ12		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
N5		DDR2_DQ13	DDR2_DQ13		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
M4		DDR2_DQ14	DDR2_DQ14		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
M3		DDR2_DQ15	DDR2_DQ15		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
F3		DDR2_DQ16	DDR2_DQ16		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
G7		DDR2_DQ17	DDR2_DQ17		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
H6		DDR2_DQ18	DDR2_DQ18		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
H4		DDR2_DQ19	DDR2_DQ19		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
G2		DDR2_DQ20	DDR2_DQ20		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
H3		DDR2_DQ21	DDR2_DQ21		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
G5		DDR2_DQ22	DDR2_DQ22		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
F2		DDR2_DQ23	DDR2_DQ23		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
E4		DDR2_DQ24	DDR2_DQ24		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
D2		DDR2_DQ25	DDR2_DQ25		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
F6		DDR2_DQ26	DDR2_DQ26		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
F5		DDR2_DQ27	DDR2_DQ27		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
E3		DDR2_DQ28	DDR2_DQ28		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
E7		DDR2_DQ29	DDR2_DQ29		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
E6		DDR2_DQ30	DDR2_DQ30		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路复 用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
D4		DDR2_DQ31	DDR2_DQ31		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
R1		DDR2_DQS0N	DDR2_DQS0N		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
T1		DDR2_DQS0P	DDR2_DQS0P		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
M1		DDR2_DQS1N	DDR2_DQS1N		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
N1		DDR2_DQS1P	DDR2_DQS1P		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
G1		DDR2_DQS2N	DDR2_DQS2N		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
H1		DDR2_DQS2P	DDR2_DQS2P		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
D1		DDR2_DQS3N	DDR2_DQS3N		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
E1		DDR2_DQS3P	DDR2_DQS3P		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C2		DDR	
D25		DDR3_CA0	DDR3_CA0		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
B23		DDR3_CA1	DDR3_CA1		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
D24		DDR3_CA2	DDR3_CA2		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
C24		DDR3_CA3	DDR3_CA3		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
E23		DDR3_CA4	DDR3_CA4		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
F23		DDR3_CA5	DDR3_CA5		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
F18		DDR3_CAL0	DDR3_CAL0		否	A	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
C25		DDR3_CKE0	DDR3_CKE0		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
G24		DDR3_CKE1	DDR3_CKE1		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
G23		DDR3_CSn0_0	DDR3_CSn0_0		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
G25		DDR3_CSn0_1	DDR3_CSn0_1		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
F25		DDR3_CSn1_0	DDR3_CSn1_0		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
E24		DDR3_CSn1_1	DDR3_CSn1_1		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
E18		DDR3_DM0	DDR3_DM0		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
D21		DDR3_DM1	DDR3_DM1		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
C28		DDR3_DM2	DDR3_DM2		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
E30		DDR3_DM3	DDR3_DM3		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
D18		DDR3_DQ0	DDR3_DQ0		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
B18		DDR3_DQ1	DDR3_DQ1		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
C19		DDR3_DQ2	DDR3_DQ2		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
D19		DDR3_DQ3	DDR3_DQ3		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
F20		DDR3_DQ4	DDR3_DQ4		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
E20		DDR3_DQ5	DDR3_DQ5		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
G19		DDR3_DQ6	DDR3_DQ6		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
F19		DDR3_DQ7	DDR3_DQ7		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
E21		DDR3_DQ8	DDR3_DQ8		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
G21		DDR3_DQ9	DDR3_DQ9		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
F22		DDR3_DQ10	DDR3_DQ10		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
D22		DDR3_DQ11	DDR3_DQ11		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
C22		DDR3_DQ12	DDR3_DQ12		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
B21		DDR3_DQ13	DDR3_DQ13		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
B20		DDR3_DQ14	DDR3_DQ14		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
C20		DDR3_DQ15	DDR3_DQ15		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
B28		DDR3_DQ16	DDR3_DQ16		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
B27		DDR3_DQ17	DDR3_DQ17		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
C26		DDR3_DQ18	DDR3_DQ18		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
D26		DDR3_DQ19	DDR3_DQ19		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
F26		DDR3_DQ20	DDR3_DQ20		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
G26		DDR3_DQ21	DDR3_DQ21		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
E27		DDR3_DQ22	DDR3_DQ22		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
D27		DDR3_DQ23	DDR3_DQ23		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
F29		DDR3_DQ24	DDR3_DQ24		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
G29		DDR3_DQ25	DDR3_DQ25		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
F28		DDR3_DQ26	DDR3_DQ26		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
E28		DDR3_DQ27	DDR3_DQ27		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
D29		DDR3_DQ28	DDR3_DQ28		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
C29		DDR3_DQ29	DDR3_DQ29		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
B30		DDR3_DQ30	DDR3_DQ30		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
D30		DDR3_DQ31	DDR3_DQ31		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
A19		DDR3_QS0N	DDR3_QS0N		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
A18		DDR3_QS0P	DDR3_QS0P		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
A22		DDR3_QS1N	DDR3_QS1N		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
A21		DDR3_QS1P	DDR3_QS1P		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
A27		DDR3_QS2N	DDR3_QS2N		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	
A26		DDR3_QS2P	DDR3_QS2P		否	IO	1.1V					VDDS_DDR/ VDDS_DDR _C3		DDR	

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间的 焊球状态 (RX/TX/拉 动) [8]	复位 之后的 焊球状态 (RX/TX/拉 动) [9]	复位 之后的 多路复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
A30		DDR3_DQS3N	DDR3_DQS3N		否	IO	1.1V					VDDSD_DDR/ VDDSD_DDR _C3		DDR	
A29		DDR3_DQS3P	DDR3_DQS3P		否	IO	1.1V					VDDSD_DDR/ VDDSD_DDR _C3		DDR	
AP22	AJ25	DP0_AUXN	DP0_AUXN			IO	1.8V					VDDA_1P8_ SERDES2_4		AUX-PHY	
AP23	AJ24	DP0_AUXP	DP0_AUXP			IO	1.8V					VDDA_1P8_ SERDES2_4		AUX-PHY	
AP26	AJ28	DSI0_TXCLKN	DSI0_TXCLKN			O	1.8V					VDDA_0P8_ DSITX/ VDDA_0P8_ DSITX_C/ VDDA_1P8_ DSITX		D-PHY	
			CSI0_TXCLKN			O									
AP25	AJ27	DSI0_TXCLKP	CSI0_TXCLKP			O	1.8V					VDDA_0P8_ DSITX/ VDDA_0P8_ DSITX_C/ VDDA_1P8_ DSITX		D-PHY	
			DSI0_TXCLKP			O									
AM24	AH25	DSI0_TXRCALIB	DSI0_TXRCALIB			A	1.8V					VDDA_0P8_ DSITX/ VDDA_0P8_ DSITX_C/ VDDA_1P8_ DSITX		D-PHY	
AP29	AJ31	DSI1_TXCLKN	CSI1_TXCLKN			O	1.8V					VDDA_0P8_ DSITX/ VDDA_0P8_ DSITX_C/ VDDA_1P8_ DSITX		D-PHY	
			DSI1_TXCLKN			O									
AP28	AJ30	DSI1_TXCLKP	CSI1_TXCLKP			O	1.8V					VDDA_0P8_ DSITX/ VDDA_0P8_ DSITX_C/ VDDA_1P8_ DSITX		D-PHY	
			DSI1_TXCLKP			O									
AL22	AH27	DSI1_TXRCALIB	DSI1_TXRCALIB			A	1.8V					VDDA_0P8_ DSITX/ VDDA_0P8_ DSITX_C/ VDDA_1P8_ DSITX		D-PHY	
AU27	AL26	DSI0_TXN0	CSI0_TXN0			O	1.8V					VDDA_0P8_ DSITX/ VDDA_0P8_ DSITX_C/ VDDA_1P8_ DSITX		D-PHY	
			DSI0_TXN0			IO									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路复 用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AT26	AK27	DSI0_TXN1	DSI0_TXN1			O	1.8V					VDDA_0P8_ DSITX/ VDDA_0P8_ DSITX_C/ VDDA_1P8_ DSITX		D-PHY	
			CSI0_TXN1			O									
AR27	AM25	DSI0_TXN2	DSI0_TXN2			O	1.8V					VDDA_0P8_ DSITX/ VDDA_0P8_ DSITX_C/ VDDA_1P8_ DSITX		D-PHY	
			CSI0_TXN2			O									
AN24	AN24	DSI0_TXN3	CSI0_TXN3			O	1.8V					VDDA_0P8_ DSITX/ VDDA_0P8_ DSITX_C/ VDDA_1P8_ DSITX		D-PHY	
			DSI0_TXN3			O									
AU26	AL25	DSI0_TXP0	DSI0_TXP0			IO	1.8V					VDDA_0P8_ DSITX/ VDDA_0P8_ DSITX_C/ VDDA_1P8_ DSITX		D-PHY	
			CSI0_TXP0			O									
AT25	AK26	DSI0_TXP1	DSI0_TXP1			O	1.8V					VDDA_0P8_ DSITX/ VDDA_0P8_ DSITX_C/ VDDA_1P8_ DSITX		D-PHY	
			CSI0_TXP1			O									
AR26	AM24	DSI0_TXP2	DSI0_TXP2			O	1.8V					VDDA_0P8_ DSITX/ VDDA_0P8_ DSITX_C/ VDDA_1P8_ DSITX		D-PHY	
			CSI0_TXP2			O									
AN23	AN23	DSI0_TXP3	CSI0_TXP3			O	1.8V					VDDA_0P8_ DSITX/ VDDA_0P8_ DSITX_C/ VDDA_1P8_ DSITX		D-PHY	
			DSI0_TXP3			O									
AT29	AK30	DSI1_TXN0	DSI1_TXN0			IO	1.8V					VDDA_0P8_ DSITX/ VDDA_0P8_ DSITX_C/ VDDA_1P8_ DSITX		D-PHY	
			CSI1_TXN0			O									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AN27	AL29	DSI1_TXN1	DSI1_TXN1			O	1.8V					VDDA_0P8_ DSITX/ VDDA_0P8_ DSITX_C/ VDDA_1P8_ DSITX		D-PHY	
			CSI1_TXN1			O									
AV28	AM28	DSI1_TXN2	CSI1_TXN2			O	1.8V					VDDA_0P8_ DSITX/ VDDA_0P8_ DSITX_C/ VDDA_1P8_ DSITX		D-PHY	
			DSI1_TXN2			O									
AU30	AN27	DSI1_TXN3	CSI1_TXN3			O	1.8V					VDDA_0P8_ DSITX/ VDDA_0P8_ DSITX_C/ VDDA_1P8_ DSITX		D-PHY	
			DSI1_TXN3			O									
AT28	AK29	DSI1_TXP0	DSI1_TXP0			IO	1.8V					VDDA_0P8_ DSITX/ VDDA_0P8_ DSITX_C/ VDDA_1P8_ DSITX		D-PHY	
			CSI1_TXP0			O									
AN26	AL28	DSI1_TXP1	CSI1_TXP1			O	1.8V					VDDA_0P8_ DSITX/ VDDA_0P8_ DSITX_C/ VDDA_1P8_ DSITX		D-PHY	
			DSI1_TXP1			O									
AV27	AM27	DSI1_TXP2	CSI1_TXP2			O	1.8V					VDDA_0P8_ DSITX/ VDDA_0P8_ DSITX_C/ VDDA_1P8_ DSITX		D-PHY	
			DSI1_TXP2			O									
AU29	AN26	DSI1_TXP3	DSI1_TXP3			O	1.8V					VDDA_0P8_ DSITX/ VDDA_0P8_ DSITX_C/ VDDA_1P8_ DSITX		D-PHY	
			CSI1_TXP3			O									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AD36	L31	ECAP0_IN_APWM_OUT PADCFG: PADCONFIG_49 0x0011C0C4	ECAP0_IN_APWM_OUT	0		IO	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP4_AXR2	1		IO									
			CPTS0_RFT_CLK	2		I									
			MCAN12_TX	4		O									
			VOUT0_DATA23	5		O									
			GPMC0_AD5	6		IO									
			GPIO0_49	7		IO									
			SPI6_D0	8		IO									
			SYNC0_OUT	9		O									
			TRC_DATA1	10		O									
			UART2_CTSn	11		I									
			CPTS0_HW1TSPUSH	12		I									
			I2C1_SCL	13		IOD									
			UART3_RXD	14		I									
F35	F19	EMU0 PADCFG: WKUP_PADCONFIG_75 0x4301C12C	EMU0	0		IO	1.8V/3.3V	开启/关闭/上拉	开启/关闭/上拉	0	PU/PD	VDDSHV0_ MCU	是	LVCMOS	否
H34	E17	EMU1 PADCFG: WKUP_PADCONFIG_76 0x4301C130	EMU1	0		IO	1.8V/3.3V	开启/关闭/上拉	开启/关闭/上拉	0	PU/PD	VDDSHV0_ MCU	是	LVCMOS	否
			MCU_OBSCLK0	15		O									
AN35	Y29	EXTINTn PADCFG: PADCONFIG_0 0x0011C000	EXTINTn	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/SS/关闭	7		VDDSHV0	是	I2C 开漏	否
			GPIO0_0	7		IO									
AJ32	J33	EXT_REFCLK1 PADCFG: PADCONFIG_50 0x0011C0C8	EXT_REFCLK1	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP4_ACLKX	1		IO									
			VOUT0_DATA16	2		O									
			MCAN1_RX	4		I									
			GPMC0_AD6	6		IO									
			GPIO0_50	7		IO									
			SYNC1_OUT	9		O									
			TRC_CLK	10		O									
			UART2_RTSn	11		O									
			CPTS0_HW2TSPUSH	12		I									
			I2C1_SDA	13		IOD									
			UART3_TXD	14		O									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉 动 类 型 [11]	电 源 [12]	Hys [13]	电 压 缓 冲 器 类 型 [14]	IO RET [15]
AL32	P32	GPIO0_11 PADCFG: PADCONFIG_11 0x0011C02C	MCAN17_TX	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			VOUT0_DATA18	2		O									
			GPMC0_A14	6		OZ									
			GPIO0_11	7		IO									
			SPI7_CS3	8		IO									
			TRC_DATA25	10		O									
			GPMC0_CSn2	12		O									
			UART7_RXD	13		I									
USB0_DRVVBUS	14		O												
AK37	E33	GPIO0_12 PADCFG: PADCONFIG_12 0x0011C030	MCAN12_RX	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			VOUT0_DATA17	2		O									
			VOUT0_DATA22	5		O									
			GPMC0_AD4	6		IO									
			GPIO0_12	7		IO									
			SPI6_CLK	8		IO									
			EQEP1_I	9		IO									
			TRC_DATA2	10		O									
			UART9_CTSn	11		I									
			UART6_RXD	12		I									
AN36	AA30	I2C0_SCL PADCFG: PADCONFIG_56 0x0011C0E0	I2C0_SCL	0		IOD	1.8V/3.3V	关闭/关闭/关闭	开启/SS/关闭	7		VDDSHV0	是	I2C 开漏	否
			GPIO0_56	7		IO									
AP37	Y30	I2C0_SDA PADCFG: PADCONFIG_57 0x0011C0E4	I2C0_SDA	0		IOD	1.8V/3.3V	关闭/关闭/关闭	开启/SS/关闭	7		VDDSHV0	是	I2C 开漏	否
			GPIO0_57	7		IO									
AE38	G29	MCAN0_RX PADCFG: PADCONFIG_26 0x0011C068	MCAN0_RX	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP4_AXR1	1		IO									
			VOUT0_DATA3	2		O									
			GPMC0_AD15	6		IO									
			GPIO0_26	7		IO									
			SPI5_CS0	8		IO									
			EHRPWM0_A	9		IO									
			TRC_DATA16	10		O									
			UART2_TXD	11		O									
			UART6_RTSn	12		O									
			SPI7_D0	13		IO									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路复 用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AF38	N33	MCAN0_TX PADCFG: PADCONFIG_25 0x0011C064	MCAN0_TX	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP2_AXR2	1		IO									
			VOU0_DATA4	2		O									
			GPMC0_AD14	6		IO									
			GPIO0_25	7		IO									
			SPI5_CS1	8		IO									
			EHRPWM0_B	9		IO									
			TRC_DATA11	10		O									
			UART2_RXD	11		I									
			UART6_CTSn	12		I									
			I2C3_SCL	13		IOD									
AH38	H31	MCAN1_RX PADCFG: PADCONFIG_28 0x0011C070	MCAN1_RX	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP4_AXR3	1		IO									
			VOU0_DATA1	2		O									
			VOU0_DATA19	5		O									
			GPMC0_BE0n_CLE	6		O									
			GPIO0_28	7		IO									
			SPI5_D0	8		IO									
			EHRPWM0_SYNCI	9		I									
			TRC_DATA5	10		O									
			UART3_RTSn	11		O									
			AJ37	G33	MCAN1_TX PADCFG: PADCONFIG_27 0x0011C06C	MCAN1_TX									
MCASP4_AFSX	1					IO									
VOU0_EXTPCLKIN	2					I									
DSS_FSYNC0	4					O									
GPMC0_AD7	6					IO									
GPIO0_27	7					IO									
EHRPWM_TZn_IN5	9					I									
TRC_CTL	10					O									
UART6_TXD	11					O									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉 动 类 型 [11]	电 源 [12]	Hys [13]	电 压 缓 冲 器 类 型 [14]	IO RET [15]
AH37	F33	MCAN2_RX PADCFG: PADCONFIG_30 0x0011C078	MCAN2_RX	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			AUDIO_EXT_REFCLK1	1		IO									
			VOU0_PCLK	2		O									
			GPMC0_CSn1	6		O									
			GPIO0_30	7		IO									
			SPI6_CS1	8		IO									
			EHRPWM4_B	9		IO									
			TRC_DATA17	10		O									
			UART3_TXD	11		O									
			GPMC0_DIR	12		O									
			I2C5_SDA	13		IOD									
AC33	G28	MCAN2_TX PADCFG: PADCONFIG_29 0x0011C074	MCAN2_TX	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP2_AXR3	1		IO									
			VOU0_DATA0	2		O									
			VOU0_DATA18	5		O									
			GPMC0_WAIT0	6		I									
			GPIO0_29	7		IO									
			SPI6_D1	8		IO									
			EHRPWM1_B	9		IO									
			TRC_DATA3	10		O									
			UART3_RXD	11		I									
			GPMC0_DIR	12		O									
			I2C5_SCL	13		IOD									
			AJ33	T29	MCAN12_RX PADCFG: PADCONFIG_2 0x0011C008	MCAN12_RX									
UART0_DCDn	1					I									
DSS_FSYNC1	3					O									
GPMC0_A23	6					OZ									
GPIO0_2	7					IO									
TRC_CTL	10					O									
UART5_RXD	11					I									
GPMC0_CSn3	12					O									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路复 用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AG36	P29	MCAN12_TX PADCFG: PADCONFIG_1 0x0011C004	MCAN12_TX	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVC MOS	是
			DSS_FSYNC0	3		O									
			GPMC0_A24	6		OZ									
			GPIO0_1	7		IO									
			TRC_CLK	10		O									
			UART5_TXD	11		O									
			GPMC0_CLK	12		IO									
AH33	T32	MCAN13_RX PADCFG: PADCONFIG_4 0x0011C010	MCAN13_RX	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVC MOS	是
			UART0_DTRn	1		O									
			DSS_FSYNC3	3		O									
			GPMC0_A21	6		OZ									
			GPIO0_4	7		IO									
			I2C4_SDA	8		IOD									
			TRC_DATA1	10		O									
UART6_TXD	11		O												
AF33	T31	MCAN13_TX PADCFG: PADCONFIG_3 0x0011C00C	MCAN13_TX	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVC MOS	是
			UART0_DSRn	1		I									
			DSS_FSYNC2	3		O									
			GPMC0_A22	6		OZ									
			GPIO0_3	7		IO									
			TRC_DATA0	10		O									
			UART4_TXD	11		O									
GPMC0_WAIT2	12		I												
AK36	R30	MCAN14_RX PADCFG: PADCONFIG_6 0x0011C018	MCAN14_RX	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVC MOS	是
			VOU0_DATA23	2		O									
			GPMC0_A19	6		OZ									
			GPIO0_6	7		IO									
			I2C5_SDA	8		IOD									
			TRC_DATA3	10		O									
			UART9_TXD	11		O									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉 动 类 型 [11]	电 源 [12]	Hys [13]	电 压 缓 冲 器 类 型 [14]	IO RET [15]
AG33	R33	MCAN14_TX PADCFG: PADCONFIG_5 0x0011C014	MCAN14_TX	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			UART0_RIn	1		I									
			GPMC0_A20	6		OZ									
			GPIO0_5	7		IO									
			I2C4_SCL	8		IOD									
			TRC_DATA2	10		O									
			UART6_RXD	11		I									
DPO_HPDP	13		I												
AJ35	R31	MCAN15_RX PADCFG: PADCONFIG_8 0x0011C020	MCAN15_RX	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			VOUT0_DATA21	2		O									
			GPMC0_A17	6		OZ									
			GPIO0_8	7		IO									
			SPI0_CS2	8		IO									
			TRC_DATA22	10		O									
I2C1_SCL	12		IOD												
AG34	R29	MCAN15_TX PADCFG: PADCONFIG_7 0x0011C01C	MCAN15_TX	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			VOUT0_DATA22	2		O									
			GPMC0_A18	6		OZ									
			GPIO0_7	7		IO									
			I2C5_SCL	8		IOD									
			TRC_DATA21	10		O									
UART9_RXD	11		I												
AE33	U30	MCAN16_RX PADCFG: PADCONFIG_10 0x0011C028	MCAN16_RX	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			VOUT0_DATA19	2		O									
			GPMC0_A15	6		OZ									
			GPIO0_10	7		IO									
			SPI0_CS3	8		IO									
			TRC_DATA24	10		O									
GPMC0_WAIT1	12		I												
AH34	G30	MCAN16_TX PADCFG: PADCONFIG_9 0x0011C024	MCAN16_TX	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			VOUT0_DATA20	2		O									
			GPMC0_A16	6		OZ									
			GPIO0_9	7		IO									
			SPI1_CS3	8		IO									
			TRC_DATA23	10		O									
I2C1_SDA	12		IOD												

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉 动 类 型 [11]	电 源 [12]	Hys [13]	电 压 缓 冲 器 类 型 [14]	IO RET [15]
AK35	J30	MCASP0_ACLKX PADCFG: PADCONFIG_14 0x0011C038	MCAN5_TX	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP0_ACLKX	1		IO									
			VOUT0_DATA15	2		O									
			GPMC0_AD0	6		IO									
			GPIO0_14	7		IO									
			EHRPWM_TZn_IN2	9		I									
			UART8_RXD	11		I									
AK38	K31	MCASP0_AFSX PADCFG: PADCONFIG_15 0x0011C03C	MCAN5_RX	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP0_AFSX	1		IO									
			VOUT0_DATA14	2		O									
			GPMC0_AD1	6		IO									
			GPIO0_15	7		IO									
			EHRPWM2_B	9		IO									
			UART8_TXD	11		O									
AC34	U32	MCASP1_ACLKX PADCFG: PADCONFIG_46 0x0011C0B8	MCAN10_RX	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP1_ACLKX	1		IO									
			DP0_HPD	3		I									
			PCIE0_CLKREQn	4		IO									
			GPMC0_A11	5		OZ									
			RGMI1_RD0	6		I									
			GPIO0_46	7		IO									
			EQEP0_S	9		IO									
			UART4_RTSn	11		O									
			SPI3_CS3	12		IO									
			UART9_RTSn	13		O									
AD33	N32	MCASP1_AFSX PADCFG: PADCONFIG_47 0x0011C0BC	MCAN11_TX	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP1_AFSX	1		IO									
			GPMC0_A12	5		OZ									
			MDIO0_MDIO	6		IO									
			GPIO0_47	7		IO									
			SPI3_CS0	8		IO									
			EQEP0_I	9		IO									
			UART0_RXD	11		I									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉 动 类 型 [11]	电 源 [12]	Hys [13]	电 压 缓 冲 器 类 型 [14]	IO RET [15]
AD37	P33	MCASP2_ACLKX PADCFG: PADCONFIG_21 0x0011C054	MCAN8_RX	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP2_ACLKX	1		IO									
			VOUT0_DATA8	2		O									
			VOUT0_DATA20	5		O									
			GPMC0_AD10	6		IO									
			GPIO0_21	7		IO									
			SPI5_CS2	8		IO									
			EQEP2_S	9		IO									
			TRC_DATA4	10		O									
			UART1_RXD	11		I									
			SPI7_CS1	13		IO									
			SYNC3_OUT	14		O									
AE37	G32	MCASP2_AFSX PADCFG: PADCONFIG_22 0x0011C058	MCAN9_TX	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP2_AFSX	1		IO									
			VOUT0_DATA7	2		O									
			MDIO1_MDC	4		O									
			GPMC0_AD11	6		IO									
			GPIO0_22	7		IO									
			SPI5_CS3	8		IO									
			EHRPWM_SOCA	9		O									
			TRC_DATA9	10		O									
			UART1_TXD	11		O									
			SPI7_CS2	13		IO									
			AF37	F32	MCASP0_AXR0 PADCFG: PADCONFIG_16 0x0011C040	MCAN6_TX									
MCASP0_AXR0	1					IO									
VOUT0_DATA13	2					O									
GPMC0_AD2	6					IO									
GPIO0_16	7					IO									
SPI2_CS2	8					IO									
EHRPWM2_A	9					IO									
TRC_DATA14	10					O									
UART4_RXD	11					I									
SPI7_CLK	13					IO									
UART8_CTSn	14					I									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AG37	H32	MCASP0_AXR1 PADCFG: PADCONFIG_17 0x0011C044	MCAN6_RX	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP0_AXR1	1		IO									
			VOUT0_DATA12	2		O									
			OBSCLK1	4		O									
			GPMC0_AD3	6		IO									
			GPIO0_17	7		IO									
			SPI2_CS3	8		IO									
			EHRPWM0_SYNCO	9		O									
			TRC_DATA12	10		O									
			UART4_TXD	11		O									
			SPI7_CS0	13		IO									
			UART8_RTSn	14		O									
AK33	H33	MCASP0_AXR2 PADCFG: PADCONFIG_18 0x0011C048	MCAN7_TX	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP0_AXR2	1		IO									
			VOUT0_DATA11	2		O									
			GPMC0_ADVn_ALE	6		O									
			GPIO0_18	7		IO									
			EQEP2_A	9		I									
			TRC_DATA10	10		O									
			UART4_CTSn	11		I									
			GPMC0_WPn	12		O									
			UART9_CTSn	13		I									
AJ38	F31	MCASP0_AXR3 PADCFG: PADCONFIG_31 0x0011C07C	MCAN3_TX	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP0_AXR3	1		IO									
			VOUT0_DATA2	2		O									
			GPMC0_BE1n	6		O									
			GPIO0_31	7		IO									
			SPI5_CLK	8		IO									
			EHRPWM_TZn_IN0	9		I									
			TRC_DATA7	10		O									
			UART3_CTSn	11		I									
			SPI3_CS1	12		IO									
SPI7_D1	13		IO												

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AK34	J32	MCASP0_AXR4 PADCFG: PADCONFIG_32 0x0011C080	MCAN3_RX	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP0_AXR4	1		IO									
			VOUT0_HSYNC	2		O									
			VOUT0_VP0_HSYNC	4		O									
			VOUT0_VP2_HSYNC	5		O									
			GPMMC0_OEn_REn	6		O									
			GPIO0_32	7		IO									
			SPI6_CS2	8		IO									
			EHRPWM5_B	9		IO									
			TRC_DATA18	10		O									
			I2C4_SDA	13		IOD									
AG38	H30	MCASP0_AXR5 PADCFG: PADCONFIG_33 0x0011C084	MCAN4_TX	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP0_AXR5	1		IO									
			VOUT0_DE	2		O									
			MCASP1_ACLKR	3		IO									
			VOUT0_VP0_DE	4		O									
			VOUT0_VP2_DE	5		O									
			GPMMC0_CSn0	6		O									
			GPIO0_33	7		IO									
			SPI6_CS3	8		IO									
			EHRPWM5_A	9		IO									
			TRC_DATA19	10		O									
I2C4_SCL	13		IOD												
AF36	K33	MCASP0_AXR6 PADCFG: PADCONFIG_34 0x0011C088	MCAN4_RX	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP0_AXR6	1		IO									
			VOUT0_VSYNC	2		O									
			MCASP1_AFSR	3		IO									
			VOUT0_VP0_VSYNC	4		O									
			VOUT0_VP2_VSYNC	5		O									
			GPMMC0_CLKOUT	6		O									
			GPIO0_34	7		IO									
			SPI3_CS2	8		IO									
			EHRPWM_TZn_IN4	9		I									
			TRC_DATA20	10		O									
			SPI5_D1	11		IO									
GPMMC0_FCLK_MUX	12		O												

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉 动 类 型 [11]	电 源 [12]	Hys [13]	电 压 缓 冲 器 类 型 [14]	IO RET [15]
AE35	M31	MCASP0_AXR7 PADCFG: PADCONFIG_35 0x0011C08C	MCAN5_TX	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP0_AXR7	1		IO									
			MCASP4_ACLKR	3		IO									
			GPMC0_A0	5		OZ									
			RGMI1_TD0	6		O									
			GPIO0_35	7		IO									
			GPMC0_A14	8		OZ									
			EHRPWM3_A	9		IO									
			UART4_RXD	11		I									
			GPMC0_CSn2	12		O									
USB0_DRVVBUS	14		O												
AC35	N30	MCASP0_AXR8 PADCFG: PADCONFIG_36 0x0011C090	MCAN5_RX	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP0_AXR8	1		IO									
			MCASP4_AFSR	3		IO									
			GPMC0_A1	5		OZ									
			RGMI1_TD1	6		O									
			GPIO0_36	7		IO									
			RMII1_RXD0	8		I									
			EHRPWM_TZn_IN3	9		I									
UART4_TXD	11		O												
AG35	T33	MCASP0_AXR9 PADCFG: PADCONFIG_37 0x0011C094	MCAN6_TX	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP0_AXR9	1		IO									
			MCASP4_AXR4	2		IO									
			GPMC0_A2	5		OZ									
			RGMI1_TD2	6		O									
			GPIO0_37	7		IO									
			RMII1_RXD1	8		I									
			EHRPWM3_SYNCO	9		O									
UART4_CTSn	11		I												

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AH36	L32	MCASP0_AXR10 PADCFG: PADCONFIG_38 0x0011C098	MCAN6_RX	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP0_AXR10	1		IO									
			GPMC0_A3	5		OZ									
			RGMII1_TD3	6		O									
			GPIO0_38	7		IO									
			RMII1_CRD_DV	8		I									
			EHRPWM3_SYNCI	9		I									
UART4_RTSn	11		O												
AF35	P30	MCASP0_AXR11 PADCFG: PADCONFIG_39 0x0011C09C	MCAN7_TX	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP0_AXR11	1		IO									
			DSS_FSYNC2	4		O									
			GPMC0_A4	5		OZ									
			RGMII1_TX_CTL	6		O									
			GPIO0_39	7		IO									
			RMII1_RX_ER	8		I									
			EHRPWM3_B	9		IO									
			SPI2_CS1	10		IO									
UART5_RXD	11		I												
AD34	M32	MCASP0_AXR12 PADCFG: PADCONFIG_40 0x0011C0A0	MCAN7_RX	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP0_AXR12	1		IO									
			MCASP2_ACLKR	3		IO									
			DSS_FSYNC3	4		O									
			GPMC0_A5	5		OZ									
			RGMII1_RD1	6		I									
			GPIO0_40	7		IO									
			RMII1_TXD0	8		O									
			EHRPWM_SOCB	9		O									
			SPI2_CLK	10		IO									
UART5_TXD	11		O												

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AJ36	L33	MCASP0_AXR13 PADCFG: PADCONFIG_41 0x0011C0A4	MCAN8_TX	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP0_AXR13	1		IO									
			MCASP2_AFSR	3		IO									
			GPMC0_A6	5		OZ									
			RGMII1_RD2	6		I									
			GPIO0_41	7		IO									
			RMII1_REF_CLK	8		I									
			EHRPWM4_A	9		IO									
			SPI2_CS0	10		IO									
			UART5_CTSn	11		I									
			UART7_RXD	13		I									
AF34	U31	MCASP0_AXR14 PADCFG: PADCONFIG_42 0x0011C0A8	MCAN8_RX	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP0_AXR14	1		IO									
			MCASP2_AXR4	2		IO									
			MCASP0_ACLKR	3		IO									
			GPMC0_A7	5		OZ									
			RGMII1_RD3	6		I									
			GPIO0_42	7		IO									
			CLKOUT	8		IO									
			EQEP0_A	9		I									
			SPI2_D0	10		IO									
			UART5_RTSn	11		O									
			UART7_TXD	13		O									
			AE34	M33	MCASP0_AXR15 PADCFG: PADCONFIG_43 0x0011C0AC	MCAN9_TX									
MCASP0_AXR15	1					IO									
MCASP0_AFSR	3					IO									
GPMC0_A8	5					OZ									
RGMII1_RX_CTL	6					I									
GPIO0_43	7					IO									
RMII1_TX_EN	8					O									
EQEP0_B	9					I									
SPI2_D1	10					IO									
UART8_RXD	11					I									
I2C1_SCL	13					IOD									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉 动 类 型 [11]	电 源 [12]	Hys [13]	电 压 缓 冲 器 类 型 [14]	IO RET [15]
AD38	H29	MCASP1_AXR0 PADCFG: PADCONFIG_48 0x0011C0C0	MCAN11_RX	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP1_AXR0	1		IO									
			GPMC0_A13	5		OZ									
			MDIO0_MDC	6		O									
			GPIO0_48	7		IO									
			SPI3_CLK	8		IO									
			EQEP1_S	9		IO									
			UART0_TXD	11		O									
			GPMC0_WAIT3	12		I									
			SYNC2_OUT	14		O									
AC32	G31	MCASP1_AXR1 PADCFG: PADCONFIG_19 0x0011C04C	MCAN7_RX	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP1_AXR1	1		IO									
			VOU0_DATA10	2		O									
			GPMC0_AD8	6		IO									
			GPIO0_19	7		IO									
			SPI3_D0	8		IO									
			EHRPWM_Tzn_IN1	9		I									
			TRC_DATA8	10		O									
			UART0_CTSn	11		I									
			UART9_RXD	12		I									
I2C2_SCL	13		IOD												
AC37	J31	MCASP1_AXR2 PADCFG: PADCONFIG_20 0x0011C050	MCAN8_TX	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP1_AXR2	1		IO									
			VOU0_DATA9	2		O									
			VOU0_DATA21	5		O									
			GPMC0_AD9	6		IO									
			GPIO0_20	7		IO									
			SPI3_D1	8		IO									
			EQEP2_B	9		I									
			TRC_DATA6	10		O									
			UART0_RTSn	11		O									
UART9_TXD	12		O												
I2C2_SDA	13		IOD												

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AL33	P31	MCASP1_AXR3 PADCFG: PADCONFIG_44 0x0011C0B0	MCAN9_RX	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP1_AXR3	1		IO									
			PCIE2_CLKREQn	4	否	IO									
			GPMMC0_A9	5		OZ									
			RGMI1_RXC	6		I									
			GPIO0_44	7		IO									
			RMII1_TXD1	8		O									
			EQEP1_A	9		I									
			UART8_TXD	11		O									
			I2C1_SDA	13		IOD									
AL34	N31	MCASP1_AXR4 PADCFG: PADCONFIG_45 0x0011C0B4	MCAN10_TX	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP1_AXR4	1		IO									
			PCIE3_CLKREQn	4	否	IO									
			GPMMC0_A10	5		OZ									
			RGMI1_TXC	6		O									
			GPIO0_45	7		IO									
			EQEP1_B	9		I									
			UART4_RXD	11		I									
AC36	K32	MCASP2_AXR0 PADCFG: PADCONFIG_23 0x0011C05C	MCAN9_RX	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP2_AXR0	1		IO									
			VOU0_DATA6	2		O									
			MDIO1_MDIO	4		IO									
			GPMMC0_AD12	6		IO									
			GPIO0_23	7		IO									
			EQEP2_I	9		IO									
			TRC_DATA15	10		O									
			UART1_CTSn	11		I									
			UART6_RXD	12		I									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AE36	R32	MCASP2_AXR1 PADCFG: PADCONFIG_24 0x0011C060	MCAN17_RX	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	是
			MCASP2_AXR1	1		IO									
			VOUT0_DATA5	2		O									
			GPMMC0_AD13	6		IO									
			GPIO0_24	7		IO									
			EHRPWM1_A	9		IO									
			TRC_DATA13	10		O									
			UART1_RTSn	11		O									
			UART6_TXD	12		O									
I2C3_SDA	13		IOD												
U35	C26	MCU_ADC0_REFN	MCU_ADC0_REFN			A	1.8V					VDDA_ADC 0		ADC12B	否
R35	D25	MCU_ADC0_REFP	MCU_ADC0_REFP			A	1.8V					VDDA_ADC 0		ADC12B	否
W35	D29	MCU_ADC1_REFN	MCU_ADC1_REFN			A	1.8V					VDDA_ADC 1		ADC12B	否
AA35	C30	MCU_ADC1_REFP	MCU_ADC1_REFP			A	1.8V					VDDA_ADC 1		ADC12B	否
P36	E26	MCU_ADC0_AIN0 PADCFG: WKUP_PADCONFIG_77 0x4301C134	MCU_ADC0_AIN0	0		A	1.8V			0		VDDA_ADC 0		ADC12B	否
			WKUP_GPIO0_71	7 (1)		I									
V36	F25	MCU_ADC0_AIN1 PADCFG: WKUP_PADCONFIG_78 0x4301C138	MCU_ADC0_AIN1	0		A	1.8V			0		VDDA_ADC 0		ADC12B	否
			WKUP_GPIO0_72	7 (1)		I									
T34	F23	MCU_ADC0_AIN2 PADCFG: WKUP_PADCONFIG_79 0x4301C13C	MCU_ADC0_AIN2	0		A	1.8V			0		VDDA_ADC 0		ADC12B	否
			WKUP_GPIO0_73	7 (1)		I									
T36	A28	MCU_ADC0_AIN3 PADCFG: WKUP_PADCONFIG_80 0x4301C140	MCU_ADC0_AIN3	0		A	1.8V			0		VDDA_ADC 0		ADC12B	否
			WKUP_GPIO0_74	7 (1)		I									
P34	E24	MCU_ADC0_AIN4 PADCFG: WKUP_PADCONFIG_81 0x4301C144	MCU_ADC0_AIN4	0		A	1.8V			0		VDDA_ADC 0		ADC12B	否
			WKUP_GPIO0_75	7 (1)		I									
R37	D27	MCU_ADC0_AIN5 PADCFG: WKUP_PADCONFIG_82 0x4301C148	MCU_ADC0_AIN5	0		A	1.8V			0		VDDA_ADC 0		ADC12B	否
			WKUP_GPIO0_76	7 (1)		I									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
R33	A26	MCU_ADC0_AIN6	MCU_ADC0_AIN6	0		A	1.8V					VDDA_ADC 0		ADC12B	否
		PADCFG: WKUP_PADCONFIG_83 0x4301C14C	WKUP_GPIO0_77	7 (1)		I									
V38	B27	MCU_ADC0_AIN7	MCU_ADC0_AIN7	0		A	1.8V					VDDA_ADC 0		ADC12B	否
		PADCFG: WKUP_PADCONFIG_84 0x4301C150	WKUP_GPIO0_78	7 (1)		I									
Y38	C32	MCU_ADC1_AIN0	MCU_ADC1_AIN0	0		A	1.8V					VDDA_ADC 1		ADC12B	否
		PADCFG: WKUP_PADCONFIG_85 0x4301C154	WKUP_GPIO0_79	7 (1)		I									
Y34	B33	MCU_ADC1_AIN1	MCU_ADC1_AIN1	0		A	1.8V					VDDA_ADC 1		ADC12B	否
		PADCFG: WKUP_PADCONFIG_86 0x4301C158	WKUP_GPIO0_80	7 (1)		I									
V34	B31	MCU_ADC1_AIN2	MCU_ADC1_AIN2	0		A	1.8V					VDDA_ADC 1		ADC12B	否
		PADCFG: WKUP_PADCONFIG_87 0x4301C15C	WKUP_GPIO0_81	7 (1)		I									
W37	B29	MCU_ADC1_AIN3	MCU_ADC1_AIN3	0		A	1.8V					VDDA_ADC 1		ADC12B	否
		PADCFG: WKUP_PADCONFIG_88 0x4301C160	WKUP_GPIO0_82	7 (1)		I									
AA37	D31	MCU_ADC1_AIN4	MCU_ADC1_AIN4	0		A	1.8V					VDDA_ADC 1		ADC12B	否
		PADCFG: WKUP_PADCONFIG_89 0x4301C164	WKUP_GPIO0_83	7 (1)		I									
W33	A32	MCU_ADC1_AIN5	MCU_ADC1_AIN5	0		A	1.8V					VDDA_ADC 1		ADC12B	否
		PADCFG: WKUP_PADCONFIG_90 0x4301C168	WKUP_GPIO0_84	7 (1)		I									
U33	A30	MCU_ADC1_AIN6	MCU_ADC1_AIN6	0		A	1.8V					VDDA_ADC 1		ADC12B	否
		PADCFG: WKUP_PADCONFIG_91 0x4301C16C	WKUP_GPIO0_85	7 (1)		I									
Y36	C28	MCU_ADC1_AIN7	MCU_ADC1_AIN7	0		A	1.8V					VDDA_ADC 1		ADC12B	否
		PADCFG: WKUP_PADCONFIG_92 0x4301C170	WKUP_GPIO0_86	7 (1)		I									
M35	D22	MCU_I2C0_SCL	MCU_I2C0_SCL	0		IOD	1.8V/3.3V	关闭/关闭/关闭	开启/SS/关闭			VDDSHV0_ MCU	是	I2C 开漏	是
		PADCFG: WKUP_PADCONFIG_66 0x4301C108	WKUP_GPIO0_65	7		IO									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
G34	A21	MCU_I2C0_SDA	MCU_I2C0_SDA	0		IOD	1.8V/3.3V	关闭/关闭/关闭	开启/SS/关闭	0		VDDSHV0_ MCU	是	I2C 开漏	是
		PADCFG: WKUP_PADCONFIG_67 0x4301C10C	WKUP_GPIO0_87	7		IO									
F38	C18	MCU_MCAN0_RX	MCU_MCAN0_RX	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV0_ MCU	是	LVCMOS	是
		PADCFG: WKUP_PADCONFIG_47 0x4301C0BC	WKUP_GPIO0_61	7		IO									
K33	E22	MCU_MCAN0_TX	MCU_MCAN0_TX	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV0_ MCU	是	LVCMOS	是
		PADCFG: WKUP_PADCONFIG_46 0x4301C0B8	WKUP_GPIO0_60	7		IO									
A36	E12	MCU_MDIO0_MDC	MCU_MDIO0_MDC	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2_ MCU	是	LVCMOS	否
		PADCFG: WKUP_PADCONFIG_39 0x4301C09C	WKUP_GPIO0_53	7		IO									
B35	F13	MCU_MDIO0_MDIO	MCU_MDIO0_MDIO	0		IO	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2_ MCU	是	LVCMOS	否
		PADCFG: WKUP_PADCONFIG_38 0x4301C098	WKUP_GPIO0_52	7		IO									
E32	D8	MCU_OSPI0_CLK	MCU_OSPI0_CLK	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV1_ MCU	是	LVCMOS	否
		PADCFG: WKUP_PADCONFIG_0 0x4301C000	MCU_HYPERBUS0_CK	1		O									
		WKUP_GPIO0_16	7		IO										
C34	C10	MCU_OSPI0_DQS	MCU_OSPI0_DQS	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV1_ MCU	是	LVCMOS	否
		PADCFG: WKUP_PADCONFIG_2 0x4301C008	MCU_HYPERBUS0_RWDS	1		IO									
		WKUP_GPIO0_18	7		IO										
D32	D10	MCU_OSPI0_LBCLKO	MCU_OSPI0_LBCLKO	0		IO	1.8V/3.3V	关闭/关闭/关闭	开启/关闭/关闭	7	PU/PD	VDDSHV1_ MCU	是	LVCMOS	否
		PADCFG: WKUP_PADCONFIG_1 0x4301C004	MCU_HYPERBUS0_CK _n	1		O									
		WKUP_GPIO0_17	7		IO										
F32	B7	MCU_OSPI1_CLK	MCU_OSPI1_CLK	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV1_ MCU	是	LVCMOS	否
		PADCFG: WKUP_PADCONFIG_16 0x4301C040	WKUP_GPIO0_31	7		IO									
F31	B9	MCU_OSPI1_DQS	MCU_OSPI1_DQS	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV1_ MCU	是	LVCMOS	否
		PADCFG: WKUP_PADCONFIG_18 0x4301C048	MCU_OSPI0_CSn3	1		O									
		MCU_HYPERBUS0_INT _n	2		I										
		MCU_OSPI0_ECC_FAIL	6		I										
		WKUP_GPIO0_33	7		IO										

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用模 式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的焊 球状 态 (RX/TX/拉 动) [8]	复位 之后 的焊 球状 态 (RX/TX/拉 动) [9]	复位 之后 的多 路复 用模 式 [10]	拉 动 类 型 [11]	电 源 [12]	Hys [13]	电 压 缓 冲 器 类 型 [14]	IO RET [15]
C31	B10	MCU_OSPI1_LBCLKO PADCFG: WKUP_PADCONFIG_17 0x4301C044	MCU_OSPI1_LBCLKO	0		IO	1.8V/3.3V	关闭/关闭/关闭	开启/关闭/关闭	7	PU/PD	VDDSHV1_ MCU	是	LVCMOS	否
			MCU_OSPI0_CSn2	1		O									
			MCU_HYPERBUS0_RESETOn	2		I									
			MCU_OSPI0_RESET_OUT0	6		O									
			WKUP_GPIO0_32	7		IO									
A32	F12	MCU_OSPI0_CSn0 PADCFG: WKUP_PADCONFIG_11 0x4301C02C	MCU_OSPI0_CSn0	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV1_ MCU	是	LVCMOS	否
			MCU_HYPERBUS0_CSn0	1		O									
			WKUP_GPIO0_27	7		IO									
A33	F11	MCU_OSPI0_CSn1 PADCFG: WKUP_PADCONFIG_12 0x4301C030	MCU_OSPI0_CSn1	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV1_ MCU	是	LVCMOS	否
			MCU_HYPERBUS0_RESETOn	1		O									
			WKUP_GPIO0_28	7		IO									
B34	F10	MCU_OSPI0_CSn2 PADCFG: WKUP_PADCONFIG_14 0x4301C038	MCU_OSPI0_CSn2	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV1_ MCU	是	LVCMOS	否
			MCU_OSPI0_CSn2	1		O									
			MCU_HYPERBUS0_RESETOn	2		I									
			MCU_HYPERBUS0_WPh	3		O									
			MCU_HYPERBUS0_CSn1	4		O									
			MCU_OSPI0_RESET_OUT0	6		O									
WKUP_GPIO0_29	7		IO												
C32	E11	MCU_OSPI0_CSn3 PADCFG: WKUP_PADCONFIG_15 0x4301C03C	MCU_OSPI0_CSn3	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV1_ MCU	是	LVCMOS	否
			MCU_OSPI0_CSn3	1		O									
			MCU_HYPERBUS0_INTn	2		I									
			MCU_HYPERBUS0_WPh	3		O									
			MCU_OSPI0_RESET_OUT1	5		O									
			MCU_OSPI0_ECC_FAIL	6		I									
WKUP_GPIO0_30	7		IO												
B33	E10	MCU_OSPI0_D0 PADCFG: WKUP_PADCONFIG_3 0x4301C00C	MCU_OSPI0_D0	0		IO	1.8V/3.3V	开启/关闭/关闭	开启/关闭/关闭	7	PU/PD	VDDSHV1_ MCU	是	LVCMOS	否
			MCU_HYPERBUS0_DQ0	1		IO									
			WKUP_GPIO0_19	7		IO									
			BOOTMODE00	自动加 载		I									
B32	F9	MCU_OSPI0_D1 PADCFG: WKUP_PADCONFIG_4 0x4301C010	MCU_OSPI0_D1	0		IO	1.8V/3.3V	开启/关闭/关闭	开启/关闭/关闭	7	PU/PD	VDDSHV1_ MCU	是	LVCMOS	否
			MCU_HYPERBUS0_DQ1	1		IO									
			WKUP_GPIO0_20	7		IO									
			BOOTMODE01	自动加 载		I									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间的 焊球状态 (RX/TX/拉 动) [8]	复位 之后的 焊球状态 (RX/TX/拉 动) [9]	复位 之后的 多路复用 模式 [10]	拉 动 类 型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
C33	E9	MCU_OSPI0_D2 PADCFG: WKUP_PADCONFIG_5 0x4301C014	MCU_OSPI0_D2	0		IO	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV1_ MCU	是	LVCMOS	否
			MCU_HYPERBUS0_DQ2	1	IO										
			WKUP_GPIO0_21	7	IO										
C35	D11	MCU_OSPI0_D3 PADCFG: WKUP_PADCONFIG_6 0x4301C018	MCU_OSPI0_D3	0		IO	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV1_ MCU	是	LVCMOS	否
			MCU_HYPERBUS0_DQ3	1	IO										
			WKUP_GPIO0_22	7	IO										
D33	D9	MCU_OSPI0_D4 PADCFG: WKUP_PADCONFIG_7 0x4301C01C	MCU_OSPI0_D4	0		IO	1.8V/3.3V	开启/关闭/关闭	开启/关闭/关闭	7	PU/PD	VDDSHV1_ MCU	是	LVCMOS	否
			MCU_HYPERBUS0_DQ4	1	IO										
			WKUP_GPIO0_23	7	IO										
			BOOTMODE02	自动加 载	I										
D34	C9	MCU_OSPI0_D5 PADCFG: WKUP_PADCONFIG_8 0x4301C020	MCU_OSPI0_D5	0		IO	1.8V/3.3V	开启/关闭/关闭	开启/关闭/关闭	7	PU/PD	VDDSHV1_ MCU	是	LVCMOS	否
			MCU_HYPERBUS0_DQ5	1	IO										
			WKUP_GPIO0_24	7	IO										
			BOOTMODE03	自动加 载	I										
E34	C7	MCU_OSPI0_D6 PADCFG: WKUP_PADCONFIG_9 0x4301C024	MCU_OSPI0_D6	0		IO	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV1_ MCU	是	LVCMOS	否
			MCU_HYPERBUS0_DQ6	1	IO										
			WKUP_GPIO0_25	7	IO										
E33	C8	MCU_OSPI0_D7 PADCFG: WKUP_PADCONFIG_10 0x4301C028	MCU_OSPI0_D7	0		IO	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV1_ MCU	是	LVCMOS	否
			MCU_HYPERBUS0_DQ7	1	IO										
			WKUP_GPIO0_26	7	IO										
G32	A8	MCU_OSPI1_CSn0 PADCFG: WKUP_PADCONFIG_23 0x4301C05C	MCU_OSPI1_CSn0	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV1_ MCU	是	LVCMOS	否
			WKUP_GPIO0_38	7	IO										
G33	A9	MCU_OSPI1_CSn1 PADCFG: WKUP_PADCONFIG_24 0x4301C060	MCU_OSPI1_CSn1	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV1_ MCU	是	LVCMOS	否
			MCU_HYPERBUS0_WPn	1	O										
			MCU_TIMER_I00	2	IO										
			MCU_HYPERBUS0_CSn1	3	O										
			MCU_UART0_RTSn	4	O										
			MCU_SPI0_CS2	5	IO										
			MCU_OSPI0_RESET_OUT1	6	O										
			WKUP_GPIO0_39	7	IO										
E35	B8	MCU_OSPI1_D0 PADCFG: WKUP_PADCONFIG_19 0x4301C04C	MCU_OSPI1_D0	0		IO	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV1_ MCU	是	LVCMOS	否
			WKUP_GPIO0_34	7	IO										

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路复 用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
D31	B11	MCU_OSP11_D1 PADCFG: WKUP_PADCONFIG_20 0x4301C050	MCU_OSP11_D1	0		IO	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV1_ MCU	是	LVCMOS	否
			MCU_UART0_RXD	4	I										
			MCU_SPI1_CS1	5	IO										
			WKUP_GPIO0_35	7	IO										
G31	A11	MCU_OSP11_D2 PADCFG: WKUP_PADCONFIG_21 0x4301C054	MCU_OSP11_D2	0		IO	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV1_ MCU	是	LVCMOS	否
			MCU_UART0_TXD	4	O										
			MCU_SPI1_CS2	5	IO										
			WKUP_GPIO0_36	7	IO										
F33	A10	MCU_OSP11_D3 PADCFG: WKUP_PADCONFIG_22 0x4301C058	MCU_OSP11_D3	0		IO	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV1_ MCU	是	LVCMOS	否
			MCU_UART0_CTSn	4	I										
			MCU_SPI0_CS1	5	IO										
			WKUP_GPIO0_37	7	IO										
K32	C24	MCU_PORz	MCU_PORz			I	1.8V					VDDA_WKU P	是	FS_RESET	否
F36	E21	MCU_RESETSTATz PADCFG: WKUP_PADCONFIG_71 0x4301C11C	MCU_RESETSTATz	0		O	1.8V/3.3V	关闭/低电平/关 闭	关闭/SS/关闭	0	PU/PD	VDDSHV0_ MCU	是	LVCMOS	否
			WKUP_GPIO0_68	7	IO										
G36	E20	MCU_RESETz PADCFG: WKUP_PADCONFIG_70 0x4301C118	MCU_RESETz	0		I	1.8V/3.3V	开启/NA/上拉	开启/关闭/上拉	0	PU/PD	VDDSHV0_ MCU	是	LVCMOS	否
B37	C14	MCU_RGMII1_RXC PADCFG: WKUP_PADCONFIG_33 0x4301C084	MCU_RGMII1_RXC	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2_ MCU	是	LVCMOS	否
			MCU_RMII1_REF_CLK	1	I										
			WKUP_GPIO0_47	7	IO										
C37	C12	MCU_RGMII1_RX_CTL PADCFG: WKUP_PADCONFIG_27 0x4301C06C	MCU_RGMII1_RX_CTL	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2_ MCU	是	LVCMOS	否
			MCU_RMII1_RX_ER	1	I										
			WKUP_GPIO0_41	7	IO										
E36	A14	MCU_RGMII1_TXC PADCFG: WKUP_PADCONFIG_32 0x4301C080	MCU_RGMII1_TXC	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2_ MCU	是	LVCMOS	否
			MCU_RMII1_TX_EN	1	O										
			WKUP_GPIO0_46	7	IO										
C38	B14	MCU_RGMII1_TX_CTL PADCFG: WKUP_PADCONFIG_26 0x4301C068	MCU_RGMII1_TX_CTL	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2_ MCU	是	LVCMOS	否
			MCU_RMII1_CRSDV	1	I										
			WKUP_GPIO0_40	7	IO										
A35	E13	MCU_RGMII1_RD0 PADCFG: WKUP_PADCONFIG_37 0x4301C094	MCU_RGMII1_RD0	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2_ MCU	是	LVCMOS	否
			MCU_RMII1_RXD0	1	I										
			WKUP_GPIO0_51	7	IO										

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用模 式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期 间 的 焊 球 状 态 (RX/TX/拉 动) [8]	复位 之 后 的 焊 球 状 态 (RX/TX/拉 动) [9]	复位 之 后 的 多 路 复 用 模 式 [10]	拉 动 类 型 [11]	电 源 [12]	Hys [13]	电 压 缓 冲 器 类 型 [14]	IO RET [15]
B36	D14	MCU_RGMII1_RD1 PADCFG: WKUP_PADCONFIG_36 0x4301C090	MCU_RGMII1_RD1	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2_ MCU	是	LVCMOS	否
			MCU_RMII1_RXD1	1	I										
			WKUP_GPIO0_50	7	IO										
C36	D12	MCU_RGMII1_RD2 PADCFG: WKUP_PADCONFIG_35 0x4301C08C	MCU_RGMII1_RD2	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2_ MCU	是	LVCMOS	否
			MCU_TIMER_I05	1	IO										
			WKUP_GPIO0_62	7	IO										
D36	D13	MCU_RGMII1_RD3 PADCFG: WKUP_PADCONFIG_34 0x4301C088	MCU_RGMII1_RD3	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2_ MCU	是	LVCMOS	否
			MCU_TIMER_I04	1	IO										
			WKUP_GPIO0_48	7	IO										
D37	B13	MCU_RGMII1_TD0 PADCFG: WKUP_PADCONFIG_31 0x4301C07C	MCU_RGMII1_TD0	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2_ MCU	是	LVCMOS	否
			MCU_RMII1_TXD0	1	O										
			WKUP_GPIO0_45	7	IO										
D38	A13	MCU_RGMII1_TD1 PADCFG: WKUP_PADCONFIG_30 0x4301C078	MCU_RGMII1_TD1	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2_ MCU	是	LVCMOS	否
			MCU_RMII1_TXD1	1	O										
			WKUP_GPIO0_44	7	IO										
E37	B12	MCU_RGMII1_TD2 PADCFG: WKUP_PADCONFIG_29 0x4301C074	MCU_RGMII1_TD2	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2_ MCU	是	LVCMOS	否
			MCU_TIMER_I03	1	IO										
			MCU_ADC_EXT_TRIGGER1	3	I										
			WKUP_GPIO0_43	7	IO										
E38	A12	MCU_RGMII1_TD3 PADCFG: WKUP_PADCONFIG_28 0x4301C070	MCU_RGMII1_TD3	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2_ MCU	是	LVCMOS	否
			MCU_TIMER_I02	1	IO										
			MCU_ADC_EXT_TRIGGER0	3	I										
			WKUP_GPIO0_42	7	IO										
N36	C22	MCU_SAFETY_ERRORn PADCFG: WKUP_PADCONFIG_69 0x4301C114	MCU_SAFETY_ERRORn	0		IO	1.8V	关闭/关闭/下拉	开启/SS/下拉	0	PU/PD	VDDA_WKU P	是	LVCMOS	否
G38	F15	MCU_SPI0_CLK PADCFG: WKUP_PADCONFIG_40 0x4301C0A0	MCU_SPI0_CLK	0		IO	1.8V/3.3V	开启/关闭/关闭	开启/关闭/关闭	7	PU/PD	VDDSHV0_ MCU	是	LVCMOS	是
			WKUP_GPIO0_54	7	IO										
			MCU_BOOTMODE00	自动加 载	I										
F37	E19	MCU_SPI0_CS0 PADCFG: WKUP_PADCONFIG_43 0x4301C0AC	MCU_SPI0_CS0	0		IO	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV0_ MCU	是	LVCMOS	是
			MCU_TIMER_I01	4	IO										
			WKUP_GPIO0_70	7	IO										

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球状态 (RX/TX/拉 动) [9]	复位 之后 的 多路复用 模式 [10]	拉 动 类 型 [11]	电 源 [12]	Hys [13]	电 压 缓 冲 器 类 型 [14]	IO RET [15]
H36	E18	MCU_SPI0_D0 PADCFG: WKUP_PADCONFIG_41 0x4301C0A4	MCU_SPI0_D0	0		IO	1.8V/3.3V	开启/关闭/关闭	开启/关闭/关闭	7	PU/PD	VDDSHV0_ MCU	是	LVCMOS	是
			WKUP_GPIO0_55	7		IO									
			MCU_BOOTMODE01	自动加 载		I									
J38	E14	MCU_SPI0_D1 PADCFG: WKUP_PADCONFIG_42 0x4301C0A8	MCU_SPI0_D1	0		IO	1.8V/3.3V	开启/关闭/关闭	开启/关闭/关闭	7	PU/PD	VDDSHV0_ MCU	是	LVCMOS	是
			MCU_TIMER_I00	4		IO									
			WKUP_GPIO0_69	7		IO									
			MCU_BOOTMODE02	自动加 载		I									
AJ7	AH2	MMC0_CALPAD	MMC0_CALPAD			A	1.8V				PU/PD	VDDSDMMC 0		eMMC PHY	否
AK5	AJ2	MMC0_CLK	MMC0_CLK			O	1.8V	开启/低电平/关 闭	开启/SS/关闭		PU/PD	VDDSDMMC 0		eMMC PHY	否
AL8	AL2	MMC0_CMD	MMC0_CMD			IO	1.8V	开启/关闭/上拉	开启/SS/上拉		PU/PD	VDDSDMMC 0		eMMC PHY	否
AK4	AJ1	MMC0_DS	MMC0_DS			IO	1.8V	开启/关闭/下拉	开启/关闭/下拉		PU/PD	VDDSDMMC 0		eMMC PHY	否
AB38	D33	MMC1_CLK PADCFG: PADCONFIG_65 0x0011C104	MMC1_CLK	0		IO	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV5	是	SDIO	否
			UART8_RXD	1		I									
			TIMER_I06	3		IO									
			EHRPWM2_B	4		IO									
			UART4_CTSn	5		I									
			EHRPWM5_A	6		IO									
			GPIO0_64	7		IO									
			SPI1_CLK	8		IO									
			UART0_RTSn	9		O									
			I2C6_SDA	10		IOD									
			MCAN15_TX	11		O									
			PCIE2_CLKREQn	12	否	IO									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉 动 类 型 [11]	电 源 [12]	Hys [13]	电 压 缓 冲 器 类 型 [14]	IO RET [15]
AB36	E32	MMC1_CMD PADCFG: PADCONFIG_66 0x0011C108	MMC1_CMD	0		IO	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV5	是	SDIO	否
			UART8_TXD	1		O									
			TIMER_IO7	3		IO									
			EHRPWM2_A	4		IO									
			UART4_RTSn	5		O									
			GPIO0_65	7		IO									
			SPI1_D1	8		IO									
			I2C6_SCL	10		IOD									
			MCAN15_RX	11		I									
			PCIE3_CLKREQn	12	否	IO									
AK9	AM1	MMC0_DAT0	MMC0_DAT0			IO	1.8V	开启/关闭/上拉	开启/SS/上拉		PU/PD	VDD5_MMC0		eMMC PHY	否
AL6	AK3	MMC0_DAT1	MMC0_DAT1			IO	1.8V	开启/关闭/上拉	开启/SS/上拉		PU/PD	VDD5_MMC0		eMMC PHY	否
AK8	AL1	MMC0_DAT2	MMC0_DAT2			IO	1.8V	开启/关闭/上拉	开启/SS/上拉		PU/PD	VDD5_MMC0		eMMC PHY	否
AK6	AK1	MMC0_DAT3	MMC0_DAT3			IO	1.8V	开启/关闭/上拉	开启/SS/上拉		PU/PD	VDD5_MMC0		eMMC PHY	否
AK7	AJ3	MMC0_DAT4	MMC0_DAT4			IO	1.8V	开启/关闭/上拉	开启/SS/上拉		PU/PD	VDD5_MMC0		eMMC PHY	否
AL7	AH3	MMC0_DAT5	MMC0_DAT5			IO	1.8V	开启/关闭/上拉	开启/SS/上拉		PU/PD	VDD5_MMC0		eMMC PHY	否
AL5	AJ4	MMC0_DAT6	MMC0_DAT6			IO	1.8V	开启/关闭/上拉	开启/SS/上拉		PU/PD	VDD5_MMC0		eMMC PHY	否
AK3	AK2	MMC0_DAT7	MMC0_DAT7			IO	1.8V	开启/关闭/上拉	开启/SS/上拉		PU/PD	VDD5_MMC0		eMMC PHY	否
AA33	F28	MMC1_DAT0 PADCFG: PADCONFIG_63 0x0011C0FC	MMC1_DAT0	0		IO	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV5	是	SDIO	否
			UART7_RTSn	1		O									
			ECAP1_IN_APWM_OUT	2		IO									
			TIMER_IO5	3		IO									
			EHRPWM1_A	4		IO									
			UART4_TXD	5		O									
			GPIO0_63	7		IO									
			SPI1_D0	8		IO									
			UART5_RTSn	9		O									
			I2C4_SCL	10		IOD									
UART2_TXD	11		O												

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球状态 (RX/TX/拉 动) [9]	复位 之后 的 多路复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AB34	F29	MMC1_DAT1 PADCFG: PADCONFIG_62 0x0011C0F8	MMC1_DAT1	0		IO	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV5	是	SDIO	否
			UART7_CTSn	1		I									
			ECAP0_IN_APWM_OUT	2		IO									
			TIMER_IO4	3		IO									
			EHRPWM1_B	4		IO									
			UART4_RXD	5		I									
			EHRPWM4_A	6		IO									
			GPIO0_62	7		IO									
			SPI1_CS2	8		IO									
			UART5_CTSn	9		I									
			I2C4_SDA	10		IOD									
UART2_RXD	11		I												
AA32	E30	MMC1_DAT2 PADCFG: PADCONFIG_61 0x0011C0F4	MMC1_DAT2	0		IO	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV5	是	SDIO	否
			UART7_TXD	1		O									
			TIMER_IO3	3		IO									
			EHRPWM0_A	4		IO									
			GPIO0_61	7		IO									
			SPI1_CS1	8		IO									
			CPTS0_TS_SYNC	9		O									
			I2C3_SDA	10		IOD									
			UART5_TXD	11		O									
AC38	F30	MMC1_DAT3 PADCFG: PADCONFIG_60 0x0011C0F0	MMC1_DAT3	0		IO	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV5	是	SDIO	否
			UART7_RXD	1		I									
			PCIE1_CLKREQn	2		IO									
			TIMER_IO2	3		IO									
			EHRPWM0_B	4		IO									
			EHRPWM3_A	6		IO									
			GPIO0_60	7		IO									
			SPI1_CS0	8		IO									
			UART0_CTSn	9		I									
			I2C3_SCL	10		IOD									
UART5_RXD	11		I												
P38	B23	OSC1_XI	OSC1_XI			I	1.8V				VDDA_OSC 1	是	HFXOSC		
N37	A22	OSC1_XO	OSC1_XO			O	1.8V				VDDA_OSC 1	是	HFXOSC		

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AP4	AJ13	PCIE_REFCLK0_N_OUT	PCIE_REFCLK0_N_OUT			O	1.8V					VDDA_0P8_SERDES0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES0_1		4L_PHY	
AP5	AJ12	PCIE_REFCLK0_P_OUT	PCIE_REFCLK0_P_OUT			O	1.8V					VDDA_0P8_SERDES0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES0_1		4L_PHY	
AN8	AH14	PCIE_REFCLK1_N_OUT	PCIE_REFCLK1_N_OUT			O	1.8V					VDDA_0P8_SERDES0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES0_1		4L_PHY	
AN9	AH13	PCIE_REFCLK1_P_OUT	PCIE_REFCLK1_P_OUT			O	1.8V					VDDA_0P8_SERDES0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES0_1		4L_PHY	
AN5	AH11	PCIE_REFCLK2_N_OUT	PCIE_REFCLK2_N_OUT		否	O	1.8V					VDDA_0P8_SERDES0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES0_1		4L_PHY	
AN6	AH10	PCIE_REFCLK2_P_OUT	PCIE_REFCLK2_P_OUT		否	O	1.8V					VDDA_0P8_SERDES0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES0_1		4L_PHY	

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉 动 类 型 [11]	电 源 [12]	Hys [13]	电 压 缓 冲 器 类 型 [14]	IO RET [15]
AP7	AJ16	PCIE_REFCLK3_N_OUT	PCIE_REFCLK3_N_OUT		否	O	1.8V					VDDA_0P8_SERDES0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES0_1		4L_PHY	
AP8	AJ15	PCIE_REFCLK3_P_OUT	PCIE_REFCLK3_P_OUT		否	O	1.8V					VDDA_0P8_SERDES0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES0_1		4L_PHY	
L38	B16	PMIC_POWER_EN1 PADCFG: WKUP_PADCONFIG_68 0x4301C110	PMIC_POWER_EN1	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV0_MCU	是	LVCMOS	是
			MCU_I3C0_SDAPULLEN	5		OD									
			WKUP_GPIO0_88	7		IO									
AJ34	T30	PMIC_WAKE0n PADCFG: PADCONFIG_13 0x0011C034	PMIC_WAKE0n	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV2	是	LVCMOS	否
			MCASP4_AXR0	1		IO									
			DSS_FSYNC1	4		O									
			MCAN17_RX	5		I									
			GPMC0_WEn	6		O									
			GPIO0_13	7		IO									
			SPI6_CS0	8		IO									
			TRC_DATA0	10		O									
			UART9_RTSn	11		O									
			UART7_TXD	13		O									
AUDIO_EXT_REFCLK0	14		IO												
P33	D24	PORz PADCFG: WKUP_PADCONFIG_94 0x4301C178	PORz	0		I	1.8V					VDDA_WKUP	是	FS_RESET	否
AL38	W32	RESETSTATz PADCFG: PADCONFIG_67 0x0011C10C	RESETSTATz	0		O	1.8V/3.3V	关闭/低电平/关闭	关闭/SS/关闭	0	PU/PD	VDDSHV0	是	LVCMOS	否
F34	G20	RESET_REQz PADCFG: WKUP_PADCONFIG_93 0x4301C174	RESET_REQz	0		I	1.8V/3.3V	开启/关闭/上拉	开启/关闭/上拉	0	PU/PD	VDDSHV0_MCU	是	LVCMOS	否

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AU9	AK15	SERDES0_REFCLK_N	SERDES0_REFCLK_N		否	IO	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	
AU8	AK14	SERDES0_REFCLK_P	SERDES0_REFCLK_P		否	IO	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	
AN11	AG7	SERDES0_REXT	SERDES0_REXT		否	I	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	
AV3	AN5	SERDES1_REFCLK_N	SERDES1_REFCLK_N			IO	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	
AV4	AN6	SERDES1_REFCLK_P	SERDES1_REFCLK_P			IO	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	
AL9	AH9	SERDES1_REXT	SERDES1_REXT			I	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉 动 类 型 [11]	电 源 [12]	Hys [13]	电 压 缓 冲 器 类 型 [14]	IO RET [15]
AV21		SERDES2_REFCLK_N	SERDES2_REFCLK_N		否	IO	1.8V					VDDA_0P8_ SERDES2/ VDDA_0P8_ SERDES_C 2/ VDDA_1P8_ SERDES2		4L_PHY	
AV22		SERDES2_REFCLK_P	SERDES2_REFCLK_P		否	IO	1.8V					VDDA_0P8_ SERDES2/ VDDA_0P8_ SERDES_C 2/ VDDA_1P8_ SERDES2		4L_PHY	
AL20		SERDES2_REXT	SERDES2_REXT		否	IO	1.8V					VDDA_0P8_ SERDES2/ VDDA_0P8_ SERDES_C 2/ VDDA_1P8_ SERDES2		4L_PHY	
AV16	AK21	SERDES4_REFCLK_N	SERDES4_REFCLK_N			IO	1.8V					VDDA_0P8_ SERDES4/ VDDA_0P8_ SERDES_C 4/ VDDA_1P8_ SERDES4		4L_PHY	
AV15	AK20	SERDES4_REFCLK_P	SERDES4_REFCLK_P			IO	1.8V					VDDA_0P8_ SERDES4/ VDDA_0P8_ SERDES_C 4/ VDDA_1P8_ SERDES4		4L_PHY	
AM19	AH23	SERDES4_REXT	SERDES4_REXT			IO	1.8V					VDDA_0P8_ SERDES4/ VDDA_0P8_ SERDES_C 4/ VDDA_1P8_ SERDES4		4L_PHY	
AR8	AM12	SERDES0_RX0_N	PCIE1_RXN0		否	I	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AR9	AM13	SERDES0_RX0_P	PCIE1_RXP0		否	I	1.8V					VDDA_0P8_SERDES0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES0_1		4L_PHY	
AT10	AL13	SERDES0_RX1_N	PCIE1_RXN1		否	I	1.8V					VDDA_0P8_SERDES0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES0_1		4L_PHY	
AT11	AL14	SERDES0_RX1_P	PCIE1_RXP1		否	I	1.8V					VDDA_0P8_SERDES0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES0_1		4L_PHY	
AR11	AN15	SERDES0_RX2_N	USB0_SSRX1N		否	I	1.8V					VDDA_0P8_SERDES0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES0_1		4L_PHY	
			PCIE3_RXN0		否	I									
			PCIE1_RXN2		否	I									
AR12	AN14	SERDES0_RX2_P	PCIE3_RXP0		否	I	1.8V					VDDA_0P8_SERDES0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES0_1		4L_PHY	
			PCIE1_RXP2		否	I									
			USB0_SSRX1P		否	I									
AU11	AL17	SERDES0_RX3_N	PCIE3_RXN1		否	I	1.8V					VDDA_0P8_SERDES0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES0_1		4L_PHY	
			PCIE1_RXN3		否	I									
			USB0_SSRX2N		否	I									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AU12	AL16	SERDES0_RX3_P	PCIE3_RXP1		否	I	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	
			PCIE1_RXP3		否	I									
			USB0_SSRX2P		否	I									
AT7	AN11	SERDES0_TX0_N	PCIE1_TXN0		否	O	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	
AT8	AN12	SERDES0_TX0_P	PCIE1_TXP0		否	O	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	
AP10	AJ19	SERDES0_TX1_N	PCIE1_TXN1		否	O	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	
AP11	AJ18	SERDES0_TX1_P	PCIE1_TXP1		否	O	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	
AV9	AM16	SERDES0_TX2_N	PCIE1_TXN2		否	O	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	
			PCIE3_TXN0		否	O									
			USB0_SSTX1N		否	O									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AV10	AM15	SERDES0_TX2_P	USB0_SSTX1P		否	O	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	
			PCIE3_TXP0		否	O									
			PCIE1_TXP2		否	O									
AV12	AK18	SERDES0_TX3_N	PCIE1_TXN3		否	O	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	
			PCIE3_TXN1		否	O									
			USB0_SSTX2N		否	O									
AV13	AK17	SERDES0_TX3_P	PCIE1_TXP3		否	O	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	
			USB0_SSTX2P		否	O									
			PCIE3_TXP1		否	O									
AU5	AL10	SERDES1_RX0_N	SGMII3_RXN0			I	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	
			PCIE0_RXN0			I									
AU6	AL11	SERDES1_RX0_P	SGMII3_RXP0			I	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	
			PCIE0_RXP0			I									
AT4	AN8	SERDES1_RX1_N	PCIE0_RXN1			I	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	
			SGMII4_RXN0			I									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉 动 类 型 [11]	电 源 [12]	Hys [13]	电 压 缓 冲 器 类 型 [14]	IO RET [15]
AT5	AN9	SERDES1_RX1_P	SGMII4_RXP0			I	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	
			PCIE0_RXP1			I									
AU2	AM6	SERDES1_RX2_N	PCIE2_RXN0		否	I	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	
			SGMII1_RXN0			I									
			PCIE0_RXN2			I									
AU3	AM7	SERDES1_RX2_P	SGMII1_RXP0			I	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	
			PCIE0_RXP2			I									
			PCIE2_RXP0		否	I									
AT1	AL7	SERDES1_RX3_N	SGMII2_RXN0			I	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	
			PCIE2_RXN1		否	I									
			PCIE0_RXN3			I									
AT2	AL8	SERDES1_RX3_P	SGMII2_RXP0			I	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	
			PCIE2_RXP1		否	I									
			PCIE0_RXP3			I									
AV6	AK11	SERDES1_TX0_N	PCIE0_TXN0			O	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	
			SGMII3_TXN0			O									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AV7	AK12	SERDES1_TX0_P	PCIE0_TXP0			0	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	
			SGMII3_TXP0			0									
AR5	AM9	SERDES1_TX1_N	SGMII4_TXN0			0	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	
			PCIE0_TXN1			0									
AR6	AM10	SERDES1_TX1_P	PCIE0_TXP1			0	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	
			SGMII4_TXP0			0									
AR2	AK8	SERDES1_TX2_N	PCIE0_TXN2			0	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	
			SGMII1_TXN0			0									
			PCIE2_TXN0		否	0									
AR3	AK9	SERDES1_TX2_P	PCIE0_TXP2			0	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	
			PCIE2_TXP0		否	0									
			SGMII1_TXP0			0									
AP1	AJ9	SERDES1_TX3_N	PCIE0_TXN3			0	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	
			SGMII2_TXN0			0									
			PCIE2_TXN1		否	0									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉 动 类 型 [11]	电 源 [12]	Hys [13]	电 压 缓 冲 器 类 型 [14]	IO RET [15]
AP2	AJ10	SERDES1_TX3_P	PCIE0_TXP3			O	1.8V					VDDA_0P8_ SERDES0_1 / VDDA_0P8_ SERDES_C 0_1/ VDDA_1P8_ SERDES0_1		4L_PHY	
			SGMII2_TXP0			O									
			PCIE2_TXP1		否	O									
AU23		SERDES2_RX0_N	SGMII5_RXN0		否	I	1.8V				VDDA_0P8_ SERDES2/ VDDA_0P8_ SERDES_C 2/ VDDA_1P8_ SERDES2		4L_PHY		
AU24		SERDES2_RX0_P	SGMII5_RXP0		否	I	1.8V				VDDA_0P8_ SERDES2/ VDDA_0P8_ SERDES_C 2/ VDDA_1P8_ SERDES2		4L_PHY		
AT22		SERDES2_RX1_N	SGMII6_RXN0		否	I	1.8V				VDDA_0P8_ SERDES2/ VDDA_0P8_ SERDES_C 2/ VDDA_1P8_ SERDES2		4L_PHY		
AT23		SERDES2_RX1_P	SGMII6_RXP0		否	I	1.8V				VDDA_0P8_ SERDES2/ VDDA_0P8_ SERDES_C 2/ VDDA_1P8_ SERDES2		4L_PHY		
AU20		SERDES2_RX2_N	SGMII1_RXN0		否	I	1.8V					VDDA_0P8_ SERDES2/ VDDA_0P8_ SERDES_C 2/ VDDA_1P8_ SERDES2		4L_PHY	
			SGMII7_RXN0		否	I									
AU21		SERDES2_RX2_P	SGMII7_RXP0		否	I	1.8V					VDDA_0P8_ SERDES2/ VDDA_0P8_ SERDES_C 2/ VDDA_1P8_ SERDES2		4L_PHY	
			SGMII1_RXP0		否	I									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球状态 (RX/TX/拉 动) [9]	复位 之后 的 多路复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AT19		SERDES2_RX3_N	SGMII8_RXN0		否	I	1.8V					VDDA_0P8_ SERDES2/ VDDA_0P8_ SERDES_C 2/ VDDA_1P8_ SERDES2		4L_PHY	
			SGMII2_RXN0		否	I									
AT20		SERDES2_RX3_P	SGMII8_RXP0		否	I	1.8V					VDDA_0P8_ SERDES2/ VDDA_0P8_ SERDES_C 2/ VDDA_1P8_ SERDES2		4L_PHY	
			SGMII2_RXP0		否	I									
AV24		SERDES2_TX0_N	SGMII5_TXN0		否	O	1.8V					VDDA_0P8_ SERDES2/ VDDA_0P8_ SERDES_C 2/ VDDA_1P8_ SERDES2		4L_PHY	
AV25		SERDES2_TX0_P	SGMII5_TXP0		否	O	1.8V					VDDA_0P8_ SERDES2/ VDDA_0P8_ SERDES_C 2/ VDDA_1P8_ SERDES2		4L_PHY	
AR23		SERDES2_TX1_N	SGMII6_TXN0		否	O	1.8V					VDDA_0P8_ SERDES2/ VDDA_0P8_ SERDES_C 2/ VDDA_1P8_ SERDES2		4L_PHY	
AR24		SERDES2_TX1_P	SGMII6_TXP0		否	O	1.8V					VDDA_0P8_ SERDES2/ VDDA_0P8_ SERDES_C 2/ VDDA_1P8_ SERDES2		4L_PHY	
AR20		SERDES2_TX2_N	SGMII1_TXN0		否	O	1.8V					VDDA_0P8_ SERDES2/ VDDA_0P8_ SERDES_C 2/ VDDA_1P8_ SERDES2		4L_PHY	
			SGMII7_TXN0		否	O									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球状态 (RX/TX/拉 动) [9]	复位 之后 的 多路复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AR21		SERDES2_TX2_P	SGMII7_TXP0		否	O	1.8V					VDDA_0P8_ SERDES2/ VDDA_0P8_ SERDES_C 2/ VDDA_1P8_ SERDES2		4L_PHY	
			SGMII1_TXP0		否	O									
AP19		SERDES2_TX3_N	SGMII2_TXN0		否	O	1.8V					VDDA_0P8_ SERDES2/ VDDA_0P8_ SERDES_C 2/ VDDA_1P8_ SERDES2		4L_PHY	
			SGMII8_TXN0		否	O									
AP20		SERDES2_TX3_P	SGMII2_TXP0		否	O	1.8V					VDDA_0P8_ SERDES2/ VDDA_0P8_ SERDES_C 2/ VDDA_1P8_ SERDES2		4L_PHY	
			SGMII8_TXP0		否	O									
AR14	AN17	SERDES4_RX0_N	SGMII5_RXN0		否	I	1.8V					VDDA_0P8_ SERDES4/ VDDA_0P8_ SERDES_C 4/ VDDA_1P8_ SERDES4		4L_PHY	
AR15	AN18	SERDES4_RX0_P	SGMII5_RXP0		否	I	1.8V					VDDA_0P8_ SERDES4/ VDDA_0P8_ SERDES_C 4/ VDDA_1P8_ SERDES4		4L_PHY	
AU14	AL19	SERDES4_RX1_N	SGMII6_RXN0		否	I	1.8V					VDDA_0P8_ SERDES4/ VDDA_0P8_ SERDES_C 4/ VDDA_1P8_ SERDES4		4L_PHY	
AU15	AL20	SERDES4_RX1_P	SGMII6_RXP0		否	I	1.8V					VDDA_0P8_ SERDES4/ VDDA_0P8_ SERDES_C 4/ VDDA_1P8_ SERDES4		4L_PHY	

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球状态 (RX/TX/拉 动) [9]	复位 之后 的 多路复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AR17	AK23	SERDES4_RX2_N	USB0_SSRX1N			I	1.8V					VDDA_0P8_ SERDES4/ VDDA_0P8_ SERDES_C 4/ VDDA_1P8_ SERDES4		4L_PHY	
			SGMII7_RXN0		否	I									
AR18	AK24	SERDES4_RX2_P	USB0_SSRX1P			I	1.8V					VDDA_0P8_ SERDES4/ VDDA_0P8_ SERDES_C 4/ VDDA_1P8_ SERDES4		4L_PHY	
			SGMII7_RXP0		否	I									
AU17	AM21	SERDES4_RX3_N	USB0_SSRX2N			I	1.8V					VDDA_0P8_ SERDES4/ VDDA_0P8_ SERDES_C 4/ VDDA_1P8_ SERDES4		4L_PHY	
			SGMII8_RXN0		否	I									
AU18	AM22	SERDES4_RX3_P	SGMII8_RXP0		否	I	1.8V					VDDA_0P8_ SERDES4/ VDDA_0P8_ SERDES_C 4/ VDDA_1P8_ SERDES4		4L_PHY	
			USB0_SSRX2P			I									
AP13	AJ21	SERDES4_TX0_N	SGMII5_TXN0		否	O	1.8V					VDDA_0P8_ SERDES4/ VDDA_0P8_ SERDES_C 4/ VDDA_1P8_ SERDES4		4L_PHY	
			DP0_TXN0			O									
AP14	AJ22	SERDES4_TX0_P	SGMII5_TXP0		否	O	1.8V					VDDA_0P8_ SERDES4/ VDDA_0P8_ SERDES_C 4/ VDDA_1P8_ SERDES4		4L_PHY	
			DP0_TXP0			O									
AT13	AM18	SERDES4_TX1_N	DP0_TXN1			O	1.8V					VDDA_0P8_ SERDES4/ VDDA_0P8_ SERDES_C 4/ VDDA_1P8_ SERDES4		4L_PHY	
			SGMII6_TXN0		否	O									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路复 用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AT14	AM19	SERDES4_TX1_P	SGMII6_TXP0		否	O	1.8V					VDDA_0P8_ SERDES4/ VDDA_0P8_ SERDES_C 4/ VDDA_1P8_ SERDES4		4L_PHY	
			DP0_TXP1			O									
AT16	AN20	SERDES4_TX2_N	DP0_TXN2			O	1.8V					VDDA_0P8_ SERDES4/ VDDA_0P8_ SERDES_C 4/ VDDA_1P8_ SERDES4		4L_PHY	
			SGMII7_TXN0		否	O									
			USB0_SSTX1N			O									
AT17	AN21	SERDES4_TX2_P	USB0_SSTX1P			O	1.8V					VDDA_0P8_ SERDES4/ VDDA_0P8_ SERDES_C 4/ VDDA_1P8_ SERDES4		4L_PHY	
			DP0_TXP2			O									
			SGMII7_TXP0		否	O									
AV18	AL22	SERDES4_TX3_N	DP0_TXN3			O	1.8V					VDDA_0P8_ SERDES4/ VDDA_0P8_ SERDES_C 4/ VDDA_1P8_ SERDES4		4L_PHY	
			USB0_SSTX2N			O									
			SGMII8_TXN0		否	O									
AV19	AL23	SERDES4_TX3_P	USB0_SSTX2P			O	1.8V					VDDA_0P8_ SERDES4/ VDDA_0P8_ SERDES_C 4/ VDDA_1P8_ SERDES4		4L_PHY	
			DP0_TXP3			O									
			SGMII8_TXP0		否	O									
AM34	Y31	SOC_SAFETY_ERRORn PADCFG: PADCONFIG_68 0x0011C110	SOC_SAFETY_ERRORn	0		IO	1.8V/3.3V	关闭/关闭/下拉	开启/SS/下拉	0	PU/PD	VDDSHV0	是	LVC MOS	否
AN38	V31	SPI0_CLK PADCFG: PADCONFIG_53 0x0011C0D4	SPI0_CLK	0		IO	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV0	是	LVC MOS	否
			UART1_CTSn	1		I									
			I2C2_SCL	2		IOD									
			MCASP3_AXR0	3		IO									
			EHRPWM2_A	5		IO									
			GPIO0_53	7		IO									
			UART8_TXD	11		O									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AM37	Y33	SPI0_CS0 PADCFG: PADCONFIG_51 0x0011C0CC	SPI0_CS0	0		IO	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV0	是	LVCMOS	否
			MCASP3_ACLKX	3		IO									
			MCASP3_ACLKR	4		IO									
			EHRPWM0_A	5		IO									
			GPIO0_51	7		IO									
			MCAN14_TX	9		O									
			DPO_HPD	12		I									
AP38	Y32	SPI0_CS1 PADCFG: PADCONFIG_52 0x0011C0D0	SPI0_CS1	0		IO	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV0	是	LVCMOS	否
			CPTS0_TS_COMP	1		O									
			UART0_RTSn	2		O									
			MCASP3_AFSX	3		IO									
			MCASP3_AFSR	4		IO									
			EHRPWM1_A	5		IO									
			GPIO0_52	7		IO									
			MCAN14_RX	9		I									
UART8_RXD	11		I												
AM35	V30	SPI0_D0 PADCFG: PADCONFIG_54 0x0011C0D8	SPI0_D0	0		IO	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV0	是	LVCMOS	否
			UART1_RTSn	1		O									
			I2C2_SDA	2		IOD									
			MCASP3_AXR1	3		IO									
			EHRPWM3_A	5		IO									
			GPIO0_54	7		IO									
UART2_RXD	11		I												
AM36	W31	SPI0_D1 PADCFG: PADCONFIG_55 0x0011C0DC	SPI0_D1	0		IO	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV0	是	LVCMOS	否
			MCASP3_AXR2	3		IO									
			EHRPWM4_A	5		IO									
			GPIO0_55	7		IO									
UART2_TXD	11		O												
G35	F21	TCK PADCFG: WKUP_PADCONFIG_73 0x4301C124	TCK	0		I	1.8V/3.3V	开启/NA/上拉	开启/关闭/上拉	0	PU/PD	VDDSHV0_ MCU	是	LVCMOS	否
AL37	V33	TDI PADCFG: PADCONFIG_69 0x0011C114	TDI	0		I	1.8V/3.3V	开启/关闭/上拉	开启/关闭/上拉	0	PU/PD	VDDSHV0	是	LVCMOS	否

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉 动 类 型 [11]	电 源 [12]	Hys [13]	电 压 缓 冲 器 类 型 [14]	IO RET [15]
AL35	W33	TDO PADCFG: PADCONFIG_70 0x0011C118	TDO	0		OZ	1.8V/3.3V	关闭/关闭/上拉	关闭/SS/上拉	0	PU/PD	VDDSHV0	是	LVC MOS	否
AR38	AA32	TIMER_IO0 PADCFG: PADCONFIG_58 0x0011C0E8	TIMER_IO0	0		IO	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV0	是	LVC MOS	否
			ECAP1_IN_APWM_OUT	1		IO									
			SYSCLKOUT0	2		O									
			UART3_RXD	5		I									
			PCIE1_CLKREQn	6		IO									
			GPIO0_58	7		IO									
			MMC1_SDCD	8		I									
			MCAN13_TX	9		O									
I2C6_SDA	13		IOD												
AN37	W30	TIMER_IO1 PADCFG: PADCONFIG_59 0x0011C0EC	TIMER_IO1	0		IO	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV0	是	LVC MOS	否
			ECAP2_IN_APWM_OUT	1		IO									
			OBSCLK0	2		O									
			UART3_TXD	5		O									
			USB0_DRVVBUS	6		O									
			GPIO0_59	7		IO									
			MMC1_SDWP	8		I									
			MCAN13_RX	9		I									
			I2C6_SCL	13		IOD									
OBSCLK0	15		O												
AL36	V32	TMS PADCFG: PADCONFIG_71 0x0011C11C	TMS	0		I	1.8V/3.3V	开启/关闭/上拉	开启/关闭/上拉	0	PU/PD	VDDSHV0	是	LVC MOS	否
G37	F17	TRSTn PADCFG: WKUP_PADCONFIG_74 0x4301C128	TRSTn	0		I	1.8V/3.3V	开启/NA/下拉	开启/关闭/下拉	0	PU/PD	VDDSHV0_ MCU	是	LVC MOS	否
AM7	AJ5	UFS0_REF_CLK	UFS0_REF_CLK			I	1.2V					VDDA_1p8_ UFS/ VDDA_0P8_ UFS		M-PHY	
AM8	AJ7	UFS0_RSTn	UFS0_RSTn			I	1.2V					VDDA_1p8_ UFS/ VDDA_0P8_ UFS		M-PHY	

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路复 用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AM4	AK5	UFS0_RX_DN0	UFS0_RX_DN0			I	1.8V					VDDA_1p8_ UFS/ VDDA_0P8_ UFS		M-PHY	
AM1	AL4	UFS0_RX_DN1	UFS0_RX_DN1			I	1.8V					VDDA_1p8_ UFS/ VDDA_0P8_ UFS		M-PHY	
AM5	AK6	UFS0_RX_DP0	UFS0_RX_DP0			I	1.8V					VDDA_1p8_ UFS/ VDDA_0P8_ UFS		M-PHY	
AM2	AL5	UFS0_RX_DP1	UFS0_RX_DP1			I	1.8V					VDDA_1p8_ UFS/ VDDA_0P8_ UFS		M-PHY	
AL2	AN2	UFS0_TX_DN0	UFS0_TX_DN0			I	1.8V					VDDA_1p8_ UFS/ VDDA_0P8_ UFS		M-PHY	
AN2	AM3	UFS0_TX_DN1	UFS0_TX_DN1			I	1.8V					VDDA_1p8_ UFS/ VDDA_0P8_ UFS		M-PHY	
AL3	AN3	UFS0_TX_DP0	UFS0_TX_DP0			I	1.8V					VDDA_1p8_ UFS/ VDDA_0P8_ UFS		M-PHY	
AN3	AM4	UFS0_TX_DP1	UFS0_TX_DP1			I	1.8V					VDDA_1p8_ UFS/ VDDA_0P8_ UFS		M-PHY	
AP16	AH16	USB0_DM	USB0_DM			IO	3.3V					VDDA_0P8_ USB/ VDDA_1P8_ USB/ VDDA_3P3_ USB		USB2PHY	
AP17	AH17	USB0_DP	USB0_DP			IO	3.3V					VDDA_0P8_ USB/ VDDA_1P8_ USB/ VDDA_3P3_ USB		USB2PHY	
AN17	AH20	USB0_ID	USB0_ID			A	3.3V					VDDA_0P8_ USB/ VDDA_1P8_ USB/ VDDA_3P3_ USB		USB2PHY	

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉 动 类 型 [11]	电 源 [12]	Hys [13]	电 压 缓 冲 器 类 型 [14]	IO RET [15]
AN18	AH22	USB0_RCALIB	USB0_RCALIB			A	3.3V					VDDA_0P8_USB/ VDDA_1P8_USB/ VDDA_3P3_USB		USB2PHY	
AN15	AG19	USB0_VBUS	USB0_VBUS			A	5.0V					VDDA_0P8_USB/ VDDA_1P8_USB/ VDDA_3P3_USB		DDR	
AB27、 AC24、 AF15、 AF18、 AF21、 AG11、 AG28、 T25	AA22、 AD13、 AD16、 AD19、 AE26、 AE9、 P23、Y25	VDDAR_CORE	VDDAR_CORE			PWR									
AB13、 AC16、 AC18、 AC20、 AE12、 M21、 N23、 T15、 U20、 W14、 W21、 Y11、Y19	AA14、 AA16、 AA18、 AC10、 K19、 L21、 P13、 R18、 U12、 U19、 V17、V9、 Y11	VDDAR_CPU	VDDAR_CPU			PWR									
M27、N24	K25、L22	VDDAR_MCU	VDDAR_MCU			PWR									
AJ24	AG22	VDDA_0P8_DSITX	VDDA_0P8_DSITX			PWR									
AJ25	AG23	VDDA_0P8_DSITX_C	VDDA_0P8_DSITX_C			PWR									
AH11	AF9	VDDA_0P8_UFS	VDDA_0P8_UFS			PWR									
AK20	AG17	VDDA_0P8_USB	VDDA_0P8_USB			PWR									
AJ28	AG26	VDDA_0P8_CSIRX2	VDDA_0P8_CSIRX2			PWR									
AJ26、 AK26	AG24	VDDA_0P8_CSIRX0_1	VDDA_0P8_CSIRX0_1			PWR									
AE9	AD7	VDDA_0P8_DLL_MMC0	VDDA_0P8_DLL_MMC0			PWR									
U11	P8	VDDA_0P8_PLL_DDR0	VDDA_0P8_PLL_DDR0			PWR									
M14	J11	VDDA_0P8_PLL_DDR1	VDDA_0P8_PLL_DDR1			PWR									
N11		VDDA_0P8_PLL_DDR2	VDDA_0P8_PLL_DDR2			PWR									
M18		VDDA_0P8_PLL_DDR3	VDDA_0P8_PLL_DDR3			PWR									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路复 用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AJ20、AJ21		VDDA_0P8_SERDES2	VDDA_0P8_SERDES2			PWR									
AJ17、AJ18	AG15、AG16	VDDA_0P8_SERDES4	VDDA_0P8_SERDES4			PWR									
AJ12、AJ15、AK13、AK14	AF12、AG10、AG13	VDDA_0P8_SERDES0_1	VDDA_0P8_SERDES0_1			PWR									
AG21、AH20		VDDA_0P8_SERDES_C2	VDDA_0P8_SERDES_C2			PWR									
AG17、AH18	AE15、AF16	VDDA_0P8_SERDES_C4	VDDA_0P8_SERDES_C4			PWR									
AH12、AH13、AH15、AH16	AF10、AF13	VDDA_0P8_SERDES_C0_1	VDDA_0P8_SERDES_C0_1			PWR									
AH24、AH25	AF22、AF23	VDDA_1P8_DSITX	VDDA_1P8_DSITX			PWR									
AJ10	AG8	VDDA_1P8_UFS	VDDA_1P8_UFS			PWR									
AK21	AH19	VDDA_1P8_USB	VDDA_1P8_USB			PWR									
AH29、AJ29	AF27、AG27	VDDA_1P8_CSIRX2	VDDA_1P8_CSIRX2			PWR									
AH27、AH28	AF25、AF26	VDDA_1P8_CSIRX0_1	VDDA_1P8_CSIRX0_1			PWR									
AH21		VDDA_1P8_SERDES2	VDDA_1P8_SERDES2			PWR									
AH17	AF15	VDDA_1P8_SERDES4	VDDA_1P8_SERDES4			PWR									
AJ13、AJ14	AG11、AG12	VDDA_1P8_SERDES0_1	VDDA_1P8_SERDES0_1			PWR									
AJ23	AG21	VDDA_1P8_SERDES2_4	VDDA_1P8_SERDES2_4			PWR									
AJ19	AF17	VDDA_3P3_USB	VDDA_3P3_USB			PWR									
M31	J28	VDDA_ADC0	VDDA_ADC0			PWR									
N30	K28	VDDA_ADC1	VDDA_ADC1			PWR									
M28	K26	VDDA_MCU_PLLGRP0	VDDA_MCU_PLLGRP0			PWR									
M26	K24	VDDA_MCU_TEMP	VDDA_MCU_TEMP			PWR									
N29	L27	VDDA_OSC1	VDDA_OSC1			PWR									
AA27	W25	VDDA_PLLGRP0	VDDA_PLLGRP0			PWR									
Y28	V25	VDDA_PLLGRP1	VDDA_PLLGRP1			PWR									
AG13	AE11	VDDA_PLLGRP2	VDDA_PLLGRP2			PWR									
V14	T12	VDDA_PLLGRP5	VDDA_PLLGRP5			PWR									
R21	N19	VDDA_PLLGRP6	VDDA_PLLGRP6			PWR									
P12	M10	VDDA_PLLGRP7	VDDA_PLLGRP7			PWR									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间的 焊球状态 (RX/TX/拉 动) [8]	复位 之后的 焊球状态 (RX/TX/拉 动) [9]	复位 之后的 多路复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
P15	K13	VDDA_PLLGRP8	VDDA_PLLGRP8			PWR									
Y26	V24	VDDA_PLLGRP9	VDDA_PLLGRP9			PWR									
AG23	AD20	VDDA_PLLGRP10	VDDA_PLLGRP10			PWR									
AA23	W21	VDDA_PLLGRP12	VDDA_PLLGRP12			PWR									
AB26	Y24	VDDA_PLLGRP13	VDDA_PLLGRP13			PWR									
N28	L26	VDDA_POR_WKUP	VDDA_POR_WKUP			PWR									
Y27	V26	VDDA_TEMP0	VDDA_TEMP0			PWR									
M12	K10	VDDA_TEMP1	VDDA_TEMP1			PWR									
W23	U21	VDDA_TEMP2	VDDA_TEMP2			PWR									
AE13	AC11	VDDA_TEMP3	VDDA_TEMP3			PWR									
AD18	AB16	VDDA_TEMP4	VDDA_TEMP4			PWR									
K31、L32	J27	VDDA_WKUP	VDDA_WKUP			PWR									
V30、 V32、W31	T28	VDDSHV0	VDDSHV0			PWR									
H29、 J28、K29	H27	VDDSHV0_MCU	VDDSHV0_MCU			PWR									
H25、 J24、K25	G22、H23	VDDSHV1_MCU	VDDSHV1_MCU			PWR									
T30、 T32、U31	N28、P28	VDDSHV2	VDDSHV2			PWR									
H27、 J26、K27	G24、H25	VDDSHV2_MCU	VDDSHV2_MCU			PWR									
P31、 R30、R31	N27	VDDSHV5	VDDSHV5			PWR									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
A31、 AK1、B1、 H11、 H13、 H15、 H17、 H19、H9、 J10、 J12、 J14、 J16、 J18、J8、 K11、 K13、 K15、 K17、 K19、K9、 L10、 L12、 L14、 L16、 L18、M9、 N10、N8、 P9、R10、 R8、T9、 U10、U8	A2、 AH1、 G10、 G12、 G14、 G16、 G18、 H11、 H13、 H15、 H17、H9、 J10、 J14、 J16、J8、 K7、L8、 M7、P7、 R8	VDDS_DDR	VDDS_DDR			PWR									
T10	N8	VDDS_DDR_C0	VDDS_DDR_C0			PWR									
L15	J12	VDDS_DDR_C1	VDDS_DDR_C1			PWR									
M10		VDDS_DDR_C2	VDDS_DDR_C2			PWR									
L17		VDDS_DDR_C3	VDDS_DDR_C3			PWR									
AF9、 AG10、 AG8、AH9	AE8、AF7	VDDS_MMC0	VDDS_MMC0			PWR									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AA24、 AA26、 AA28、 AA30、 AB25、 AB29、 AB31、 AC26、 AC28、 AC30、 AD25、 AD27、 AD29、 AD31、 AE24、 AE26、 AE28、 AE30、 AE32、 AF13、 AF17、 AF19、 AF23、 AF25、 AF27、 AF29、 AF31、 AG12、 AG14、 AG16、 AG18、 AG20、 AG22、 AG24、 AG26、 AG30、 AG32、 AH31、 AJ30、 M11、 M13、 M15、 M17、 M19、 N12、 N16、 N18、 P11、 P17、 P19、 R12、 R14、 R16、	AA24、 AA26、 AA28、 AB23、 AB25、 AB27、 AC22、 AC24、 AC26、 AC28、 AD11、 AD15、 AD17、 AD21、 AD23、 AD25、 AD27、 AE10、 AE12、 AE14、 AE16、 AE18、 AE20、 AE22、 AE24、 AE28、 AF19、 K11、 K15、 K17、 K9、 L10、 L12、 L14、 L16、 M11、 M13、 M15、 M17、 M9、 N10、 N12、 N14、 N16、 N22、 N24、 N26、 P11、 P25、 P9、 R10、 R22、 R24、 R26、 T23、	VDD_CORE	VDD_CORE			PWR									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路复 用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
R18、 R24、 R26、 R28、 T11、 T13、 T27、 U12、 U24、 U26、 U28、 V25、 V27、 W24、 W26、 W28、 W30、 W32、 Y25、 Y29、Y31	T25、 U22、 U24、 U26、 U28、 Y23、 V27、 W22、 W24、 W26、 W28、 Y23、Y27														

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球状态 (RX/TX/拉 动) [9]	复位 之后 的 多路复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AA10、 AA12、 AA14、 AA20、 AA22、 AA8、 AB11、 AB19、 AB21、 AB23、 AB9、 AC10、 AC12、 AC14、 AC22、 AD11、 AD13、 AD15、 AD17、 AD19、 AD21、 AD23、 AD9、 AE10、 AE14、 AE16、 AE18、 AE20、 AE22、 AF11、 H21、 H23、 J20、 J22、 K21、 K23、 L20、 L22、 N20、 N22、 P21、 R20、 R22、 T17、 T19、 T21、 T23、 U14、 U22、 V11、 V13、 V19、 V21、	AA10、 AA12、 AA20、 AA8、 AB11、 AB13、 AB15、 AB17、 AB19、 AB21、 AB9、 AC12、 AC14、 AC16、 AC18、 AC20、 AC8、 AD9、 H19、 H21、 J18、 J20、 L18、 L20、 M19、 N18、 N20、 P15、 P17、 P19、 P21、 R12、 R20、 T11、 T17、 T19、 T21、 T9、 U10、 U18、 U20、 U8、 V11、 V19、 V21、 W10、 W12、 W18、 W20、 W8、 Y17、 Y19、 Y21、 Y9	VDD_CPU	VDD_CPU			PWR									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
V23、V9、 W10、 W12、 W20、 W22、 W8、 Y13、 Y21、 Y23、Y9															
L24、 M23、 M25、 N26、 P23、 P25、P27	J22、 K21、 K23、 L24、 M21、 M23、M25	VDD_MCU	VDD_MCU			PWR									
L28	J26	VDD_MCU_WAKE1	VDD_MCU_WAKE1			PWR									
U29	R27	VDD_WAKE0	VDD_WAKE0			PWR									
K28	G26	VMON1_ER_VSYS	VMON1_ER_VSYS			A									
N27	L25	VMON2_IR_VCPU	VMON2_IR_VCPU			A									
J30	K30	VMON3_IR_VEXT1P8	VMON3_IR_VEXT1P8			A									
P28	M26	VMON4_IR_VEXT1P8	VMON4_IR_VEXT1P8			A									
R29	M29	VMON5_IR_VEXT3P3	VMON5_IR_VEXT3P3			A									
AA31	V29	VPP_CORE	VPP_CORE			PWR									
L29	F26	VPP_MCU	VPP_MCU			PWR									
H38	E15	WKUP_GPIO0_0 PADCFG: WKUP_PADCONFIG_48 0x4301C0C0	MCU_SP1_CLK	0		IO	1.8V/3.3V	开启/关闭/关闭	开启/关闭/关闭	7	PU/PD	VDDSHV0_MCU	是	LVCMOS	是
			MCU_SP1_CLK	1		IO									
			WKUP_GPIO0_0	7		IO									
			MCU_BOOTMODE03	自动加 载		I									
J34	D16	WKUP_GPIO0_1 PADCFG: WKUP_PADCONFIG_49 0x4301C0C4	MCU_SP1_D0	0		IO	1.8V/3.3V	开启/关闭/关闭	开启/关闭/关闭	7	PU/PD	VDDSHV0_MCU	是	LVCMOS	是
			MCU_SP1_D0	1		IO									
			WKUP_GPIO0_1	7		IO									
			MCU_BOOTMODE04	自动加 载		I									
J35	D18	WKUP_GPIO0_2 PADCFG: WKUP_PADCONFIG_50 0x4301C0C8	MCU_SP1_D1	0		IO	1.8V/3.3V	开启/关闭/关闭	开启/关闭/关闭	7	PU/PD	VDDSHV0_MCU	是	LVCMOS	是
			MCU_SP1_D1	1		IO									
			WKUP_GPIO0_2	7		IO									
			MCU_BOOTMODE05	自动加 载		I									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
J36	D19	WKUP_GPIO0_3 PADCFG: WKUP_PADCONFIG_51 0x4301C0CC	MCU_SPI1_CS0	0		IO	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV0_ MCU	是	LVCMOS	是
			MCU_SPI1_CS0	1		IO									
			WKUP_GPIO0_3	7		IO									
H35	E16	WKUP_GPIO0_4 PADCFG: WKUP_PADCONFIG_52 0x4301C0D0	MCU_MCAN1_TX	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV0_ MCU	是	LVCMOS	是
			MCU_MCAN1_TX	1		O									
			MCU_SPI0_CS3	2		IO									
			MCU_ADC_EXT_TRIGGER0	3		I									
			WKUP_GPIO0_4	7		IO									
K36	D20	WKUP_GPIO0_5 PADCFG: WKUP_PADCONFIG_53 0x4301C0D4	MCU_MCAN1_RX	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV0_ MCU	是	LVCMOS	是
			MCU_MCAN1_RX	1		I									
			MCU_SPI1_CS3	2		IO									
			MCU_ADC_EXT_TRIGGER1	3		I									
			WKUP_GPIO0_5	7		IO									
L37	B15	WKUP_GPIO0_6 PADCFG: WKUP_PADCONFIG_54 0x4301C0D8	WKUP_UART0_CTSn	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV0_ MCU	是	LVCMOS	是
			WKUP_UART0_CTSn	1		I									
			MCU_CPTS0_HW1TSPUSH	2		I									
			MCU_I2C1_SCL	3		IOD									
			WKUP_GPIO0_6	7		IO									
L36	B17	WKUP_GPIO0_7 PADCFG: WKUP_PADCONFIG_55 0x4301C0DC	WKUP_UART0_RTSn	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV0_ MCU	是	LVCMOS	是
			WKUP_UART0_RTSn	1		O									
			MCU_CPTS0_HW2TSPUSH	2		I									
			MCU_I2C1_SDA	3		IOD									
			WKUP_GPIO0_7	7		IO									
L35	B19	WKUP_GPIO0_8 PADCFG: WKUP_PADCONFIG_56 0x4301C0E0	MCU_I2C1_SCL	0		IOD	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV0_ MCU	是	LVCMOS	是
			MCU_I2C1_SCL	1		IOD									
			MCU_CPTS0_TS_SYNC	2		O									
			MCU_I3C0_SCL	3		IO									
			MCU_TIMER_IO6	4		IO									
			WKUP_GPIO0_8	7		IO									
L34	A15	WKUP_GPIO0_9 PADCFG: WKUP_PADCONFIG_57 0x4301C0E4	MCU_I2C1_SDA	0		IOD	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV0_ MCU	是	LVCMOS	是
			MCU_I2C1_SDA	1		IOD									
			MCU_CPTS0_TS_COMP	2		O									
			MCU_I3C0_SDA	3		IO									
			MCU_TIMER_IO7	4		IO									
			WKUP_GPIO0_9	7		IO									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路复 用 模式 [10]	拉 动 类 型 [11]	电 源 [12]	Hys [13]	电 压 缓 冲 器 类 型 [14]	IO RET [15]
L33	B18	WKUP_GPIO0_10 PADCFG: WKUP_PADCONFIG_58 0x4301C0E8	MCU_EXT_REFCLK0	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV0_ MCU	是	LVCMOS	是
			MCU_EXT_REFCLK0	1		I									
			MCU_UART0_TXD	2		O									
			MCU_ADC_EXT_TRIGGER0	3		I									
			MCU_CPTS0_RFT_CLK	4		I									
			MCU_SYSLCKOUT0	5		O									
WKUP_GPIO0_10	7		IO												
M38	B21	WKUP_GPIO0_11 PADCFG: WKUP_PADCONFIG_59 0x4301C0EC	MCU_OBSCLK0	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV0_ MCU	是	LVCMOS	是
			MCU_OBSCLK0	1		O									
			MCU_UART0_RXD	2		I									
			MCU_ADC_EXT_TRIGGER1	3		I									
			MCU_TIMER_IO1	4		IO									
			MCU_I3C0_SDAPULLEN	5		OD									
			MCU_CLKOUT0	6		OZ									
WKUP_GPIO0_11	7		IO												
J37	D17	WKUP_GPIO0_12 PADCFG: WKUP_PADCONFIG_60 0x4301C0F0	MCU_UART0_TXD	0		O	1.8V/3.3V	开启/关闭/关闭	开启/关闭/关闭	7	PU/PD	VDDSHV0_ MCU	是	LVCMOS	是
			MCU_SPIO_CS1	1		IO									
			WKUP_GPIO0_12	7		IO									
			MCU_BOOTMODE08	自动加 载		I									
K38	D21	WKUP_GPIO0_13 PADCFG: WKUP_PADCONFIG_61 0x4301C0F4	MCU_UART0_RXD	0		I	1.8V/3.3V	开启/关闭/关闭	开启/关闭/关闭	7	PU/PD	VDDSHV0_ MCU	是	LVCMOS	是
			MCU_SPI1_CS1	1		IO									
			WKUP_GPIO0_13	7		IO									
			MCU_BOOTMODE09	自动加 载		I									
H37	D15	WKUP_GPIO0_14 PADCFG: WKUP_PADCONFIG_62 0x4301C0F8	MCU_UART0_CTSn	0		I	1.8V/3.3V	开启/关闭/关闭	开启/关闭/关闭	7	PU/PD	VDDSHV0_ MCU	是	LVCMOS	是
			MCU_SPIO_CS2	1		IO									
			MCU_TIMER_IO8	4		IO									
			WKUP_GPIO0_14	7		IO									
			MCU_BOOTMODE06	自动加 载		I									
K37	C16	WKUP_GPIO0_15 PADCFG: WKUP_PADCONFIG_63 0x4301C0FC	MCU_UART0_RTSn	0		O	1.8V/3.3V	开启/关闭/关闭	开启/关闭/关闭	7	PU/PD	VDDSHV0_ MCU	是	LVCMOS	是
			MCU_SPI1_CS2	1		IO									
			MCU_TIMER_IO9	4		IO									
			WKUP_GPIO0_15	7		IO									
			MCU_BOOTMODE07	自动加 载		I									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用模 式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的焊 球状 态 (RX/TX/拉 动) [8]	复位 之后 的焊 球状 态 (RX/TX/拉 动) [9]	复位 之后 的多 路复 用模 式 [10]	拉 动 类 型 [11]	电 源 [12]	Hys [13]	电 压 缓 冲 器 类 型 [14]	IO RET [15]
M33	A20	WKUP_GPIO0_49 PADCFG: WKUP_PADCONFIG_100 0x4301C190	PMIC_WAKE1n	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV0_ MCU	是	LVCMOS	否
			MCU_EXT_REFCLK0	1	I										
			MCU_CPTS0_RFT_CLK	2	I										
			WKUP_GPIO0_49	7	IO										
M37	A19	WKUP_GPIO0_56 PADCFG: WKUP_PADCONFIG_72 0x4301C120	MCU_TIMER_I06	4		IO	1.8V/3.3V	开启/关闭/关闭	开启/关闭/关闭	7	PU/PD	VDDSHV0_ MCU	是	LVCMOS	否
			WKUP_GPIO0_56	7	IO										
			BOOTMODE04	自动加 载		I									
M36	B20	WKUP_GPIO0_57 PADCFG: WKUP_PADCONFIG_95 0x4301C17C	MCU_TIMER_I07	4		IO	1.8V/3.3V	开启/关闭/关闭	开启/关闭/关闭	7	PU/PD	VDDSHV0_ MCU	是	LVCMOS	否
			WKUP_GPIO0_57	7	IO										
			BOOTMODE05	自动加 载		I									
N34	A17	WKUP_GPIO0_66 PADCFG: WKUP_PADCONFIG_96 0x4301C180	WKUP_GPIO0_66	7		IO	1.8V/3.3V	开启/关闭/关闭	开启/关闭/关闭	7	PU/PD	VDDSHV0_ MCU	是	LVCMOS	是
			BOOTMODE06	自动加 载		I									
M34	A18	WKUP_GPIO0_67 PADCFG: WKUP_PADCONFIG_97 0x4301C184	WKUP_LF_CLKIN	1		I	1.8V/3.3V	开启/关闭/关闭	开启/关闭/关闭	7	PU/PD	VDDSHV0_ MCU	是	LVCMOS	是
			WKUP_GPIO0_67	7	IO										
			BOOTMODE07	自动加 载		I									
N33	A16	WKUP_I2C0_SCL PADCFG: WKUP_PADCONFIG_64 0x4301C100	WKUP_I2C0_SCL	0		IOD	1.8V/3.3V	关闭/关闭/关闭	开启/SS/关闭	0		VDDSHV0_ MCU	是	I2C 开漏	是
			WKUP_GPIO0_63	7	IO										
N35	D23	WKUP_I2C0_SDA PADCFG: WKUP_PADCONFIG_65 0x4301C104	WKUP_I2C0_SDA	0		IOD	1.8V/3.3V	关闭/关闭/关闭	开启/SS/关闭	0		VDDSHV0_ MCU	是	I2C 开漏	是
			WKUP_GPIO0_64	7	IO										
T38	A24	WKUP_OSC0_XI	WKUP_OSC0_XI			I	1.8V					VDDA_WKU P	是	HFXOSC	否
U37	B25	WKUP_OSC0_XO	WKUP_OSC0_XO			O	1.8V					VDDA_WKU P	是	HFXOSC	否
K35	C20	WKUP_UART0_RXD PADCFG: WKUP_PADCONFIG_44 0x4301C0B0	WKUP_UART0_RXD	0		I	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV0_ MCU	是	LVCMOS	是
			WKUP_GPIO0_58	7	IO										
K34	C19	WKUP_UART0_TXD PADCFG: WKUP_PADCONFIG_45 0x4301C0B4	WKUP_UART0_TXD	0		O	1.8V/3.3V	关闭/关闭/关闭	关闭/关闭/关闭	7	PU/PD	VDDSHV0_ MCU	是	LVCMOS	是
			WKUP_GPIO0_59	7	IO										

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路复 用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
A1、A10、 A12、 A15、A2、 A20、 A23、 A25、 A28、 A34、 A37、A5、 A7、 AA11、 AA13、 AA19、 AA2、 AA21、 AA25、 AA29、 AA34、 AA36、 AA38、 AA5、 AA9、 AB1、 AB10、 AB12、 AB14、 AB20、 AB22、 AB24、 AB28、 AB30、 AB32、 AB33、 AB35、 AB37、 AB5、 AB8、 AC11、 AC13、 AC15、 AC17、 AC19、 AC2、 AC21、 AC23、 AC25、 AC27、 AC29、 AC31、 AC6、 AC9、 AD1、 AD10、	A1、A23、 A25、 A27、 A29、 A31、A4、 A7、 AA11、 AA13、 AA15、 AA17、 AA19、 AA2、 AA21、 AA23、 AA25、 AA27、 AA29、 AA31、 AA33、 AA5、 AA9、 AB1、 AB10、 AB12、 AB14、 AB18、 AB20、 AB22、 AB24、 AB26、 AB28、 AB30、 AB32、 AB32、 AB4、 AB8、 AC13、 AC15、 AC17、 AC19、 AC2、 AC21、 AC23、 AC25、 AC9、 AD10、 AD12、 AD14、 AD18、 AD22、 AD24、 AD26、	VSS	VSS			GND									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路复 用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]	
AD12、 AD14、 AD16、 AD20、 AD22、 AD24、 AD26、 AD28、 AD30、 AD32、 AD35、 AD4、 AD8、 AE11、 AE15、 AE17、 AE19、 AE2、 AE21、 AE23、 AE25、 AE5、 AF10、 AF12、 AF14、 AF16、 AF20、 AF22、 AF24、 AF26、 AF28、 AF3、 AF30、 AF32、 AF6、 AF8、 AG1、 AG15、 AG19、 AG25、 AG27、 AG29、 AG31、 AG4、 AG7、 AG9、 AH10、 AH14、 AH19、 AH2、	AD28、 AD29、 AD3、 AD31、 AD33、 AD6、 AD8、 AE1、 AE13、 AE17、 AE19、 AE21、 AE23、 AE25、 AE27、 AE30、 AE32、 AE4、 AE7、 AF11、 AF14、 AF18、 AF2、 AF20、 AF21、 AF24、 AF28、 AF5、 AF8、 AG14、 AG18、 AG20、 AG25、 AG28、 AG29、 AG3、 AG31、 AG33、 AG6、 AG9、 AH12、 AH15、 AH18、 AH21、 AH24、 AH26、 AH28、 AH30、 AH5、 AJ11、 AJ14、 AJ17、 AJ20、															

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]	
AH22、 AH23、 AH26、 AH30、 AH32、 AH35、 AH5、 AH8、 AJ11、 AJ16、 AJ22、 AJ27、 AJ3、 AJ31、 AJ6、 AJ8、 AJ9、 AK10、 AK11、 AK12、 AK15、 AK16、 AK17、 AK18、 AK19、 AK22、 AK23、 AK24、 AK25、 AK27、 AK28、 AK30、 AK32、 AL1、 AL10、 AL12、 AL13、 AL14、 AL15、 AL16、 AL17、 AL18	AJ23、 AJ26、 AJ29、 AJ32、 AJ6、 AJ8、 AK10、 AK13、 AK16、 AK19、 AK22、 AK25、 AK28、 AK31、 AK4、 AK7、 AL12、 AL15、 AL18、 AL21、 AL24、 AL27、 AL3、 AL30、 AL33、 AL6、 AL9、 AM11、 AM14、 AM17、 AM2、 AM20、 AM23、 AM26、 AM29、 AM32、 AM33、 AM5、 AM8、 AN1、 AN10、 AN13、 AN16															

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路复 用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
AL19、 AL21、 AL26、 AL29、 AL31、 AL4、 AM11、 AM13、 AM15、 AM18、 AM20、 AM23、 AM25、 AM27、 AM3、 AM30、 AM32、 AM38、 AM6、 AN1、 AN10、 AN12、 AN14、 AN16、 AN19、 AN22、 AN25、 AN28、 AN31、 AN34、 AN4、 AN7、 AP12、 AP15、 AP18、 AP21、 AP24、 AP27、 AP3、 AP30、 AP33、 AP36、 AP6、 AP9、 AR1、 AR10、 AR13、 AR16、 AR19、 AR22、 AR25、 AR28、 AR31、	AN19、 AN22、 AN25、 AN28、 AN31、 AN32、 AN4、 AN7、 B22、 B24、 B26、 B28、 B3、 B30、 B32、 B6、 C11、 C13、 C15、 C17、 C2、 C21、 C23、 C25、 C27、 C29、 C31、 C33、 C5、 D1、 D26、 D28、 D30、 D32、 D4、 D7、 E23、 E25、 E27、 E29、 E3、 E31、 E6、 E8、 F14、 F16、 F18、 F2、 F20、 F22、 F24、 F5、 F7、 G1、 G11、 G13、 G15、 G17、 G19、 G21、 G23、 G25、 G27、 G4、 G9、 H10、 H12、	VSS (续)	VSS			GND									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]	
AR34、 AR37、 AR4、 AR7、 AT12、 AT15、 AT18、 AT21、 AT24、 AT27、 AT3、 AT30、 AT33、 AT36、 AT6、 AT9、 AU1、 AU10、 AU13、 AU16、 AU19、 AU22、 AU25、 AU28、 AU31、 AU34、 AU37、 AU38、 AU4、 AU7、 AV1、 AV11、 AV14、 AV17、 AV2、 AV20、 AV23、 AV26、 AV29、 AV32、 AV35、 AV5、 AV8、 B11、 B13、 B16、 B19、 B22、 B24、 B26、 B29、 B31、 B38、 B6、	H14、 H16、 H18、 H2、 H20、 H22、 H24、 H26、 H28、 H5、 H8、 J1、 J13、 J15、 J17、 J19、 J21、 J6、 J7、 J9、 K12、 K14、 K16、 K18、 K2、 K20、 K22、 K27、 K29、 K5、 K8、 L11、 L13、 L15、 L17、 L19、 L23、 L3、 L6、 L7、 L9、 M1、 M12、 M14、 M16、 M18、 M20、 M22、 M24、 M28、 M4、 M8、 N11、 N13、 N15、 N17、 N2、 N21、 N23、 N25、 N29、 N5、 N7、 N9、 P10、 P12、 P14、 P16、															

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间的 焊球状态 (RX/TX/拉 动) [8]	复位 之后的 焊球状态 (RX/TX/拉 动) [9]	复位 之后的 多路复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
B9、C14、 C17、 C18、C2、 C21、 C27、 C30、C4、 C8、D10、 D15、 D20、 D23、 D28、D3、 D35、D6、 D7、E12、 E13、 E16、 E19、E2、 E22、 E25、 E26、 E29、 E31、E5、 E9、F1、 F11、 F14、 F17、 F21、 F24、 F27、 F30、F4、 F7、F8、 G15	P18、 P20、 P22、 P24、 P26、P3、 R11、 R17、 R19、 R21、 R23、 R25、 R28、R3、 R6														

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
G18、 G20、 G28、 G3、G6、 H10、 H16、 H18、H2、 H20、 H22、 H24、 H26、 H28、 H30、 H31、H5、 H7、H8、 J1、J11、 J13、 J15、 J17、 J19、 J21、 J23、 J25、 J27、 J29、 J32、J4、 J9、K10、 K12、 K14、 K16、 K18、K2、 K20、 K22、 K24、 K26、K6、 K8、L1、 L11、 L13、 L19、 L21、 L23、 L31、L5、 L9、M16、 M2、 M20、 M22、 M24、 M29、 M30、 M32、 M5、M8、 N15、 N17、	R9、T10、 T18、T2、 T20、 T22、 T24、 T26、T5、 T8、U1、 U11、 U17、 U23、 U25、 U27、 U29、 U33、U4、 U7、U9、 V10、 V12、 V18、 V20、 V22、 V28、V3、 V6、V8、 W11、 W17、 W19、 W2、 W23、 W27、 W29、 W5、W9、 Y1、Y10、 Y12、 Y18、 Y20、 Y22、 Y26、 Y28、Y6、 Y8	VSS (续)	VSS			GND									

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
N19、 N21、 N25、N3、 N31、 N32、 N38、N6、 N9、P1、 P10、 P16、 P18、 P20、 P22、 P24、 P26、 P30、 P32、 P35、 P37、P4、 P7、P8、 R11、 R13、 R15、 R17、 R19、R2、 R23、 R25、 R27、 R32、 R34、 R36、 R38、R5、 R9、T12、 T14、 T16、 T18、 T20、 T22、 T24、 T26、 T28、T3、 T31、 T33、 T35、 T37、T6、 T8、U13、 U19、 U21、 U23、 U25、 U27、U3、 U30、 U32、 U34、															

表 5-1. 引脚属性 (ALY、AND 封装) (续)

ALY 焊球 编号 [1]	AND 焊球 编号 [1]	焊球 名称 [2] PADCFG 寄存器 [16] PADCFG 地址 [17]	信号 名称 [3]	多路复 用 模式 [4]	A94 54 [5]	信号 类型 [6]	I/O 电压 [7]	复位 期间 的 焊球 状态 (RX/TX/拉 动) [8]	复位 之后 的 焊球 状态 (RX/TX/拉 动) [9]	复位 之后 的 多路 复用 模式 [10]	拉动 类型 [11]	电源 [12]	Hys [13]	电压 缓冲器 类型 [14]	IO RET [15]
U36、 U38、U6、 U9、V10、 V12、V2、 V20、 V22、 V24、 V26、 V28、 V31、 V33、 V35、 V37、V5、 V8、W1															
W11、 W13、 W19、 W25、 W27、 W29、 W34、 W36、 W38、 W4、W7、 W9、 Y10、 Y12、 Y14、 Y20、 Y22、 Y24、Y3、 Y30、 Y32、 Y33、 Y35、 Y37、Y6、 Y8	VSS (续)	VSS			GND										

(1) “多路复用模式”字段不用于为该引脚选择多路复用信号功能。有关更多信息，请参阅器件 TRM 的器件配置一章中的 ADC 集成详细信息一节。

5.3 信号说明

1. 信号名称：通过引脚的信号的名称。

备注

每个信号说明表中提供的信号名称和说明表示在引脚上实现并通过 PADCONFIG 寄存器选择的引脚多路复用信号功能。器件子系统可以提供信号功能的二次多路复用，这些表中没有说明这些功能。有关辅助多路复用信号功能的更多信息，请参阅器件 TRM 的相应外设章节。

2. 引脚类型：信号方向和类型：

- I = 输入
- O = 输出
- OD = 输出，具有开漏输出功能
- IO = 输入、输出或同时输入和输出
- IOD = 输入、输出或同时输入和输出，具有开漏输出功能
- IOZ = 输入、输出或同时输入和输出，具有三态输出功能
- OZ = 具有三态输出功能的输出
- A = 模拟
- PWR = 电源
- GND = 接地
- CAP = LDO 电容器

3. 说明：信号说明

4. 焊球：与信号相关的球号

有关 IO 单元配置的更多信息，请参阅器件 TRM 的 *器件配置* 一章中的 *焊盘配置寄存器* 一节。

5.3.1 ADC

5.3.1.1 MCU 域

表 5-2. MCU_ADC 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCU_ADC_EXT_TRIGGER0	I	ADC 触发输入	E38、H35、L33	A12、B18、E16
MCU_ADC_EXT_TRIGGER1	I	ADC 触发输入	E37、K36、M38	B12、B21、D20

表 5-3. MCU_ADC0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCU_ADC0_REFN	A	ADC 基准 (负)	U35	C26
MCU_ADC0_REFP	A	ADC 基准 (正)	R35	D25
MCU_ADC0_AIN0	A	ADC 输入 0	P36	E26
MCU_ADC0_AIN1	A	ADC 输入 1	V36	F25
MCU_ADC0_AIN2	A	ADC 输入 2	T34	F23
MCU_ADC0_AIN3	A	ADC 输入 3	T36	A28
MCU_ADC0_AIN4	A	ADC 输入 4	P34	E24
MCU_ADC0_AIN5	A	ADC 输入 5	R37	D27
MCU_ADC0_AIN6	A	ADC 输入 6	R33	A26
MCU_ADC0_AIN7	A	ADC 输入 7	V38	B27

表 5-4. MCU_ADC1 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCU_ADC1_REFN	A	ADC 基准 (负)	W35	D29
MCU_ADC1_REFP	A	ADC 基准 (正)	AA35	C30
MCU_ADC1_AIN0	A	ADC 输入 0	Y38	C32
MCU_ADC1_AIN1	A	ADC 输入 1	Y34	B33
MCU_ADC1_AIN2	A	ADC 输入 2	V34	B31
MCU_ADC1_AIN3	A	ADC 输入 3	W37	B29
MCU_ADC1_AIN4	A	ADC 输入 4	AA37	D31
MCU_ADC1_AIN5	A	ADC 输入 5	W33	A32
MCU_ADC1_AIN6	A	ADC 输入 6	U33	A30
MCU_ADC1_AIN7	A	ADC 输入 7	Y36	C28

5.3.2 DDRSS

5.3.2.1 MAIN 域

表 5-5. DDRSS0 信号说明

信号名称 [1] (2)	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
DDR0_CKN	IO	DDRSS 差分时钟 (负)	AB2	Y2
DDR0_CKP	IO	DDRSS 差分时钟 (正)	AC1	AA1
DDR0_RESETn	IO	DDRSS 复位	AD5	W7
DDR0_RET	I	DDR 保持使能	AC8	AC7
DDR0_CA0	IO	DDRSS 命令地址	AD2	AA3
DDR0_CA1	IO	DDRSS 命令地址	AC5	Y4
DDR0_CA2	IO	DDRSS 命令地址	AB4	AA4
DDR0_CA3	IO	DDRSS 命令地址	AC4	AB3
DDR0_CA4	IO	DDRSS 命令地址	AB3	Y3
DDR0_CA5	IO	DDRSS 命令地址	AC3	AB5
DDR0_CAL0 (1)	A	IO 焊盘校准电阻	AE8	R7
DDR0_CKE0	IO	DDRSS 时钟使能	AB6	AB6
DDR0_CKE1	IO	DDRSS 时钟使能	AD3	AB7
DDR0_CSn0_0	IO	DDRSS 片选	AD7	AA6
DDR0_CSn0_1	IO	DDRSS 片选	AC7	Y5
DDR0_CSn1_0	IO	DDRSS 片选	AB7	Y7
DDR0_CSn1_1	IO	DDRSS 片选	AD6	AA7
DDR0_DM0	IO	DDRSS 数据掩码	V3	U6
DDR0_DM1	IO	DDRSS 数据掩码	AA4	V2
DDR0_DM2	IO	DDRSS 数据掩码	AG2	AE2
DDR0_DM3	IO	DDRSS 数据掩码	AJ5	AF6
DDR0_DQ0	IO	DDRSS 数据	U2	R5
DDR0_DQ1	IO	DDRSS 数据	U4	R4
DDR0_DQ2	IO	DDRSS 数据	W6	R2
DDR0_DQ3	IO	DDRSS 数据	W5	T4
DDR0_DQ4	IO	DDRSS 数据	V4	U5
DDR0_DQ5	IO	DDRSS 数据	V7	T3

表 5-5. DDRSS0 信号说明 (续)

信号名称 [1] (2)	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
DDR0_DQ6	IO	DDRSS 数据	U5	T6
DDR0_DQ7	IO	DDRSS 数据	V6	T7
DDR0_DQ8	IO	DDRSS 数据	Y2	V4
DDR0_DQ9	IO	DDRSS 数据	W3	V7
DDR0_DQ10	IO	DDRSS 数据	AA3	W3
DDR0_DQ11	IO	DDRSS 数据	W2	V5
DDR0_DQ12	IO	DDRSS 数据	AA6	W6
DDR0_DQ13	IO	DDRSS 数据	Y4	U2
DDR0_DQ14	IO	DDRSS 数据	Y5	W4
DDR0_DQ15	IO	DDRSS 数据	AA7	U3
DDR0_DQ16	IO	DDRSS 数据	AF2	AD5
DDR0_DQ17	IO	DDRSS 数据	AE7	AC3
DDR0_DQ18	IO	DDRSS 数据	AG3	AE3
DDR0_DQ19	IO	DDRSS 数据	AF5	AB2
DDR0_DQ20	IO	DDRSS 数据	AE6	AC4
DDR0_DQ21	IO	DDRSS 数据	AF4	AD2
DDR0_DQ22	IO	DDRSS 数据	AE3	AC6
DDR0_DQ23	IO	DDRSS 数据	AE4	AD4
DDR0_DQ24	IO	DDRSS 数据	AG5	AG4
DDR0_DQ25	IO	DDRSS 数据	AH3	AG2
DDR0_DQ26	IO	DDRSS 数据	AJ2	AF3
DDR0_DQ27	IO	DDRSS 数据	AH4	AE5
DDR0_DQ28	IO	DDRSS 数据	AJ4	AE6
DDR0_DQ29	IO	DDRSS 数据	AH6	AG5
DDR0_DQ30	IO	DDRSS 数据	AH7	AF4
DDR0_DQ31	IO	DDRSS 数据	AG6	AH6
DDR0_QS0N	IO	DDRSS 互补数据选通	V1	T1
DDR0_QS0P	IO	DDRSS 数据选通	U1	R1
DDR0_QS1N	IO	DDRSS 互补数据选通	Y1	W1
DDR0_QS1P	IO	DDRSS 数据选通	AA1	V1
DDR0_QS2N	IO	DDRSS 互补数据选通	AE1	AC1
DDR0_QS2P	IO	DDRSS 数据选通	AF1	AD1
DDR0_QS3N	IO	DDRSS 互补数据选通	AH1	AF1
DDR0_QS3P	IO	DDRSS 数据选通	AJ1	AG1

(1) 必须在该引脚和 VSS 之间连接一个外部 $240\Omega \pm 1\%$ 电阻器。不应向该引脚施加外部电压。

(2) 必须始终按递增顺序使用 DDRSS0、DDRSS1、DDRSS2 和 DDRSS3。例如，使用单个 LPDDR 元件时，该元件必须连接到 DDR0_* 接口。当使用两个 LPDDR 元件时，它们必须连接到 DDR0_* 和 DDR1_* 接口，依此类推。

表 5-6. DDRSS1 信号说明

信号名称 [1] (2)	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
DDR1_CKN	IO	DDRSS 差分时钟 (负)	A11	H1
DDR1_CKP	IO	DDRSS 差分时钟 (正)	B10	J2
DDR1_RESETh	IO	DDRSS 复位	G10	G5

表 5-6. DDRSS1 信号说明 (续)

信号名称 [1] (2)	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
DDR1_RET	I	DDR 保持使能	G8	G8
DDR1_CA0	IO	DDRSS 命令地址	F12	J4
DDR1_CA1	IO	DDRSS 命令地址	C12	H3
DDR1_CA2	IO	DDRSS 命令地址	B12	G2
DDR1_CA3	IO	DDRSS 命令地址	C11	J3
DDR1_CA4	IO	DDRSS 命令地址	D12	G3
DDR1_CA5	IO	DDRSS 命令地址	E10	H4
DDR1_CAL0 (1)	A	IO 焊盘校准电阻	G14	F8
DDR1_CKE0	IO	DDRSS 时钟使能	D11	E7
DDR1_CKE1	IO	DDRSS 时钟使能	C10	H6
DDR1_CSn0_0	IO	DDRSS 片选	E11	G6
DDR1_CSn0_1	IO	DDRSS 片选	G11	G7
DDR1_CSn1_0	IO	DDRSS 片选	F10	H7
DDR1_CSn1_1	IO	DDRSS 片选	G12	F6
DDR1_DM0	IO	DDRSS 数据掩码	E17	A3
DDR1_DM1	IO	DDRSS 数据掩码	C15	F3
DDR1_DM2	IO	DDRSS 数据掩码	D8	L2
DDR1_DM3	IO	DDRSS 数据掩码	C1	P2
DDR1_DQ0	IO	DDRSS 数据	F16	A6
DDR1_DQ1	IO	DDRSS 数据	G16	C6
DDR1_DQ2	IO	DDRSS 数据	F15	A5
DDR1_DQ3	IO	DDRSS 数据	E15	C4
DDR1_DQ4	IO	DDRSS 数据	D16	B4
DDR1_DQ5	IO	DDRSS 数据	C16	B2
DDR1_DQ6	IO	DDRSS 数据	B17	C3
DDR1_DQ7	IO	DDRSS 数据	D17	B5
DDR1_DQ8	IO	DDRSS 数据	B15	E5
DDR1_DQ9	IO	DDRSS 数据	B14	D2
DDR1_DQ10	IO	DDRSS 数据	C13	E2
DDR1_DQ11	IO	DDRSS 数据	D13	F4
DDR1_DQ12	IO	DDRSS 数据	F13	D6
DDR1_DQ13	IO	DDRSS 数据	G13	E4
DDR1_DQ14	IO	DDRSS 数据	E14	D3
DDR1_DQ15	IO	DDRSS 数据	D14	D5
DDR1_DQ16	IO	DDRSS 数据	E8	M3
DDR1_DQ17	IO	DDRSS 数据	G9	K4
DDR1_DQ18	IO	DDRSS 数据	F9	M2
DDR1_DQ19	IO	DDRSS 数据	D9	L5
DDR1_DQ20	IO	DDRSS 数据	C9	J5
DDR1_DQ21	IO	DDRSS 数据	B8	K3
DDR1_DQ22	IO	DDRSS 数据	B7	L4
DDR1_DQ23	IO	DDRSS 数据	C7	K6

表 5-6. DDRSS1 信号说明 (续)

信号名称 [1] (2)	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
DDR1_DQ24	IO	DDRSS 数据	B2	N6
DDR1_DQ25	IO	DDRSS 数据	B3	P4
DDR1_DQ26	IO	DDRSS 数据	B4	N3
DDR1_DQ27	IO	DDRSS 数据	B5	M5
DDR1_DQ28	IO	DDRSS 数据	A6	M6
DDR1_DQ29	IO	DDRSS 数据	C5	P5
DDR1_DQ30	IO	DDRSS 数据	C6	N4
DDR1_DQ31	IO	DDRSS 数据	C3	P6
DDR1_QS0N	IO	DDRSS 互补数据选通	A17	C1
DDR1_QS0P	IO	DDRSS 数据选通	A16	B1
DDR1_QS1N	IO	DDRSS 互补数据选通	A14	F1
DDR1_QS1P	IO	DDRSS 数据选通	A13	E1
DDR1_QS2N	IO	DDRSS 互补数据选通	A9	K1
DDR1_QS2P	IO	DDRSS 数据选通	A8	L1
DDR1_QS3N	IO	DDRSS 互补数据选通	A4	N1
DDR1_QS3P	IO	DDRSS 数据选通	A3	P1

(1) 必须在该引脚和 VSS 之间连接一个外部 $240\Omega \pm 1\%$ 电阻器。不应向该引脚施加外部电压。

(2) 必须始终按递增顺序使用 DDRSS0、DDRSS1、DDRSS2 和 DDRSS3。例如，使用单个 LPDDR 元件时，该元件必须连接到 DDR0_* 接口。当使用两个 LPDDR 元件时，它们必须连接到 DDR0_* 和 DDR1_* 接口，依此类推。

表 5-7. DDRSS2 信号说明

信号名称 [1] (4) (3)	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
DDR2_CKN (1)	IO	DDRSS 差分时钟 (负)	K1	
DDR2_CKP (1)	IO	DDRSS 差分时钟 (正)	L2	
DDR2_RESEn (1)	IO	DDRSS 复位	J5	
DDR2_RET (1)	I	DDR 保持使能	L8	
DDR2_CA0 (1)	IO	DDRS 命令地址	K3	
DDR2_CA1 (1)	IO	DDRS 命令地址	L3	
DDR2_CA2 (1)	IO	DDRS 命令地址	K5	
DDR2_CA3 (1)	IO	DDRS 命令地址	L4	
DDR2_CA4 (1)	IO	DDRS 命令地址	K4	
DDR2_CA5 (1)	IO	DDRS 命令地址	L7	
DDR2_CAL0 (1) (2)	A	DDRSS IO 焊盘校准电阻	U7	
DDR2_CKE0 (1)	IO	DDR 时钟使能	L6	
DDR2_CKE1 (1)	IO	DDR 时钟使能	J2	
DDR2_CSn0_0 (1)	IO	DDRSS 片选	J3	
DDR2_CSn0_1 (1)	IO	DDRSS 片选	J6	
DDR2_CSn1_0 (1)	IO	DDRSS 片选	J7	
DDR2_CSn1_1 (1)	IO	DDRSS 片选	K7	
DDR2_DM0 (1)	IO	DDRSS 数据掩码	T2	
DDR2_DM1 (1)	IO	DDRSS 数据掩码	M6	
DDR2_DM2 (1)	IO	DDRSS 数据掩码	G4	
DDR2_DM3 (1)	IO	DDRSS 数据掩码	D5	

表 5-7. DDRSS2 信号说明 (续)

信号名称 [1] ⁽⁴⁾ ⁽³⁾	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
DDR2_DQ0 ⁽¹⁾	IO	DDRSS 数据	T4	
DDR2_DQ1 ⁽¹⁾	IO	DDRSS 数据	R6	
DDR2_DQ2 ⁽¹⁾	IO	DDRSS 数据	R3	
DDR2_DQ3 ⁽¹⁾	IO	DDRSS 数据	R4	
DDR2_DQ4 ⁽¹⁾	IO	DDRSS 数据	P6	
DDR2_DQ5 ⁽¹⁾	IO	DDRSS 数据	P5	
DDR2_DQ6 ⁽¹⁾	IO	DDRSS 数据	T5	
DDR2_DQ7 ⁽¹⁾	IO	DDRSS 数据	R7	
DDR2_DQ8 ⁽¹⁾	IO	DDRSS 数据	N2	
DDR2_DQ9 ⁽¹⁾	IO	DDRSS 数据	N4	
DDR2_DQ10 ⁽¹⁾	IO	DDRSS 数据	P2	
DDR2_DQ11 ⁽¹⁾	IO	DDRSS 数据	P3	
DDR2_DQ12 ⁽¹⁾	IO	DDRSS 数据	M7	
DDR2_DQ13 ⁽¹⁾	IO	DDRSS 数据	N5	
DDR2_DQ14 ⁽¹⁾	IO	DDRSS 数据	M4	
DDR2_DQ15 ⁽¹⁾	IO	DDRSS 数据	M3	
DDR2_DQ16 ⁽¹⁾	IO	DDRSS 数据	F3	
DDR2_DQ17 ⁽¹⁾	IO	DDRSS 数据	G7	
DDR2_DQ18 ⁽¹⁾	IO	DDRSS 数据	H6	
DDR2_DQ19 ⁽¹⁾	IO	DDRSS 数据	H4	
DDR2_DQ20 ⁽¹⁾	IO	DDRSS 数据	G2	
DDR2_DQ21 ⁽¹⁾	IO	DDRSS 数据	H3	
DDR2_DQ22 ⁽¹⁾	IO	DDRSS 数据	G5	
DDR2_DQ23 ⁽¹⁾	IO	DDRSS 数据	F2	
DDR2_DQ24 ⁽¹⁾	IO	DDRSS 数据	E4	
DDR2_DQ25 ⁽¹⁾	IO	DDRSS 数据	D2	
DDR2_DQ26 ⁽¹⁾	IO	DDRSS 数据	F6	
DDR2_DQ27 ⁽¹⁾	IO	DDRSS 数据	F5	
DDR2_DQ28 ⁽¹⁾	IO	DDRSS 数据	E3	
DDR2_DQ29 ⁽¹⁾	IO	DDRSS 数据	E7	
DDR2_DQ30 ⁽¹⁾	IO	DDRSS 数据	E6	
DDR2_DQ31 ⁽¹⁾	IO	DDRSS 数据	D4	
DDR2_QS0N ⁽¹⁾	IO	DDRS 互补数据选通	R1	
DDR2_QS0P ⁽¹⁾	IO	DDRS 数据选通	T1	
DDR2_QS1N ⁽¹⁾	IO	DDRS 互补数据选通	M1	
DDR2_QS1P ⁽¹⁾	IO	DDRS 数据选通	N1	
DDR2_QS2N ⁽¹⁾	IO	DDRS 互补数据选通	G1	
DDR2_QS2P ⁽¹⁾	IO	DDRS 数据选通	H1	
DDR2_QS3N ⁽¹⁾	IO	DDRS 互补数据选通	D1	
DDR2_QS3P ⁽¹⁾	IO	DDRS 数据选通	E1	

(1) 此信号在 **AM69A94**、**AM6954** 器件上不受支持。请参阅器件比较表和引脚属性表，了解支持的 IP 和信号的完整列表。

(2) 必须在该引脚和 VSS 之间连接一个外部 $240\Omega \pm 1\%$ 电阻器。不应向该引脚施加外部电压。

- (3) 必须始终按递增顺序使用 DDRSS0、DDRSS1、DDRSS2 和 DDRSS3。例如，使用单个 LPDDR 元件时，该元件必须连接到 DDR0_* 接口。当使用两个 LPDDR 元件时，它们必须连接到 DDR0_* 和 DDR1_* 接口，依此类推。
- (4) 此 SoC 的 27mm 封装型号不提供 DDRSS2、DDRSS3 和 SERDES2。如果希望与使用 27mm 封装的系统具有软件兼容性，则应避免使用 DDRSS2/DDRSS3/SERDES2。

表 5-8. DDRSS3 信号说明

信号名称 [1] ⁽⁴⁾ ⁽³⁾	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
DDR3_CKN ⁽¹⁾	IO	DDRSS 差分时钟 (负)	B25	
DDR3_CKP ⁽¹⁾	IO	DDRSS 差分时钟 (正)	A24	
DDR3_RESETh ⁽¹⁾	IO	DDRSS 复位	C23	
DDR3_RET ⁽¹⁾	I	DDR 保持使能	G27	
DDR3_CA0 ⁽¹⁾	IO	DDRSS 命令地址	D25	
DDR3_CA1 ⁽¹⁾	IO	DDRSS 命令地址	B23	
DDR3_CA2 ⁽¹⁾	IO	DDRSS 命令地址	D24	
DDR3_CA3 ⁽¹⁾	IO	DDRSS 命令地址	C24	
DDR3_CA4 ⁽¹⁾	IO	DDRSS 命令地址	E23	
DDR3_CA5 ⁽¹⁾	IO	DDRSS 命令地址	F23	
DDR3_CAL0 ⁽¹⁾ ⁽²⁾	A	DDRSS IO 焊盘校准电阻	F18	
DDR3_CKE0 ⁽¹⁾	IO	DDRSS 时钟使能	C25	
DDR3_CKE1 ⁽¹⁾	IO	DDRSS 时钟使能	G24	
DDR3_CSn0_0 ⁽¹⁾	IO	DDRSS 片选	G23	
DDR3_CSn0_1 ⁽¹⁾	IO	DDRSS 片选	G25	
DDR3_CSn1_0 ⁽¹⁾	IO	DDRSS 片选	F25	
DDR3_CSn1_1 ⁽¹⁾	IO	DDRSS 片选	E24	
DDR3_DM0 ⁽¹⁾	IO	DDRSS 数据掩码	E18	
DDR3_DM1 ⁽¹⁾	IO	DDRSS 数据掩码	D21	
DDR3_DM2 ⁽¹⁾	IO	DDRSS 数据掩码	C28	
DDR3_DM3 ⁽¹⁾	IO	DDRSS 数据掩码	E30	
DDR3_DQ0 ⁽¹⁾	IO	DDRSS 数据	D18	
DDR3_DQ1 ⁽¹⁾	IO	DDRSS 数据	B18	
DDR3_DQ2 ⁽¹⁾	IO	DDRSS 数据	C19	
DDR3_DQ3 ⁽¹⁾	IO	DDRSS 数据	D19	
DDR3_DQ4 ⁽¹⁾	IO	DDRSS 数据	F20	
DDR3_DQ5 ⁽¹⁾	IO	DDRSS 数据	E20	
DDR3_DQ6 ⁽¹⁾	IO	DDRSS 数据	G19	
DDR3_DQ7 ⁽¹⁾	IO	DDRSS 数据	F19	
DDR3_DQ8 ⁽¹⁾	IO	DDRSS 数据	E21	
DDR3_DQ9 ⁽¹⁾	IO	DDRSS 数据	G21	
DDR3_DQ10 ⁽¹⁾	IO	DDRSS 数据	F22	
DDR3_DQ11 ⁽¹⁾	IO	DDRSS 数据	D22	
DDR3_DQ12 ⁽¹⁾	IO	DDRSS 数据	C22	
DDR3_DQ13 ⁽¹⁾	IO	DDRSS 数据	B21	
DDR3_DQ14 ⁽¹⁾	IO	DDRSS 数据	B20	
DDR3_DQ15 ⁽¹⁾	IO	DDRSS 数据	C20	
DDR3_DQ16 ⁽¹⁾	IO	DDRSS 数据	B28	
DDR3_DQ17 ⁽¹⁾	IO	DDRSS 数据	B27	

表 5-8. DDRSS3 信号说明 (续)

信号名称 [1] ⁽⁴⁾ ⁽³⁾	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
DDR3_DQ18 ⁽¹⁾	IO	DDRSS 数据	C26	
DDR3_DQ19 ⁽¹⁾	IO	DDRSS 数据	D26	
DDR3_DQ20 ⁽¹⁾	IO	DDRSS 数据	F26	
DDR3_DQ21 ⁽¹⁾	IO	DDRSS 数据	G26	
DDR3_DQ22 ⁽¹⁾	IO	DDRSS 数据	E27	
DDR3_DQ23 ⁽¹⁾	IO	DDRSS 数据	D27	
DDR3_DQ24 ⁽¹⁾	IO	DDRSS 数据	F29	
DDR3_DQ25 ⁽¹⁾	IO	DDRSS 数据	G29	
DDR3_DQ26 ⁽¹⁾	IO	DDRSS 数据	F28	
DDR3_DQ27 ⁽¹⁾	IO	DDRSS 数据	E28	
DDR3_DQ28 ⁽¹⁾	IO	DDRSS 数据	D29	
DDR3_DQ29 ⁽¹⁾	IO	DDRSS 数据	C29	
DDR3_DQ30 ⁽¹⁾	IO	DDRSS 数据	B30	
DDR3_DQ31 ⁽¹⁾	IO	DDRSS 数据	D30	
DDR3_DQS0N ⁽¹⁾	IO	DDRSS 互补数据选通	A19	
DDR3_DQS0P ⁽¹⁾	IO	DDRSS 数据选通	A18	
DDR3_DQS1N ⁽¹⁾	IO	DDRSS 互补数据选通	A22	
DDR3_DQS1P ⁽¹⁾	IO	DDRSS 数据选通	A21	
DDR3_DQS2N ⁽¹⁾	IO	DDRSS 互补数据选通	A27	
DDR3_DQS2P ⁽¹⁾	IO	DDRSS 数据选通	A26	
DDR3_DQS3N ⁽¹⁾	IO	DDRSS 互补数据选通	A30	
DDR3_DQS3P ⁽¹⁾	IO	DDRSS 数据选通	A29	

- (1) 此信号在 **AM69A94**、**AM6954** 器件上不受支持。请参阅器件比较表和引脚属性表，了解支持的 IP 和信号的完整列表。
(2) 必须在该引脚和 VSS 之间连接一个外部 $240\Omega \pm 1\%$ 电阻器。不应向该引脚施加外部电压。
(3) 必须始终按递增顺序使用 DDRSS0、DDRSS1、DDRSS2 和 DDRSS3。例如，使用单个 LPDDR 元件时，该元件必须连接到 DDR0_* 接口。当使用两个 LPDDR 元件时，它们必须连接到 DDR0_* 和 DDR1_* 接口，依此类推。
(4) 此 SoC 的 27mm 封装型号不提供 DDRSS2、DDRSS3 和 SERDES2。如果希望与使用 27mm 封装的系统具有软件兼容性，则应避免使用 DDRSS2/DDRSS3/SERDES2。

5.3.3 GPIO

5.3.3.1 MAIN 域

表 5-9. GPIO0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
GPIO0_0	IO	通用输入/输出	AN35	Y29
GPIO0_1	IO	通用输入/输出	AG36	P29
GPIO0_2	IO	通用输入/输出	AJ33	T29
GPIO0_3	IO	通用输入/输出	AF33	T31
GPIO0_4	IO	通用输入/输出	AH33	T32
GPIO0_5	IO	通用输入/输出	AG33	R33
GPIO0_6	IO	通用输入/输出	AK36	R30
GPIO0_7	IO	通用输入/输出	AG34	R29
GPIO0_8	IO	通用输入/输出	AJ35	R31
GPIO0_9	IO	通用输入/输出	AH34	G30
GPIO0_10	IO	通用输入/输出	AE33	U30

表 5-9. GPIO0 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
GPIO0_11	IO	通用输入/输出	AL32	P32
GPIO0_12	IO	通用输入/输出	AK37	E33
GPIO0_13	IO	通用输入/输出	AJ34	T30
GPIO0_14	IO	通用输入/输出	AK35	J30
GPIO0_15	IO	通用输入/输出	AK38	K31
GPIO0_16	IO	通用输入/输出	AF37	F32
GPIO0_17	IO	通用输入/输出	AG37	H32
GPIO0_18	IO	通用输入/输出	AK33	H33
GPIO0_19	IO	通用输入/输出	AC32	G31
GPIO0_20	IO	通用输入/输出	AC37	J31
GPIO0_21	IO	通用输入/输出	AD37	P33
GPIO0_22	IO	通用输入/输出	AE37	G32
GPIO0_23	IO	通用输入/输出	AC36	K32
GPIO0_24	IO	通用输入/输出	AE36	R32
GPIO0_25	IO	通用输入/输出	AF38	N33
GPIO0_26	IO	通用输入/输出	AE38	G29
GPIO0_27	IO	通用输入/输出	AJ37	G33
GPIO0_28	IO	通用输入/输出	AH38	H31
GPIO0_29	IO	通用输入/输出	AC33	G28
GPIO0_30	IO	通用输入/输出	AH37	F33
GPIO0_31	IO	通用输入/输出	AJ38	F31
GPIO0_32	IO	通用输入/输出	AK34	J32
GPIO0_33	IO	通用输入/输出	AG38	H30
GPIO0_34	IO	通用输入/输出	AF36	K33
GPIO0_35	IO	通用输入/输出	AE35	M31
GPIO0_36	IO	通用输入/输出	AC35	N30
GPIO0_37	IO	通用输入/输出	AG35	T33
GPIO0_38	IO	通用输入/输出	AH36	L32
GPIO0_39	IO	通用输入/输出	AF35	P30
GPIO0_40	IO	通用输入/输出	AD34	M32
GPIO0_41	IO	通用输入/输出	AJ36	L33
GPIO0_42	IO	通用输入/输出	AF34	U31
GPIO0_43	IO	通用输入/输出	AE34	M33
GPIO0_44	IO	通用输入/输出	AL33	P31
GPIO0_45	IO	通用输入/输出	AL34	N31
GPIO0_46	IO	通用输入/输出	AC34	U32
GPIO0_47	IO	通用输入/输出	AD33	N32
GPIO0_48	IO	通用输入/输出	AD38	H29
GPIO0_49	IO	通用输入/输出	AD36	L31
GPIO0_50	IO	通用输入/输出	AJ32	J33
GPIO0_51	IO	通用输入/输出	AM37	Y33
GPIO0_52	IO	通用输入/输出	AP38	Y32

表 5-9. GPIO0 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
GPIO0_53	IO	通用输入/输出	AN38	V31
GPIO0_54	IO	通用输入/输出	AM35	V30
GPIO0_55	IO	通用输入/输出	AM36	W31
GPIO0_56	IO	通用输入/输出	AN36	AA30
GPIO0_57	IO	通用输入/输出	AP37	Y30
GPIO0_58	IO	通用输入/输出	AR38	AA32
GPIO0_59	IO	通用输入/输出	AN37	W30
GPIO0_60	IO	通用输入/输出	AC38	F30
GPIO0_61	IO	通用输入/输出	AA32	E30
GPIO0_62	IO	通用输入/输出	AB34	F29
GPIO0_63	IO	通用输入/输出	AA33	F28
GPIO0_64	IO	通用输入/输出	AB38	D33
GPIO0_65	IO	通用输入/输出	AB36	E32

5.3.3.2 WKUP 域
表 5-10. WKUP_GPIO0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
WKUP_GPIO0_0	IO	通用输入/输出	H38	E15
WKUP_GPIO0_1	IO	通用输入/输出	J34	D16
WKUP_GPIO0_2	IO	通用输入/输出	J35	D18
WKUP_GPIO0_3	IO	通用输入/输出	J36	D19
WKUP_GPIO0_4	IO	通用输入/输出	H35	E16
WKUP_GPIO0_5	IO	通用输入/输出	K36	D20
WKUP_GPIO0_6	IO	通用输入/输出	L37	B15
WKUP_GPIO0_7	IO	通用输入/输出	L36	B17
WKUP_GPIO0_8	IO	通用输入/输出	L35	B19
WKUP_GPIO0_9	IO	通用输入/输出	L34	A15
WKUP_GPIO0_10	IO	通用输入/输出	L33	B18
WKUP_GPIO0_11	IO	通用输入/输出	M38	B21
WKUP_GPIO0_12	IO	通用输入/输出	J37	D17
WKUP_GPIO0_13	IO	通用输入/输出	K38	D21
WKUP_GPIO0_14	IO	通用输入/输出	H37	D15
WKUP_GPIO0_15	IO	通用输入/输出	K37	C16
WKUP_GPIO0_16	IO	通用输入/输出	E32	D8
WKUP_GPIO0_17	IO	通用输入/输出	D32	D10
WKUP_GPIO0_18	IO	通用输入/输出	C34	C10
WKUP_GPIO0_19	IO	通用输入/输出	B33	E10
WKUP_GPIO0_20	IO	通用输入/输出	B32	F9
WKUP_GPIO0_21	IO	通用输入/输出	C33	E9
WKUP_GPIO0_22	IO	通用输入/输出	C35	D11
WKUP_GPIO0_23	IO	通用输入/输出	D33	D9
WKUP_GPIO0_24	IO	通用输入/输出	D34	C9

表 5-10. WKUP_GPIO0 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
WKUP_GPIO0_25	IO	通用输入/输出	E34	C7
WKUP_GPIO0_26	IO	通用输入/输出	E33	C8
WKUP_GPIO0_27	IO	通用输入/输出	A32	F12
WKUP_GPIO0_28	IO	通用输入/输出	A33	F11
WKUP_GPIO0_29	IO	通用输入/输出	B34	F10
WKUP_GPIO0_30	IO	通用输入/输出	C32	E11
WKUP_GPIO0_31	IO	通用输入/输出	F32	B7
WKUP_GPIO0_32	IO	通用输入/输出	C31	B10
WKUP_GPIO0_33	IO	通用输入/输出	F31	B9
WKUP_GPIO0_34	IO	通用输入/输出	E35	B8
WKUP_GPIO0_35	IO	通用输入/输出	D31	B11
WKUP_GPIO0_36	IO	通用输入/输出	G31	A11
WKUP_GPIO0_37	IO	通用输入/输出	F33	A10
WKUP_GPIO0_38	IO	通用输入/输出	G32	A8
WKUP_GPIO0_39	IO	通用输入/输出	G33	A9
WKUP_GPIO0_40	IO	通用输入/输出	C38	B14
WKUP_GPIO0_41	IO	通用输入/输出	C37	C12
WKUP_GPIO0_42	IO	通用输入/输出	E38	A12
WKUP_GPIO0_43	IO	通用输入/输出	E37	B12
WKUP_GPIO0_44	IO	通用输入/输出	D38	A13
WKUP_GPIO0_45	IO	通用输入/输出	D37	B13
WKUP_GPIO0_46	IO	通用输入/输出	E36	A14
WKUP_GPIO0_47	IO	通用输入/输出	B37	C14
WKUP_GPIO0_48	IO	通用输入/输出	D36	D13
WKUP_GPIO0_49	IO	通用输入/输出	M33	A20
WKUP_GPIO0_50	IO	通用输入/输出	B36	D14
WKUP_GPIO0_51	IO	通用输入/输出	A35	E13
WKUP_GPIO0_52	IO	通用输入/输出	B35	F13
WKUP_GPIO0_53	IO	通用输入/输出	A36	E12
WKUP_GPIO0_54	IO	通用输入/输出	G38	F15
WKUP_GPIO0_55	IO	通用输入/输出	H36	E18
WKUP_GPIO0_56	IO	通用输入/输出	M37	A19
WKUP_GPIO0_57	IO	通用输入/输出	M36	B20
WKUP_GPIO0_58	IO	通用输入/输出	K35	C20
WKUP_GPIO0_59	IO	通用输入/输出	K34	C19
WKUP_GPIO0_60	IO	通用输入/输出	K33	E22
WKUP_GPIO0_61	IO	通用输入/输出	F38	C18
WKUP_GPIO0_62	IO	通用输入/输出	C36	D12
WKUP_GPIO0_63	IO	通用输入/输出	N33	A16
WKUP_GPIO0_64	IO	通用输入/输出	N35	D23
WKUP_GPIO0_65	IO	通用输入/输出	M35	D22
WKUP_GPIO0_66	IO	通用输入/输出	N34	A17

表 5-10. WKUP_GPIO0 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
WKUP_GPIO0_67	IO	通用输入/输出	M34	A18
WKUP_GPIO0_68	IO	通用输入/输出	F36	E21
WKUP_GPIO0_69	IO	通用输入/输出	J38	E14
WKUP_GPIO0_70	IO	通用输入/输出	F37	E19
WKUP_GPIO0_71	I	通用输入/输出	P36	E26
WKUP_GPIO0_72	I	通用输入/输出	V36	F25
WKUP_GPIO0_73	I	通用输入/输出	T34	F23
WKUP_GPIO0_74	I	通用输入/输出	T36	A28
WKUP_GPIO0_75	I	通用输入/输出	P34	E24
WKUP_GPIO0_76	I	通用输入/输出	R37	D27
WKUP_GPIO0_77	I	通用输入/输出	R33	A26
WKUP_GPIO0_78	I	通用输入/输出	V38	B27
WKUP_GPIO0_79	I	通用输入/输出	Y38	C32
WKUP_GPIO0_80	I	通用输入/输出	Y34	B33
WKUP_GPIO0_81	I	通用输入/输出	V34	B31
WKUP_GPIO0_82	I	通用输入/输出	W37	B29
WKUP_GPIO0_83	I	通用输入/输出	AA37	D31
WKUP_GPIO0_84	I	通用输入/输出	W33	A32
WKUP_GPIO0_85	I	通用输入/输出	U33	A30
WKUP_GPIO0_86	I	通用输入/输出	Y36	C28
WKUP_GPIO0_87	IO	通用输入/输出	G34	A21
WKUP_GPIO0_88	IO	通用输入/输出	L38	B16

5.3.4 I2C

5.3.4.1 MAIN 域

表 5-11. I2C0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
I2C0_SCL	IOD	I2C 时钟	AN36	AA30
I2C0_SDA	IOD	I2C 数据	AP37	Y30

表 5-12. I2C1 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
I2C1_SCL	IOD	I2C 时钟	AD36、AE34、AJ35	L31、M33、R31
I2C1_SDA	IOD	I2C 数据	AH34、AJ32、AL33	G30、J33、P31

表 5-13. I2C2 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
I2C2_SCL	IOD	I2C 时钟	AC32、AN38	G31、V31
I2C2_SDA	IOD	I2C 数据	AC37、AM35	J31、V30

表 5-14. I2C3 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
I2C3_SCL	IOD	I2C 时钟	AC38、AF38	F30、N33

表 5-14. I2C3 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
I2C3_SDA	IOD	I2C 数据	AA32、AE36	E30、R32

表 5-15. I2C4 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
I2C4_SCL	IOD	I2C 时钟	AA33、AG33、AG38	F28、H30、R33
I2C4_SDA	IOD	I2C 数据	AB34、AH33、AK34	F29、J32、T32

表 5-16. I2C5 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
I2C5_SCL	IOD	I2C 时钟	AC33、AG34	G28、R29
I2C5_SDA	IOD	I2C 数据	AH37、AK36	F33、R30

表 5-17. I2C6 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
I2C6_SCL	IOD	I2C 时钟	AB36、AN37	E32、W30
I2C6_SDA	IOD	I2C 数据	AB38、AR38	AA32、D33

5.3.4.2 MCU 域

表 5-18. MCU_I2C0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCU_I2C0_SCL	IOD	I2C 时钟	M35	D22
MCU_I2C0_SDA	IOD	I2C 数据	G34	A21

表 5-19. MCU_I2C1 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCU_I2C1_SCL	IOD	I2C 时钟	L35、L37	B15、B19
MCU_I2C1_SDA	IOD	I2C 数据	L34、L36	A15、B17

5.3.4.3 WKUP 域

表 5-20. WKUP_I2C0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
WKUP_I2C0_SCL	IOD	I2C 时钟	N33	A16
WKUP_I2C0_SDA	IOD	I2C 数据	N35	D23

5.3.5 I3C

5.3.5.1 MCU 域

表 5-21. MCU_I3C0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCU_I3C0_SCL	IO	I3C 时钟	L35	B19
MCU_I3C0_SDA	IO	I3C 数据	L34	A15
MCU_I3C0_SDAPULLEN	OD	I3C 数据拉动使能	L38、M38	B16、B21

5.3.6 MCAN

5.3.6.1 MAIN 域

表 5-22. MCAN0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCAN0_RX	I	MCAN 接收数据	AE38	G29
MCAN0_TX	O	MCAN 发送数据	AF38	N33

表 5-23. MCAN1 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCAN1_RX	I	MCAN 接收数据	AH38、AJ32	H31、J33
MCAN1_TX	O	MCAN 发送数据	AJ37	G33

表 5-24. MCAN2 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCAN2_RX	I	MCAN 接收数据	AH37	F33
MCAN2_TX	O	MCAN 发送数据	AC33	G28

表 5-25. MCAN3 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCAN3_RX	I	MCAN 接收数据	AK34	J32
MCAN3_TX	O	MCAN 发送数据	AJ38	F31

表 5-26. MCAN4 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCAN4_RX	I	MCAN 接收数据	AF36	K33
MCAN4_TX	O	MCAN 发送数据	AG38	H30

表 5-27. MCAN5 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCAN5_RX	I	MCAN 接收数据	AC35、AK38	K31、N30
MCAN5_TX	O	MCAN 发送数据	AE35、AK35	J30、M31

表 5-28. MCAN6 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCAN6_RX	I	MCAN 接收数据	AG37、AH36	H32、L32
MCAN6_TX	O	MCAN 发送数据	AF37、AG35	F32、T33

表 5-29. MCAN7 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCAN7_RX	I	MCAN 接收数据	AC32、AD34	G31、M32
MCAN7_TX	O	MCAN 发送数据	AF35、AK33	H33、P30

表 5-30. MCAN8 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCAN8_RX	I	MCAN 接收数据	AD37、AF34	P33、U31
MCAN8_TX	O	MCAN 发送数据	AC37、AJ36	J31、L33

表 5-31. MCAN9 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCAN9_RX	I	MCAN 接收数据	AC36、AL33	K32、P31
MCAN9_TX	O	MCAN 发送数据	AE34、AE37	G32、M33

表 5-32. MCAN10 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCAN10_RX	I	MCAN 接收数据	AC34	U32
MCAN10_TX	O	MCAN 发送数据	AL34	N31

表 5-33. MCAN11 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCAN11_RX	I	MCAN 接收数据	AD38	H29
MCAN11_TX	O	MCAN 发送数据	AD33	N32

表 5-34. MCAN12 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCAN12_RX	I	MCAN 接收数据	AJ33、AK37	E33、T29
MCAN12_TX	O	MCAN 发送数据	AD36、AG36	L31、P29

表 5-35. MCAN13 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCAN13_RX	I	MCAN 接收数据	AH33、AN37	T32、W30
MCAN13_TX	O	MCAN 发送数据	AF33、AR38	AA32、T31

表 5-36. MCAN14 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCAN14_RX	I	MCAN 接收数据	AK36、AP38	R30、Y32
MCAN14_TX	O	MCAN 发送数据	AG33、AM37	R33、Y33

表 5-37. MCAN15 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCAN15_RX	I	MCAN 接收数据	AB36、AJ35	E32、R31
MCAN15_TX	O	MCAN 发送数据	AB38、AG34	D33、R29

表 5-38. MCAN16 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCAN16_RX	I	MCAN 接收数据	AE33	U30
MCAN16_TX	O	MCAN 发送数据	AH34	G30

表 5-39. MCAN17 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCAN17_RX	I	MCAN 接收数据	AE36、AJ34	R32、T30
MCAN17_TX	O	MCAN 发送数据	AL32	P32

5.3.6.2 MCU 域

表 5-40. MCU_MCAN0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCU_MCAN0_RX	I	MCAN 接收数据	F38	C18
MCU_MCAN0_TX	O	MCAN 发送数据	K33	E22

表 5-41. MCU_MCAN1 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCU_MCAN1_RX	I	MCAN 接收数据	K36	D20
MCU_MCAN1_TX	O	MCAN 发送数据	H35	E16

5.3.7 MCSPI

5.3.7.1 MAIN 域

表 5-42. MCSPI0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
SPI0_CLK	IO	SPI 时钟	AN38	V31
SPI0_CS0	IO	SPI 片选 0	AM37	Y33
SPI0_CS1	IO	SPI 片选 1	AP38	Y32
SPI0_CS2	IO	SPI 片选 2	AJ35	R31
SPI0_CS3	IO	SPI 片选 3	AE33	U30
SPI0_D0	IO	SPI 数据 0	AM35	V30
SPI0_D1	IO	SPI 数据 1	AM36	W31

表 5-43. MCSPI1 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
SPI1_CLK	IO	SPI 时钟	AB38	D33
SPI1_CS0	IO	SPI 片选 0	AC38	F30
SPI1_CS1	IO	SPI 片选 1	AA32	E30
SPI1_CS2	IO	SPI 片选 2	AB34	F29
SPI1_CS3	IO	SPI 片选 3	AH34	G30
SPI1_D0	IO	SPI 数据 0	AA33	F28
SPI1_D1	IO	SPI 数据 1	AB36	E32

表 5-44. MCSPI2 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
SPI2_CLK	IO	SPI 时钟	AD34	M32
SPI2_CS0	IO	SPI 片选 0	AJ36	L33
SPI2_CS1	IO	SPI 片选 1	AF35	P30
SPI2_CS2	IO	SPI 片选 2	AF37	F32
SPI2_CS3	IO	SPI 片选 3	AG37	H32

表 5-44. MCSPI2 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
SPI2_D0	IO	SPI 数据 0	AF34	U31
SPI2_D1	IO	SPI 数据 1	AE34	M33

表 5-45. MCSPI3 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
SPI3_CLK	IO	SPI 时钟	AD38	H29
SPI3_CS0	IO	SPI 片选 0	AD33	N32
SPI3_CS1	IO	SPI 片选 1	AJ38	F31
SPI3_CS2	IO	SPI 片选 2	AF36	K33
SPI3_CS3	IO	SPI 片选 3	AC34	U32
SPI3_D0	IO	SPI 数据 0	AC32	G31
SPI3_D1	IO	SPI 数据 1	AC37	J31

表 5-46. MCSPI5 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
SPI5_CLK	IO	SPI 时钟	AJ38	F31
SPI5_CS0	IO	SPI 片选 0	AE38	G29
SPI5_CS1	IO	SPI 片选 1	AF38	N33
SPI5_CS2	IO	SPI 片选 2	AD37	P33
SPI5_CS3	IO	SPI 片选 3	AE37	G32
SPI5_D0	IO	SPI 数据 0	AH38	H31
SPI5_D1	IO	SPI 数据 1	AF36	K33

表 5-47. MCSPI6 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
SPI6_CLK	IO	SPI 时钟	AK37	E33
SPI6_CS0	IO	SPI 片选 0	AJ34	T30
SPI6_CS1	IO	SPI 片选 1	AH37	F33
SPI6_CS2	IO	SPI 片选 2	AK34	J32
SPI6_CS3	IO	SPI 片选 3	AG38	H30
SPI6_D0	IO	SPI 数据 0	AD36	L31
SPI6_D1	IO	SPI 数据 1	AC33	G28

表 5-48. MCSPI7 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
SPI7_CLK	IO	SPI 时钟	AF37	F32
SPI7_CS0	IO	SPI 片选 0	AG37	H32
SPI7_CS1	IO	SPI 片选 1	AD37	P33
SPI7_CS2	IO	SPI 片选 2	AE37	G32
SPI7_CS3	IO	SPI 片选 3	AL32	P32
SPI7_D0	IO	SPI 数据 0	AE38	G29
SPI7_D1	IO	SPI 数据 1	AJ38	F31

5.3.7.2 MCU 域

表 5-49. MCU_MCSPi0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCU_SPI0_CLK	IO	SPI 时钟	G38	F15
MCU_SPI0_CS0	IO	SPI 片选 0	F37	E19
MCU_SPI0_CS1	IO	SPI 片选 1	F33、J37	A10、D17
MCU_SPI0_CS2	IO	SPI 片选 2	G33、H37	A9、D15
MCU_SPI0_CS3	IO	SPI 片选 3	H35	E16
MCU_SPI0_D0	IO	SPI 数据 0	H36	E18
MCU_SPI0_D1	IO	SPI 数据 1	J38	E14

表 5-50. MCU_MCSPi1 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCU_SPI1_CLK	IO	SPI 时钟	H38	E15
MCU_SPI1_CS0	IO	SPI 片选 0	J36	D19
MCU_SPI1_CS1	IO	SPI 片选 1	D31、K38	B11、D21
MCU_SPI1_CS2	IO	SPI 片选 2	G31、K37	A11、C16
MCU_SPI1_CS3	IO	SPI 片选 3	K36	D20
MCU_SPI1_D0	IO	SPI 数据 0	J34	D16
MCU_SPI1_D1	IO	SPI 数据 1	J35	D18

5.3.8 UART

5.3.8.1 MAIN 域

表 5-51. UART0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
UART0_CTSn	I	UART 允许发送 (低电平有效)	AC32、AC38	F30、G31
UART0_DCDn	I	UART 数据载波检测 (低电平有效)	AJ33	T29
UART0_DSRn	I	UART 数据集就绪 (低电平有效)	AF33	T31
UART0_DTRn	O	UART 数据终端就绪 (低电平有效)	AH33	T32
UART0_RIn	I	UART 振铃指示器	AG33	R33
UART0_RTSn	O	UART 请求发送 (低电平有效)	AB38、AC37、AP38	D33、J31、Y32
UART0_RXD	I	UART 接收数据	AD33	N32
UART0_TXD	O	UART 发送数据	AD38	H29

表 5-52. UART1 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
UART1_CTSn	I	UART 允许发送 (低电平有效)	AC36、AN38	K32、V31
UART1_RTSn	O	UART 请求发送 (低电平有效)	AE36、AM35	R32、V30
UART1_RXD	I	UART 接收数据	AD37	P33
UART1_TXD	O	UART 发送数据	AE37	G32

表 5-53. UART2 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
UART2_CTSn	I	UART 允许发送 (低电平有效)	AD36	L31

表 5-53. UART2 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
UART2_RTSn	O	UART 请求发送 (低电平有效)	AJ32	J33
UART2_RXD	I	UART 接收数据	AB34、AF38、AM35	F29、N33、V30
UART2_TXD	O	UART 发送数据	AA33、AE38、AM36	F28、G29、W31

表 5-54. UART3 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
UART3_CTSn	I	UART 允许发送 (低电平有效)	AJ38	F31
UART3_RTSn	O	UART 请求发送 (低电平有效)	AH38	H31
UART3_RXD	I	UART 接收数据	AC33、AD36、AR38	AA32、G28、L31
UART3_TXD	O	UART 发送数据	AH37、AJ32、AN37	F33、J33、W30

表 5-55. UART4 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
UART4_CTSn	I	UART 允许发送 (低电平有效)	AB38、AG35、AK33	D33、H33、T33
UART4_RTSn	O	UART 请求发送 (低电平有效)	AB36、AC34、AH36	E32、L32、U32
UART4_RXD	I	UART 接收数据	AB34、AE35、 AF37、AL34	F29、F32、M31、 N31
UART4_TXD	O	UART 发送数据	AA33、AC35、 AF33、AG37	F28、H32、N30、 T31

表 5-56. UART5 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
UART5_CTSn	I	UART 允许发送 (低电平有效)	AB34、AJ36	F29、L33
UART5_RTSn	O	UART 请求发送 (低电平有效)	AA33、AF34	F28、U31
UART5_RXD	I	UART 接收数据	AC38、AF35、AJ33	F30、P30、T29
UART5_TXD	O	UART 发送数据	AA32、AD34、AG36	E30、M32、P29

表 5-57. UART6 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
UART6_CTSn	I	UART 允许发送 (低电平有效)	AF38	N33
UART6_RTSn	O	UART 请求发送 (低电平有效)	AE38	G29
UART6_RXD	I	UART 接收数据	AC36、AG33、AK37	E33、K32、R33
UART6_TXD	O	UART 发送数据	AE36、AH33、AJ37	G33、R32、T32

表 5-58. UART7 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
UART7_CTSn	I	UART 允许发送 (低电平有效)	AB34	F29
UART7_RTSn	O	UART 请求发送 (低电平有效)	AA33	F28
UART7_RXD	I	UART 接收数据	AC38、AJ36、AL32	F30、L33、P32
UART7_TXD	O	UART 发送数据	AA32、AF34、AJ34	E30、T30、U31

表 5-59. UART8 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
UART8_CTSn	I	UART 允许发送 (低电平有效)	AF37	F32
UART8_RTSn	O	UART 请求发送 (低电平有效)	AG37	H32
UART8_RXD	I	UART 接收数据	AB38、AE34、 AK35、AP38	D33、J30、M33、 Y32
UART8_TXD	O	UART 发送数据	AB36、AK38、 AL33、AN38	E32、K31、P31、 V31

表 5-60. UART9 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
UART9_CTSn	I	UART 允许发送 (低电平有效)	AK33、AK37	E33、H33
UART9_RTSn	O	UART 请求发送 (低电平有效)	AC34、AJ34	T30、U32
UART9_RXD	I	UART 接收数据	AC32、AG34	G31、R29
UART9_TXD	O	UART 发送数据	AC37、AK36	J31、R30

5.3.8.2 MCU 域

表 5-61. MCU_UART0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCU_UART0_CTSn	I	UART 允许发送 (低电平有效)	F33、H37	A10、D15
MCU_UART0_RTSn	O	UART 请求发送 (低电平有效)	G33、K37	A9、C16
MCU_UART0_RXD	I	UART 接收数据	D31、K38、M38	B11、B21、D21
MCU_UART0_TXD	O	UART 发送数据	G31、J37、L33	A11、B18、D17

5.3.8.3 WKUP 域

表 5-62. WKUP_UART0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
WKUP_UART0_CTSn	I	UART 允许发送 (低电平有效)	L37	B15
WKUP_UART0_RTSn	O	UART 请求发送 (低电平有效)	L36	B17
WKUP_UART0_RXD	I	UART 接收数据	K35	C20
WKUP_UART0_TXD	O	UART 发送数据	K34	C19

5.3.9 MDIO

5.3.9.1 MAIN 域

表 5-63. MDIO0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MDIO0_MDC	O	MDIO 时钟	AD38	H29
MDIO0_MDIO	IO	MDIO 数据	AD33	N32

表 5-64. MDIO1 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MDIO1_MDC	O	MDIO 时钟	AE37	G32
MDIO1_MDIO	IO	MDIO 数据	AC36	K32

5.3.9.2 MCU 域

表 5-65. MCU_MDIO0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCU_MDIO0_MDC	O	MDIO 时钟	A36	E12
MCU_MDIO0_MDIO	IO	MDIO 数据	B35	F13

5.3.10 UFS

5.3.10.1 MAIN 域

表 5-66. UFS0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
UFS0_REF_CLK	I	UFS 基准时钟	AM7	AJ5
UFS0_RSTn	I	UFS 复位	AM8	AJ7
UFS0_RX_DN0	I	UFS 接收数据 (负)	AM4	AK5
UFS0_RX_DN1	I	UFS 接收数据 (负)	AM1	AL4
UFS0_RX_DP0	I	UFS 接收数据 (正)	AM5	AK6
UFS0_RX_DP1	I	UFS 接收数据 (正)	AM2	AL5
UFS0_TX_DN0	I	UFS 发送数据 (负)	AL2	AN2
UFS0_TX_DN1	I	UFS 发送数据 (负)	AN2	AM3
UFS0_TX_DP0	I	UFS 发送数据 (正)	AL3	AN3
UFS0_TX_DP1	I	UFS 发送数据 (正)	AN3	AM4

5.3.11 CPSW2G

5.3.11.1 MAIN 域

表 5-67. CPSW2G0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
CLKOUT	IO	RMII 时钟输出	AF34	U31
RGMII1_RXC	I	RGMII 接收时钟	AL33	P31
RGMII1_RX_CTL	I	RGMII 接收控制	AE34	M33
RGMII1_TXC	O	RGMII 发送时钟	AL34	N31
RGMII1_TX_CTL	O	RGMII 发送控制	AF35	P30
RGMII1_RD0	I	RGMII 接收数据 0	AC34	U32
RGMII1_RD1	I	RGMII 接收数据 1	AD34	M32
RGMII1_RD2	I	RGMII 接收数据 2	AJ36	L33
RGMII1_RD3	I	RGMII 接收数据 3	AF34	U31
RGMII1_TD0	O	RGMII 发送数据 0	AE35	M31
RGMII1_TD1	O	RGMII 发送数据 1	AC35	N30
RGMII1_TD2	O	RGMII 发送数据 2	AG35	T33
RGMII1_TD3	O	RGMII 发送数据 3	AH36	L32
RMII1_CRD_DV	I	RMII 载波侦听/数据有效	AH36	L32
RMII1_RX_ER	I	RMII 接收数据错误	AF35	P30
RMII1_TX_EN	O	RMII 发送使能	AE34	M33
RMII1_RXD0	I	RMII 接收数据 0	AC35	N30
RMII1_RXD1	I	RMII 接收数据 1	AG35	T33
RMII1_TXD0	O	RMII 发送数据 0	AD34	M32

表 5-67. CPSW2G0 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
RMII1_TXD1	O	RMII 发送数据 1	AL33	P31
RMII_REF_CLK	I	RMII 基准时钟	AJ36	L33

5.3.11.2 MCU 域

表 5-68. MCU_CPSW2G0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCU_RGMII1_RXC	I	RGMII 接收时钟	B37	C14
MCU_RGMII1_RX_CTL	I	RGMII 接收控制	C37	C12
MCU_RGMII1_TXC	O	RGMII 发送时钟	E36	A14
MCU_RGMII1_TX_CTL	O	RGMII 发送控制	C38	B14
MCU_RGMII1_RD0	I	RGMII 接收数据 0	A35	E13
MCU_RGMII1_RD1	I	RGMII 接收数据 1	B36	D14
MCU_RGMII1_RD2	I	RGMII 接收数据 2	C36	D12
MCU_RGMII1_RD3	I	RGMII 接收数据 3	D36	D13
MCU_RGMII1_TD0	O	RGMII 发送数据 0	D37	B13
MCU_RGMII1_TD1	O	RGMII 发送数据 1	D38	A13
MCU_RGMII1_TD2	O	RGMII 发送数据 2	E37	B12
MCU_RGMII1_TD3	O	RGMII 发送数据 3	E38	A12
MCU_RMII1_CRS_DV	I	RMII 载波侦听/数据有效	C38	B14
MCU_RMII1_REF_CLK	I	RMII 基准时钟	B37	C14
MCU_RMII1_RX_ER	I	RMII 接收数据错误	C37	C12
MCU_RMII1_TX_EN	O	RMII 发送使能	E36	A14
MCU_RMII1_RXD0	I	RMII 接收数据 0	A35	E13
MCU_RMII1_RXD1	I	RMII 接收数据 1	B36	D14
MCU_RMII1_TXD0	O	RMII 发送数据 0	D37	B13
MCU_RMII1_TXD1	O	RMII 发送数据 1	D38	A13

5.3.12 SGMII

5.3.12.1 MAIN 域

表 5-69. CPSW9X0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
SGMII1_RXN0 ⁽¹⁾	I	SGMII 接收 (负)	AU2、AU20	AM6
SGMII1_RXP0 ⁽¹⁾	I	SGMII 接收 (正)	AU21、AU3	AM7
SGMII1_TXN0 ⁽¹⁾	O	SGMII 发送 (负)	AR2、AR20	AK8
SGMII1_TXP0 ⁽¹⁾	O	SGMII 发送 (正)	AR21、AR3	AK9
SGMII2_RXN0 ⁽¹⁾	I	SGMII 接收 (负)	AT1、AT19	AL7
SGMII2_RXP0 ⁽¹⁾	I	SGMII 接收 (正)	AT2、AT20	AL8
SGMII2_TXN0 ⁽¹⁾	O	SGMII 发送 (负)	AP1、AP19	AJ9
SGMII2_TXP0 ⁽¹⁾	O	SGMII 发送 (正)	AP2、AP20	AJ10
SGMII3_RXN0	I	SGMII 接收 (负)	AU5	AL10
SGMII3_RXP0	I	SGMII 接收 (正)	AU6	AL11
SGMII3_TXN0	O	SGMII 发送 (负)	AV6	AK11

表 5-69. CPSW9X0 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
SGMII3_TXP0	O	SGMII 发送 (正)	AV7	AK12
SGMII4_RXN0	I	SGMII 接收 (负)	AT4	AN8
SGMII4_RXP0	I	SGMII 接收 (正)	AT5	AN9
SGMII4_TXN0	O	SGMII 发送 (负)	AR5	AM9
SGMII4_TXP0	O	SGMII 发送 (正)	AR6	AM10
SGMII5_RXN0 ⁽¹⁾	I	SGMII 接收 (负)	AR14、AU23	AN17
SGMII5_RXP0 ⁽¹⁾	I	SGMII 接收 (正)	AR15、AU24	AN18
SGMII5_TXN0 ⁽¹⁾	O	SGMII 发送 (负)	AP13、AV24	AJ21
SGMII5_TXP0 ⁽¹⁾	O	SGMII 发送 (正)	AP14、AV25	AJ22
SGMII6_RXN0 ⁽¹⁾	I	SGMII 接收 (负)	AT22、AU14	AL19
SGMII6_RXP0 ⁽¹⁾	I	SGMII 接收 (正)	AT23、AU15	AL20
SGMII6_TXN0 ⁽¹⁾	O	SGMII 发送 (负)	AR23、AT13	AM18
SGMII6_TXP0 ⁽¹⁾	O	SGMII 发送 (正)	AR24、AT14	AM19
SGMII7_RXN0 ⁽¹⁾	I	SGMII 接收 (负)	AR17、AU20	AK23
SGMII7_RXP0 ⁽¹⁾	I	SGMII 接收 (正)	AR18、AU21	AK24
SGMII7_TXN0 ⁽¹⁾	O	SGMII 发送 (负)	AR20、AT16	AN20
SGMII7_TXP0 ⁽¹⁾	O	SGMII 发送 (正)	AR21、AT17	AN21
SGMII8_RXN0 ⁽¹⁾	I	SGMII 接收 (负)	AT19、AU17	AM21
SGMII8_RXP0 ⁽¹⁾	I	SGMII 接收 (正)	AT20、AU18	AM22
SGMII8_TXN0 ⁽¹⁾	O	SGMII 发送 (负)	AP19、AV18	AL22
SGMII8_TXP0 ⁽¹⁾	O	SGMII 发送 (正)	AP20、AV19	AL23

(1) 此信号在 AM69A94、AM6954 器件上不受支持。请参阅器件比较表和引脚属性表，了解支持的 IP 和信号的完整列表。

5.3.13 ECAP

5.3.13.1 MAIN 域

表 5-70. ECAP0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
ECAP0_IN_APWM_OUT	IO	增强型捕获 (ECAP) 输入或辅助 PWM (APWM) 输出	AB34、AD36	F29、L31

表 5-71. ECAP1 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
ECAP1_IN_APWM_OUT	IO	增强型捕获 (ECAP) 输入或辅助 PWM (APWM) 输出	AA33、AR38	AA32、F28

表 5-72. ECAP2 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
ECAP2_IN_APWM_OUT	IO	增强型捕获 (ECAP) 输入或辅助 PWM (APWM) 输出	AN37	W30

5.3.14 EQEP

5.3.14.1 MAIN 域

表 5-73. EQEP0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
EQEP0_A	I	EQEP 正交输入 A	AF34	U31
EQEP0_B	I	EQEP 正交输入 B	AE34	M33
EQEP0_I	IO	EQEP 索引	AD33	N32
EQEP0_S	IO	EQEP 选通	AC34	U32

表 5-74. EQEP1 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
EQEP1_A	I	EQEP 正交输入 A	AL33	P31
EQEP1_B	I	EQEP 正交输入 B	AL34	N31
EQEP1_I	IO	EQEP 索引	AK37	E33
EQEP1_S	IO	EQEP 选通	AD38	H29

表 5-75. EQEP2 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
EQEP2_A	I	EQEP 正交输入 A	AK33	H33
EQEP2_B	I	EQEP 正交输入 B	AC37	J31
EQEP2_I	IO	EQEP 索引	AC36	K32
EQEP2_S	IO	EQEP 选通	AD37	P33

5.3.15 EPWM

5.3.15.1 MAIN 域

表 5-76. EPWM 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
EHRPWM_SOCA	O	EHRPWM 转换启动 A	AE37	G32
EHRPWM_SOCB	O	EHRPWM 转换启动 B	AD34	M32
EHRPWM_TZn_IN0	I	EHRPWM 触发区输入 0 (低电平有效)	AJ38	F31
EHRPWM_TZn_IN1	I	EHRPWM 触发区输入 1 (低电平有效)	AC32	G31
EHRPWM_TZn_IN2	I	EHRPWM 触发区输入 2 (低电平有效)	AK35	J30
EHRPWM_TZn_IN3	I	EHRPWM 触发区输入 3 (低电平有效)	AC35	N30
EHRPWM_TZn_IN4	I	EHRPWM 触发区输入 4 (低电平有效)	AF36	K33
EHRPWM_TZn_IN5	I	EHRPWM 触发区输入 5 (低电平有效)	AJ37	G33

表 5-77. EPWM0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
EHRPWM0_A	IO	EHRPWM 输出 A	AA32、AE38、AM37	E30、G29、Y33
EHRPWM0_B	IO	EHRPWM 输出 B	AC38、AF38	F30、N33
EHRPWM0_SYNCI	I	从外部引脚到 EHRPWM 模块的同步输入	AH38	H31
EHRPWM0_SYNCO	O	从 EHRPWM 模块到外部引脚的同步输出	AG37	H32

表 5-78. EPWM1 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
EHRPWM1_A	IO	EHRPWM 输出 A	AA33、AE36、AP38	F28、R32、Y32
EHRPWM1_B	IO	EHRPWM 输出 B	AB34、AC33	F29、G28

表 5-79. EPWM2 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
EHRPWM2_A	IO	EHRPWM 输出 A	AB36、AF37、AN38	E32、F32、V31
EHRPWM2_B	IO	EHRPWM 输出 B	AB38、AK38	D33、K31

表 5-80. EPWM3 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
EHRPWM3_A	IO	EHRPWM 输出 A	AC38、AE35、AM35	F30、M31、V30
EHRPWM3_B	IO	EHRPWM 输出 B	AF35	P30
EHRPWM3_SYNCI	I	从外部引脚到 EHRPWM 模块的同步输入	AH36	L32
EHRPWM3_SYNCO	O	从 EHRPWM 模块到外部引脚的同步输出	AG35	T33

表 5-81. EPWM4 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
EHRPWM4_A	IO	EHRPWM 输出 A	AB34、AJ36、AM36	F29、L33、W31
EHRPWM4_B	IO	EHRPWM 输出 B	AH37	F33

表 5-82. EPWM5 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
EHRPWM5_A	IO	EHRPWM 输出 A	AB38、AG38	D33、H30
EHRPWM5_B	IO	EHRPWM 输出 B	AK34	J32

5.3.16 USB

5.3.16.1 MAIN 域

表 5-83. USB0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
USB0_DM	IO	USB 2.0 差分数据 (负)	AP16	AH16
USB0_DP	IO	USB 2.0 差分数据 (正)	AP17	AH17
USB0_DRVBUS	O	USB VBUS 控制输出 (高电平有效)	AE35、AL32、AN37	M31、P32、W30
USB0_ID	A	USB 2.0 双角色设备角色选择	AN17	AH20
USB0_RCALIB ⁽²⁾	A	连接到校准电阻的引脚	AN18	AH22
USB0_VBUS ⁽³⁾	A	USB 电平转换的 VBUS 检测器	AN15	AG19
USB0_SSRX1N ⁽¹⁾	I	SERDES_USB 差分接收数据 (负)	AR11、AR17	AK23、AN15
USB0_SSRX1P ⁽¹⁾	I	SERDES_USB 差分接收数据 (正)	AR12、AR18	AK24、AN14
USB0_SSRX2N ⁽¹⁾	I	SERDES_USB 差分接收数据 (负)	AU11、AU17	AL17、AM21
USB0_SSRX2P ⁽¹⁾	I	SERDES_USB 差分接收数据 (正)	AU12、AU18	AL16、AM22
USB0_SSTX1N ⁽¹⁾	O	SERDES_USB 差分发送数据 (负)	AT16、AV9	AM16、AN20
USB0_SSTX1P ⁽¹⁾	O	SERDES_USB 差分发送数据 (正)	AT17、AV10	AM15、AN21
USB0_SSTX2N ⁽¹⁾	O	SERDES_USB 差分发送数据 (负)	AV12、AV18	AK18、AL22

表 5-83. USB0 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
USB0_SSTX2P (1)	O	SERDES_USB 差分发送数据 (正)	AV13、AV19	AK17、AL23

- (1) 在 AM69A94、AM6954 器件上此信号仅支持引脚多路复用选项的一个子集。请参阅器件比较表和引脚属性表，了解支持的 IP 和信号的完整列表。
 (2) 即使未使用该引脚，也必须在该引脚和 VSS 之间连接一个外部 500 Ω ±1% 电阻器
 (3) 需要使用外部电阻分压器来限制施加到该器件引脚的电压。有关更多信息，请参阅 *USB VBUS 设计指南*。

5.3.17 显示端口

5.3.17.1 MAIN 域

表 5-84. DP0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
DP0_AUXN	IO	显示端口差分辅助数据 (负)	AP22	AJ25
DP0_AUXP	IO	显示端口差分辅助数据 (正)	AP23	AJ24
DP0_HPDP	I	显示端口热插拔检测	AC34、AG33、AM37	R33、U32、Y33
DP0_TXN0	O	显示端口差分传输 (负)	AP13	AJ21
DP0_TXN1	O	显示端口差分传输 (负)	AT13	AM18
DP0_TXN2	O	显示端口差分传输 (负)	AT16	AN20
DP0_TXN3	O	显示端口差分传输 (负)	AV18	AL22
DP0_TXP0	O	显示端口差分传输 (正)	AP14	AJ22
DP0_TXP1	O	显示端口差分传输 (正)	AT14	AM19
DP0_TXP2	O	显示端口差分传输 (正)	AT17	AN21
DP0_TXP3	O	显示端口差分传输 (正)	AV19	AL23

5.3.18 PCIE

5.3.18.1 MAIN 域

表 5-85. PCIE 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
PCIE0_CLKREQn	IO	PCIE 时钟请求信号	AC34	U32
PCIE1_CLKREQn	IO	PCIE 时钟请求信号	AC38、AR38	AA32、F30
PCIE2_CLKREQn (1)	IO	PCIE 时钟请求信号	AB38、AL33	D33、P31
PCIE3_CLKREQn (1)	IO	PCIE 时钟请求信号	AB36、AL34	E32、N31
PCIE0_RXN0	I	SERDES_PCIE 差分接收数据 (负)	AU5	AL10
PCIE0_RXN1	I	SERDES_PCIE 差分接收数据 (负)	AT4	AN8
PCIE0_RXN2	I	SERDES_PCIE 差分接收数据 (负)	AU2	AM6
PCIE0_RXN3	I	SERDES_PCIE 差分接收数据 (负)	AT1	AL7
PCIE0_RXP0	I	SERDES_PCIE 差分接收数据 (正)	AU6	AL11
PCIE0_RXP1	I	SERDES_PCIE 差分接收数据 (正)	AT5	AN9
PCIE0_RXP2	I	SERDES_PCIE 差分接收数据 (正)	AU3	AM7
PCIE0_RXP3	I	SERDES_PCIE 差分接收数据 (正)	AT2	AL8
PCIE0_TXN0	O	SERDES_PCIE 差分发送数据 (负)	AV6	AK11
PCIE0_TXN1	O	SERDES_PCIE 差分发送数据 (负)	AR5	AM9
PCIE0_TXN2	O	SERDES_PCIE 差分发送数据 (负)	AR2	AK8
PCIE0_TXN3	O	SERDES_PCIE 差分发送数据 (正)	AP1	AJ9
PCIE0_TXP0	O	SERDES_PCIE 差分发送数据 (正)	AV7	AK12
PCIE0_TXP1	O	SERDES_PCIE 差分发送数据 (正)	AR6	AM10

表 5-85. PCIE 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
PCIE0_TXP2	O	SERDES_PCIE 差分发送数据 (正)	AR3	AK9
PCIE0_TXP3	O	SERDES_PCIE 差分发送数据 (正)	AP2	AJ10
PCIE1_RXN0 ⁽¹⁾	I	SERDES_PCIE 差分接收数据 (负)	AR8	AM12
PCIE1_RXN1 ⁽¹⁾	I	SERDES_PCIE 差分接收数据 (负)	AT10	AL13
PCIE1_RXN2 ⁽¹⁾	I	SERDES_PCIE 差分接收数据 (负)	AR11	AN15
PCIE1_RXN3 ⁽¹⁾	I	SERDES_PCIE 差分接收数据 (负)	AU11	AL17
PCIE1_RXP0 ⁽¹⁾	I	SERDES_PCIE 差分接收数据 (正)	AR9	AM13
PCIE1_RXP1 ⁽¹⁾	I	SERDES_PCIE 差分接收数据 (正)	AT11	AL14
PCIE1_RXP2 ⁽¹⁾	I	SERDES_PCIE 差分接收数据 (正)	AR12	AN14
PCIE1_RXP3 ⁽¹⁾	I	SERDES_PCIE 差分接收数据 (正)	AU12	AL16
PCIE1_TXN0 ⁽¹⁾	O	SERDES_PCIE 差分发送数据 (负)	AT7	AN11
PCIE1_TXN1 ⁽¹⁾	O	SERDES_PCIE 差分发送数据 (负)	AP10	AJ19
PCIE1_TXN2 ⁽¹⁾	O	SERDES_PCIE 差分发送数据 (负)	AV9	AM16
PCIE1_TXN3 ⁽¹⁾	O	SERDES_PCIE 差分发送数据 (负)	AV12	AK18
PCIE1_TXP0 ⁽¹⁾	O	SERDES_PCIE 差分发送数据 (正)	AT8	AN12
PCIE1_TXP1 ⁽¹⁾	O	SERDES_PCIE 差分发送数据 (正)	AP11	AJ18
PCIE1_TXP2 ⁽¹⁾	O	SERDES_PCIE 差分发送数据 (正)	AV10	AM15
PCIE1_TXP3 ⁽¹⁾	O	SERDES_PCIE 差分发送数据 (正)	AV13	AK17
PCIE2_RXN0 ⁽¹⁾	I	SERDES_PCIE 差分接收数据 (负)	AU2	AM6
PCIE2_RXN1 ⁽¹⁾	I	SERDES_PCIE 差分接收数据 (负)	AT1	AL7
PCIE2_RXP0 ⁽¹⁾	I	SERDES_PCIE 差分接收数据 (正)	AU3	AM7
PCIE2_RXP1 ⁽¹⁾	I	SERDES_PCIE 差分接收数据 (正)	AT2	AL8
PCIE2_TXN0 ⁽¹⁾	O	SERDES_PCIE 差分发送数据 (负)	AR2	AK8
PCIE2_TXN1 ⁽¹⁾	O	SERDES_PCIE 差分发送数据 (负)	AP1	AJ9
PCIE2_TXP0 ⁽¹⁾	O	SERDES_PCIE 差分发送数据 (负)	AR3	AK9
PCIE2_TXP1 ⁽¹⁾	O	SERDES_PCIE 差分发送数据 (正)	AP2	AJ10
PCIE3_RXN0 ⁽¹⁾	I	SERDES_PCIE 差分接收数据 (负)	AR11	AN15
PCIE3_RXN1 ⁽¹⁾	I	SERDES_PCIE 差分接收数据 (负)	AU11	AL17
PCIE3_RXP0 ⁽¹⁾	I	SERDES_PCIE 差分接收数据 (正)	AR12	AN14
PCIE3_RXP1 ⁽¹⁾	I	SERDES_PCIE 差分接收数据 (正)	AU12	AL16
PCIE3_TXN0 ⁽¹⁾	O	SERDES_PCIE 差分发送数据 (负)	AV9	AM16
PCIE3_TXN1 ⁽¹⁾	O	SERDES_PCIE 差分发送数据 (负)	AV12	AK18
PCIE3_TXP0 ⁽¹⁾	O	SERDES_PCIE 差分发送数据 (正)	AV10	AM15
PCIE3_TXP1 ⁽¹⁾	O	SERDES_PCIE 差分发送数据 (正)	AV13	AK17
PCIE_REFCLK0_N_OUT	O	SERDES_PCIE 基准时钟 (负)	AP4	AJ13
PCIE_REFCLK0_P_OUT	O	SERDES_PCIE 基准时钟 (正)	AP5	AJ12
PCIE_REFCLK1_N_OUT	O	SERDES_PCIE 基准时钟输出 (负)	AN8	AH14
PCIE_REFCLK1_P_OUT	O	SERDES_PCIE 基准时钟输出 (正)	AN9	AH13
PCIE_REFCLK2_N_OUT ⁽¹⁾	O	SERDES_PCIE 基准时钟输出 (负)	AN5	AH11
PCIE_REFCLK2_P_OUT ⁽¹⁾	O	SERDES_PCIE 基准时钟输出 (正)	AN6	AH10
PCIE_REFCLK3_N_OUT ⁽¹⁾	O	SERDES_PCIE 基准时钟输出 (负)	AP7	AJ16

表 5-85. PCIE 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
PCIE_REFCLK3_P_OUT (1)	O	SERDES_PCIE 基准时钟输出 (正)	AP8	AJ15

(1) 此信号在 AM69A94、AM6954 器件上不受支持。请参阅器件比较表和引脚属性表，了解支持的 IP 和信号的完整列表。

5.3.19 SERDES

5.3.19.1 MAIN 域

表 5-86. SERDES0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
SERDES0_REFCLK_N (1)	IO	串行器/解串器基准时钟输入/输出 (负)	AU9	AK15
SERDES0_REFCLK_P (1)	IO	串行器/解串器基准时钟输入/输出 (正)	AU8	AK14
SERDES0_REXT (1) (2)	I	外部校准电阻器	AN11	AG7

(1) 此信号在 AM69A94、AM6954 器件上不受支持。请参阅器件比较表和引脚属性表，了解支持的 IP 和信号的完整列表。

(2) 必须在该引脚和 VSS 之间连接一个外部 3.01kΩ ±1% 电阻器。不应向该引脚施加外部电压。

表 5-87. SERDES1 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
SERDES1_REFCLK_N	IO	串行器/解串器基准时钟输入/输出 (负)	AV3	AN5
SERDES1_REFCLK_P	IO	串行器/解串器基准时钟输入/输出 (正)	AV4	AN6
SERDES1_REXT (1)	I	外部校准电阻器	AL9	AH9

(1) 必须在该引脚和 VSS 之间连接一个外部 3.01kΩ ±1% 电阻器。不应向该引脚施加外部电压。

表 5-88. SERDES2 信号说明

信号名称 [1] (3)	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
SERDES2_REFCLK_N (1)	IO	串行器/解串器基准时钟输入/输出 (负)	AV21	
SERDES2_REFCLK_P (1)	IO	串行器/解串器基准时钟输入/输出 (正)	AV22	
SERDES2_REXT (1) (2)	IO	外部校准电阻器	AL20	

(1) 此信号在 AM69A94、AM6954 器件上不受支持。请参阅器件比较表和引脚属性表，了解支持的 IP 和信号的完整列表。

(2) 必须在该引脚和 VSS 之间连接一个外部 3.01kΩ ±1% 电阻器。不应向该引脚施加外部电压。

(3) 此 SoC 的 27mm 封装型号不提供 DDRSS2、DDRSS3 和 SERDES2。如果希望与使用 27mm 封装的系统具有软件兼容性，则应避免使用 DDRSS2/DDRSS3/SERDES2。

表 5-89. SERDES4 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
SERDES4_REFCLK_N	IO	串行器/解串器基准时钟输入/输出 (负)	AV16	AK21
SERDES4_REFCLK_P	IO	串行器/解串器基准时钟输入/输出 (正)	AV15	AK20
SERDES4_REXT (1)	IO	外部校准电阻器	AM19	AH23

(1) 必须在该引脚和 VSS 之间连接一个外部 3.01kΩ ±1% 电阻器。不应向该引脚施加外部电压。

5.3.20 DSI

5.3.20.1 MAIN 域

表 5-90. DSI0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
CSI0_TXCLKN	O	CSI 差分发送时钟输出 (负)	AP26	AJ28
CSI0_TXCLKP	O	CSI 差分发送时钟输出 (正)	AP25	AJ27
CSI0_TXN0	O	CSI 差分发送输出 (负)	AU27	AL26
CSI0_TXN1	O	CSI 差分发送输出 (负)	AT26	AK27
CSI0_TXN2	O	CSI 差分发送输出 (负)	AR27	AM25

表 5-90. DSI0 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
CSI0_TXN3	O	CSI 差分发送输出 (负)	AN24	AN24
CSI0_TXP0	O	CSI 差分发送输出 (正)	AU26	AL25
CSI0_TXP1	O	CSI 差分发送输出 (正)	AT25	AK26
CSI0_TXP2	O	CSI 差分发送输出 (正)	AR26	AM24
CSI0_TXP3	O	CSI 差分发送输出 (正)	AN23	AN23
DSI0_TXCLKN	O	DSI 发送时钟 (负)	AP26	AJ28
DSI0_TXCLKP	O	DSI 发送时钟 (正)	AP25	AJ27
DSI0_TXRCALIB ⁽¹⁾	A	DSI 发送校准电阻器	AM24	AH25
DSI0_TXN0	IO	DSI 发送 (负)	AU27	AL26
DSI0_TXN1	O	DSI 发送 (负)	AT26	AK27
DSI0_TXN2	O	DSI 发送 (负)	AR27	AM25
DSI0_TXN3	O	DSI 发送 (负)	AN24	AN24
DSI0_TXP0	IO	DSI 发送 (正)	AU26	AL25
DSI0_TXP1	O	DSI 发送 (正)	AT25	AK26
DSI0_TXP2	O	DSI 发送 (正)	AR26	AM24
DSI0_TXP3	O	DSI 发送 (正)	AN23	AN23

(1) 即使未使用该引脚, 也必须在该引脚和 VSS 之间连接一个外部 500 Ω ±1% 电阻器。

表 5-91. DSI1 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
CSI1_TXCLKN	O	CSI 差分发送时钟输出 (负)	AP29	AJ31
CSI1_TXCLKP	O	CSI 差分发送时钟输出 (正)	AP28	AJ30
CSI1_TXN0	O	CSI 差分发送输出 (负)	AT29	AK30
CSI1_TXN1	O	CSI 差分发送输出 (负)	AN27	AL29
CSI1_TXN2	O	CSI 差分发送输出 (负)	AV28	AM28
CSI1_TXN3	O	CSI 差分发送输出 (负)	AU30	AN27
CSI1_TXP0	O	CSI 差分发送输出 (正)	AT28	AK29
CSI1_TXP1	O	CSI 差分发送输出 (正)	AN26	AL28
CSI1_TXP2	O	CSI 差分发送输出 (正)	AV27	AM27
CSI1_TXP3	O	CSI 差分发送输出 (正)	AU29	AN26
DSI1_TXCLKN	O	DSI 发送时钟 (负)	AP29	AJ31
DSI1_TXCLKP	O	DSI 发送时钟 (正)	AP28	AJ30
DSI1_TXRCALIB ⁽¹⁾	A	DSI 发送校准电阻器	AL22	AH27
DSI1_TXN0	IO	DSI 发送 (负)	AT29	AK30
DSI1_TXN1	O	DSI 发送 (负)	AN27	AL29
DSI1_TXN2	O	DSI 发送 (负)	AV28	AM28
DSI1_TXN3	O	DSI 发送 (负)	AU30	AN27
DSI1_TXP0	IO	DSI 发送 (正)	AT28	AK29
DSI1_TXP1	O	DSI 发送 (正)	AN26	AL28
DSI1_TXP2	O	DSI 发送 (正)	AV27	AM27
DSI1_TXP3	O	DSI 发送 (正)	AU29	AN26

(1) 即使未使用该引脚, 也必须在该引脚和 VSS 之间连接一个外部 500 Ω ±1% 电阻器。

5.3.21 CSI

5.3.21.1 MAIN 域

表 5-92. CSI0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
CSI0_RXCLKN	I	CSI 差分接收时钟输入 (负)	AN30	AH33
CSI0_RXCLKP	I	CSI 差分接收时钟输入 (正)	AN29	AH32
CSI0_RXRCALIB ⁽¹⁾	A	CSI 引脚连接到外部电阻器, 用于片上电阻器校准	AM28	AH31
CSI0_RXN0	I	CSI 差分接收输入 (负)	AU33	AL32
CSI0_RXN1	I	CSI 差分接收输入 (负)	AT32	AM31
CSI0_RXN2	I	CSI 差分接收输入 (负)	AV31	AN30
CSI0_RXN3	I	CSI 差分接收输入 (负)	AR30	AK33
CSI0_RXP0	I	CSI 差分接收输入 (正)	AU32	AL31
CSI0_RXP1	I	CSI 差分接收输入 (正)	AT31	AM30
CSI0_RXP2	I	CSI 差分接收输入 (正)	AV30	AN29
CSI0_RXP3	I	CSI 差分接收输入 (正)	AR29	AK32

(1) 即使未使用该引脚, 也必须在该引脚和 VSS 之间连接一个外部 500 Ω ±1% 电阻器。

表 5-93. CSI1 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
CSI1_RXCLKN	I	CSI 差分接收时钟输入 (负)	AP32	AE29
CSI1_RXCLKP	I	CSI 差分接收时钟输入 (正)	AP31	AF29
CSI1_RXRCALIB ⁽¹⁾	A	CSI 引脚连接到外部电阻器, 用于片上电阻器校准	AL28	AJ33
CSI1_RXN0	I	CSI 差分接收输入 (负)	AT35	AF30
CSI1_RXN1	I	CSI 差分接收输入 (负)	AU36	AE33
CSI1_RXN2	I	CSI 差分接收输入 (负)	AR33	AE31
CSI1_RXN3	I	CSI 差分接收输入 (负)	AV34	AF32
CSI1_RXP0	I	CSI 差分接收输入 (正)	AT34	AG30
CSI1_RXP1	I	CSI 差分接收输入 (正)	AU35	AF33
CSI1_RXP2	I	CSI 差分接收输入 (正)	AR32	AF31
CSI1_RXP3	I	CSI 差分接收输入 (正)	AV33	AG32

(1) 即使未使用该引脚, 也必须在该引脚和 VSS 之间连接一个外部 500 Ω ±1% 电阻器。

表 5-94. CSI2 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
CSI2_RXCLKN	I	CSI 差分接收时钟输入 (负)	AN32	AC29
CSI2_RXCLKP	I	CSI 差分接收时钟输入 (正)	AN33	AB29
CSI2_RXRCALIB ⁽¹⁾	A	CSI 引脚连接到外部电阻器, 用于片上电阻器校准	AM31	AH29
CSI2_RXN0	I	CSI 差分接收输入 (负)	AR36	AC30
CSI2_RXN1	I	CSI 差分接收输入 (负)	AT38	AB31
CSI2_RXN2	I	CSI 差分接收输入 (负)	AP35	AC32
CSI2_RXN3	I	CSI 差分接收输入 (负)	AV37	AB33
CSI2_RXP0	I	CSI 差分接收输入 (正)	AR35	AD30
CSI2_RXP1	I	CSI 差分接收输入 (正)	AT37	AC31

表 5-94. CSI2 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
CSI2_RXP2	I	CSI 差分接收输入 (正)	AP34	AD32
CSI2_RXP3	I	CSI 差分接收输入 (正)	AV36	AC33

(1) 即使未使用该引脚, 也必须在该引脚和 VSS 之间连接一个外部 $500\ \Omega \pm 1\%$ 电阻器。

5.3.22 MCASP

5.3.22.1 MAIN 域

表 5-95. MCASP0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCASP0_ACLKR	IO	MCASP 接收位时钟	AF34	U31
MCASP0_ACLKX	IO	MCASP 发送位时钟	AK35	J30
MCASP0_AFSR	IO	MCASP 接收帧同步	AE34	M33
MCASP0_AFSX	IO	MCASP 发送帧同步	AK38	K31
MCASP0_AXR0	IO	MCASP 串行数据 (输入/输出)	AF37	F32
MCASP0_AXR1	IO	MCASP 串行数据 (输入/输出)	AG37	H32
MCASP0_AXR2	IO	MCASP 串行数据 (输入/输出)	AK33	H33
MCASP0_AXR3	IO	MCASP 串行数据 (输入/输出)	AJ38	F31
MCASP0_AXR4	IO	MCASP 串行数据 (输入/输出)	AK34	J32
MCASP0_AXR5	IO	MCASP 串行数据 (输入/输出)	AG38	H30
MCASP0_AXR6	IO	MCASP 串行数据 (输入/输出)	AF36	K33
MCASP0_AXR7	IO	MCASP 串行数据 (输入/输出)	AE35	M31
MCASP0_AXR8	IO	MCASP 串行数据 (输入/输出)	AC35	N30
MCASP0_AXR9	IO	MCASP 串行数据 (输入/输出)	AG35	T33
MCASP0_AXR10	IO	MCASP 串行数据 (输入/输出)	AH36	L32
MCASP0_AXR11	IO	MCASP 串行数据 (输入/输出)	AF35	P30
MCASP0_AXR12	IO	MCASP 串行数据 (输入/输出)	AD34	M32
MCASP0_AXR13	IO	MCASP 串行数据 (输入/输出)	AJ36	L33
MCASP0_AXR14	IO	MCASP 串行数据 (输入/输出)	AF34	U31
MCASP0_AXR15	IO	MCASP 串行数据 (输入/输出)	AE34	M33

表 5-96. MCASP1 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCASP1_ACLKR	IO	MCASP 接收位时钟	AG38	H30
MCASP1_ACLKX	IO	MCASP 发送位时钟	AC34	U32
MCASP1_AFSR	IO	MCASP 接收帧同步	AF36	K33
MCASP1_AFSX	IO	MCASP 发送帧同步	AD33	N32
MCASP1_AXR0	IO	MCASP 串行数据 (输入/输出)	AD38	H29
MCASP1_AXR1	IO	MCASP 串行数据 (输入/输出)	AC32	G31
MCASP1_AXR2	IO	MCASP 串行数据 (输入/输出)	AC37	J31
MCASP1_AXR3	IO	MCASP 串行数据 (输入/输出)	AL33	P31
MCASP1_AXR4	IO	MCASP 串行数据 (输入/输出)	AL34	N31

表 5-97. MCASP2 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCASP2_ACLKR	IO	MCASP 接收位时钟	AD34	M32
MCASP2_ACLKX	IO	MCASP 发送位时钟	AD37	P33
MCASP2_AFSR	IO	MCASP 接收帧同步	AJ36	L33
MCASP2_AFSX	IO	MCASP 发送帧同步	AE37	G32
MCASP2_AXR0	IO	MCASP 串行数据 (输入/输出)	AC36	K32
MCASP2_AXR1	IO	MCASP 串行数据 (输入/输出)	AE36	R32
MCASP2_AXR2	IO	MCASP 串行数据 (输入/输出)	AF38	N33
MCASP2_AXR3	IO	MCASP 串行数据 (输入/输出)	AC33	G28
MCASP2_AXR4	IO	MCASP 串行数据 (输入/输出)	AF34	U31

表 5-98. MCASP3 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCASP3_ACLKR	IO	MCASP 接收位时钟	AM37	Y33
MCASP3_ACLKX	IO	MCASP 发送位时钟	AM37	Y33
MCASP3_AFSR	IO	MCASP 接收帧同步	AP38	Y32
MCASP3_AFSX	IO	MCASP 发送帧同步	AP38	Y32
MCASP3_AXR0	IO	MCASP 串行数据 (输入/输出)	AN38	V31
MCASP3_AXR1	IO	MCASP 串行数据 (输入/输出)	AM35	V30
MCASP3_AXR2	IO	MCASP 串行数据 (输入/输出)	AM36	W31

表 5-99. MCASP4 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCASP4_ACLKR	IO	MCASP 接收位时钟	AE35	M31
MCASP4_ACLKX	IO	MCASP 发送位时钟	AJ32	J33
MCASP4_AFSR	IO	MCASP 接收帧同步	AC35	N30
MCASP4_AFSX	IO	MCASP 发送帧同步	AJ37	G33
MCASP4_AXR0	IO	MCASP 串行数据 (输入/输出)	AJ34	T30
MCASP4_AXR1	IO	MCASP 串行数据 (输入/输出)	AE38	G29
MCASP4_AXR2	IO	MCASP 串行数据 (输入/输出)	AD36	L31
MCASP4_AXR3	IO	MCASP 串行数据 (输入/输出)	AH38	H31
MCASP4_AXR4	IO	MCASP 串行数据 (输入/输出)	AG35	T33

5.3.23 DMTIMER

5.3.23.1 MAIN 域

表 5-100. DMTIMER 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
TIMER_IO0	IO	计时器输入和输出 (可与任何 MAIN 域计时器实例配合使用)	AR38	AA32
TIMER_IO1	IO	计时器输入和输出 (可与任何 MAIN 域计时器实例配合使用)	AN37	W30
TIMER_IO2	IO	计时器输入和输出 (可与任何 MAIN 域计时器实例配合使用)	AC38	F30
TIMER_IO3	IO	计时器输入和输出 (可与任何 MAIN 域计时器实例配合使用)	AA32	E30

表 5-100. DMTIMER 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
TIMER_IO4	IO	计时器输入和输出 (可与任何 MAIN 域计时器实例配合使用)	AB34	F29
TIMER_IO5	IO	计时器输入和输出 (可与任何 MAIN 域计时器实例配合使用)	AA33	F28
TIMER_IO6	IO	计时器输入和输出 (可与任何 MAIN 域计时器实例配合使用)	AB38	D33
TIMER_IO7	IO	计时器输入和输出 (可与任何 MAIN 域计时器实例配合使用)	AB36	E32

5.3.23.2 MCU 域

表 5-101. MCU_DMTIMER 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCU_TIMER_IO0	IO	计时器输入和输出 (可与任何 MCU 域计时器实例配合使用。)	G33、J38	A9、E14
MCU_TIMER_IO1	IO	计时器输入和输出 (可与任何 MCU 域计时器实例配合使用。)	F37、M38	B21、E19
MCU_TIMER_IO2	IO	计时器输入和输出 (可与任何 MCU 域计时器实例配合使用。)	E38	A12
MCU_TIMER_IO3	IO	计时器输入和输出 (可与任何 MCU 域计时器实例配合使用。)	E37	B12
MCU_TIMER_IO4	IO	计时器输入和输出 (可与任何 MCU 域计时器实例配合使用。)	D36	D13
MCU_TIMER_IO5	IO	计时器输入和输出 (可与任何 MCU 域计时器实例配合使用。)	C36	D12
MCU_TIMER_IO6	IO	计时器输入和输出 (可与任何 MCU 域计时器实例配合使用。)	L35、M37	A19、B19
MCU_TIMER_IO7	IO	计时器输入和输出 (可与任何 MCU 域计时器实例配合使用。)	L34、M36	A15、B20
MCU_TIMER_IO8	IO	计时器输入和输出 (可与任何 MCU 域计时器实例配合使用。)	H37	D15
MCU_TIMER_IO9	IO	计时器输入和输出 (可与任何 MCU 域计时器实例配合使用。)	K37	C16

5.3.24 CPTS

5.3.24.1 MAIN 域

表 5-102. CPTS0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
CPTS0_RFT_CLK	I	CPTS 基准时钟	AD36	L31
CPTS0_TS_COMP	O	CPTS 时间戳计数器比较	AP38	Y32
CPTS0_TS_SYNC	O	CPTS 时间戳计数器位	AA32	E30
CPTS0_HW1TSPUSH	I	CPTS 硬件时间戳推送 1	AD36	L31
CPTS0_HW2TSPUSH	I	CPTS 硬件时间戳推送 2	AJ32	J33

5.3.24.2 MCU 域

表 5-103. MCU_CPTS0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCU_CPTS0_RFT_CLK	I	CPTS 基准时钟	L33、M33	A20、B18

表 5-103. MCU_CPTS0 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCU_CPTS0_TS_COMP	O	CPTS 时间戳计数器比较	L34	A15
MCU_CPTS0_TS_SYNC	O	CPTS 时间戳计数器位	L35	B19
MCU_CPTS0_HW1TSPUSH	I	CPTS 硬件时间戳推送 1	L37	B15
MCU_CPTS0_HW2TSPUSH	I	CPTS 硬件时间戳推送 2	L36	B17

5.3.25 DSS

5.3.25.1 MAIN 域

表 5-104. DSS0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
DSS_FSYNC0	O	视频输出帧同步	AG36、AJ37	G33、P29
DSS_FSYNC1	O	视频输出帧同步	AJ33、AJ34	T29、T30
DSS_FSYNC2	O	视频输出帧同步	AF33、AF35	P30、T31
DSS_FSYNC3	O	视频输出帧同步	AD34、AH33	M32、T32
VOU0_DE	O	视频输出数据使能	AG38	H30
VOU0_EXTCLKIN	I	视频输出外部像素时钟输入	AJ37	G33
VOU0_HSYNC	O	视频输出水平同步	AK34	J32
VOU0_PCLK	O	视频输出像素时钟输出	AH37	F33
VOU0_VSYNC	O	视频输出垂直同步	AF36	K33
VOU0_DATA0	O	视频输出数据 0	AC33	G28
VOU0_DATA1	O	视频输出数据 1	AH38	H31
VOU0_DATA2	O	视频输出数据 2	AJ38	F31
VOU0_DATA3	O	视频输出数据 3	AE38	G29
VOU0_DATA4	O	视频输出数据 4	AF38	N33
VOU0_DATA5	O	视频输出数据 5	AE36	R32
VOU0_DATA6	O	视频输出数据 6	AC36	K32
VOU0_DATA7	O	视频输出数据 7	AE37	G32
VOU0_DATA8	O	视频输出数据 8	AD37	P33
VOU0_DATA9	O	视频输出数据 9	AC37	J31
VOU0_DATA10	O	视频输出数据 10	AC32	G31
VOU0_DATA11	O	视频输出数据 11	AK33	H33
VOU0_DATA12	O	视频输出数据 12	AG37	H32
VOU0_DATA13	O	视频输出数据 13	AF37	F32
VOU0_DATA14	O	视频输出数据 14	AK38	K31
VOU0_DATA15	O	视频输出数据 15	AK35	J30
VOU0_DATA16	O	视频输出数据 16	AJ32	J33
VOU0_DATA17	O	视频输出数据 17	AK37	E33
VOU0_DATA18	O	视频输出数据 18	AC33、AL32	G28、P32
VOU0_DATA19	O	视频输出数据 19	AE33、AH38	H31、U30
VOU0_DATA20	O	视频输出数据 20	AD37、AH34	G30、P33
VOU0_DATA21	O	视频输出数据 21	AC37、AJ35	J31、R31
VOU0_DATA22	O	视频输出数据 22	AG34、AK37	E33、R29
VOU0_DATA23	O	视频输出数据 23	AD36、AK36	L31、R30
VOU0_VP0_DE	O	替代输出数据使能	AG38	H30

表 5-104. DSS0 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
VOUT0_VP0_HSYNC	O	替代输出水平同步	AK34	J32
VOUT0_VP0_VSYNC	O	替代输出垂直同步	AF36	K33
VOUT0_VP2_DE	O	替代输出数据使能	AG38	H30
VOUT0_VP2_HSYNC	O	替代输出水平同步	AK34	J32
VOUT0_VP2_VSYNC	O	替代输出垂直同步	AF36	K33

5.3.26 GPMC

5.3.26.1 MAIN 域

表 5-105. GPMC0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
GPMC0_ADVn_ALE	O	GPMC 地址有效 (低电平有效) 或地址锁存使能	AK33	H33
GPMC0_CLK	IO	GPMC 时钟	AG36	P29
GPMC0_CLKOUT	O	为外部同步生成的 GPMC 时钟	AF36	K33
GPMC0_DIR	O	GPMC 数据总线信号方向控制	AC33、AH37	F33、G28
GPMC0_OEn_REn	O	GPMC 输出使能 (低电平有效) 或读取使能 (低电平有效)	AK34	J32
GPMC0_WEn	O	GPMC 写入使能 (低电平有效)	AJ34	T30
GPMC0_WPn	O	GPMC 闪存写保护 (低电平有效)	AK33	H33
GPMC0_A0	OZ	GPMC 地址 0 输出。仅用于有效寻址 8 位数据非多路复用存储器	AE35	M31
GPMC0_A1	OZ	A/D 非多路复用模式下为 GPMC 地址 1 输出, A/D 多路复用模式下为地址 17	AC35	N30
GPMC0_A2	OZ	A/D 非多路复用模式下为 GPMC 地址 2 输出, A/D 多路复用模式下为地址 18	AG35	T33
GPMC0_A3	OZ	A/D 非多路复用模式下为 GPMC 地址 3 输出, A/D 多路复用模式下为地址 19	AH36	L32
GPMC0_A4	OZ	A/D 非多路复用模式下为 GPMC 地址 4 输出, A/D 多路复用模式下为地址 20	AF35	P30
GPMC0_A5	OZ	A/D 非多路复用模式下为 GPMC 地址 5 输出, A/D 多路复用模式下为地址 21	AD34	M32
GPMC0_A6	OZ	A/D 非多路复用模式下为 GPMC 地址 6 输出, A/D 多路复用模式下为地址 22	AJ36	L33
GPMC0_A7	OZ	A/D 非多路复用模式下为 GPMC 地址 7 输出, A/D 多路复用模式下为地址 23	AF34	U31
GPMC0_A8	OZ	A/D 非多路复用模式下为 GPMC 地址 8 输出, A/D 多路复用模式下为地址 24	AE34	M33
GPMC0_A9	OZ	A/D 非多路复用模式下为 GPMC 地址 9 输出, A/D 多路复用模式下为地址 25	AL33	P31
GPMC0_A10	OZ	A/D 非多路复用模式下为 GPMC 地址 10 输出, A/D 多路复用模式下为地址 26	AL34	N31
GPMC0_A11	OZ	A/D 非多路复用模式下为 GPMC 地址 11 输出, A/D 多路复用模式下未使用	AC34	U32
GPMC0_A12	OZ	A/D 非多路复用模式下为 GPMC 地址 12 输出, A/D 多路复用模式下未使用	AD33	N32
GPMC0_A13	OZ	A/D 非多路复用模式下为 GPMC 地址 13 输出, A/D 多路复用模式下未使用	AD38	H29

表 5-105. GPMC0 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
GPMC0_A14	OZ	A/D 非多路复用模式下为 GPMC 地址 14 输出, A/D 多路复用模式下未使用	AE35、AL32	M31、P32
GPMC0_A15	OZ	A/D 非多路复用模式下为 GPMC 地址 15 输出, A/D 多路复用模式下未使用	AE33	U30
GPMC0_A16	OZ	A/D 非多路复用模式下为 GPMC 地址 16 输出, A/D 多路复用模式下未使用	AH34	G30
GPMC0_A17	OZ	A/D 非多路复用模式下为 GPMC 地址 17 输出, A/D 多路复用模式下未使用	AJ35	R31
GPMC0_A18	OZ	A/D 非多路复用模式下为 GPMC 地址 18 输出, A/D 多路复用模式下未使用	AG34	R29
GPMC0_A19	OZ	A/D 非多路复用模式下为 GPMC 地址 19 输出, A/D 多路复用模式下未使用	AK36	R30
GPMC0_A20	OZ	A/D 非多路复用模式下为 GPMC 地址 20 输出, A/D 多路复用模式下未使用	AG33	R33
GPMC0_A21	OZ	A/D 非多路复用模式下为 GPMC 地址 21 输出, A/D 多路复用模式下未使用	AH33	T32
GPMC0_A22	OZ	A/D 非多路复用模式下为 GPMC 地址 22 输出, A/D 多路复用模式下未使用	AF33	T31
GPMC0_A23	OZ	A/D 非多路复用模式下为 GPMC 地址 23 输出, A/D 多路复用模式下未使用	AJ33	T29
GPMC0_A24	OZ	A/D 非多路复用模式下为 GPMC 地址 24 输出, A/D 多路复用模式下未使用	AG36	P29
GPMC0_AD0	IO	A/D 非多路复用模式下为 GPMC 数据 0 输入/输出, A/D 多路复用模式下为附加的地址 1 输出	AK35	J30
GPMC0_AD1	IO	A/D 非多路复用模式下为 GPMC 数据 1 输入/输出, A/D 多路复用模式下为附加的地址 2 输出	AK38	K31
GPMC0_AD2	IO	A/D 非多路复用模式下为 GPMC 数据 2 输入/输出, A/D 多路复用模式下为附加的地址 3 输出	AF37	F32
GPMC0_AD3	IO	A/D 非多路复用模式下为 GPMC 数据 3 输入/输出, A/D 多路复用模式下为附加的地址 4 输出	AG37	H32
GPMC0_AD4	IO	A/D 非多路复用模式下为 GPMC 数据 4 输入/输出, A/D 多路复用模式下为附加的地址 5 输出	AK37	E33
GPMC0_AD5	IO	A/D 非多路复用模式下为 GPMC 数据 5 输入/输出, A/D 多路复用模式下为附加的地址 6 输出	AD36	L31
GPMC0_AD6	IO	A/D 非多路复用模式下为 GPMC 数据 6 输入/输出, A/D 多路复用模式下为附加的地址 7 输出	AJ32	J33
GPMC0_AD7	IO	A/D 非多路复用模式下为 GPMC 数据 7 输入/输出, A/D 多路复用模式下为附加的地址 8 输出	AJ37	G33
GPMC0_AD8	IO	A/D 非多路复用模式下为 GPMC 数据 8 输入/输出, A/D 多路复用模式下为附加的地址 9 输出	AC32	G31
GPMC0_AD9	IO	A/D 非多路复用模式下为 GPMC 数据 9 输入/输出, A/D 多路复用模式下为附加的地址 10 输出	AC37	J31

表 5-105. GPMC0 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
GPMC0_AD10	IO	A/D 非多路复用模式下为 GPMC 数据 10 输入/输出, A/D 多路复用模式下为附加的地址 11 输出	AD37	P33
GPMC0_AD11	IO	A/D 非多路复用模式下为 GPMC 数据 11 输入/输出, A/D 多路复用模式下为附加的地址 12 输出	AE37	G32
GPMC0_AD12	IO	A/D 非多路复用模式下为 GPMC 数据 12 输入/输出, A/D 多路复用模式下为附加的地址 13 输出	AC36	K32
GPMC0_AD13	IO	A/D 非多路复用模式下为 GPMC 数据 13 输入/输出, A/D 多路复用模式下为附加的地址 14 输出	AE36	R32
GPMC0_AD14	IO	A/D 非多路复用模式下为 GPMC 数据 14 输入/输出, A/D 多路复用模式下为附加的地址 15 输出	AF38	N33
GPMC0_AD15	IO	A/D 非多路复用模式下为 GPMC 数据 15 输入/输出, A/D 多路复用模式下为附加的地址 16 输出	AE38	G29
GPMC0_BE0n_CLE	O	GPMC 低位字节使能 (低电平有效) 或命令锁存使能	AH38	H31
GPMC0_BE1n	O	GPMC 高位字节使能 (低电平有效)	AJ38	F31
GPMC0_CS0n	O	GPMC 片选 0 (低电平有效)	AG38	H30
GPMC0_CS1n	O	GPMC 片选 1 (低电平有效)	AH37	F33
GPMC0_CS2n	O	GPMC 片选 2 (低电平有效)	AE35、AL32	M31、P32
GPMC0_CS3n	O	GPMC 片选 3 (低电平有效)	AJ33	T29
GPMC0_WAIT0	I	GPMC 外部等待指示	AC33	G28
GPMC0_WAIT1	I	GPMC 外部等待指示	AE33	U30
GPMC0_WAIT2	I	GPMC 外部等待指示	AF33	T31
GPMC0_WAIT3	I	GPMC 外部等待指示	AD38	H29

5.3.27 MMC

5.3.27.1 MAIN 域

表 5-106. MMC0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MMC0_CALPAD ⁽¹⁾	A	MMC/SD/SDIO 校准电阻器	AJ7	AH2
MMC0_CLK	O	MMC/SD/SDIO 时钟	AK5	AJ2
MMC0_CMD	IO	MMC/SD/SDIO 命令	AL8	AL2
MMC0_DS	IO	MMC 数据选通	AK4	AJ1
MMC0_DAT0	IO	MMC/SD/SDIO 数据	AK9	AM1
MMC0_DAT1	IO	MMC/SD/SDIO 数据	AL6	AK3
MMC0_DAT2	IO	MMC/SD/SDIO 数据	AK8	AL1
MMC0_DAT3	IO	MMC/SD/SDIO 数据	AK6	AK1
MMC0_DAT4	IO	MMC/SD/SDIO 数据	AK7	AJ3
MMC0_DAT5	IO	MMC/SD/SDIO 数据	AL7	AH3
MMC0_DAT6	IO	MMC/SD/SDIO 数据	AL5	AJ4

表 5-106. MMC0 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MMC0_DAT7	IO	MMC/SD/SDIO 数据	AK3	AK2

(1) 必须在该引脚和 VSS 之间连接一个外部 10kΩ ±1% 电阻器。不应向该引脚施加外部电压。

表 5-107. MMC1 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MMC1_CLK (2)	IO	MMC/SD/SDIO 时钟	AB38	D33
MMC1_CMD	IO	MMC/SD/SDIO 命令	AB36	E32
MMC1_SDCD (1)	I	SD 卡检测	AR38	AA32
MMC1_SDWP	I	SD 写保护	AN37	W30
MMC1_DAT0	IO	MMC/SD/SDIO 数据	AA33	F28
MMC1_DAT1	IO	MMC/SD/SDIO 数据	AB34	F29
MMC1_DAT2	IO	MMC/SD/SDIO 数据	AA32	E30
MMC1_DAT3	IO	MMC/SD/SDIO 数据	AC38	F30

(1) 为了从 MMC1 接口进行 ROM 引导以正常工作，应使用一个电阻器从外部将 MMC1_SDCD 引脚拉至低电平，以指示存在 SD 卡/存储器器件。

(2) 为了让 MMC1_CLK 信号正常工作，出于重定时目的，CTRLMMR_PADCONFIG64 寄存器的 RXACTIVE 位应设置为 0x1。

5.3.28 OSPI

5.3.28.1 MCU 域

表 5-108. MCU_OSPI0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCU_OSPI0_CLK	O	OSPI 时钟	E32	D8
MCU_OSPI0_DQS	I	OSPI 数据选通 (DQS) 或环回时钟输入	C34	C10
MCU_OSPI0_ECC_FAIL	I	OSPI ECC 状态	C32、F31	B9、E11
MCU_OSPI0_LBCLKO	IO	OSPI 环回时钟输出	D32	D10
MCU_OSPI0_CSn0	O	OSPI 片选 0 (低电平有效)	A32	F12
MCU_OSPI0_CSn1	O	OSPI 片选 1 (低电平有效)	A33	F11
MCU_OSPI0_CSn2	O	OSPI 片选 2 (低电平有效)	B34、C31	B10、F10
MCU_OSPI0_CSn3	O	OSPI 片选 3 (低电平有效)	C32、F31	B9、E11
MCU_OSPI0_D0	IO	OSPI 数据 0	B33	E10
MCU_OSPI0_D1	IO	OSPI 数据 1	B32	F9
MCU_OSPI0_D2	IO	OSPI 数据 2	C33	E9
MCU_OSPI0_D3	IO	OSPI 数据 3	C35	D11
MCU_OSPI0_D4	IO	OSPI 数据 4	D33	D9
MCU_OSPI0_D5	IO	OSPI 数据 5	D34	C9
MCU_OSPI0_D6	IO	OSPI 数据 6	E34	C7
MCU_OSPI0_D7	IO	OSPI 数据 7	E33	C8
MCU_OSPI0_RESET_OUT0	O	OSPI 复位	B34、C31	B10、F10
MCU_OSPI0_RESET_OUT1	O	OSPI 复位	C32、G33	A9、E11

表 5-109. MCU_OSPI1 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCU_OSPI1_CLK	O	OSPI 时钟	F32	B7
MCU_OSPI1_DQS	I	OSPI 数据选通 (DQS) 或环回时钟输入	F31	B9

表 5-109. MCU_OSPI1 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCU_OSPI1_LBCLKO	IO	OSPI 环回时钟输出	C31	B10
MCU_OSPI1_CS _n 0	O	OSPI 片选 0 (低电平有效)	G32	A8
MCU_OSPI1_CS _n 1	O	OSPI 片选 1 (低电平有效)	G33	A9
MCU_OSPI1_D0	IO	OSPI 数据 0	E35	B8
MCU_OSPI1_D1	IO	OSPI 数据 1	D31	B11
MCU_OSPI1_D2	IO	OSPI 数据 2	G31	A11
MCU_OSPI1_D3	IO	OSPI 数据 3	F33	A10

5.3.29 Hyperbus

5.3.29.1 MCU 域

表 5-110. MCU_HYPERBUS0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCU_HYPERBUS0_CK	O	Hyperbus 差分时钟 (正)	E32	D8
MCU_HYPERBUS0_CK _n	O	Hyperbus 差分时钟 (负)	D32	D10
MCU_HYPERBUS0_INT _n	I	Hyperbus 中断 (低电平有效)	C32、F31	B9、E11
MCU_HYPERBUS0_RESET _n	O	Hyperbus 复位 (低电平有效) 输出	A33	F11
MCU_HYPERBUS0_RESET _{On}	I	Hyperbus 存储器中的 Hyperbus 复位状态指示器 (低电平有效)	B34、C31	B10、F10
MCU_HYPERBUS0_RWDS	IO	Hyperbus 读写数据选通	C34	C10
MCU_HYPERBUS0_WP _n	O	Hyperbus 写保护 (未使用)	B34、C32、G33	A9、E11、F10
MCU_HYPERBUS0_CS _n 0	O	Hyperbus 片选 0	A32	F12
MCU_HYPERBUS0_CS _n 1	O	Hyperbus 片选 1	B34、G33	A9、F10
MCU_HYPERBUS0_DQ0	IO	Hyperbus 数据 0	B33	E10
MCU_HYPERBUS0_DQ1	IO	Hyperbus 数据 1	B32	F9
MCU_HYPERBUS0_DQ2	IO	Hyperbus 数据 2	C33	E9
MCU_HYPERBUS0_DQ3	IO	Hyperbus 数据 3	C35	D11
MCU_HYPERBUS0_DQ4	IO	Hyperbus 数据 4	D33	D9
MCU_HYPERBUS0_DQ5	IO	Hyperbus 数据 5	D34	C9
MCU_HYPERBUS0_DQ6	IO	Hyperbus 数据 6	E34	C7
MCU_HYPERBUS0_DQ7	IO	Hyperbus 数据 7	E33	C8

5.3.30 仿真和调试

5.3.30.1 MAIN 域

表 5-111. JTAG 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
EMU0	IO	仿真控制 0	F35	F19
EMU1	IO	仿真控制 1	H34	E17
TCK	I	JTAG 测试时钟输入	G35	F21
TDI	I	JTAG 测试数据输入	AL37	V33
TDO	OZ	JTAG 测试数据输出	AL35	W33
TMS	I	JTAG 测试模式选择输入	AL36	V32

表 5-111. JTAG 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
TRSTn	I	JTAG 复位	G37	F17

表 5-112. 布线信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
TRC_CLK	O	跟踪时钟	AG36、AJ32	J33、P29
TRC_CTL	O	跟踪控制	AJ33、AJ37	G33、T29
TRC_DATA0	O	跟踪数据 0	AF33、AJ34	T30、T31
TRC_DATA1	O	跟踪数据 1	AD36、AH33	L31、T32
TRC_DATA2	O	跟踪数据 2	AG33、AK37	E33、R33
TRC_DATA3	O	跟踪数据 3	AC33、AK36	G28、R30
TRC_DATA4	O	跟踪数据 4	AD37	P33
TRC_DATA5	O	跟踪数据 5	AH38	H31
TRC_DATA6	O	跟踪数据 6	AC37	J31
TRC_DATA7	O	跟踪数据 7	AJ38	F31
TRC_DATA8	O	跟踪数据 8	AC32	G31
TRC_DATA9	O	跟踪数据 9	AE37	G32
TRC_DATA10	O	跟踪数据 10	AK33	H33
TRC_DATA11	O	跟踪数据 11	AF38	N33
TRC_DATA12	O	跟踪数据 12	AG37	H32
TRC_DATA13	O	跟踪数据 13	AE36	R32
TRC_DATA14	O	跟踪数据 14	AF37	F32
TRC_DATA15	O	跟踪数据 15	AC36	K32
TRC_DATA16	O	跟踪数据 16	AE38	G29
TRC_DATA17	O	跟踪数据 17	AH37	F33
TRC_DATA18	O	跟踪数据 18	AK34	J32
TRC_DATA19	O	跟踪数据 19	AG38	H30
TRC_DATA20	O	跟踪数据 20	AF36	K33
TRC_DATA21	O	跟踪数据 21	AG34	R29
TRC_DATA22	O	跟踪数据 22	AJ35	R31
TRC_DATA23	O	跟踪数据 23	AH34	G30
TRC_DATA24	O	跟踪数据 24	AE33	U30
TRC_DATA25	O	跟踪数据 25	AL32	P32

5.3.31 系统和其他

5.3.31.1 启动模式配置

表 5-113. Sysboot 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
BOOTMODE00	I	引导模式引脚 0	B33	E10
BOOTMODE01	I	引导模式引脚 1	B32	F9
BOOTMODE02	I	引导模式引脚 2	D33	D9
BOOTMODE03	I	引导模式引脚 3	D34	C9
BOOTMODE04	I	引导模式引脚 4	M37	A19

表 5-113. Sysboot 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
BOOTMODE05	I	引导模式引脚 5	M36	B20
BOOTMODE06	I	引导模式引脚 6	N34	A17
BOOTMODE07	I	引导模式引脚 7	M34	A18
MCU_BOOTMODE00	I	MCU 引导模式引脚 0	G38	F15
MCU_BOOTMODE01	I	MCU 引导模式引脚 1	H36	E18
MCU_BOOTMODE02	I	MCU 引导模式引脚 2	J38	E14
MCU_BOOTMODE03	I	MCU 引导模式引脚 3	H38	E15
MCU_BOOTMODE04	I	MCU 引导模式引脚 4	J34	D16
MCU_BOOTMODE05	I	MCU 引导模式引脚 5	J35	D18
MCU_BOOTMODE06	I	MCU 引导模式引脚 6	H37	D15
MCU_BOOTMODE07	I	MCU 引导模式引脚 7	K37	C16
MCU_BOOTMODE08	I	MCU 引导模式引脚 8	J37	D17
MCU_BOOTMODE09	I	MCU 引导模式引脚 9	K38	D21

5.3.31.2 时钟

表 5-114. Clock0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
WKUP_LF_CLKIN	I	低频 (32.768KHz) 振荡器输入	M34	A18
WKUP_OSC0_XI	I	高频振荡器输入	T38	A24
WKUP_OSC0_XO	O	高频振荡器输出	U37	B25

表 5-115. Clock1 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
OSC1_XI	I	高频振荡器输入	P38	B23
OSC1_XO	O	高频振荡器输出	N37	A22

5.3.31.3 系统

表 5-116. MCU 系统信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
MCU_CLKOUT0	OZ	以太网 PHY 的基准时钟输出 (50MHz 或 25MHz)	M38	B21
MCU_EXT_REFCLK0	I	外部系统时钟输入	L33、M33	A20、B18
MCU_OBSCLK0	O	观察时钟输出, 仅用于测试和调试目的	H34、M38	B21、E17
MCU_PORz	I	MCU 域冷复位	K32	C24
MCU_RESESTATz	O	MCU 域热复位状态输出	F36	E21
MCU_RESETr	I	MCU 域热复位	G36	E20
MCU_SAFETY_ERRORn	IO	MCU 域 ESM 的错误信号输出	N36	C22
MCU_SYSCLKOUT0	O	MCU 域系统时钟输出, 仅用于测试和调试目的	L33	B18

表 5-117. 系统信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
AUDIO_EXT_REFCLK0	IO	路由到 ATL 或 McASP 的外部时钟，作为可选输入时钟源之一或作为 ATL 或 McASP 的输出时钟	AJ34	T30
AUDIO_EXT_REFCLK1	IO	路由到 ATL 或 McASP 的外部时钟，作为可选输入时钟源之一或作为 ATL 或 McASP 的输出时钟	AH37	F33
EXTINTn	I	外部中断	AN35	Y29
EXT_REFCLK1	I	Main 域的外部时钟输入，路由到计时器时钟多路复用器，作为计时器/WDT 模块的可选输入时钟源之一，或作为 MAIN_PLL2 (PER1 PLL) 的基准时钟	AJ32	J33
GPMC0_FCLK_MUX	O	通过多路复用器逻辑选择的 GPMC 功能时钟输出	AF36	K33
OBSCLK0	O	观察时钟输出，仅用于测试和调试目的	AN37	W30
OBSCLK1	O	观察时钟输出，仅用于测试和调试目的	AG37	H32
PMIC_POWER_EN1	O	MAIN 域电源的电源使能输出	L38	B16
PMIC_WAKE0n	O	PMIC 唤醒 (低电平有效)	AJ34	T30
PMIC_WAKE1n	O	PMIC 唤醒 (低电平有效)	M33	A20
PORz	I	SoC PORz 复位信号	P33	D24
RESETSTATz	O	Main 域热复位状态输出	AL38	W32
RESET_REQz	I	Main 域外部热复位请求输入	F34	G20
SOC_SAFETY_ERRORn	IO	Main 域 ESM 的错误信号输出	AM34	Y31
SYNC0_OUT	O	CPTS 时间戳发生器位 0	AD36	L31
SYNC1_OUT	O	CPTS 时间戳发生器位 1	AJ32	J33
SYNC2_OUT	O	CPTS 时间戳发生器位 2	AD38	H29
SYNC3_OUT	O	CPTS 时间戳发生器位 3	AD37	P33
SYSCLKOUT0	O	主 PLL 控制器的 SYSCLK0 输出 (6 分频)，仅用于测试和调试用途	AR38	AA32

5.3.31.4 EFUSE

表 5-118. EFUSE 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
VPP_CORE	PWR	MAIN 域电子保险丝的编程电压	AA31	V29
VPP_MCU	PWR	MCU 域电子保险丝的编程电压	L29	F26

5.3.31.5 VMON

表 5-119. VMON 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
VMON1_ER_VSYS	A	电压监控器，0.45V (+/-3%) 固定阈值。与外部精密分压器配合使用，以监控更高的电压轨，例如 PMIC 输入电源。	K28	G26
VMON2_IR_VCPU	A	必须在外部直接连接至 VDD_CPU	N27	L25
VMON3_IR_VEXT1P8	A	用外部电源的通用电压监控器，1.8V 阈值。采用内部电阻分压器。	J30	K30
VMON4_IR_VEXT1P8	A	用外部电源的通用电压监控器，1.8V 阈值。采用内部电阻分压器。	P28	M26

表 5-119. VMON 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
VMON5_IR_VEXT3P3	A	用外部电源的通用电压监控器, 3.3V 阈值。 采用内部电阻分压器。	R29	M29

5.3.32 电源

表 5-120. 电源信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
CAP_VDDSD0 ⁽¹⁾	CAP	外部电容器连接	V29	T27
CAP_VDDSD0_MCU ⁽¹⁾	CAP	外部电容器连接	L27	J25
CAP_VDDSD1_MCU ⁽¹⁾	CAP	外部电容器连接	L25	J23
CAP_VDDSD2 ⁽¹⁾	CAP	外部电容器连接	T29	P27
CAP_VDDSD2_MCU ⁽¹⁾	CAP	外部电容器连接	L26	J24
CAP_VDDSD5 ⁽¹⁾	CAP	外部电容器连接	P29	M27
VDDAR_CORE	PWR	内核 RAM 电源	AB27、AC24、 AF15、AF18、 AF21、AG11、 AG28、T25	AA22、AD13、 AD16、AD19、 AE26、AE9、P23、 Y25
VDDAR_CPU	PWR	CPU RAM 电源	AB13、AC16、 AC18、AC20、 AE12、M21、N23、 T15、U20、W14、 W21、Y11、Y19	AA14、AA16、 AA18、AC10、K19、 L21、P13、R18、 U12、U19、V17、 V9、Y11
VDDAR_MCU	PWR	MCU RAM 电源	M27、N24	K25、L22
VDDA_0P8_DSITX	PWR	用于 DSITX 的模拟电源	AJ24	AG22
VDDA_0P8_DSITX_C	PWR	DSITX 时钟电源	AJ25	AG23
VDDA_0P8_UFS	PWR	UFS 0.8V 电源	AH11	AF9
VDDA_0P8_USB	PWR	USB 0.8V 电源	AK20	AG17
VDDA_0P8_CSIRX2	PWR	用于 CSIRX 的模拟电源	AJ28	AG26
VDDA_0P8_CSIRX0_1	PWR	用于 CSIRX 的模拟电源	AJ26、AK26	AG24
VDDA_0P8_DLL_MMC0	PWR	MMC DLL 模拟电源	AE9	AD7
VDDA_0P8_PLL_DDR0	PWR	DDR 去偏移 PLL 模拟电源	U11	P8
VDDA_0P8_PLL_DDR1	PWR	DDR 去偏移 PLL 模拟电源	M14	J11
VDDA_0P8_PLL_DDR2	PWR	DDR 去偏移 PLL 模拟电源	N11	
VDDA_0P8_PLL_DDR3	PWR	DDR 去偏移 PLL 模拟电源	M18	
VDDA_0P8_SERDES2	PWR	串行器/解串器 0.8V 电源	AJ20、AJ21	
VDDA_0P8_SERDES4	PWR	串行器/解串器 0.8V 电源	AJ17、AJ18	AG15、AG16
VDDA_0P8_SERDES0_1	PWR	串行器/解串器 0.8V 电源	AJ12、AJ15、 AK13、AK14	AF12、AG10、AG13
VDDA_0P8_SERDES_C2	PWR	串行器/解串器 0.8V 时钟电源	AG21、AH20	
VDDA_0P8_SERDES_C4	PWR	串行器/解串器 0.8V 时钟电源	AG17、AH18	AE15、AF16
VDDA_0P8_SERDES_C0_1	PWR	串行器/解串器 0.8V 时钟电源	AH12、AH13、 AH15、AH16	AF10、AF13
VDDA_1P8_DSITX	PWR	用于 DSITX 的模拟电源	AH24、AH25	AF22、AF23
VDDA_1P8_UFS	PWR	UFS 1.8V 电源	AJ10	AG8
VDDA_1P8_USB	PWR	USB 1.8V 电源	AK21	AH19
VDDA_1P8_CSIRX2	PWR	用于 CSIRX 的模拟电源	AH29、AJ29	AF27、AG27
VDDA_1P8_CSIRX0_1	PWR	用于 CSIRX 的模拟电源	AH27、AH28	AF25、AF26

表 5-120. 电源信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
VDDA_1P8_SERDES2	PWR	串行器/解串器 1.8V 电源	AH21	
VDDA_1P8_SERDES4	PWR	串行器/解串器 1.8V 电源	AH17	AF15
VDDA_1P8_SERDES0_1	PWR	串行器/解串器 1.8V 电源	AJ13、AJ14	AG11、AG12
VDDA_1P8_SERDES2_4	PWR	串行器/解串器 1.8V 电源	AJ23	AG21
VDDA_3P3_USB	PWR	USB 3.3V 电源	AJ19	AF17
VDDA_ADC0	PWR	ADC0 模拟电源	M31	J28
VDDA_ADC1	PWR	ADC1 模拟电源	N30	K28
VDDA_MCU_PLLGRP0	PWR	MCU PLL 组 0 的模拟电源	M28	K26
VDDA_MCU_TEMP	PWR	MCU 温度传感器的模拟电源	M26	K24
VDDA_OSC1	PWR	HFOSC1 电源	N29	L27
VDDA_PLLGRP0	PWR	MAIN PLL 组 0 的模拟电源	AA27	W25
VDDA_PLLGRP1	PWR	MAIN PLL 组 1 的模拟电源	Y28	V25
VDDA_PLLGRP2	PWR	MAIN PLL 组 2 的模拟电源	AG13	AE11
VDDA_PLLGRP5	PWR	MAIN PLL 组 5 的模拟电源	V14	T12
VDDA_PLLGRP6	PWR	MAIN PLL 组 6 的模拟电源	R21	N19
VDDA_PLLGRP7	PWR	MAIN PLL 组 7 的模拟电源	P12	M10
VDDA_PLLGRP8	PWR	MAIN PLL 组 8 的模拟电源	P15	K13
VDDA_PLLGRP9	PWR	MAIN PLL 组 9 的模拟电源	Y26	V24
VDDA_PLLGRP10	PWR	MAIN PLL 组 10 的模拟电源	AG23	AD20
VDDA_PLLGRP12	PWR	MAIN PLL 组 12 的模拟电源	AA23	W21
VDDA_PLLGRP13	PWR	MAIN PLL 组 13 的模拟电源	AB26	Y24
VDDA_POR_WKUP	PWR	WKUP 域模拟电源	N28	L26
VDDA_TEMP0	PWR	温度传感器 0 的模拟电源	Y27	V26
VDDA_TEMP1	PWR	温度传感器 1 的模拟电源	M12	K10
VDDA_TEMP2	PWR	温度传感器 2 的模拟电源	W23	U21
VDDA_TEMP3	PWR	温度传感器 3 的模拟电源	AE13	AC11
VDDA_TEMP4	PWR	温度传感器 4 的模拟电源	AD18	AB16
VDDA_WKUP	PWR	WKUP 域的振荡器电源	K31、L32	J27
VDDSHV0	PWR	IO 电源	V30、V32、W31	T28
VDDSHV0_MCU	PWR	IO 电源	H29、J28、K29	H27
VDDSHV1_MCU	PWR	IO 电源	H25、J24、K25	G22、H23
VDDSHV2	PWR	IO 电源	T30、T32、U31	N28、P28
VDDSHV2_MCU	PWR	IO 电源	H27、J26、K27	G24、H25
VDDSHV5	PWR	IO 电源	P31、R30、R31	N27

表 5-120. 电源信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
VDDS_DDR	PWR	DDR PHY IO 电源	A31、AK1、B1、 H11、H13、H15、 H17、H19、H9、 J10、J12、J14、 J16、J18、J8、 K11、K13、K15、 K17、K19、K9、 L10、L12、L14、 L16、L18、M9、 N10、N8、P9、 R10、R8、T9、 U10、U8	A2、AH1、G10、 G12、G14、G16、 G18、H11、H13、 H15、H17、H9、 J10、J14、J16、 J8、K7、L8、M7、 P7、R8
VDDS_DDR_C0	PWR	DDR 时钟的 IO 电源	T10	N8
VDDS_DDR_C1	PWR	DDR 时钟的 IO 电源	L15	J12
VDDS_DDR_C2	PWR	DDR 时钟的 IO 电源	M10	
VDDS_DDR_C3	PWR	DDR 时钟的 IO 电源	L17	
VDDS_MMC0	PWR	MMC0 PHY IO 电源	AF9、AG10、AG8、 AH9	AE8、AF7
VDD_CORE	PWR	MAIN 域内核电源	AA24、AA26、 AA28、AA30、 AB25、AB29、 AB31、AC26、 AC28、AC30、 AD25、AD27、 AD29、AD31、 AE24、AE26、 AE28、AE30、 AE32、AF13、 AF17、AF19、 AF23、AF25、 AF27、AF29、 AF31、AG12、 AG14、AG16、 AG18、AG20、 AG22、AG24、 AG26、AG30、 AG32、AH31、 AJ30、M11、M13、 M15、M17、M19、 N12、N16、N18、 P11、P17、P19、 R12、R14、R16、 R18、R24、R26、 R28、T11、T13、 T27、U12、U24、 U26、U28、V25、 V27、W24、W26、 W28、W30、W32、 Y25、Y29、Y31	AA24、AA26、 AA28、AB23、 AB25、AB27、 AC22、AC24、 AC26、AC28、 AD11、AD15、 AD17、AD21、 AD23、AD25、 AD27、AE10、 AE12、AE14、 AE16、AE18、 AE20、AE22、 AE24、AE28、 AF19、K11、K15、 K17、K9、L10、 L12、L14、L16、 M11、M13、M15、 M17、M9、N10、 N12、N14、N16、 N22、N24、N26、 P11、P25、P9、 R10、R22、R24、 R26、T23、T25、 U22、U24、U26、 U28、V23、V27、 W22、W24、W26、 W28、Y23、Y27

表 5-120. 电源信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
VDD_CPU	PWR	CPU 内核电源	AA10、AA12、 AA14、AA20、 AA22、AA8、AB11、 AB19、AB21、 AB23、AB9、AC10、 AC12、AC14、 AC22、AD11、 AD13、AD15、 AD17、AD19、 AD21、AD23、 AD9、AE10、AE14、 AE16、AE18、 AE20、AE22、 AF11、H21、H23、 J20、J22、K21、 K23、L20、L22、 N20、N22、P21、 R20、R22、T17、 T19、T21、T23、 U14、U22、V11、 V13、V19、V21、 V23、V9、W10、 W12、W20、W22、 W8、Y13、Y21、 Y23、Y9	AA10、AA12、 AA20、AA8、AB11、 AB13、AB15、 AB17、AB19、 AB21、AB9、AC12、 AC14、AC16、 AC18、AC20、 AC8、AD9、H19、 H21、J18、J20、 L18、L20、M19、 N18、N20、P15、 P17、P19、P21、 R12、R20、T11、 T17、T19、T21、 T9、U10、U18、 U20、U8、V11、 V19、V21、W10、 W12、W18、W20、 W8、Y17、Y19、 Y21、Y9
VDD_MCU	PWR	MCU 内核电源	L24、M23、M25、 N26、P23、P25、 P27	J22、K21、K23、 L24、M21、M23、 M25
VDD_MCU_WAKE1	PWR	MCU 菊花链的内核电源	L28	J26
VDD_WAKE0	PWR	MAIN 域菊花链的内核电源	U29	R27

表 5-120. 电源信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
VSS	GND	接地	A1、A10、A12、 A15、A2、A20、 A23、A25、A28、 A34、A37、A5、 A7、AA11、AA13、 AA19、AA2、AA21、 AA25、AA29、 AA34、AA36、 AA38、AA5、AA9、 AB1、AB10、AB12、 AB14、AB20、 AB22、AB24、 AB28、AB30、 AB32、AB33、 AB35、AB37、AB5、 AB8、AC11、AC13、 AC15、AC17、 AC19、AC2、 AC21、AC23、 AC25、AC27、 AC29、AC31、 AC6、AC9、AD1、 AD10、AD12、 AD14、AD16、 AD20、AD22、 AD24、AD26、 AD28、AD30、 AD32、AD35、 AD4、AD8、AE11、 AE15、AE17、 AE19、AE2、AE21、 AE23、AE25、 AE27、AE29、 AE31、AE5、AF10、 AF12、AF14、 AF16、AF20、 AF22、AF24、 AF26、AF28、AF3、 AF30、AF32、AF6、 AF8、AG1、AG15、 AG19、AG25、 AG27、AG29、 AG31、AG4、AG7、 AG9、AH10、 AH14、AH19、 AH2、AH22、 AH23、AH26、 AH30、AH32、 AH35、AH5、AH8、 AJ11、AJ16、AJ22、 AJ27、AJ3、AJ31、 AJ6、AJ8、AJ9、 AK10、AK11、 AK12、AK15、 AK16、AK17、 AK18、AK19、 AK22、AK23、 AK24、AK25、 AK27、AK28、 AK30、AK32、AL1、	A1、A23、A25、 A27、A29、A31、 A4、A7、AA11、 AA13、AA15、 AA17、AA19、AA2、 AA21、AA23、 AA25、AA27、 AA29、AA31、 AA33、AA5、AA9、 AB1、AB10、AB12、 AB14、AB18、 AB20、AB22、 AB24、AB26、 AB28、AB30、 AB32、AB4、AB8、 AC13、AC15、 AC17、AC19、 AC2、AC21、 AC23、AC25、 AC27、AC5、AC9、 AD10、AD12、 AD14、AD18、 AD22、AD24、 AD26、AD28、 AD29、AD3、 AD31、AD33、 AD6、AD8、AE1、 AE13、AE17、 AE19、AE21、 AE23、AE25、 AE27、AE30、 AE32、AE4、AE7、 AF11、AF14、 AF18、AF2、AF20、 AF21、AF24、 AF28、AF5、AF8、 AG14、AG18、 AG20、AG25、 AG28、AG29、 AG3、AG31、 AG33、AG6、AG9、 AH12、AH15、 AH18、AH21、 AH24、AH26、 AH28、AH30、 AH5、AJ11、AJ14、 AJ17、AJ20、AJ23、 AJ26、AJ29、AJ32、 AJ6、AJ8、AK10、 AK13、AK16、 AK19、AK22、 AK25、AK28、 AK31、AK4、AK7、 AL12、AL15、 AL18、AL21、 AL24、AL27、AL3、 AL30、AL33、AL6、 AL9、AM11、 AM14、AM17、 AM2、AM20、

表 5-120. 电源信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
			AL10、AL12、 AL13、AL14、 AL15、AL16、 AL17、AL18	AM23、AM26、 AM29、AM32、 AM33、AM5、AM8、 AN1、AN10、 AN13、AN16

表 5-120. 电源信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
VSS (续)	GND	接地	AL19、AL21、 AL26、AL29、 AL31、AL4、AM11、 AM13、AM15、 AM18、AM20、 AM23、AM25、 AM27、AM3、 AM30、AM32、 AM38、AM6、AN1、 AN10、AN12、 AN14、AN16、 AN19、AN22、 AN25、AN28、 AN31、AN34、 AN4、AN7、AP12、 AP15、AP18、 AP21、AP24、 AP27、AP3、AP30、 AP33、AP36、AP6、 AP9、AR1、AR10、 AR13、AR16、 AR19、AR22、 AR25、AR28、 AR31、AR34、 AR37、AR4、AR7、 AT12、AT15、 AT18、AT21、 AT24、AT27、AT3、 AT30、AT33、 AT36、AT6、AT9、 AU1、AU10、 AU13、AU16、 AU19、AU22、 AU25、AU28、 AU31、AU34、 AU37、AU38、 AU4、AU7、AV1、 AV11、AV14、 AV17、AV2、AV20、 AV23、AV26、 AV29、AV32、 AV35、AV5、AV8、 B11、B13、B16、 B19、B22、B24、 B26、B29、B31、 B38、B6、B9、 C14、C17、C18、 C2、C21、C27、 C30、C4、C8、 D10、D15、D20、 D23、D28、D3、 D35、D6、D7、 E12、E13、E16、 E19、E2、E22、 E25、E26、E29、 E31、E5、E9、F1、 F11、F14、F17、 F21、F24、F27、 F30、F4、F7、F8、 G15	AN19、AN22、 AN25、AN28、 AN31、AN32、 AN4、AN7、B22、 B24、B26、B28、 B3、B30、B32、 B6、C11、C13、 C15、C17、C2、 C21、C23、C25、 C27、C29、C31、 C33、C5、D1、 D26、D28、D30、 D32、D4、D7、 E23、E25、E27、 E29、E3、E31、 E6、E8、F14、 F16、F18、F2、 F20、F22、F24、 F5、F7、G1、G11、 G13、G15、G17、 G19、G21、G23、 G25、G27、G4、 G9、H10、H12、 H14、H16、H18、 H2、H20、H22、 H24、H26、H28、 H5、H8、J1、J13、 J15、J17、J19、 J21、J6、J7、J9、 K12、K14、K16、 K18、K2、K20、 K22、K27、K29、 K5、K8、L11、L13、 L15、L17、L19、 L23、L3、L6、L7、 L9、M1、M12、 M14、M16、M18、 M20、M22、M24、 M28、M4、M8、 N11、N13、N15、 N17、N2、N21、 N23、N25、N29、 N5、N7、N9、P10、 P12、P14、P16、 P18、P20、P22、 P24、P26、P3、 R11、R17、R19、 R21、R23、R25、 R28、R3、R6

表 5-120. 电源信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ALY 引脚 [4]	AND 引脚 [4]
VSS (续)	GND	接地	G18、G20、G28、G3、G6、H10、H16、H18、H2、H20、H22、H24、H26、H28、H30、H31、H5、H7、H8、J1、J11、J13、J15、J17、J19、J21、J23、J25、J27、J29、J32、J4、J9、K10、K12、K14、K16、K18、K2、K20、K22、K24、K26、K6、K8、L1、L11、L13、L19、L21、L23、L31、L5、L9、M16、M2、M20、M22、M24、M29、M30、M32、M5、M8、N15、N17、N19、N21、N25、N3、N31、N32、N38、N6、N9、P1、P10、P16、P18、P20、P22、P24、P26、P30、P32、P35、P37、P4、P7、P8、R11、R13、R15、R17、R19、R2、R23、R25、R27、R32、R34、R36、R38、R5、R9、T12、T14、T16、T18、T20、T22、T24、T26、T28、T3、T31、T33、T35、T37、T6、T8、U13、U19、U21、U23、U25、U27、U3、U30、U32、U34、U36、U38、U6、U9、V10、V12、V2、V20、V22、V24、V26、V28、V31、V33、V35、V37、V5、V8、W1	R9、T10、T18、T2、T20、T22、T24、T26、T5、T8、U1、U11、U17、U23、U25、U27、U29、U33、U4、U7、U9、V10、V12、V18、V20、V22、V28、V3、V6、V8、W11、W17、W19、W2、W23、W27、W29、W5、W9、Y1、Y10、Y12、Y18、Y20、Y22、Y26、Y28、Y6、Y8
VSS (续)	GND	接地	W11、W13、W19、W25、W27、W29、W34、W36、W38、W4、W7、W9、Y10、Y12、Y14、Y20、Y22、Y24、Y3、Y30、Y32、Y33、Y35、Y37、Y6、Y8	

(1) 该引脚必须始终通过 1 μ F \pm 10% 电容器连接至 VSS。

5.4 引脚连接要求

本节介绍了具有特定连接要求的封装焊球和未使用封装焊球的连接要求。

备注

除非信号说明中另有说明，否则必须为所有电源焊球提供建议运行条件一节中指定的电压。

备注

需要补充说明的是，“保持未连接状态”或“无连接”(NC)表示这些器件焊球编号不能连接任何信号布线。

表 5-121 按焊球名称和焊球编号显示了特定信号的连接要求。

表 5-121. 连接要求

ALY 焊球 编号	AND 焊球 编号	焊球名称	连接要求
P38	B23	OSC1_XI	这些焊球每一个均必须通过单独的外部拉电阻器连接到 VSS，以确保这些焊球会保持为有效的逻辑低电平（如果未使用）。
T38	A24	WKUP_OSC0_XI	
G37	F17	TRSTN	
U1	R1	DDR0_DQS0P	
AA1	V1	DDR0_DQS1P	
AF1	AD1	DDR0_DQS2P	
AJ1	AG1	DDR0_DQS3P	
A16	B1	DDR1_DQS0P	
A13	E1	DDR1_DQS1P	
A8	L1	DDR1_DQS2P	
A3	P1	DDR1_DQS3P	
T1	-	DDR2_DQS0P	
N1	-	DDR2_DQS1P	
H1	-	DDR2_DQS2P	
E1	-	DDR2_DQS3P	
A18	-	DDR3_DQS0P	
A21	-	DDR3_DQS1P	
A26	-	DDR3_DQS2P	
A29	-	DDR3_DQS3P	
AC8	AC7	DDR0_RET	
G8	G8	DDR1_RET	
L8	-	DDR2_RET	
G27	-	DDR3_RET	
K28	G26	VMON1_ER_VSYS	
N27	L25	VMON2_IR_VCPU	
J30	K30	VMON3_IR_VEXT1P8	
P28	M26	VMON4_IR_VEXT1P8	
R29	M29	VMON5_IR_VEXT3P3	

表 5-121. 连接要求 (续)

ALY 焊球 编号	AND 焊球 编号	焊球名称	连接要求
P36	E26	MCU_ADC0_AIN0	这些焊球每一个均可以通过单独的外部拉电阻器连接到 VSS，或者可以直接连接到 VSS，以确保这些焊球会保持为有效的逻辑低电平（如果未使用）。
V36	F25	MCU_ADC0_AIN1	
T34	F23	MCU_ADC0_AIN2	
T36	A28	MCU_ADC0_AIN3	
P34	E24	MCU_ADC0_AIN4	
R37	D27	MCU_ADC0_AIN5	
R33	A26	MCU_ADC0_AIN6	
V38	B27	MCU_ADC0_AIN7	
Y38	C32	MCU_ADC1_AIN0	
Y34	B33	MCU_ADC1_AIN1	
V34	B31	MCU_ADC1_AIN2	
W37	B29	MCU_ADC1_AIN3	
AA37	D31	MCU_ADC1_AIN4	
W33	A32	MCU_ADC1_AIN5	
U33	A30	MCU_ADC1_AIN6	
Y36	C28	MCU_ADC1_AIN7	
AN11	AG7	SERDES0_REXT	
AL9	AH9	SERDES1_REXT	
AL20	-	SERDES2_REXT	
AM19	AH23	SERDES4_REXT	
AM28	AH31	CSI0_RXRCALIB	
AL28	AJ33	CSI1_RXRCALIB	
AM31	AH29	CSI2_RXRCALIB	
AE8	R7	DDR0_CAL0	
G14	F8	DDR1_CAL0	
U7	-	DDR2_CAL0	
F18	-	DDR3_CAL0	
AM24	AH25	DSI0_TXRCALIB	
AL22	AH27	DSI1_TXRCALIB	
AN18	AH22	USB0_RCALIB	

表 5-121. 连接要求 (续)

ALY 焊球 编号	AND 焊球 编号	焊球名称	连接要求
G36	E20	MCU_RESETZ	这些焊球每一个均必须通过单独的外部拉电阻器连接到相应的电源，以确保这些焊球保持为有效的逻辑高电平（如果未使用）。
K32	C24	MCU_PORZ	
P33	D24	PORZ	
F34	G20	RESET_REQZ	
G35	F21	TCK	
AL36	V32	TMS	
G34	A21	MCU_I2C0_SDA	
M35	D22	MCU_I2C0_SCL	
N33	A16	WKUP_I2C0_SCL	
N35	D23	WKUP_I2C0_SDA	
AN36	AA30	I2C0_SCL	
AP37	Y30	I2C0_SDA	
AN35	Y29	EXTINTN	
AL37	V33	TDI	
AL35	W33	TDO	
F35	F19	EMU0	
H34	E17	EMU1	
V1	T1	DDR0_DQS0N	
Y1	W1	DDR0_DQS1N	
AE1	AC1	DDR0_DQS2N	
AH1	AF1	DDR0_DQS3N	
A17	C1	DDR1_DQS0N	
A14	F1	DDR1_DQS1N	
A9	K1	DDR1_DQS2N	
A4	N1	DDR1_DQS3N	
R1	-	DDR2_DQS0N	
M1	-	DDR2_DQS1N	
G1	-	DDR2_DQS2N	
D1	-	DDR2_DQS3N	
A19	-	DDR3_DQS0N	
A22	-	DDR3_DQS1N	
A27	-	DDR3_DQS2N	
A30	-	DDR3_DQS3N	
R35	D25	MCU_ADC0_REFP	如果未使用 MCU_ADCn 接口，则这些信号应连接到与 VDDA_ADCn 电源输入相同的电源。
AA35	C30	MCU_ADC1_REFP	
U35	C26	MCU_ADC0_REFN	如果未使用 MCU_ADCn 接口，则应将这些信号连接到 VSS。
W35	D29	MCU_ADC1_REFN	
L29	F26	VPP_MCU	如果未使用，这些焊球中的每一个都必须保持未连接状态。
AA31	V29	VPP_CORE	
AJ7	AH2	MMC0_CALPAD	

表 5-121. 连接要求 (续)

ALY 焊球编号	AND 焊球编号	焊球名称	连接要求
		DDR0_*	必须始终按递增顺序使用 DDRSS0、DDRSS1、DDRSS2 和 DDRSS3。例如，使用单个 LPDDR 元件时，该元件必须连接到 DDR0_* 接口。当使用两个 LPDDR 元件时，它们必须连接到 DDR0_* 和 DDR1_* 接口，依此类推。
		DDR1_*	
		DDR2_*	
		DDR3_*	

表 5-122 显示了针对器件上的保留焊球编号的特定连接要求。

备注

需要补充说明的是，“保持未连接状态”或“无连接”(NC)表示这些器件焊球编号不能连接任何信号布线。

表 5-122. 保留焊球的特定连接要求

ALY 焊球编号	AND 焊球编号	连接要求
AF7/AK2/AK29/AK31/AL11/AL23/AL24/AL25/AL27/AL30/AM10/AM12/AM14/AM16/AM17/AM21/AM22/AM26/AM29/AM33/AM9/AN13/AN20/AN21/G17/G22/G30/H12/H14/H32/H33/J31/J33/K30/L30/N7/T7/Y7	AH4/AH7/AH8/E28/F27/J29/L28/L29/L30/M30	保留。 这些焊球必须保持未连接状态。

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) (1) (2)


参数		最小值	最大值	单位	
VDD_*(3)	内核电源	-0.3	1.05	V	
VDDAR_*(3)	RAM 电源	-0.3	1.05	V	
VDDA_0P8_*(3)	用于 0.8V 域的模拟电源	-0.3	1.05	V	
VDDA_1P8_*(3)	用于 1.8V PHY 域的模拟电源	-0.3	2.2	V	
VDDA_3P3_USB	用于 3.3V USB 域的模拟电源	-0.3	3.8	V	
VDDA_*(3)	用于 1.8V PLL 和其他域的模拟电源	-0.3	2.2	V	
VDDS_DDR_*(3)	DDR 接口电源	-0.3	1.2	V	
VDDS_MMC0	MMC0 IO 电源	-0.3	2.2	V	
VDDSHV*(3)	双路电压 LVCMOS IO 电源	1.8V	-0.3	2.2	V
		3.3V	-0.3	3.8	V
VPP_CORE VPP MCU	电子保险丝域电源电压范围	-0.3	1.89	V	
USB0_VBUS(9)	USB VBUS 比较器输入的电压范围	-0.3	3.6	V	
所有失效防护 IO 引脚的稳态最大电压	I2C0_SCL、 I2C0_SDA、 WKUP_I2C0_SCL、 WKUP_I2C0_SDA、 MCU_I2C0_SCL、 MCU_I2C0_SDA、 EXTINTn	-0.3	3.8	V	
		MCU_PORz、 PORz	-0.3	3.8	V
所有其他 IO 引脚的稳态最大电压(4)	VMON1_ER_VSYS(8)、 VMON3_IR_VEXT1P8、 VMON4_IR_VEXT1P8	-0.3	2.2	V	
	VMON2_IR_VCPU	-0.3	1.05	V	
	VMON5_IR_VEXT3P3	-0.3	3.8	V	
	所有其他 IO 引脚	-0.3	IO 电源电压 + 0.3	V	
IO 引脚的瞬态过冲和下冲规格	20% 的 IO 电源电压在信号周期的 20% 以内 图 6-1 (请参阅 IO 瞬态电压范围)		0.2 × VDD(7)	V	
闩锁性能, II 级 (125°C)(5)	电流测试	-100	100	mA	
	过压 (OV) 测试	不适用	1.5 × VDD(7)	V	
T _{STG} (6)	贮存温度	-55	+150	°C	

(1) 超出“绝对最大额定值”运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下以及在[建议运行条件](#)以外的任何其他条件下能够正常运行。如果超出“建议运行条件”但在“绝对最大额定值”范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。

(2) 除非另有说明，否则所有电压值均以其关联的 VSS 或 VSSA_x 为基准。

- (3) **VDD_* 包括** : VDD_CORE、VDD_CPU、VDD_MCU、VDD_MCU_WAKE1、VDD_WAKE0
VDDAR_* 包括 : VDDAR_CORE、VDDAR_CPU、VDDAR_MCU
VDDA_0P8_* 包括 : VDDA_0P8_CSIRX0_1、VDDA_0P8_CSIRX2、VDDA_0P8_DLL_MMC0、VDDA_0P8_DSITX、VDDA_0P8_DSITX_C、VDDA_0P8_PLL_DDR0、VDDA_0P8_PLL_DDR1、VDDA_0P8_PLL_DDR2、VDDA_0P8_PLL_DDR3、VDDA_0P8_SERDES_C0_1、VDDA_0P8_SERDES_C2、VDDA_0P8_SERDES_C4、VDDA_0P8_SERDES0_1、VDDA_0P8_SERDES2、VDDA_0P8_SERDES4、VDDA_0P8_UFS、VDDA_0P8_USB
VDDA_1P8_* 包括 : VDDA_1P8_CSIRX0_1、VDDA_1P8_CSIRX2、VDDA_1P8_DSITX、VDDA_1P8_SERDES0_1、VDDA_1P8_SERDES2、VDDA_1P8_SERDES2_4、VDDA_1P8_SERDES4、VDDA_1P8_UFS、VDDA_1P8_USB
VDDA_* 包括 : VDDA_ADC0、VDDA_ADC1、VDDA_MCU_PLLGRP0、VDDA_MCU_TEMP、VDDA_OSC1、VDDA_PLLGRP0、VDDA_PLLGRP1、VDDA_PLLGRP10、VDDA_PLLGRP12、VDDA_PLLGRP13、VDDA_PLLGRP2、VDDA_PLLGRP5、VDDA_PLLGRP6、VDDA_PLLGRP7、VDDA_PLLGRP8、VDDA_PLLGRP9、VDDA_POR_WKUP、VDDA_TEMP0、VDDA_TEMP1、VDDA_TEMP2、VDDA_TEMP3、VDDA_TEMP4、VDDA_WKUP
VDDS_DDR_* 包括 : VDDS_DDR、VDDS_DDR_C0、VDDS_DDR_C1、VDDS_DDR_C2、VDDS_DDR_C3
VDDSHV* 包括 : VDDSHV0、VDDSHV0_MCU、VDDSHV1_MCU、VDDSHV2、VDDSHV2_MCU、VDDSHV5
- (4) 此参数适用于所有不具有失效防护功能的 IO 引脚，该要求适用于所有 IO 电源电压值。例如，如果施加到特定 IO 电源的电压为 0V，则由该电源供电的任何 IO 的有效输入电压范围将为 -0.3V 至 +0.3V。每当外设不是由用于为相应 IO 电源供电的相同电源供电时，都应特别注意。所连接的外设绝不能提供超出有效输入电压范围的电压（包括电源斜升和斜降序列），这一点很重要。
- (5) 对于电流脉冲注入：
 引脚应力符合 JEDEC JESD78E（II 级），并施加额定 I/O 引脚注入电流和钳位电压（最大推荐 I/O 电压的 1.5 倍和最大推荐 I/O 电压的负 0.5 倍）。
 对于过压性能：
 电源应力符合 JEDEC JESD78E（II 级）并施加额定电压注入。
- (6) 对于卷带包装，贮存温度范围为 [-10°C；+50°C]，最大相对湿度为 70%。TI 建议在使用前恢复到环境温度。
- (7) VDD 是 IO 相应电源引脚上的电压。
- (8) VMON_ER_VSYS 引脚提供了一种监测系统电源的方法。如需更多信息，请参阅[使用 VMON/POK 的系统电源监测设计指南](#)。
- (9) 需要使用外部电阻分压器来限制施加到该器件引脚的电压。如需更多信息，请参阅[USB VBUS 设计指南](#)。

失效防护 IO 终端的设计使其不依赖于相应的 IO 电源电压。这样便可在相应 IO 电源关闭时，将外部电压源连接到这些 IO 终端。I2C0_SCL、I2C0_SDA、I2C1_SCL、I2C1_SDA、DDR_FS_RESETn 和 NMI_n 是唯一的失效防护 IO 端子。所有其他 IO 终端都不具有失效防护功能，对其施加的电压应限制为[绝对最大额定值](#)中的“所有 IO 引脚的稳态最大电压”参数定义的值。



A. $T_{overshoot} + T_{undershoot} < T_{period}$ 的 20%

图 6-1. IO 瞬态电压范围

6.2 ESD 等级

		值	单位	
V _(ESD)	静电放电	人体放电模型 (HBM), 符合 AEC Q100-002 标准 ⁽¹⁾	±1000	
		充电器件模型 (CDM), 符合 AEC Q100-011 标准	所有引脚	±250
			转角引脚 (A1、AJ29)	±750

(1) AEC Q100-002 指示应当按照 ANSI/ESDA/JEDEC JS-001 规范执行 HBM 应力测试。

6.3 通电时间 (POH) 限制

IP ⁽¹⁾ (2) (3)	电压域	电压 (V) (最大值)	频率 (MHz) (最大值)	T _j (°C)	POH
全部	100%	全部	所有支持的 OPP	汽车: -40°C 至 125°C ⁽⁴⁾	20000

IP ^{(1) (2) (3)}	电压域	电压 (V) (最大值)	频率 (MHz) (最大值)	T _j (°C)	POH
全部	100%	全部	所有支持的 OPP	扩展: -40°C 至 105°C	100000
全部	100%	全部	所有支持的 OPP	商用: 0°C 至 90°C	100000

- 为方便起见, 下节中单独提供这些信息, 并且未扩展或修改适用于 TI 半导体产品的 TI 标准条款和条件下提供的保修范围。
- 除非上表中另有说明, 否则器件在额定温度下支持所有电压域和工作条件
- POH 是电压、温度和时间的函数。如果在较高电压和温度下使用, 实现相同可靠性的 POH 会减少。如要评估其他用例, 请联系您当地的 TI 代表。
- 汽车曲线定义为 20000 小时通电时间, 此时结温如下所示: 5%@-40°C、65%@70°C、20%@110°C、10%@125°C。

6.4 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

电源名称	说明	最小值 ⁽¹⁾	标称值	最大值 ⁽¹⁾	单位	
VDD_CORE	MAIN 域内核电源的启动/有效电压	0.76 ⁽¹⁾	0.8	0.84 ⁽¹⁾	V	
VDD_MCU	MCUSS 内核电源的启动/有效电压	0.76 ⁽¹⁾	0.8	0.89 ⁽¹⁾	V	
VDD_CPU	CPU 内核电源的启动电压, 在冷上电事件时施加	0.76 ⁽¹⁾	0.8	0.84 ⁽¹⁾	V	
	CPU 内核电源的有效电压, 在软件中启用 AVS 模式后	AVS ⁽³⁾ - 5% ⁽¹⁾	AVS ⁽³⁾	AVS ⁽³⁾ +5% ⁽¹⁾	V	
VDD_CPU AVS 范围	VDD_CPU 的 AVS 有效电压范围	0.6		0.9	V	
VDDAR_*(⁵)	RAM 电源	0.81	0.85	0.89	V	
VDDA_0P8_*(⁵)	用于 0.8V 域的模拟电源	0.76	0.8	0.84	V	
VDDA_1P8_*(⁵)	用于 1.8V PHY 域的模拟电源	1.71	1.8	1.89	V	
VDDA_3P3_USB(⁵)	用于 3.3V USB 域的模拟电源	3.14	3.3	3.46	V	
VDDA_*(⁵)	用于 1.8V PLL 和其他域的模拟电源	1.71	1.8	1.89	V	
VDDA_*	所有 VDDA 输入的峰峰值噪声			25	mV	
VDDS_DDR_*(⁵)	DDR 接口电源	1.06	1.1	1.15	V	
VDDS_MMC0	MMC0 IO 电源	1.71	1.8	1.89	V	
VDDSHV*(⁵)	双路电压 LVCMOS IO 电源	1.8V 工作电压	1.71	1.8	1.89	V
		3.3V 工作电压	3.14	3.3	3.46	V
USB0_VBUS	USB VBUS 比较器输入的电压范围	0	请参阅 ⁽⁴⁾	3.46	V	
USB0_ID	USB ID 输入的电压范围		请参阅 ⁽²⁾		V	
VSS	接地		0		V	
T _j	工作结温范围	汽车	-40	125	°C	
		扩展	-40	105	°C	
		商用级	0	90	°C	

- 对于所有 VDD* 电源输入, 器件焊球上的电压在任何时间段绝不能低于最小值电压或高于最大值电压。该要求包括动态电压事件, 例如交流纹波、电压瞬变、电压骤降等。所有电源输入都需要满足该要求, 但应特别注意 VDD_CORE、VDD_MCU 和 VDD_CPU 域, 与其他电源轨相比, 这些域的瞬态电流需求更高。
- 该端子连接到相应 USB PHY 中的模拟电路。相应电路在测量电压时提供已知电流, 以确定端子连接到 VSS 时相关电阻是否小于 10 Ω 或大于 100k Ω。对于 USB 主机操作, 该端子应接地, 对于 USB 外设操作, 则应保持开路, 并且始终不得连接到任何外部电源源。
- AVS 电压取决于器件、电压域和 OPP。必须从 VTM_DEVINFO_VDn 读取它们。有关 VTM_DEVINFO_VDn 寄存器地址的信息, 请参阅器件 TRM 中的“电压和热管理器”部分。电源应在 VDD_CPU AVS 范围条目所示的范围内可调节。
- 需要使用外部电阻分压器来限制施加到该器件引脚的电压。如需更多信息, 请参阅 [USB VBUS 设计指南](#)。
- VDD_* 包括:** VDD_CORE、VDD_CPU、VDD_MCU、VDD_MCU_WAKE1、VDD_WAKE0
VDDAR_* 包括: VDDAR_CORE、VDDAR_CPU、VDDAR_MCU
VDDA_0P8_* 包括: VDDA_0P8_CSIRX0_1、VDDA_0P8_CSIRX2、VDDA_0P8_DLL_MMC0、VDDA_0P8_DSITX、VDDA_0P8_DSITX_C、VDDA_0P8_PLL_DDR0、VDDA_0P8_PLL_DDR1、VDDA_0P8_PLL_DDR2、VDDA_0P8_PLL_DDR3、VDDA_0P8_SERDES_C0_1、VDDA_0P8_SERDES_C2、VDDA_0P8_SERDES_C4、VDDA_0P8_SERDES0_1、VDDA_0P8_SERDES2、VDDA_0P8_SERDES4、VDDA_0P8_UFS、VDDA_0P8_USB
VDDA_1P8_* 包括: VDDA_1P8_CSIRX0_1、VDDA_1P8_CSIRX2、VDDA_1P8_DSITX、VDDA_1P8_SERDES0_1、VDDA_1P8_SERDES2、VDDA_1P8_SERDES2_4、VDDA_1P8_SERDES4、VDDA_1P8_UFS、VDDA_1P8_USB

VDDA_* 包括 : VDDA_ADC0、VDDA_ADC1、VDDA_MCU_PLLGRP0、VDDA_MCU_TEMP、VDDA_OSC1、VDDA_PLLGRP0、VDDA_PLLGRP1、VDDA_PLLGRP10、VDDA_PLLGRP12、VDDA_PLLGRP13、VDDA_PLLGRP2、VDDA_PLLGRP5、VDDA_PLLGRP6、VDDA_PLLGRP7、VDDA_PLLGRP8、VDDA_PLLGRP9、VDDA_POR_WKUP、VDDA_TEMP0、VDDA_TEMP1、VDDA_TEMP2、VDDA_TEMP3、VDDA_TEMP4、VDDA_WKUP

VDDS_DDR_* 包括 : VDDS_DDR、VDDS_DDR_C0、VDDS_DDR_C1、VDDS_DDR_C2、VDDS_DDR_C3

VDDSHV* 包括 : VDDSHV0、VDDSHV0_MCU、VDDSHV1_MCU、VDDSHV2、VDDSHV2_MCU、VDDSHV5

6.5 运行性能点

本节介绍了器件的运行条件。本节还包含处理器时钟和器件内核时钟的每个运行性能点 (OPP) 的说明。

表 6-1 描述了器件每个速度等级支持的最大频率。

表 6-1. 速度等级最大频率

器件	最大频率 (MHz)									
	A72SS0	C71SS0	R5FSS0/1	MCU_ R5SS0	GPU	CBASS0	VPAC	VENCDEC	DMSC	LPDDR4
AM69Ax...T	2000	1000	1000	1000	800	500	720	550 (960MP/s 或 480MP/s) (2)	333	4266MT/s ⁽¹⁾

- (1) 最大 DDR 频率将根据系统中使用的特定存储器类型 (供应商) 以及根据 PCB 实现进行限制。TI 强烈建议所有设计的每个细节 (布线、间距、过孔/背钻、PCB 材料等) 都严格遵循 TI LPDDR4 EVM PCB 布局, 以便完全实现指定的时钟频率。有关详细信息, 请参阅 [Jacinto 7 LPDDR 电路板设计和布局布线指南](#)
- (2) 请参阅 [器件比较](#) 表以确定具体器件型号, 包括 1 个 VENCDEC 模块 (480MP/s) 或 2 个 VENCDEC 模块 (960MP/s)。

6.6 电气特性

备注

节 6.6.1 至节 6.6.8 中所述的接口或信号对应于多路复用模式 0 (主要功能) 中可用的接口或信号。

这些表中介绍的焊球上多路复用的所有接口或信号都具有相同的直流电气特性，除非多路复用涉及 PHY 和 GPIO 组合，在这种情况下，会为不同的复用模式 (功能) 指定不同的直流电气特性。

6.6.1 I2C 开漏失效防护 (I2C OD FS) 电气特性

在建议运行条件下测得 (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
1.8V 模式					
V _{IL}	输入低电平阈值			0.3 × VDDSHV ⁽¹⁾	V
V _{ILSS}	输入低电平阈值稳态			0.3 × VDDSHV ⁽¹⁾	V
V _{IH}	输入高电平阈值	0.7 × VDDSHV ⁽¹⁾			V
V _{IHSS}	输入高电平阈值稳态	0.7 × VDDSHV ⁽¹⁾			V
V _{HYS}	输入迟滞电压	0.1 × VDDSHV ⁽¹⁾			mV
I _{IN}	输入漏电流	V _I = 1.8V 或 0V		±10	μA
V _{OL}	输出低电平电压			0.2 × VDDSHV ⁽¹⁾	V
I _{OL}	低电平输出电流	V _{OL(MAX)}	6		mA
3.3V 模式					
V _{IL}	输入低电平阈值			0.3 × VDDSHV ⁽¹⁾	V
V _{ILSS}	输入低电平阈值稳态			0.25 × VDDSHV ⁽¹⁾	V
V _{IH}	输入高电平阈值	0.7 × VDDSHV ⁽¹⁾			V
V _{IHSS}	输入高电平阈值稳态	0.7 × VDDSHV ⁽¹⁾			V
V _{HYS}	输入迟滞电压	0.05 × VDDSHV ⁽¹⁾			mV
I _{IN}	输入漏电流	V _I = 3.3V 或 0V		±10	μA
V _{OL}	输出低电平电压			0.4	V
I _{OL}	低电平输出电流	V _{OL(MAX)}	6		mA

(1) VDDSHV 表示相应的电源。有关电源名称和相应焊球的更多信息，请参阅[引脚属性](#)的“电源”列。

6.6.2 失效防护复位 (FS 复位) 电气特性

在建议运行条件下测得 (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
V _{IL}	输入低电平阈值			0.3 × VDDSHV ⁽¹⁾	V
V _{ILSS}	输入低电平阈值稳态			0.3 × VDDSHV ⁽¹⁾	V
V _{IH}	输入高电平阈值	0.7 × VDDSHV ⁽¹⁾			V

在建议运行条件下测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
V _{IHSS}	输入高电平阈值稳态		0.7 × VDDSHV ⁽¹⁾			V
V _{HYS}	输入迟滞电压		200			mV
I _{IN}	输入漏电流	V _I = 1.8V 或 0V			±10	μA

(1) VDDSHV 表示相应的电源。有关电源名称和相应焊球的更多信息, 请参阅引脚属性的“电源”列。

6.6.3 HFOSC/LFOSC 电气特性

在建议的工作条件下测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
高频振荡器						
V _{IH}	输入高电平阈值		0.65 × VDDSHV ⁽¹⁾			V
V _{IL}	输入低电平阈值				0.35 × VDDSHV ⁽¹⁾	V
V _{HYS}	输入迟滞电压			49		mV
低频振荡器						
V _{IH}	输入高电平阈值		0.65 × VDDA_WKUP ⁽¹⁾			V
V _{IL}	输入低电平阈值				0.35 × VDDA_WKUP ⁽¹⁾	V
V _{HYS}	输入迟滞电压	工作模式		85		mV
		旁路模式		324		mV

(1) VDDSHV 表示相应的电源。对于 WKUP_OSC0, 对应的电源为 VDDA_WKUP。对于 OSC1_XI, 对应的电源为 VDDS_OSC1。

6.6.4 eMMC PHY 电气特性

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数		测试条件	最小值	标称值	最大值	单位
V _{IL}	输入低电平阈值				0.35 × VDDSHV ⁽¹⁾	V
V _{ILSS}	输入低电平阈值稳态				0.20	V
V _{IH}	输入高电平阈值		0.65 × VDDSHV ⁽¹⁾			V
V _{IHSS}	输入高电平阈值稳态		1.4			V
I _{IN}	输入漏电流	V _I = 1.8V 或 0V			±10	μA
I _{OZ}	三态输出漏电流	V _O = 1.8V 或 0V			±10	μA
R _{PU}	上拉电阻器		15	20	25	kΩ
R _{PD}	下拉电阻器		15	20	25	kΩ
V _{OL}	输出低电平电压				0.30	V
V _{OH}	输出高电平电压		VDDSHV - 0.30 ⁽¹⁾			V
I _{OL}	低电平输出电流	V _{OL(MAX)}	2			mA
I _{OH}	高电平输出电流	V _{OH(MAX)}	2			mA
SR _I	输入压摆率		5E + 8			V/s

(1) VDDSHV 表示相应的电源 (vddshv8)。有关电源名称和相应焊球的更多信息, 请参阅引脚属性的“电源”列。

6.6.5 SDIO 电气特性

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数		测试条件	最小值	标称值	最大值	单位
1.8V 模式						
V _{IL}	输入低电平阈值				0.58	V
V _{ILSS}	输入低电平阈值稳态				0.58	V
V _{IH}	输入高电平阈值		1.27			V
V _{IHSS}	输入高电平阈值稳态		1.7			V
V _{HYS}	输入迟滞电压		150			mV
I _{IN}	输入漏电流	V _I = 1.8V 或 0V			±10	μA
R _{PU}	上拉电阻器		40	50	60	kΩ
R _{PD}	下拉电阻器		40	50	60	kΩ
V _{OL}	输出低电平电压				0.45	V
V _{OH}	输出高电平电压		V _{DDSHV} - 0.45 ⁽¹⁾			V
I _{OL}	低电平输出电流	V _{OL(MAX)}	4			mA
I _{OH}	高电平输出电流	V _{OH(MAX)}	4			mA
3.3V 模式						
V _{IL}	输入低电平阈值				0.25 × V _{DDSHV} ⁽¹⁾	V
V _{ILSS}	输入低电平阈值稳态				0.15 × V _{DDSHV} ⁽¹⁾	V
V _{IH}	输入高电平阈值		0.625 × V _{DDSHV} ⁽¹⁾			V
V _{IHSS}	输入高电平阈值稳态		0.625 × V _{DDSHV} ⁽¹⁾			V
V _{HYS}	输入迟滞电压		150			mV
I _{IN}	输入漏电流	V _I = 1.8V 或 0V			±10	μA
R _{PU}	上拉电阻器		40	50	60	kΩ
R _{PD}	下拉电阻器		40	50	60	kΩ
V _{OL}	输出低电平电压				0.125 × V _{DDSHV} ⁽¹⁾	V
V _{OH}	输出高电平电压		0.75 × V _{DDSHV} ⁽¹⁾			V
I _{OL}	低电平输出电流	V _{OL(MAX)}	6			mA
I _{OH}	高电平输出电流	V _{OH(MAX)}	10			mA

(1) V_{DDSHV} 表示相应的电源 (vddshv8)。有关电源名称和相应焊球的更多信息, 请参阅引脚属性的“电源”列。

6.6.6 CSI2/DSI D-PHY 电气特性

备注

CSI2/DSI DPHY 接口电气特性符合 MIPI D-PHY 规范 v1.2 (2014 年 8 月 1 日), 包括 ECN 和勘误表 (如适用)。

6.6.7 ADC12B 电气特性

在建议的工作条件下测得 (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
模拟输入					

在建议的工作条件下测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
$V_{MCU_ADC0/1_AIN[7:0]}$	满量程输入范围		VSS		$VDDA_ADC0/1$	V
DNL	微分非线性		-1	0.5	4	LSB
INL	积分非线性			± 1	± 4	LSB
$LSB_{GAIN-ERROR}$	增益误差			± 2		LSB
$LSB_{OFFSET-ERROR}$	偏移量误差			± 2		LSB
C_{IN}	输入采样电容			5.5		pF
SNR	信噪比	输入信号: -0.5dB 满量程的 200kHz 正弦波		70		dB
THD	总谐波失真	输入信号: -0.5dB 满量程的 200kHz 正弦波		73		dB
SFDR	无杂散动态范围	输入信号: -0.5dB 满量程的 200kHz 正弦波		76		dB
$SNR_{(PLUS)}$	信噪比和失真	输入信号: -0.5dB 满量程的 200kHz 正弦波		69		dB
$R_{MCU_ADC0/1_AIN[0:7]}$	MCU_ADC0/1_AIN[7:0] 的输入阻抗	$f =$ 输入信频率		$[1/((65.97 \times 10^{-12}) \times f_{SMPL_CLK})]$		Ω
I_{IN}	输入漏电流	MCU_ADC0/1_AIN[7:0] = VSS			-10	μA
		MCU_ADC0/1_AIN[7:0] = VDDA_ADC0/1			24	μA
采样动态						
F_{SMPL_CLK}	SMPL_CLK 频率			60		MHz
t_C	转换时间			13		ADC0/1 SMPL_CLK 周期
t_{ACQ}	采集时间		2		257	ADC0/1 SMPL_CLK 周期
T_R	采样率	ADC0/1 SMPL_CLK = 60MHz		4		MSPS
CCISO	通道间隔离			100		dB
通用输入模式 ⁽¹⁾						
V_{IL}	输入低电平阈值				$0.35 \times VDDA_ADC0/1$	V
V_{ILSS}	输入高电平阈值稳态				$0.35 \times VDDA_ADC0/1$	V
V_{IH}	输入高电平阈值		$0.65 \times VDDA_ADC0/1$			V
V_{IHSS}	输入高电平阈值稳态		$0.65 \times VDDA_ADC0/1$			V
V_{HYS}	输入迟滞电压		200			mV

在建议的工作条件下测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
I _{IN}	输入漏电流	V _I = 1.8V 或 0V			6	μA

(1) MCU_ADC0/1 可配置为以通用输入模式运行，其中所有 MCU_ADC0/1_AIN[7:0] 输入均通过 ADC0/1_CTRL 寄存器 (gpi_mode_en = 1) 全局启用，以作为数字输入运行。

6.6.8 LVCMOS 电气特性

在建议的工作条件下测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
1.8V 模式						
V _{IL}	输入低电压				0.35 × VDD ⁽¹⁾	V
V _{ILSS}	输入低电压稳态				0.3 × VDD ⁽¹⁾	V
V _{IH}	输入高电压		0.65 × VDD ⁽¹⁾			V
V _{IHSS}	输入高电压稳态		0.85 × VDD ⁽¹⁾			V
V _{HYS}	输入迟滞电压		150			mV
I _{IN}	输入漏电流。	V _I = 1.8V 或 0V			±10	μA
R _{PU}	上拉电阻器		15	22	30	kΩ
R _{PD}	下拉电阻器		15	22	30	kΩ
V _{OL}	输出低电压				0.45	V
V _{OH}	输出高电压		VDD ⁽¹⁾ - 0.45			V
I _{OL}	低电平输出电流	V _{OL(MAX)}	3			mA
I _{OH}	高电平输出电流	V _{OH(MIN)}	3			mA
3.3V 模式						
V _{IL}	输入低电压				0.8	V
V _{ILSS}	输入低电压稳态				0.6	V
V _{IH}	输入高电压		2.0			V
V _{IHSS}	输入高电压稳态		2.0			V
V _{HYS}	输入迟滞电压		150			mV
I _{IN}	输入漏电流。	V _I = 3.3V 或 0V			±10	μA
R _{PU}	上拉电阻器		15	22	30	kΩ
R _{PD}	下拉电阻器		15	22	30	kΩ
V _{OL}	输出低电压				0.4	V
V _{OH}	输出高电压		2.4			V
I _{OL}	低电平输出电流	V _{OL(MAX)}	5			mA
I _{OH}	高电平输出电流	V _{OH(MIN)}	6			mA

(1) VDD 表示相应的电源。有关电源名称和相应焊球的更多信息，请参阅引脚属性的“电源”列。

6.6.9 USB2PHY 电气特性

备注

USB0 和 USB1 电气特性符合 2000 年 4 月 27 日发布的通用串行总线修订版 2.0 规范，包括适用的 ECN 和勘误表。

6.6.10 串行器/解串器 2-L-PHY/4-L-PHY 电气特性

备注

PCIe 接口符合 2017 年 9 月 27 日 PCI Express® 基本规范 4.0 版中规定的电气参数。

如表 6-2 4-L-PHY 串行器/解串器 REFCLK 电气特性中的参数 V_{REFCLK_TERM} 所述，在输入模式下使用该器件并启用内部终端时，该器件对串行器/解串器 REFCLK 施加了额外的限制。默认情况下会启用内部终端，但在应用超过限值（由 V_{REFCLK_TERM} 定义）的基准时钟信号之前必须禁用内部终端。在源极侧应始终启用外部终端。

表 6-2. 4-L-PHY 串行器/解串器 REFCLK 电气特性

仅在启用内部终端后适用。在建议的工作条件下测得（除非另有说明）

参数		最小值	典型值	最大值	单位
V_{REFCLK_TERM}	启用内部终端后位于基准时钟引脚上的单端电压阈值			400	mV
R_{TERM}	内部端接	40	50	62.5	Ω

备注

串行器/解串器 USB 接口符合 2013 年 7 月 26 日通用串行总线 3.1 规范 1.0 版本中定义的 USB3.1 超高速发送器和接收器标准化电气参数。

备注

SGMII 接口电气特性符合 IEEE802.3 第 70 条规定的 1000BASE-KX 标准。

备注

SGMII 2.5G/XAUI 接口电气特性符合 IEEE802.3 第 47 条。

备注

QSGMII 接口电气特性符合 QSGMII 规范 1.2 版。

备注

USXGMII 支持第 72-7 条和附录 69B 中的 IEEE 802.3 TX 和 RX 电气特性。

USXGMII 不需要 IEEE 802.3 表 72-7 和 72-8，因为这些表与训练（第 72-6 条）相关，而 USXGMII 不需要该训练。

应使用 BER 扫描来设置前游标、主游标和后游标。

备注

UFS 接口电气特性符合 MIPI M-PHY 规范 v3.1（2014 年 2 月 17 日）。

备注

DP 接口电气特性符合 VESA DisplayPort (DP) 标准 v1.4（2016 年 2 月 23 日）。

备注

eDP 接口电气特性符合 VESA 嵌入式 DisplayPort (eDP) 标准 v1.4b (2015 年 10 月 23 日)。

6.6.13 DDR0 电气特性

备注

DDR 接口与符合 JESD209-4B 标准的 LPDDR4 SDRAM 器件兼容。

6.7 一次性可编程 (OTP) 电子保险丝的 VPP 规格

本节说明了对 OTP 电子保险丝进行编程所需的运行条件，且仅适用于高安全性器件。

6.7.1 OTP 电子保险丝编程的建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数	说明	最小值	标称值	最大值	单位
VDD_CORE	OTP 运行期间内核域的电源电压范围；OPP NOM (BOOT)	请参阅 建议运行条件			V
VDD_MCU	OTP 运行期间内核域的电源电压范围；OPP NOM (BOOT)	请参阅 建议运行条件			V
VPP_CORE	正常运行期间电子保险丝 ROM 域的电源电压范围	不适用 ⁽²⁾			
	OTP 编程期间电子保险丝 ROM 域的电源电压范围 ⁽¹⁾	1.71	1.8	1.89	V
VPP_MCU	正常运行期间电子保险丝 ROM 域的电源电压范围	不适用 ⁽²⁾			
	OTP 编程期间电子保险丝 ROM 域的电源电压范围 ⁽¹⁾	1.71	1.8	1.89	V
SR _(VPP)	VPP 上电压摆率			6E + 4	V/s

(1) 电源电压范围包括直流误差和峰峰值噪声。

(2) “N/A” 表示“不适用”。

6.7.2 硬件要求

对 OTP 电子保险丝中的密钥进行编程时，必须满足以下硬件要求：

- 当不对 OTP 寄存器进行编程时，VPP_CORE 和 VPP_MCU 电源必须禁用。
- 在执行正确的器件上电序列后，VPP_CORE 和 VPP_MCU 电源必须斜升 (有关更多详细信息，请参阅[电源时序控制](#))。

6.7.3 编程序列

OTP 电子保险丝的编程序列：

- 按照上电时序为电路板加电。上电和正常运行期间，VPP_CORE 和 VPP_MCU 端子上不应施加电压。
- 加载对电子保险丝进行编程所需的 OTP 写入软件 (请联系您当地的 TI 代表以获取 OTP 软件包)。
- 根据[节 6.7.1](#)中的规格在 VPP_CORE 和 VPP_MCU 端子上施加电压。
- 运行对 OTP 寄存器进行编程的软件。
- 验证 OTP 寄存器的内容后，移除 VPP_CORE 和 VPP_MCU 端子上的电压。

6.7.4 对硬件保修的影响

您了解并接受您自行承担使用电子保险丝对 TI 器件造成不可逆更改的风险。您确认电子保险丝可能会由于操作条件或编程序列不正确而失效。此类失效可能导致 TI 器件无法运行，并且在试图使用电子保险丝之前，TI 不能确认 TI 器件符合 TI 器件规格。因此，TI 对任何已电子熔断的 TI 器件不承担任何责任。

6.8 热阻特性

本节提供了该器件上使用的热阻特性。

出于可靠性和可操作性方面的考虑，器件的最高结温必须达到或低于[建议运行条件](#)中确定的 T_J 值。

6.8.1 ALY 封装的热阻特性

建议在处于最坏的器件功耗情况下执行系统级热仿真。

编号	参数	说明	ALY 封装	
			$^{\circ}\text{C}/\text{W}^{(1)(3)}$	气流 (m/s) ⁽²⁾
T1	R^{Θ}_{JC}	结点到外壳	0.11	不适用
T2	R^{Θ}_{JB}	结点到电路板	1.6	不适用
T3	R^{Θ}_{JA}	结点到环境空气	8.3	0
T4		结至流动空气	4.7	1
T5		3.9	2	
T7	Ψ_{JT}	结至封装顶部	0.1	0
T8			0.1	1
T9			0.1	2
T11	Ψ_{JB}	结点到电路板	1.3	0
T12			1.1	1
T13			1.0	2

(1) 以上值基于 JEDEC 定义的 2S2P 系统（基于 JEDEC 定义的 1S0P 系统的 Θ_{JC} [R^{Θ}_{JC}] 值除外），将随环境和应用的变化而更改。有关更多信息，请参阅以下 EIA/JEDEC 标准：

- JESD51-2, *Integrated Circuits Thermal Test Method Environment Conditions - Natural Convection (Still Air)*
- JESD51-3, *Low Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages*
- JESD51-6, *Integrated Circuit Thermal Test Method Environmental Conditions - Forced Convection (Moving Air)*
- JESD51-7, *High Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages*
- JESD51-9, *Test Boards for Area Array Surface Mount Packages*

(2) m/s = 米/秒。

(3) $^{\circ}\text{C}/\text{W}$ = 摄氏度/瓦。

6.8.2 AND 封装的热阻特性

建议在处于最坏的器件功耗情况下执行系统级热仿真。

编号	参数	说明	AND 封装	
			$^{\circ}\text{C}/\text{W}^{(1)(3)}$	气流 (m/s) ⁽²⁾
T1	R^{Θ}_{JC}	结点到外壳	0.16	不适用
T2	R^{Θ}_{JB}	结点到电路板	1.47	不适用
T3	R^{Θ}_{JA}	结点到环境空气	9.22	0
T4		结至流动空气	5.07	1
T5		4.31	2	
T7	Ψ_{JT}	结至封装顶部	0.10	0
T8			0.10	1
T9			0.10	2
T11	Ψ_{JB}	结点到电路板	1.30	0
T12			1.23	1
T13			1.18	2

(1) 以上值基于 JEDEC 定义的 2S2P 系统（基于 JEDEC 定义的 1S0P 系统的 Θ_{JC} [R^{Θ}_{JC}] 值除外），将随环境和应用的变化而更改。有关更多信息，请参阅以下 EIA/JEDEC 标准：

- JESD51-2, *Integrated Circuits Thermal Test Method Environment Conditions - Natural Convection (Still Air)*
- JESD51-3, *Low Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages*
- JESD51-6, *Integrated Circuit Thermal Test Method Environmental Conditions - Forced Convection (Moving Air)*
- JESD51-7, *High Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages*
- JESD51-9, *Test Boards for Area Array Surface Mount Packages*

(2) m/s = 米/秒。

(3) °C/W = 摄氏度/瓦。

6.9 温度传感器特性

本节总结了电压和温度模块 (VTM) 片上温度传感器特性。

出于可靠性和可操作性方面的考虑，器件的最高结温必须达到或低于[建议运行条件](#)中确定的 T_J 值。

表 6-3. VTM 裸片温度传感器特性

参数		测试条件	最小值	典型值	最大值	单位
T_{acc}	VTM 温度传感器精度	-40°C 至 110°C	-5		5	°C
		110°C 至 125°C	-2		2	°C

6.10 时序和开关特性

备注

当相关 PADCONFIG 寄存器中的 DRV_STR (驱动强度) 控制被设置为默认的 “0h - 标称 (推荐) ” 值时，本节介绍的时序有效。

6.10.1 时序参数和信息

时序和开关特性中使用的时序参数符号是根据 JEDEC 标准 100 创建的。为了缩短符号，表 6-4 中缩写了某些引脚名称和其他相关术语：

表 6-4. 时序参数下标

符号	参数
c	周期时间 (周期)
d	延迟时间
dis	禁用时间
en	启用时间
h	保持时间
su	建立时间
START	起始位
t	转换时间
v	有效时间
W	脉冲持续时间 (宽度)
X	未知、改变或者不用考虑级别
F	下降时间
H	高
L	低
R	上升时间
V	有效
IV	无效
AE	有效边沿
FE	第一个边沿
LE	最后一个边沿
Z	高阻抗

6.10.2 电源时序控制

本节介绍了确保器件正常运行所需的电源时序控制。该器件可使用隔离式或组合式 MCU 和 Main 配电网络 (PDN) 运行。建议根据隔离式和组合式 MCU 与 Main PDN 使用两个不同的初级电源序列。此外，该器件可在仅 MCU 或 DDR 保持或 GPIO 保持低功耗模式下运行。这里显示了进入和退出低功耗模式所需的两个不同器件电源序列。

本节中使用的电源名称仅适用于此器件，并与“信号说明”一节中给出的名称相一致。Jacinto 7™ 处理器系列中的不同器件之间可能使用通用电源名称。在不同器件上，这些通用电源名称将具有非常相似的功能（可能不完全相同）。

所示的所有电源序列时序控制图都将使用以下术语：

- 初级 = 所有电压域在关断和完全运行状态之间的基本电源序列。
- $V_{OPR\ MIN}$ = 确保实现“建议运行条件”中指定的功能的最低工作电压电平
- 斜升 = 从关断状态到 $V_{opr\ min}$ 的电压电源转换时间的起始点。
- 斜降 = 从 V_{opr} 到关断状态的电压电源转换时间的起始点。
- Supply_“n” = 相似电源的多个实例（即 $VDDSHVn = VDDSHV0、VDDSHV1、VDDSHV2 \dots VDDSHV6$ ）。
- Supply_“xxx” = 用于不同信号类型的类似电源的多个实例（即 $VDDA_1P8_xxx = VDDA_1P8_DSITX、VDDA_1P8_USB、VDDA_0P8_DSITX、VDDA_0P8_USB$ 等）。
- 时间戳 = “T#” 标记，带有说明和大致的经历时间，仅供一般参考。具体的时序转换取决于 PDN 设计（有关详细信息，请参阅 PDN 用户指南）。

6.10.2.1 电源压摆率要求

为了维持内部 ESD 保护器件的安全工作范围，TI 建议将电源的最大压摆率限制为小于 $100\text{mV}/\mu\text{s}$ ，如图 6-2 所示。例如，1.8V 电源的斜坡时间应 $> 18\ \mu\text{s}$ ，以确保压摆率 $< 100\text{mV}/\mu\text{s}$ 。

图 6-2 介绍了器件中的电源压摆率要求。





图 6-2. 电源电压转换时间和压摆率

6.10.2.2 组合式 MCU 域和 Main 域上电时序

节 6.10.2.2 介绍了当类似的 MCU 和 Main 电压域组合到公共电源轨时的初级上电时序。将 MCU 和 Main 电压域组合可减少电源轨和电源的总数量，同时使 MCU 和 Main 处理器子系统依赖公共电源轨运行，从而简化 PDN 设计。




- A. 时间戳标记：
- T0 - 3.3V 电压开始斜升至 $V_{OPR\ MIN}$ 。(0ms)
 - T1 - 1.8V 电压开始斜升至 $V_{OPR\ MIN}$ 。(2ms)
 - T2 - 低电压内核电源开始斜升至 $V_{OPR\ MIN}$ 。(3ms)
 - T3 - 低电压 RAM 阵列电压开始斜升至 $V_{OPR\ MIN}$ 。(4ms)
 - T4 - OSC1 保持稳定，PORz/MCU_PORz 置为无效以从复位状态释放处理器。(13ms)
- B. 任何 MCU 或 Main 双电压 IO 电源 (VDDSHVn_MCU 或 VDDSHVn) 由 3.3V 电压供电以支持 3.3V 数字接口。由于 PDN 设计使用具有不同开通和斜升延时时间的不同电源，因此少数电源在 T0 和 T1 之间的启动时间可能会有所不同。
- C. 任何 MCU 或 Main 双电压 IO 电源 (VDDSHVn_MCU 或 VDDSHVn) 由 1.8V 电压供电以支持 1.8V 数字接口。使用 eMMC 存储器时，由于 PDN 设计将电源与 VDD_MMC0 分组在一起，因此 Main 1.8V 电源的斜升电压可能与 T3 相一致。
- D. VDDSHV5 支持 SD 存储卡的 MMC1 信号。如果需要实现合规的高速 SD 卡运行，则需要独立的双电压 (3.3V/1.8V) 电源和电源轨。斜升至 3.3V 的开始时间与所示的其他 3.3V 域相同。如果不需要 SD 卡或可以接受具有固定 3.3V 工作电压的标准数据速率，则可以将域与数字 IO 3.3V 电源轨分组在一起。如果 SD 卡能够在固定 1.8V 的电压下运行，则可以将域与数字 IO 1.8V 电源轨分组在一起。

- E. VDDA_3P3_USB 是用于 USB 2.0 差分接口信号传输的 3.3V 模拟域。建议使用低噪声模拟电源来提供最佳信号完整性，以确保 USB 数据眼罩合规性。斜升至 3.3V 的开始时间与所示的其他 3.3V 域相同。如果不需要 USB 接口或可以容忍数据位错误，则可以直接或通过电源滤波器将域与 3.3V 数字 IO 电源轨分组在一起。
- F. VDDA_1P8_<clk/pll/ana> 是 1.8V 模拟域，支持需要使用低噪声电源以实现最佳性能的时钟振荡器、PLL 和模拟电路。不建议将数字 VDDSHVn_MCU 和 VDDSHVn IO 域组合在一起，因为高频开关噪声会对时钟、PLL 和 DLL 信号的抖动性能产生负面影响。应避免组合模拟 VDDA_1p8_<phy> 域，但如果分组在一起，则需要进行直立式铁氧体磁珠电源滤波。
- G. VDDA_1P8_<phy> 是 1.8V 模拟域，支持多个串行 PHY 接口。建议使用低噪声模拟电源来提最佳信号完整性、接口性能和规格符合性。如果不需要这些接口中的任何一个，可以容忍数据位错误或不合规运行，则可以直接或通过直立式电源滤波器将域与数字 IO 1.8V 电源轨分组在一起。
- H. VDDA_0P8_<dll/pll> 是 0.8V 模拟域，支持需要使用低噪声电源以实现最佳性能的 PLL 和 DLL 电路。不建议将这些域与任何其他 0.8V 域组合在一起，因为高频开关噪声会对 PLL 和 DLL 信号的抖动性能产生负面影响。
- I. VDD_MCU 是一个具有宽工作电压范围的数字电压域，因此可将其与 VDDAR_MCU 域或与 VDD_CORE 分组在一起；对于“组合式 MCU 和 Main 域上电时序”，VDD_MCU 可与 VDD_CORE 分组在一起，而 VDDAR_MCU 可与 VDDAR_CPU 和 VDDAR_CORE 分组在一起。如果 VDD_MCU 与 VDD_CORE 分组在一起，则 VDD_MCU 必须从 T2 处 VDD_CORE 为 0.8V 的公共电压资源斜升。如果 VDD_MCU 未与 VDD_CORE 分组在一起，则 VDD_MCU 必须在 T2 之前斜升。在任一种情况下，VDDAR 电源都必须在 T3 处斜升。
- J. 在所示的最短建立时间和保持时间内，在上电序列期间将 MCU_PORz 和 PORz 置为高电平有效，从而将 MCU_BOOTMODEn (参考 MCU_VDDSHV0) 和 BOOTMODEn (参考 VDDSHV2) 设置锁存到寄存器中。
- K. 从晶体振荡器电路通电 (T1 处的 VDDA_OSC1) 直至达到稳定时钟频率所需的最短时间取决于晶体振荡器、电容器参数和 PCB 寄生值。此处显示的是由 (T4 - T1) 时间戳定义的 10ms 保守时间。根据客户的时钟电路 (即晶体振荡器或时钟发生器) 和 PCB 设计，这一时间可以减少。

图 6-3. 组合式 MCU 域和 Main 域，初级上电序列

6.10.2.3 组合式 MCU 域和 Main 域下电时序

图 6-4 描述了器件下电时序。




- A. 时间戳标记：
- T0 - MCU_PORz 和 PORz 置为低电平有效，用于将所有处理器资源置于安全状态。(0ms)
 - T1 - 主 DDR、SRAM 内核和 SRAM CPU 电源开始斜降。(0.5ms)
 - T2 - 低电压内核电源开始电源斜降。(2.5ms)
 - T3 - 1.8V 电压开始电源斜降。(3.0ms)
 - T4 - 3.3V 电压开始电源斜降。(3.5ms)
- B. 任何 MCU 或 Main 双电压 IO 域 (VDDSHVn_MCU 或 VDDSHVn) 由 3.3V 电压供电以支持 3.3V 数字接口。
- C. 任何 MCU 或 Main 双电压 IO 域 (VDDSHVn_MCU 或 VDDSHVn) 由 1.8V 电压供电以支持 1.8V 数字接口。
- D. VDDSHV5 支持 SD 存储卡的 MMC1 信号。需要使用双电压 (3.3V/1.8V) 电源轨以实现合规的高速 SD 卡运行。如果不需要 SD 卡或可以接受具有固定 3.3V 工作电压的标准数据速率，则可以将域与数字 IO 3.3V 电源轨分组在一起。如果 SD 卡能够在固定 1.8V 的电压下运行，则可以将域与数字 IO 1.8V 电源轨分组在一起。
- E. VDDA_3P3_USB 是用于 USB 2.0 差分接口信号传输的 3.3V 模拟域。建议使用低噪声模拟电源来提供最佳信号完整性，以确保 USB 数据眼罩合规性。如果不需要 USB 接口或可以容忍数据位错误，则可直接或通过电源滤波器将域与 3.3V 数字 IO 电源轨分组在一起。
- F. VDDA_1P8_<clk/pll/ana> 是 1.8V 模拟域，支持需要使用低噪声电源以实现最佳性能的时钟振荡器、PLL 和模拟电路。不建议将数字 VDDSHVn_MCU 和 VDDSHVn IO 域组合在一起，因为高频开关噪声会对时钟、PLL 和 DLL 信号的抖动性能产生负面影响。应避免组合模拟 VDDA_1p8_<phy> 域，但如果分组在一起，则需要进行直立式铁氧体磁珠电源滤波。

- G. VDDA_1P8_<phy> 是 1.8V 模拟域，支持多个串行 PHY 接口。建议使用低噪声模拟电源来提最佳信号完整性、接口性能和规格符合性。如果不需要这些接口中的任何一个，可以容忍数据位错误或违规运行，则可以直接或通过直立式电源滤波器将域与数字 IO 1.8V 电源轨分组在一起。
- H. VDDA_0P8_<dll/pll> 是 0.8V 模拟域，支持需要使用低噪声电源以实现最佳性能的 PLL 和 DLL 电路。不建议将这些域与任何其他 0.8V 域组合在一起，因为高频开关噪声会对 PLL 和 DLL 信号的抖动性能产生负面影响。
- I. MCU_PORz 和 PORz 必须置为低电平有效 (至少 $T_{\Delta 1} = 200\mu s$)，以确保 SoC 资源在任何电压开始斜降之前进入安全状态。

图 6-4. 组合式 MCU 域和 Main 域，初级下电序列

6.10.2.4 隔离式 MCU 域和 Main 域上电时序

隔离式 MCU 域和 Main 电压域可使 SoC 的 MCU 和 Main 处理器子系统独立运行。SoC 的 PDN 设计可能需要支持独立的 MCU 和 Main 处理器功能，这有 2 个原因。首先要提供灵活性以启用 SoC 低功耗模式，这种模式可以在不需要处理器运行时显著降低 SoC 功耗。其次要实现稳健性，以便在发生影响 MCU 和 Main 处理器子系统的单个故障时确保无干扰 (FFI)，这一点在将 SoC 的 MCU 用作系统安全监控处理器时特别有用。所需的额外 PDN 电源轨数量取决于不同 MCU IO 信令电压电平的数量。如果仅使用 1.8V IO 信令，则只需要 2 个额外的电源轨。如果同时需要 1.8V 和 3.3V IO 信令，则可能需要 4 个额外的电源轨。



A. 时间戳标记：


- T0 - 所有 3.3V 电压开始电源斜升至 $V_{OPR\ MIN}$ 。(0ms)

- T1 - 所有 1.8V 电压开始电源斜升至 $V_{OPR\ MIN}$ 。(2ms)
 - T2 - 所有内核电压开始电源斜升至 $V_{OPR\ MIN}$ 。(3ms)
 - T3 - 所有 RAM 阵列电压开始电源斜升至 $V_{OPR\ MIN}$ 。(4ms)
 - T4 - OSC1 保持稳定, PORz/MCU_PORz 置为无效以从复位状态释放处理器。(13ms)
- B. 任何 MCU 或 Main 双电压 IO 电源 (VDDSHVn_MCU 或 VDDSHVn) 由 3.3V 电压供电以支持 3.3V 数字接口。由于 PDN 设计使用具有不同开通和斜升延时的不同电源, 因此少数电源在 T0 和 T1 之间的启动时间可能会有所不同。
- C. 任何 MCU 或 Main 双电压 IO 电源 (VDDSHVn_MCU 或 VDDSHVn) 由 1.8V 电压供电以支持 1.8V 数字接口。使用 eMMC 存储器时, 由于 PDN 设计将电源与 VDD_MMC0 组合在一起, 因此 Main 1.8V 电源的延迟启动时间可能与 T3 相一致。
- D. VDDSHV5 支持 SD 存储卡的 MMC1 信号。如果需要实现合规的 UHS-I SD 卡运行, 则需要独立的双电压 (3.3V/1.8V) 电源和电源轨。斜升至 3.3V 的开始时间与所示的其他 3.3V 域相同。如果不需要 SD 卡或可以接受具有固定 3.3V 工作电压的标准数据速率, 则可以将电源与数字 IO 3.3V 电源轨组合在一起。如果 SD 卡能够在固定 1.8V 的电压下运行, 则可以将电源与数字 IO 1.8V 电源轨组合在一起。
- E. VDDA_3P3_USB 是用于 USB 2.0 差分接口信号传输的 3.3V 模拟电源。建议使用低噪声模拟电源来提供最佳信号完整性, 以确保 USB 数据眼罩合规性。斜升至 3.3V 的开始时间与所示的其他 3.3V 域相同。如果不需要 USB 接口或可以容忍数据位错误, 则可以直接或通过电源滤波器将电源与 3.3V 数字 IO 电源轨组合在一起。
- F. VDDA_1P8_<clk/pll/ana> 是 1.8V 模拟域, 支持需要使用低噪声电源实现最佳性能的时钟振荡器、PLL 和模拟电路。不建议将数字 VDDSHVn_MCU 和 VDDSHVn IO 域组合在一起, 因为高频开关噪声会对时钟、PLL 和 DLL 信号的抖动性能产生负面影响。应避免组合模拟 VDDA_1p8_<phy> 域, 但如果组合在一起, 则需要进行内嵌式铁氧体磁珠电源滤波。
- G. VDDA_1P8_<phy> 是 1.8V 模拟域, 支持多个串行 PHY 接口。建议使用低噪声模拟电源来提供最佳信号完整性、接口性能和规格符合性。如果不需要这些接口中的任何一个, 可以容忍数据位错误或不合规运行, 则可以直接或通过内嵌式电源滤波器将域与数字 IO 1.8V 电源轨组合在一起。
- H. VDDA_0P8_<dll/pll> 是 0.8V 模拟域, 支持需要使用低噪声电源以实现最佳性能的 PLL 和 DLL 电路。不建议将这些域与任何其他 0.8V 域组合在一起, 因为高频开关噪声会对 PLL 和 DLL 信号的抖动性能产生负面影响。
- I. VDD_MCU 是一个具有宽工作电压范围的数字电压域, 因此可将其与 VDDAR_MCU 域或 VDD_CORE 组合在一起; 对于“隔离式 MCU 和 Main 域上电时序”, VDD_MCU 可与 VDDAR_MCU 组合在一起; VDD_MCU 必须在 T2 前斜升。如果 VDDAR_MCU 未与 VDD_MCU 组合在一起, 则 VDDAR_MCU 必须在 T3 处斜升。
- J. 在所示的最短建立时间和保持时间内, 在上电序列期间将 MCU_PORz 和 PORz 置为高电平有效, 从而将 MCU_BOOTMODEn (参考 MCU_VDDSHV0) 和 BOOTMODEn (参考 VDDSHV2) 设置锁存到寄存器中。
- K. 从晶体振荡器电路通电 (T1 处的 VDDA_OSC1) 直至达到稳定时钟频率所需的最短时间取决于晶体振荡器、电容器参数和 PCB 寄生值。此处显示的是由 (T4 - T1) 时间戳定义的 10ms 保守时间。根据客户的时钟电路 (即晶体振荡器或时钟发生器) 和 PCB 设计, 这一时间可以减少。

图 6-5. 隔离式 MCU 域和 Main 域, 初级上电序列

6.10.2.5 隔离式 MCU 域和 Main 域下电时序

图 6-6 描述了器件下电时序。



J7VCL_ELCH_04

A. 时间戳标记：

- T0 - MCU_PORz 和 PORz 置为低电平有效，用于将所有处理器资源置于安全状态。(0ms)
- T1 - 主 DDR、SRAM 内核和 SRAM CPU 电源域开始斜降。(0.5ms)
- T2 - 所有内核电压开始电源斜降。(2.5ms)
- T3 - 所有 1.8V 电压开始电源斜降。(3.0ms)
- T4 - 所有 3.3V 电压开始电源斜降。(3.5ms)

B. 任何 MCU 或 Main 双电压 IO 域 (VDDSHVn_MCU 或 VDDSHVn) 由 3.3V 电压供电以支持 3.3V 数字接口。

C. 任何 MCU 或 Main 双电压 IO 电源 (VDDSHVn_MCU 或 VDDSHVn) 由 1.8V 电压供电以支持 1.8V 数字接口。使用 eMMC 存储器时，由于 PDN 设计将电源与 VDD_MMC0 组合在一起，因此 Main 1.8V 电源的斜降电压可能与 T1 相一致。

- D. VDDSHV5 支持 SD 存储卡的 MMC1 信号。需要使用双电压 (3.3V/1.8V) 电源轨以实现合规的高速 SD 卡运行。如果需要实现合规的高速 SD 卡运行,则需要独立的双电压 (3.3V/1.8V) 电源和电源轨。从 3.3V/1.8V 斜降的开始时间与所示的其他 3.3V 域相同。如果不需要 SD 卡或可以接受具有固定 3.3V 工作电压的标准数据速率,则可以将域与数字 IO 3.3V 电源轨组合在一起。如果 SD 卡能够在固定 1.8V 的电压下运行,则可以将域与数字 IO 1.8V 电源轨组合在一起。
- E. VDDA_3P3_USB 是用于 USB 2.0 差分接口信号传输的 3.3V 模拟域。建议使用低噪声模拟电源来提供最佳信号完整性,以确保 USB 数据眼罩合规性。从 3.3V 斜降的开始时间与所示的其他 3.3V 域相同。如果不需要 USB 接口或可以容忍数据位错误,则可以直接或通过电源滤波器将域与 3.3V 数字 IO 电源轨组合在一起。
- F. VDDA_1P8_<clk/pll/ana> 是 1.8V 模拟域,支持需要使用低噪声电源实现最佳性能的时钟振荡器、PLL 和模拟电路。不建议将数字 VDDSHVn_MCU 和 VDDSHVn IO 域组合在一起,因为高频开关噪声会对时钟、PLL 和 DLL 信号的抖动性能产生负面影响。应避免组合模拟 VDDA_1p8_<phy> 域,但如果组合在一起,则需要进行内嵌式铁氧体磁珠电源滤波。
- G. VDDA_1P8_<phy> 是 1.8V 模拟域,支持多个串行 PHY 接口。建议使用低噪声模拟电源来提最佳信号完整性、接口性能和规格符合性。如果不需要这些接口中的任何一个,可以容忍数据位错误或不合规运行,则可以直接或通过内嵌式电源滤波器将域与数字 IO 1.8V 电源轨组合在一起。
- H. VDDA_0P8_<dll/pll> 是 0.8V 模拟域,支持需要使用低噪声电源以实现最佳性能的 PLL 和 DLL 电路。不建议将这些域与任何其他 0.8V 域组合在一起,因为高频开关噪声会对 PLL 和 DLL 信号的抖动性能产生负面影响。
- I. MCU_PORz 和 PORz 必须置为低电平有效 (至少 $T_{\Delta 1} = 200\mu s$),以确保 SoC 资源在任何电压开始斜降之前进入安全状态。

图 6-6. 隔离式 MCU 域和 Main 域,初级下电时序

6.10.2.6 独立的 MCU 域和 Main 域,仅 MCU 时序的进入和退出

进入仅 MCU 状态是通过执行断电序列实现的,保持通电的 4 个 MCU 域除外。退出仅 MCU 状态是通过执行上电序列实现的,4 个 MCU 域在整个序列中保持通电状态。




图 6-7. 独立的 MCU 域和 Main 域,仅 MCU 时序的进入和退出

6.10.2.7 独立的 MCU 域和 Main 域，DDR 保持状态的进入和退出

进入 DDR 保持状态是通过执行断电序列实现的，保持通电的 4 个 DDR 域除外。退出 DDR 保持状态是通过执行上电序列实现的，3 个 DDR 域在整个序列中保持通电状态。




图 6-8. 独立的 MCU 域和 Main 域，DDR 保持状态的进入和退出

6.10.2.8 独立的 MCU 域和 Main 域，GPIO 保持时序的进入和退出

进入 GPIO 保持状态是通过执行断电序列实现的，保持通电的 2 个或 4 个唤醒域除外。退出 GPIO 保持状态是通过执行上电序列实现的，2 个或 4 个唤醒 DDR 域在整个序列中保持通电状态。




图 6-9. 独立的 MCU 域和 Main 域，GPIO 保持时序的进入和退出

6.10.3 系统时序

如需进一步详细了解子系统多路复用信号的特性和其他说明信息，请参阅[信号说明](#)和[详细说明](#)中的相应小节。

表 6-5. 系统时序条件

参数		最小值	最大值	单位
输入条件				
SR _I	输入压摆率	0.5	2	V/ns
输出条件				
C _L	输出负载电容	3	30	pF

6.10.3.1 复位时序

本节中提供的表和图定义了复位相关信号的时序要求和开关特性。

表 6-6. MCU_PORz 时序要求

请参阅图 6-10

编号		保持时间, 在所有 MCU 域电源有效之后 MCU_PORz 在上电时有效 (低电平) (使用外部晶体)	最小值	典型值	最大值	单位
RST1	$t_{h}(\text{MCUD_SUPPLIES_VALID} - \text{MCU_PORz})$	保持时间, 在所有 MCU 域电源有效之后 MCU_PORz 在上电时有效 (低电平) (使用外部晶体)	N + 1200 ⁽²⁾	9500000		ns
RST2		保持时间, 在所有 MCU 域电源 ⁽¹⁾ 有效且外部时钟稳定之后 MCU_PORz 在上电时有效 (低电平) (使用外部 LVCMOS 振荡器)	1200			ns
RST3	$t_{w}(\text{MCU_PORzL})$	最小脉冲宽度, 在上电之后 MCU_PORz 为低电平 (不移除电源或系统基准时钟 MCU_OSC0_XI/XO)	1200			ns

(1) 有关 MCU 域电源的定义, 请参阅节 6.10.2.2 组合式 MCU 域和 Main 域上电时序。

(2) N = 振荡器启动时间




图 6-10. MCU_PORz 时序要求

表 6-7. PORz 时序要求

请参阅图 6-11

编号			最小值	最大值	单位
RST4	$t_{h(\text{MAIND_SUPPLIES_VALID} - \text{PORz})}$	保持时间, 在所有 MAIN 域电源 ⁽¹⁾ 有效之后 PORz 在上电时有效 (低电平)	1200		ns
RST5	$t_{w(\text{PORzL})}$	最小脉冲宽度, 在上电之后 PORz 为低电平	1200		ns

(1) 有关 MAIN 域电源的定义, 请参阅节 6.10.2.2 组合式 MCU 域和 Main 域上电时序。




图 6-11. PORz 时序要求

表 6-8. MCU_PORz 启动 ; MCU_PORz_OUT、PORz_OUT、MCU_RESETSTATz 和 RESETSTATz 开关特性

请参阅图 6-12

编号	参数	模式	最小值	最大值	单位
RST6	$t_{d(\text{MCU_PORzL-MCU_PORz_OUTL})}$		0		ns
RST7	$t_{d(\text{MCU_PORzH-MCU_PORz_OUTH})}$		0		ns
RST8	$t_{d(\text{MCU_PORzL-PORz_OUTL})}$		0		ns
RST9	$t_{d(\text{MCU_PORzH-PORz_OUTH})}$		1500		ns
RST10	$t_{d(\text{MCU_PORzL-MCU_RESETSTATzL})}$		0		ns
RST11	$t_{d(\text{MCU_PORzH-MCU_RESETSTATzH})}$	POST 旁路	$12000 * S^{(1)}$		ns
RST12	$t_{d(\text{MCU_PORzL-RESETSTATzL})}$		0		ns
RST13	$t_{d(\text{MCU_PORzH-RESETSTATzH})}$		$14500 * S^{(1)}$		ns
RST14	$t_{w(\text{MCU_PORz_OUTL})}$		1200		ns
RST15	$t_{w(\text{PORz_OUTL})}$		2550		ns
RST16	$t_{w(\text{MCU_RESETSTATzL})}$		$3900 * S^{(1)}$		ns
RST17	$t_{w(\text{RESETSTATzL})}$		$2650 * S^{(1)}$		ns

(1) $S = \text{MCU_OSC0_XI/XO}$ 时钟周期。




图 6-12. MCU_PORz 启动 ; MCU_PORz_OUT、PORz_OUT、MCU_RESETSTATz 和 RESETSTATz 开关特性

表 6-9. PORz 启动 ; PORz_OUT 和 RESETSTATz 开关特性

请参阅图 6-13

编号	参数	模式	最小值	最大值	单位
RST18	$t_{d(PORzL-PORz_OUTL)}$	延迟时间, PORz 有效 (低电平) 到 PORz_OUT 有效 (低电平)	POR_RST_ISO_DONE_Z 的软件控制	$T^{(1)}$	
			CTRLMMR_WKUP_POR_RST_CTRL[0].POR_RST_ISO_DONE_Z = 0	0	ns
RST19	$t_{d(PORzH-PORz_OUTH)}$	延迟时间, PORz 有效 (高电平) 到 PORz_OUT 有效 (高电平)	1300		ns
RST20	$t_{d(PORzL-RESETSTATzL)}$	延迟时间, PORz 有效 (低电平) 到 RESETSTATz 有效 (低电平)		$T^{(1)}$	
			CTRLMMR_WKUP_POR_RST_CTRL[0].POR_RST_ISO_DONE_Z = 0	0	ns
RST21	$t_{d(PORzH-RESETSTATzH)}$	延迟时间, PORz 有效 (高电平) 到 RESETSTATz 有效 (高电平)	14500*S ⁽²⁾		ns

(1) T = 复位隔离时间 (取决于软件)。

(2) S = MCU_OSC0_XI/XO 时钟周期。




图 6-13. PORz 启动 ; PORz_OUT 和 RESETSTATz 开关特性

表 6-10. MCU_RESEZt 时序要求

请参阅图 6-14

编号		最小值	最大值	单位
RST22	$t_{w(MCU_RESEZt)}$ ⁽¹⁾	1200		ns

(1) 仅当所有电源有效且 MCU_PORz 已在指定时间内置为有效后, MCU_RESEZt 的时序才有效。

表 6-11. MCU_RESEZt 启动 ; MCU_RESEZSTATz 和 RESEZSTATz 开关特性

请参阅图 6-14

编号	参数	最小值	最大值	单位
RST23	$t_{d(MCU_RESEZtL-MCU_RESEZSTATzL)}$	800		ns
RST24	$t_{d(MCU_RESEZtH-MCU_RESEZSTATzH)}$	$3900 * S^{(1)}$		ns
RST25	$t_{d(MCU_RESEZtL-RESEZSTATzL)}$	800		ns
RST26	$t_{d(MCU_RESEZtH-RESEZSTATzH)}$	$3900 * S^{(1)}$		ns

(1) $S = MCU_OSC0_XI/XO$ 时钟周期。




图 6-14. MCU_RESEZt 启动 ; MCU_RESEZSTATz 和 RESEZSTATz 时序要求和开关特性

表 6-12. RESET_REQz 时序要求

请参阅图 6-15

编号		最小值	最大值	单位
RST27	$t_{w(\text{RESET_REQzL})}$ ⁽¹⁾	1200		ns

(1) 仅当所有电源有效且 MCU_PORz 已在指定时间内置为有效后, RESET_REQz 的时序才有效。

表 6-13. RESET_REQz 启动 ; RESETSTATz 开关特性

请参阅图 6-15

编号	参数	模式	最小值	最大值	单位
RST28	$t_{d(\text{RESET_REQzL-RESETSTATzL})}$	SOC_WARMRST_ISO_DONE_Z 的软件控制	T ⁽¹⁾		
		CTRLMMR_WKUP_MAIN_WARM_RST_CTRL[0].SOC_WARMRST_ISO_DONE_Z = 0	740		ns
RST29	$t_{d(\text{RESET_REQzH-RESETSTATzH})}$		2650*S ⁽²⁾		ns

(1) T = 复位隔离时间 (取决于软件)。

(2) S = MCU_OSC0_XI/XO 时钟周期。




图 6-15. RESET_REQz 启动 ; RESETSTATz 时序要求和开关特性

表 6-14. EMUx 时序要求

请参阅图 6-16

编号			最小值	最大值	单位
RST30	$t_{su}(EMUx-MCU_PORz)$	建立时间, MCU_PORz 无效 (高电平) 之前的 EMU[1:0]	$3 \cdot S^{(1)}$		ns
RST31	$t_h(MCU_PORz - EMUx)$	保持时间, MCU_PORz 无效 (高电平) 之后的 EMU[1:0]	10		ns

(1) S = MCU_OSC0_XI/XO 时钟周期。




图 6-16. EMUx 时序要求

表 6-15. MCU_BOOTMODE 时序要求

请参阅图 6-17

编号			最小值	最大值	单位
RST32	$t_{su}(MCU_BOOTMODE-MCU_PORz_OUT)$	建立时间, 在 MCU_PORz_OUT 高电平之前 MCU_BOOTMODE[09:00]	$3 \cdot S^{(1)}$		ns
RST33	$t_h(MCU_PORz_OUT - MCU_BOOTMODE)$	保持时间, 在 MCU_PORz_OUT 高电平之后 MCU_BOOTMODE[09:00]	0		ns

(1) S = MCU_OSC0_XI/XO 时钟周期。




图 6-17. MCU_BOOTMODE 时序要求

表 6-16. BOOTMODE 时序要求

请参阅图 6-18

编号			最小值	最大值	单位
RST34	$t_{su}(\text{BOOTMODE}-\text{PORz_OUT})$	建立时间, 在 PORz_OUT 高电平之前 BOOTMODE[7:0]	$3 \cdot S^{(1)}$		ns
RST35	$t_h(\text{PORz_OUT}-\text{BOOTMODE})$	保持时间, 在 PORz_OUT 高电平之后 BOOTMODE[7:0]	0		ns


(1) $S = \text{MCU_OSC0_XI/XO}$ 时钟周期。

图 6-18. BOOTMODE 时序要求

6.10.3.2 安全信号时序

本节中提供的表和图定义了 MCU_SAFETY_ERRORn 和 SOC_SAFETY_ERRORn 的开关特性。

表 6-17. MCU_SAFETY_ERRORn 开关特性

请参阅图 6-19

编号	参数	最小值	最大值	单位
SFTY1	$t_{w(MCU_SAFETY_ERRORn)}$	最小脉冲宽度, MCU_SAFETY_ERRORn 有效 (禁用 PWM 模式)		ns
SFTY2	$t_{d(ERROR_CONDITION-MCU_SAFETY_ERRORnL)}$	延迟时间, 错误条件到 MCU_SAFETY_ERRORn 有效		ns

- (1) P = ESM 功能时钟 (MCU_SYSCLK0 /6)。
(2) R = 错误引脚计数器预加载寄存器计数值。




图 6-19. MCU_SAFETY_ERRORn 开关特性

表 6-18. SOC_SAFETY_ERRORn 开关特性

请参阅图 6-20

编号	参数	最小值	最大值	单位
SFTY3	$t_{w(SOC_SAFETY_ERRORn)}$	最小脉冲宽度, SOC_SAFETY_ERRORn 有效 (禁用 PWM 模式)		ns
SFTY4	$t_{d(ERROR_CONDITION-SOC_SAFETY_ERRORnL)}$	延迟时间, 错误条件到 SOC_SAFETY_ERRORn 有效		ns




图 6-20. SOC_SAFETY_ERRORn 开关特性

6.10.3.3 时钟时序

本节中提供的表和图定义了时钟信号的时序要求和开关特性。

表 6-19. 时钟时序要求

请参阅图 6-21

编号	参数	描述	最小值	最大值	单位
CLK1	$t_{c}(\text{EXT_REFCLK1})$	最小周期时间, EXT_REFCLK1	10		ns
CLK2	$t_{w}(\text{EXT_REFCLK1H})$	最小脉冲持续时间, EXT_REFCLK1 高电平	$E*0.45^{(1)}$	$E*0.55^{(1)}$	ns
CLK3	$t_{w}(\text{EXT_REFCLK1L})$	最小脉冲持续时间, EXT_REFCLK1 低电平	$E*0.45^{(1)}$	$E*0.55^{(1)}$	ns

(1) $E = \text{EXT_REFCLK1}$ 周期时间。




图 6-21. 时钟时序要求

表 6-20. 时钟开关特性

请参阅图 6-22

编号	参数	描述	最小值	最大值	单位
CLK4	$t_{c}(\text{SYSCLKOUT0})$	最小周期时间, SYSCLKOUT0	8		ns
CLK5	$t_{w}(\text{SYSCLKOUT0H})$	最小脉冲持续时间, SYSCLKOUT0 高电平	$A*0.4^{(1)}$	$A*0.6^{(1)}$	ns
CLK6	$t_{w}(\text{SYSCLKOUT0L})$	最小脉冲持续时间, SYSCLKOUT0 低电平	$A*0.4^{(1)}$	$A*0.6^{(1)}$	ns
CLK7	$t_{c}(\text{OBSCCLK0})$	最小周期时间, OBSCCLK0	5		ns
CLK8	$t_{w}(\text{OBSCCLK0H})$	最小脉冲持续时间, OBSCCLK0 高电平	$B*0.4^{(2)}$	$B*0.6^{(2)}$	ns
CLK9	$t_{w}(\text{OBSCCLK0L})$	最小脉冲持续时间, OBSCCLK0 低电平	$B*0.4^{(2)}$	$B*0.6^{(2)}$	ns
CLK10	$t_{c}(\text{CLKOUT0})$	最小周期时间, CLKOUT0	20		ns
CLK11	$t_{w}(\text{CLKOUT0H})$	最小脉冲持续时间, CLKOUT0 高电平	$C*0.4^{(3)}$	$C*0.6^{(3)}$	ns
CLK12	$t_{w}(\text{CLKOUT0L})$	最小脉冲持续时间, CLKOUT0 低电平	$C*0.4^{(3)}$	$C*0.6^{(3)}$	ns

(1) $A = \text{SYSCLKOUT0}$ 周期时间。

(2) $B = \text{OBSCCLK0}$ 周期时间。

(3) $C = \text{CLKOUT0}$ 周期时间。




图 6-22. 时钟开关特性

6.10.4 时钟规格

6.10.4.1 输入和输出时钟/振荡器

需要使用各种外部时钟输入/输出来驱动器件。这些输入时钟信号总结如下：

- 高频振荡器输入
 - OSC1_XO/OSC1_XI - 连接到内部振荡器的外部主晶体接口引脚，该振荡器用作基准时钟源。为 MCU 域和 MAIN 域内的 PLL 提供基准时钟。此高频振荡器用于向 MCASP 提供音频时钟频率。
 - WKUP_OSC0_XO/WKUP_OSC0_XI - 连接到内部振荡器的外部主晶体接口引脚，该振荡器用作基准时钟源。为 WKUP 和 MAIN 域内的 PLL 提供基准时钟。
- 低频数字输入
 - WKUP_LF_CLKIN - 低频 32k 数字时钟输入，可选择源自于外部 PMIC 或其他时钟源。该 SoC 不支持 LFOSC 晶体输入。
- 通用时钟输入
 - MCU_EXT_REFCLK0 - 可选外部系统时钟输入 (MCU 域)。
 - EXT_REFCLK1 - 可选外部系统时钟输入 (MAIN 域)。
- 外设时钟 - 请参阅外设特定时钟的“信号说明”

有关输入时钟接口的详细信息，请参阅器件 TRM 的 *器件配置* 一章中的 *时钟* 一节。

6.10.4.1.1 WKUP_OSC0 内部振荡器时钟源

图 6-23 展示了建议的晶体电路。用于实现振荡器电路的所有分立式元件应尽可能靠近 WKUP_OSC0_XI 和 WKUP_OSC0_XO 引脚放置。




图 6-23. WKUP_OSC0 晶体实现

晶体必须处于基本工作模式并且并联谐振。表 6-21 总结了所需的电气约束。

表 6-21. WKUP_OSC0 晶体电气特性

参数		最小值	典型值	最大值	单位	
F_{xtal}	晶体并联谐振频率	19.2、20、24、25、26、27			MHz	
F_{xtal}	晶体频率稳定性和容差	未使用以太网 RGMII 和 RMII		± 100	ppm	
		RGMII 和 RMII 使用衍生的时钟		± 50		
$C_{L1+PCBXI}$	$C_{L1} + C_{PCBXI}$ 电容	12		24	pF	
$C_{L2+PCBXO}$	$C_{L2} + C_{PCBXO}$ 电容	12		24	pF	
C_L	晶体负载电容	6		12	pF	
C_{shunt}	晶体电路并联电容	19.2MHz、20MHz	$ESR_{xtal} \leq 30\Omega$		7	pF
			$30\Omega \leq ESR_{xtal} \leq 80\Omega$		5	pF
			$80\Omega \leq ESR_{xtal} \leq 100\Omega$		3	pF
		24MHz	$ESR_{xtal} \leq 30\Omega$		7	pF
			$30\Omega \leq ESR_{xtal} \leq 60\Omega$		5	pF
			$60\Omega \leq ESR_{xtal} \leq 80\Omega$		3	pF
			不支持： $80\Omega \leq ESR_{xtal}$		-	
		25MHz	$ESR_{xtal} \leq 30\Omega$		7	pF
			$30\Omega \leq ESR_{xtal} \leq 50\Omega$		5	pF
			$50\Omega \leq ESR_{xtal} \leq 80\Omega$		3	pF
			不支持： $80\Omega \leq ESR_{xtal}$		-	
		26MHz、27MHz	$ESR_{xtal} \leq 30\Omega$		7	pF
$30\Omega \leq ESR_{xtal} \leq 50\Omega$			5	pF		
不支持： $50\Omega \leq ESR_{xtal}$			-			
ESR_{xtal}	晶体有效串联电阻			(1)	Ω	

(1) 晶体的最大 ESR 是晶体频率和并联电容的函数。请参阅 C_{shunt} 参数。

选择晶体时，系统设计必须根据最坏情况和系统预期寿命来考虑温度和老化特性。

表 6-22 详细说明了振荡器的开关特性和输入时钟的要求。

表 6-22.
WKUP_O
SC0 开关
特性 - 晶
体模式

参数		封装	最小值	典型值	最大值	单位
参数		封装	最小值	典型值	最大值	单位
C_{XI}	XI 电容	ALY			2.241	pF
C_{XO}	XO 电容	ALY			2.210	pF
C_{XIXO}	XI 至 XO 互电容	ALY			0.01	pF
t_s	启动时间			9.5 ⁽¹⁾		ms

表 6-22.
WKUP_O
SC0 开关
特性 - 晶
体模式

参数		封装	最小值	典型值	最大值	单位
参数		封装	最小值	典型值	最大值	单位
C _{XI}	XI 电容	ALY			2.241	pF
		AND			2.047	pF
C _{XO}	XO 电容	ALY			2.210	pF
		AND			1.972	pF
C _{XIXO}	XI 至 XO 互电容	ALY			0.01	pF
		AND			0.01	pF
t _s	启动时间			9.5 ⁽¹⁾		ms

(1) TI 强烈建议每个客户向谐振器/晶体供应商提交器件样品以便于进行验证。供应商有办法确定多大的负载电容器能够最好地调节他们的谐振器/晶振，从而使微控制器能够在温度/电压极值范围内实现最佳启动和运行。




图 6-24. WKUP_OSC0 启动时间

6.10.4.1.1.1 负载电容

晶体电路的设计必须能够向晶体施加适当的容性负载，如晶体制造商所定义的。该电路的容性负载 C_L 是分立式电容器 C_{L1} 、 C_{L2} 以及一些寄生电容的组合。将晶体电路元件到 WKUP_OSC0_XI 和 WKUP_OSC0_XO 的 PCB 信号引线具有接地寄生电容、 C_{PCBXI} 和 C_{PCBXO} ，PCB 设计人员应该能够提取每条信号引线的寄生电容。WKUP_OSC0 电路和器件封装具有组合的接地寄生电容、 C_{PCBXI} 和 C_{PCBXO} ，表 6-22 定义了这些寄生电容值。




图 6-25. 负载电容

在选择图 6-23 中的负载电容器 C_{L1} 和 C_{L2} 时应满足以下公式。公式中的 C_L 是晶体制造商指定的负载。

$$C_L = [(C_{L1} + C_{PCBXI} + C_{XI}) \times (C_{L2} + C_{PCBXO} + C_{XO})] / [(C_{L1} + C_{PCBXI} + C_{XI}) + (C_{L2} + C_{PCBXO} + C_{XO})]$$

要确定 C_{L1} 和 C_{L2} 的值，请将容性负载值 C_L 乘以 2。使用该结果，减去 $C_{PCBXI} + C_{XI}$ 的组合值可确定 C_{L1} 的值，减去 $C_{PCBXO} + C_{XO}$ 的组合值可确定 C_{L2} 的值。例如，如果 $C_L = 10\text{pF}$ ， $C_{PCBXI} = 2.9\text{pF}$ ， $C_{XI} = 0.5\text{pF}$ ， $C_{PCBXO} = 3.7\text{pF}$ ， $C_{XO} = 0.5\text{pF}$ ，则 C_{L1} 的值 = $[(2C_L) - (C_{PCBXI} + C_{XI})] = [(2 \times 10\text{pF}) - 2.9\text{pF} - 0.5\text{pF}] = 16.6\text{pF}$ ， $C_{L2} = [(2C_L) - (C_{PCBXO} + C_{XO})] = [(2 \times 10\text{pF}) - 3.7\text{pF} - 0.5\text{pF}] = 15.8\text{pF}$

6.10.4.1.1.2 并联电容

晶体电路的设计还必须使其不超过表 6-21 中定义的 WKUP_OSC0 工作条件的最大并联电容。晶体电路的并联电容 C_{shunt} 是晶体并联电容和寄生作用的组合。将晶体电路组件连接到 WKUP_OSC0 的 PCB 信号引线彼此之间存在互寄生电容 C_{PCBXIXO} ，PCB 设计人员应该能够提取这些信号引线之间的互寄生电容。器件封装还具有互寄生电容 C_{XIXO} ，表 6-22 定义了该互寄生电容值。

PCB 布线的设计应尽量减消 XI 和 XO 信号引线之间的互电容。这通常是通过使信号引线较短并且使其不相互靠近来实现的。当布局要求这些信号靠近布线时，还可以通过在这些信号之间放置接地引线来尽可能减小互电容。在选择晶体时，应尽量减小 PCB 上的互电容以提供尽可能大的裕度，这一点非常重要。




图 6-26. 并联电容

应选择满足以下公式的晶体。公式中的 C_O 是晶体制造商指定的最大并联电容。

$$C_{\text{shunt}} \geq C_O + C_{\text{PCBXIXO}} + C_{\text{XIXO}}$$

例如，当所使用的晶体为 25MHz， $ESR = 30\Omega$ ， $C_{PCBXIXO} = 0.04pF$ ， $C_{XIXO} = 0.01pF$ ，晶体的并联电容小于或等于 6.95pF 时，应满足该公式。

6.10.4.1.2 WKUP_OSC0 LVC MOS 数字时钟源

图 6-27 展示了当 WKUP_OSC0_XI 连接到 1.8V LVC MOS 方波数字时钟源时建议的振荡器连接。

备注

当振荡器上电时，WKUP_OSC0_XI 上不允许出现直流稳态情况，这是因为 WKUP_OSC0_XI 在内部交流耦合到比较器，当向输入施加直流时，该比较器可能会进入未知状态。因此，只要 WKUP_OSC0_XI 不在不同逻辑状态之间切换，应用软件就应该使 WKUP_OSC0 断电。




图 6-27. 1.8V LVC MOS 兼容时钟输入

6.10.4.1.3 辅助 OSC1 内部振荡器时钟源

图 6-28 展示了建议的晶体电路。用于实现振荡器电路的所有分立式元件应尽可能靠近 OSC1_XI 和 OSC1_XO 引脚放置。




图 6-28. OSC1 晶体实现

晶体必须处于基本工作模式并且并联谐振。表 6-23 总结了所需的电气约束。

表 6-23. OSC1 晶体电气特性

参数		最小值	典型值	最大值	单位	
F_{xtal}	晶体并联谐振频率	19.2		27	MHz	
F_{xtal}	晶体频率稳定性和容差	未使用以太网 RGMII 和 RMII		± 100	ppm	
		RGMII 和 RMII 使用衍生的时钟		± 50		
$C_{L1+PCBXI}$	$C_{L1} + C_{PCBXI}$ 电容	12		24	pF	
$C_{L2+PCBXO}$	$C_{L2} + C_{PCBXO}$ 电容	12		24	pF	
C_L	晶体负载电容	6		12	pF	
C_{shunt}	晶体电路并联电容	$19.2\text{MHz} \leq F_{xtal} \leq 20\text{MHz}$	$ESR_{xtal} \leq 30\Omega$		7	pF
			$30\Omega \leq ESR_{xtal} \leq 80\Omega$		5	pF
			$80\Omega \leq ESR_{xtal} \leq 100\Omega$		3	pF
		$20\text{MHz} \leq F_{xtal} \leq 24.576\text{MHz}$	$ESR_{xtal} \leq 30\Omega$		7	pF
			$30\Omega \leq ESR_{xtal} \leq 60\Omega$		5	pF
			$60\Omega \leq ESR_{xtal} \leq 80\Omega$		3	pF
			不支持: $80\Omega \leq ESR_{xtal}$		-	
		$24.576\text{MHz} \leq F_{xtal} \leq 25\text{MHz}$	$ESR_{xtal} \leq 30\Omega$		7	pF
			$30\Omega \leq ESR_{xtal} \leq 50\Omega$		5	pF
			$50\Omega \leq ESR_{xtal} \leq 80\Omega$		3	pF
			不支持: $80\Omega \leq ESR_{xtal}$		-	
		$25\text{MHz} \leq F_{xtal} \leq 27\text{MHz}$	$ESR_{xtal} \leq 30\Omega$		7	pF
$30\Omega \leq ESR_{xtal} \leq 50\Omega$			5	pF		
不支持: $50\Omega \leq ESR_{xtal}$			-			
ESR_{xtal}	晶体有效串联电阻			100	Ω	

选择晶体时，系统设计必须根据最坏情况和系统预期寿命来考虑温度和老化特性。

表 6-24 详细说明了振荡器的开关特性和输入时钟的要求。

表 6-24.
OSC1 开
关特性 -
晶体模式

参数		封装	最小值	典型值	最大值	单位
参数		封装	最小值	典型值	最大值	单位
C_{XI}	XI 电容	ALY			1.989	pF
C_{XO}	XO 电容	ALY			1.971	pF
C_{XIXO}	XI 至 XO 互电容	ALY			0.01	pF
t_s	启动时间			9.5 ⁽¹⁾		ms

表 6-24.
OSC1 开
关特性 -
晶体模式

参数		封装	最小值	典型值	最大值	单位
参数		封装	最小值	典型值	最大值	单位
C _{XI}	XI 电容	ALY			1.989	pF
		AND			2.548	pF
C _{XO}	XO 电容	ALY			1.971	pF
		AND			2.878	pF
C _{XIXO}	XI 至 XO 互电容	ALY			0.01	pF
		AND			0.01	pF
t _s	启动时间			9.5 ⁽¹⁾		ms

(1) TI 强烈建议每个客户向谐振器/晶体供应商提交器件样品以便于进行验证。供应商有办法确定多大的负载电容器能够最好地调节他们的谐振器/晶振，从而使微控制器能够在温度/电压极值范围内实现最佳启动和运行。




图 6-29. OSC1 启动时间

6.10.4.1.3.1 负载电容

晶体电路的设计必须能够向晶体施加适当的容性负载，如晶体制造商所定义的。该电路的容性负载 C_L 是分立式电容器 C_{L1} 、 C_{L2} 以及一些寄生电容的组合。将晶体电路元件到 OSC1_XI 和 OSC1_XO 的 PCB 信号引线具有接地寄生电容、 C_{PCBXI} 和 C_{PCBXO} ，PCB 设计人员应该能够提取每条信号引线的寄生电容。OSC1 电路和器件封装具有组合的接地寄生电容、 C_{PCBXI} 和 C_{PCBXO} ，表 6-24 定义了这些寄生电容值。




图 6-30. 负载电容

在选择图 6-28 中的负载电容器 C_{L1} 和 C_{L2} 时应满足以下公式。公式中的 C_L 是晶体制造商指定的负载。

$$C_L = [(C_{L1} + C_{PCBXI} + C_{XI}) \times (C_{L2} + C_{PCBXO} + C_{XO})] / [(C_{L1} + C_{PCBXI} + C_{XI}) + (C_{L2} + C_{PCBXO} + C_{XO})]$$

要确定 C_{L1} 和 C_{L2} 的值，请将容性负载值 C_L 乘以 2。使用该结果，减去 $C_{PCBXI} + C_{XI}$ 的组合值可确定 C_{L1} 的值，减去 $C_{PCBXO} + C_{XO}$ 的组合值可确定 C_{L2} 的值。例如，如果 $C_L = 10\text{pF}$ ， $C_{PCBXI} = 2.9\text{pF}$ ， $C_{XI} = 0.5\text{pF}$ ， $C_{PCBXO} = 3.7\text{pF}$ ， $C_{XO} = 0.5\text{pF}$ ，则 C_{L1} 的值 = $[(2C_L) - (C_{PCBXI} + C_{XI})] = [(2 \times 10\text{pF}) - 2.9\text{pF} - 0.5\text{pF}] = 16.6\text{pF}$ ， $C_{L2} = [(2C_L) - (C_{PCBXO} + C_{XO})] = [(2 \times 10\text{pF}) - 3.7\text{pF} - 0.5\text{pF}] = 15.8\text{pF}$

6.10.4.1.3.2 并联电容

晶体电路的设计还必须使其不超过表 6-23 中定义的 OSC1 工作条件的最大并联电容。晶体电路的并联电容 C_{shunt} 是晶体并联电容和寄生作用的组合。将晶体电路组件连接到 OSC1 的 PCB 信号引线彼此之间存在互寄生电容 C_{PCBXIXO} ，PCB 设计人员应该能够提取这些信号引线之间的互寄生电容。器件封装还具有互寄生电容 C_{XIXO} ，表 6-24 定义了该互寄生电容值。

PCB 布线的设计应尽量减消 XI 和 XO 信号引线之间的互电容。这通常是通过使信号引线较短并且使其不相互靠近来实现的。当布局要求这些信号靠近布线时，还可以通过在这些信号之间放置接地引线来尽可能减小互电容。在选择晶体时，应尽量减小 PCB 上的互电容以提供尽可能大的裕度，这一点非常重要。




图 6-31. 并联电容

应选择满足以下公式的晶体。公式中的 C_O 是晶体制造商指定的最大并联电容。

$$C_{\text{shunt}} \geq C_O + C_{\text{PCBXIXO}} + C_{\text{XIXO}}$$

例如，当所使用的晶体为 25MHz， $ESR = 30\Omega$ ， $C_{PCBXIXO} = 0.04pF$ ， $C_{XIXO} = 0.01pF$ ，晶体的并联电容小于或等于 6.95pF 时，应满足该公式。

6.10.4.1.4 辅助 OSC1 LVC MOS 数字时钟源

图 6-32 展示了当 OSC1 连接到 1.8V LVC MOS 方波数字时钟源时建议的振荡器连接。

备注

当振荡器上电时，OSC1_XI 上不允许出现直流稳态情况，这是因为 OSC1_XI 在内部交流耦合到比较器，当向输入施加直流时，该比较器可能会进入未知状态。因此，只要 OSC1_XI 不在不同逻辑状态之间切换，应用软件就应该使 OSC1 断电。




图 6-32. 1.8V LVC MOS 兼容时钟输入

6.10.4.1.5 未使用辅助 OSC1

图 6-33 展示了未使用 OSC1 时建议的振荡器连接。OSC1_XI 必须通过外部拉电阻器 (R_{pd}) 连接到 VSS，以确保在该输入未使用时保持在有效的低电平，因为内部下拉电阻器在默认情况下被禁用。




图 6-33. 未使用 OSC1

6.10.4.2 输出时钟

该器件提供多个系统时钟输出。这些输出时钟总结如下：

- **MCU_CLKOUT0**
 - 以太网 PHY 的基准时钟输出 (50MHz 或 25MHz)

- **MCU_SYSCLKOUT0**
 - MCU_SYSCLK0 进行 4 分频后作为 LVCMOS 时钟信号 (MCU_SYSCLKOUT0) 从器件发出。此信号可被用来测试主芯片时钟是否正常工作。此信号不应用作电路板上外部器件的时钟源。
- **MCU_OBSCLK0**
 - 在时钟输出 MCU_OBSCLK0 上，可观察振荡器和 PLL 时钟以进行测试和调试。此信号不应用作电路板上外部器件的时钟源。
- **SYSCLKOUT0**
 - SYSCLK0 进行 4 分频后作为 LVCMOS 时钟信号 (SYSCLKOUT0) 从器件发出。此信号可被用来测试主芯片时钟是否正常工作。此信号不应用作电路板上外部器件的时钟源。
- **CLKOUT**
 - 以太网 PHY 的基准时钟输出 (50MHz)
- **OBSCLK[1:0]**
 - 在时钟输出 OBSCLK0/1 上，可观察振荡器和 PLL 时钟以进行测试和调试。

6.10.4.3 PLL

由内部稳压器向锁相环电路 (PLL) 供电，这些稳压器从片外电源获取电力。

在 WKUP 和 MCU 域中，该器件内总共有三个 PLL：

- MCU_PLL0 (MCU R5FSS PLL) + WKUP_PLLCTRL0
- MCU_PLL1 (MCU 外设 PLL)
- MCU_PLL2 (MCU CPSW PLL)

在 MAIN 域中，该器件内总共有 20 个 PLL：

- PLL0 (主 PLL) + PLLCTRL0
- PLL1 (PER0 PLL)
- PLL2 (PER1 PLL)
- PLL3 (CPSW9G PLL)
- PLL4 (AUDIO0 PLL)
- PLL5 (VIDEO PLL)
- PLL6 (GPU PLL)
- PLL7 (C7x PLL)
- PLL8 (ARM0 PLL)
- PLL12 (DDR PLL)
- PLL13 (C66 PLL)
- PLL14 (R5F PLL)
- PLL15 (AUDIO1 PLL)
- PLL16 (DSS PLL0)
- PLL17 (DSS PLL1)
- PLL18 (DSS PLL2)
- PLL19 (DSS PLL3)
- PLL23 (DSS PLL7)
- PLL24 (MLB PLL)
- PLL25 (VISION PLL)

备注

如需更多信息，请参阅：

- 器件 TRM 中的 *器件配置/时钟/PLL* 一节。
- 器件 TRM 中的 *外设/显示子系统概述* 一节。

备注

如器件 TRM 中的 *器件配置* 一章所述，输入基准时钟 (OSC1_XI/OSC1_XO) 由 PLL 控制器指定，锁定时间由 PLL 控制器确保。

6.10.4.4 模块和外设时钟频率

节 6.10.5 (*外设* 一节) 介绍了与器件外设时钟相关的最大频率。

有关每个模块的时钟结构的更多详细信息，请参阅器件 TRM 中的 *器件配置* 一章。

6.10.5 外设

6.10.5.1 ATL

该器件包含 ATL 模块，可用于音频的异步采样速率转换。ATL 计算两个时基（例如音频同步）之间的误差，并可选择使用通过软件窃取周期来生成一个平均时钟。

备注

有关 ATL 更多信息，请参阅器件 TRM 的外设一章中的 *音频跟踪逻辑 (ATL)* 一节。

表 6-25 表示 ATL 时序条件。

表 6-25. ATL 时序条件

参数		模式	最小值	最大值	单位
输入条件					
SR _I	输入压摆率	外部基准 CLK	0.5	5	V/ns
输出条件					
C _L	输出负载电容	内部基准 CLK	1	10	pF

节 6.10.5.1.1、节 6.10.5.1.2、节 6.10.5.1.3 和节 6.10.5.1.4 说明了 ATL 的时序要求和开关特性。

6.10.5.1.1 ATL_PCLK 时序要求

编号	参数	模式	最小值	最大值	单位
D1	t _{c(pclk)}	周期时间，ATL_PCLK		5	ns
D2	t _{w(pclkL)}	脉冲持续时间，ATL_PCLK 低电平	0.45 × M ⁽¹⁾ + 2.5		ns
D3	t _{w(pclkH)}	脉冲持续时间，ATL_PCLK 高电平	0.45 × M ⁽¹⁾ + 2.5		ns

(1) M = ATL_CLK[x] 周期

6.10.5.1.2 ATL_AWS[x] 时序要求

编号	参数	模式	最小值	最大值	单位
D4	t _{c(aws)}	周期时间，ATL_AWS[x] ⁽³⁾	2 × M ⁽¹⁾		ns
D5	t _{w(awsL)}	脉冲持续时间，ATL_AWS[x] ⁽³⁾ 低电平	0.45 × A ⁽²⁾ + 2.5		ns
D6	t _{w(awsH)}	脉冲持续时间，ATL_AWS[x] ⁽³⁾ 高电平	0.45 × A ⁽²⁾ + 2.5		ns

(1) M = ATL_CLK[x] 周期

(2) A = ATL_AWS[x] 周期

(3) x = 0 至 3

6.10.5.1.3 ATL_BWS[x] 时序要求

编号	参数	模式	最小值	最大值	单位
D7	t _{c(bws)}	周期时间，ATL_BWS[x] ⁽³⁾	2 × M ⁽¹⁾		ns
D8	t _{w(bwsL)}	脉冲持续时间，ATL_BWS[x] 低电平 ⁽³⁾	0.45 × B ⁽²⁾ + 2.5		ns
D9	t _{w(bwsH)}	脉冲持续时间，ATL_BWS[x] 高电平 ⁽³⁾	0.45 × B ⁽²⁾ + 2.5		ns

(1) M = ATL_CLK[x] 周期

(2) B = ATL_BWS[x] 周期

(3) x = 0 至 3

6.10.5.1.4 ATCLK[x] 开关特性

编号	参数	模式	最小值	最大值	单位
D10	t _{c(atclk)}	周期时间，ATCLK[x] ⁽³⁾	20		ns
D11	t _{w(atclkL)}	脉冲持续时间，ATCLK[x] 低电平 ⁽³⁾	0.45 × P ⁽²⁾ - M ⁽¹⁾ - 0.3		ns

编号	参数	模式	最小值	最大值	单位
D12	$t_{w(atclkH)}$	脉冲持续时间, ATCLK[x] 高电平 ⁽³⁾	内部基准 CLK	$0.45 \times P^{(2)} - M^{(1)} - 0.3$	ns

- (1) M = ATL_CLK[x] 周期
- (2) P = ATCLK[x] 周期
- (3) x = 0 至 3




图 6-34. ATCLK[x] 时序

6.10.5.2 CPSW2G

如需进一步详细了解器件千兆位以太网 MAC 的特性和其他说明信息，请参阅[信号说明](#)和[详细说明](#)中的相应小节。

6.10.5.2.1 CPSW2G MDIO 接口时序

表 6-26 表示 CPSW2G 时序条件。

表 6-26. CPSW2G MDIO 时序条件

参数	说明	最小值	最大值	单位
输入条件				
SR _I	输入信号压摆率	0.9	3.6	V/ns
输出条件				
C _L	输出负载电容	10	470	pF


表 6-27、表 6-28 和图 6-35 说明了 MDIO 的时序要求。

表 6-27. CPSW2G MDIO 时序要求

编号	参数	说明	最小值	最大值	单位
MDIO1	t _{su(mdioV-mdcH)}	建立时间，在 MDIO[x]_MDC 高电平之前 MDIO[x]_MDIO 有效	90		ns
MDIO2	t _{h(mdcH-mdioV)}	保持时间，在 MDIO[x]_MDC 高电平之后 MDIO[x]_MDIO 有效	0		ns

表 6-28. CPSW2G MDIO 开关特性

编号	参数	说明	最小值	最大值	单位
MDIO3	t _{c(mdc)}	周期时间，MDIO[x]_MDC	400		ns
MDIO4	t _{w(mdcH)}	脉冲持续时间，MDIO[x]_MDC 高电平	160		ns
MDIO5	t _{w(mdcL)}	脉冲持续时间，MDIO[x]_MDC 低电平	160		ns
MDIO7	t _{d(mdcL-mdioV)}	延迟时间，MDIO[x]_MDC 低电平到 MDIO[x]_MDIO 有效	-150	150	ns



CPSW2G_MDIO_TIMING_01

备注

在 MCU 域中，x = 0

图 6-35. CPSW2G MDIO 时序要求和开关特性

6.10.5.2.2 CPSW2G RMII 时序

表 6-29、节 6.10.5.2.2.1、节 6.10.5.2.2.2 和节 6.10.5.2.2.3 说明了 CPSW2G RMII 的时序条件、要求和开关特性。

表 6-29. CPSW2G RMII 时序条件


参数		最小值	最大值	单位	
输入条件					
SR _I	输入信号压摆率	VDD ⁽¹⁾ = 1.8V	0.108	0.54	V/ns
		VDD ⁽¹⁾ = 3.3V	0.4	1.2	V/ns
输出条件					
C _L	输出负载电容	3	25	pF	

(1) VDD 表示相应的电源。有关电源名称和相应焊球的更多信息，请参阅引脚属性的“电源”列

6.10.5.2.2.1 CPSW2G RMII[x]_REF_CLK 时序要求 - RMII 模式

请参阅图 6-36

编号		周期时间, RMII[x]_REF_CLK	最小值	最大值	单位
RMII1	t _{c(ref_clk)}	周期时间, RMII[x]_REF_CLK	19.999	20	ns
RMII2	t _{w(ref_clkH)}	脉冲持续时间, RMII[x]_REF_CLK 高电平	7	13	ns
RMII3	t _{w(ref_clkL)}	脉冲持续时间, RMII[x]_REF_CLK 低电平	7	13	ns



A. 在 MCU 域中, x = 1。

图 6-36. CPSW2G RMII[x]_REFCLK 时序要求 - RMII 模式

6.10.5.2.2.2 CPSW2G RMII[x]_RXD[1:0]、RMII[x]_CRS_DV 和 RMII[x]_RX_ER 时序要求 - RMII 模式

编号		建立时间, 在 RMII[x]_REF_CLK 上升沿之前 RMII[x]_RXD[1:0] 有效	最小值	最大值	单位
RMII4	t _{su(rxdV-ref_clkH)}	建立时间, 在 RMII[x]_REF_CLK 上升沿之前 RMII[x]_RXD[1:0] 有效	4		ns
	t _{su(crs_dvV-ref_clkH)}	建立时间, 在 RMII[x]_REF_CLK 上升沿之前 RMII[x]_CRS_DV 有效	4		ns
	t _{su(rx_erV-ref_clkH)}	建立时间, 在 RMII[x]_REF_CLK 上升沿之前 RMII[x]_RX_ER 有效	4		ns
RMII5	t _{h(ref_clkH-rxdV)}	保持时间, 在 RMII[x]_REF_CLK 上升沿之后 RMII[x]_RXD[1:0] 有效	2		ns
	t _{h(ref_clkH-crs_dvV)}	保持时间, 在 RMII[x]_REF_CLK 上升沿之后 RMII[x]_CRS_DV 有效	2		ns
	t _{h(ref_clkH-rx_erV)}	保持时间, 在 RMII[x]_REF_CLK 上升沿之后 RMII[x]_RX_ER 有效	2		ns




图 6-37. CPSW2G RMII[x]_RXD[1:0]、RMII[x]_CRS_DV、RMII[x]_RX_ER 时序要求 - RMII 模式

节 6.10.5.2.2.3 和图 6-38 说明了 CPSW2G RMII 发送模式的开关特性。

6.10.5.2.2.3 CPSW2G RMII[x]_TXD[1:0] 和 RMII[x]_TX_EN 开关特性 - RMII 模式

请参阅图 6-38

编号	参数		最小值	最大值	单位
RMII6	$t_{d(\text{ref_clkH-txdV})}$	延迟时间, RMII[x]_REF_CLK 上升沿到 RMII[x]_TXD[1:0] 有效	2	10	ns
	$t_{d(\text{ref_clkH-tx_enV})}$	延迟时间, RMII[x]_REF_CLK 上升沿到 RMII[x]_TX_EN 有效	2	10	ns




图 6-38. RMII[x]_TXD[1:0] 和 RMII[x]_TX_EN 开关特性 - RMII 模式

6.10.5.2.3 CPSW2G RGMII 时序

节 6.10.5.2.3.1、节 6.10.5.2.3.2 和图 6-40 说明了 RGMII 在接收操作中的时序要求。

有关更多信息, 请参阅器件 TRM 的外设一章中的千兆位以太网 MAC (MCU_CPSW0) 一节。

表 6-30. CPSW2G RGMII 时序条件

参数			最小值	最大值	单位
输入条件					
SR _i	输入压摆率	VDD ⁽¹⁾ = 1.8V	1.44	5	V/ns
		VDD ⁽¹⁾ = 3.3V	2.64	5	V/ns
输出条件					
C _L	输出负载电容		2	20	pF
PCB 连接要求					
t_d (Trace Mismatch Delay)	所有引线之间的传播延迟不匹配	RGMII[x]_RXC、 RGMII[x]_RD[3:0]、 RGMII[x]_RX_CTL		50	ps
		RGMII[x]_TXC、 RGMII[x]_TD[3:0]、 RGMII[x]_TX_CTL		50	ps

(1) VDD 表示相应的电源。有关电源名称和相应焊球的详细信息, 请参阅引脚属性的“电源”列。

6.10.5.2.3.1 RGMII[x]_RXC 时序要求 - RGMII 模式


请参阅图 6-39

编号			模式	最小值	最大值	单位
RGMII1	$t_{c(rx_c)}$	周期时间, RGMII[x]_RXC	10Mbps	360	440	ns
			100Mbps	36	44	ns
			1000Mbps	7.2	8.8	ns
RGMII2	$t_{w(rx_cH)}$	脉冲持续时间, RGMII[x]_RXC 高电平	10Mbps	160	240	ns
			100Mbps	16	24	ns
			1000Mbps	3.6	4.4	ns
RGMII3	$t_{w(rx_cL)}$	脉冲持续时间, RGMII[x]_RXC 低电平	10Mbps	160	240	ns
			100Mbps	16	24	ns
			1000Mbps	3.6	4.4	ns

6.10.5.2.3.2 RGMII[x]_RD[3:0] 和 RGMII[x]_RCTL 的 CPSW2G 时序要求 - RGMII 模式

请参阅图 6-39

编号			模式	最小值	最大值	单位
RGMII4	$t_{su(rdV-rxcV)}$	建立时间, 在 RGMII[x]_RXC 转换之前 RGMII[x]_RD[3:0] 有效	10Mbps	1		ns
			100Mbps	1		ns
			1000Mbps	1		ns
RGMII4	$t_{su(rx_ctlV-rxcV)}$	建立时间, 在 RGMII[x]_RXC 转换之前 RGMII[x]_RX_CTL 有效	10Mbps	1		ns
			100Mbps	1		ns
			1000Mbps	1		ns
RGMII5	$t_{h(rx_cV-rdV)}$	保持时间, 在 RGMII[x]_RXC 转换之后 RGMII[x]_RD[3:0] 有效	10Mbps	1		ns
			100Mbps	1		ns
			1000Mbps	1		ns
RGMII5	$t_{h(rx_cV-rx_ctlV)}$	保持时间, 在 RGMII[x]_RXC 转换之后 RGMII[x]_RX_CTL 有效	10Mbps	1		ns
			100Mbps	1		ns
			1000Mbps	1		ns



- A. RGMII_RXC 必须相对于数据引脚和控制引脚进行外部延迟。
- B. 使用时钟的两个边沿接收数据和控制信息。RGMII_RXD[3:0] 在 RGMII_RXC 的上升沿传输数据位 3-0, 在 RGMII_RXC 的下降沿传输数据位 7-4。类似地, RGMII_RXCTL 在 RGMII_RXC 的上升沿传输 RXDV, 在 RGMII_RXC 的下降沿传输 RXERR。

图 6-39. CPSW2G 接收接口时序, RGMII 运行模式

节 6.10.5.2.3.3 和节 6.10.5.2.3.4 说明了 10Mbps、100Mbps 和 1000Mbps RGMII 发送模式下的开关特性。


6.10.5.2.3.3 CPSW2G RGMII[x]_TXC 开关特性 - RGMII 模式

编号	参数		模式	最小值	最大值	单位
RGMII6	$t_{c(tc)}$	周期时间, RGMII[x]_TXC	10Mbps	360	440	ns
			100Mbps	36	44	ns
			1000Mbps	7.2	8.8	ns
RGMII7	$t_{w(tcH)}$	脉冲持续时间, RGMII[x]_TXC 高电平	10Mbps	160	240	ns
			100Mbps	16	24	ns
			1000Mbps	3.6	4.4	ns
RGMII8	$t_{w(tcL)}$	脉冲持续时间, RGMII[x]_TXC 低电平	10Mbps	160	240	ns
			100Mbps	16	24	ns
			1000Mbps	3.6	4.4	ns

6.10.5.2.3.4 RGMII[x]_TD[3:0] 和 RGMII[x]_TX_CTL 开关特性 - RGMII 模式

请参阅图 6-40

编号	参数		模式	最小值	最大值	单位
RGMII9	$t_{osu}(tdV-txcV)$	输出建立时间, RGMII[x]_TD[3:0] 有效到 RGMII[x]_TXC 转换	10Mbps	1.2		ns
			100Mbps	1.2		ns
			1000Mbps	1.2		ns
RGMII10	$t_{oh}(tdV-txcV)$	输出保持时间, 在 RGMII[x]_TXC 转换之后 RGMII[x]_TD[3:0] 有效	10Mbps	1.2		ns
			100Mbps	1.2		ns
			1000Mbps	1.2		ns
RGMII9	$t_{osu}(tx_ctlV-txcV)$	输出建立时间, RGMII[x]_TX_CTL 有效到 RGMII[x]_TXC 转换	10Mbps	1.2		ns
			100Mbps	1.2		ns
			1000Mbps	1.2		ns
RGMII10	$t_{oh}(tx_ctlV-txcV)$	输出保持时间, 在 RGMII[x]_TXC 转换之后 RGMII[x]_TX_CTL 有效	10Mbps	1.2		ns
			100Mbps	1.2		ns
			1000Mbps	1.2		ns



- A. TXC 在驱动至 RGMII[x]_TXC 引脚之前会在内部延迟。该内部延迟始终启用。
- B. 使用时钟的两个边沿接收数据和控制信息。RGMII_TD[3:0] 在 RGMII_TXC 的上升沿传输数据位 3-0, 在 RGMII_TXC 的下降沿传输数据位 7-4。类似地, RGMII_TX_CTL 在 RGMII_TXC 的上升沿传输 TXDV, 在 RGMII_TXC 的下降沿传输 RTXERR。

图 6-40. CPSW2G 发送接口时序 - RGMII 模式

6.10.5.3 CSI-2

备注

有关更多信息，请参阅器件 TRM 中的“摄像头流媒体接口接收器 (CSI_RX_IF)”一节。

CSI_RX_IF 处理来自外部图像传感器的像素数据和来自存储器的数据。它是以下多媒体应用程序的关键组件：照相机取景器、视频录制和静态图像捕获。

CSI_RX_IF 具有一个符合 MIPI D-PHY RX 规范 v1.2 和 MIPI CSI-2 规范 v1.3 的第一串行接口 (CSI-2 端口)，具有 4 个差分数据通道和 1 个差分时钟通道，以同步模式双倍数据速率运行。有关时序详细信息，请参阅规范。

- 每个通道的速率为 2.5Gbps (1.25GHz)。

6.10.5.4 DDRSS

如需进一步详细了解器件 LPDDR4 存储器接口的特性和其他说明信息，请参阅[信号说明](#)和[详细说明](#)中的相应小节。

该器件具有用于连接 LPDDR4 的专用接口，支持符合 JEDEC JESD209-4B 标准且具有以下特性的 LPDDR4 SDRAM 器件：

- 连接到外部 SDRAM 存储器的 32 位数据路径
- 存储器器件容量：通过两个片选引脚提供多达 8GB 地址空间 (每列 4GB)
- 不支持字节模式 LPDDR4 存储器或具有超过 17 行地址位的存储器

表 6-31 和图 6-41 说明了 DDRSS 的开关特性。

表 6-31. DDRSS 的开关特性

编号	参数	DDR 类型	最小值	最大值	单位
1	$t_{c(DDR_CKP/DDR_CKN)}$ 周期时间, DDR0_CKP 和 DDR0_CKN	LPDDR4	0.4681	3.003	ns

1. 最大 DDR 频率将根据系统中使用的特定存储器类型 (供应商) 以及根据 PCB 实现进行限制。TI 强烈建议所有设计的每个细节 (布线、间距、过孔/背钻、PCB 材料等) 都严格遵循 TI LPDDR4 EVM PCB 布局，以便完全实现指定的时钟频率。有关详细信息，请参阅 [Jacinto 7 DDR 电路板设计和布局布线指南](#)。




图 6-41. DDRSS 存储器接口时钟时序

有关更多信息，请参阅器件 TRM 的[存储器控制器](#)一章中的 *DDR 子系统 (DDRSS)* 一节。

6.10.5.5 DSS

如需进一步详细了解器件显示子系统 - 视频输出端口的特性和其他说明信息，请参阅[信号说明](#)和[详细说明](#)中的相应小节。

表 6-32 表示 DPI 时序条件。

表 6-32. DPI 时序条件

参数	最小值	最大值	单位
输入条件			
SR _I 输入压摆率	1.44	26.4	V/ns
输出条件			
C _L 输出负载电容	1.5	5	pF

表 6-32. DPI 时序条件 (续)

参数	最小值	最大值	单位
PCB 连接要求			
t_d (Trace Mismatch Delay)	所有引线之间的传播延迟不匹配	100	ps


表 6-33、表 6-34、图 6-42 和图 6-43 假设在建议运行条件和电气特性条件下进行测试。

表 6-33. DPI 视频输出开关特性

编号 ⁽²⁾	参数	最小值	最大值	单位
D1	t_c (pclk)	周期时间, VOUT(x)_PCLK		ns
D2	t_w (pclkL)	脉冲持续时间, VOUT(x)_PCLK 低电平		$0.475 \times P^{(1)}$
D3	t_w (pclkH)	脉冲持续时间, VOUT(x)_PCLK 高电平		$0.475 \times P^{(1)}$
D4	t_d (pclkV-dataV)	-0.68	1.78	ns
D5	t_d (pclkV-ctrlL)	-0.68	1.78	ns

(1) P = 输出 VOUT(x)_PCLK 周期 (以 ns 为单位)。

(2) VOUT(x) 中的 x = 1 或 2



- 数据置为有效的配置可以在像素时钟的下降沿或上升沿进行编程。
- VOUT(x)_HSYNC 和 VOUT(x)_VSYNC 的极性和脉冲宽度是可编程的, 请参阅器件 TRM 的外设一章中的显示子系统 (DSS) 一节。
- VOUT(x)_PCLK 频率是可配置的, 请参阅器件 TRM 的外设一章中的显示子系统一节。
- VOUT(x) 中的 x = 1 或 2。

图 6-42. DPI 视频输出

表 6-34. DPI 外部像素时钟时序要求

编号 ⁽²⁾	参数	说明	最小值	最大值	单位
D6	$t_{c(\text{extpclkIn})}$	周期时间, VOUT(x)_EXTPCLKIN	6.06		ns
D7	$t_{w(\text{extpclkInL})}$	脉冲持续时间, VOUT(x)_EXTPCLKIN 低电平	$0.45 \times P^{(1)}$		ns
D8	$t_{w(\text{extpclkInH})}$	脉冲持续时间, VOUT(x)_EXTPCLKIN 高电平	$0.45 \times P^{(1)}$		ns

(1) P = 输出 VOUT(x)_PCLK 周期 (以 ns 为单位)。

(2) VOUT(x) 中的 x = 1 或 2




图 6-43. DPI 外部像素时钟输入

有关更多信息, 请参阅器件 TRM 的外设一章中的显示子系统 (DSS) 和外设一节。

6.10.5.6 eCAP

器件 ECAP 支持的特性包括:

- 32 位时基计数器
- 4 事件时间戳寄存器 (每个 32 位)
- 独立边沿极性选择, 最多选择四个序列化时间戳捕获事件
- 4 个捕获事件中任意一个均有对应的中断功能
- 输入捕获信号预分频 (1 至 16)
- 支持不同的捕获模式 (单次捕获、连续模式捕获、绝对时间戳捕获或差分模式时间戳捕获)

表 6-35 表示 ECAP 时序条件。

表 6-35. ECAP 时序条件

参数		最小值	最大值	单位
输入条件				
SR_i	输入压摆率	1	4	V/ns
输出条件				
C_L	输出负载电容	2	7	pF

节 6.10.5.6.1 和节 6.10.5.6.2 说明了 eCAP 的时序和开关特性 (请参阅图 6-44 和图 6-45)。

6.10.5.6.1 eCAP 的时序要求

编号	参数	说明	最小值	最大值	单位
CAP1	$t_{w(\text{cap})}$	脉冲持续时间, CAP (异步)	$2 + 2P^{(1)}$		ns

(1) P = sysclk




图 6-44. eCAP 输入时序

6.10.5.6.2 eCAP 的开关特性

编号	参数	说明	最小值	最大值	单位
CAP2	$t_{w(apwm)}$	脉冲持续时间, APWM	$-2 + 2P^{(1)}$		ns

(1) $P = \text{sysclk}$




图 6-45. eCAP 输出时序

有关更多信息, 请参阅器件 TRM 的外设一章中的增强型捕获 (ECAP) 模块一节。

6.10.5.7 EPWM

器件 EPWM 支持的特性包括：

- 专用 16 位时基计数器具有周期和频率控制功能
- 两个独立 PWM 输出可用于不同配置 (单边沿运行模式、双边沿对称运行模式或一个独立 PWM 输出 + 双边沿非对称运行模式)
- 在故障条件下可以对 PWM 信号进行异步覆盖控制
- 针对相对于其他 EPWM 模块的滞后或超前操作支持可编程相位控制
- 在生成死区时可以进行独立上升沿和下降沿延迟控制
- 锁存和未锁存故障条件下均支持可编程跳闸区分配
- 可通过事件触发 CPU 中断和 ADC 转换启动

表 6-36 表示 EPWM 时序条件。

表 6-36. EPWM 时序条件

参数	说明	最小值	最大值	单位
输入条件				
SR_i	输入压摆率	1	4	V/ns
输出条件				
C_L	输出负载电容	2	7	pF

节 6.10.5.7.2 和节 6.10.5.7.1 说明了 eHRPWM 的时序和开关特性 (请参阅图 6-47、图 6-48、图 6-49 和图 6-46)。

6.10.5.7.1 eHRPWM 的时序要求

编号	参数	说明	最小值	最大值	单位
PWM6	$t_{w(synci)}$	脉冲持续时间, EHRPWM_SYNCI	$2 + 2P^{(1)}$		ns

编号	参数	说明	最小值	最大值	单位
PWM7	$t_{w(tz)}$	脉冲持续时间, EHRPWM_TZn_IN 低电平	$2 + 3P^{(1)}$		ns

(1) $P = \text{sysclk}$




图 6-46. ePWM_SYNCI 和 ePWM_TZn_IN 输出时序

有关更多信息, 请参阅器件 TRM 的外设一章中的摄像头子系统一节。

6.10.5.7.2 eHRPWM 的开关特性

编号	参数	说明	最小值	最大值	单位
PWM1	$t_{w(pwm)}$	脉冲持续时间, EHRPWM_A/B 高电平或低电平	$P-3^{(1)}$		ns
PWM2	$t_{w(syncout)}$	脉冲持续时间, EHRPWM_SYNCO	$P-3^{(1)}$		ns
PWM3	$t_d(tzL-pwmV)$	延迟时间, EHRPWM_TZn_IN 下降沿到 EHRPWM_A/B 有效		11	ns
PWM4	$t_d(tzL-pwmZ)$	延迟时间, EHRPWM_TZn_IN 下降沿到 EHRPWM_A/B 高阻态		11	ns

编号	参数	说明	最小值	最大值	单位
PWM5	$t_{w(soc)}$	脉冲持续时间, EHRPWM_SOC/A/B	P-3 ⁽¹⁾		ns

(1) P = sysclk




图 6-47. EPWM_A/B_out、ePWM_SYNCO 和 ePWM_SOC/A/B 输入时序




图 6-48. EPWM_A/B 和 ePWM_TZn_IN 强制高电平/低电平输入时序




图 6-49. EPWM_A/B 和 ePWM_TZn_IN 高阻态输入时序

6.10.5.8 eQEP

器件 eQEP 支持的特性包括：

- 输入同步
- 三级/六级数字噪声滤波器
- 正交解码器单元
- 用于位置测量的位置计数器和控制单元
- 用于低速测量的正交边沿捕获单元
- 用于速度/频率测量的单位时基
- 用于检测失速的看门狗计时器

表 6-37 表示 EQEP 时序条件。

表 6-37. EQEP 时序条件

参数		最小值	最大值	单位
输入条件				
SR _i	输入压摆率	1	4	V/ns
输出条件				
C _L	输出负载电容	2	7	pF

节 6.10.5.8.1 和节 6.10.5.8.2 说明了 eQEP 的时序要求和开关特性 (请参阅图 6-50)。

6.10.5.8.1 eQEP 的时序要求

编号	参数	描述	最小值	最大值	单位
QEP1	t _{w(qep)}	脉冲持续时间, QEP_A/B	2 + 2P ⁽¹⁾		ns
QEP2	t _{w(qepiH)}	脉冲持续时间, QEP_I 高电平	2 + 2P ⁽¹⁾		ns
QEP3	t _{w(qepiL)}	脉冲持续时间, QEP_I 低电平	2 + 2P ⁽¹⁾		ns
QEP4	t _{w(qepsH)}	脉冲持续时间, QEP_S 高电平	2 + 2P ⁽¹⁾		ns
QEP5	t _{w(qepsL)}	脉冲持续时间, QEP_S 低电平	2 + 2P ⁽¹⁾		ns

(1) P = sysclk




图 6-50. eQEP 输入时序

6.10.5.8.2 eQEP 的开关特性

编号	参数	描述	最小值	最大值	单位
QEP6	t _{d(QEP-CNTR)}	延迟时间, 外部时钟到计数器增量		24	ns

有关更多信息, 请参阅器件 TRM 的外设一章中的增强型正交编码器脉冲 (EQEP) 模块一节。

6.10.5.9 GPIO

如需进一步详细了解器件 GPIO 的特性和其他说明信息, 请参阅特定于器件的技术参考手册 (TRM) 以及本数据表的信号说明中的相应小节。

表 6-38、节 6.10.5.9.1 和节 6.10.5.9.2 说明了 GPIO 的时序条件、要求和开关特性。

表 6-38. GPIO 时序条件

参数	缓冲器类型	最小值	最大值	单位
输入条件				

表 6-38. GPIO 时序条件 (续)

参数		缓冲器类型	最小值	最大值	单位
SR _i	输入压摆率	LVC MOS	0.2	6.6	V/ns
		I2C OD FS	0.2	0.08	V/ns
输出条件					
C _L	输出负载电容	LVC MOS	3	10	pF
		I2C OD FS	3	100	pF

6.10.5.9.1 GPIO 时序要求

编号	参数		缓冲器类型	最小值	最大值	单位
GPIO1	t _{w(gpio_in)}	脉冲宽度, GPIO _{n_x}	1.8 V	2P + 2.6 ⁽¹⁾		ns
			3.3V	2P + 3.4 ⁽¹⁾		ns

(1) P = 功能时钟周期 (以 ns 为单位)。

6.10.5.9.2 GPIO 开关特性

编号	参数		缓冲器类型	最小值	最大值	单位
GPIO3	t _{w(GPIO_OUT)}	最小输出脉冲宽度	LVC MOS	- 3.6 + 0.975P ⁽¹⁾		ns
GPIO4	t _{w(GPIO_OUT)}	最小输出脉冲宽度低电平	I2C 开漏	160		ns
GPIO5	t _{w(GPIO_OUT)}	最小输出脉冲宽度高电平	I2C 开漏	60		ns

(1) P = 功能时钟周期 (以 ns 为单位)。

有关更多信息, 请参阅器件 TRM 的外设一章中的通用接口 (GPIO) 一节。

6.10.5.10 GPMC

如需进一步详细了解器件通用存储器控制器的特性和其他说明信息, 请参阅信号说明和详细说明中的相应小节。

表 6-39 表示 GPMC 时序条件。

备注

本节中提供的 IO 时序适用于 GPMC0 的所有信号组合。然而, 只有当使用单个 IOSET 内的信号时, 时序才对 GPMC0 有效。GPMC0_IOSET、GPMC0_IOSET 表对 IOSET 进行了定义。

表 6-39. GPMC 时序条件

参数	说明		最小值	最大值	单位
输入条件					
SR _i	输入压摆率		1.65	4	V/ns
输出条件					
C _L	输出负载电容		5	20	pF
PCB 连接要求					
t _d (Trace Delay)	每条引线的传播延迟	133MHz 同步模式	140	360	ps
		所有其他模式	140	720	
t _d (Trace Mismatch Delay)	所有布线之间的传播不匹配			200	ps

6.10.5.10.1 GPMC 和 NOR 闪存 - 同步模式

节 6.10.5.10.1.1 和节 6.10.5.10.1.2 假设在下列建议运行条件和电气特性条件下进行测试 (请参阅图 6-51 至图 6-55)。

6.10.5.10.1.1 GPMC 和 NOR 闪存时序要求 - 同步模式

编号	参数	说明 ⁽²⁾	模式 ⁽³⁾	最小值	最大值	最小值	最大值	单位
				100MHz ⁽⁴⁾		133MHz ⁽⁴⁾		
F12	t _{su} (dV-clkH)	建立时间, 在输出时钟 GPMC_CLK 高电平之前输入数据 GPMC_AD[15:0] 有效	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	1.81		1.11		ns
			not_div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	1.06				ns
F13	t _h (clkH-dV)	保持时间, 在输出时钟 GPMC_CLK 高电平之后输入数据 GPMC_AD[15:0] 有效	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	1.78		2.28		ns
			not_div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	1.78				ns
F21	t _{su} (waitV-clkH)	建立时间, 在输出时钟 GPMC_CLK 高电平之前输入等待 GPMC_WAIT[j] 有效 ⁽¹⁾	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	1.81		1.11		ns
			not_div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	1.06				ns
F22	t _h (clkH-waitV)	保持时间, 在输出时钟 GPMC_CLK 高电平之后输入等待 GPMC_WAIT[j] 有效 ⁽¹⁾	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	1.78		2.28		ns
			not_div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	1.78				ns

(1) 在 GPMC_WAIT[j] 中, j 等于 0、1、2 或 3。

(2) 等待监视支持仅限于 WaitMonitoringTime 值 > 0。有关等待监视功能的完整说明, 请参阅器件 TRM 中的通用存储器控制器 (GPMC) 一节。

(3) 对于 div_by_1_mode :

- GPMC_CONFIG1_i 寄存器 : GPMCFCLKDIVIDER = 0h :
 - GPMC_CLK 频率 = GPMC_FCLK 频率
- GPMC_CONFIG1_i 寄存器 : GPMCFCLKDIVIDER = 1h 至 3h :
 - GPMC_CLK 频率 = GPMC_FCLK 频率 / (2 至 4)
- CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 01 = PER1_PLL_CLKOUT/3 = 300/3 = 100MHz
- 对于 TIMEPARAGRANULARITY_X1 :
 - GPMC_CONFIG1_i 寄存器 : TIMEPARAGRANULARITY = 0h = x1 延迟 (影响 RD/WRCYCLETIME、RD/WRACCESTIME、PAGEBURSTACCESTIME、CSONTIME、CSR/WROFFTIME、ADVONTIME、ADVVD/WROFFTIME、OEONTIME、OEOFFTIME、WEONTIME、WEOFFTIME、CYCLE2CYCLEDELAY、BUSTURNAROUND、TIMEOUTSTARTVALUE、WRDATAONADMUXBUS)

(4) 对于 100MHz :

- CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 01 = MAIN_PLL2_HSDIV1_CLKOUT / 3

对于 133MHz :

- CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 00 = MAIN_PLL0_HSDIV3_CLKOUT

6.10.5.10.1.2 GPMC 和 NOR 闪存开关特性 - 同步模式

编号 ⁽²⁾	参数	说明	模式 ⁽¹⁹⁾	最小值	最大值	最小值	最大值	单位
				100 MHz ⁽²⁰⁾		133 MHz ⁽²⁰⁾		
F0	tc(clk)	周期, 输出时钟 GPMC_CLK ⁽¹⁸⁾	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	10		7.52		ns
F1	t _w (clkH)	典型脉冲持续时间, 输出时钟 GPMC_CLK 高电平	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	0.475*P ⁽¹⁵⁾ - 0.3		0.475*P ⁽¹⁵⁾ - 0.3		ns
F1	t _w (clkL)	典型脉冲持续时间, 输出时钟 GPMC_CLK 低电平	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	0.475*P ⁽¹⁵⁾ - 0.3		0.475*P ⁽¹⁵⁾ - 0.3		ns
F2	t _d (clkH-csnV)	延迟时间, 输出时钟 GPMC_CLK 上升沿到输出片选 GPMC_CS[n] 转换 ⁽¹⁴⁾	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1 ; 无 extra_delay	F ⁽⁶⁾ - 2.2	F+3.75	F ⁽⁶⁾ - 2.2	F ⁽⁶⁾ + 3.75	ns
F3	t _d (clkH-CSn[i]V)	延迟时间, 输出时钟 GPMC_CLK 上升沿到输出片选 GPMC_CS[n] 无效 ⁽¹⁴⁾	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1 ; 无 extra_delay	E ⁽⁵⁾ - 2.2	E ⁽⁵⁾ + 3.75	E ⁽⁵⁾ - 2.2	E ⁽⁵⁾ + 3.75	ns
F4	t _d (aV-clk)	延迟时间, 输出地址 GPMC_A[27:1] 有效到输出时钟 GPMC_CLK 第一个边沿	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	B ⁽²⁾ -2.3	B ⁽²⁾ +4.5	B ⁽²⁾ -2.3	B ⁽²⁾ +4.5	ns
F5	t _d (clkH-aV)	延迟时间, 输出时钟 GPMC_CLK 上升沿到输出地址 GPMC_A[27:1] 无效	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	-2.3	4.5	-2.3	4.5	ns
F6	t _d (be[x]nV-clk)	延迟时间, 输出低字节使能和命令锁存使能 GPMC_BE0n_CLE、输出高字节使能 GPMC_BE1n 有效到输出时钟 GPMC_CLK 第一个边沿	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	B ⁽²⁾ -2.3	B ⁽²⁾ +1.9	B ⁽²⁾ -2.3	B ⁽²⁾ +1.9	ns
F7	t _d (clkH-be[x]nV)	延迟时间, 输出时钟 GPMC_CLK 上升沿到输出低字节使能和命令锁存使能 GPMC_BE0n_CLE、输出高字节使能 GPMC_BE1n 有效 ⁽¹¹⁾	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	D ⁽⁴⁾ -2.3	D ⁽⁴⁾ +1.9	D ⁽⁴⁾ -2.3	D ⁽⁴⁾ +1.9	ns
F7	t _d (clkL-be[x]nV)	延迟时间, GPMC_CLK 下降沿到 GPMC_BE0n_CLE、GPMC_BE1n 无效 ⁽¹²⁾	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	D ⁽⁴⁾ -2.3	D ⁽⁴⁾ +1.9	D ⁽⁴⁾ -2.3	D ⁽⁴⁾ +1.9	ns
F7	t _d (clkL-be[x]nV)	延迟时间, GPMC_CLK 下降沿到 GPMC_BE0n_CLE、GPMC_BE1n 无效 ⁽¹³⁾	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	D ⁽⁴⁾ -2.3	D ⁽⁴⁾ +1.9	D ⁽⁴⁾ -2.3	D ⁽⁴⁾ +1.9	ns
F8	t _d (clkH-advn)	延迟时间, 输出时钟 GPMC_CLK 上升沿到输出地址有效和地址锁存使能 GPMC_ADVn_ALE 转换	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1 ; 无 extra_delay	G ⁽⁷⁾ -2.3	G ⁽⁷⁾ +4.5	G ⁽⁷⁾ -2.3	G ⁽⁷⁾ +4.5	ns
F9	t _d (clkH-advnV)	延迟时间, 输出时钟 GPMC_CLK 上升沿到输出地址有效和地址锁存使能 GPMC_ADVn_ALE 无效	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1 ; 无 extra_delay	D ⁽⁴⁾ -2.3	D ⁽⁴⁾ +4.5	D ⁽⁴⁾ -2.3	D ⁽⁴⁾ +4.5	ns

编号 ⁽²⁾	参数	说明	模式 ⁽¹⁹⁾	最小值	最大值	最小值	最大值	单位
				100 MHz ⁽²⁰⁾		133 MHz ⁽²⁰⁾		
F10	t _d (clkH-oen)	延迟时间, 输出时钟 GPMC_CLK 上升沿到输出使能 GPMC_OEn_REn 转换	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1 ; 无 extra_delay	H ⁽⁸⁾ -2.3	H ⁽⁸⁾ +3.5	H ⁽⁸⁾ -2.3	H ⁽⁸⁾ +3.5	ns
F11	t _d (clkH-oenIV)	延迟时间, 输出时钟 GPMC_CLK 上升沿到输出使能 GPMC_OEn_REn 无效	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1 ; 无 extra_delay	E ⁽⁸⁾ -2.3	E ⁽⁸⁾ +3.5	E ⁽⁸⁾ -2.3	E ⁽⁸⁾ + 3.5	ns
F14	t _d (clkH-wen)	延迟时间, 输出时钟 GPMC_CLK 上升沿到输出写入使能 GPMC_WEn 转换	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1 ; 无 extra_delay	I ⁽⁹⁾ - 2.3	I ⁽⁹⁾ +4.5	I ⁽⁹⁾ - 2.3	I ⁽⁹⁾ +4.5	ns
F15	t _d (clkH-do)	延迟时间, 输出时钟 GPMC_CLK 上升沿到输出数据 GPMC_AD[15:0] 转换 ⁽¹¹⁾	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	J ⁽¹⁰⁾ -2.3	J ⁽¹⁰⁾ +2.7	J ⁽¹⁰⁾ -2.3	J ⁽¹⁰⁾ +2.7	ns
F15	t _d (clkL-do)	延迟时间, GPMC_CLK 下降沿到 GPMC_AD[15:0] 数据总线转换 ⁽¹²⁾	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	J ⁽¹⁰⁾ -2.3	J ⁽¹⁰⁾ +2.7	J ⁽¹⁰⁾ -2.3	J ⁽¹⁰⁾ +2.7	ns
F15	t _d (clkL-do)	延迟时间, GPMC_CLK 下降沿到 GPMC_AD[15:0] 数据总线转换 ⁽¹³⁾	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	J ⁽¹⁰⁾ -2.3	J ⁽¹⁰⁾ +2.7	J ⁽¹⁰⁾ -2.3	J ⁽¹⁰⁾ +2.7	ns
F17	t _d (clkH-be[x]n)	延迟时间, 输出时钟 GPMC_CLK 上升沿到输出低字节使能和命令锁存使能 GPMC_BE0n_CLE 转换 ⁽¹¹⁾	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	J ⁽¹⁰⁾ -2.3	J ⁽¹⁰⁾ +1.9	J ⁽¹⁰⁾ -2.3	J ⁽¹⁰⁾ +1.9	ns
F17	t _d (clkL-be[x]n)	延迟时间, GPMC_CLK 下降沿到 GPMC_BE0n_CLE、GPMC_BE1n 转换 ⁽¹²⁾	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	J ⁽¹⁰⁾ -2.3	J ⁽¹⁰⁾ +1.9	J ⁽¹⁰⁾ -2.3	J ⁽¹⁰⁾ +1.9	ns
F17	t _d (clkL-be[x]n)	延迟时间, GPMC_CLK 下降沿到 GPMC_BE0n_CLE、GPMC_BE1n 转换 ⁽¹³⁾	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	J ⁽¹⁰⁾ -2.3	J ⁽¹⁰⁾ +1.9	J ⁽¹⁰⁾ -2.3	J ⁽¹⁰⁾ +1.9	ns
F18	t _w (csnV)	脉冲持续时间, 输出片选 GPMC_CS[n] 低电平 ⁽¹⁴⁾	读取	A ⁽¹⁾		A ⁽¹⁾		ns
			写入	A ⁽¹⁾		A ⁽¹⁾		ns
F19	t _w (be[x]nV)	脉冲持续时间, 输出低字节使能和命令锁存使能 GPMC_BE0n_CLE、输出高字节使能 GPMC_BE1n 低电平	读取	C ⁽³⁾		C ⁽³⁾		ns
			写入	C ⁽³⁾		C ⁽³⁾		ns
F20	t _w (advnV)	脉冲持续时间, 输出地址有效和地址锁存使能 GPMC_ADVn_ALE 低电平	读取	K ⁽¹⁶⁾		K ⁽¹⁶⁾		ns
			写入	K ⁽¹⁶⁾		K ⁽¹⁶⁾		ns

- (1) 对于单次读取: $A = (CSRdOffTime - CSOnTime) \times (TimeParaGranularity + 1) \times GPMC_FCLK^{(17)}$
 对于突发读取: $A = (CSRdOffTime - CSOnTime + (n - 1) \times PageBurstAccessTime) \times (TimeParaGranularity + 1) \times GPMC_FCLK^{(17)}$
 对于突发写入: $A = (CSWrOffTime - CSOnTime + (n - 1) \times PageBurstAccessTime) \times (TimeParaGranularity + 1) \times GPMC_FCLK^{(17)}$
 n 是页面突发访问编号。
- (2) $B = ClkActivationTime \times GPMC_FCLK^{(17)}$
- (3) 对于单次读取: $C = RdCycleTime \times (TimeParaGranularity + 1) \times GPMC_FCLK^{(17)}$
 对于突发读取: $C = (RdCycleTime + (n - 1) \times PageBurstAccessTime) \times (TimeParaGranularity + 1) \times GPMC_FCLK^{(17)}$
 对于突发写入: $C = (WrCycleTime + (n - 1) \times PageBurstAccessTime) \times (TimeParaGranularity + 1) \times GPMC_FCLK^{(17)}$
 n 是页面突发访问编号。
- (4) 对于单次读取: $D = (RdCycleTime - AccessTime) \times (TimeParaGranularity + 1) \times GPMC_FCLK^{(17)}$
 对于突发读取: $D = (RdCycleTime - AccessTime) \times (TimeParaGranularity + 1) \times GPMC_FCLK^{(17)}$

- 对于突发写入：D = (WrCycleTime - AccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK⁽¹⁷⁾
- (5) 对于单次读取：E = (CSRdOffTime - AccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK⁽¹⁷⁾
对于突发读取：E = (CSRdOffTime - AccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK⁽¹⁷⁾
对于突发写入：E = (CSWrOffTime - AccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK⁽¹⁷⁾
- (6) 对于 csn 下降沿 (CS 激活)：
- 如果 GPMCFCLKDIVIDER = 0：
 - F = 0.5 × CSEExtraDelay × GPMC_FCLK⁽¹⁷⁾
 - 如果 GPMCFCLKDIVIDER = 1：
 - 如果 (ClkActivationTime 和 CSOnTime 为奇数) 或 (ClkActivationTime 和 CSOnTime 为偶数)，则 F = 0.5 × CSEExtraDelay × GPMC_FCLK⁽¹⁷⁾
 - 否则 F = (1 + 0.5 × CSEExtraDelay) × GPMC_FCLK⁽¹⁷⁾
 - 如果 GPMCFCLKDIVIDER = 2：
 - 如果 ((CSOnTime - ClkActivationTime) 是 3 的倍数)，则 F = 0.5 × CSEExtraDelay × GPMC_FCLK⁽¹⁷⁾
 - 如果 ((CSOnTime - ClkActivationTime - 1) 是 3 的倍数)，则 F = (1 + 0.5 × CSEExtraDelay) × GPMC_FCLK⁽¹⁷⁾
 - 如果 ((CSOnTime - ClkActivationTime - 2) 是 3 的倍数)，则 F = (2 + 0.5 × CSEExtraDelay) × GPMC_FCLK⁽¹⁷⁾
- (7) 对于 ADV 下降沿 (ADV 激活)：
- 如果 GPMCFCLKDIVIDER = 0：
 - G = 0.5 × ADVExtraDelay × GPMC_FCLK⁽¹⁷⁾
 - 如果 GPMCFCLKDIVIDER = 1：
 - 如果 (ClkActivationTime 和 ADVOnTime 为奇数) 或 (ClkActivationTime 和 ADVOnTime 为偶数)，则 G = 0.5 × ADVExtraDelay × GPMC_FCLK⁽¹⁷⁾
 - 否则 G = (1 + 0.5 × ADVExtraDelay) × GPMC_FCLK⁽¹⁷⁾
 - 如果 GPMCFCLKDIVIDER = 2：
 - 如果 ((ADVOnTime - ClkActivationTime) 是 3 的倍数)，则 G = 0.5 × ADVExtraDelay × GPMC_FCLK⁽¹⁷⁾
 - 如果 ((ADVOnTime - ClkActivationTime - 1) 是 3 的倍数)，则 G = (1 + 0.5 × ADVExtraDelay) × GPMC_FCLK⁽¹⁷⁾
 - 如果 ((ADVOnTime - ClkActivationTime - 2) 是 3 的倍数)，则 G = (2 + 0.5 × ADVExtraDelay) × GPMC_FCLK⁽¹⁷⁾
- 对于读取模式下的 ADV 上升沿 (ADV 停用)：
- 如果 GPMCFCLKDIVIDER = 0：
 - G = 0.5 × ADVExtraDelay × GPMC_FCLK⁽¹⁷⁾
 - 如果 GPMCFCLKDIVIDER = 1：
 - 如果 (ClkActivationTime 和 ADVRdOffTime 为奇数) 或 (ClkActivationTime 和 ADVRdOffTime 为偶数)，则 G = 0.5 × ADVExtraDelay × GPMC_FCLK⁽¹⁷⁾
 - 否则 G = (1 + 0.5 × ADVExtraDelay) × GPMC_FCLK⁽¹⁷⁾
 - 如果 GPMCFCLKDIVIDER = 2：
 - 如果 ((ADVRdOffTime - ClkActivationTime) 是 3 的倍数)，则 G = 0.5 × ADVExtraDelay × GPMC_FCLK⁽¹⁷⁾
 - 如果 ((ADVRdOffTime - ClkActivationTime - 1) 是 3 的倍数)，则 G = (1 + 0.5 × ADVExtraDelay) × GPMC_FCLK⁽¹⁷⁾
 - 如果 ((ADVRdOffTime - ClkActivationTime - 2) 是 3 的倍数)，则 G = (2 + 0.5 × ADVExtraDelay) × GPMC_FCLK⁽¹⁷⁾
- 对于写入模式下的 ADV 上升沿 (ADV 停用)：
- 如果 GPMCFCLKDIVIDER = 0：
 - G = 0.5 × ADVExtraDelay × GPMC_FCLK⁽¹⁷⁾
 - 如果 GPMCFCLKDIVIDER = 1：
 - 如果 (ClkActivationTime 和 ADVWrOffTime 为奇数) 或 (ClkActivationTime 和 ADVWrOffTime 为偶数)，则 G = 0.5 × ADVExtraDelay × GPMC_FCLK⁽¹⁷⁾
 - 否则 G = (1 + 0.5 × ADVExtraDelay) × GPMC_FCLK⁽¹⁷⁾
 - 如果 GPMCFCLKDIVIDER = 2：
 - 如果 ((ADVWrOffTime - ClkActivationTime) 是 3 的倍数)，则 G = 0.5 × ADVExtraDelay × GPMC_FCLK⁽¹⁷⁾
 - 如果 ((ADVWrOffTime - ClkActivationTime - 1) 是 3 的倍数)，则 G = (1 + 0.5 × ADVExtraDelay) × GPMC_FCLK⁽¹⁷⁾
 - 如果 ((ADVWrOffTime - ClkActivationTime - 2) 是 3 的倍数)，则 G = (2 + 0.5 × ADVExtraDelay) × GPMC_FCLK⁽¹⁷⁾
- (8) 对于 OE 下降沿 (OE 激活) 和 IO DIR 上升沿 (数据总线输入方向)：
- 如果 GPMCFCLKDIVIDER = 0：

- $H = 0.5 \times \text{OEExtraDelay} \times \text{GPMC_FCLK}^{(17)}$
- 如果 $\text{GPMCFCLKDIVIDER} = 1$:
 - 如果 (ClkActivationTime 和 OEOnTime 为奇数) 或 (ClkActivationTime 和 OEOnTime 为偶数) , 则 $H = 0.5 \times \text{OEExtraDelay} \times \text{GPMC_FCLK}^{(17)}$
 - 否则 $H = (1 + 0.5 \times \text{OEExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$
- 如果 $\text{GPMCFCLKDIVIDER} = 2$:
 - 如果 ($(\text{OEOnTime} - \text{ClkActivationTime})$ 是 3 的倍数) , 则 $H = 0.5 \times \text{OEExtraDelay} \times \text{GPMC_FCLK}^{(17)}$
 - 如果 ($(\text{OEOnTime} - \text{ClkActivationTime} - 1)$ 是 3 的倍数) , 则 $H = (1 + 0.5 \times \text{OEExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$
 - 如果 ($(\text{OEOnTime} - \text{ClkActivationTime} - 2)$ 是 3 的倍数) , 则 $H = (2 + 0.5 \times \text{OEExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$

对于 OE 上升沿 (OE 停用) :

- 如果 $\text{GPMCFCLKDIVIDER} = 0$:
 - $H = 0.5 \times \text{OEExtraDelay} \times \text{GPMC_FCLK}^{(17)}$
- 如果 $\text{GPMCFCLKDIVIDER} = 1$:
 - 如果 (ClkActivationTime 和 OEOffTime 为奇数) 或 (ClkActivationTime 和 OEOffTime 为偶数) , 则 $H = 0.5 \times \text{OEExtraDelay} \times \text{GPMC_FCLK}^{(17)}$
 - 否则 $H = (1 + 0.5 \times \text{OEExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$
- 如果 $\text{GPMCFCLKDIVIDER} = 2$:
 - 如果 ($(\text{OEOffTime} - \text{ClkActivationTime})$ 是 3 的倍数) , 则 $H = 0.5 \times \text{OEExtraDelay} \times \text{GPMC_FCLK}^{(17)}$
 - 如果 ($(\text{OEOffTime} - \text{ClkActivationTime} - 1)$ 是 3 的倍数) , 则 $H = (1 + 0.5 \times \text{OEExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$
 - 如果 ($(\text{OEOffTime} - \text{ClkActivationTime} - 2)$ 是 3 的倍数) , 则 $H = (2 + 0.5 \times \text{OEExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$

(9) 对于 WE 下降沿 (WE 激活) :

- 如果 $\text{GPMCFCLKDIVIDER} = 0$:
 - $I = 0.5 \times \text{WEExtraDelay} \times \text{GPMC_FCLK}^{(17)}$
- 如果 $\text{GPMCFCLKDIVIDER} = 1$:
 - 如果 (ClkActivationTime 和 WEOnTime 为奇数) 或 (ClkActivationTime 和 WEOnTime 为偶数) , 则 $I = 0.5 \times \text{WEExtraDelay} \times \text{GPMC_FCLK}^{(17)}$
 - 否则 $I = (1 + 0.5 \times \text{WEExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$
- 如果 $\text{GPMCFCLKDIVIDER} = 2$:
 - 如果 ($(\text{WEOnTime} - \text{ClkActivationTime})$ 是 3 的倍数) , 则 $I = 0.5 \times \text{WEExtraDelay} \times \text{GPMC_FCLK}^{(17)}$
 - 如果 ($(\text{WEOnTime} - \text{ClkActivationTime} - 1)$ 是 3 的倍数) , 则 $I = (1 + 0.5 \times \text{WEExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$
 - 如果 ($(\text{WEOnTime} - \text{ClkActivationTime} - 2)$ 是 3 的倍数) , 则 $I = (2 + 0.5 \times \text{WEExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$

对于 WE 上升沿 (WE 停用) :

- 如果 $\text{GPMCFCLKDIVIDER} = 0$:
 - $I = 0.5 \times \text{WEExtraDelay} \times \text{GPMC_FCLK}^{(17)}$
- 如果 $\text{GPMCFCLKDIVIDER} = 1$:
 - 如果 (ClkActivationTime 和 WEOffTime 为奇数) 或 (ClkActivationTime 和 WEOffTime 为偶数) , 则 $I = 0.5 \times \text{WEExtraDelay} \times \text{GPMC_FCLK}^{(17)}$
 - 否则 $I = (1 + 0.5 \times \text{WEExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$
- 如果 $\text{GPMCFCLKDIVIDER} = 2$:
 - 如果 ($(\text{WEOffTime} - \text{ClkActivationTime})$ 是 3 的倍数) , 则 $I = 0.5 \times \text{WEExtraDelay} \times \text{GPMC_FCLK}^{(17)}$
 - 如果 ($(\text{WEOffTime} - \text{ClkActivationTime} - 1)$ 是 3 的倍数) , 则 $I = (1 + 0.5 \times \text{WEExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$
 - 如果 ($(\text{WEOffTime} - \text{ClkActivationTime} - 2)$ 是 3 的倍数) , 则 $I = (2 + 0.5 \times \text{WEExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$

(10) $J = \text{GPMC_FCLK}^{(17)}$

(11) 对于 CLK DIV 1 模式, 仅限第一次传输。

(12) 半周期; 对于 CLK DIV 1 模式, 针对初始传输后的所有数据。

(13) GPMC_CLKOUT 的半个周期; 对于 CLK DIV 1 模式以外的模式, 针对所有数据。 GPMC_CLKOUT 从 GPMC_FCLK 进行分频。

(14) 在 $\text{GPMC_CSn}[i]$ 中, i 等于 0、1、2 或 3。在 $\text{GPMC_WAIT}[j]$ 中, j 等于 0、1、2 或 3。

(15) $P =$ 以 ns 为单位的 GPMC_CLK 周期

(16) 对于读取: $K = (\text{ADVrOffTime} - \text{ADVOnTime}) \times (\text{TimeParaGranularity} + 1) \times \text{GPMC_FCLK}^{(17)}$

对于写入: $K = (\text{ADVwOffTime} - \text{ADVOnTime}) \times (\text{TimeParaGranularity} + 1) \times \text{GPMC_FCLK}^{(17)}$

(17) GPMC_FCLK 是通用存储器控制器内部功能时钟周期 (以 ns 为单位)。

(18) 与 GPMC_CLK 输出时钟相关的最大和最小频率可在 GPMC 模块中通过设置 GPMC_CONFIG1_i 配置寄存器位字段 GPMCFCLKDIVIDER 进行编程。

(19) 对于 div_by_1_mode :

- GPMC_CONFIG1_i 寄存器 : GPMCFCLKDIVIDER = 0h :
 - GPMC_CLK 频率 = GPMC_FCLK 频率
- CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 01 = PER1_PLL_CLKOUT/3 = 300/3 = 100 MHz
- GPMC_CONFIG1_i 寄存器 : TIMEPARAGRANULARITY = 0h = x1 延迟 (影响 RD/WRCYCLETIME、RD/WRACCESSTIME、PAGEBURSTACCESSTIME、CSONTIME、CSRWD/WROFFTIME、ADVONTIME、ADV RD/WROFFTIME、OEONTIME、OE OFFTIME、WEONTIME、WE OFFTIME、CYCLE2CYCLEDELAY、BUSTURNAROUND、TIMEOUTSTARTVALUE、WRDATAONADMUXBUS)

对于无 extra_delay 的情况 :


- GPMC_CONFIG2_i 寄存器 : CSEXTRADelay = 0h = CSn 时序控制信号不延迟
- GPMC_CONFIG4_i 寄存器 : WEEXTRADelay = 0h = nWE 时序控制信号不延迟
- GPMC_CONFIG4_i 寄存器 : OEEXTRADelay = 0h = nOE 时序控制信号不延迟
- GPMC_CONFIG3_i 寄存器 : ADVEXTRADelay = 0h = nADV 时序控制信号不延迟

(20) 对于 100MHz :

- CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 01 = MAIN_PLL2_HSDIV1_CLKOUT / 3

对于 133MHz :


- CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 00 = MAIN_PLL0_HSDIV3_CLKOUT



GPMC_01

- A. 在 GPMC_CSn[i] 中, i 等于 0、1、2 或 3。
B. 在 GPMC_WAIT[j] 中, j 等于 0、1、2 或 3。


图 6-51. GPMC 和 NOR 闪存 - 同步单次读取 (GPMCFCLKDIVIDER = 0)



GPMC_02

- A. 在 GPMC_CS*n*[*i*] 中, *i* 等于 0、1、2 或 3。
- B. 在 GPMC_WAIT[*j*] 中, *j* 等于 0、1、2 或 3。

图 6-52. GPMC 和 NOR 闪存 - 同步突发读取 - 4x16 位 (GPMCFCLKDIVIDER = 0)




GPMC_03

- A. 在 GPMC_CS*n*[*i*] 中, *i* 等于 0、1、2 或 3。

B. 在 GPMC_WAIT[j] 中, j 等于 0、1、2 或 3。

图 6-53. GPMC 和 NOR 闪存 - 同步突发写入 (GPMCFCLKDIVIDER = 0)




GPMC_04

A. 在 GPMC_CSn[i] 中, i 等于 0、1、2 或 3。

B. 在 GPMC_WAIT[j] 中, j 等于 0、1、2 或 3。

图 6-54. GPMC 和多路复用 NOR 闪存 - 同步突发读取



GPMC_05

- A. 在 GPMC_CS[n] 中, i 等于 0、1、2 或 3。
- B. 在 GPMC_WAIT[j] 中, j 等于 0、1、2 或 3。

图 6-55. GPMC 和多路复用 NOR 闪存 - 同步突发写入

6.10.5.10.2 GPMC 和 NOR 闪存 - 异步模式

节 6.10.5.10.2.1 和节 6.10.5.10.2.2 假设在建议运行条件和电气特性条件下进行测试 (请参阅图 6-56 至图 6-61) 。

6.10.5.10.2.1 GPMC 和 NOR 闪存时序要求 - 异步模式

编号			模式 ⁽⁷⁾	最小值	最大值	单位
FA5 ⁽¹⁾	t _{acc(d)}	数据访问时间	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X 1		H ⁽⁵⁾	ns
FA20 ⁽²⁾	t _{acc1-pgmode(d)}	页面模式连续数据访问时间	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X 1		P ⁽⁴⁾	ns
FA21 ⁽³⁾	t _{acc2-pgmode(d)}	页面模式首个数据访问时间	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X 1		H ⁽⁵⁾	ns

- (1) FA5 参数说明了在内部对输入数据进行采样所需的时间。该参数以 GPMC 功能时钟周期数表示。从读取周期开始到 FA5 功能时钟周期结束后, 输入数据通过有效功能时钟边沿在内部采样。FA5 值必须存储在 AccessTime 寄存器位字段内。
- (2) FA20 参数说明了在内部对连续输入页面数据进行采样所需的时间。该参数以 GPMC 功能时钟周期数表示。每次访问输入页面数据后, 下一个输入页面数据将在 FA20 功能时钟周期后通过有效功能时钟边沿进行内部采样。FA20 值必须存储在 PageBurstAccessTime 寄存器位字段中。


- (3) FA21 参数说明了在内部对首个输入页面数据进行采样所需的时间。该参数以 GPMC 功能时钟周期数表示。从读取周期开始到 FA21 功能时钟周期结束后, 首个输入页面数据通过有效功能时钟边沿在内部采样。FA21 值必须存储在 AccessTime 寄存器位字段内。
- (4) $P = \text{PageBurstAccessTime} \times (\text{TimeParaGranularity} + 1) \times \text{GPMC_FCLK}^{(6)}$
- (5) $H = \text{AccessTime} \times (\text{TimeParaGranularity} + 1) \times \text{GPMC_FCLK}^{(6)}$
- (6) GPMC_FCLK 是通用存储器控制器内部功能时钟周期 (以 ns 为单位)。
- (7) 对于 div_by_1_mode :
- GPMC_CONFIG1_i 寄存器 : GPMCFCLKDIVIDER = 0h :
 - GPMC_CLK 频率 = GPMC_FCLK 频率
 - CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 00 = CPSWHS DIV_CLKOUT3 = 2000/15 = 133.33MHz
 - GPMC_CONFIG1_i 寄存器 : TIMEPARAGRANULARITY = 0h = x1 延迟 (影响 RD/WRCYCLETIME、RD/WRACCESSTIME、PAGEBURSTACCESSTIME、CSONTIME、CSR/WROFFTIME、ADVONTIME、ADV RD/WROFFTIME、OEONTIME、OE OFFTIME、WEONTIME、WE OFFTIME、CYCLE2CYCLEDELAY、BUSTURNAROUND、TIMEOUTSTARTVALUE、WRDATAONADMUXBUS)

6.10.5.10.2.2 GPMC 和 NOR 闪存开关特性 - 异步模式

编号	参数	说明	模式 ⁽¹⁵⁾	最小值	最大值	单位
				133 MHz ⁽¹⁶⁾		
FA0	$t_{w(\text{be}[\text{x}]\text{nV})}$	脉冲持续时间, 输出低字节使能和命令锁存使能 GPMC_BE0n_CLE、输出高字节使能 GPMC_BE1n 有效时间	读取		N ⁽¹²⁾	ns
			写入		N ⁽¹²⁾	
FA1	$t_{w(\text{csnV})}$	脉冲持续时间, 输出片选 GPMC_CS <i>n</i> [<i>j</i>] ⁽¹³⁾ 低电平	读取		A ⁽¹⁾	ns
			写入		A ⁽¹⁾	
FA3	$t_{d(\text{csnV-advnIV})}$	延迟时间, 输出片选 GPMC_CS <i>n</i> [<i>j</i>] ⁽¹³⁾ 有效到输出地址有效和地址锁存使能 GPMC_ADV <i>n</i> _ALE 无效	读取	B ⁽²⁾ - 2.55	B ⁽²⁾ + 2.65	ns
			写入	B ⁽²⁾ - 2.55	B ⁽²⁾ + 2.65	
FA4	$t_{d(\text{csnV-oenIV})}$	延迟时间, 输出片选 GPMC_CS <i>n</i> [<i>j</i>] ⁽¹³⁾ 有效到输出使能 GPMC_OEn_RE <i>n</i> 无效 (单次读取)	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	C ⁽³⁾ - 2.55	C ⁽³⁾ + 2.65	ns
FA9	$t_{d(\text{aV-csnV})}$	延迟时间, 输出地址 GPMC_A[27:1] 有效到输出片选 GPMC_CS <i>n</i> [<i>j</i>] ⁽¹³⁾ 有效	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	J ⁽⁹⁾ - 2.55	J ⁽⁹⁾ + 2.65	ns
FA10	$t_{d(\text{be}[\text{x}]\text{nV-csnV})}$	延迟时间, 输出低字节使能和命令锁存使能 GPMC_BE0n_CLE、输出高字节使能 GPMC_BE1n 有效到输出片选 GPMC_CS <i>n</i> [<i>j</i>] ⁽¹³⁾ 有效	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	J ⁽⁹⁾ - 2.55	J ⁽⁹⁾ + 2.65	ns
FA12	$t_{d(\text{csnV-advnV})}$	延迟时间, 输出片选 GPMC_CS <i>n</i> [<i>j</i>] ⁽¹³⁾ 有效到输出地址有效和地址锁存使能 GPMC_ADV <i>n</i> _ALE 有效	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	K ⁽¹⁰⁾ - 2.55	K ⁽¹⁰⁾ + 2.65	ns
FA13	$t_{d(\text{csnV-oenV})}$	延迟时间, 输出片选 GPMC_CS <i>n</i> [<i>j</i>] ⁽¹³⁾ 有效到输出使能 GPMC_OEn_RE <i>n</i> 有效	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	L ⁽¹¹⁾ - 2.55	L ⁽¹¹⁾ + 2.65	ns
FA16	$t_{w(\text{aIV})}$	脉冲持续时间, 输出地址 GPMC_A[26:1] 在 2 次连续读取和写入访问之间无效	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	G ⁽⁷⁾		ns
FA18	$t_{d(\text{csnV-oenIV})}$	延迟时间, 输出片选 GPMC_CS <i>n</i> [<i>j</i>] ⁽¹³⁾ 有效到输出使能 GPMC_OEn_RE <i>n</i> 无效 (突发读取)	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	I ⁽⁸⁾ - 2.55	I ⁽⁸⁾ + 2.65	ns
FA20	$t_{w(\text{aV})}$	脉冲持续时间, 输出地址 GPMC_A[27:1] 有效 - 第 2、3、4 次访问	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	D ⁽⁴⁾		ns

编号	参数	说明	模式 ⁽¹⁵⁾	最小值	最大值	单位
				133 MHz ⁽¹⁶⁾		
FA25	$t_{d(\text{csnV-wenV})}$	延迟时间, 输出片选 GPMC_CS <i>n</i> [<i>i</i>] ⁽¹³⁾ 有效到输出写入使能 GPMC_WEn 有效	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	E ⁽⁵⁾ - 2.55	E ⁽⁵⁾ + 2.65	ns
FA27	$t_{d(\text{csnV-wenV})}$	延迟时间, 输出片选 GPMC_CS <i>n</i> [<i>i</i>] ⁽¹³⁾ 有效到输出写入使能 GPMC_WEn 无效	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	F ⁽⁶⁾ - 2.55	F ⁽⁶⁾ + 2.65	ns
FA28	$t_{d(\text{wenV-dV})}$	延迟时间, 输出写入使能 GPMC_WEn 有效到输出数据 GPMC_AD[15:0] 有效	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1		2.65	ns
FA29	$t_{d(\text{dV-csnV})}$	延迟时间, 输出数据 GPMC_AD[15:0] 有效到输出片选 GPMC_CS <i>n</i> [<i>i</i>] ⁽¹³⁾ 有效	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	J ⁽⁹⁾ - 2.55	J ⁽⁹⁾ + 2.65	ns
FA37	$t_{d(\text{oenV-alV})}$	延迟时间, 输出使能 GPMC_OEn_REn 有效到输出地址 GPMC_AD[15:0] 阶段结束	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1		2.65	ns


- (1) 对于单次读取: $A = (\text{CSRdOffTime} - \text{CSOnTime}) \times (\text{TimeParaGranularity} + 1) \times \text{GPMC_FCLK}^{(14)}$
 对于单次写入: $A = (\text{CSWrOffTime} - \text{CSOnTime}) \times (\text{TimeParaGranularity} + 1) \times \text{GPMC_FCLK}^{(14)}$
 对于突发读取: $A = (\text{CSRdOffTime} - \text{CSOnTime} + (n - 1) \times \text{PageBurstAccessTime}) \times (\text{TimeParaGranularity} + 1) \times \text{GPMC_FCLK}^{(14)}$
 对于突发写入: $A = (\text{CSWrOffTime} - \text{CSOnTime} + (n - 1) \times \text{PageBurstAccessTime}) \times (\text{TimeParaGranularity} + 1) \times \text{GPMC_FCLK}^{(14)}$
 n 是页面突发访问编号
- (2) 对于读取: $B = ((\text{ADVrdOffTime} - \text{CSOnTime}) \times (\text{TimeParaGranularity} + 1) + 0.5 \times (\text{ADVExtraDelay} - \text{CSEExtraDelay})) \times \text{GPMC_FCLK}^{(14)}$
 对于写入: $B = ((\text{ADVwrOffTime} - \text{CSOnTime}) \times (\text{TimeParaGranularity} + 1) + 0.5 \times (\text{ADVExtraDelay} - \text{CSEExtraDelay})) \times \text{GPMC_FCLK}^{(14)}$
- (3) $C = ((\text{OEOffTime} - \text{CSOnTime}) \times (\text{TimeParaGranularity} + 1) + 0.5 \times (\text{OEExtraDelay} - \text{CSEExtraDelay})) \times \text{GPMC_FCLK}^{(14)}$
- (4) $D = \text{PageBurstAccessTime} \times (\text{TimeParaGranularity} + 1) \times \text{GPMC_FCLK}^{(14)}$
- (5) $E = ((\text{WEOnTime} - \text{CSOnTime}) \times (\text{TimeParaGranularity} + 1) + 0.5 \times (\text{WEExtraDelay} - \text{CSEExtraDelay})) \times \text{GPMC_FCLK}^{(14)}$
- (6) $F = ((\text{WEOffTime} - \text{CSOnTime}) \times (\text{TimeParaGranularity} + 1) + 0.5 \times (\text{WEExtraDelay} - \text{CSEExtraDelay})) \times \text{GPMC_FCLK}^{(14)}$
- (7) $G = \text{Cycle2CycleDelay} \times \text{GPMC_FCLK}^{(14)}$
- (8) $I = ((\text{OEOffTime} + (n - 1) \times \text{PageBurstAccessTime} - \text{CSOnTime}) \times (\text{TimeParaGranularity} + 1) + 0.5 \times (\text{OEExtraDelay} - \text{CSEExtraDelay})) \times \text{GPMC_FCLK}^{(14)}$
- (9) $J = (\text{CSOnTime} \times (\text{TimeParaGranularity} + 1) + 0.5 \times \text{CSEExtraDelay}) \times \text{GPMC_FCLK}^{(14)}$
- (10) $K = ((\text{ADVOnTime} - \text{CSOnTime}) \times (\text{TimeParaGranularity} + 1) + 0.5 \times (\text{ADVExtraDelay} - \text{CSEExtraDelay})) \times \text{GPMC_FCLK}^{(14)}$
- (11) $L = ((\text{OEOnTime} - \text{CSOnTime}) \times (\text{TimeParaGranularity} + 1) + 0.5 \times (\text{OEExtraDelay} - \text{CSEExtraDelay})) \times \text{GPMC_FCLK}^{(14)}$
- (12) 对于单次读取: $N = \text{RdCycleTime} \times (\text{TimeParaGranularity} + 1) \times \text{GPMC_FCLK}^{(14)}$
 对于单次写入: $N = \text{WrCycleTime} \times (\text{TimeParaGranularity} + 1) \times \text{GPMC_FCLK}^{(14)}$
 对于突发读取: $N = (\text{RdCycleTime} + (n - 1) \times \text{PageBurstAccessTime}) \times (\text{TimeParaGranularity} + 1) \times \text{GPMC_FCLK}^{(14)}$
 对于突发写入: $N = (\text{WrCycleTime} + (n - 1) \times \text{PageBurstAccessTime}) \times (\text{TimeParaGranularity} + 1) \times \text{GPMC_FCLK}^{(14)}$
- (13) 在 GPMC_CS*n*[*i*] 中, i 等于 0、1、2 或 3。
- (14) GPMC_FCLK 是通用存储器控制器内部功能时钟周期 (以 ns 为单位)。
- (15) 对于 div_by_1_mode :
- GPMC_CONFIG1_i 寄存器: GPMCFCLKDIVIDER = 0h :
 - GPMC_CLK 频率 = GPMC_FCLK 频率
 - CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 00 = CPSWHS DIV_CLKOUT3 = 2000/15 = 133.33MHz
 - GPMC_CONFIG1_i 寄存器: TIMEPARAGRANULARITY = 0h = x1 延迟 (影响 RD/WRCYCLETIME、RD/WRACCESSTIME、PAGEBURSTACCESSTIME、CSONTIME、CSRd/WROFFTIME、ADVONTIME、ADVrd/WROFFTIME、OEONTIME、OEOFFTIME、WEONTIME、WEOFFTIME、CYCLE2CYCLEDELAY、BUSTURNAROUND、TIMEOUTSTARTVALUE、WRDATAONADMUXBUS)
- (16) 对于 133MHz :
- CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 00 = MAIN_PLL0_HSDIV3_CLKOUT



GPMC_06

- 在 $\text{GPMC_CSn}[i]$ 中, i 等于 0、1、2 或 3。在 $\text{GPMC_WAIT}[j]$ 中, j 等于 0、1、2 或 3。
- FA5 参数说明了在内部对输入数据进行采样所需的时间。该参数以 GPMC 功能时钟周期数表示。从读取周期开始到 FA5 功能时钟周期结束后, 输入数据将通过有效功能时钟边沿在内部采样。 FA5 值必须存储在 AccessTime 寄存器位字段内。
- GPMC_FCLK 是内部时钟 (GPMC 功能时钟), 不从外部提供。


图 6-56. GPMC 和 NOR 闪存 - 异步读取 - 单字



GPMC_07

- A. 在 GPMC_CS*n*[*i*] 中, *i* 等于 0、1、2 或 3。在 GPMC_WAIT[*j*] 中, *j* 等于 0、1、2 或 3。
- B. FA5 参数说明了在内部对输入数据进行采样所需的时间。该参数以 GPMC 功能时钟周期数表示。从读取周期开始到 FA5 功能时钟周期结束后, 输入数据将通过有效功能时钟边沿在内部采样。FA5 值必须存储在 AccessTime 寄存器位字段内。
- C. GPMC_FCLK 是内部时钟 (GPMC 功能时钟), 不从外部提供。


图 6-57. GPMC 和 NOR 闪存 - 异步读取 - 32 位



GPMC_08

- 在 $\text{GPMC_CSn}[i]$ 中, i 等于 0、1、2 或 3。在 $\text{GPMC_WAIT}[j]$ 中, j 等于 0、1、2 或 3。
- FA21 参数说明了在内部对首个输入页面数据进行采样所需的时间。该参数以 GPMC 功能时钟周期数表示。从读取周期开始到 FA21 功能时钟周期结束后, 首个输入页面数据将通过有效功能时钟边沿在内部采样。 FA21 计算结果必须存储在 **AccessTime** 寄存器位字段内。
- FA20 参数说明了在内部对连续输入页面数据进行采样所需的时间。该参数以 GPMC 功能时钟周期数表示。每次访问输入页面数据后, 下一个输入页面数据将在 FA20 功能时钟周期后通过有效功能时钟边沿进行内部采样。 FA20 也是连续输入页面数据 (不包括第一个输入页面数据) 的寻址阶段的持续时间。 FA20 值必须存储在 **PageBurstAccessTime** 寄存器位字段中。
- GPMC_FCLK 是内部时钟 (GPMC 功能时钟), 不从外部提供。


图 6-58. GPMC 和 NOR 闪存 - 异步读取 - 页面模式 4x16 位



GPMC_09

A. 在 GPMC_CS_n[*i*] 中, *i* 等于 0、1、2 或 3。在 GPMC_WAIT[*j*] 中, *j* 等于 0、1、2 或 3。


图 6-59. GPMC 和 NOR 闪存 - 异步写入 - 单字



GPMC_10

- 在 GPMC_CS*n*[*i*] 中, *i* 等于 0、1、2 或 3。在 GPMC_WAIT[*j*] 中, *j* 等于 0、1、2 或 3。
- FA5 参数说明了在内部对输入数据进行采样所需的时间。该参数以 GPMC 功能时钟周期数表示。从读取周期开始到 FA5 功能时钟周期结束后, 输入数据将通过有效功能时钟边沿在内部采样。FA5 值必须存储在 AccessTime 寄存器位字段内。
- GPMC_FCLK 是内部时钟 (GPMC 功能时钟), 不从外部提供。

图 6-60. GPMC 和多路复用 NOR 闪存 - 异步读取 - 单字



GPMC_11

A. 在 GPMC_CS*n*[*i*] 中, *i* 等于 0、1、2 或 3。在 GPMC_WAIT[*j*] 中, *j* 等于 0、1、2 或 3。

图 6-61. GPMC 和多路复用 NOR 闪存 - 异步写入 - 单字

6.10.5.10.3 GPMC 和 NAND 闪存 - 异步模式

节 6.10.5.10.3.1 和节 6.10.5.10.3.2 假设在建议运行条件和电气特性条件下进行测试 (请参阅图 6-62 至图 6-65) 。

6.10.5.10.3.1 GPMC 和 NAND 闪存时序要求 - 异步模式

编号	参数	模式 ⁽⁴⁾	最小值	最大值	单位
			133 MHz ⁽⁵⁾		
GNF12 ⁽¹⁾	$t_{\text{acc(d)}}$ 访问时间, 输入数据 GPMC_AD[15:0] ⁽³⁾	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1		J ⁽²⁾	ns

(1) GNF12 参数说明了在内部对输入数据进行采样所需的时间。该参数以 GPMC 功能时钟周期数表示。从读取周期开始到 GNF12 功能时钟周期结束后, 输入数据通过有效功能时钟边沿在内部采样。GNF12 值必须存储在 AccessTime 寄存器位字段内。

(2) $J = \text{AccessTime} \times (\text{TimeParaGranularity} + 1) \times \text{GPMC_FCLK}$ ⁽³⁾

(3) GPMC_FCLK 是通用存储器控制器内部功能时钟周期 (以 ns 为单位) 。

(4) 对于 div_by_1_mode :

- GPMC_CONFIG1_i 寄存器 : GPMCFCLKDIVIDER = 0h :
 - GPMC_CLK 频率 = GPMC_FCLK 频率
- CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 00 = CPSWHSDDIV_CLKOUT3 = 2000/15 = 133.33MHz
- GPMC_CONFIG1_i 寄存器 : TIMEPARAGRANULARITY = 0h = x1 延迟 (影响 RD/WRCYCLETIME、RD/WRACCESSTIME、PAGEBURSTACCESSTIME、CSONTIME、CSRD/WROFFTIME、ADVONTIME、ADV RD/WROFFTIME、OEONTIME、OE OFFTIME、WEONTIME、WE OFFTIME、CYCLE2CYCLEDELAY、BUSTURNAROUND、TIMEOUTSTARTVALUE、WRDATAONADMUXBUS)

(5) 对于 133MHz :

- CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 00 = MAIN_PLL0_HSDIV3_CLKOUT

6.10.5.10.3.2 GPMC 和 NAND 闪存开关特性 - 异步模式

编号	参数	模式 ⁽¹⁵⁾	最小值	最大值	单位
			133 MHz ⁽¹⁶⁾		
GNF0	$t_{\text{w(wenV)}}$ 脉冲持续时间, 输出写入使能 GPMC_WEn 有效	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	A ⁽¹⁾		ns
GNF1	$t_{\text{d(csnV-wenV)}}$ 延迟时间, 输出片选 GPMC_CS _n [j] ⁽¹³⁾ 有效到输出写入使能 GPMC_WEn 有效	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	B ⁽²⁾ - 2.55	B ⁽²⁾⁺ 2.65	ns
GNF2	$t_{\text{w(cleH-wenV)}}$ 延迟时间, 输出低字节使能和命令锁存使能 GPMC_BE _{0n} _CLE 高电平到输出写入使能 GPMC_WEn 有效	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	C ⁽³⁾ - 2.55	C ⁽³⁾⁺ 2.65	ns
GNF3	$t_{\text{w(wenV-dV)}}$ 延迟时间, 输出数据 GPMC_AD[15:0] 有效到输出写入使能 GPMC_WEn 有效	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	D ⁽⁴⁾ - 2.55	D ⁽⁴⁾⁺ 2.65	ns
GNF4	$t_{\text{w(wenIV-dIV)}}$ 延迟时间, 输出写入使能 GPMC_WEn 无效到输出数据 GPMC_AD[15:0] 无效	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	E ⁽⁵⁾ - 2.55	E ⁽⁵⁾⁺ 2.65	ns
GNF5	$t_{\text{w(wenIV-cleIV)}}$ 延迟时间, 输出写入使能 GPMC_WEn 无效到输出低字节使能和命令锁存使能 GPMC_BE _{0n} _CLE 无效	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	F ⁽⁶⁾ - 2.55	F ⁽⁶⁾⁺ 2.65	ns

编号	参数	模式 ⁽¹⁵⁾	最小值	最大值	单位
			133 MHz ⁽¹⁶⁾		
GNF6	$t_{w(wenIV-CSn[i]V)}$ 延迟时间, 输出写入使能 GPMC_WEn 无效到输出片选 GPMC_CS <i>n</i> [<i>i</i>] ⁽¹³⁾ 无效	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	G ⁽⁷⁾ - 2.55	G ⁽⁷⁾⁺ 2.65	ns
GNF7	$t_{w(aleH-wenV)}$ 延迟时间, 输出地址有效和地址锁存使能 GPMC_ADV <i>n</i> _ALE 高电平到输出写入使能 GPMC_WEn 有效	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	C ⁽³⁾ - 2.55	C ⁽³⁾⁺ 2.65	ns
GNF8	$t_{w(wenIV-aleIV)}$ 延迟时间, 输出写入使能 GPMC_WEn 无效到输出地址有效和地址锁存使能 GPMC_ADV <i>n</i> _ALE 无效	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	F ⁽⁶⁾ - 2.55	F ⁽⁶⁾⁺ 2.65	ns
GNF9	$t_{c(wen)}$ 周期时间, 写入	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1		H ⁽⁸⁾	ns
GNF10	$t_{d(csnV-oenV)}$ 延迟时间, 输出片选 GPMC_CS <i>n</i> [<i>i</i>] ⁽¹³⁾ 有效到输出使能 GPMC_OEn_RE <i>n</i> 有效	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1	I ⁽⁹⁾ - 2.55	I ⁽⁹⁾⁺ 2.65	ns
GNF13	$t_{w(oenV)}$ 脉冲持续时间, 输出使能 GPMC_OEn_RE <i>n</i> 有效	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1		K ⁽¹⁰⁾	ns
GNF14	$t_{c(oen)}$ 周期时间, 读取	div_by_1_mode ; GPMC_FCLK_MUX ; TIMEPARAGRANULARITY_X1		L ⁽¹¹⁾	ns
GNF15	$t_{w(oenIV-CSn[i]V)}$ 延迟时间, 输出使能 GPMC_OEn_RE <i>n</i> 无效到输出片选 GPMC_CS <i>n</i> [<i>i</i>] ⁽¹³⁾ 无效	div_by_1_mode ;	M ⁽¹²⁾ - 2.55	M ⁽¹²⁾⁺ 2.65	ns

- (1) $A = (WEOffTime - WEOnTime) \times (TimeParaGranularity + 1) \times GPMC_FCLK^{(14)}$
(2) $B = ((WEOnTime - CSOnTime) \times (TimeParaGranularity + 1) + 0.5 \times (WEEExtraDelay - CSEExtraDelay)) \times GPMC_FCLK^{(14)}$
(3) $C = ((WEOnTime - ADVOnTime) \times (TimeParaGranularity + 1) + 0.5 \times (WEEExtraDelay - ADVExtraDelay)) \times GPMC_FCLK^{(14)}$
(4) $D = (WEOnTime \times (TimeParaGranularity + 1) + 0.5 \times WEEExtraDelay) \times GPMC_FCLK^{(14)}$
(5) $E = ((WrCycleTime - WEOffTime) \times (TimeParaGranularity + 1) - 0.5 \times WEEExtraDelay) \times GPMC_FCLK^{(14)}$
(6) $F = ((ADVWrOffTime - WEOffTime) \times (TimeParaGranularity + 1) + 0.5 \times (ADVExtraDelay - WEEExtraDelay)) \times GPMC_FCLK^{(14)}$
(7) $G = ((CSWrOffTime - WEOffTime) \times (TimeParaGranularity + 1) + 0.5 \times (CSEExtraDelay - WEEExtraDelay)) \times GPMC_FCLK^{(14)}$
(8) $H = WrCycleTime \times (1 + TimeParaGranularity) \times GPMC_FCLK^{(14)}$
(9) $I = ((OEOnTime - CSOnTime) \times (TimeParaGranularity + 1) + 0.5 \times (OEEExtraDelay - CSEExtraDelay)) \times GPMC_FCLK^{(14)}$
(10) $K = (OEOffTime - OEOnTime) \times (1 + TimeParaGranularity) \times GPMC_FCLK^{(14)}$
(11) $L = RdCycleTime \times (1 + TimeParaGranularity) \times GPMC_FCLK^{(14)}$
(12) $M = ((CSRdOffTime - OEOffTime) \times (TimeParaGranularity + 1) + 0.5 \times (CSEExtraDelay - OEEExtraDelay)) \times GPMC_FCLK^{(14)}$
(13) 在 GPMC_CS*n*[*i*] 中, *i* 等于 0、1、2 或 3。
(14) GPMC_FCLK 是通用存储器控制器内部功能时钟周期 (以 ns 为单位)。
(15) 对于 div_by_1_mode :

- GPMC_CONFIG1_*i* 寄存器 : GPMCFCLKDIVIDER = 0h :
- GPMC_CLK 频率 = GPMC_FCLK 频率

对于 GPMC_FCLK_MUX :

- CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 00 = CPSWHS


CLKOUT3 = 2000/15 = 133.33MHz

对于 TIMEPARAGRANULARITY_X1 :

- GPMC_CONFIG1_*i* 寄存器 : TIMEPARAGRANULARITY = 0h = x1 延迟 (影响 RD/WRCYCLETIME、RD/WRACCESSTIME、PAGEBURSTACCESSTIME、CSONTIME、CSRd/WROFFTIME、ADVONTIME、ADVrd/WROFFTIME、OEONTIME、OEOFFTIME、WEONTIME、WEOFFTIME、CYCLE2CYCLEDELAY、BUSTURNAROUND、TIMEOUTSTARTVALUE、WRDATAONADMUXBUS)


- (16) 对于 133MHz :

- CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 00 = MAIN_PLL0_HSDIV3_CLKOUT




A. 在 GPMC_CS*n*[*i*] 中, *i* 等于 0、1、2 或 3。

图 6-62. GPMC 和 NAND 闪存 - 命令锁存周期



A. 在 GPMC_CS*n*[*i*] 中, *i* 等于 0、1、2 或 3。


图 6-63. GPMC 和 NAND 闪存 - 地址锁存周期



GPMC_14

- A. GNF12 参数说明了在内部对输入数据进行采样所需的时间。该参数以 GPMC 功能时钟周期数表示。从读取周期开始到 GNF12 功能时钟周期结束后，输入数据将通过有效功能时钟边沿在内部采样。GNF12 值必须存储在 AccessTime 寄存器位字段内。
- B. GPMC_FCLK 是内部时钟（GPMC 功能时钟），不从外部提供。
- C. 在 GPMC_CSn[i] 中，i 等于 0、1、2 或 3。在 GPMC_WAIT[j] 中，j 等于 0、1、2 或 3。

图 6-64. GPMC 和 NAND 闪存 - 数据读取周期



GPMC_15

- A. 在 GPMC_CSn[i] 中，i 等于 0、1、2 或 3。

图 6-65. GPMC 和 NAND 闪存 - 数据写入周期

有关更多信息，请参阅器件 TRM 的外设一章中的增强型脉宽调制 (EPWM) 模块一节。

6.10.5.10.4 GPMC0 IOSET

表 6-40 说明了与 GPMC0 搭配使用的具体信号分组 (IOSET)。

表 6-40. GPMC0 IOSET

信号	IOSET1		IOSET2	
	焊球名称	多路复用器	焊球名称	多路复用器
GPMC0_WAIT2	MDIO0_MDC	8	MDIO0_MDC	8
GPMC0_BE1n	PRG1_PRU0_GPO0	8	RGMI16_RD1	8
GPMC0_WAIT0	PRG1_PRU0_GPO1	8	PRG1_PRU0_GPO1	8

表 6-40. GPMC0 IOSET (续)

信号	IOSET1		IOSET2	
	焊球名称	多路复用器	焊球名称	多路复用器
GPMC0_WAIT1	PRG1_PRU0_GPO2	8	PRG1_PRU0_GPO2	8
GPMC0_DIR	PRG1_PRU0_GPO3	8	PRG1_PRU0_GPO3	8
GPMC0_CS _n 2	PRG1_PRU0_GPO4	8	PRG1_PRU0_GPO4	8
GPMC0_WE _n	PRG1_PRU0_GPO5	8	PRG1_PRU0_GPO5	8
GPMC0_CS _n 3	PRG1_PRU0_GPO6	8	PRG1_PRU0_GPO6	8
GPMC0_OE _n RE _n	PRG1_PRU0_GPO8	8	PRG1_PRU0_GPO8	8
GPMC0_ADV _n ALE	PRG1_PRU0_GPO9	8	PRG1_PRU0_GPO9	8
GPMC0_BE _{0n} CLE	PRG1_PRU0_GPO10	8	PRG1_PRU0_GPO10	8
GPMC0_WP _n	PRG1_PRU1_GPO5	8	PRG1_PRU1_GPO5	8
GPMC0_CS _n 1	PRG1_PRU1_GPO8	8	PRG1_PRU1_GPO8	8
GPMC0_CS _n 0	PRG1_PRU1_GPO9	8	PRG1_PRU1_GPO9	8
GPMC0_CLKOUT	PRG1_PRU1_GPO10	8	PRG1_PRU1_GPO10	8
GPMC0_AD0	PRG0_PRU0_GPO5	8	PRG0_PRU0_GPO5	8
GPMC0_AD1	PRG0_PRU0_GPO7	8	PRG0_PRU0_GPO7	8
GPMC0_AD2	PRG0_PRU0_GPO8	8	PRG0_PRU0_GPO8	8
GPMC0_AD3	PRG0_PRU0_GPO9	8	PRG0_PRU0_GPO9	8
GPMC0_AD4	PRG0_PRU0_GPO10	8	PRG0_PRU0_GPO10	8
GPMC0_AD5	PRG0_PRU0_GPO17	8	PRG0_PRU0_GPO17	8
GPMC0_AD6	PRG0_PRU0_GPO18	8	PRG0_PRU0_GPO18	8
GPMC0_AD7	PRG0_PRU0_GPO19	8	PRG0_PRU0_GPO19	8
GPMC0_AD8	PRG0_PRU1_GPO5	8	PRG0_PRU1_GPO5	8
GPMC0_AD9	PRG0_PRU1_GPO7	8	PRG0_PRU1_GPO7	8
GPMC0_AD10	PRG0_PRU1_GPO8	8	PRG0_PRU1_GPO8	8
GPMC0_AD11	PRG0_PRU1_GPO9	8	PRG0_PRU1_GPO9	8
GPMC0_AD12	PRG0_PRU1_GPO10	8	PRG0_PRU1_GPO10	8
GPMC0_AD13	PRG0_PRU1_GPO17	8	PRG0_PRU1_GPO17	8
GPMC0_AD14	PRG0_PRU1_GPO18	8	PRG0_PRU1_GPO18	8
GPMC0_AD15	PRG0_PRU1_GPO19	8	PRG0_PRU1_GPO19	8
GPMC0_A0	PRG0_MDIO0_MDC	8	PRG0_MDIO0_MDC	8
GPMC0_A1	RGMII5_TX_CTL	8	RGMII5_TX_CTL	8
GPMC0_A2	RGMII5_RX_CTL	8	RGMII5_RX_CTL	8
GPMC0_A3	RGMII5_TD3	8	RGMII5_TD3	8
GPMC0_A4	RGMII5_TD2	8	RGMII5_TD2	8
GPMC0_A5	RGMII5_TD1	8	RGMII5_TD1	8
GPMC0_A6	RGMII5_TD0	8	RGMII5_TD0	8
GPMC0_A7	RGMII5_TXC	8	RGMII5_TXC	8
GPMC0_A8	RGMII5_RXC	8	RGMII5_RXC	8
GPMC0_A9	RGMII5_RD3	8	RGMII5_RD3	8
GPMC0_A10	RGMII5_RD2	8	RGMII5_RD2	8
GPMC0_A11	RGMII5_RD1	8	RGMII5_RD1	8
GPMC0_A12	RGMII5_RD0	8	RGMII5_RD0	8
GPMC0_A13	RGMII6_TX_CTL	8	RGMII6_TX_CTL	8
GPMC0_A14	RGMII6_RX_CTL	8	RGMII6_RX_CTL	8
GPMC0_A15	RGMII6_TD3	8	RGMII6_TD3	8

表 6-40. GPMC0 IOSET (续)

信号	IOSET1		IOSET2	
	焊球名称	多路复用器	焊球名称	多路复用器
GPMC0_A16	RGMII6_TD2	8	RGMII6_TD2	8
GPMC0_A17	RGMII6_TD1	8	RGMII6_TD1	8
GPMC0_A18	RGMII6_TD0	8	RGMII6_TD0	8
GPMC0_A19	RGMII6_TXC	8	RGMII6_TXC	8
GPMC0_A20	RGMII6_RXC	8	RGMII6_RXC	8
GPMC0_A21	RGMII6_RD3	8	RGMII6_RD3	8
GPMC0_A22	RGMII6_RD2	8	RGMII6_RD2	8
GPMC0_A23	PRG0_PRU1_GPO2	8	PRG0_PRU1_GPO2	8
GPMC0_A24	PRG0_PRU1_GPO4	8	PRG0_PRU1_GPO4	8
GPMC0_A25	PRG0_PRU1_GPO6	8	PRG0_PRU1_GPO6	8
GPMC0_A26	PRG0_PRU1_GPO11	8	PRG0_PRU1_GPO11	8
GPMC0_A27	PRG0_MDIO0_MDIO	8	PRG0_MDIO0_MDIO	8
GPMC0_WAIT3	MDIO0_MDIO	8	MDIO0_MDIO	8

6.10.5.11 HyperBus

如需进一步详细了解器件 HyperBus 的特性和其他说明信息，请参阅 [信号说明](#) 和 [详细说明](#) 中的相应小节。

节 6.10.5.11、节 6.10.5.11.2 和节 6.10.5.11.3 假设在建议运行条件和电气特性条件下进行测试（请参阅图 6-66、图 6-67 和图 6-68）。

表 6-41 表示 HyperBus 时序条件。

表 6-41. HyperBus 时序条件

参数	说明	最小值	最大值	单位
输入条件				
SR _i	输入压摆率	2	5	V/ns
输出条件				
C _L	输出负载电容	1.5	8	pF

6.10.5.11.1 HyperBus 的时序要求

编号	参数	说明	最小值	最大值	单位
D1	t _w (RESETn)	脉冲宽度，RESETn	200		ns
D2	t _w (csL)	脉冲宽度，芯片选择	1000		ns
D3	t _d (RESETnH-csL)	延迟时间，RESETn 无效到 CSn 有效	200.34		ns
D4	t _d (csL-RWDSL)	延迟时间，CSn 有效到 RWDS 下降	115		ns


6.10.5.11.2 HyperBus 166MHz 开关特性

编号	参数	说明	最小值	最大值	单位
D5	t _{skn} (rwdsX-dV)	输入偏移，RWDS 转换到 D0:D7 有效	-0.46	0.46	ns
D6	t _c (clk/clkN)	CLK 周期，CLK/CLKn	6		ns
D7	t _w (clk/clkN)	脉冲宽度，CLK/CLKn	2.7		ns
D8	t _w (csIV)	脉冲宽度，操作之间 CS0 无效	6		ns
D9	t _d (clkH-csL)	延迟时间，CS0 有效到 CLK 上升/CLKn 下降		-3.34	ns
D10	t _d (clkL[LE]-csH)	延迟时间，最后一个 CLK 下降沿/CLKn 上升沿到 CS0 无效	0.41		ns
D11	t _d (clkX-rwdsV)	延迟时间，CLK 转换到 RWDS 有效	1.01	2.08	ns

编号	参数	说明	最小值	最大值	单位
D12	$t_{d(\text{clkX-d}[0:7]V)}$	延迟时间, CLK 转换到 D0:D7 有效	0.84	2.17	ns


6.10.5.11.3 HyperBus 100MHz 开关特性

编号	参数	说明	最小值	最大值	单位
LFD5	$t_{\text{skn}(\text{rwdsX-dV})}$	输入偏斜, RWDS 转换到 D0:D7 有效	-0.81	0.81	ns
LFD6	$t_{c(\text{clk})}$	CLK 周期, CLK	10		ns
LFD7	$t_{w(\text{clk})}$	脉冲宽度, CLK	4.75		ns
LFD8	$t_{w(\text{csIV})}$	脉冲宽度, 操作之间 CS0 无效	10		ns
LFD9	$t_{d(\text{clkH-csL})}$	延迟时间, CS0 有效到 CLK 上升		-3.51	ns
LFD10	$t_{d(\text{clkL[LE]-csH})}$	延迟时间, 最后一个 CLK 下降沿到 CS0 无效	0.51		ns
LFD11	$t_{d(\text{clkX-rwdsV})}$	延迟时间, CLK 转换到 RWDS 有效	1.51	3.49	ns
LFD12	$t_{d(\text{clkX-d}[0:7]V)}$	延迟时间, CLK 转换到 D0:D7 有效	1.34	3.66	ns



HYPERBUS_TIMING_01

图 6-66. HyperBus 时序图 - 发送器模式



HYPERBUS_TIMING_02

图 6-67. HyperBus 时序图 - 接收器模式




图 6-68. HyperBus 时序图 - 复位

有关更多信息，请参阅器件 TRM 的外设一章中的 *HyperBus* 接口一节。

6.10.5.12 I2C

该器件包含若干多控制器内部集成电路 (I2C) 控制器。每个 I2C 控制器均设计为符合 Philips I2C-bus™ 规范版本 2.1。然而，器件 IO 缓冲器并不完全符合 I2C 电气规范。一些 I2C 实例使用 LVCMOS 缓冲器类型，而其他实例使用 I2S OD FS 缓冲器类型。请参阅“引脚属性”表，以确定用于此器件上每个 I2C 实例的 IO 缓冲器类型。下面按照 IO 缓冲器类型介绍了支持的 I2C 速度和例外情况：

- 使用 LVCMOS 缓冲器类型的 I2C 实例
 - 速度：
 - 标准模式 (最高 100kb/s)
 - 1.8V
 - 3.3V
 - 快速模式 (最高 400kb/s)
 - 1.8V
 - 3.3V
 - 例外情况：
 - 与这些端口关联的 IO 不符合 I2C 规范中定义的下陷时间要求，因为它们是通过性能更高的 LVCMOS 推挽 IO 实现的，这些 IO 旨在支持无法通过 I2C 兼容 IO 实现的其他信号功能。这些端口上使用的 LVCMOS IO 的连接方式可以对开漏输出进行仿真。该仿真是通过强制实现恒定低电平输出并禁用输出缓冲器进入高阻态来实现的。
 - I2C 规范定义了大小为 ($V_{DD_{max}} + 0.5V$) 的最大输入电压 V_{IH} ，这超出了器件 IO 的绝对最大额定值。系统的设计必须确保 I2C 信号始终不会超过本数据表的绝对最大额定值一节中定义的限值。
- 使用 I2C OD FS 缓冲器类型的 I2C 实例
 - 速度：
 - 标准模式 (最高 100kb/s)
 - 1.8V
 - 3.3V
 - 快速模式 (最高 400kb/s)
 - 1.8V
 - 3.3V
 - Hs 模式 (最高 3.4Mb/s)
 - 1.8V
 - 例外情况：
 - 与这些端口关联的 IO 并未设计为在 3.3V 下运行时支持 Hs 模式。因此，Hs 模式的运行电压限制为 1.8V。
 - 连接到这些端口的 I2C 信号的上升和下降时间不得超过 0.08V/ns (或 8E+7V/s) 的压摆率。该限制比 I2C 规范中定义的最小下降时间限制更严格。因此，可能需要向 I2C 信号添加额外的电容，以延长上升和下降时间，使其压摆率不超过 0.08V/ns。
 - I2C 规范定义了大小为 ($V_{DD_{max}} + 0.5V$) 的最大输入电压 V_{IH} ，这超出了器件 IO 的绝对最大额定值。系统的设计必须确保 I2C 信号始终不会超过本数据表的绝对最大额定值一节中定义的限值。

有关时序详细信息，请参阅 Philips I2C 总线规范版本 2.1。

如需进一步详细了解器件内部集成电路的特性和其他说明信息，请参阅节 5.3 和 详细说明 中的相应小节。

6.10.5.13 I3C

如需进一步详细了解器件内部集成电路的特性和其他说明信息，请参阅信号说明和 详细说明 中的相应小节。

表 6-42、表 6-43、图 6-69、表 6-44 和图 6-70 假设在建议运行条件和电气特性条件下进行测试。

表 6-42. I3C 开漏时序条件

参数		最小值	最大值	单位
输入条件				
SR _I	输入压摆率	0.2276	5	V/ns
输出条件				
C _L	输出负载电容		50	pF

表 6-43. I3C 开漏时序参数

编号	参数	说明	模式	最小值	最大值	单位
D1	t _{LOW_OD}	SCL 时钟的低电平周期	控制器	200		ns
	t _{DIG_OD_L}			t _{LOW_OD} MIN + t _{FDA_OD} MIN		ns
D2	t _{HIGH}	SCL 时钟的高周期	控制器		41	ns
	t _{DIG_H}			t _{HIGH} + t _{CF}		ns
D3	t _{FDA_OD}	SDA 信号的下降时间	控制器、目标	t _{CF}	12	ns
D4	t _{SU_OD}	开漏模式期间的 SDA 数据建立时间	控制器、目标	3		ns
D5	t _{CAS}	启动 (S) 条件后的时钟	控制器、ENTAS0	38.4	1000	ns
			控制器、ENTAS1	38.4	100000	ns
			控制器、ENTAS2	38.4	2000000	ns
			控制器、ENTAS3	38.4	50000000	ns
D6	t _{CBP}	停止 (P) 条件前的时钟	控制器	t _{CAS} MIN / 2		ns
D7	t _{MMOVERLAP}	切换期间当前控制器到辅助控制器的重叠时间	控制器	t _{DIG_OD_L} min		ns
D8	t _{AVAL}	总线可用条件	控制器	1000		ns
D9	t _{IDLE}	总线空闲条件	控制器	1000000		ns
D10	t _{MMLOCK}	新控制器不将 SDA 驱动为低电平的时间间隔	控制器	t _{AVAL} min		ns

- 这大约等于 t_{LOWmin} + t_{DS_ODmin} + t_{rDA_ODtyp} + t_{SU_Odmin}。
- 当 SDA 已经高于 V_{IH} 时，控制器可以使用较短的低电平周期（如果控制器知道这是安全的）。
- 基于 t_{SPIKE}，上升和下降时间以及互连。
- 当旧 I2C 器件可以安全地看到信号和/或考虑了互连（例如：短总线）时，可能会超过该最大高电平周期。
- 在 I2C 器件需要看到“启动”的旧总线上，t_{CAS} 最小值进一步受到限制。
- 不支持可选 ENTASx CCCs 的目标应使用为 ENTAS3 显示的 t_{CAS} 最大值。
- 在具有 Fm 旧 I2C 器件的混合总线上，t_{AVAL} 比 Fm 总线空闲条件时间 (t_{BUF}) 短 300ns。




图 6-69. I3C 开漏时序

表 6-44. SDR 和 HDR-DDR 模式的 I3C 推挽时序参数

编号	参数	说明	模式	最小值	最大值	单位
D1	f_{SCL}	SCL 时钟周期	控制器	80	100000	ns
D2	t_{LOW}	SCL 时钟低电平周期	控制器	24		ns
	t_{DIG_L}			32		ns
D3	t_{HIGH_MIXED}	混合总线的 SCL 时钟高电平周期 (不支持混合总线拓扑)	控制器	24		ns
	$t_{DIG_H_MIXED}$			32	45	ns
D4	t_{HIGH}	SCL 时钟高周期	控制器	24		ns
	t_{DIG_H}			32		ns
D5	t_{SCO}	目标的时钟输入至数据输出时间	目标	12		ns
D6	t_{CR}	SCL 时钟上升时间	控制器	$150 \times 1 / f_{SCL}$	60	ns
D7	t_{CF}	SCL 时钟下降时间	控制器	$150 \times 1 / f_{SCL}$	60	ns
D8	t_{HD_PP}	推挽模式下的 SDA 信号数据保持时间	控制器	$t_{CR} + 3$ 和 $t_{CF} + 3$		ns
			目标	0		ns
D9	t_{SU_PP}	推挽模式下的 SDA 信号数据建立时间	控制器、目标	3		ns
D10	t_{CASr}	重复启动 (Sr) 后的时钟	控制器	$t_{CAS\ MIN}$		ns
D11	t_{CBSr}	重复启动 (Sr) 前的时钟	控制器	$t_{CAS\ MIN} / 2$		ns

- $f_{SCL} = 1 / (t_{DIG_L} + t_{DIG_H})$
- t_{DIG_L} 和 t_{DIG_H} 是在使用 V_{IL} 和 V_{IH} 的 I3C 总线接收器端看到的时钟低电平和高电平周期。
- 当与混合总线上的 I3C 器件通信时，必须限制 $t_{DIG_H_MIXED}$ 周期以确保 I2C 器件不会将 I3C 信令解释为有效的 I2C 信令。
- 由于两个边沿均被使用，因此需要针对相应的边沿满足保持时间： $t_{CF} + 3$ 表示下降沿时钟， $t_{CR} + 3$ 表示上升沿时钟。
- 时钟频率最小 0.01MHz，最大 12.5MHz




图 6-70. I3C 推挽时序 (SDR 和 HDR-DDR 模式)

6.10.5.14 MCAN

如需进一步详细了解器件控制器局域网接口的特性和其他说明信息，请参阅[信号说明](#)和[详细说明](#)中的相应小节。

备注

器件具有多个 MCAN 模块。MCANn 是应用于 MCAN 信号名称的通用前缀，其中 n 代表特定的 MCAN 模块。

表 6-45. MCAN 时序条件

参数		最小值	最大值	单位
输入条件				
SR _i	输入压摆率	2	15	V/ns
输出条件				
C _L	输出负载电容	5	20	pF

表 6-46. MCAN 开关特性

编号	参数		最小值	最大值	单位
MCAN1	t _d (MCAN_TX)	延迟时间，发送移位寄存器到 MCANn_TX 引脚 ⁽¹⁾		10	ns
MCAN2	t _d (MCAN_RX)	延迟时间，MCANn_RX 引脚到接收移位寄存器 ⁽¹⁾		10	ns

(1) n 在 MCANn_* 中为 [0:13]，在 MCU_MCANn_* 中为 [0:1]

有关更多信息，请参阅器件 TRM 的外设一章中的[控制器局域网 \(MCAN\)](#)一节。

6.10.5.15 MCASP

如需进一步详细了解器件多通道音频串行端口的特性和其他说明信息，请参阅[信号说明](#)和[详细说明](#)中的相应小节。

表 6-48 和图 6-71 说明了 MCASP0 至 MCASP11 的时序要求。

表 6-47 表示 MCASP 时序条件。


表 6-47. MCASP 时序条件

参数		最小值	最大值	单位
输入条件				
SR _I	输入压摆率	0.7	5	V/ns
输出条件				
C _L	输出负载电容	1	10	pF
PCB 连接要求				
t _d (Trace Delay)	每条引线的传播延迟	100	1100	ps
t _d (Trace Mismatch Delay)	所有布线之间的传播延迟不匹配		100	ps

表 6-48. MCASP 时序要求

编号	参数		模式 ⁽¹⁾	最小值	最大值	单位
ASP1	t _c (AHCLKRX)	周期时间, MCASP[x]_AHCLKR/X		15.26		ns
ASP2	t _w (AHCLKRX)	脉冲持续时间, MCASP[x]_AHCLKR/X 高电平或低电平		0.5P ⁽²⁾ - 1.53		ns
ASP3	t _c (ACLKRX)	周期时间, MCASP[x]_ACLKR/X		15.26		ns
ASP4	t _w (ACLKRX)	脉冲持续时间, MCASP[x]_ACLKR/X 高电平或低电平		0.5R ⁽³⁾ - 1.53		ns
ASP5	t _{su} (AFSRX-ACLKRX)	建立时间, 在 MCASP[x]_ACLKR/X 之前 MCASP[x]_AFSR/X 输入有效	ACLKR/X 内部	12.3		ns
			ACLKR/X 外部输入/输出	4		
ASP6	t _h (ACLKRX-AFSRX)	保持时间, 在 MCASP[x]_ACLKR/X 之后 MCASP[x]_AFSR/X 输入有效	ACLKR/X 内部	-1		ns
			ACLKR/X 外部输入/输出	1.6		
ASP7	t _{su} (AXR-ACLKRX)	建立时间, 在 MCASP[x]_ACLKR/X 之前 MCASP[x]_AXR 输入有效	ACLKR/X 内部	12.3		ns
			ACLKR/X 外部输入/输出	4		
ASP8	t _h (ACLKRX-AXR)	保持时间, 在 MCASP[x]_ACLKR/X 之后 MCASP[x]_AXR 输入有效	ACLKR/X 内部	-1		ns
			ACLKR/X 外部输入/输出	1.6		

- (1) ACLKR 内部: ACLKRCTL.CLKRM=1, PDIR.ACLKR = 1
 ACLKR 外部输入: ACLKRCTL.CLKRM=0, PDIR.ACLKR=0
 ACLKR 外部输出: ACLKRCTL.CLKRM=0, PDIR.ACLKR=1
 ACLKX 外部: ACLKXCTL.CLKXM=1, PDIR.ACLKX = 1
 ACLKX 外部输入: ACLKXCTL.CLKXM=0, PDIR.ACLKX=0
 ACLKX 外部输出: ACLKXCTL.CLKXM=0, PDIR.ACLKX=1
- (2) P = AHCLKR/X 周期 (以 ns 为单位)。
- (3) R = ACLKR/X 周期 (以 ns 为单位)。



- A. 当 $CLKRP = CLKXP = 0$ 时，MCASP 发送器配置为上升沿（移出数据），MCASP 接收器配置为下降沿（移入数据）。
- B. 当 $CLKRP = CLKXP = 1$ 时，MCASP 发送器配置为下降沿（移出数据），MCASP 接收器配置为上升沿（移入数据）。


图 6-71. MCASP 输入时序

表 6-49 和图 6-72 说明了 MCASP0 至 MCASP11 在建议运行条件下的开关特性。

表 6-49. MCASP 开关特性

编号	参数	说明	模式 ⁽¹⁾	最小值	最大值	单位
ASP9	$t_{c(AHCLKRX)}$	周期时间, MCASP[x]_AHCLKR/X		20		ns
ASP10	$t_{w(AHCLKRX)}$	脉冲持续时间, MCASP[x]_AHCLKR/X 高电平或低电平		$0.5P^{(2)} - 2$		ns
ASP11	$t_{c(ACLKRX)}$	周期时间, MCASP[x]_ACLKR/X		20		ns
ASP12	$t_{w(ACLKRX)}$	脉冲持续时间, MCASP[x]_ACLKR/X 高电平或低电平		$0.5R^{(3)} - 2$		ns
ASP13	$t_{d(ACLKRX-AFSRX)}$	延迟时间, MCASP[x]_ACLKR/X 发送边沿到 MCASP[x]_AFSR/X 输出有效	ACLKR/X 内部	0	7.25	ns
			ACLKR/X 外部输入/输出	-15.28	12.84	
ASP14	$t_{d(ACLKX-AXR)}$	延迟时间, MCASP[x]_ACLKX 发送边沿到 MCASP[x]_AXR 输出有效	ACLKR/X 内部	0	7.25	ns
			ACLKR/X 外部输入/输出	-15.28	12.84	
ASP15	$t_{dis(ACLKX-AXR)}$	禁用时间, MCASP[x]_ACLKX 发送边沿到 MCASP[x]_AXR 输出高阻抗	ACLKR/X 内部	0	7.25	ns
			ACLKR/X 外部输入/输出	-14.9	14	

- (1) ACLKR 内部: ACLKRCTL.CLKRM=1, PDIR.ACLKR = 1
 ACLKR 外部输入: ACLKRCTL.CLKRM=0, PDIR.ACLKR=0
 ACLKR 外部输出: ACLKRCTL.CLKRM=0, PDIR.ACLKR=1
 ACLKX 外部: ACLKXCTL.CLKXM=1, PDIR.ACLKX = 1
 ACLKX 外部输入: ACLKXCTL.CLKXM=0, PDIR.ACLKX=0
 ACLKX 外部输出: ACLKXCTL.CLKXM=0, PDIR.ACLKX=1
- (2) P = AHCLKR/X 周期 (以 ns 为单位)。
- (3) R = ACLKR/X 周期 (以 ns 为单位)。



- A. 当 CLKRP = CLKXP = 1 时，MCASP 发送器配置为下降沿（移出数据），MCASP 接收器配置为上升沿（移入数据）。
- B. 当 CLKRP = CLKXP = 0 时，MCASP 发送器配置为上升沿（移出数据），MCASP 接收器配置为下降沿（移入数据）。

图 6-72. MCASP 输出时序

有关更多信息，请参阅器件 TRM 的外设一章中的多通道音频串行端口 (MCASP) 一节。

6.10.5.16 MCSPI

如需进一步详细了解器件串行端口接口的特性和其他说明信息，请参阅[信号说明](#)和[详细说明](#)中的相应小节。

有关更多信息，请参阅器件 TRM 的[外设](#)一章中的[多通道串行外设接口 \(MCSPI\)](#)一节。

表 6-50 表示 MCSPI 时序条件。

备注

本节中提供的 IO 时序适用于 MCU_SPI0 和 MCU_SPI1 的所有信号组合。然而，只有当使用单个 IOSET 内的信号时，时序才对 MCU_SPI0 和 MCU_SPI1 有效。表 6-55 和表 6-56 表对 IOSET 进行了定义。

表 6-50. MCSPI 时序条件

参数		最小值	最大值	单位	
输入条件					
SR _I	输入压摆率	2	8.5	V/ns	
输出条件					
C _L	输出负载电容	CLK	6	24	pF
		D[x]、CSi	6	12	pF

6.10.5.16.1 MCSPI - 控制器模式

表 6-51、图 6-73、表 6-52 和图 6-74 说明了 MCSPI 的时序要求和开关特性 - 控制器模式。

表 6-51. MCSPI 时序要求 — 控制器模式

请参阅图 6-73

编号	参数	描述	最小值	最大值	单位
SM4	t _{SU(misoV-spickV)}	建立时间，在 SPI_CLK 有效边沿之前 SPI_D[x] 有效	2.9		ns
SM5	t _{h(spickV-misoV)}	保持时间，在 SPI_CLK 有效边沿之后 SPI_D[x] 有效	2		ns

表 6-52. MCSPI 开关特性 - 控制器模式

请参阅图 6-74

编号	参数	描述	模式	最小值	最大值	单位
SM1	t _{c(spick)}	周期时间，SPI_CLK		20		ns
SM2	t _{w(spickL)}	脉冲持续时间，SPI_CLK 低电平		0.5P - 1 ⁽¹⁾		ns
SM3	t _{w(spickH)}	脉冲持续时间，SPI_CLK 高电平		0.5P - 1 ⁽¹⁾		ns
SM6	t _{d(spickV-simoV)}	延迟时间，SPI_CLK 有效边沿到 SPI_D[x] 转换		-2	2	ns
SM7	t _{d(csV-simoV)}	延迟时间，SPI_CSi 有效边沿到 SPI_D[x] 转换		5		ns
SM8	t _{d(csV-spick)}	延迟时间，SPI_CSi 有效到 SPI_CLK 第一个边沿	PHA = 0 ⁽²⁾	B - 4 ⁽³⁾		ns
			PHA = 1 ⁽²⁾	A - 4 ⁽⁴⁾		ns
SM9	t _{d(spickV-csV)}	延迟时间，SPI_CLK 最后一个边沿到 SPI_CSi 无效	PHA = 0 ⁽²⁾	A - 4 ⁽⁴⁾		ns
			PHA = 1 ⁽²⁾	B - 4 ⁽³⁾		ns


(1) P = SPI_CLK 周期 (以 ns 为单位)

(2) SPI_CLK 相位可通过 MCSPI_CHCONF_0/1/2/3 寄存器的 PHA 位进行编程

(3) B = (TCS + 0.5) * TSPICKREF，其中 TCS 是 MCSPI_CHCONF_0/1/2/3 寄存器的位字段且 Fratio = 偶数 >= 2。


(4) 当 P = 20.8ns 时，A = (TCS + 1) * TSPICKREF，其中 TCS 是 MCSPI_CHCONF_0/1/2/3 寄存器的位字段。

当 P > 20.8ns 时，A = (TCS + 0.5) * Fratio * TSPICKREF，其中 TCS 是 MCSPI_CHCONF_0/1/2/3 寄存器的位字段。



SPRSP08_TIMING_McSPI_02

图 6-73. SPI 控制器模式接收时序



SPRSP08_TIMING_McSPI_01

图 6-74. MCSPI 控制器模式发送时序

6.10.5.16.2 MCSPI - 外设模式

表 6-53、表 6-54、图 6-75 和图 6-76 说明了 MCSPI 的时序要求和开关特性 - 外设模式。

表 6-53. MCSPI 时序要求 - 外设模式

编号	参数	说明	模式	最小值	最大值	单位
SS1	$t_{c(spclk)}$	周期时间, SPI_CLK		20		ns
SS2	$t_{w(spclkL)}$	脉冲持续时间, SPI_CLK 低电平		0.45P ⁽¹⁾		ns
SS3	$t_{w(spclkH)}$	脉冲持续时间, SPI_CLK 高电平		0.45P ⁽¹⁾		ns
SS4	$t_{su(simoV-spickV)}$	建立时间, 在 SPI_CLK 有效边沿之前 SPI_D[x] 有效		5		ns
SS5	$t_{h(spickV-simoV)}$	保持时间, 在 SPI_CLK 有效边沿之后 SPI_D[x] 有效		5		ns
SS8	$t_{su(csV-spickV)}$	建立时间, 在 SPI_CLK 第一个边沿之前 SPI_CS _i 有效		5		ns
SS9	$t_{h(spickV-csV)}$	保持时间, 在 SPI_CLK 最后一个边沿之后 SPI_CS _i 有效		5		ns


表 6-54. MCSPI 开关特性 - 外设模式

编号	参数	说明	最小值	最大值	单位
SS6	$t_{d(spickV-somiV)}$	延迟时间, SPI_CLK 有效边沿到 SPI_D[x] 转换	2	17.12	ns

表 6-54. MCSPI 开关特性 - 外设模式 (续)


编号	参数	说明	最小值	最大值	单位
SS7	$t_{sk(csV-somIV)}$	延迟时间, SPI_CSi 有效边沿到 SPI_D[x] 转换	20.95		ns

(1) P = SPI_CLK 周期 (以 ns 为单位)。



SPRSP08_TIMING_McSPI_04

图 6-75. SPI 外设模式接收时序



SPRSP08_TIMING_McSPI_03

图 6-76. MCSPI 外设模式发送时序

表 6-55 和 表 6-56 说明了与 MCU_SPI0 和 MCU_SPI1 搭配使用的具体信号分组 (IOSET)。

表 6-55. MCU_SPI0 IOSET

信号	IOSET1		IOSET2	
	焊球名称	多路复用器	焊球名称	多路复用器
MCU_SPI0_CLK	MCU_SPI0_CLK	0	MCU_SPI0_CLK	0
MCU_SPI0_D0	MCU_SPI0_D0	0	MCU_SPI0_D0	0
MCU_SPI0_D1	MCU_SPI0_D1	0	MCU_SPI0_D1	0
MCU_SPI0_CS0	MCU_SPI0_CS0	0	MCU_SPI0_CS0	0
MCU_SPI0_CS1	MCU_OSPI1_D3	5	WKUP_GPIO0_12	1
MCU_SPI0_CS2	MCU_OSPI1_CSn1	5	WKUP_GPIO0_14	1

表 6-56. MCU_SPI1 IOSET

信号	IOSET1		IOSET2	
	焊球名称	多路复用器	焊球名称	多路复用器
MCU_SPI1_CLK	MCU_SPI1_CLK	0	MCU_SPI1_CLK	0
MCU_SPI1_D0	MCU_SPI1_D0	0	MCU_SPI1_D0	0
MCU_SPI1_D1	MCU_SPI1_D1	0	MCU_SPI1_D1	0
MCU_SPI1_CS0	MCU_SPI1_CS0	0	MCU_SPI1_CS0	0
MCU_SPI1_CS1	MCU_OSPI1_D1	5	WKUP_GPIO0_13	1
MCU_SPI1_CS2	MCU_OSPI1_D2	5	WKUP_GPIO0_15	1

有关更多信息，请参阅器件 TRM 的外设一章中的多通道串行外设接口 (MCSPI) 一节。

6.10.5.17 MMCSDB

MMCSDB 主机控制器提供用于连接嵌入式多媒体卡 (MMC)、安全数字 (SD) 和安全数字 IO (SDIO) 器件的接口。MMCSDB 主机控制器在传输级别处理 MMC/SD/SDIO 协议、数据打包、添加循环冗余校验 (CRC)、开始/结束位插入以及语法正确性检查。

有关 MMCSDB 接口的更多详细信息，请参阅

信号说明和详细说明中相应的 MMC0、MMC1 和 MMC2 小节。

备注

某些工作模式需要对 MMC DLL 延迟设置进行软件配置，如表 6-57 和表 6-68 所示。

有关更多信息，请参阅器件 TRM 的外设一章中的多媒体卡/安全数字 (MMCSDB) 接口一节。

6.10.5.17.1 MMC0 - eMMC 接口

MMC0 接口符合 JEDEC eMMC 电气标准 v5.1 (JESD84-B51)，支持以下 eMMC 应用：

- 传统速度
- 高速 SDR
- 高速 DDR
- 高速 HS200
- 高速 HS400

表 6-57 说明了 MMC0 时序模式所需的 DLL 软件配置设置。

表 6-57. 所有时序模式的 MMC0 DLL 延迟映射

寄存器名称		MMCSDB0_SS_PHY_CTRL_4_REG					MMCSDB0_SS_PHY_CTRL_5_REG		
位字段		[31:24]	[20]	[15:12]	[8]	[4:0]	[17:16]	[10:8]	[2:0]
位字段名称		STRBSEL	OTAPDLYENA	OTAPDLYSEL	ITAPDLYENA	ITAPDLYSEL	SELDLYTXCLK SELDLYRXCLK	FRQSEL	CLKBUFSEL
模式	说明	选通延迟	输出延迟启用	输出延迟值	输入延迟启用	输入延迟值	DLL/ 延迟链选择	DLL 基准频率	延迟缓冲器持续时间
旧 SDR	8 位 PHY 工作 1.8V, 25MHz	0x0	0x0	不适用	0x1	0x10	0x1	0x0	0x7
高速 SDR	8 位 PHY 工作 1.8V, 50MHz	0x0	0x0	不适用	0x1	0xA	0x1	0x0	0x7
高速 DDR	8 位 PHY 工作 1.8V, 50MHz	0x0	0x1	0x6	0x1	调优	0x0	0x4	0x7
HS200	8 位 PHY 工作 1.8V, 200MHz	0x0	0x1	0x8	0x1	调优	0x0	0x0	0x7

表 6-57. 所有时序模式的 MMC0 DLL 延迟映射 (续)

寄存器名称		MMCS0_SS_PHY_CTRL_4_REG					MMCS0_SS_PHY_CTRL_5_REG		
位字段		[31:24]	[20]	[15:12]	[8]	[4:0]	[17:16]	[10:8]	[2:0]
位字段名称		STRBSEL	OTAPDLYENA	OTAPDLYSEL	ITAPDLYENA	ITAPDLYSEL	SELDLYTXCLK SELDLYRXCLK	FRQSEL	CLKBUFSEL
模式	说明	选通延迟	输出延迟启用	输出延迟值	输入延迟启用	输入延迟值	DLL/延迟链选择	DLL 基准频率	延迟缓冲器持续时间
HS400	8 位 PHY 工作 1.8V, 200MHz	0x66	0x1	0x5	0x1	调优	0x0	0x0	0x7

表 6-58 展示了 MMC0 的时序条件。

表 6-58. MMC0 时序条件

参数		最小值	最大值	单位	
输入条件					
SR _i	输入压摆率	旧 SDR	0.14	1.44	V/ns
		高速 SDR	0.3	0.90	V/ns
		高速 DDR (CMD)	0.3	0.90	V/ns
		高速 DDR (DAT[7:0])	0.45	0.90	V/ns
输出条件					
C _L	输出负载电容	HS200、HS400	1	6	pF
		所有其他模式	1	12	pF
PCB 连接要求					
t _d (Trace Delay)	每条引线的传播延迟	所有模式	134	756	ps
t _d (Trace Mismatch Delay)	所有引线之间的传播延迟不匹配	旧 SDR、高速 SDR、高速 DDR		100	ps
		HS200、HS400		8	ps

6.10.5.17.1.1 旧 SDR 模式

表 6-59、图 6-77、表 6-60 和图 6-78 展示了 MMC0 的时序要求和开关特性 - 旧 SDR 模式。

表 6-59. MMC0 时序要求 - 旧 SDR 模式

请参阅图 6-77

编号			最小值	最大值	单位
LSDR1	$t_{su}(\text{cmdV-clkH})$	建立时间, 在 MMC0_CLK 上升沿之前 MMC0_CMD 有效	2.5		ns
LSDR2	$t_h(\text{clkH-cmdV})$	保持时间, 在 MMC0_CLK 上升沿之后 MMC0_CMD 有效	6.5		ns
LSDR3	$t_{su}(\text{dV-clkH})$	建立时间, 在 MMC0_CLK 上升沿之前 MMC0_DAT[7:0] 有效	2.5		ns
LSDR4	$t_h(\text{clkH-dV})$	保持时间, 在 MMC0_CLK 上升沿之后 MMC0_DAT[7:0] 有效	6.5		ns




图 6-77. MMC0 - 旧 SDR - 接收模式

表 6-60. MMC0 开关特性 - 旧 SDR 模式

请参阅图 6-78

编号	参数	最小值	最大值	单位	
	$f_{op}(\text{clk})$	工作频率, MMC0_CLK	25	MHz	
LSDR5	$t_c(\text{clk})$	周期时间, MMC0_CLK	40	ns	
LSDR6	$t_w(\text{clkH})$	脉冲持续时间, MMC0_CLK 高电平	18.7	ns	
LSDR7	$t_w(\text{clkL})$	脉冲持续时间, MMC0_CLK 低电平	18.7	ns	
LSDR8	$t_d(\text{clkL-cmdV})$	延迟时间, MMC0_CLK 下降沿到 MMC0_CMD 转换	-3.2	3.8	ns
LSDR9	$t_d(\text{clkL-dV})$	延迟时间, MMC0_CLK 下降沿到 MMC0_DAT[7:0] 转换	-3.2	3.8	ns




图 6-78. MMC0 - 旧 SDR - 发送模式

6.10.5.17.1.2 高速 SDR 模式

表 6-61、图 6-79、表 6-62 和图 6-80 展示了 MMC0 的时序要求和开关特性 - 高速 SDR 模式。

表 6-61. MMC0 时序要求 - 高速 SDR 模式

请参阅图 6-79

编号			最小值	最大值	单位
HSSDR1	$t_{su(cmdV-clkH)}$	建立时间, 在 MMC0_CLK 上升沿之前 MMC0_CMD 有效	2.99		ns
HSSDR2	$t_{h(clkH-cmdV)}$	保持时间, 在 MMC0_CLK 上升沿之后 MMC0_CMD 有效	2.67		ns
HSSDR3	$t_{su(dV-clkH)}$	建立时间, 在 MMC0_CLK 上升沿之前 MMC0_DAT[7:0] 有效	2.99		ns
HSSDR4	$t_{h(clkH-dV)}$	保持时间, 在 MMC0_CLK 上升沿之后 MMC0_DAT[7:0] 有效	2.67		ns




图 6-79. MMC0 - 高速 SDR 模式 - 接收模式

表 6-62. MMC0 开关特性 - 高速 SDR 模式

请参阅图 6-80

编号	参数		最小值	最大值	单位
	$f_{op(clk)}$	工作频率, MMC0_CLK		50	MHz
HSSDR5	$t_{c(clk)}$	周期时间, MMC0_CLK	20		ns
HSSDR6	$t_{w(clkH)}$	脉冲持续时间, MMC0_CLK 高电平	9.2		ns
HSSDR7	$t_{w(clkL)}$	脉冲持续时间, MMC0_CLK 低电平	9.2		ns
HSSDR8	$t_{d(clkL-cmdV)}$	延迟时间, MMC0_CLK 下降沿到 MMC0_CMD 转换	-3.2	3.8	ns
HSSDR9	$t_{d(clkL-dV)}$	延迟时间, MMC0_CLK 下降沿到 MMC0_DAT[7:0] 转换	-3.2	3.8	ns




图 6-80. MMC0 - 高速 SDR 模式 - 发送模式

6.10.5.17.1.3 高速 DDR 模式

表 6-63、图 6-81、表 6-64 和图 6-82 说明了 MMC0 的时序要求和开关特性 - 高速 DDR 模式。

表 6-63. MMC0 时序要求 - 高速 DDR 模式

请参阅图 6-81

编号			最小值	最大值	单位
HSDDR1	$t_{su}(cmdV-clkH)$	建立时间, 在 MMC0_CLK 上升沿之前 MMC0_CMD 有效	3.79		ns
HSDDR2	$t_h(clkH-cmdV)$	保持时间, 在 MMC0_CLK 上升沿之后 MMC0_CMD 有效	2.67		ns
HSDDR3	$t_{su}(dV-clkV)$	建立时间, 在 MMC0_CLK 转换之前 MMC0_DAT[7:0] 有效	0.74		ns
HSDDR4	$t_h(clkV-dV)$	保持时间, 在 MMC0_CLK 转换之后 MMC0_DAT[7:0] 有效	1.67		ns




图 6-81. MMC0 - 高速 DDR 模式 - 接收模式

表 6-64. MMC0 开关特性 - 高速 DDR 模式

请参阅图 6-82

编号	参数	最小值	最大值	单位
	$f_{op}(clk)$		50	MHz
HSDDR5	$t_c(clk)$	20		ns
HSDDR6	$t_w(clkH)$	9.2		ns
HSDDR7	$t_w(clkL)$	9.2		ns
HSDDR8	$t_d(clkH-cmdV)$	3.4	9.8	ns
HSDDR9	$t_d(clkV-dV)$	2.9	6.85	ns




图 6-82. MMC0 - 高速 DDR 模式 - 发送模式

6.10.5.17.1.4 HS200 模式

表 6-65 和图 6-83 展示了 MMC0 的开关特性 - HS200 模式。

表 6-65. MMC0 开关特性 - HS200 模式

请参阅图 6-83

编号	参数		最小值	最大值	单位
	$f_{op}(clk)$	工作频率, MMC0_CLK		200	MHz
HS2005	$t_c(clk)$	周期时间, MMC0_CLK	5		ns
HS2006	$t_w(clkH)$	脉冲持续时间, MMC0_CLK 高电平	2.08		ns
HS2007	$t_w(clkL)$	脉冲持续时间, MMC0_CLK 低电平	2.08		ns
HS2008	$t_d(clkL-cmdV)$	延迟时间, MMC0_CLK 上升沿到 MMC0_CMD 转换	0.99	3.16	ns
HS2009	$t_d(clkL-dV)$	延迟时间, MMC0_CLK 上升沿到 MMC0_DAT[7:0] 转换	0.99	3.16	ns




图 6-83. MMC0 - HS200 模式 - 发送模式

6.10.5.17.1.5 HS400 模式

表 6-66、图 6-84、表 6-67 和图 6-85 说明了 MMC0 的开关特性 - HS400 模式。

表 6-66. MMC0 时序要求 - HS400 模式

请参阅图 6-84

编号	参数		最小值	最大值	单位
HS4000	t_{DSMPW}	脉冲宽度, MMC0_DS	1.95		ns
HS4001	t_{RQ_DAT}	输入偏斜, MMC0_DS 到 MMC0_DAT 有效		475	ps
HS4002	t_{RQH_DAT}	输入偏斜保持, MMC0_DAT 无效到 MMC0_DS		475	ps
HS4003	t_{RQ_CMD}	输入偏斜, MMC0_DS 到 MMC0_CMD 有效		475	ps
HS4004	t_{RQH_CMD}	输入偏斜保持, MMC0_CMD 无效到 MMC0_DS		475	ps




图 6-84. MMC0 - HS400 - 接收模式

表 6-67. MMC0 开关特性 - HS400 模式

请参阅图 6-85

编号	参数	说明	最小值	最大值	单位
	$f_{op}(clk)$	工作频率, MMC0_CLK		200	MHz
HS4005	$t_{c}(clk)$	周期时间, MMC0_CLK	5		ns
HS4006	$t_{w}(clkH)$	脉冲持续时间, MMC0_CLK 高电平	2.23		ns
HS4007	$t_{w}(clkL)$	脉冲持续时间, MMC0_CLK 低电平	2.23		ns
HS4008	$t_{osu}(cmdV-clkH)$	输出建立时间, MMC0_CMD 有效到 MMC0_CLK 上升边沿 ⁽¹⁾	2.54		ns
HS4009	$t_{osu}(dV-clk)$	输出建立时间, MMC0_DAT[7:0] 有效到 MMC0_CLK 上升或下降边沿 ⁽¹⁾	0.63		ns
HS4010	$t_{oh}(clkH-cmdIV)$	输出保持时间, MMC0_CLK 上升边沿到 MMC0_CMD 转换 ⁽²⁾	0.98		ns
HS4011	$t_{oh}(clk-dIV)$	输出保持时间, MMC0_CLK 上升或下降边沿到 MMC0_DAT[7:0] 无效 ⁽²⁾	0.72		ns

- (1) 此参数定义了提供给所连接器件的输出建立时间。该时间相对于下一个捕获时钟边沿。此参数的时序基准是从 DAT 或 CMD 信号转换的 $1/2 V_s$ 到 CLK 信号转换的 $1/2 V_s$ 。eMMC 标准定义了从 DAT 或 CMD 信号转换的 V_{IL} 或 V_{IH} 到 CLK 信号转换的 $1/2 V_s$ 的建立时序基准。因此, 系统设计人员在设计 PCB 时必须考虑 DAT 信号压摆率的影响, 并确保 DAT 信号从 $1/2 V_s$ 转换到 V_{IL} 或 V_{IH} 所需的时间不会减小建立时间裕度。
- (2) 此参数定义了提供给所连接器件的输出保持时间。该时间相对于上一个启动时钟边沿。此参数的时序基准是从 CLK 信号转换的 $1/2 V_s$ 到 DAT 或 CMD 信号转换的 $1/2 V_s$ 。eMMC 标准定义了从 CLK 信号转换的 $1/2 V_s$ 到 DAT 或 CMD 信号转换的 V_{IL} 或 V_{IH} 的保持时间基准。因此, 系统设计人员在设计 PCB 时必须考虑 DAT 信号压摆率的影响, 并确保 DAT 信号从 V_{IL} 或 V_{IH} 转换到 $1/2 V_s$ 所需的时间不会减小保持时间裕度。




图 6-85. eMMC 接口 - HS400 模式 - 发送器模式

6.10.5.17.2 MMC1/2 - SD/SDIO 接口

MMC1 接口符合 SD 主机控制器标准规范 4.10 和 SD 物理层规范 v3.01 以及 SDIO 规范 v3.00，并支持以下 SD 卡应用：

- 默认速度
- 高速
- UHS-I SDR12
- UHS-I SDR25
- UHS-I SDR50
- UHS-I SDR104
- UHS-I DDR50

表 6-68 说明了 MMC1 时序模式所需的 DLL 软件配置设置。

表 6-68. 所有时序模式的 MMC1 DLL 延迟映射

寄存器名称		MMCS12_SS_PHY_CTRL_4_REG				MMCS12_SS_PHY_CTRL_5_REG
位字段		[20]	[15:12]	[8]	[4:0]	[2:0]
位字段名称		OTAPDLYENA	OTAPDLYSEL	ITAPDLYENA	ITAPDLYSEL	CLKBUFSEL
模式	说明	延迟启用	延迟值	输入延迟启用	输入延迟值	延迟缓冲器持续时间
默认速度	4 位 PHY 工作 3.3V, 25MHz	0x0	0x0	0x0	0x0	0x7
高速	4 位 PHY 工作 3.3V, 50 MHz	0x0	0x0	0x0	0x0	0x7
UHS-I SDR12	4 位 PHY 工作 1.8V, 25MHz	0x1	0xF	0x0	0x0	0x7
UHS-I SDR25	4 位 PHY 工作 1.8V, 50MHz	0x1	0xF	0x0	0x0	0x7
UHS-I SDR50	4 位 PHY 工作 1.8V, 100MHz	0x1	0xC	0x1	调优	0x7
UHS-I DR50	4 位 PHY 工作 1.8V, 50MHz	0x1	0xC	0x1	0x2	0x7
UHS-I SDR104	4 位 PHY 工作 1.8V, 200MHz	0x1	0x5	0x1	调优	0x7

表 6-69 说明了 MMC1 的时序条件。

表 6-69. MMC1 时序条件

参数	最小值	最大值	单位
输入条件			

表 6-69. MMC1 时序条件 (续)

参数		最小值	最大值	单位	
SR _i	输入压摆率	默认速度, 高速	0.69	2.06	V/ns
		UHS-I SDR12、UHS-I SDR25	0.34	1.34	V/ns
		USH-1 DDR50	1.00	2.00	V/ns
输出条件					
C _L	输出负载电容	所有模式	1	10	pF
PCB 连接要求					
t _d (Trace Delay)	每条引线的传播延迟	UHS-I DDR50	240.03	1134	ps
		所有其他模式	126	1386	ps
t _d (Trace Mismatch Delay)	所有布线之间的传播延迟不匹配	UHS-I DDR50		20	ps
		UHS-I SDR104		8	ps
		所有其他模式		100	ps

6.10.5.17.2.1 默认速度模式

表 6-70、图 6-86、表 6-71 和图 6-87 说明了 MMC1/2 的时序要求和开关特性 - 默认速度模式。

表 6-70. MMC1/2 时序要求 - 默认速度模式

请参阅图 6-86

编号			最小值	最大值	单位
DS1	$t_{su}(cmdV-clkH)$	建立时间, 在 MMC[x]_CLK 上升沿之前 MMC[x]_CMD 有效	2.15		ns
DS2	$t_h(clkH-cmdV)$	保持时间, 在 MMC[x]_CLK 上升沿之后 MMC[x]_CMD 有效	4.56		ns
DS3	$t_{su}(dV-clkH)$	建立时间, 在 MMC[x]_CLK 上升沿之前 MMC[x]_DAT[3:0] 有效	2.15		ns
DS4	$t_h(clkH-dV)$	保持时间, 在 MMC[x]_CLK 上升沿之后 MMC[x]_DAT[3:0] 有效	4.56		ns

- A. 对于 MMC1 和 MMC2, x = 1、2
- B. 对于 MMC1 和 MMC2, x = 1、2




图 6-86. MMC1/2 - 默认速度 - 接收模式

表 6-71. MMC1/2 开关特性 - 默认速度模式

请参阅图 6-87

编号	参数	最小值	最大值	单位
	$f_{op}(clk)$		25	MHz
DS5	$t_c(clk)$	40		ns
DS6	$t_w(clkH)$	18.7		ns
DS7	$t_w(clkL)$	18.7		ns
DS8	$t_d(clkL-cmdV)$	-3.53	3.53	ns
DS9	$t_d(clkL-dV)$	-3.53	3.53	ns




图 6-87. MMC1/2 - 默认速度 - 发送模式

6.10.5.17.2.2 高速模式

表 6-72、图 6-88、表 6-73 和图 6-89 说明了 MMC1/2 的时序要求和开关特性 - 高速模式。

表 6-72. MMC1/2 时序要求 - 高速模式

请参阅图 6-88

编号			最小值	最大值	单位
HS1	$t_{su}(cmdV-clkH)$	建立时间, 在 MMC[x]_CLK 上升沿之前 MMC[x]_CMD 有效	2.15		ns
HS2	$t_h(clkH-cmdV)$	保持时间, 在 MMC[x]_CLK 上升沿之后 MMC[x]_CMD 有效	2.26		ns
HS3	$t_{su}(dV-clkH)$	建立时间, 在 MMC[x]_CLK 上升沿之前 MMC[x]_DAT[3:0] 有效	2.15		ns
HS4	$t_h(clkH-dV)$	保持时间, 在 MMC[x]_CLK 上升沿之后 MMC[x]_DAT[3:0] 有效	2.26		ns

A. 对于 MMC1 和 MMC2, x = 1、2

B. 对于 MMC1 和 MMC2, x = 1、2




图 6-88. MMC1/2 - 高速 - 接收模式

表 6-73. MMC1/2 开关特性 - 高速模式

请参阅图 6-89

编号	参数	最小值	最大值	单位
	$f_{op}(clk)$		50	MHz
HS5	$t_c(clk)$	20		ns
HS6	$t_w(clkH)$	9.2		ns
HS7	$t_w(clkL)$	9.2		ns
HS8	$t_d(clkL-cmdV)$	-2.07	2.07	ns
HS9	$t_d(clkL-dV)$	-2.07	2.07	ns




图 6-89. MMC1/2 - 高速 - 发送模式

6.10.5.17.2.3 UHS-I SDR12 模式

表 6-74、图 6-90、表 6-75 和图 6-91 说明了 MMC1/2 的时序要求和开关特性 - UHS-I SDR12 模式。

表 6-74. MMC1/2 时序要求 - UHS-I SDR12 模式

请参阅图 6-90

编号	参数	描述	最小值	最大值	单位
SDR121	$t_{su(cmdV-clkH)}$	建立时间, 在 MMC[x]_CLK 上升沿之前 MMC[x]_CMD 有效	5.46		ns
SDR122	$t_{h(clkH-cmdV)}$	保持时间, 在 MMC[x]_CLK 上升沿之后 MMC[x]_CMD 有效	1.67		ns
SDR123	$t_{su(dV-clkH)}$	建立时间, 在 MMC[x]_CLK 上升沿之前 MMC[x]_DAT[3:0] 有效	5.46		ns
SDR124	$t_{h(clkH-dV)}$	保持时间, 在 MMC[x]_CLK 上升沿之后 MMC[x]_DAT[3:0] 有效	1.67		ns

- A. 对于 MMC1 和 MMC2, x = 1、2
- B. 对于 MMC1 和 MMC2, x = 1、2




图 6-90. MMC1/2 - UHS-I SDR12 - 接收模式

表 6-75. MMC1/2 开关特性 - UHS-I SDR12 模式

请参阅图 6-91

编号	参数	描述	最小值	最大值	单位
	$f_{op(clk)}$	工作频率, MMC[x]_CLK		25	MHz
SDR125	$t_{c(clk)}$	周期时间, MMC[x]_CLK	40		ns
SDR126	$t_{w(clkH)}$	脉冲持续时间, MMC[x]_CLK 高电平	18.7		ns
SDR127	$t_{w(clkL)}$	脉冲持续时间, MMC[x]_CLK 低电平	18.7		ns
SDR128	$t_{d(clkH-cmdV)}$	延迟时间, MMC[x]_CLK 上升沿到 MMC[x]_CMD 转换	1.2	13.55	ns
SDR129	$t_{d(clkH-dV)}$	延迟时间, MMC[x]_CLK 上升沿到 MMC[x]_DAT[3:0] 转换	1.2	13.55	ns




图 6-91. MMC1/2 - UHS-I SDR12 - 发送模式

6.10.5.17.2.4 UHS-I SDR25 模式

表 6-76、图 6-92、表 6-77 和图 6-93 说明了 MMC1/2 的时序要求和开关特性 - UHS-I SDR25 模式。

表 6-76. MMC1/2 时序要求 - UHS-I SDR25 模式

请参阅图 6-92

编号	参数	描述	最小值	最大值	单位
SDR251	$t_{su(cmdV-clkH)}$	建立时间, 在 MMC[x]_CLK 上升沿之前 MMC[x]_CMD 有效	2.1		ns
SDR252	$t_h(clkH-cmdV)$	保持时间, 在 MMC[x]_CLK 上升沿之后 MMC[x]_CMD 有效	1.67		ns
SDR253	$t_{su(dV-clkH)}$	建立时间, 在 MMC[x]_CLK 上升沿之前 MMC[x]_DAT[3:0] 有效	2.1		ns
SDR254	$t_h(clkH-dV)$	保持时间, 在 MMC[x]_CLK 上升沿之后 MMC[x]_DAT[3:0] 有效	1.67		ns

A. 对于 MMC1 和 MMC2, x = 1、2

B. 对于 MMC1 和 MMC2, x = 1、2




图 6-92. MMC1/2 - UHS-I SDR25 - 接收模式

表 6-77. MMC1/2 开关特性 - UHS-I SDR25 模式

请参阅图 6-93

编号	参数	描述	最小值	最大值	单位
	$f_{op}(clk)$	工作频率, MMC[x]_CLK		50	MHz
SDR255	$t_c(clk)$	周期时间, MMC[x]_CLK	20		ns
SDR256	$t_w(clkH)$	脉冲持续时间, MMC[x]_CLK 高电平	9.2		ns
SDR257	$t_w(clkL)$	脉冲持续时间, MMC[x]_CLK 低电平	9.2		ns
SDR258	$t_d(clkH-cmdV)$	延迟时间, MMC[x]_CLK 上升沿到 MMC[x]_CMD 转换	2.4	9.37	ns
SDR259	$t_d(clkH-dV)$	延迟时间, MMC[x]_CLK 上升沿到 MMC[x]_DAT[3:0] 转换	2.4	9.37	ns




图 6-93. MMC1/2 - UHS-I SDR25 - 发送模式

6.10.5.17.2.5 UHS-I SDR50 模式

表 6-78 和图 6-94 说明了 MMC1/2 的开关特性 - UHS-I SDR50 模式。

表 6-78. MMC1/2 开关特性 - UHS-I SDR50 模式

请参阅图 6-94

编号	参数	最小值	最大值	单位
	$f_{op}(clk)$	工作频率, MMC[x]_CLK		100 MHz
SDR505	$t_{c}(clk)$	周期时间, MMC[x]_CLK		10 ns
SDR506	$t_{w}(clkH)$	脉冲持续时间, MMC[x]_CLK 高电平		4.45 ns
SDR507	$t_{w}(clkL)$	脉冲持续时间, MMC[x]_CLK 低电平		4.45 ns
SDR508	$t_{d}(clkH-cmdV)$	延迟时间, MMC[x]_CLK 上升沿到 MMC[x]_CMD 转换		1.2 ns
SDR509	$t_{d}(clkH-dV)$	延迟时间, MMC[x]_CLK 上升沿到 MMC[x]_DAT[3:0] 转换		1.2 ns

A. 对于 MMC1 和 MMC2, x = 1、2




图 6-94. MMC1/2 - UHS-I SDR50 - 发送模式

6.10.5.17.2.6 UHS-I DDR50 模式

表 6-79 和图 6-95 说明了 MMC1/2 的开关特性 - UHS-I DDR50 模式。

表 6-79. MMC1/2 开关特性 - UHS-I DDR50 模式

请参阅图 6-95

编号	参数		最小值	最大值	单位
	$f_{op}(clk)$	工作频率, MMC[x]_CLK		50	MHz
DDR505	$t_c(clk)$	周期时间, MMC[x]_CLK	20		ns
DDR506	$t_w(clkH)$	脉冲持续时间, MMC[x]_CLK 高电平	9.2		ns
DDR507	$t_w(clkL)$	脉冲持续时间, MMC[x]_CLK 低电平	9.2		ns
DDR508	$t_d(clkH-cmdV)$	延迟时间, MMC[x]_CLK 上升沿到 MMC[x]_CMD 转换	1.12	3.46	ns
DDR509	$t_d(clk-dV)$	延迟时间, MMC[x]_CLK 转换到 MMC[x]_DAT[3:0] 转换	1.12	6.12	ns

A. 对于 MMC1 和 MMC2, x = 1、2




图 6-95. MMC1/2 - UHS-I DDR50 - 发送模式

6.10.5.17.2.7 UHS-I SDR104 模式

表 6-80 和图 6-96 说明了 MMC1/2 的开关特性 - UHS-I SDR104 模式。

表 6-80. MMC1/2 开关特性 - UHS-I SDR104 模式

请参阅图 6-96

编号	参数	最小值	最大值	单位
	$f_{op}(clk)$	工作频率, MMC[x]_CLK		200 MHz
SDR1045	$t_{c}(clk)$	周期时间, MMC[x]_CLK		5 ns
SDR1046	$t_{w}(clkH)$	脉冲持续时间, MMC[x]_CLK 高电平		2.12 ns
SDR1047	$t_{w}(clkL)$	脉冲持续时间, MMC[x]_CLK 低电平		2.12 ns
SDR1048	$t_{d}(clkH-cmdV)$	1.07	3.21	ns
SDR1049	$t_{d}(clkH-dV)$	1.07	3.21	ns

A. 对于 MMC1 和 MMC2, x = 1、2




图 6-96. MMC1/2 - UHS-I SDR104 - 发送模式

6.10.5.18 CPTS

表 6-81 表示 CPTS 时序条件。

表 6-81. CPTS 时序条件

参数	说明	最小值	最大值	单位
输入条件				
SR_i	输入压摆率	0.5	5	V/ns
输出条件				
C_L	输出负载电容	2	10	pF

节 6.10.5.18.1、节 6.10.5.18.2、图 6-97 和图 6-98 说明了 CPTS 接口的时序要求和开关特性。

6.10.5.18.1 CPTS 时序要求

请参阅图 6-97

编号	参数	说明	最小值	最大值	单位
T1	$t_{w}(HWnTSPUSHH)$	脉冲持续时间, HWnTSPUSH ⁽²⁾ 高电平	$12P + 2^{(1)}$		ns
T2	$t_{w}(HWnTSPUSHL)$	脉冲持续时间, HWnTSPUSH ⁽²⁾ 低电平	$12P + 2^{(1)}$		ns
T3	$t_{c}(RFT_CLK)$	周期时间, RFT_CLK	5	8	ns
T4	$t_{w}(RFT_CLKH)$	脉冲持续时间, RFT_CLK 高电平	$0.45 * T^{(3)}$		ns
T5	$t_{w}(RFT_CLKL)$	脉冲持续时间, RFT_CLK 低电平	$0.45 * T^{(3)}$		ns

(1) P = 功能时钟周期 (以 ns 为单位)。

(2) 在 HWnTSPUSH 中, n = 1 至 2。

(3) T = RFT_CLK 周期时间 (以 ns 为单位)。




图 6-97. CPTS 时序要求

6.10.5.18.2 CPTS 开关特性

请参阅图 6-98

编号	参数	源	最小值	最大值	单位
T6	$t_w(\text{TS_COMP})$	脉冲持续时间, TS_COMP 高电平	$36P - 2^{(1)}$		ns
T7	$t_w(\text{TS_COMPL})$	脉冲持续时间, TS_COMP 低电平	$36P - 2^{(1)}$		ns
T8	$t_w(\text{TS_SYNCH})$	脉冲持续时间, TS_SYNC 高电平	$36P - 2^{(1)}$		ns
T9	$t_w(\text{TS_SYNCL})$	脉冲持续时间, TS_SYNC 低电平	$36P - 2^{(1)}$		ns
T10	$t_w(\text{SYNCn_OUTH})$	TS_SYNC	$36P - 2^{(1)}$		ns
		TS_GENF	$5P - 2^{(1)}$		ns
T11	$t_w(\text{SYNCn_OUTL})$	TS_SYNC	$36P - 2^{(1)}$		ns
		TS_GENF	$5P - 2^{(1)}$		ns

(1) P = 功能时钟周期 (以 ns 为单位)。

(2) 在 SYNCn_OUT 中, n = 0 至 3




图 6-98. CPTS 开关特性

有关更多信息, 请参阅器件 TRM 的数据移动架构 (DMA) 一章中的导航器子系统 (NAVSS) 一节。

6.10.5.19 OSPI

如需进一步详细了解器件八路串行外设接口的特性和其他说明信息, 请参阅信号说明和详细说明中的相应小节。

表 6-82 表示 OSPI 时序条件。

表 6-82. OSPI 时序条件

参数	最小值	最大值	单位		
输入条件					
SR _i	输入压摆率	3.3V, 所有模式	2	6	V/ns
		1.8V, 具有 DQS 的 PHY 数据训练 DDR	0.75	6	V/ns
		1.8V, 所有其他模式	1	6	V/ns
输出条件					

表 6-82. OSPI 时序条件 (续)

参数			最小值	最大值	单位
C_L	输出负载电容	所有模式	3	10	pF
PCB 连接要求					
t_d (Trace Delay)	传播延迟 OSPI_CLK 布线	无环回； 内部焊盘环回		450	ps
	传播延迟 OSPI_LBCLKO 布线	外部电路板环回	$2*L-30^{(2)}$	$2*L+30^{(2)}$	ps
	传播延迟 OSPI_DQS 布线	DQS	$L-30^{(2)}$	$L+30^{(2)}$	ps
t_d (Trace Mismatch Delay)	传播延迟不匹配 OSPI_D[i:0] ⁽¹⁾ 、OSPI_CS <i>n</i> 相对于 OSPI_CLK	所有模式		60	ps

- (1) 对于 OSPI0, D[i:0] 中的 $i = 0$ 至 7；对于 OSPI1, [i:0] 中的 $i = 3$
- (2) $L =$ OSPI_CLK 布线的传播延迟

6.10.5.19.1 OSPI0/1 PHY 模式

6.10.5.19.1.1 具有 PHY 数据训练的 OSPI0/1

读取和写入数据有效窗口将因工艺、电压、温度和工作频率的变化而发生变化。可以实现数据训练方法，以动态配置最优读取和写入时序。实现数据训练可以在特定工艺、电压和频率工作条件下的温度范围内实现正常运行，同时实现更高的工作频率。

由于数据传输和接收时序参数会根据运行条件进行动态调整，因此未针对数据训练用例定义这些参数。

表 6-83 定义了具有数据训练的 OSPI0/1 所需的 DLL 延迟。表 6-84、图 6-99、图 6-100、表 6-85、图 6-101 和图 6-102 展示了具有数据训练的 OSPI0/1 的时序要求和开关特性。

表 6-83. 用于 PHY 数据训练的 OSPI0/1 DLL 延迟映射

模式	OSPI_PHY_CONFIGURATION_REG 位字段	延迟值
发送		
所有模式	PHY_CONFIG_TX_DLL_DELAY_FLD	(1)
接收		
所有模式	PHY_CONFIG_RX_DLL_DELAY_FLD	(2)

(1) 发送由训练软件确定的 DLL 延迟值

(2) 接收由训练软件确定的 DLL 延迟值

表 6-84. OSPI0 时序要求 - PHY 数据训练

请参阅图 6-99 和图 6-100

编号		模式	最小值	最大值	单位
O15	$t_{su(D-LBCLK)}$	建立时间，在有效 OSPI0_DQS 边沿之前 OSPI0_D[7:0] 有效	(1)		ns
O16	$t_{h(LBCLK-D)}$	保持时间，在有效 OSPI0_DQS 边沿之后 OSPI0_D[7:0] 有效	(1)		ns
O21	$t_{su(D-LBCLK)}$	建立时间，在有效 OSPI0_DQS 边沿之前 OSPI0_D[7:0] 有效	(1)		ns
O22	$t_{h(LBCLK-D)}$	保持时间，在有效 OSPI0_DQS 边沿之后 OSPI0_D[7:0] 有效	(1)		ns
	t_{Dwv}	数据有效窗口 (O15 + O16)	1.8V, 具有 DQS 的 DDR	1.4	ns
		数据有效窗口 (O21 + O22)	1.8V, 具有内部 PHY 环回的 SDR	1.7	ns

(1) 当使用数据训练查找合适的窗口时，未定义 OSPI0/1_D[7:0] 输入的最小建立和保持时间要求。 t_{Dwv} 参数定义了所需的最小数据无效窗口。提供此参数来代替最小建立和最小保持时间，必须使用它来检查与所连接器件提供的窗口兼容性。




图 6-99. OSPI0/1 时序要求 - PHY 数据训练，具有 DQS 的 DDR




图 6-100. OSPI0/1 时序要求 - PHY 数据训练，具有内部 PHY 环回的 SDR

表 6-85. OSPI0/1 开关特性 - PHY 数据训练

请参阅图 6-101 和图 6-102

编号	参数	模式	最小值	最大值	单位
O1	$t_{c(\text{CLK})}$	1.8V, DDR	6.0	6.0	ns
O7		1.8V, SDR	6.0	6.0	ns
O2	$t_{w(\text{CLKL})}$	DDR	$((0.475P^{(1)}) - 0.3)$		ns
O8		SDR			
O3	$t_{w(\text{CLKH})}$	DDR	$((0.475P^{(1)}) - 0.3)$		ns
O9		SDR			
O4	$t_{d(\text{CSn-CLK})}$	DDR	$((0.475P^{(1)}) + (0.975M^{(2)}R^{(4)}) + (0.028TD^{(5)} - 1)$	$((0.525P^{(1)}) + (1.025M^{(2)}R^{(4)}) + (0.055TD^{(5)} + 1)$	ns
O10		SDR			
O5	$t_{d(\text{CLK-CSn})}$	DDR	$((0.475P^{(1)}) + (0.975N^{(3)}R^{(4)}) - (0.055TD^{(5)} - 1)$	$((0.525P^{(1)}) + (1.025N^{(3)}R^{(4)}) - (0.028TD^{(5)} + 1)$	ns
O11		SDR			
O6	$t_{d(\text{CLK-D})}$	DDR	(6)	(6)	ns
O12		SDR			
	t_{DIVW}	DDR	数据无效窗口 (O6 最大值 - 最小值)		ns
		SDR	数据无效窗口 (O12 最大值 - 最小值)		


(1) P = SCLK 周期时间 (以 ns 为单位) = OSPI0_CLK 周期时间 (以 ns 为单位)(2) M = OSPI_DEV_DELAY_REG[D_INIT_FLD](3) N = OSPI_DEV_DELAY_REG[D_AFTER_FLD](4) R = 基准时钟周期时间 (以 ns 为单位)(5) TD = PHY_CONFIG_TX_DLL_DELAY_FLD(6) 当使用数据训练查找合适的数据有效窗口时, 不定义 OSPI0_D[7:0] 输出的最小和最大延迟时间。 t_{DIVW} 参数定义了最大数据无效窗口。提供此参数来代替最小和最大延迟时间, 必须使用它来检查与所连接器件的数据有效窗口要求的兼容性。

图 6-101. OSPI0/1 开关特性 - PHY DDR 数据训练




图 6-102. OSPI0/1 开关特性 - PHY SDR 数据训练

6.10.5.19.1.2 无数据训练的 OSPI

备注

本节中提供的 I/O 时序仅适用于未实施数据培训的情况。此外，按本节的表 6-86 所述配置了相应的 DLL 延迟时，I/O 时序仅对某些 OSPI 使用模式有效。

节 6.10.5.19.1.2.4、节 6.10.5.19.1.2.2、节 6.10.5.19.1.2 和节 6.10.5.19.1.2 说明了 OSPI DDR 和 SDR 模式的开关特性。

6.10.5.19.1.2.1 OSPI 时序要求 - SDR 模式

表 6-86. OSPI DLL 延迟映射 - SDR 时序模式

模式	OSPI_PHY_CONFIGURATION_REG 位字段	延迟值
所有模式	PHY_CONFIG_TX_DLL_DELAY_FLD	0x0
	PHY_CONFIG_RX_DLL_DELAY_FLD	0x0

表 6-87. OSPI 时序要求 - SDR 模式

编号	参数	说明	模式	最小值	最大值	单位
O21	$t_{su}(D-LBCLK)$	建立时间，在有效 LBCLK 输入 (DQS) 边沿之前 D[i:0] 有效 ⁽¹⁾	1.8V，外部电路板环回	0.6		ns
			3.3V，外部电路板环回	0.9		ns
O22	$t_h(LBCLK-D)$	保持时间，在有效 LBCLK 输入 (DQS) 边沿之后 D[i:0] 有效 ⁽¹⁾	1.8V，外部电路板环回	1.7		ns
			3.3V，外部电路板环回	2		ns

(1) 对于 OSPI0，[i:0] 中的 i = 7，对于 OSPI1，[i:0] 中的 i = 3




图 6-103. OSPI 时序要求 - SDR，外部环回时钟

6.10.5.19.1.2.2 OSPI 开关特性 - SDR 模式

编号	参数	说明	模式	最小值	最大值	单位
O7	$t_{c}(\text{CLK})$	周期时间, CLK	1.8V	7		ns
			3.3V	7.5		ns
O8	$t_{w}(\text{CLKL})$	脉冲持续时间, CLK 低电平		$((0.475P^{(1)}) - 0.3)$		ns
O9		脉冲持续时间, CLK 高电平		$((0.475P^{(1)}) - 0.3)$		ns
O10	$t_{d}(\text{CSn-CLK})$	延迟时间, CSn 有效边沿到 CLK 上升沿	1.8V	$((0.475P^{(1)}) + (0.975M^{(2)R(4)}) + (0.028TD^{(5)} - 1)) + ((0.525P^{(1)}) + (1.025M^{(2)R(4)}) + (0.055TD^{(5)} - 1))$		ns
			3.3V	$((0.475P^{(1)}) + (0.975M^{(2)R(4)}) + (0.028TD^{(5)} - 1)) + ((0.525P^{(1)}) + (1.025M^{(2)R(4)}) + (0.055TD^{(5)} - 1))$		ns
O11	$t_{d}(\text{CLK-CSn})$	延迟时间, CLK 上升沿到 CSn 无效边沿	1.8V	$((0.475P^{(1)}) + (0.975N^{(3)R(4)} - 1) - (0.055TD^{(5)} - 1)) + ((0.525P^{(1)}) + (1.025N^{(3)R(4)} - 1) - (0.028TD^{(5)} + 1))$		ns
			3.3V	$((0.475P^{(1)}) + (0.975N^{(3)R(4)} - 1) - (0.055TD^{(5)} - 1)) + ((0.525P^{(1)}) + (1.025N^{(3)R(4)} - 1) - (0.028TD^{(5)} + 1))$		ns
O12	$t_{d}(\text{CLK-D})$	延迟时间, CLK 有效边沿到 D[i:0] 转换 ⁽⁶⁾	1.8V	-1.16	1.25	ns
			3.3V	-1.33	1.51	ns

- (1) P = CLK 周期时间 = SCLK 周期
(2) M = OSPI_DEV_DELAY_REG[D_INIT_FLD]
(3) N = OSPI_DEV_DELAY_REG[D_AFTER_FLD]
(4) R = refclk
(5) TD = PHY_CONFIG_TX_DLL_DELAY_FLD
(6) 对于 OSPI0, [i:0] 中的 i = 7, 对于 OSPI1, [i:0] 中的 i = 3




图 6-104. OSPI 开关特性 - SDR

节 6.10.5.19.1.2.3、节 6.10.5.19.1.2.1、节 6.10.5.19.1.2.2、节 6.10.5.19.1.2.2 和图 6-103 说明了 OSPI DDR 和 SDR 模式的时序要求。

6.10.5.19.1.2.3 OSPI 时序要求 - DDR 模式

表 6-88. OSPI DLL 延迟映射 - DDR 时序模式

模式	OSPI_PHY_CONFIGURATION_REG 位字段	OSPI0	OSPI1
		延迟值	
发送			
1.8V	PHY_CONFIG_TX_DLL_DELAY_FLD	0x54	0x54
3.3V	PHY_CONFIG_TX_DLL_DELAY_FLD	0x55	0x5C
RECEIVE			
1.8V, DQS	PHY_CONFIG_RX_DLL_DELAY_FLD	0x23	0x29
3.3V, DQS	PHY_CONFIG_RX_DLL_DELAY_FLD	0x47	0x42
所有其他模式	PHY_CONFIG_RX_DLL_DELAY_FLD	0x0	0x0

表 6-89. OSPI 时序要求 - DDR 模式

编号	参数	说明	模式	最小值	最大值	单位
O15	$t_{su}(D-LBCLK)$	建立时间, 在有效 LBCLK (DQS) 边沿之前 D[i:0] 有效 ⁽¹⁾	1.8V, 外部电路板环回	0.52		ns
			3.3V, 外部电路板环回	1.97		ns
O16	$t_h(LBCLK-D)$	保持时间, 在有效 LBCLK (DQS) 边沿之后 D[i:0] 有效 ⁽¹⁾	1.8V, 外部电路板环回	1.24 ⁽²⁾		ns
			3.3V, 外部电路板环回	1.44 ⁽²⁾		ns
O17	$t_{su}(D-DQS)$	建立时间, DQS 边沿到 D[i:0] 转换 ⁽¹⁾	1.8V, DQS	-0.46		ns
			3.3V, DQS	-0.66		ns
O18	$t_h(DQS-D)$	保持时间, DQS 边沿到 D[i:0] 转换 ⁽¹⁾	1.8V, DQS	3.59		ns
			3.3V, DQS	8.89		ns

- (1) 对于 OSPI0, [i:0] 中的 i = 7, 对于 OSPI1, [i:0] 中的 i = 3
 (2) 此保持时间要求大于典型闪存器件提供的保持时间。因此, SoC 和闪存器件之间的布线长度必须足够长, 以确保满足 SoC 的保持时间。有关更多详细信息, 请参阅 [OSPI 和 QSPI 电路板设计和布局指南](#)。




图 6-105. OSPI 时序要求 - DDR、外部环回时钟和 DQS

6.10.5.19.1.2.4 OSPI 开关特性 - PHY DDR 模式

编号	参数	说明	模式	最小值	最大值	单位
O1	$t_c(CLK)$	周期时间, CLK	1.8V	19		ns
			3.3V	19		ns
O2	$t_w(CLKL)$	脉冲持续时间, CLK 低电平		((0.475P ⁽¹⁾) - 0.3)		ns
O3	$t_w(CLKH)$	脉冲持续时间, CLK 高电平		((0.475P ⁽¹⁾) - 0.3)		ns

编号	参数	说明	模式	最小值	最大值	单位
O4	$t_{d(\text{CLK-CSn})}$	延迟时间, CSn 有效边沿到 CLK 上升沿	1.8V	$((0.475P^{(1)}) + (0.975M^{(2)R(4)}) + (0.028TD^{(5)}) - 1)$	$((0.525P^{(1)}) + (1.025M^{(2)R(4)}) + (0.055TD^{(5)}) - 1)$	ns
			3.3V	$((0.475P^{(1)}) + (0.975M^{(2)R(4)}) + (0.028TD^{(5)}) - 1)$	$((0.525P^{(1)}) + (1.025M^{(2)R(4)}) + (0.055TD^{(5)}) - 1)$	ns
O5	$t_{d(\text{CLK-CSn})}$	延迟时间, CLK 上升沿到 CSn 无效边沿	1.8V	$((0.475P^{(1)}) + (0.975N^{(3)R(4)}) + (0.055TD^{(5)}) - 1)$	$((0.525P^{(1)}) + (1.025N^{(3)R(4)}) + (0.028TD^{(5)}) - 1)$	ns
			3.3V, OSPI0 DDR TX ; 3.3V, OSPI1 DDR TX	$((0.475P^{(1)}) + (0.975N^{(3)R(4)}) + (0.055TD^{(5)}) - 1)$	$((0.525P^{(1)}) + (1.025N^{(3)R(4)}) + (0.028TD^{(5)}) - 1)$	ns
O6	$t_{d(\text{CLK-D})}$	延迟时间, CLK 有效边沿到 D[i:0] 转换 ⁽⁶⁾	1.8V, OSPI0 DDR TX ; 1.8V, OSPI1 DDR TX	-7.71	-1.56	ns
			3.3V, OSPI0 DDR TX ; 3.3V, OSPI1 DDR TX	-7.71	-1.56	ns

- (1) P = CLK 周期时间 = SCLK 周期
(2) M = OSPI_DEV_DELAY_REG[D_INIT_FLD]
(3) N = OSPI_DEV_DELAY_REG[D_AFTER_FLD]
(4) R = 基准时钟周期时间 (以 ns 为单位)
(5) TD = PHY_CONFIG_TX_DLL_DELAY_FLD
(6) 对于 OSPI0, [i:0] 中的 i = 7, 对于 OSPI1, [i:0] 中的 i = 3




图 6-106. OSPI 开关特性 - DDR

6.10.5.19.2 OSPI0/1 Tap 模式

6.10.5.19.2.1 OSPI0 Tap SDR 时序

表 6-90、图 6-107、表 6-91 和图 6-108 说明了 OSPI0 的时序要求和开关特性 - Tap SDR 模式。

表 6-90. OSPI0/1 时序要求 - Tap SDR 模式

请参阅图 6-107

编号			模式	最小值	最大值	单位
O19	$t_{su}(D-CLK)$	建立时间，在有效 OSPI0/1_CLK 边沿之前 OSPI0/1_D[7:0] 有效	无环回	(15.4 - (0.975T ⁽¹⁾ R ⁽²⁾))		ns
O20	$t_{h}(CLK-D)$	保持时间，在有效 OSPI0/1_CLK 边沿之后 OSPI0/1_D[7:0] 有效	无环回	(- 5.2 + (0.975T ⁽¹⁾ R ⁽²⁾))		ns

(1) T = OSPI_RD_DATA_CAPTURE_REG[DELAY_FLD]

(2) R = 基准时钟周期时间 (以 ns 为单位)




图 6-107. OSPI0/1 时序要求 - Tap SDR，无环回

表 6-91. OSPI0/1 开关特性 - Tap SDR 模式

请参阅图 6-108

编号	参数		模式	最小值	最大值	单位
O7	$t_{c}(\text{CLK})$	周期时间, OSPI0/1_CLK		20		ns
O8	$t_{w}(\text{CLKL})$	脉冲持续时间, OSPI0/1_CLK 低电平		$((0.475P^{(1)}) - 0.3)$		ns
O9	$t_{w}(\text{CLKH})$	脉冲持续时间, OSPI0/1_CLK 高电平		$((0.475P^{(1)}) - 0.3)$		ns
O10	$t_{d}(\text{CSn-CLK})$	延迟时间, OSPI0/1_CSn[3:0] 有效边沿到 OSPI0/1_CLK 上升沿		$((0.475P^{(1)}) + (0.975M^{(2)}R^{(4)} - 1))$	$((0.525P^{(1)}) + (1.025M^{(2)}R^{(4)} + 1))$	ns
O11	$t_{d}(\text{CLK-CSn})$	延迟时间, OSPI0/1_CLK 上升沿到 OSPI0/1_CSn[3:0] 无效边沿		$((0.475P^{(1)}) + (0.975N^{(3)}R^{(4)} - 1))$	$((0.525P^{(1)}) + (1.025N^{(3)}R^{(4)} + 1))$	ns
O12	$t_{d}(\text{CLK-D})$	延迟时间, OSPI0/1_CLK 有效边沿到 OSPI0/1_D[7:0] 转换		-2	2	ns

- (1) P = CLK 周期时间 = SCLK 周期 (以 ns 为单位)
(2) M = OSPI_DEV_DELAY_REG[D_INIT_FLD]
(3) N = OSPI_DEV_DELAY_REG[D_AFTER_FLD]
(4) R = 基准时钟周期时间 (以 ns 为单位)




图 6-108. OSPI0/1 开关特性 - Tap SDR, 无环回

6.10.5.19.2.2 OSPI0 Tap DDR 时序

表 6-92、图 6-109、表 6-93 和图 6-110 展示了 OSPI0 的时序要求和开关特性 - Tap DDR 模式。

表 6-92. OSPI0/1 时序要求 - Tap DDR 模式

请参阅图 6-109

编号		模式	最小值	最大值	单位
O13	$t_{su}(D-CLK)$	建立时间，在有效 OSPI0/1_CLK 边沿之前 OSPI0/1_D[7:0] 有效	(17.04 - (0.975T ⁽¹⁾ R ⁽²⁾))		ns
O14	$t_h(CLK-D)$	保持时间，在有效 OSPI0/1_CLK 边沿之后 OSPI0/1_D[7:0] 有效	(- 3.16 + (0.975T ⁽¹⁾ R ⁽²⁾))		ns

(1) T = OSPI_RD_DATA_CAPTURE_REG[DELAY_FLD]

(2) R = 基准时钟周期时间 (以 ns 为单位)




图 6-109. OSPI0/1 时序要求 - Tap DDR，无环回

表 6-93. OSPI0/1 开关特性 - Tap DDR 模式

请参阅图 6-110

编号	参数	模式	最小值	最大值	单位
O1	$t_{c}(\text{CLK})$	周期时间, OSPI0/1_CLK	40		ns
O2	$t_{w}(\text{CLKL})$	脉冲持续时间, OSPI0/1_CLK 低电平	$((0.475P^{(1)}) - 0.3)$		ns
O3	$t_{w}(\text{CLKH})$	脉冲持续时间, OSPI0/1_CLK 高电平	$((0.475P^{(1)}) - 0.3)$		ns
O4	$t_{d}(\text{CSn-CLK})$	延迟时间, OSPI0/1_CSn[3:0] 有效边沿到 OSPI0/1_CLK 上升沿	$((0.475P^{(1)}) + ((0.975M^{(2)}R^{(4)}) - 1))$	$((0.525P^{(1)}) + (1.025M^{(2)}R^{(4)}) + 1)$	ns
O5	$t_{d}(\text{CLK-CSn})$	延迟时间, OSPI0/1_CLK 上升沿到 OSPI0/1_CSn[3:0] 无效边沿	$((0.475P^{(1)}) + (0.975N^{(3)}R^{(4)}) - 1)$	$((0.525P^{(1)}) + (1.025N^{(3)}R^{(4)}) + 1)$	ns
O6	$t_{d}(\text{CLK-D})$	延迟时间, OSPI0/1_CLK 有效边沿到 OSPI0/1_D[7:0] 转换	$(-5.04 + (0.975(T^{(5)} + 1)R^{(4)} - (0.525P^{(1)})))$	$(3.64 + (1.025(T^{(5)} + 1)R^{(4)} - (0.475P^{(1)})))$	ns

- (1) P = CLK 周期时间 = SCLK 周期 (以 ns 为单位)
(2) M = OSPI_DEV_DELAY_REG[D_INIT_FLD]
(3) N = OSPI_DEV_DELAY_REG[D_AFTER_FLD]
(4) R = 基准时钟周期时间 (以 ns 为单位)
(5) T = OSPI_RD_DATA_CAPTURE_REG[DDR_READ_DELAY_FLD]




图 6-110. OSPI0/1 开关特性 - Tap DDR, 无环回

6.10.5.20 OLDI

6.10.5.20.1 OLDI 开关特性

编号	参数	模式	最小值	最大值	单位
O1	LVDS 低电平到高电平转换时间最大值	IOSET1	0.18	0.5	ns
O2	LVDS 高电平到低电平转换时间最大值	IOSET1	0.18	0.5	ns
O3	发送器输出位宽最小值	IOSET1	1	1	UI
O4	发送器脉冲位置 - 归一化	IOSET1	0.25	0.75	ns
O5	位 7:0 脉冲位置上的发送器脉冲位置变化	IOSET1	-0.06	0.06	ns
O6	TxOut 通道间偏斜	IOSET1		110	ns
O7	发送器周期期间抖动	IOSET1	0.028	0.035	ns
O8	输入总抖动容差 (包括数据到时钟偏斜、脉冲位置变化)	IOSET1		0.25	ns




图 6-111. OLDI 发送器脉冲位置




图 6-112. OLDI 数据输出抖动




图 6-113. LVDS 输出转换次数

有关更多信息，请参阅器件 TRM 的外设一章中的显示子系统 (DSS) 和外设一节。

6.10.5.21 PCIe

PCI-Express 子系统符合 PCIe® 基础规范修订版 4.0。有关时序详细信息，请参阅规范。

如需进一步详细了解器件外设组件快速互连的特性和其他说明信息，请参阅信号说明和详细说明中的相应小节。

有关更多信息，请参阅器件 TRM 的外设一章中的外设组件快速互连 (PCIe) 子系统一节。

6.10.5.22 计时器

如需进一步详细了解器件计时器的特性和其他说明信息，请参阅信号说明和详细说明中的相应小节。

表 6-94 表示计时器时序条件。

表 6-94. 计时器时序条件

参数	说明	模式	最小值	最大值	单位
输入条件					
SR_i	输入压摆率	捕获	0.5	5	V/ns
输出条件					
C_L	输出负载电容	PWM	2	10	pF

节 6.10.5.22.1、节 6.10.5.22.2 和图 6-114 说明了计时器的时序和开关特性。

6.10.5.22.1 计时器的时序要求

编号	参数	说明	模式	最小值	最大值	单位
T1	$t_{w(TINPH)}$	脉冲持续时间, 高电平	捕获	$2.5 + 4P^{(1)}$		ns
T2	$t_{w(TINPL)}$	脉冲持续时间, 低电平	捕获	$2.5 + 4P^{(1)}$		ns

(1) P = 功能时钟周期 (以 ns 为单位)。

6.10.5.22.2 计时器的开关特性

编号	参数	说明	模式	最小值	最大值	单位
T3	$t_{w(TOOUTH)}$	脉冲持续时间, 高电平	PWM	$-2.5 + 4P^{(1)}$		ns
T4	$t_{w(TOOUTL)}$	脉冲持续时间, 低电平	PWM	$-2.5 + 4P^{(1)}$		ns

(1) P = 功能时钟周期 (以 ns 为单位)。




图 6-114. 计时器时序

有关更多信息, 请参阅器件 TRM 的外设一章中的 *计时器* 一节。

6.10.5.23 UART

如需进一步详细了解器件通用异步接收器/发送器的特性和其他说明信息, 请参阅 [信号说明](#) 和 [详细说明](#) 中的相应小节。

表 6-95 表示 UART 时序条件。

表 6-95. UART 时序条件

参数	说明	最小值	最大值	单位
输入条件				
SR_i	输入压摆率	0.5	5	V/ns
输出条件				
C_L	输出负载电容	1	$30^{(1)}$	pF

(1) 该值表示绝对最大负载电容。随着 UART 波特率的增加, 可能需要将负载电容减小到小于此最大限制的值, 以便为连接的器件提供足够的时序裕度。输出上升/下降时间随着容性负载的增加而增加, 这会减少数据对所连接器件的接收器有效的的时间。因此, 了解连接器件在

工作波特率下所需的最短数据有效时间非常重要。然后使用器件 IBIS 模型来验证 UART 信号上的实际负载电容是否不会将上升/下降时间增加到超出所连接器件的最小数据有效时间的点。

节 6.10.5.23.1、节 6.10.5.23.2 和图 6-115 说明了 UART 接口的时序要求和开关特性。

6.10.5.23.1 UART 的时序要求

编号	参数	说明	模式	最小值	最大值	单位
4	$t_{w(\text{rxd})}$	脉冲宽度, 接收数据位高电平或低电平		0.95U ⁽¹⁾ (2)	1.05U ⁽¹⁾ (2)	ns
5	$t_{w(\text{rxds})}$	脉冲宽度, 接收开始位低电平		0.95U ⁽¹⁾ (2)		ns

(1) $U = \text{UART 波特时间} = 1/\text{编程波特率}$

(2) 该值定义了数据有效时间, 其中要求输入电压高于 V_{IH} 或低于 V_{IL} 。

6.10.5.23.2 UART 开关特性

编号	参数	说明	最小值	最大值	单位
	$f_{(\text{baud})}$	最大可编程波特率		12	Mbps
2	$t_{w(\text{TX})}$	脉冲宽度, 发送数据位高电平或低电平	$U - 2^{(1)}$	$U + 2^{(1)}$	ns
3	$t_{w(\text{RTS})}$	脉冲宽度, 发送起始位高电平或低电平	$U - 2^{(1)}$		ns

(1) $U = \text{UART 波特时间} = 1/\text{编程波特率}$




图 6-115. UART 时序

有关更多信息, 请参阅器件 TRM 的外设一章中的通用异步接收器/发送器 (UART) 一节。

6.10.5.24 USB

USB 2.0 子系统符合通用串行总线 (USB) 规范修订版 2.0。有关时序详细信息, 请参阅规范。

USB 3.1 GEN1 双角色设备子系统符合通用串行总线 (USB) 3.1 规范修订版 1.0 的要求。有关时序详细信息, 请参阅规范。

如需进一步详细了解器件通用串行总线子系统 (USB) 的特性和其他说明信息, 请参阅信号说明和详细说明中的相应小节。

6.10.6 仿真和调试

6.10.6.1 布线

表 6-96. 布线时序条件

参数	最小值	最大值	单位
输出条件			
C_L	输出负载电容	2	5 pF
PCB 连接要求			


表 6-96. 布线时序条件 (续)

参数	最小值	最大值	单位
t_d (Trace Mismatch)	所有布线之间的传播延迟不匹配	200	ps

表 6-97 和图 6-116 假设在建议运行条件和电气特性条件下进行测试。

表 6-97. 布线开关特性

编号	参数	最小值	最大值	单位
1.8V 模式				
DBTR1	t_c (TRC_CLK)	TRC_CLK 周期时间	6.50	ns
DBTR2	t_w (TRC_CLKH)	脉冲宽度, TRC_CLK 高电平	2.50	ns
DBTR3	t_w (TRC_CLKL)	脉冲宽度, TRC_CLK 低电平	2.50	ns
DBTR4	t_{osu} (TRC_DATAV-TRC_CLK)	输出建立时间, TRC_DATA 到 TRC_CLK 边沿有效的时间	0.81	ns
DBTR5	t_{oh} (TRC_CLK-TRC_DATAI)	输出保持时间, TRC_CLK 边沿到 TRC_DATA 无效	0.81	ns
DBTR6	t_{osu} (TRC_CTLV-TRC_CLK)	输出建立时间, TRC_CTL 到 TRC_CLK 边沿有效的时间	0.81	ns
DBTR7	t_{oh} (TRC_CLK-TRC_CTLI)	输出保持时间, TRC_CLK 边沿到 TRC_CTL 无效	0.81	ns
3.3V 模式				
DBTR1	t_c (TRC_CLK)	TRC_CLK 周期时间	9.75	ns
DBTR2	t_w (TRC_CLKH)	脉冲宽度, TRC_CLK 高电平	4.13	ns
DBTR3	t_w (TRC_CLKL)	脉冲宽度, TRC_CLK 低电平	4.13	ns
DBTR4	t_{osu} (TRC_DATAV-TRC_CLK)	输出建立时间, TRC_DATA 到 TRC_CLK 边沿有效的时间	1.22	ns
DBTR5	t_{oh} (TRC_CLK-TRC_DATAI)	输出保持时间, TRC_CLK 边沿到 TRC_DATA 无效	1.22	ns
DBTR6	t_{osu} (TRC_CTLV-TRC_CLK)	输出建立时间, TRC_CTL 到 TRC_CLK 边沿有效的时间	1.22	ns
DBTR7	t_{oh} (TRC_CLK-TRC_CTLI)	输出保持时间, TRC_CLK 边沿到 TRC_CTL 无效	1.22	ns



SPRSP08_Debug_01

图 6-116. 布线开关特性

6.10.6.2 JTAG

如需进一步详细了解器件 IEEE 1149.1 标准测试访问端口的特性和其他说明信息, 请参阅[信号说明](#)和[详细说明](#)中的相应小节。

备注

JTAG 信号拆分到器件上的两个 IO 电源域中。仅当两个 IO 电源域在相同的电压下运行并且电平转换器未插入到信号路径中时，本节中定义的时序参数才适用。在不同的电压下运行两个 IO 电源域时，以下时序参数的值未定义，因为当一些器件 IO 缓冲器在 1.8V 电压下运行，而另一些在 3.3V 电压下运行时，通过这些 IO 缓冲器的传播延迟会有所不同。这实际上降低了超出本节中所定义的值时序裕度。当两个 IO 电源域在不同电压下运行时，JTAG 接口仍应该能正常工作，但前提是系统设计人员实施了适当的电平转换器，并降低了工作频率以适应在不同电压下运行的电平转换器和 IO 缓冲器插入的额外延迟。

表 6-98. JTAG 时序条件

参数		最小值	最大值	单位
输入条件				
SR _i	输入压摆率	0.50	2.00	V/ns
输出条件				
C _L	输出负载电容	5	15	pF
PCB 连接要求				
t _d (Trace Delay)	每条引线的传播延迟	83.5	1000 ⁽¹⁾	ps
t _d (Trace Mismatch Delay)	所有布线之间的传播延迟不匹配		100	ps

(1) 与 JTAG 信号引线相关的最大传播延迟对最大 TCK 工作频率有显著的影响。可以将跟踪延迟增加到超过该值，但必须降低 TCK 的工作频率以解决额外的跟踪延迟。

6.10.6.2.1 JTAG 电气数据和时序

节 6.10.6.2.1.1 节 6.10.6.2.1.2 和图 6-117 假设在建议运行条件和电气特性条件下进行测试。

6.10.6.2.1.1 JTAG 时序要求

请参阅图 6-117

编号	参数	描述	最小值	最大值	单位
J1	t _c (TCK)	最小周期时间, TCK	46.5 ⁽¹⁾		ns
J2	t _w (TCKH)	最小脉冲宽度, TCK 高电平	18.6 ⁽²⁾		ns
J3	t _w (TCKL)	最小脉冲宽度, TCK 低电平	18.6 ⁽²⁾		ns
J4	t _{su} (TDI-TCK)	最小输入建立时间, TDI 有效到 TCK 高电平	4.5		ns
	t _{su} (TMS-TCK)	最小输入建立时间, TMS 有效到 TCK 高电平	4.5		ns
J5	t _h (TCK-TDI)	最小输入保持时间, 从 TCK 高电平到 TDI 有效	2		ns
	t _h (TCK-TMS)	最小输入保持时间, 从 TCK 高电平到 TMS 有效	2		ns

(1) 最大 TCK 工作频率假定所连接的调试器具有以下时序要求和开关特性。如果调试器超出任何这些假设，则必须降低 TCK 的工作频率以提供适当的时序裕度。

- 相对于 TCK 上升沿的最小 TDO 建立时间为 4.6 ns
- 相对于 TCK 下降沿, TDI 和 TMS 输出延迟范围为 -16.5 ns 至 14.0 ns

(2) P = TCK 周期时间 (以 ns 为单位)

6.10.6.2.1.2 JTAG 开关特性

请参阅图 6-117

编号	参数	描述	最小值	最大值	单位
J6	t _d (TCKL-TDOI)	最小延迟时间, TCK 低电平到 TDO 无效	0		ns
J7	t _d (TCKL-TDOV)	最大延迟时间, TCK 低电平到 TDO 有效		12	ns

1. JTAG 信号拆分到器件上的两个 IO 电源域中。仅当两个 IO 电源域在相同的电压下运行时，此表中定义的时序参数才适用。在不同的电压下运行两个 IO 电源域时，这些时序参数的值未定义，因为当一些器件 IO 缓冲器在 1.8V 电压下运行，而另一些在 3.3V 电压下运行时，通过这些 IO 缓冲器的传播延迟会有所不同。这实际上

降低了超出此表中所定义的值时序裕度。当两个 IO 电源域在不同电压下运行时，JTAG 接口仍应该能正常工作，但前提是系统设计人员实施了适当的电平转换器，并降低了工作频率以适应在不同电压下运行的电平转换器和 IO 缓冲器插入的额外延迟。




图 6-117. JTAG 时序要求和开关特性

7 详细说明

7.1 概述

AM69、AM69A 处理器系列基于不断发展的 Jacinto 7 架构，面向 ADAS 和自动驾驶车辆 (AV) 应用，基于 TI 十多年领航 ADAS 处理器市场所积累的广泛市场知识而构建。AM69、AM69A 以业界卓越的功耗/性能比为传统和深度学习算法提供高性能计算，并具有很高的系统集成度，从而使集中式 ECU 或独立传感器中支持多种传感器模式的高级汽车平台实现可扩展性和更低的成本。关键内核包括具有标量和矢量内核的下一代 DSP、专用深度学习和传统算法加速器、用于通用计算的最新 Arm 和 GPU 处理器、集成式下一代成像子系统 (ISP)、视频编解码器、以太网集线器以及隔离式 MCU 岛。所有这些都由汽车级安全硬件加速器提供保护。

备注

有关超集器件片上系统 (SoC) 的特性、子系统和架构的更多信息，请参阅器件 TRM。

7.2 功能方框图

图 7-1 是器件的功能方框图。

备注

要了解 TI 软件开发套件 (SDK) 目前支持哪些器件功能，请参阅 [AM69 软件构建表 \(PROCESSOR-SDK-AM69\)](#) 和 [AM69A 软件构建表 \(PROCESSOR-SDK-AM69A\)](#)。




图 7-1. 功能方框图

7.3 处理器子系统

7.3.1 Arm Cortex-A72

该器件实现了一个集成在计算集群内部以及其他模块中的双核 Arm® Cortex®-A72 MPU。Cortex-A72 内核是通用处理器，可用于运行客户应用程序。

A72SS 基于 Arm Cortex-A72 MPCore (A72 集群) 构建，后者由 Arm 提供并由 TI 配置。该处理器基于对称多处理器 (SMP) 架构，因此可提供高性能以及出色的电源管理和调试功能。

A72 处理器是一款多发射乱序超标量执行引擎，具有集成的 L1 指令和数据高速缓存，与 Armv8-A 架构兼容。Armv8-A 架构提供了许多新功能。这些新功能包括 64 位数据处理、扩展虚拟寻址和 64 位通用寄存器。

有关更多信息，请参阅器件 TRM 的 *处理器和加速器* 一章中的 *双 A72 MPU 子系统* 一节。

7.3.2 Arm Cortex-R5F

MCU_ARMSS 是 Arm® Cortex®-R5F 处理器的双核实现，配置为进行分离/锁定操作。它还包括附带的存储器 (L1 高速缓存和紧密耦合存储器)、标准 Arm® CoreSight™ 调试和布线架构、集成式矢量中断管理器 (VIM)、ECC 聚合器以及支持协议转换和地址转换的各种包装器，以便于集成到 SoC。

有关更多信息，请参阅器件 TRM 的 *处理器和加速器* 一章中的 *双 R5F MCU 子系统* 一节。

7.3.3 DSP C71x

TMS320C71x 是下一代定点和浮点 DSP 平台。C71x DSP 是德州仪器 (TI) DSP 系列中的新内核。C71x DSP 支持矢量信号处理，与 C6x DSP 系列相比，能够在执行各种通用信号处理任务时显著提升 DSP 处理能力。此外，C71x 还提供多种专用函数，可将目标功能加快 30 倍以上。除了扩展矢量处理能力外，新型 C71x 内核还集成了高级技术，可提高控制代码效率并简化编程，例如分支预测、受保护的流水线、精确异常和虚拟存储器管理。

有关更多信息，请参阅器件 TRM 的 *处理器和加速器* 一章中的 *C71x DSP 子系统* 一节。

7.4 加速器和协处理器

7.4.1 GPU

图形处理单元 (GPU) 可以加快三维 (3D) 和二维 (2D) 图形和计算应用的速度。

GPU 模块是一种可扩展架构，能够高效地同时处理多种不同的工作负载：

- 3D 图形工作负载，其中涉及顶点数据和像素数据处理以渲染 3D 场景。
- 2D 图形工作负载，其中涉及像素数据处理以渲染 2D 对象。
- 计算应用工作负载，其中涉及通用数据处理。

有关更多信息，请参阅器件 TRM 的 *处理器和加速器* 一章中的 *图形加速器 (GPU)* 一节。

7.4.2 VPAC

视觉预处理加速器 (VPAC) 是一组常见的视觉基元功能，用于执行存储器到存储器 (M2M) 像素数据处理任务，例如：色彩处理和增强、噪声滤波、宽动态范围 (WDR) 处理、镜头失真校正、用于去扭曲的像素重映射、动态缩放生成、动态金字塔生成。VPAC 从主 SoC 处理器 (ARM、DSP 等) 卸载这些常见任务，以便这些 CPU 可用于差异化的高级算法。VPAC 用于通过在时分复用模式下工作来支持多个摄像头。VPAC 可用作视觉处理的前端，执行帧/标度的准备以供 SoC 内的其他视觉加速器或处理器内核进行进一步的处理。

有关更多信息，请参阅器件 TRM 的 *处理器和加速器* 一章中的 *视觉预处理加速器 (VPAC)* 一节。

7.4.3 DMPAC

深度和运动感知加速器 (DMPAC) 是一种高能效的硬件加速器，可根据摄像头输入计算密集立体深度图 (深度) 和密集光流矢量 (运动)。

基于图像/视频传感器的环境感知 (也称为“场景理解”) 是汽车、工业和消费电子领域许多新兴应用的核心。通常情况下，这涉及通过分析一个或多个相关输入视频流，检测场景中的所有物体及其相对于观察者或汽车的 3D 位置和运动。为执行这些任务，需使用各种计算机视觉算法。

从图像中获取 3D 深度的一种非常可靠的方法是在立体环境中使用两个摄像头，这两个摄像头具有已知的相对位置和摄像头参数。通过分析从两个不同的摄像头方位/视角捕获的同一场景的两幅图像，即可找出图像中每个像素位置之间的差异。这称为立体视差图。根据每个像素的视差值，可以通过三角测量算法获取其所属物体/空间的 3D 位置。

另一方面，通过分析单个摄像头在两个不同时间实例 (即视频中的两个时间帧) 捕获的两个图像，可以确定过去帧中的每个像素在未来帧中移动到的位置。这称为光流矢量。每个像素位置的光流矢量可用于获取场景的 3D 结构、识别移动物体并确定其相对运动速度和方向。

DMPAC 专用于上述图像处理任务。立体和光流处理分为两个顶级子块：密集光流 (DOF) 引擎和立体视差引擎 (SDE)。DOF 和 SDE 块共享一个通用的共享本地存储器、DMA、外部消息传递和控制基础结构。

有关更多信息，请参阅器件 TRM 的 *处理器和加速器* 一章中的 *深度和运动感知加速器 (DMPAC)* 一节。

7.5 其他子系统

7.5.1 MSMC

多核共享存储器控制器 (MSMC) 构成计算集群 (COMPUTE_CLUSTER0) 的核心, 可提供与所有连接的处理元件和系统其余部分之间的高带宽资源访问。MSMC 用作计算集群的数据移动主干。

有关更多信息, 请参阅器件 TRM 的 *器件配置* 一章中的 *多核共享存储器控制器 (MSMC)* 一节。

7.5.2 NAVSS

7.5.2.1 NAVSS0

主 SoC 导航器子系统 (NAVSS0) 包含 DMA/队列管理组件: UDMA 和环形加速器 (UDMASS)、外设 (模块子系统 [MODSS])、虚拟化转换 (VirtSS) 和北桥 (NBSS)。

7.5.2.2 MCU_NAVSS

MCU 导航器子系统 (MCU NAVSS) 具有主 NAVSS 模块子集, 并在 MCU 域中实例化。

MCU 导航器子系统包含 DMA/队列管理组件: UDMA 和环形加速器 (UDMASS) 以及外设 (模块子系统 [MODSS])。

有关更多信息, 请参阅器件 TRM 中的 *主导航器子系统 (NAVSS)* 和 *MCU 导航器子系统 (MCU NAVSS)* 两节。

7.5.3 PDMA 控制器

外设 DMA 是一种简单的 DMA, 其架构专为满足外设的数据传输需求而设计, 外设使用通过标准非相干总线结构访问的存储器映射寄存器来执行数据传输。PDMA 模块旨在靠近一个或多个需要外部 DMA 进行数据移动的外设, 其架构旨在通过使用 VBUSP 接口并仅支持静态配置的传输请求 (TR) 操作来降低成本。

PDMA 仅负责执行与外设本身交互的数据移动事务。从给定外设读取的数据由 PDMA 源通道打包到 PSI-L 数据流中, 然后将其发送到远程对等 UDMA-P 目标通道, 然后由该通道将数据移动到存储器中。同样, 远程 UDMA-P 源通道从存储器中获取数据, 并通过 PSI-L 将其传输到对等 PDMA 目标通道, 然后由 PSI-L 执行对外设的写入操作。

PDMA 架构特意采用异构结构 (UDMA-P + PDMA), 以适当调整系统中每个点的数据传输复杂性, 以满足传入或传出的任何内容的要求。外设通常基于 FIFO, 不需要超出其 FIFO 尺寸要求的多维传输, 因此 PDMA 传输引擎保持简单, 仅具有几个维度 (通常用于样本大小和 FIFO 深度)、硬编码地址映射和简单的触发功能。

PDMA 内提供多个源通道和目标通道, 允许同时进行多个传输操作。DMA 控制器维护每个通道的状态信息, 并在通道之间采用轮询调度以共享底层 DMA 硬件。

有关更多信息, 请参阅器件 TRM 的 *DMA 控制器* 一章中的 *PDMA 控制器* 一节。

7.5.4 电源

该器件需要 6 种电源类型和 1 种内部 LDO 连接类型, 请参阅 [电源信号说明](#)

- 数字 IO 电压
- 数字低电压
- 数字 AVS 电压
- 模拟 PHY 和 CLK 电压
- 模拟低电压
- 电子保险丝编程电压
- LDO 大容量滤波电容器

常见的器件电源输入类型可以分组到电源轨中。所有电源轨都必须由专门设计用于支持最严格的电源电压规格和总负载电流需求的电源提供。已定义的两个建议配电网 (PDN) 可以组合或隔离 MCU 域和 Main 域 (请参阅 *电源映射*)。

在某些系统中可能不需要一些电源输入。在这种情况下，除了 VPP_CORE 和 VPP_MCU 外，所有未使用的电源输入都必须连接到具有适当电压电平的有效电源轨，以确保器件可靠性（请参阅[建议运行条件](#)）。以下示例可供参考：

1. 如果未使用“MCU 岛”安全监测器或“仅 MCU”低功耗处理，则可以将 VDD_MCU 电源与具有兼容工作电压规格的 VDD_CORE 电源组合起来。
2. 如果不需要 UHS-I SD 卡或 USB2.0 接口，则可以将 VDDSHV5 (MMC1 接口) 和 VDDA_USB_3P3 (USB PHY 接口) 与 VDD_IO_3V3 数字 IO 电源轨组合起来。
3. 如果使用通用器件类型，则不需要电子保险丝编程电压 VPP_CORE 和 VPP_MCU，而应使其保持未连接状态。

7.5.5 外设

7.5.5.1 ADC

模数转换器 (ADC) 模块包含一个单通道 12 位 ADC。这个 ADC 可以复用为 8 个模拟输入 (通道) 中的任何一个。

有关更多信息，请参阅器件 TRM 的外设一章中的[模数转换器 \(ADC\)](#)一节。

7.5.5.2 ATL

HD Radio™ 应用会使用音频跟踪逻辑 (ATL) 使数字音频输出与基带时钟同步。通常情况下，同样的这一 IP 也可用于跟踪两个基准信号之间的误差 (例如帧同步)，并生成调制时钟输出 (使用软件控制的周期窃取)，使其平均达到某个所需的频率。此过程可用作异步采样率转换算法的硬件辅助。

有关更多信息，请参阅器件 TRM 的外设一章中的[音频跟踪逻辑 \(ATL\)](#)一节。

7.5.5.3 CSI

7.5.5.3.1 摄像头流媒体接口接收器 (CSI_RX_IF) 和 MIPI DPHY 接收器 (DPHY_RX)

通过集成 CSI_RX_IF 模块，该器件可以将视频输入从多个摄像头流式传输到图像处理加速器 (VPAC) 或内部存储器。也可以通过发送器 CSI (CSI_TX_IF) 重新发送视频输入以用于调试和测试。

有关更多信息，请参阅器件 TRM 的外设一章中的[摄像头流媒体接口 \(CSI\)](#)一节。

7.5.5.3.2 摄像头流媒体接口发送器 (CSI_TX_IF)

通过集成 CSI_TX_IF 模块，该器件可从存储器流式传出视频数据，或从 CSI 接收器重新发送视频数据作为可选环回输出以用于诊断、调试和测试。

有关更多信息，请参阅器件 TRM 的外设一章中的[摄像头流媒体接口 \(CSI\)](#)一节。

7.5.5.4 CPSW2G

双端口千兆位以太网 MAC (MCU_CPSW0) 子系统为器件提供以太网数据包通信，并按类似的方式配置为以太网交换机。MCU_CPSW0 具有简化千兆位媒体独立接口 (RGMII)、简化媒体独立接口 (RMII) 以及用于物理层器件 (PHY) 管理的管理数据输入/输出 (MDIO) 接口。

有关更多信息，请参阅器件 TRM 的外设一章中的[千兆位以太网交换机 \(CPSW0\)](#)一节。

7.5.5.5 CPSW9G

9 端口千兆位以太网交换机 (CPSW0) 子系统为器件提供以太网数据包通信，并可配置为以太网交换机。CPSW0 具有串行千兆位媒体独立接口 (SGMII)、简化千兆位媒体独立接口 (RGMII)、简化媒体独立接口 (RMII) 以及用于物理层器件 (PHY) 管理的管理数据输入/输出 (MDIO) 接口。

有关更多信息，请参阅器件 TRM 的外设一章中的[千兆位以太网交换机 \(MCU_CPSW0\)](#)一节。

7.5.5.6 DCC

双时钟比较器 (DCC) 用于确定应用程序执行期间时钟信号的精度。具体而言, DCC 旨在检测相对于预期时钟频率的漂移。可以根据每个应用程序的计算结果对所需精度进行编程。DCC 使用另一个输入时钟作为基准来测量可选时钟源的频率。

有关更多信息, 请参阅器件 TRM 的外设一章中的 *双时钟比较器 (DCC)* 一节。

7.5.5.7 DDRSS

此器件中的 DDR 子系统包含 DDR 控制器、DDR PHY 和包装器逻辑, 用于将这些块集成到器件中。DDR 子系统被称为 DDRSS0, 用于提供与外部 SDRAM 器件的接口, 这些器件可用于存储程序或数据。DDRSS0 通过 MSMC 访问, 而不是直接通过系统互连访问。

有关更多信息, 请参阅器件 TRM 的外设一章中的 *DDR 子系统 (DDRSS)* 一节。

7.5.5.8 DSS

DSS 是一个灵活的合成型显示子系统, 支持多个高分辨率显示输出。此系统由一个显示控制器 (DISPC) 和一个帧缓冲器解压缩内核 (FBDC) 组成。DISPC 对于其每个显示输出均支持多层混合和透明度。DISPC 还支持具有缩放功能的回写流水线, 旨在实现存储器到存储器的合成和/或捕获用于以太网视频编码的显示输出。

有关更多信息, 请参阅器件 TRM 的外设一章中的 *显示子系统 (DSS)* 一节。

7.5.5.8.1 DSI

MIPI DSI v1.3.1 控制器 (DSITX) 采用了 MIPI DSI 1.3 标准所需的流仲裁和低级协议层功能。它在单链路配置中支持最多 4 个 2.5Gbps D-PHY 数据通道, 并按具体用例 (1、2、3 或 4 通道) 处理字节通道映射。附带的 DSI (物理层) D-PHY 模块 (DPHYTX) 采用一个四通道 MIPI D-PHY 发送器来提供视频输出连接功能。

有关更多信息, 请参阅器件 TRM 的外设一章中的 *显示子系统 (DSS)* 和 *显示外设* 一节。

7.5.5.8.2 eDP

符合 VESA DP1.4/eDP1.4 标准的发送器主机控制器 (EDP) 可以通过 4 通道配套串行器/解串器模块输出多达 4 个视频流 (通过多流传输/MST) 和一个音频流。它提供高达 25.92Gbps 的应用带宽。一个附加的 eDP (物理层) 辅助 PHY (AUXPHY) 模块实现了一个双端接差分对, 从而满足在长 (15m) 电缆上实现 1Mbps 数据速率的需求。

有关更多信息, 请参阅器件 TRM 的外设一章中的 *显示子系统 (DSS)* 和 *显示外设* 一节。

7.5.5.9 eCAP

增强型捕捉 (ECAP) 模块可用于:

- 音频输入的采样速率测量
- 测量旋转机械的速度 (例如, 通过霍尔传感器感应齿状链轮)
- 位置传感器脉冲之间的持续时间测量
- 脉冲序列信号的周期和占空比测量
- 解码来自占空比编码电流/电压传感器的电流或电压振幅

有关更多信息, 请参阅器件 TRM 的外设一章中的 *增强型捕获 (ECAP) 模块* 一节。

7.5.5.10 EPWM

有效的 PWM 外设必须能够以最小的 CPU 开销或干预生成复杂的脉冲宽度波形。该外设需要高度可编程且非常灵活, 同时易于理解和使用。此处介绍的 EPWM 单元通过在每个 PWM 通道的基础上分配所有需要的计时和控制资源来满足这些要求。避免了交叉耦合或资源共享; 相反, EPWM 由具有独立资源的较小单通道模块构建而成, 并且可以根据需要一起运行以形成系统。该模块化方法形成了正交架构, 并提供了更透明的外设结构视图, 帮助用户快速了解其运行原理。

在进一步的说明中, 信号或模块名称中的字母 x 用于指示器件上的通用 EPWM 实例。例如, 输出信号 EPWMxA 和 EPWMxB 指来自 EPWM_x 实例的输出信号。因此, EPWM1A 和 EPWM1B 属于 EPWM1, EPWM2A 和 EPWM2B 属于 EPWM2, 依此类推。

此外，EPWM 集成允许将该同步方案扩展至捕获外设模块 (ECAP)。模块的数量取决于器件并基于目标应用需求。模块也可以独立运行。

有关更多信息，请参阅器件 TRM 的外设一章中的 *增强型脉宽调制 (EPWM) 模块* 一节。

7.5.5.11 ELM

错误定位模块 (ELM) 与 GPMC 一起使用。读取 NAND 闪存页面时动态生成并存储在 GPMC 寄存器中的伴随多项式被传递到 ELM。然后，主机处理器可以通过翻转 ELM 错误位置输出指向的位来纠正数据块。

从 NAND 闪存读取数据时，需要进行一定程度的纠错。对于没有内部校正功能的 NAND 模块 (有时称为裸 NAND)，校正过程由存储器控制器执行。ELM 还可用于支持并行 NOR 闪存或 NAND 闪存。

有关更多信息，请参阅器件 TRM 的外设一章中的 *错误定位模块 (ELM)* 一节。

7.5.5.12 ESM

错误信令模块 (ESM) 将整个器件中的安全相关事件和/或错误聚合到一个位置。它可以向处理器发出低优先级和高优先级中断信号，以处理安全事件和/或操纵 I/O 错误引脚，向外部硬件发出已发生错误的信号。因此，外部控制器能够使器件复位或使系统保持在安全、已知的状态。

有关更多信息，请参阅器件 TRM 的外设一章中的 *错误信令模块 (ESM)* 一节。

7.5.5.13 eQEP

增强型正交编码器脉冲 (EQEP) 外设用于与线性或旋转增量编码器进行直接连接，以便获取高性能运动和位置控制系统中使用的旋转机器的位置、方向和速度信息。增量编码器的盘上刻有单轨槽图案。这些槽形成暗线和亮线交替的图案。盘计数定义为每转出现的暗线/亮线对的数量 (每转线数)。通常，添加第二个轨道，每转一次生成一个信号 (索引信号: QEPI)，可用于指示绝对位置。编码器制造商使用不同的术语 (例如索引、标记、初始位置和零基准) 来标识索引脉冲。

有关更多信息，请参阅器件 TRM 的外设一章中的 *增强型正交编码器脉冲 (eQEP) 模块* 一节。

7.5.5.14 GPIO

通用输入/输出 (GPIO) 外设提供专用的通用引脚，可以配置为输入或输出。当配置为输出时，用户可以对内部寄存器进行写入来控制输出引脚上驱动的状态。当配置为输入时，用户可以通过读取内部寄存器的状态来获取输入的状态。

此外，GPIO 外设可以在不同的中断/事件生成模式下产生主机 CPU 中断和 DMA 同步事件。

有关更多信息，请参阅器件 TRM 的外设一章中的 *通用接口 (GPIO)* 一节。

7.5.5.15 GPMC

通用存储器控制器是一个统一的存储器控制器，专用于与外部存储器器件连接，例如：

- 类似 SRAM 的异步存储器和应用特定集成电路 (ASIC) 器件
- 异步、同步和页面模式 (仅在非多路复用模式下可用) 突发 NOR 闪存器件
- NAND 闪存
- 伪 SRAM 器件

有关更多信息，请参阅器件 TRM 的外设一章中的 *通用存储器控制器 (GPMC)* 一节。

7.5.5.16 Hyperbus

Hyperbus 模块是器件闪存子系统 (FSS) 的一部分。

Hyperbus 模块是一种引脚数较少的存储器接口，可提供较高的读取/写入性能。Hyperbus 模块连接至 hyperbus 存储器 (HyperFlash 或 HyperRAM)，并使用简单的 hyperbus 协议执行读取和写入事务。

该器件中有一个 Hyperbus™ 模块。Hyperbus 模块包括一个 Hyperbus 存储器控制器 (HBMC)。

有关更多信息，请参阅器件 TRM 的外设一章中的 *Hyperbus 接口* 一节。

7.5.5.17 I2C

该器件包含 10 个多主内部集成电路 (I2C) 控制器，每个控制器都在 Arm 或数字信号处理器 (DSP) 等本地主机 (LH) 和通过 I2C 串行总线连接的任何 I2C 总线兼容型器件之间提供一个接口。连接到 I2C 总线的外部元件可以通过 2 线 I2C 接口以串行方式向 LH 设备发送和从其接收高达 8 位的数据。

每个多主 I2C 模块均可配置为主/从 I2C 兼容型器件。

WKUP_I2C0、MCU_I2C0、I2C0 和 I2C1 控制器具有专用的 I2C 兼容型开漏缓冲器，并支持高速模式 (在 1.8V 模式下高达 3.4Mbps，在 3.3V 模式下高达 400kbps)。MCU_I2C1、I2C2、I2C3、I2C4、I2C5 和 I2C6 控制器与标准 LVCMOS I/O 进行多路复用，连接后对开漏进行仿真，并支持快速模式 (在 1.8V/3.3V 模式下高达 400kbps)。通过将 LVCMOS 缓冲器配置为输出高阻态，而不是在发送逻辑 1 时驱动为高电平，可实现 I2C 仿真。

有关更多信息，请参阅器件 TRM 的外设一章中的 *内部集成电路 (I2C)* 一节。

7.5.5.18 I3C

该器件包含三个改进型内部集成电路 (I3C) 控制器，每个控制器都在 Arm 等本地主机 (LH) 和通过 I3C 串行总线连接的任何 I3C 总线兼容型器件之间提供一个接口。

有关更多信息，请参阅器件 TRM 的外设一章中的 *改进型内部集成电路 (I3C) 接口* 一节。

7.5.5.19 MCAN

控制器局域网 (CAN) 是一种串行通信协议，用于有效地为分布式实时控制提供支持。CAN 具有较高的抗电气干扰能力。在 CAN 网络中，许多较短的信息会广播到整个网络，从而在系统的每个节点中提供数据一致性。

MCAN 模块支持传统 CAN 和 CAN FD (具有灵活数据速率的 CAN) 规范。CAN FD 特性可实现高吞吐量和增加每个数据帧的有效负载。传统 CAN 和 CAN FD 器件可以在同一网络中共存，不会发生任何冲突。

有关更多信息，请参阅器件 TRM 的外设一章中的 *模块化控制器局域网 (MCAN)* 一节。

7.5.5.20 MCASP

MCASP 作为通用音频串行端口的功能针对各种音频应用的要求进行了优化。MCASP 模块可以在发送和接收模式下运行。MCASP 对于时分多路复用 (TDM) 流、IC 间音频 (I2S) 协议接收和发送以及元件间数字音频接口传输 (DIT) 非常有用。MCASP 可以灵活地无缝连接到 Sony/Philips 数字接口 (S/PDIF) 传输物理层元件。

尽管 MCASP 模块本身不支持元件间数字音频接口接收 (DIR) 模式 (即 S/PDIF 流接收)，但 MCASP 接收器的特定 TDM 模式实现允许轻松连接到外部 DIR 元件 (例如，S/PDIF 到 I2S 格式转换器)。

有关更多信息，请参阅器件 TRM 的外设一章中的 *多通道音频串行端口 (MCASP)* 一节。

7.5.5.21 MCRC 控制器

VBUSM CRC 控制器是一个用于执行 CRC (循环冗余校验) 以验证存储系统完整性的模块。当存储器中的内容被读入 MCRC 控制器时，一个信号代表得到了内存内容。MCRC 控制器的职责是为一组数据计算签名，然后将计算出的签名值与预先确定的良好签名值进行比较。MCRC 控制器提供四个通道对多个存储器并行执行 CRC 计算，并且可以在任何存储器系统上使用。通道 1 也可置于数据跟踪模式，在此模式中，MCRC 控制器压缩通过 CPU 读取数据总线读取的数据。

有关更多信息，请参阅器件 TRM 的 *处理器间通信* 一章中的 *MCRC 控制器* 一节。

7.5.5.22 MCSPI

MCSPI 模块是多通道发送/接收、主/从同步串行总线。

该器件中共有十一个 MCSPI 模块。

有关更多信息，请参阅器件 TRM 的外设一章中的 *多通道串行外设接口 (MCSPI)* 一节。

7.5.5.23 MMC/SD

MMCSDB 主机控制器提供用于连接 eMMC 5.1 (嵌入式多媒体卡)、SD 4.10 (安全数字) 和 SDIO 4.0 (安全数字 IO) 器件的接口。MMCSDB 主机控制器在传输级别处理 MMC/SD/SDIO 协议、数据打包、添加循环冗余校验 (CRC)、开始/结束位插入以及语法正确性检查。

有关更多信息，请参阅器件 TRM 的外设一章中的 *多媒体卡/安全数字 (MMC/SD) 接口* 一节。

7.5.5.24 OSPI

八路串行外设接口 (OSPI) 模块是一种串行外设接口 (SPI) 模块，允许对外部闪存器件进行单路、双路、四路或八路读取和写入访问。该模块具有存储器映射寄存器接口，可提供直接存储器接口用于从外部闪存器件访问数据，从而简化软件要求。

OSPI 模块用于以存储器映射直接模式 (例如处理器希望直接从外部闪存执行代码) 传输数据或以间接模式传输数据，其中模块设置为静默执行某些请求的操作，通过中断或状态寄存器发出完成信号。对于间接操作，数据通过内部 SRAM 在系统存储器和外部闪存之间传输，主器件以低延迟系统速度加载该内部 SRAM 以进行写入，卸载以进行读取。中断或状态寄存器用于识别应使用用户可编程配置寄存器访问该 SRAM 的特定时间。

有关更多信息，请参阅器件 TRM 的外设一章中的 *八路串行外设接口 (OSPI)* 一节。

7.5.5.25 PCIe

外围组件快速互连 (PCIe) 子系统围绕多通道双模 PCIe 控制器构建而成，可为背板和印刷线路板上的串行链路提供低引脚数、高可靠性和每通道高达 8.0Gbps 的高速数据传输速率。

有关更多信息，请参阅器件 TRM 的外设一章中的 *外设组件快速互连 (PCIe) 子系统* 一节。

7.5.5.26 串行器/解串器

串行器/解串器的目标是将器件 (SoC) 并行数据转换为可通过高速电气接口输出的串行数据。在相反的方向上，串行器/解串器将高速串行数据转换为可由器件处理的并行数据。为此，串行器/解串器包含各种功能块来处理外部模拟接口以及内部数字逻辑。

有关更多信息，请参阅器件 TRM 的外设一章中的 *串行器/解串器 (SerDes)* 一节。

7.5.5.27 WWDT

窗口化看门狗计时器为操作系统和基准代码提供计时器功能。该模块包含几个计数器，这些计数器定义了操作系统内进行调度时所需的时基。该模块与 RTI 模块一起实施，但仅支持 WWDT。

此模块专为满足 OSEK (“Offene Systeme und deren Schnittstellen für die Elektronik im Kraftfahrzeug” ，即 “汽车电子类开放系统和对应接口”) 以及符合 OSEK/Time 标准的操作系统的要求而设计。

有关更多信息，请参阅器件 TRM 的外设一章中的 *实时中断 (RTI) 模块* 一节。

7.5.5.28 计时器

所有计时器均包含特定功能，可为操作系统生成精确的节拍中断。

每个计时器均可根据多个不同的独立时钟进行计时。时钟源的选择在 MCU_CTRL_MMR0/CTRL_MMR0 的寄存器中进行。

在 MCU 域中，器件提供 10 个计时器引脚用作 MCU 计时器捕捉输入或 MCU 计时器 PWM 输出。为了提供最大的灵活性，这 10 个引脚可以用于 MCU_TIMER0 至 MCU_TIMER9 的任意实例。系统级多路复用器用于控制每个 MCU_TIMER[9-0] 输出的捕捉源引脚和每个 MCU_TIMER_IO[1-0] PWM 输出的 MCU_TIMER[9-0] 源。

在 MAIN 域中，器件提供 8 个计时器引脚用作计时器捕捉输入或计时器 PWM 输出。为实现最大灵活性，这 8 个引脚可以用于 TIMER0 至 TIMER19 的任意实例。系统级多路复用器用于控制每个 TIMER[19-0] 的捕捉源引脚和每个 TIMER_IO[7-0] PWM 输出的 TIMER[19-0] 源。

可以选择将每个域中的每个奇数计时器实例与同一域中之前的偶数计时器实例进行级联，从而形成一个 64 位计时器。例如，TIMER1 可以级联到 TIMER0，MCU_TIMER1 可以级联到 MCU_TIMER0，以此类推。

级联后，TIMER_i 充当 TIMER_{i+1} 的 32 位预分频器，MCU_TIMER_n 也充当 MCU_TIMER_{n+1} 的 32 位预分频器。必须配置 TIMER_i/MCU_TIMER_n 以所需速率生成 PWM 输出边沿，从而使 TIMER_{i+1}/MCU_TIMER_{n+1} 计数器递增。

有关更多信息，请参阅器件 TRM 的外设一章中的 *计时器* 一节。

7.5.5.29 UART

UART 是一种利用 DMA 通过主机 CPU 进行数据传输或中断轮询的从外设。该器件中共有十二个 UART 模块。当使用 48MHz 功能时钟时，所有 UART 模块都支持 IrDA 和 CIR 模式。每个 UART 均可用于配置和与多个外部外围器件的数据交换或器件之间的处理器间通信。

有关更多信息，请参阅器件 TRM 的外设一章中的 *通用同步/异步接收器/发送器 (UART)* 一节。

7.5.5.30 USB

与早期版本的 USB 总线类似，USB 3.0 为通用电缆总线，支持主机设备与多种可同时访问的外设之间的数据交换。

该器件支持两个相同的 USB 子系统：

- USB3SS0 是具有片上 SS (USB3.0) PHY 和 HS/FS/LS (1) (USB2.0) PHY 的 SuperSpeed (SS) USB 3.0 双角色设备 (DRD) 子系统
- USB3SS1 是具有片上 SS (USB3.0) PHY 和 HS/FS/LS (USB2.0) PHY 的 SuperSpeed (SS) USB 3.0 双角色设备 (DRD) 子系统

有关更多信息，请参阅器件 TRM 的外设一章中的 *通用串行总线 (USB) 子系统* 一节。

7.5.5.31 UFS

通用闪存存储 (UFS) 接口是基于标准的串行接口引擎。

该器件中有一个 UFS 模块：UFS0。此 UFS 模块包含一个带有集成 M-PHY 的 UFS 2.1 主机控制器 (HC)。

此 UFS 模块符合表 7-1 中列出的标准。

表 7-1. UFS 标准

文档	版本	说明
JESD220-1A	v1.1	通用闪存存储 (UFS) 统一存储器扩展
JESD220-2	v1.0	通用闪存存储 (UFS) 卡扩展
JESD220C	v2.1, 2016 年 3 月	通用闪存存储 (UFS)
JESD223-1B	v1.1A	通用闪存存储主机控制器接口 (UFSHCI) 统一存储器扩展
JESD223C	v2.1, 2016 年 3 月	通用闪存存储主机控制器接口(UFSHCI)
JESD224	2013 年 3 月	通用闪存存储 (UFS) 测试
	2001 年 11 月	联邦信息处理标准 (FIPS) 197 高级加密标准 (AES)
	v3.1, 2014 年	MIPI® 联盟 M-PHY 规范
	v1.60, 2013 年	MIPI 联盟统一协议 (UniProSM) 规范
	修订版 24, 2010 年 8 月	小型计算机系统接口 (SCSI) 块命令 - 3
	修订版 27, 2010 年 10 月	SCSI 主命令 - 4

有关更多信息，请参阅器件 TRM 的外设一章中的 *通用闪存存储 (UFS) 接口* 一节。

8 应用、实施和布局

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户应负责确定各元件是否适用于其应用。客户应验证并测试其设计是否能够实现，以确保系统功能。

9 器件连接和布局基本准则

9.1 电源去耦和大容量电容

9.1.1 配电网络实施指南

使用 [TPS6594133A-Q1 PMIC](#) 和双通道 [HCPS 转换器](#) 为 [Jacinto™ J7 SoC](#) 系列器件供电并隔离电源组用户指南为配电网络的成功实施提供指导。这包括 [PCB 叠层](#) 指导以及优化去耦电容器的选择和放置的指导。TI 仅支持遵循此应用报告中所包含的电路板设计指南的设计。

9.2 外部振荡器

有关外部振荡器的更多信息，请参阅[时钟规格](#)。

9.3 JTAG 和 EMU

德州仪器 (TI) 支持各种扩展开发系统 (XDS) JTAG 控制器，除了 JTAG 支持之外，还提供各种调试功能。[XDS 目标连接指南](#) 中提供了有关此信息的摘要。

更多有关 EMU 布线的建议，请参阅[仿真和跟踪接头技术参考手册](#)。

9.4 复位

该器件包括四个外部复位引脚 (MCU_PORz、MCU_RESEZ、PORz 和 RESET_REQz) 和两个复位状态引脚 (MCU_RESEZSTATz 和 RESETSTATz)。这些引脚可由外部电源正常电路或电源管理 IC (PMIC) 驱动。在整个上电阶段，MCU_PORz 和 Main PORz 引脚应保持低电平有效，直到所有电源以及 HFOSC0 时钟达到稳定状态。

所有 MCU 域复位充当整个器件的主复位，而 Main 域复位仅复位 Main 域 (MCU 域的复位与所有 Main 域复位隔离)。

9.5 未使用的引脚

有关未使用的引脚的更多信息，请参阅[引脚连接要求](#)。

9.6 Jacinto™ 7 器件硬件设计指南

“[Jacinto™ 7 器件硬件设计指南](#)”文档说明了 [Jacinto™ 7](#) 系列处理器的硬件系统设计注意事项。此设计指南旨在为应用硬件开发提供帮助。

10 外设和接口的相关设计信息

10.1 LPDDR4 电路板设计和布局布线指南


[Jacinto 7 DDR 电路板设计和布局布线指南](#) 旨在为所有设计人员简化 LPDDR4 系统的实现，并将要求提炼为一组布局和布线规则，使设计人员能够针对 TI 支持的拓扑成功实施稳健的设计。TI 仅支持遵循本文档中的指南并使用 LPDDR4 存储器的电路板设计。

10.2 OSPI 和 QSPI 电路板设计和布局指南

以下各节详细介绍了在进行 OSPI 和 QSPI 接口布线时必须遵守的布线指南。

10.2.1 无环回和内部焊盘环回

- MCU_OSPI[x]_CLK 输出信号必须连接到闪存器件的 CLK 输引脚
- 从 MCU_OSPI[x]_CLK 信号到闪存器件的信号传播延迟必须 < 450ps (带状线约为 7cm，微带线约为 8cm)
- 建议将 50 Ω PCB 布线与串联端接一起使用，如图 10-1 所示
- 传播延迟和匹配：
 - A 到 B < 450ps
 - 匹配偏斜：< 60ps



* 尽可能靠近 MCU_OSPI[x]_CLK 引脚的 0 Ω 电阻器 (R1) 是用于微调 (如果需要) 的占位元件。


图 10-1. OSPI 接口概要原理图

10.2.2 外部电路板环回

- MCU_OSPI[x]_CLK 输出信号必须连接到闪存器件的 CLK 输入引脚
- MCU_OSPI[x]_LBCLKO 输出信号必须环回到 MCU_OSPI[x]_DQS 输入
- 从 MCU_OSPI[x]_CLK 引脚到闪存器件 CLK 输入引脚 (A 到 B) 的信号传播延迟应约等于从 MCU_OSPI[x]_LBCLKO 引脚到 MCU_OSPI[x]_DQS 引脚的信号传播延迟的一半, 即 (C 到 D) /2。请参阅以下注意事项
- 从 MCU_OSPI[x]_CLK 引脚到闪存器件 CLK 输入引脚 (A 到 B) 的信号传播延迟必须约等于闪存器件和 SoC 器件 (E 到 F 或 F 到 E) 之间控制和数据信号的信号传播延迟
- 建议将 50 Ω PCB 布线与串联端接一起使用, 如图 10-2 所示
- 传播延迟和匹配:
 - A 到 B = E 到 F = (C 到 D) /2
 - 匹配偏移: < 60ps

备注

OSPI 电路板环回保持时间要求 (在 OSPI 中进行了介绍) 大于典型闪存器件提供的保持时间。因此, 可以缩短 MCU_OSPI[x]_LBCLKO 引脚到 MCU_OSPI[x]_DQS 引脚 (C 到 D) 的长度以进行补偿。




* 尽可能靠近 MCU_OSPI[x]_CLK 和 MCU_OSPI[x]_LBCLKO 引脚的 0 Ω 电阻器 (R1) 是用于微调 (如果需要) 的占位元件。

图 10-2. OSPI 接口概要原理图

10.2.3 DQS (仅适用于八路闪存器件)

- MCU_OSPI[x]_CLK 输出信号必须连接到闪存器件的 CLK 输入脚
- 闪存器件的 DQS 引脚必须连接到 MCU_OSPI[x]_DQS 信号
- 从 MCU_OSPI[x]_CLK 引脚到闪存器件 CLK 输入引脚 (A 到 B) 的信号传播延迟应约等于从 MCU_OSPI[x]_DQS 引脚到 DQS 输出引脚 (C 到 D) 的信号传播延迟
- 建议将 $50\ \Omega$ PCB 布线与串联端接一起使用, 如图 10-3 所示
- 传播延迟和匹配:
 - A 到 B = C 到 D
 - 匹配偏斜: $< 60\text{ps}$



* 尽可能靠近 MCU_OSPI[x]_CLK 引脚的 $0\ \Omega$ 电阻器 (R1) 是用于微调 (如果需要) 的占位元件。

图 10-3. OSPI 接口概要原理图

10.3 USB VBUS 设计指南

USB 3.1 规范允许 VBUS 电压在正常运行时高达 5.5V, 在支持“电力输送”附录时高达 20V。一些汽车应用要求最大电压为 30V。

该器件要求使用外部电阻分压器按比例缩小 VBUS 信号电压 (如图 10-4 所示), 这限制了施加到实际器件引脚 (USB0_VBUS) 的电压。这些外部电阻器的容差应等于或小于 1%, 齐纳二极管在 5V 时的漏电流应小于 100nA。⁽¹⁾




图 10-4. USB VBUS 检测分压器/钳位电路

USB0_VBUS 引脚可被视为失效防护引脚，因为在器件断电时施加 VBUS 的情况下，图 10-4 中的外部电路会限制实际器件引脚的输入电流。

10.4 使用 VMON/POK 的系统电源监测设计指南

VMON1_ER_VSYS 引脚提供了一种监测系统电源的方法。该系统电源通常是用于整个系统的单个预稳压电源。监测该电源的方法是将该电源供电的外部分压器电路的输出电压与内部电压基准进行比较，当施加到 VMON1_ER_VSYS 的电压降至内部基准电压以下时，将触发电源故障事件。在选择用于实现外部电阻分压器电路的元件值时，系统设计人员可确定实际系统电源电压跳闸点。在设计电阻分压器电路时，必须了解导致系统电源监测跳闸点可变性的各种因素，这一点很重要。首先要考虑的是 VMON1_ER_VSYS 输入阈值的初始精度，其标称值为 0.45V，变化为 ±3%。建议使用具有相似热系数的精度为 1% 的电阻器来实现电阻分压器。这可更大程度地减小电阻值容差导致的可变性。还必须考虑与 VMON1_ER_VSYS 相关的输入漏电流，因为任何流入引脚的电流都会在分压器输出上产生负载误差。当施加 0.45V 电压时，VMON1_ER_VSYS 输入漏电流范围可能为 10nA 至 2.5μA。

备注

电阻分压器的设计应确保在正常运行条件下，其输出电压绝不超过[建议运行条件](#)中定义的最大值。

图 10-5 给出了一个示例，其中系统电源的标称电压为 5V，最大触发阈值为 5V - 10% 或 4.5V。

对于此示例，必须在选择电阻值时了解哪些变量会影响最大触发阈值，这一点很重要。显然，在尝试设计一个在系统电源下降 10% 之前不会跳闸的分压器时，需要考虑 VMON1_ER_VSYS 输入阈值为 0.45V + 3% 的器件。还需要考虑电阻器容差和输入漏电流的影响，但这些因素对最大触发点的影响可能并不明显。在选择会产生最大触发电压的元件值时，系统设计人员必须考虑以下情况：R1 的值为 1% 低、R2 的值为 1% 高，再加上 VMON1_ER_VSYS 引脚的输入漏电流为 2.5μA。当实现 R1 = 4.81kΩ 且 R2 = 40.2kΩ 的电阻分压器时，结果是最大触发阈值为 4.523V。

一旦选择了满足上述最大触发电压的元件值，系统设计人员就可以通过计算施加的电压来确定最小触发电压，该电压可在 R1 的值为 1% 高、R2 的值为 1% 低且输入漏电流为 10nA 或零时产生 0.45V - 3% 的输出电压。使用零输入漏电流和上面给出的电阻器值，结果为最小触发阈值 4.008V。

该示例演示了一个范围为 4.008V 至 4.523V 的系统电源电压跳闸点。当 VMON1_ER_VSYS 输入漏电流为 2.5μA 时，该范围中约 250mV 是通过 ±3% 的 VMON1_ER_VSYS 输入阈值精度引入的，约 150mV 是通过 ±1% 的电阻容差引入的，约 100mV 是通过负载误差引入的。

当系统电源为 4.5V 时，该示例中选择的电阻值会通过电阻分压器产生大约 100μA 的偏置电流。通过将流经电阻分压器的偏置电流增大至大约 1mA，可将上述 100mV 的负载误差降低至大约 10mV。因此，系统设计人员在选择元件值时需要考虑电阻分压器偏置电流与负载误差之间的关系。

由于 VMON1_ER_VSYS 具有极小的迟滞和对瞬态的高带宽响应，系统设计人员还应考虑在分压器输出端实现噪声滤波器。这可通过在 R1 上安装一个电容器来实现，如图 10-5 所示。然而，系统设计人员必须根据系统电源噪声和对瞬态事件的预期响应来确定此滤波器的响应时间。

图 10-5 给出了一个示例，其中系统电源的标称电压为 5V，所需的触发阈值为 -10% 或 4.5V。




图 10-5. 系统电源监测分压器电路

VMON2_IR_VCPU 引脚提供了一种监测 VDD_CPU 电源的方法。TI 建议在外部将 VMON2_IR_VCPU 引脚连接到尽可能靠近电路板上 VDD_CPU 引脚的位置。具有 VMON6_IR_VEXT0P8 的 SoC 可以选择监测其他域，例如 VDD_CORE 或 VDD_MCU。同样，这些信号应尽可能靠近电路板上的 VDD_CORE 或 VDD_MCU 引脚。

VMON3_IR_VEXT1P8 和 VMON4_IR_VEXT1P8 引脚提供了一种监测外部 1.8V 电源的方法。VMON5_IR_VEXT3P3 引脚提供了一种监测外部 3.3V 电源的方法。SoC 内部实施了一个具有软件控制功能的内部电阻分压器。软件可以对这个内部电阻分压器进行编程，以创建适当的欠压和过压中断。这些引脚不应由外部电阻分压器供电。如果监测的电压需要调整，请务必在连接到监测引脚之前缓冲分压电压。

10.5 高速差分信号布线指南

高速接口布局布线指南提供了如何为高速差分信号成功布线的指导。其中包括 PCB 堆叠和材料指导以及布线偏移、长度和间距限制。TI 仅支持遵循此应用报告中所包含的电路板设计指南的设计。

10.6 散热解决方案指导

DSP 和 ARM 应用处理器热设计指南为包含此器件的系统设计提供了如何成功实施散热解决方案的指导。本文档提供了与散热解决方案相关的常见术语和方法的背景信息。TI 仅支持遵循此应用报告中所包含的系统设计指南的设计。

11 器件和文档支持

TI 提供大量的开发工具。下面列出了用于评估器件性能、生成代码和开发解决方案的工具和软件。

11.1 器件命名规则

为了指明产品开发周期所处的阶段，TI 为所有微处理器 (MPU) 和支持工具的器件型号分配了前缀。每个器件都具有以下三个前缀中的其中一个：X、P 或 null (无前缀) (例如，AM69A98ATGGHAALYR)。德州仪器 (TI) 为其支持工具推荐使用三种可能的前缀指示符中的两个：TMDX 和 TMDS。这些前缀代表了产品开发的发展阶段，即从工程原型 (TMDX) 直到完全合格的生产器件和工具 (TMDS)。

器件开发进化流程：

- X** 试验器件不一定代表最终器件的电气规格，并且可能不使用生产封装流程。
- P** 原型器件不一定是最终的器件芯片，并且不一定符合最终电气规格。
- 无** 完全合格的器件芯片的量产版本。

支持工具开发演变流程：

- TMDX** 还未经德州仪器 (TI) 完整内部质量测试的开发支持产品。
- TMDS** 完全合格的开发支持产品。

X 和 P 器件和 TMDX 开发支持工具在供货时附带如下免责条款：

“开发产品用于内部评估用途。”

生产器件和 TMDS 开发支持工具已进行完全特性描述，并且器件的质量和可靠性已经完全论证。TI 的标准保修证书对该器件适用。

预测显示原型器件 (X 或者 P) 的故障率大于标准生产器件。由于这些器件的预期最终使用故障率仍未确定，故德州仪器 (TI) 建议请勿将这些器件用于任何生产系统。请仅使用合格的生产器件。

如需 ALY、AND 封装类型的 AM69、AM69A 器件的可订购器件型号，请参阅本文档的“封装选项附录”、访问 TI 网站 (ti.com) 或联系您的 TI 销售代表。

11.1.1 标准封装编号法

备注

某些器件的器件封装顶部的表面可能有一个圆形标识，该标识是生产测试过程中产生的。此外，一些器件的封装基板颜色也可能因基板制造商的原因而有所不同。这些差异只在表面显示，不会影响可靠性。




图 11-1. 印刷器件参考

11.1.2 器件命名约定

备注

符号或器件型号中的空白将折叠显示，以防字符间存在间隙。

表 11-1. 命名规则说明

字段参数	字段说明	值	说明
a	器件演变阶段	X	原型
		P	预量产 (生产测试流程, 无可靠性数据)
		空白 ⁽¹⁾	量产
BBBBBB	基本量产器件型号	AM69A98	请参阅 器件比较
		AM69A94	
		AM69A78	
		AM6958	
		AM6954	
r	器件修订版本	A	SR1.0
Z	器件速度等级	T	请参阅 速度等级最大频率 。
		其他	其他速度等级
f	特性 (请参阅 器件比较)	G	基本, 无额外特性
Y	功能安全 ⁽³⁾	G	非功能安全
y	安全性	G	非安全
		其他	安全
t	温度 ⁽²⁾	A	- 40°C 至 105°C - 扩展工业级 (请参阅 建议运行条件)
		H	0°C 至 95°C - 商用 (请参阅 建议运行条件)
		I	- 40°C 至 125°C - 汽车 (请参阅 建议运行条件)
PPP	封装符号	ALY	ALY FCBGA-N1414 (31mm x 31mm) 封装 (量产数据)
		AND	AND FCBGA-N1063 (27mm x 27mm) 封装 (預告信息)
c	包装符号	空白	托盘
		R	卷带包装
Q1	汽车符号	Q1	通过汽车认证 (Q100)
		空白 ⁽¹⁾	标准
	2D 条形码	不确定	可选 2D 条形码, 提供其他器件信息
		空白	
XXXXXX	批次追踪代码 (LTC)		
YYY	生产代码; 仅供 TI 使用		
ZZZ	生产代码; 仅供 TI 使用		
O	引脚 1 符号		
G1	ECAT - 环保封装符号		

(1) 符号或器件型号中的空白将折叠显示，以防字符间存在间隙。

(2) 适用于器件最高结温。

(3) 此器件系列不支持功能安全，如果对此特性感兴趣，请参阅 [TDA4VH 器件系列](#)。

11.2 工具与软件

以下产品支持面向 AM69、AM69A 平台的开发工作：

开发工具

Code Composer Studio™ 集成开发环境 Code Composer Studio (CCS) 集成开发环境 (IDE) 是支持 TI 微控制器和嵌入式处理器产品系列的开发环境。Code Composer Studio 包含一整套用于开发和调试嵌入式应用的工具。它包含了用于优化的 C/C++ 编译器、源代码编辑器、工程编译环境、调试器、分析工具以及多种其他功能。直观的 IDE 提供了一个单一用户界面，可帮助用户完成应用开发流程的每个步骤。熟悉的工具和界面让用户能够比以往更快地上手。Code Composer Studio 将 Eclipse 软件框架的优势和 TI 高级嵌入式调试功能相结合，为嵌入式开发人员提供了一种极具吸引力且功能丰富的开发环境。

引脚多路复用工具 引脚多路复用实用程序是一款软件工具，可提供图形用户界面，用于配置引脚多路复用设置、解决冲突并指定 TI MPU 的 I/O 电池特性。结果采用 C 头文件/代码文件的形式输出，可导入软件开发套件 (SDK) 或用于配置客户的定制软件。引脚多路复用实用程序版本 4 添加了自动选择可满足输入要求的多路复用器配置的功能。

有关处理器平台开发支持工具的完整列表，请访问德州仪器 (TI) 网站 www.ti.com.cn。有关价格和供货情况的信息，请联系最近的 TI 现场销售办事处或授权分销商。

11.3 支持资源

TI E2E™ 中文支持论坛 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

11.4 商标

eMMC™ is a trademark of MultiMediaCard Association.

Jacinto™, C7000™, Code Composer Studio™, and TI E2E™ are trademarks of Texas Instruments.

CoreSight™ is a trademark of Arm Limited (or its subsidiaries) in the US and/or elsewhere.

Arm® and Cortex® are registered trademarks of Arm Limited (or its subsidiaries) in the US and/or elsewhere.

PCI-Express® is a registered trademark of PCI-SIG.

安全数字® is a registered trademark of SD Card Association.

MIPI® is a registered trademark of MIPI Alliance, Inc.

所有商标均为其各自所有者的财产。

11.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

11.6 术语表

TI 术语表 本术语表列出并解释了术语、首字母缩略词和定义。

12 修订历史记录

Changes from JUNE 30, 2024 to DECEMBER 13, 2024 (from Revision C (JUNE 2024) to Revision D (DECEMBER 2024))

	Page
• 通篇：将文档产品状态从“量产数据混合”更新/更改为“量产数据”（“AND”机械型号封装现为“量产数据”）.....	1
• 通篇：在“AND”27mm × 27mm 机械型号封装（现为“量产数据”）的“端子配置和功能”部分中添加了 MUXMODE 支持数据.....	1
• 通篇：在适用的情况下，为 PMIC_WAKE0 和 PMIC_WAKE1 信号添加了“（低电平有效）”并验证了“O”引脚类型。从信号和焊球名称中删除了“n”后缀.....	1
• （特性）：更新了/更改了 CSI2.0 要点并添加了子要点.....	1
• （封装信息）：更新了表以匹配 RTM 的器件型号.....	3
• （引脚属性）：在“引脚属性表头列表”中添加了“A94 54”说明.....	13
• （引脚属性）：在引脚属性 (ALY、AND 封装) 表中添加了“A94 54”列信息.....	13
• （DDRSS2 信号说明）：添加了 AM69A94、AM6954 信号可用性脚注.....	100
• （DDRSS3 信号说明）：添加了 AM69A94、AM6954 信号可用性脚注.....	102
• （CPSW9X0 信号说明）：添加了 AM69A94、AM6954 信号可用性脚注.....	117
• （USB0 信号说明）：添加了 AM69A94、AM6954 信号可用性脚注.....	120
• （SERDES0 信号说明）：添加了 AM69A94、AM6954 信号可用性脚注.....	123
• （SERDES2 信号说明）：添加了 AM69A94、AM6954 信号可用性脚注.....	123
• （系统信号说明）：向 PMIC_WAKE0n 和 PMIC_WAKE1n 引脚添加了“（低电平有效）”说明.....	137
• （CSI2/DSI D-PHY 电气特性）：删除该表并添加了合规性规格注释.....	157
• （SERDES 电气特性）：添加了 USXGMII 注释以表明符合 IEEE 802.3 第 72-7 条和附录 69B.....	160
• （建议的 OTP 电子保险丝编程操作条件）：添加了 SR _(VPP) VPP 上电压摆率参数以阐明与此参数相关的限值仅适用于上电期间.....	161
• （WKUP_OSC0 内部振荡器时钟源）：更新/更改了 WKUP_OSC0 晶体电气特性表中的 C _{shunt} 晶体电路并联电容内容.....	187
• （WKUP_OSC0 内部振荡器时钟源）：添加了脚注以定义基于 C _{shunt} 晶体电路并联电容参数选择结果的最大 ESR _{xtal} 晶体有效串联电阻值.....	187
• （WKUP_OSC0 开关特性 - 晶体模式 [表]）：将 XI、XO 和 XI 更新/更改为 XO 电容最大值.....	187
• （辅助 OSC1 内部振荡器时钟源）：更新/更改了 OSC1 晶体电气特性表中的 C _{shunt} 晶体电路并联电容内容.....	191
• （OSC1 开关特性 - 晶体模式 [表]）：将 XI、XO 和 XI 更新/更改为 XO 电容最大值表中的值.....	191
• (GPIO)：更新/更改了仅包含 TRM 和信号说明参考的导入内容.....	211
• (GPIO)：将 GPIO 时序条件表中的 SR _i 输入压摆率 I2C OD FS 最大值从 0.8V/ns 更新/更改为 0.08V/ns.....	211
• （I2C 时序）：将 I2C 信号上升和下降时间要点的压摆率拼写错误从 0.8V/ns 更新/更改为 0.08V/ns（相当于所述的 8E+7 值）.....	237
• （MCSPi 时序要求 - 控制器模式）：将 SM1 t _{c(spiclk)} 周期时间 (SPI_CLK) 最小值从 20.8ns 更新/更改为 20ns.....	245
• （MCSPi 开关特性 - 外设模式）：将 SS1 t _{c(spiclk)} 周期时间 (SPI_CLK) 最小值从 20.8ns 更新/更改为 20ns.....	247
• （MMC0 时序要求 - HS400 模式）：添加了新表和关联的时序图像.....	255
• （MMC0 开关特性 - HS400 模式）：将延迟时间参数 HS4008 和 HS4009 替换为输出建立和输出保持参数 HS4008、HS4009、HS40010 和 HS40011.....	255
• （eMMC 接口 - HS400 模式 - 发送器模式）：更新了时序图以匹配与参数 HS4008、HS4009、HS40010 和 HS40011 相关的新定义.....	255
• （OSPI 时序条件）：向表中添加了输入压摆率对应的“1.8V，具有 DQS 的 PHY 数据训练 DDR”行.....	266
• （OSPI 时序条件）：更新了“3.3V”和“所有其他模式”模式说明.....	266
• （具有 PHY 数据训练的 OSPI0/1）：新增了新的部分.....	268

• (OSPI 开关特性 - PHY SDR 模式) : 更正了与时序参数 O10 和 O11 相关的公式.....	272
• (OSPI 开关特性 - PHY DDR 模式) : 更正了与时序参数 O4 和 O5 相关的公式.....	273
• (OSPI0/1 时序要求 - Tap SDR 模式) : 更新/更改了与 O19 和 O20 参数中的建立时间和保持时间最小值公式相关的常数值.....	275
• (OSPI0/1 时序要求 - Tap SDR 模式) : 将 R= 脚注 “refclk” 更新/更改为 “基准时钟” 以匹配技术参考手册 (TRM) 中使用的时钟名称.....	275
• (OSPI0/1 时序要求 - Tap DDR 模式) : 更新/更改了与 O13 和 O14 参数中的建立时间和保持时间最小值公式相关的常数值.....	277
• (OSPI0/1 时序要求 - Tap DDR 模式) : 将 R= 脚注 “refclk” 更新/更改为 “基准时钟” 以匹配技术参考手册 (TRM) 中使用的时钟名称.....	277
• (OSPI0/1 开关特性 - Tap DDR 模式) : 更新/更改了 O6 参数中的数据输出延迟最小值和最大值公式.....	277
• (使用 VMON/POK 的系统电源监测设计指南) : 更新/更改了 “VMON2_IR_VCPU 引脚 ...” 段落.....	301
• (器件命名规则) : 将器件示例更新/更改为真正的 OPN.....	303
• (标准封装编号法) : 更新了图像以包含新的标识.....	304
• (器件命名约定) : 更新/更改了 “命名规则说明” 表以包含新的标识, 例如添加了 2D 读取器、包装符号等.....	305

13 机械、封装和可订购信息

13.1 封装信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
AM6958ATGGHAALYR	ACTIVE	FCBGA	ALY	1414	200	RoHS & Green	Call TI	Level-3-250C-168 HR	-40 to 105	AM6958A TGGHAALY 259	Samples
AM69A78ATGGHAALYR	ACTIVE	FCBGA	ALY	1414	200	RoHS & Green	Call TI	Level-3-250C-168 HR		AM69A78A TGGHAALY 259	Samples
AM69A98ATGGHAALYR	ACTIVE	FCBGA	ALY	1414	200	RoHS & Green	Call TI	Level-3-250C-168 HR	-40 to 105	AM69A98A TGGHAALY 259	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
AM6958ATGGHAALYR	FCBGA	ALY	1414	200	330.0	44.4	31.4	31.4	4.0	36.0	16.0	Q1
AM69A78ATGGHAALYR	FCBGA	ALY	1414	200	330.0	44.4	31.4	31.4	4.0	36.0	16.0	Q1
AM69A98ATGGHAALYR	FCBGA	ALY	1414	200	330.0	44.4	31.4	31.4	4.0	36.0	16.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
AM6958ATGGHAALYR	FCBGA	ALY	1414	200	336.6	336.6	53.2
AM69A78ATGGHAALYR	FCBGA	ALY	1414	200	336.6	336.6	53.2
AM69A98ATGGHAALYR	FCBGA	ALY	1414	200	336.6	336.6	53.2




PACKAGE OUTLINE

ALY1414A

FCBGA - 3.341 mm max height

BALL GRID ARRAY



4228539/B 04/2022

NOTES:


- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT


ALY1414A

FCBGA - 3.341 mm max height

BALL GRID ARRAY



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:3X



SOLDER MASK DETAILS
NOT TO SCALE

4228539/B 04/2022

NOTES: (continued)


- Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints. For more information, see Texas Instruments literature number SPRU811 (www.ti.com/lit/spru811).

EXAMPLE STENCIL DESIGN

ALY1414A

FCBGA - 3.341 mm max height


BALL GRID ARRAY



NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.


AND1063A



PACKAGE OUTLINE

FCBGA - 3.24 mm max height

BALL GRID ARRAY



4230306/A 12/2023

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT

AND1063A


FCBGA - 3.24 mm max height

BALL GRID ARRAY



LAND PATTERN EXAMPLE

EXPOSED METAL SHOWN
SCALE: 4X



SOLDER MASK DETAILS

NOT TO SCALE

4230306/A 12/2023

NOTES: (continued)


- Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints. For information, see Texas Instruments literature number SPRAA99 (www.ti.com/lit/spraa99).

EXAMPLE STENCIL DESIGN

AND1063A

FCBGA - 3.24 mm max height

BALL GRID ARRAY



NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
版权所有 © 2025，德州仪器 (TI) 公司