


AMC0x02D 具有固定增益和差分输出的 $\pm 50\text{mV}$ 输入、 基础型隔离和增强型隔离精密放大器

1 特性

- 线性输入电压范围： $\pm 50\text{mV}$
- 电源电压范围：
 - 高侧 (VDD1)：3.0V 至 5.5V
 - 低侧 (VDD2)：3.0V 至 5.5V
- 固定增益：41V/V
- 差分模拟输出
- 低直流误差：
 - 失调电压误差： $\pm 50\mu\text{V}$ (最大值)
 - 温漂： $\pm 0.9\mu\text{V}/^\circ\text{C}$ (最大值)
 - 增益误差： $\pm 0.2\%$ (最大值)
 - 增益漂移： $\pm 45\text{ppm}/^\circ\text{C}$ (最大值)
 - 非线性度：0.04% (最大值)
- 高 CMTI：150V/ns (最小值)
- 低 EMI：符合 CISPR-11 和 CISPR-25 标准
- 隔离等级：
 - AMC0202D：基础型隔离
 - AMC0302D：增强型隔离
- 安全相关认证：
 - DIN EN IEC 60747-17 (VDE 0884-17)
 - UL1577
- 可在更大的工业级温度范围内正常工作： -40°C 至 $+125^\circ\text{C}$

2 应用

- 工业电机驱动
- 变频器
- 服务器电源单元 (PSU)
- 功率因数校正 (PFC)



典型应用

3 说明

AMC0x02D 是一款精密的电隔离放大器，具有 $\pm 50\text{mV}$ 差分输入和差分输出。输入端经过了优化，可直接连接到分流电阻器或其他低阻抗信号源。

隔离栅将在不同共模电压电平下运行的系统器件隔开。该隔离栅抗电磁干扰性能极强。该隔离栅经过认证，可提供高达 5kV_{RMS} 的增强型隔离 (DWV 封装) 和高达 3kV_{RMS} 的基础型隔离 (D 封装) (60s)。

AMC0x02D 输出与输入电压成正比的差分信号。差分输出对接地漂移不敏感，这使得可以将输出信号进行远距离传输。

AMC0x02D 器件采用 8 引脚、宽体和窄体 SOIC 封装，额定温度范围为 -40°C 至 $+125^\circ\text{C}$ 。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
AMC0202D	D (SOIC, 8)	4.9mm × 6mm
AMC0302D	DWV (SOIC, 8)	5.85mm × 11.5mm

- (1) 有关更多信息，请参阅 [机械、封装和可订购信息](#)。
- (2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。



内容

1 特性	1	6.17 典型特性.....	16
2 应用	1	7 详细说明	22
3 说明	1	7.1 概述.....	22
4 器件比较表	3	7.2 功能方框图.....	22
5 引脚配置和功能	3	7.3 特性说明.....	23
6 规格	4	7.4 器件功能模式.....	25
6.1 绝对最大额定值.....	4	8 应用和实施	26
6.2 ESD 等级.....	4	8.1 应用信息.....	26
6.3 建议运行条件.....	4	8.2 典型应用.....	26
6.4 热性能信息 (D 封装)	5	8.3 最佳设计实践.....	29
6.5 热性能信息 (DWV 封装)	6	8.4 电源相关建议.....	29
6.6 额定功率.....	6	8.5 布局.....	30
6.7 绝缘规格 (基本隔离)	7	9 器件和文档支持	31
6.8 绝缘规格 (增强型隔离)	8	9.1 文档支持.....	31
6.9 安全相关认证 (基本隔离)	9	9.2 接收文档更新通知.....	31
6.10 安全相关认证 (增强型隔离)	10	9.3 支持资源.....	31
6.11 安全限值 (D 封装)	11	9.4 商标.....	31
6.12 安全限值 (DWV 封装)	12	9.5 静电放电警告.....	31
6.13 电气特性	13	9.6 术语表.....	31
6.14 开关特性.....	14	10 修订历史记录	31
6.15 时序图.....	14	11 机械、封装和可订购信息	31
6.16 绝缘特性曲线.....	15	11.1 机械数据.....	32

4 器件比较表

参数	AMC0202D	AMC0302D
符合 VDE 0884-17 的隔离等级	基础型	增强型
封装	窄体 SOIC (D)	宽体 SOIC (DWV)

5 引脚配置和功能




图 5-1. DWV 和 D 封装，8 引脚 SOIC (顶视图)

表 5-1. 引脚功能

引脚		类型	说明
编号	名称		
1	VDD1	高侧电源	高侧电源 ⁽¹⁾
2	INP	模拟输入	同相模拟输入 ⁽²⁾
3	INN	模拟输入	反相模拟输入 ⁽²⁾
4	GND1	高侧接地端	高侧模拟地
5	GND2	低侧接地端	低侧模拟地
6	OUTN	模拟输出	反相模拟输出
7	OUTP	模拟输出	同相模拟输出
8	VDD2	低侧电源	低侧电源 ⁽¹⁾

- (1) 有关电源去耦方面的建议，请参阅 [电源相关建议](#) 部分。
 (2) 有关输入滤波器设计，请参阅 [输入滤波器设计](#) 部分。

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) (1)

		最小值	最大值	单位
电源电压	高侧 VDD1 至 GND1	-0.3	6.5	V
	低侧 VDD2 至 GND2	-0.3	6.5	
模拟输入电压	INP、INN 至 GND1	GND1 - 4	VDD1 + 0.5	V
模拟输出电压	OUTP、OUTN 至 GND2	GND2 - 0.5	VDD2 + 0.5	V
输入电流	连续, 除电源引脚外的任何引脚	-10	10	mA
温度	结温, T_J		150	°C
	贮存温度, T_{stg}	-65	150	

(1) 超出绝对最大额定值范围操作可能会导致器件永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议的工作条件以外的任何其他条件下能够正常运行。如果超出“建议运行条件”但在“绝对最大额定值”范围内使用, 器件可能不会完全正常运行, 这可能影响器件的可靠性、功能和性能并缩短器件寿命。

6.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准(1)	±2000	V
		充电器件模型 (CDM), 符合 ANSI/ESDA/JEDEC JS-002 标准(2)	±1000	

(1) JEDEC 文档 JEP155 指出: 500V HBM 时能够在标准 ESD 控制流程下安全生产。

(2) JEDEC 文档 JEP157 指出: 250V CDM 时能够在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

在工作环境温度范围内测得 (除非另有说明)

		最小值	标称值	最大值	单位		
电源							
VDD1	高侧电源	VDD1 至 GND1		3	5.0	5.5	V
VDD2	低侧电源	VDD2 至 GND2		3	3.3	5.5	V
模拟输入							
$V_{Clipping}$	削波输出前的标称差分输入电压	$V_{IN} = V_{INP} - V_{INN}$		-64		64	mV
V_{FSR}	额定线性差分输入电压	$V_{IN} = V_{INP} - V_{INN}$		-50		50	mV
V_{CM}	工作共模输入电压	$(V_{INP} + V_{INN})/2$ 至 GND1		-0.032		1	V
$C_{IN, EXT}$	连接到输入端的最小外部电容	从 INP 到 INN			10		nF
模拟输出							
C_{LOAD}	容性负载	OUTP 或 OUTN 至 GND2			500		pF
		OUTP 至 OUTN			250		
R_{LOAD}	电阻负载	OUTP 或 OUTN 至 GND2			10	1	k Ω
温度范围							
T_A	额定环境温度			-40		125	°C

6.4 热性能信息 (D 封装)

热指标 ⁽¹⁾		D (SOIC)	单位
		8 引脚	
$R_{\theta JA}$	结至环境热阻	116.5	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	52.8	°C/W
$R_{\theta JB}$	结至电路板热阻	58.9	°C/W
Ψ_{JT}	结至顶部特征参数	19.4	°C/W
Ψ_{JB}	结至电路板特征参数	58.0	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	°C/W

(1) 有关新旧热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用手册。

6.5 热性能信息 (DWV 封装)

热指标 ⁽¹⁾		DWV (SOIC)	单位
		8 引脚	
$R_{\theta JA}$	结至环境热阻	102.8	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	45.1	°C/W
$R_{\theta JB}$	结至电路板热阻	63.0	°C/W
Ψ_{JT}	结至顶部特征参数	14.3	°C/W
Ψ_{JB}	结至电路板特征参数	61.1	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	°C/W

(1) 有关新旧热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用手册。

6.6 额定功率

参数	测试条件	值	单位
P_D	最大功耗 (两侧)	VDD1 = VDD2 = 5.5V	92 mW
P_{D1}	最大功耗 (高侧)	VDD1 = 5.5V	38 mW
P_{D2}	最大功耗 (低侧)	VDD2 = 5.5V	54 mW

6.7 绝缘规格 (基本隔离)

在工作环境温度范围内测得 (除非另有说明)

参数		测试条件	值	单位
通用				
CLR	外部间隙 ⁽¹⁾	引脚间的最短空间距离	≥ 4	mm
CPG	外部爬电距离 ⁽¹⁾	引脚间的最短封装表面距离	≥ 4	mm
DTI	绝缘穿透距离	绝缘层的最小内部缝隙 (内部间隙)	≥ 15.4	μm
CTI	相对漏电起痕指数	DIN EN 60112 (VDE 0303-11); IEC 60112	≥ 600	V
	材料组	符合 IEC 60664-1	I	
	过压类别 (符合 IEC 60664-1)	额定市电电压 ≤ 300V _{RMS}	I-IV	
		额定市电电压 ≤ 600V _{RMS}	I-III	
DIN EN IEC 60747-17 (VDE 0884-17)⁽²⁾				
V _{IORM}	最大重复峰值隔离电压	在交流电压下	1130	V _{PK}
V _{IOWM}	最大额定隔离 工作电压	在交流电压下 (正弦波)	800	V _{RMS}
		在直流电压下	1130	V _{DC}
V _{IOTM}	最大瞬态 隔离电压	V _{TEST} = V _{IOTM} , t = 60s (鉴定测试), V _{TEST} = 1.2 × V _{IOTM} , t = 1s (100% 生产测试)	4250	V _{PK}
V _{IMP}	最大脉冲电压 ⁽³⁾	在空气中测试, 符合 IEC 62368-1 标准的 1.2/50μs 波形	5000	V _{PK}
V _{IOSM}	最大浪涌 隔离电压 ⁽⁴⁾	在油中进行测试 (鉴定测试), 符合 IEC 62368-1 的 1.2/50μs 波形	10000	V _{PK}
q _{pd}	视在电荷 ⁽⁵⁾	方法 a, 输入/输出安全测试子组 2 和 3 后, V _{pd(ini)} = V _{IOTM} , t _{ini} = 60s, V _{pd(m)} = 1.2 × V _{IORM} , t _m = 10s	≤ 5	pC
		方法 a, 环境测试子组 1 后, V _{pd(ini)} = V _{IOTM} , t _{ini} = 60s, V _{pd(m)} = 1.3 × V _{IORM} , t _m = 10s	≤ 5	
		方法 b1, 预处理 (类型测试) 和常规测试, V _{pd(ini)} = V _{IOTM} , t _{ini} = 1s, V _{pd(m)} = 1.5 × V _{IORM} , t _m = 1s	≤ 5	
		方法 b2, 常规测试 (100% 生产) ⁽⁷⁾ , V _{pd(ini)} = V _{IOTM} = V _{pd(m)} , t _{ini} = t _m = 1s	≤ 5	
C _{IO}	势垒电容, 输入至输出 ⁽⁶⁾	V _{IO} = 0.5V _{PP} (1MHz)	≈ 1.5	pF
R _{IO}	绝缘电阻, 输入至输出 ⁽⁶⁾	V _{IO} = 500V (T _A = 25°C)	> 10 ¹²	Ω
		V _{IO} = 500V (100°C ≤ T _A ≤ 125°C)	> 10 ¹¹	
		V _{IO} = 500V, T _S = 150°C	> 10 ⁹	
	污染等级		2	
	气候类别		55/125/21	
UL1577				
V _{ISO}	可承受的隔离电压	V _{TEST} = V _{ISO} , t = 60s (鉴定测试); V _{TEST} = 1.2 × V _{ISO} , t = 1s (100% 生产测试)	3000	V _{RMS}

- 根据应用特定的设备隔离标准应用爬电距离和电气间隙要求。保持电路板设计的爬电距离和间隙, 从而确保印刷电路板 (PCB) 上隔离器的安装焊盘不会导致此距离缩短。在某些情况下, PCB 上的爬电距离和电气间隙相等。在 PCB 上插入坡口、肋或两者等技术可帮助提高这些规格。
- 此耦合器仅适用于安全额定值范围内的安全电气绝缘。应借助合适的保护电路来确保符合安全等级。
- 在空气中进行测试, 以确定封装的浪涌抗扰度。
- 在油中进行测试, 以确定隔离栅的固有浪涌抗扰度。
- 视在电荷是局部放电 (pd) 引起的电气放电。
- 将隔离栅每一侧的所有引脚都连在一起, 构成一个双引脚器件。
- 生产中使用方法 b1 或 b2。

6.8 绝缘规格 (增强型隔离)

在工作环境温度范围内测得 (除非另有说明)

参数		测试条件	值	单位
通用				
CLR	外部间隙 ⁽¹⁾	引脚间的最短空间距离	≥ 8.5	mm
CPG	外部爬电距离 ⁽¹⁾	引脚间的最短封装表面距离	≥ 8.5	mm
DTI	绝缘穿透距离	双重绝缘层的最小内部缝隙 (内部间隙)	≥ 15.4	μm
CTI	相对漏电起痕指数	DIN EN 60112 (VDE 0303-11) ; IEC 60112	≥ 600	V
	材料组	符合 IEC 60664-1	I	
	过压类别 (符合 IEC 60664-1)	额定市电电压 ≤ 300V _{RMS}	I-IV	
		额定市电电压 ≤ 6000V _{RMS}	I-III	
DIN EN IEC 60747-17 (VDE 0884-17)⁽²⁾				
V _{IORM}	最大重复峰值隔离电压	在交流电压下	2120	V _{PK}
V _{IOWM}	最大额定隔离 工作电压	在交流电压下 (正弦波)	1500	V _{RMS}
		在直流电压下	2120	V _{DC}
V _{IOTM}	最大瞬态 隔离电压	V _{TEST} = V _{IOTM} , t = 60s (鉴定测试) , V _{TEST} = 1.2 × V _{IOTM} , t = 1s (100% 生产测试)	7000	V _{PK}
V _{IMP}	最大脉冲电压 ⁽³⁾	在空气中测试, 符合 IEC 62368-1 标准的 1.2/50μs 波形	7700	V _{PK}
V _{IOSM}	最大浪涌 隔离电压 ⁽⁴⁾	在油中进行测试 (鉴定测试) , 符合 IEC 62368-1 的 1.2/50μs 波形	10000	V _{PK}
q _{pd}	视在电荷 ⁽⁵⁾	方法 a, 输入/输出安全测试子组 2 和 3 后, V _{pd(ini)} = V _{IOTM} , t _{ini} = 60s, V _{pd(m)} = 1.2 × V _{IORM} , t _m = 10s	≤ 5	pC
		方法 a, 环境测试子组 1 后, V _{pd(ini)} = V _{IOTM} , t _{ini} = 60s, V _{pd(m)} = 1.6 × V _{IORM} , t _m = 10s	≤ 5	
		方法 b1, 预处理 (类型测试) 和常规测试, V _{pd(ini)} = 1.2 × V _{IOTM} , t _{ini} = 1s, V _{pd(m)} = 1.875 × V _{IORM} , t _m = 1s	≤ 5	
		方法 b2, 常规测试 (100% 生产) ⁽⁷⁾ V _{pd(ini)} = V _{pd(m)} = 1.2 × V _{IOTM} , t _{ini} = t _m = 1s	≤ 5	
C _{IO}	势垒电容, 输入至输出 ⁽⁶⁾	V _{IO} = 0.5V _{PP} (1MHz)	≈ 1.5	pF
R _{IO}	绝缘电阻, 输入至输出 ⁽⁶⁾	V _{IO} = 500V (T _A = 25°C)	> 10 ¹²	Ω
		V _{IO} = 500V (100°C ≤ T _A ≤ 125°C)	> 10 ¹¹	
		V _{IO} = 500V, T _S = 150°C	> 10 ⁹	
	污染等级		2	
	气候类别		55/125/21	
UL1577				
V _{ISO}	可承受的隔离电压	V _{TEST} = V _{ISO} , t = 60s (鉴定测试) , V _{TEST} = 1.2 × V _{ISO} , t = 1s (100% 生产测试)	5000	V _{RMS}

- 根据应用特定的设备隔离标准应用爬电距离和电气间隙要求。保持电路板设计的爬电距离和间隙, 从而确保印刷电路板 (PCB) 上隔离器的安装焊盘不会导致此距离缩短。在某些情况下, PCB 上的爬电距离和电气间隙相等。在 PCB 上插入坡口、肋或两者等技术可帮助提高这些规格。
- 此耦合器仅适用于安全额定值范围内的安全电气绝缘。应借助合适的保护电路来确保符合安全等级。
- 在空气中进行测试, 以确定封装的浪涌抗扰度。
- 在油中进行测试, 以确定隔离栅的固有浪涌抗扰度。
- 视在电荷是局部放电 (pd) 引起的电气放电。
- 将隔离栅每一侧的所有引脚都连在一起, 构成一个双引脚器件。
- 生产中使用方法 b1 或 b2。

6.9 安全相关认证 (基本隔离)

VDE	UL
DIN EN IEC 60747-17 (VDE 0884-17)、 EN IEC 60747-17、 DIN EN 61010-1 (VDE 0411-1) 条款：6.4.3；6.7.1.3；6.7.2.1； 6.7.2.2；6.7.3.4.2；6.8.3.1	根据 1577 元件认证和 CSA 元件验收第 5 号计划进行了认证
基础型绝缘	单一绝缘保护
证书编号：待定	文件编号：待定

6.10 安全相关认证 (增强型隔离)

VDE	UL
DIN EN IEC 60747-17 (VDE 0884-17)、 EN IEC 60747-17、 DIN EN IEC 62368-1 (VDE 0868-1)、 EN IEC 62368-1、 IEC 62368-1 条款 : 5.4.3 ; 5.4.4.4 ; 5.4.9	根据 1577 元件认证和 CSA 元件验收第 5 号计划进行了认证
增强型绝缘	单一绝缘保护
证书编号 : 待定	文件编号 : 待定

6.11 安全限值 (D 封装)

安全限值⁽¹⁾旨在更大限度地减小在发生输入或输出电路故障时对隔离栅的潜在损害。I/O 发生故障时会导致低电阻接地或连接到电源，如果没有限流电路，则会因为功耗过大而导致芯片过热并损坏隔离栅，甚至可能导致辅助系统出现故障。

参数		测试条件	最小值	典型值	最大值	单位
I _S	安全输入、输出或电源电流	R _{θJA} = 116.5°C/W, VDDx = 5.5V, T _J = 150°C, T _A = 25°C			195	mA
P _S	安全输入、输出或总功率	R _{θJA} = 116.5°C/W, T _J = 150°C, T _A = 25°C			1070	mW
T _S	最高安全温度				150	°C

- (1) 最高安全温度 T_S 与器件指定的最大结温 T_J 的值相同。I_S 和 P_S 参数分别表示安全电流和安全功率。请勿超过 I_S 和 P_S 的最大限值。这些限值随着环境温度 T_A 的变化而变化。
- “热性能信息”表中的结至空气热阻 R_{θJA} 是安装在含引线的表面贴装封装的高 K 测试板上的器件的热阻。可使用以下公式来计算各个参数的值：
- T_J = T_A + R_{θJA} × P, 其中, P 为器件上消耗的功率。
- T_{J(max)} = T_S = T_A + R_{θJA} × P_S, 其中, T_{J(max)} 为最大结温。
- P_S = I_S × VDD_{max}, 其中 VDD_{max} 为最大低侧电压。

6.12 安全限值 (DWV 封装)

安全限值⁽¹⁾旨在更大限度地减小在发生输入或输出电路故障时对隔离栅的潜在损害。I/O 发生故障时会导致低电阻接地或连接到电源，如果没有限流电路，则会因为功耗过大而导致芯片过热并损坏隔离栅，甚至可能导致辅助系统出现故障。

参数		测试条件	最小值	典型值	最大值	单位
I_S	安全输入、输出或电源电流	$R_{\theta JA} = 102.8^{\circ}\text{C}/\text{W}$, $V_{DDx} = 5.5\text{V}$, $T_J = 150^{\circ}\text{C}$, $T_A = 25^{\circ}\text{C}$			220	mA
P_S	安全输入、输出或总功率	$R_{\theta JA} = 102.8^{\circ}\text{C}/\text{W}$, $T_J = 150^{\circ}\text{C}$, $T_A = 25^{\circ}\text{C}$			1210	mW
T_S	最高安全温度				150	$^{\circ}\text{C}$

- (1) 最高安全温度 T_S 与器件指定的最大结温 T_J 的值相同。 I_S 和 P_S 参数分别表示安全电流和安全功率。请勿超过 I_S 和 P_S 的最大限值。这些限值随着环境温度 T_A 的变化而变化。
- “热性能信息”表中的结至空气热阻 $R_{\theta JA}$ 是安装在含引线的表面贴装封装的高 K 测试板上的器件的热阻。可使用以下公式来计算各个参数的值：
- $T_J = T_A + R_{\theta JA} \times P$ ，其中， P 为器件上消耗的功率。
- $T_{J(\max)} = T_S = T_A + R_{\theta JA} \times P_S$ ，其中， $T_{J(\max)}$ 为最大结温。
- $P_S = I_S \times V_{DD_{\max}}$ ，其中 $V_{DD_{\max}}$ 为最大低侧电压。

6.13 电气特性

最小值和最大值规格的适用条件为： $T_A = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$ ， $V_{DD1} = 3.0\text{V}$ 至 5.5V ， $V_{DD2} = 3.0\text{V}$ 至 5.5V ， $V_{INP} = -50\text{mV}$ 至 $+50\text{mV}$ 且 $V_{INN} = 0\text{V}$ ；典型值规格的条件为 $T_A = 25^{\circ}\text{C}$ ， $V_{DD1} = 5\text{V}$ 且 $V_{DD2} = 3.3\text{V}$ （除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
模拟输入						
C_{IN}	有效输入采样电容			8		pF
R_{IN}	输入阻抗		5.3	6.3	7.3	k Ω
I_{INP}	输入电流	$V_{IN} = (V_{INP} - V_{INN}) = V_{FSR, MAX}$		8		μA
I_{INN}	输入电流	$V_{IN} = (V_{INP} - V_{INN}) = V_{FSR, MAX}$		-8		μA
CMTI	共模瞬态抗扰度	$ GND1 - GND2 = 1\text{kV}$	150			V/ns
模拟输出						
	标称增益			41		V/V
V_{CMout}	共模输出电压		1.39	1.44	1.50	V
$V_{CLIPout}$	削波差分输出电压	$V_{OUT} = (V_{OUTP} - V_{OUTN})$; $ V_{IN} = V_{INP} - V_{INN} > V_{Clipping} $	-2.52	± 2.49	2.52	V
$V_{FAILSAFE}$	故障安全差分输出电压	VDD1 缺失	-2.63	-2.57	-2.53	V
R_{OUT}	输出电阻	在 OUTP 或 OUTN 上		<0.2		Ω
	输出短路电流	在 OUTP 或 OUTN 上，拉出或灌入， INN = INP = GND1，输出短接至 GND2 或 VDD2		11		mA
直流精度						
V_{OS}	偏移电压 ^{(1) (2)}	$T_A = 25^{\circ}\text{C}$ ，INP = INN = GND1	-50	± 4	50	μV
TCV _{OS}	偏移漂移 ^{(1) (2) (4)}		-0.9	± 0.1	0.9	$\mu\text{V}/^{\circ}\text{C}$
E_G	增益误差 ⁽¹⁾	$T_A = 25^{\circ}\text{C}$	-0.2%	± 0.04	0.2%	
TCE _G	增益漂移 ^{(1) (5)}		-45	± 5	45	ppm/ $^{\circ}\text{C}$
	非线性度 ⁽¹⁾		-0.04%		0.04%	
	输出噪声	INP = INN = GND1， $f_{IN} = 0\text{Hz}$ ，BW = 100kHz 砖墙式滤波器		410		μV_{RMS}
CMRR	共模抑制比	$f_{IN} = 0\text{Hz}$ ， $V_{CM min} \leq V_{CM} \leq V_{CM max}$		-100		dB
		$f_{IN} = 10\text{kHz}$ ， $V_{CM min} \leq V_{CM} \leq V_{CM max}$		-100		
PSRR	电源抑制比 ⁽²⁾	VDD1 直流 PSRR，INP = INN = GND1， VDD1 为 3V 至 5.5V		-113		dB
		VDD1 交流 PSRR，INP = INN = GND1， VDD1 具有 10kHz/100mV 纹波		-92		
		VDD2 直流 PSRR，INP = INN = GND1， VDD2 为 3V 至 5.5V		-116		
		VDD2 交流 PSRR，INP = INN = GND1， VDD2 具有 10kHz/100mV 纹波		-94		
交流精度						
BW	输出带宽		220	295		kHz
THD	总谐波失真 ⁽³⁾	$f_{IN} = 10\text{kHz}$		-80		dB
SNR	信噪比	$f_{IN} = 1\text{kHz}$ ，BW = 10kHz	80	84		dB
		$f_{IN} = 10\text{kHz}$ ，BW = 100kHz		75		
电源						
ID _{DD1}	高侧电源电流			5.6	6.9	mA

最小值和最大值规格的适用条件为： $T_A = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$ ， $V_{DD1} = 3.0\text{V}$ 至 5.5V ， $V_{DD2} = 3.0\text{V}$ 至 5.5V ， $V_{INP} = -50\text{mV}$ 至 $+50\text{mV}$ 且 $V_{INN} = 0\text{V}$ ；典型值规格的条件为 $T_A = 25^{\circ}\text{C}$ ， $V_{DD1} = 5\text{V}$ 且 $V_{DD2} = 3.3\text{V}$ （除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
IDD2	低侧电源电流			6.4	9.9	mA
VDD1 _{UV}	高侧欠压检测阈值	VDD1 上升	2.5	2.6	2.7	V
		VDD1 下降	1.9	2.0	2.1	
VDD2 _{UV}	低侧欠压检测阈值	VDD2 上升	2.3	2.5	2.7	V
		VDD2 下降	1.9	2.05	2.2	

- 典型值包括标称运行条件下的一个标准偏差 (σ)。
- 此参数以输入为基准。
- THD 是前五个高次谐波幅度的均方根和与基波幅度之比。
- 使用框方法计算失调电压误差温漂，如以下公式所述：
 $TCV_{OS} = (V_{OS,MAX} - V_{OS,MIN}) / \text{TempRange}$ ，其中 $V_{OS,MAX}$ 和 $V_{OS,MIN}$ 是指在温度范围 (-40°C 至 125°C) 内测得的最大和最小 V_{OS} 值。
- 使用框方法计算增益误差温漂，如以下公式所述：
 $TCE_G (\text{ppm}) = ((E_{G,MAX} - E_{G,MIN}) / \text{TempRange}) \times 10^4$ ，其中 $E_{G,MAX}$ 和 $E_{G,MIN}$ 是指在温度范围 (-40°C 至 125°C) 内测得的最大和最小 E_G 值 (表示为%)。

6.14 开关特性

在工作环境温度范围内测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
t_r	输出信号上升时间			1.7		μs
t_f	输出信号下降时间			1.7		μs
	从 V_{INx} 到 V_{OUTx} 的信号延迟 (50% - 10%)	非滤波输出		0.8	1.3	μs
	从 V_{INx} 到 V_{OUTx} 的信号延迟 (50% - 50%)	非滤波输出		1.6	2.1	μs
	从 V_{INx} 到 V_{OUTx} 的信号延迟 (50% - 90%)	非滤波输出		2.5	3	μs
t_{AS}	模拟稳定时间	VDD1 阶跃至 3.0V, VDD2 $\geq 3.0\text{V}$, 到 V_{OUTP} , V_{OUTN} 有效, 0.1% 稳定时间		20	100	μs

6.15 时序图




图 6-1. 上升、下降和延迟时间波形

6.16 绝缘特性曲线




图 6-2. 安全限制电流的热降额曲线 (符合 VDE)






图 6-3. 安全限制功率的热降额曲线 (符合 VDE)



T_A 最高 150°C, 应力电压频率 = 60Hz, 隔离工作电压 = 1500V_{RMS},
预计工作寿命 ≥ 50 年

图 6-4. 隔离电容器寿命预测 (增强型隔离)



T_A 最高 150°C, 应力电压频率 = 60Hz, 隔离工作电压 = 800V_{RMS},
预计工作寿命 ≥ 100 年

图 6-5. 隔离电容器寿命预测 (基础型隔离)

6.17 典型特性

VDD1 = 5V、VDD2 = 3.3V、VINP = -50mV 至 50mV、VINN = 0V 且 $f_{IN} = 10\text{kHz}$ 时 (除非另有说明)




图 6-6. 输入失调电压与电源电压间的关系




图 6-7. 输入失调电压与温度间的关系




图 6-8. 共模抑制比与电源电压间的关系




图 6-9. 共模抑制比与输入频率间的关系




图 6-10. 共模抑制比与温度间的关系




图 6-11. 输入电流与输入电压间的关系

6.17 典型特性 (续)

VDD1 = 5V、VDD2 = 3.3V、VINP = -50mV 至 50mV、VINN = 0V 且 $f_{IN} = 10\text{kHz}$ 时 (除非另有说明)




图 6-12. 输入电流与温度间的关系




图 6-13. 增益误差与电源电压间的关系




图 6-14. 增益误差与温度间的关系




图 6-15. 归一化增益与输入频率间的关系




图 6-16. 输出相位与输入频率间的关系





图 6-17. 输出电压与输入电压间的关系

6.17 典型特性 (续)

VDD1 = 5V、VDD2 = 3.3V、VINP = -50mV 至 50mV、VINN = 0V 且 $f_{IN} = 10\text{kHz}$ 时 (除非另有说明)



总未校准输出误差定义为：

$(V_{OUT} / G - V_{IN}) / (V_{Clipping} \times 100)$ ，其中 G 是器件的标称增益 (41V/V)， $V_{Clipping}$ 为 0.064V

图 6-18. 未调整误差与输入电压间的关系




图 6-19. 非线性度与输入电压间的关系




图 6-20. 非线性度与电源电压间的关系




图 6-21. 非线性度与温度间的关系




图 6-22. 总谐波失真与电源电压间的关系




图 6-23. 总谐波失真与温度间的关系

6.17 典型特性 (续)

VDD1 = 5V、VDD2 = 3.3V、VINP = -50mV 至 50mV、VINN = 0V 且 $f_{IN} = 10\text{kHz}$ 时 (除非另有说明)




图 6-24. 输入基准电压噪声密度与频率间的关系




图 6-25. 信噪比与输入电压间的关系




图 6-26. 信噪比与电源电压间的关系




图 6-27. 信噪比与温度间的关系




图 6-28. 电源抑制比与纹波频率间的关系




图 6-29. 电源抑制比与电源电压间的关系

6.17 典型特性 (续)

VDD1 = 5V、VDD2 = 3.3V、VINP = -50mV 至 50mV、VINN = 0V 且 $f_{IN} = 10\text{kHz}$ 时 (除非另有说明)




图 6-30. 电源抑制比与温度间的关系




图 6-31. 输出共模电压与低侧电源电压间的关系




图 6-32. 输出共模电压与温度间的关系




图 6-33. 输出带宽与低侧电源电压间的关系




图 6-34. 输出带宽与温度间的关系




图 6-35. 电源电流与电源电压间的关系

6.17 典型特性 (续)

VDD1 = 5V、VDD2 = 3.3V、VINP = -50mV 至 50mV、VINN = 0V 且 $f_{IN} = 10\text{kHz}$ 时 (除非另有说明)




图 6-36. 电源电流与温度间的关系




图 6-37. 输出上升和下降时间与低侧电源间的关系




图 6-38. 输出上升和下降时间与温度间的关系




图 6-39. 从 V_{IN} 到 V_{OUT} 的信号延时与低侧电源电压间的关系




图 6-40. 从 V_{IN} 到 V_{OUT} 的信号延时与温度间的关系

7 详细说明


7.1 概述

AMC0x02D 是一款精密的电隔离放大器，具有 $\pm 50\text{mV}$ 差分输入和差分输出。该器件的输入级驱动一个二阶 $\Delta-\Sigma$ 调制器。调制器将模拟输入信号转换为数字比特流，该比特流通过用于隔离高侧和低侧的隔离栅进行传输。

在低侧，接收到的位流由四阶模拟滤波器处理，该滤波器在 OUTP 和 OUTN 引脚输出差分信号。这个差分输出信号与输入信号成正比。

基于 SiO_2 的电容隔离栅支持高水平的磁场抗扰度，如 [ISO72x 数字隔离器磁场抗扰度应用手册](#) 中所述。AMC0x02D 中使用的数字调制跨过隔离栅传输数据。这种调制方案加上隔离栅的特性，可确保实现高可靠性，并具有高共模瞬态抗扰度。

7.2 功能方框图



7.3 特性说明

7.3.1 模拟输入

INP 引脚的高阻抗输入缓冲器为二阶开关电容器前馈 $\Delta \Sigma$ 调制器供电。调制器将模拟信号转换为通过隔离栅传输的比特流，如 [隔离通道信号传输](#) 部分所述。

模拟输入信号受到以下两种限制。首先，如果输入电压超出 [绝对最大额定值](#) 表中指定的输入电压范围，则输入电流必须限制为 10mA。该限制是器件输入静电放电 (ESD) 二极管导通所致。其次，只有当输入电压保持在线性满标量程范围 (V_{FSR}) 内时，才能指定线性度和噪声性能。 V_{FSR} 在 [建议运行条件](#) 表中提供。

7.3.2 隔离通道信号传输

如图 7-1 中所示，AMC0x02D 使用开关键控 (OOK) 调制方案跨过基于 SiO_2 的隔离栅传输调制器输出位流。发送驱动器 (TX) 如 [功能方框图](#) 中所示。TX 跨过隔离栅发送一个内部生成的高频载波来表示数字一。而 TX 不发送信号则表示数字零。AMC0x02D 内使用的载波标称频率为 480MHz。

隔离栅另一侧的接收器 (RX) 恢复和解调信号，并将输入提供给模拟滤波器。AMC0x02D 传输通道经过优化，可实现超高共模瞬态抗扰度 (CMTI) 和超低辐射发射。高频载波和 RX/TX 缓冲器开关会导致这些发射。




图 7-1. 基于 OOK 的调制方案

7.3.3 模拟输出

AMC0x02D 在 OUTP 和 OUTN 引脚上提供与输入电压成正比的差分模拟输出电压。对于 $V_{FSR, MIN}$ 至 $V_{FSR, MAX}$ 范围内的输入电压，该器件具有线性响应，输出电压等于：

$$V_{OUT} = V_{OUTP} - V_{OUTN} = 41 \times V_{IN} = 41 \times (V_{INP} - V_{INN}) \quad (1)$$

在零输入端，两个引脚输出相同的共模输出电压 V_{CMout} ，如 [电气特性](#) 表中所指定。对于大于 $|V_{FSR}|$ 但小于 $|V_{Clipping}|$ 的绝对输入电压，差分输出电压的幅度会继续增加，但线性性能会降低。输出在 $V_{CLIPout}$ 的差分输出电压处饱和，如 [图 7-2](#) 所示（如果输入电压超过 $V_{Clipping}$ 值）。




图 7-2. AMC0x02D 的输入到输出传递曲线

AMC0x02D 输出提供失效防护功能，可简化系统级诊断。[图 7-2](#) 展示了失效防护模式中的行为，其中 AMC0x02D 输出在正常工作条件下不会出现的负差分输出电压。在以下情况下，失效防护输出激活：

- 当 AMC0x02D 器件的高侧电源 VDD1 缺失时
- 当高侧电源 VDD1 降至低于欠压阈值 V_{DD1UV} 时

使用最大 $V_{FAILSAFE}$ 电压（在 [电气特性](#) 表中指定）作为系统级失效防护检测的基准值。

7.4 器件功能模式

AMC0x02D 在以下其中一种状态下运行：

- 关断状态：低侧电源 (VDD2) 低于 $VDD2_{UV}$ 阈值。器件无响应。OUTP 和 OUTN 处于高阻态状态。在内部，OUTP 和 OUTN 由 ESD 保护二极管钳位到 VDD2 和 GND2。
- 高侧电源缺失：器件的低侧 (VDD2) 已供电处于建议运行条件下。高侧电源 (VDD1) 低于 $VDD1_{UV}$ 阈值。器件输出 $V_{FAILSAFE}$ 电压。
- 模拟输入超范围 (正满量程输入)：VDD1 和 VDD2 处于建议运行条件下，但模拟输入电压 V_{IN} 高于最大削波电压 $V_{Clipping, MAX}$ 。器件输出正 $V_{CLIPout}$ 。
- 模拟输入欠范围 (负满量程输入)：VDD1 和 VDD2 处于建议运行条件下，但模拟输入电压 V_{IN} 低于最小削波电压 $V_{Clipping, MIN}$ 。器件输出负 $V_{CLIPout}$ 。
- 正常运行：VDD1、VDD2 和 V_{IN} 处于建议运行条件内。器件输出与输入电压成正比的差分电压。

表 7-1 列出了运行模式。

表 7-1. 器件运行模式

运行条件	VDD1	VDD2	V_{IN}	器件响应
关闭	无关	$VDD2 < VDD2_{UV}$	无关	OUTP 和 OUTN 处于高阻态状态。在内部，OUTP 和 OUTN 由 ESD 保护二极管钳位到 VDD2 和 GND2。
高侧电源缺失	$VDD1 < VDD1_{UV}$	有效 ⁽¹⁾	无关	器件输出 $V_{FAILSAFE}$ 电压。
输入超范围	有效 ⁽¹⁾	有效 ⁽¹⁾	$V_{IN} > V_{Clipping, MAX}$	器件输出正 $V_{CLIPout}$ 。
输入欠范围	有效 ⁽¹⁾	有效 ⁽¹⁾	$V_{IN} < V_{Clipping, MIN}$	器件输出负 $V_{CLIPout}$ 。
正常运行	有效 ⁽¹⁾	有效 ⁽¹⁾	有效 ⁽¹⁾	器件输出与输入电压成正比的差分电压。

(1) 有效表示在建议运行条件内运行。

8 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

8.1 应用信息

AMC0x02D 具有低模拟输入电压范围、高精度度、低温度漂移和高共模瞬态抗扰度。AMC0x02D 主要为基于分流器的电流检测应用而设计，这些应用在高共模电压下需要精确的电流监测。AMC0x02D 更适合在电机驱动器、变频器和不间断电源应用中用于执行隔离式电流检测。

8.2 典型应用

下图展示了典型应用中的 AMC0x02D。流经外部分流电阻器 RSHUNT 的负载电流会产生压降。AMC0x02D 高侧电路检测分流电阻器上的压降，然后将该数据数字化并通过隔离栅传输到低侧。低侧电路将数字化的数据重构为模拟信号，并在输出引脚上提供该信号作为差分电压。

AMC0x02D 具有差动输入、差动输出和高共模瞬态抗扰度 (CMTI)，即便在高噪声环境中，也能可靠、准确地运行。




图 8-1. 在典型应用中使用 AMC0x02D 进行电流检测

8.2.1 设计要求

表 8-1 列出了此典型应用的参数。

表 8-1. 设计要求

参数	值
高侧电源电压	3.3V 或 5V
低侧电源电压	3.3V 或 5V
RSHUNT 两端的压降 (用于实现线性响应)	±50mV (最大值)

8.2.2 详细设计过程

在 [典型应用](#) 中, AMC0x02D 的高侧电源 (VDD1) 由上部栅极驱动器的浮动电源提供。

悬空接地基准 (GND1) 由连接至 AMC0x02D 负输入端 (INN) 的分流电阻器端部提供。如果使用四引脚分流器, AMC0x02D 的输入端连接至内部引线。然后, GND1 连接至分流器 INN 侧的外部引线。为了最大限度减小偏移和提高精度, 请将接地连接作为单独的布线直接连接到分流电阻器。请勿在器件输入端直接将 GND1 短接至 INN; 有关更多详细信息, 请参阅 [布局示例](#) 一节。

使用欧姆定律计算分流电阻器 (V_{SHUNT}) 两端的压降, 得到所需的测量电流:

$$V_{SHUNT} = I \times RSHUNT \quad (2)$$

选择 RSHUNT 值以满足以下两个条件:

- 首先, 标称电流范围内产生的压降不要超过推荐的差动输入电压范围: $V_{SHUNT} \leq \pm 50mV$ 。
- 第二, 确保最大允许过流值产生的压降不超过会引起削波输出的输入电压。保持 $V_{SHUNT} \leq V_{Clipping}$ 。

8.2.2.1 输入滤波器设计

在隔离式放大器前面放置一个差分 RC 滤波器 (R1、R2、C5) 可提高信号路径的信噪比性能。设计输入滤波器, 使得:

- 滤波器的截止频率至少比 Δ - Σ 调制器的采样频率 (20MHz) 低一个数量级
- 输入偏置电流不会在输入滤波器的直流阻抗上产生明显的压降
- 从各模拟输入端测得的阻抗相等

放置电容器 C6 和 C7, 以改善高频 (>1MHz) 下的共模抑制并提高偏移电压性能。为获得出色性能, 请确认 C6 与 C7 的值匹配, 并且两个电容器的值均比 C5 低 10 到 20 倍。NP0 型电容器具有低温漂和低电压系数, 非常适合用于共模滤波。

对于大多数应用, [图 8-2](#) 中所示的结构实现了出色的性能。




图 8-2. 输入滤波器

8.2.2.2 差分至单端输出转换

许多系统使用具有单端输入的 ADC，无法直接连接到 AMC0x02D 的差动输出。图 8-3 展示了一个将差分输出信号转换为 ADC 前面的单端信号的电路。当 $R1 = R3$ 且 $R2 = R4$ 时，输出电压等于 $(R2/R1) \times (V_{OUTP} - V_{OUTN}) + V_{REF}$ 。当 $C1 = C2$ 时，滤波器的带宽变为 $1/(2 \times \pi \times C1 \times R1)$ 。根据系统的带宽要求配置该滤波器级的带宽。为了获得出色线性度，请使用具有低电压系数的电容器（例如 NP0 型电容器）。对于大多数应用， $R1 = R2 = R3 = R4 = 3.3k\Omega$ 和 $C1 = C2 = 330pF$ 可产生良好的性能。




图 8-3. 将 AMC0x02D 输出连接到单端输入 ADC

以下参考指南进一步介绍了设计 SAR ADC 滤波级和驱动级的一般过程。这两份参考指南均可从 www.ti.com 下载

- [经优化可实现更低失真和噪声的 18 位 1MSPS 数据采集块 \(DAQ\) 参考指南](#)
- [经优化可实现更低功耗的 18 位数据采集块 \(DAQ\) 参考指南](#)

8.2.3 应用曲线

功率级设计的一个重要方面是有效检测过流状况，以保护开关器件和无源器件免受损坏。为了在过流情况下快速关闭系统，要求隔离式放大器具有低信号延迟功能。图 8-4 展示了 AMC0x02D 的典型满量程阶跃响应。




图 8-4. AMC0x02D 的阶跃响应

8.3 最佳设计实践

在器件输入端 (从 INP 到 INN) 放置一个最小 10nF 的电容器。该电容器有助于避免在开关电容器输入级采样期间输入端出现压降。

请勿在器件输入端直接将 GND1 短接至 INN。为了获得更高精度，请将接地连接作为单独的布线直接连接到分流电阻器。更多详细信息，请参阅 [布局示例](#) 部分。

AMC0x02D 器件通电时，请勿使其输入端保持断开 (悬空) 状态。如果器件输入端处于悬空状态，输入偏置电流可能会将输入驱动至超过工作共模输入电压的正值。这种情况会导致器件输出 [模拟输出](#) 一节中所述的失效防护电压。

通过硬短路或电阻路径将高侧接地端 (GND1) 连接到 INN。需要 INN 和 GND1 之间的直流电流路径来定义输入共模电压。不要超过 [建议运行条件](#) 表中指定的输入共模范围。

8.4 电源相关建议

在典型应用中，AMC0x02D 的高侧电源 (VDD1) 由隔离式直流/直流转换器从低侧电源 (VDD2) 生成。一种低成本方案基于推挽式驱动器 [SN6501](#) 和支持所需隔离电压额定值的变压器。

AMC0x02D 无需任何特定的上电时序。高侧电源 (VDD1) 通过与低 ESR、1µF 电容器 (C2) 并联的低 ESR、100nF 电容器 (C1) 进行去耦。低侧电源 (VDD2) 同样通过与低 ESR、1µF 电容器 (C4) 并联的低 ESR、100nF 电容器 (C3) 进行去耦。将所有四个电容器 (C1、C2、C3 和 C4) 尽可能靠近器件放置。图 8-5 展示了 AMC0x02D 的去耦图。




图 8-5. AMC0x02D 去耦

在应用中出现的适用直流偏置条件下，验证电容器能提供足够有效的电容。在实际条件下，通常仅使用多层陶瓷电容器 (MLCC) 标称电容的一小部分。在选择这些电容器时，应考虑到这个因素。此问题在低厚度电容器中尤为严重，在该类电容器中，电容器越薄，电介质电场强度越大。知名电容器制造商提供了电容与直流偏置关系曲线，这大大简化了元件的选型。


8.5 布局

8.5.1 布局指南

布局示例 部分详细说明了布局建议，其中去耦电容器的放置尤为关键（尽可能靠近 AMC0x02D 电源引脚）。这个示例还说明了器件所需的其他元件的放置方式。

8.5.2 布局示例

图 8-6. AMC0x02D 的建议布局



9 器件和文档支持

9.1 文档支持

9.1.1 相关文档

欲查看相关文件，请参阅以下内容：

- 德州仪器 (TI), [隔离相关术语 应用手册](#)
- 德州仪器 (TI), [半导体和 IC 封装热指标 应用手册](#)
- 德州仪器 (TI), [ISO72x 数字隔离器磁场抗扰度 应用手册](#)
- 德州仪器 (TI), [TLV900x 适用于成本敏感型系统的低功耗、RRIO、1MHz 运算放大器 数据表](#)
- 德州仪器 (TI), [经优化可实现更低失真和噪声的 18 位、1MSPS 数据采集块 \(DAQ\) 参考指南](#)
- 德州仪器 (TI), [经优化可实现超低功耗的 18 位、1MSPS 数据采集块 \(DAQ\) 参考指南](#)
- 德州仪器 (TI), [隔离放大器电压检测 Excel 计算器 设计工具](#)
- 德州仪器 (TI), [隔离放大器电流检测 Excel 计算器 设计工具](#)

9.2 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

9.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

9.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

日期	修订版本	注释
December 2025	*	初始发行版

11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

11.1 机械数据


PACKAGE OUTLINE

DWV0008A



SOIC - 2.8 mm max height

SOIC



NOTES:


1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm, per side.

EXAMPLE BOARD LAYOUT

DWV0008A

SOIC - 2.8 mm max height

SOIC



NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DWV0008A

SOIC - 2.8 mm max height

SOIC



NOTES: (continued)


7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.



D0008A

PACKAGE OUTLINE
SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



NOTES:


1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
 BASED ON .005 INCH [0.125 MM] THICK STENCIL
 SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
AMC0302DDWVR	Active	Production	SOIC (DWV) 8	1000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	C0302D

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF AMC0302D :

- Automotive : [AMC0302D-Q1](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects



D0008A

PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES:

- Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed $.006$ [0.15] per side.
- This dimension does not include interlead flash.
- Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
 EXPOSED METAL SHOWN
 SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


PACKAGE OUTLINE

DWV0008A



SOIC - 2.8 mm max height


SOIC




4218796/A 09/2013

NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm, per side.



LAND PATTERN EXAMPLE
 9.1 mm NOMINAL CLEARANCE/CREEPAGE
 SCALE:6X




SOLDER MASK DETAILS

4218796/A 09/2013

NOTES: (continued)

- 5. Publication IPC-7351 may have alternate designs.
- 6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
 BASED ON 0.125 mm THICK STENCIL
 SCALE:6X

4218796/A 09/2013

NOTES: (continued)

- 7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
- 8. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月