

具有集成电流检测、1/256 微步进、智能调优和使用 GPIO 引脚进行失速检测的 DRV8434A 步进电机驱动器

1 特性

- PWM 微步进电机驱动器
 - 简单的 STEP/DIR 接口
 - 最高 1/256 的微步进分度器
- 集成电流检测功能
 - 无需检测电阻
 - $\pm 4\%$ 满量程电流精度
- 智能调优纹波控制衰减
- 使用 GPIO 引脚进行失速检测
- 工作电源电压范围为 4.5V 至 48V
- 低 $R_{DS(ON)}$: 24V、25°C 时为 330m Ω HS + LS
- 高电容量: 2.5A 满量程、1.8A 均方根电流
- 支持 1.8V、3.3V、5.0V 逻辑输入
- 低电流睡眠模式 (2 μ A)
- 展频时钟, 以降低 EMI
- 小型封装和外形尺寸
- 保护特性
 - VM 欠压锁定 (UVLO)
 - 电荷泵欠压 (CPUV)
 - 过流保护 (OCP)
 - 无传感器失速检测
 - 开路负载检测 (OL)
 - 热关断 (OTSD)
 - 故障调节输出 (nFAULT)

2 应用

- 打印机和扫描仪
- ATM 和验钞机
- 纺织机
- 舞台照明设备
- 办公和家庭自动化
- 工厂自动化和机器人
- 医疗应用
- 3D 打印机

3 说明

DRV8434A 是一款适用于工业和消费类应用的步进电机驱动器。该器件由两个 N 沟道功率 MOSFET H 桥驱动器、一个微步进分度器以及集成电流检测功能完全集成。DRV8434A 最高可驱动 2.5A 满量程输出电流 (取决于 PCB 热设计)。

DRV8434A 采用内部电流检测架构, 无需再使用两个外部功率检测电阻, 可缩小 PCB 面积并降低系统成本。该器件使用内部 PWM 电流调节方案, 该方案采用智能调优纹波控制衰减。智能调优可通过自动调节实现

出色的电流调节性能, 并对电机变化和老化效应进行补偿和减少电机的可闻噪声。


借助简单的 STEP/DIR 接口, 可通过外部控制器管理步进电机的方向和步进速率。这款器件可配置为多种步进模式, 从全步进模式到 1/256 微步进模式皆可。该器件通过专用的 nSLEEP 引脚提供低功耗睡眠模式。

DRV8434A 采用先进的失速检测算法, 该算法可通过两个数字 IO 和一个模拟 IO 引脚配置, 并且不需要 SPI 接口即可检测失速。通过检测电机失速, 系统设计人员可以确定电机是否受阻, 并根据需要采取措施, 从而提高效率、防止损坏并降低可闻噪声。其他保护特性包括: 电源欠压、电荷泵故障、过流、短路、开路负载和过热保护。故障状态通过 nFAULT 引脚指示。

器件信息

器件型号(1)	封装	封装尺寸 (标称值)
DRV8434APWPR	HTSSOP (28)	9.7mm x 4.4mm
DRV8434ARGER	VQFN (24)	4mm x 4mm

(1) 如需了解所有可用封装, 请参阅数据表末尾的可订购产品附录。



简化版原理图



内容

1 特性	1	7.4 器件功能模式.....	26
2 应用	1	8 应用和实施	28
3 说明	1	8.1 应用信息.....	28
4 修订历史记录	2	8.2 典型应用.....	28
5 引脚配置和功能	2	9 电源相关建议	34
5.1 引脚功能.....	3	9.1 大容量电容.....	34
6 规格	5	10 布局	35
6.1 绝对最大额定值.....	5	10.1 布局指南.....	35
6.2 ESD 等级.....	5	10.2 布局示例.....	35
6.3 建议运行条件.....	6	11 器件和文档支持	37
6.4 热性能信息.....	6	11.1 接收文档更新通知.....	37
6.5 电气特性.....	7	11.2 支持资源.....	37
6.6 分度器时序要求.....	8	11.3 商标.....	37
7 详细说明	11	11.4 静电放电警告.....	37
7.1 概述.....	11	11.5 术语表.....	37
7.2 功能模块图.....	12	12 机械、封装和可订购信息	38
7.3 特性说明.....	13		

4 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

日期	修订版本	说明
2020 年 12 月	*	初始发行版

5 引脚配置和功能




图 5-1. PWP PowerPAD™ 封装 28 引脚 HTSSOP 俯视图




图 5-2. RGE 封装 24 引脚 VQFN (带有外露散热焊盘) 俯视图

5.1 引脚功能

名称	引脚		I/O	类型	说明
	HTSSOP	VQFN			
AOUT1	4、5	3	O	输出	绕组 A 输出。连接到步进电机绕组。
AOUT2	6、7	4	O	输出	绕组 A 输出。连接到步进电机绕组。
PGND	3、12	2、7	—	电源	电源接地。连接到系统接地。
BOUT2	8、9	5	O	输出	绕组 B 输出。连接到步进电机绕组
BOUT1	10、11	6	O	输出	绕组 B 输出。连接到步进电机绕组
CPH	28	23	—	电源	电荷泵开关节点。在 CPH 到 CPL 之间连接一个额定电压为 VM 的 X7R 0.022 μ F 陶瓷电容器。
CPL	27	22			
DIR	24	19	I	输入	方向输入。逻辑电平设置步进的方向；内部下拉电阻。
ENABLE	25	20	I	输入	逻辑低电平将禁用器件输出；逻辑高电平则会启用器件输出；高阻态可启用 8 倍扭矩计数调节。
DVDD	15	10	—	电源	逻辑电源电压。通过电容为 0.47 μ F 至 1 μ F、额定电压为 6.3V 或 10V 的 X7R 陶瓷电容器连接至 GND。
GND	14	9	—	电源	器件接地。连接到系统接地。
VREF	17	12	I	输入	电流设定基准输入。最大值为 3.3V。DVDD 可用于通过电阻分压器提供 VREF。
M0	18	13	I	输入	微步进模式设置引脚。设置步进模式。
M1	22	17			
STL_MODE	21	16	I	输入	引脚输入电平对失速检测模式进行编程： 0 = 扭矩计数模式，扭矩计数模拟电压在 TRQ_CNT/STL_TH 引脚上输出。 高阻态 = 学习模式，学习结果模拟电压在 TRQ_CNT/STL_TH 引脚上输出。 1 = 失速阈值模式，失速阈值由 TRQ_CNT/STL_TH 引脚上的输入电压设置。 使用 330k 电阻接地 = 已禁用失速检测。
TRQ_CNT/STL_TH	20	15	I/O	输入/输出	扭矩计数模拟输出或失速阈值模拟输入，具体取决于 STL_MODE 引脚输入电平。1nF 电容器必须从该引脚接地。
STEP	23	18	I	输入	步进输入。上升沿使分度器前进一步；内部下拉电阻。
VCP	1	24	—	电源	电荷泵输出。通过一个 X7R 0.22 μ F 16V 陶瓷电容器连接至 VM。

名称	引脚		I/O	类型	说明
	NO.				
	HTSSOP	VQFN			
VM	2、13	1、8	—	电源	电源。连接到电机电源电压，并通过两个 0.01 μ F 陶瓷电容器（每个引脚一个）和一个额定电压为 VM 的大容量电容器旁路到 PGND。
STL_REP	19	14	O	漏极开路	失速故障报告输出。需要上拉电阻。从低电平转换到高电平表示失速。从高电平转换到低电平表示成功学习。如果此引脚已接地，失速故障报告会被禁用。
nFAULT	16	11	O	漏极开路	故障输出。检测到故障时下拉为逻辑低电平；开路输出。需要上拉电阻。
nSLEEP	26	21	I	输入	睡眠模式控制。逻辑高电平用于启用器件；逻辑低电平用于进入低功耗睡眠模式；内部下拉电阻。nSLEEP 低电平脉冲将清除故障。
PAD	-	-	-	-	散热焊盘。连接到系统接地。

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内 (除非另有说明) (1)

	最小值	最大值	单位
电源电压 (VM)	- 0.3	50	V
电荷泵电压 (VCP、CPH)	- 0.3	$V_{VM} + 7$	V
电荷泵负开关引脚 (CPL)	- 0.3	V_{VM}	V
nSLEEP 引脚电压 (nSLEEP)	- 0.3	V_{VM}	V
内部稳压器电压 (DVDD)	-0.3	5.75	V
控制引脚电压 (STEP、DIR、ENABLE、nFAULT、STL_MODE、STL_REP、TRQ_CNT/ STL_TH、M0、M1)	-0.3	5.75	V
开漏输出电流 (nFAULT、STL_REP)	0	10	mA
基准输入引脚电压 (VREF)	-0.3	5.75	V
连续相节点引脚电压 (AOUT1、AOUT2、BOUT1、BOUT2)	- 1	$V_{VM} + 1$	V
瞬态 100ns 相节点引脚电压 (AOUT1、AOUT2、BOUT1、BOUT2)	- 3	$V_{VM} + 3$	V
峰值驱动电流 (AOUT1、AOUT2、BOUT1、BOUT2)	受内部限制		A
工作环境温度, T_A	-40	125	°C
运行结温, T_J	-40	150	°C
贮存温度, T_{stg}	-65	150	°C

(1) 应力超出绝对最大额定值下列出的值可能会对器件造成永久损坏。这些列出的值仅仅是应力额定值, 这并不表示器件在这些条件下以及在建议运行条件以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。

6.2 ESD 等级

			值	单位	
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001	±2000	V	
		充电器件模型 (CDM), 符合 JEDEC 规范 JESD22-C101	PWP 转角引脚 (1、14、 15 和 28)		±750
			其他引脚		±500

6.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

		最小值	最大值	单位
V_{VM}	可确保正常（直流）运行的电源电压范围	4.5	48	V
V_I	逻辑电平输入电压	0	5.5	V
V_{VREF}	VREF 电压	0.05	3.3	V
f_{STEP}	施加的 STEP 信号 (STEP)	0	500 ⁽¹⁾	kHz
I_{FS}	电机满量程电流 (xOUTx)	0	2.5 ⁽²⁾	A
I_{rms}	电机均方根电流 (xOUTx)	0	1.8 ⁽²⁾	A
T_A	工作环境温度	-40	125	°C
T_J	工作结温	-40	150	°C

(1) STEP 输入工作频率最高可达 500kHz，但系统带宽受电机负载限制

(2) 必须遵守功耗和热限值

6.4 热性能信息

热指标 ⁽¹⁾		PWP (HTSSOP)	RGE (VQFN)	单位
		28 引脚	24 引脚	
$R_{\theta JA}$	结至环境热阻	29.7	39.0	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻	23.0	28.9	°C/W
$R_{\theta JB}$	结至电路板热阻	9.3	16.0	°C/W
ψ_{JT}	结至顶部特征参数	0.3	0.4	°C/W
ψ_{JB}	结至电路板特征参数	9.2	15.9	°C/W
$R_{\theta JC(bot)}$	结至外壳（底部）热阻	2.4	3.4	°C/W

(1) 有关新旧热指标的更多信息，请参阅《[半导体和 IC 封装热指标](#)》应用报告。

6.5 电气特性

典型值都是在 $T_A = 25^\circ\text{C}$ 且 $V_{VM} = 24\text{V}$ 条件下的值。除非另有说明，否则所有限值都是在推荐工作条件下的限值。

参数		测试条件	最小值	典型值	最大值	单位
电源电压 (VM、DVDD)						
I_{VM}	VM 工作电源电流	ENABLE = 1, nSLEEP = 1, 无电机负载		5	6.5	mA
I_{VMQ}	VM 睡眠模式电源电流	nSLEEP = 0		2	4	μA
t_{SLEEP}	休眠时间	nSLEEP = 0 至睡眠模式	120			μs
t_{RESET}	nSLEEP 复位脉冲	nSLEEP 低电平至清除故障	20		40	μs
t_{WAKE}	唤醒时间	nSLEEP = 1 至输出转换		0.8	1.2	ms
t_{ON}	开通时间	VM > UVLO 至输出转换		0.8	1.2	ms
t_{EN}	启用时间	ENABLE = 0/1 至输出转换			5	μs
V_{DVDD}	内部稳压器电压	无外部负载, $6\text{V} < V_{VM} < 48\text{V}$	4.75	5	5.25	V
		无外部负载, $V_{VM} = 4.5\text{V}$	4.2	4.35		V
电荷泵 (VCP、CPH、CPL)						
V_{VCP}	VCP 工作电压	$6\text{V} < V_{VM} < 48\text{V}$		$V_{VM} + 5$		V
$f_{(VCP)}$	电荷泵开关频率	$V_{VM} > UVLO$; nSLEEP = 1		360		kHz
逻辑电平输入 (STEP、DIR、nSLEEP)						
V_{IL}	输入逻辑低电平电压		0		0.6	V
V_{IH}	输入逻辑高电平电压		1.5		5.5	V
V_{HYS}	输入逻辑迟滞			150		mV
I_{IL}	输入逻辑低电平电流	$V_{IN} = 0\text{V}$	-1		1	μA
I_{IH}	输入逻辑高电平电流	$V_{IN} = 5\text{V}$			100	μA
三电平输入 (M0、ENABLE)						
V_{I1}	输入逻辑低电平电压	连接至 GND	0		0.6	V
V_{I2}	输入高阻抗电压	高阻态	1.8	2	2.2	V
V_{I3}	输入逻辑高电平电压	连接至 DVDD	2.7		5.5	V
I_O	输出上拉电流			10		μA
四电平输入 (M1、STL_MODE)						
V_{I1}	输入逻辑低电平电压	连接至 GND	0		0.6	V
V_{I2}		$330\text{k}\Omega \pm 5\%$ 至 GND	1	1.25	1.4	V
V_{I3}	输入高阻抗电压	高阻态	1.8	2	2.2	V
V_{I4}	输入逻辑高电平电压	连接至 DVDD	2.7		5.5	V
I_{IL}	输出上拉电流			10		μA
扭矩计数输入/失速阈值输出 (TRQ_CNT/STL_TH)						
V_{O1}	输出低电压	STL_MODE = 0V	0.1			V
V_{O2}	输出高电压	STL_MODE = 0V			2.4	V
V_{I1}	输入低电压	STL_MODE = DVDD	0.1			V
V_{I2}	输入高电压	STL_MODE = DVDD			2.4	V
N_{BIT}	扭矩计数 DAC 分辨率		12			位
C_{LOAD}	TRQ_CNT/STL_TH 引脚容性负载	$R_{LOAD} = \text{无限}$, 相位裕度 = 45°			1	nF
I_{SHORT}	TRQ_CNT/STL_TH 引脚短路电流	满量程输出短路接地		2		mA
t_S	DAC 输出电压稳定时间	99% 的最终目标		50		μs
控制输出 (nFAULT、STL_REP)						

典型值都是在 $T_A = 25^\circ\text{C}$ 且 $V_{VM} = 24\text{V}$ 条件下的值。除非另有说明，否则所有限值都是在推荐工作条件下的限值。

参数		测试条件	最小值	典型值	最大值	单位
V_{OL}	输出逻辑低电平电压	$I_O = 5\text{mA}$			0.5	V
I_{OH}	输出逻辑高电平泄漏电流		-1		1	μA
V_{IL}	输入逻辑低电平电压	STL_REP, 下拉到低电平, 以禁用失速报告	0		0.6	V
V_{IH}	输入逻辑高电平电压	STL_REP, 下拉到高电平, 以启用失速报告	1.5		5.5	V
电机驱动器输出 (AOUT1、AOUT2、BOUT1、BOUT2)						
$R_{DS(ON)}$	高侧 FET 导通电阻	$T_J = 25^\circ\text{C}$ 、 $I_O = -1\text{A}$		165	200	$\text{m}\Omega$
		$T_J = 125^\circ\text{C}$ 、 $I_O = -1\text{A}$		250	300	$\text{m}\Omega$
		$T_J = 150^\circ\text{C}$ 、 $I_O = -1\text{A}$		280	350	$\text{m}\Omega$
$R_{DS(ON)}$	低侧 FET 导通电阻	$T_J = 25^\circ\text{C}$ 、 $I_O = 1\text{A}$		165	200	$\text{m}\Omega$
		$T_J = 125^\circ\text{C}$ 、 $I_O = 1\text{A}$		250	300	$\text{m}\Omega$
		$T_J = 150^\circ\text{C}$ 、 $I_O = 1\text{A}$		280	350	$\text{m}\Omega$
t_{SR}	输出压摆率	$V_{VM} = 24\text{V}$ 、 $I_O = 1\text{A}$, 在 10% 至 90% 之间		240		$\text{V}/\mu\text{s}$
PWM 电流控制 (VREF)						
K_V	跨阻增益	$V_{REF} = 3.3\text{V}$	1.254	1.32	1.386	V/A
I_{VREF}	V_{REF} 泄漏电流	$V_{REF} = 3.3\text{V}$			8.25	μA
ΔI_{TRIP}	电流跳变精度	$0.25\text{A} < I_O < 0.5\text{A}$	-12		12	%
		$0.5\text{A} < I_O < 1\text{A}$	-6		6	
		$1\text{A} < I_O < 2.5\text{A}$	-4		4	
$I_{O,CH}$	AOUT 和 BOUT 电流匹配	$I_O = 2.5\text{A}$	-2.5		2.5	%
保护电路						
V_{UVLO}	VM UVLO 锁定	VM 下降, UVLO 下降	4.1	4.25	4.35	V
		VM 上升, UVLO 上升	4.2	4.35	4.45	
$V_{UVLO,HYS}$	欠压迟滞	上升至下降阈值		100		mV
V_{CPUV}	电荷泵欠压	VCP 下降; CPUV 报告		$V_{VM} + 2$		V
I_{OCP}	过流保护	流经任何 FET 的电流	4			A
t_{OCP}	过流抗尖峰时间			2		μs
t_{RETRY}	过流重试时间			4		ms
t_{OL}	开路负载检测时间				50	ms
I_{OL}	开路负载电流阈值			75		mA
T_{OTSD}	热关断	内核温度 T_J	150	165	180	$^\circ\text{C}$
T_{HYS_OTSD}	热关断迟滞	内核温度 T_J		20		$^\circ\text{C}$

6.6 分度器时序要求

典型限值都是在 $T_J = 25^\circ\text{C}$ 且 $V_{VM} = 24\text{V}$ 条件下的限值。除非另有说明，否则所有限值都是在推荐工作条件下的限值。

NO.			最小值	最大值	单位
1	f_{STEP}	步进频率		500 ⁽¹⁾	kHz
2	$t_{WH(STEP)}$	脉冲持续时间, STEP 高电平	970		ns
3	$t_{WL(STEP)}$	脉冲持续时间, STEP 低电平	970		ns
4	$t_{SU(DIR, Mx)}$	设置时间, DIR 或 MODEx 至 STEP 上升	200		ns
5	$t_{H(DIR, Mx)}$	保持时间, DIR 或 MODEx 至 STEP 上升	200		ns

(1) STEP 输入工作频率最高可达 500kHz, 但系统带宽受电机负载限制。




图 6-1. STEP 和 DIR 时序图

6.6.1 典型特性




图 6-2. 睡眠电流与电源电压间的关系




图 6-3. 睡眠电流与温度间的关系




图 6-4. 工作电流与电源电压间的关系




图 6-5. 工作电流与温度间的关系

6.6.1 典型特性 (continued)




图 6-6. 低侧 $R_{DS(ON)}$ 与电源电压间的关系




图 6-7. 低侧 $R_{DS(ON)}$ 与温度间的关系




图 6-8. 高侧 $R_{DS(ON)}$ 与电源电压间的关系




图 6-9. 高侧 $R_{DS(ON)}$ 与温度间的关系

7 详细说明

7.1 概述

DRV8434A 是一款用于双极步进电机的集成电机驱动器解决方案。该器件通过集成两个 N 沟道功率 MOSFET H 桥、电流检测电阻和调节电路以及一个微步进分度器，可更大程度提高集成度。DRV8434A 能够支持 4.5V 至 48V 的宽电源电压范围。DRV8434A 提供高达 4A 峰值、2.5A 满量程或 1.8A 均方根 (rms) 的输出电流。实际的满量程和均方根电流取决于环境温度、电源电压和 PCB 热性能。


DRV8434A 采用集成式电流检测架构，无需再使用两个外部功率检测电阻，从而显著节省布板空间和 BOM 成本，并减少设计工作量和降低功耗。该架构通过使用电流镜方法消除了检测电阻中的功率损耗，并使用内部功率 MOSFET 进行电流检测。通过 VREF 引脚处的电压来调节电流调节设定点。

借助简单的 STEP/DIR 接口，可通过外部控制器管理步进电机的方向和步进速率。内部微步进分度器可以执行高精度微步进，而无需外部控制器来管理绕组电流电平。分度器可实现全步进、半步进以及 1/4、1/8、1/16、1/32、1/64、1/128 和 1/256 微步进。高微步进有助于显著降低可闻噪声并实现平稳的运动。除了标准的半步进模式，非循环半步进模式可用于在较高的电机转速下增加扭矩输出。

该器件以智能调优纹波控制衰减模式运行，此模式使用可变关断时间纹波电流控制方案，以更大限度地减少电机绕组电流的失真。DRV8434A 可检测电机电流的上升和下降电流象限之间的反电动势相移，从而检测电机过载失速情况或线路末端运动。与需要 SPI 接口的传统失速检测算法不同，DRV8434A 可使用两个数字 IO 和一个模拟 IO 引脚检测失速。

该器件为内部数字振荡器和内部电荷泵集成了展频时钟特性。此特性可更大程度减少器件的辐射发射。系统包括一个低功耗睡眠模式，以便在不主动驱动电机时节省功耗。

7.2 功能模块图



7.3 特性说明

表 7-1 列出了 DRV8434A 器件的推荐外部组件。

表 7-1. DRV8434A 外部组件

组件	引脚 1	引脚 2	推荐
C _{VM1}	VM	PGND	两个额定电压为 VM 的 X7R 0.01μF 陶瓷电容器
C _{VM2}	VM	PGND	额定电压为 VM 的大容量电容器
C _{VCP}	VCP	VM	X7R 0.22μF 16V 陶瓷电容器
C _{SW}	CPH	CPL	额定电压为 VM 的 X7R 0.022μF 陶瓷电容器
C _{DVDD}	DVDD	GND	电容为 0.47μF 至 1μF 的 X7R 6.3V 陶瓷电容器
C _{TRQ_CNT}	TRQ_CNT/STL_TH	GND	X7R 1nF 6.3V 陶瓷电容器
R _{nFAULT}	VCC (1)	nFAULT	>4.7kΩ 电阻
R _{STL_REP}	VCC (1)	STL_REP	>4.7kΩ 电阻
R _{REF1}	VREF	VCC	用于限制斩波电流的电阻。VREF 引脚具有内部 500kΩ 接地电阻，因此建议 R _{REF1} 和 R _{REF2} 的并联电阻值应低于 50kΩ。
R _{REF2} (可选)	VREF	GND	

(1) VCC 不是 DRV8434A 上的引脚，但开漏输出 nFAULT 和 STL_REP 需要 VCC 电源电压上拉；这两个输出也可能被上拉到 DVDD

7.3.1 步进电机驱动器电流额定值

步进电机驱动器可以通过以下三种不同的输出电流值表示方式进行分类：峰值、均方根和满量程。

7.3.1.1 峰值电流额定值

步进驱动器中的峰值电流受过流保护关断阈值 I_{OCP} 的限制。峰值电流表示任何瞬态持续电流脉冲，例如当对电容充电时，或当总占空比非常低时。通常，I_{OCP} 的最小值指定了步进电机驱动器的峰值电流额定值。对于 DRV8434A，每个电桥的峰值电流额定值为 4A。

7.3.1.2 均方根电流额定值

均方根（平均）电流由集成电路的热特性决定。均方根电流是根据典型系统中 R_{DS(ON)}、上升和下降时间、PWM 频率、器件静态电流和 25°C 温度下的封装热性能计算的。实际的均方根电流可能更高或更低，具体取决于散热和环境温度。对于 DRV8434A，每个电桥的均方根电流额定值为 1.8A。

7.3.1.3 满量程电流额定值

满量程电流描述了微步进时正弦电流波形的顶部。由于正弦波振幅与均方根电流有关，因此满量程电流也由器件的热特性决定。对于正弦电流波形，满量程电流额定值大约为 $\sqrt{2} \times I_{RMS}$ ；对于方波电流波形，该值大约为 I_{RMS}（全步进）。




图 7-1. 满量程和均方根电流

7.3.2 PWM 电机驱动器

DRV8434A 具有两个全 H 桥驱动器，用于驱动双极步进电机的两个绕组。图 7-2 显示了该电路的方框图。




图 7-2. PWM 电机驱动器方框图

7.3.3 微步进分度器

DRV8434A 器件中的内置分度器逻辑支持多种不同的步进模式。M0 和 M1 引脚用于配置步进模式，如表 7-2 所示。该器件支持动态更改该设置。

表 7-2. 微步进分度器设置

M0	M1	步进模式
0	0	100% 电流的全步进 (两相励磁)
0	330kΩ 至 GND	71% 电流的全步进 (两相励磁)
1	0	非循环 1/2 步进
高阻态	0	1/2 步进
0	1	1/4 步进
1	1	1/8 步进

表 7-2. 微步进分度器设置 (continued)

M0	M1	步进模式
高阻态	1	1/16 步进
0	高阻态	1/32 步进
高阻态	330kΩ 至 GND	1/64 步进
高阻态	高阻态	1/128 步进
1	高阻态	1/256 步进

表 7-3 显示了全步进 (71% 电流)、1/2 步进、1/4 步进和 1/8 步进运行状态的相对电流和步进方向。更高的微步进分辨率也将遵循相同的模式。AOUT 电流是电角的正弦，BOUT 电流是电角的余弦。正电流是指进行驱动时从 xOUT1 引脚流向 xOUT2 引脚的电流。

在 STEP 输入的每个上升沿，分度器移动到表格中的下一个状态。方向按照 DIR 引脚逻辑高电平进行显示。如果 DIR 引脚为逻辑低电平，则顺序表相反。

NOTE

在步进时，如果步进模式动态变化，则分度器在 STEP 上升沿情况下前进到下一个有效状态，以便实现新的步进模式设置。

初始励磁状态是 45° 的电角，对应于两个线圈中均为 71% 的满量程电流。系统会在上电后、退出逻辑欠压锁定后或退出睡眠模式后立即进入该状态。

表 7-3. 相对电流和步进方向

1/8 步进	1/4 步进	1/2 步进	全步进 71%	AOUT 电流 (满量程百分比)	BOUT 电流 (满量程百分比)	电角 (度)
1	1	1		0%	100%	0.00
2				20%	98%	11.25
3	2			38%	92%	22.50
4				56%	83%	33.75
5	3	2	1	71%	71%	45.00
6				83%	56%	56.25
7	4			92%	38%	67.50
8				98%	20%	78.75
9	5	3		100%	0%	90.00
10				98%	-20%	101.25
11	6			92%	-38%	112.50
12				83%	-56%	123.75
13	7	4	2	71%	-71%	135.00
14				56%	-83%	146.25
15	8			38%	-92%	157.50
16				20%	-98%	168.75
17	9	5		0%	-100%	180.00
18				-20%	-98%	191.25
19	10			-38%	-92%	202.50
20				-56%	-83%	213.75
21	11	6	3	-71%	-71%	225.00
22				-83%	-56%	236.25
23	12			-92%	-38%	247.50
24				-98%	-20%	258.75

表 7-3. 相对电流和步进方向 (continued)

1/8 步进	1/4 步进	1/2 步进	全步进 71%	AOUT 电流 (满量程百分比)	BOUT 电流 (满量程百分比)	电角 (度)
25	13	7		-100%	0%	270.00
26				-98%	20%	281.25
27	14			-92%	38%	292.50
28				-83%	56%	303.75
29	15	8	4	-71%	71%	315.00
30				-56%	83%	326.25
31	16			-38%	92%	337.50
32				-20%	98%	348.75

表 7-4 显示了具有 100% 满量程电流的全步进运行。这种步进模式将比具有 71% 电流的全步进模式消耗更多的电能，但在高电机转速下可提供更高的扭矩。

表 7-4. 100% 电流的全步进

全步进 100%	AOUT 电流 (满量程百分比)	BOUT 电流 (满量程百分比)	电角 (度)
1	100	100	45
2	-100	100	135
3	-100	-100	225
4	100	-100	315

表 7-5 显示了非循环 1/2 步进操作。这种步进模式比循环 1/2 步进运行消耗更多的功耗，但在高电机转速下可提供更高的转矩。

表 7-5. 非循环 1/2 步进电流

非循环 1/2 步进	AOUT 电流 (满量程百分比)	BOUT 电流 (满量程百分比)	电角 (度)
1	0	100	0
2	100	100	45
3	100	0	90
4	100	-100	135
5	0	-100	180
6	-100	-100	225
7	-100	0	270
8	-100	100	315

7.3.4 通过 MCU DAC 控制 VREF

在某些情况下，满量程输出电流可能需要在许多不同的值之间变化，具体取决于电机速度和负载。您可以在系统内调节 VREF 引脚的电压，以更改满量程电流。

在这种运行模式中，随着 DAC 电压的增加，满量程调节电流也将增加。为确保正常运行，DAC 的输出不得超过 3.3V。




图 7-3. 通过 DAC 资源控制 VREF

您也可以使用 PWM 信号和低通滤波器来调节 VREF 引脚。




图 7-4. 通过 PWM 资源控制 VREF

7.3.5 电流调节和衰减模式

DRV8434A 以智能调优纹波控制衰减模式运行，该模式在 PWM 电流调节期间仅使用慢速衰减。PWM 调节电流由比较器设置，该比较器监测与低侧功率 MOSFET 并联的电流检测 MOSFET 两端的电压。电流检测 MOSFET 通过基准电流进行偏置，该基准电流是电流模式正弦加权 DAC 的输出，其满量程基准电流通过 VREF 引脚的电压进行设置。

您可以使用以下公式计算满量程调节电流 (I_{FS})： $I_{FS} (A) = V_{REF} (V) / K_V (V/A) = V_{REF} (V) / 1.32 (V/A)$ 。

在 PWM 电流斩波期间，将启用 H 桥以驱动电流流过电机绕组，直至达到 PWM 电流斩波阈值。之后，通过启用 H 桥的两个低侧 MOSFET 来实现绕组电流的再循环。

7.3.5.1 智能调优纹波控制




图 7-5. 智能调优纹波控制衰减模式

智能调优纹波控制通过在 I_{TRIP} 电平旁设置一个 I_{VALLEY} 电平来进行操作。当电流电平达到 I_{TRIP} 时，该器件会进入慢速衰减，直到达到 I_{VALLEY} 。在慢速衰减下，两个低侧 MOSFET 都导通，允许电流再循环。在此模式下，关断时间根据电流电平和运行条件而变化。

该纹波控制方法可以严格地调节电流电平，从而提高电机效率和系统性能。

7.3.5.2 消隐时间

在 H 桥接通电流（驱动阶段开始）后，电流检测比较器将在启用电流检测电路前被忽略一段时间 (t_{BLANK})。消隐时间还将设置 PWM 的最小驱动时间。消隐时间大约为 $1\mu s$ 。

7.3.6 电荷泵

集成了一个电荷泵以提供高侧 N 沟道 MOSFET 栅极驱动电压。需要在 VM 和 VCP 引脚之间为电荷泵放置一个电容作为储能电容。此外，还需要在 CPH 和 CPL 引脚之间放置一个陶瓷电容作为飞跨电容。




图 7-6. 电荷泵方框图

7.3.7 线性稳压器

DVDD 器件中集成了一个线性稳压器。DVDD 稳压器可用于提供 VREF 基准电压。DVDD 最大可提供 2mA 的负载。为确保正常运行，请使用陶瓷电容器将 DVDD 引脚旁路至 GND。

DVDD 输出的标称值为 5V。当 DVDD LDO 电流负载超过 2mA 时，输出电压会显著下降。




图 7-7. 线性稳压器方框图

如果数字输入须一直连接高电平（即 M0、M1 或 STL_MODE），则宜将输入连接到 DVDD 引脚而不是外部稳压器。此方法可在未应用 VM 电源或器件处于睡眠模式时省电。DVDD 稳压器被禁用，电流不会流经输入下拉电阻。作为参考，逻辑电平输入的典型下拉电阻为 200kΩ。

请勿将 nSLEEP 引脚连接至 DVDD，否则器件将无法退出睡眠模式。

7.3.8 逻辑电平、三电平和四电平引脚图

图 7-8 显示了 M0、STL_MODE 和 ENABLE 引脚的输入结构。




图 7-8. 三电平输入引脚图

图 7-9 显示了 M1 引脚的输入结构。




图 7-9. 四电平输入引脚图

图 7-10 显示了 STEP、DIR 和 nSLEEP 引脚的输入结构。




图 7-10. 逻辑电平输入引脚图

7.3.8.1 nFAULT 引脚

nFAULT 引脚具有开漏输出且应上拉至 5V、3.3V 或 1.8V 电源电压。当检测到故障时，nFAULT 引脚将变成逻辑低电平；上电后，则变成高电平。对于 5V 上拉，nFAULT 引脚可通过一个电阻连接至 DVDD 引脚。对于 3.3V 或 1.8V 上拉，必须使用一个外部电源。




图 7-11. nFAULT 引脚

- STL_REP 引脚具有开漏输出且必须上拉至 5V、3.3V 或 1.8V 电源电压。当检测到失速故障时，STL_REP 引脚将变成逻辑高电平。成功学习失速阈值后，STL_REP 引脚会下拉至低电平。STL_REP 引脚也可被用作输入。从外部下拉至低电平时，失速故障报告会被禁用。对于 5V 上拉，STL_REP 引脚可通过一个电阻连接至 DVDD 引脚。对于 3.3V 或 1.8V 上拉，必须使用一个外部电源。




图 7-12. STL_REP 引脚

7.3.9 保护电路

该器件可完全防止电源欠压、电荷泵欠压、输出过流、开路负载和器件过热事件。此外，该器件可针对过载或线路末端运动提供失速检测保护。

7.3.9.1 VM 欠压锁定 (UVLO)

无论 VM 引脚电压何时降至电源电压的 UVLO 阈值电压以下，都会禁用所有输出并将 nFAULT 引脚驱动为低电平。在这种情况下，电荷泵会禁用。VM 欠压条件消失后，器件将恢复正常运行（电机驱动器运行并释放 nFAULT 引脚）。

7.3.9.2 VCP 欠压锁定 (CPUV)

无论 VCP 引脚电压何时降至 CPUV 电压以下，都会禁用所有输出并将 nFAULT 引脚驱动为低电平。在这种情况下，电荷泵将保持有效状态。VCP 欠压条件消失后，器件将恢复正常运行（电机驱动器运行且释放 nFAULT 引脚）。

7.3.9.3 过流保护 (OCP)

每个 FET 上的模拟电流限制电路都将通过移除栅极驱动来限制流经 FET 的电流。如果此电流限制的持续时间超过 t_{OCP} ，则会禁用两个 H 桥中的 FET 并将 nFAULT 引脚驱动为低电平。在这种情况下，电荷泵将保持有效状态。在经过 t_{RETRY} 时间且故障条件消失后，器件将自动恢复正常运行（电机驱动器运行且释放 nFAULT 引脚）。

7.3.9.4 失速检测

步进电机的绕组电流、反电动势和电机的机械扭矩负载之间有着独特的关系，如图 7-13 所示。对于给定的绕组电流，当电机负载接近电机的扭矩能力时，反电动势将与绕组电流同相。

通过检测电机电流的上升和下降电流象限之间的反电动势相移，DRV8434A 可以检测电机过载失速情况或线路末端运动。如果没有失速检测，驱动器将继续流过障碍物，从而导致发热、可闻噪音并损坏系统。

失速检测可取代成本高昂的霍尔传感器。与霍尔传感器的超时机制相比，集成的无传感器失速检测可在电机失速时立即做出响应。




图 7-13. 通过监控电机反电动势进行失速检测

失速检测算法可通过监控 PWM 关断时间来比较上升和下降象限之间的反电动势，并生成一个由扭矩计数表示的值。进行比较时，扭矩计数实际上与电机电流、环境温度和电源电压无关。

对于轻载电机，扭矩计数将为非零值。当电机接近失速状态时，扭矩计数将接近零并可用于检测失速状态。如果任何时候扭矩计数降到失速阈值以下，器件将检测到失速。在失速情况下，电机轴不会旋转。当失速情况消失后，电机又开始旋转。

电机线圈阻抗较高可能会导致扭矩计数低。DRV8434A 的 ENABLE 引脚允许按比例调高低扭矩计数值，以便于进一步处理。如果 ENABLE 引脚为高阻态，扭矩计数和失速阈值将乘以 8。如果 ENABLE 引脚为逻辑高电平，扭矩计数和失速阈值会保留算法最初计算的值。

DRV8434A 的失速检测算法可通过两个数字 IO 和一个模拟 IO 引脚配置 - STL_MODE、STL_REP 和 TRQ_CNT/STL_TH。

STL_MODE 对失速检测模式进行编程。当该引脚为逻辑低电平时，失速阈值由驱动器或外部微控制器 (MCU) 计算。TRQ_CNT/STL_TH 引脚会输出扭矩计数模拟电压。如果 STL_MODE 引脚断开 (高阻态)，它会启用失速阈值学习过程。如果学习成功，TRQ_CNT/STL_TH 引脚会将失速阈值输出为模拟电压。当 STL_MODE 为逻辑高电平 (连接至 DVDD) 时，可通过在 TRQ_CNT/STL_TH 引脚上应用电压来设置失速阈值。TRQ_CNT/STL_TH 引脚可同时充当输入或输出，具体取决于工作模式。1nF 电容器必须从 TRQ_CNT/STL_TH 引脚连接至 GND。在 STL_MODE 引脚和 GND 之间连接 330k 电阻会禁用失速检测。此外，如果存在任何故障条件 (UVLO、OCP、OL、OTSD 等)，将禁用失速检测。

STL_REP 为开漏输出。当 STL_MODE = GND 或 DVDD 时，如果没有任何失速故障，STL_REP 被驱动器拉至低电平；如果检测到失速，则变为高电平。如果 STL_MODE = GND 或 DVDD，并且 STL_REP 引脚从外部被拉至低电平，则会禁用失速故障报告，如果检测到失速，nFAULT 不会变为低电平。在失速阈值学习模式（STL_MODE = 高阻态）下，如果 STL_REP 从高电平变为低电平，即表明成功学习失速阈值。必须通过外部上拉电阻上拉 STL_REP。

以下过程介绍了失速阈值学习操作：

- 开始失速阈值学习之前，请确保电机速度已达到其目标值。请勿在电机速度加快或减慢时学习失速阈值。
- 通过将 STL_MODE 引脚设为高阻态来启动学习。
- 空载运行电机。
- 等待 32 个电气周期，让驱动器了解稳定计数。
- 让电机失速。
- 等待 16 个电气周期，让驱动器了解失速计数。
- 如果学习成功，STL_REP 将被拉至低电平。
- 失速阈值计算为稳定计数和失速计数的平均值。
- 学习成功后，TRQ_CNT/STL_TH 引脚会将失速阈值作为模拟电压输出，并在内部存储该值以用于扭矩计数模式。
- 学习成功后，一旦器件通过更改 STL_MODE 逻辑电平进入扭矩计数模式或失速阈值模式，STL_REP 就会变为高电平，nFAULT 会被下拉并且 TRQ_CNT/STL_TH 引脚上的电压会复位。
- 应用 nSLEEP 复位脉冲以拉低 STL_REP 并再次拉高 nFAULT。

有时，由于电机运行或失速时扭矩计数不稳定，失速学习过程可能无法成功进行。例如，当电机具有较高的线圈电阻或以非常高或低的速度运行时，扭矩计数可能会随时间变化很大，并且稳定计数与失速计数之间的差异可能很小。在这种情况下，建议不要使用失速学习方法。用户应仔细研究整个工作条件范围内的稳定计数和扭矩计数，并将阈值设为介于最小稳定计数和最大失速计数之间的中间值。

当电机最初加速时，建议将驱动器配置为扭矩计数模式或失速阈值模式。如果器件在初始加速期间处于学习模式，学习过程可能会导致较低的失速阈值。一旦达到稳态速度，就可以开始学习过程。

表 7-6 显示了可以检测失速的所有不同工作模式。

表 7-6. 失速检测工作模式

工作模式	STL_MODE	TRQ_CNT/ STL_TH	STL_REP	nFAULT	说明
扭矩计数模式	GND	扭矩计数电压 作为输出	输出：高电平： 失速故障 输入：低电平： 禁用失速 报告	如果 STL_REP > 1.6V，nFAULT 会在检测到失速时变为低电平	此模式支持两种操作： 1. 独立失速检测模式：驱动器负责失速检测和报告（前面需要带有学习模式）。 2. MCU 辅助失速检测模式：MCU 将 TRQ_CNT/STL_TH 电压作为输入，对任何二阶效应进行补偿，并将其与自己的失速阈值进行比较以检测失速。由于此工作模式是外部的，因此必须禁用器件失速报告。MCU 还可以基于扭矩计数运行算法来控制 VREF。
学习模式	高阻态	失速阈值电压 作为输出	输出：高电平： 未完成学习 低电平：学习 成功	不适用	1. 扭矩计数学习结果可通过 TRQ_CNT/STL_TH 引脚获得。 2. 在这种模式下，电机必须空载旋转至少 32 个电气周期，然后失速至少 16 个电气周期，以便失速检测算法确定内部失速阈值。
失速阈值模式	DVDD	失速阈值电压 作为输入	输出：高电平： 失速故障 输入：低电平： 禁用失速 报告	如果 STL_REP > 1.6V，nFAULT 会在检测到失速时变为低电平	从扭矩计数模式或学习模式记录扭矩计数，并向 TRQ_CNT/STL_TH 引脚应用所需的失速阈值电压。失速阈值电压必须低于从扭矩计数模式记录的扭矩计数。必须在电机正以扭矩计数模式旋转时选择失速阈值模式。
禁用失速检测	330k 至 GND		输出：低电平		电机失速将被忽略，除非 STL_MODE = 0 或 1。

图 7-14 显示了 DRV8434A 驱动器的失速检测流程图。




图 7-14. DRV8434A 失速检测流程图

7.3.9.5 开路负载检测 (OL)

如果任何线圈中的绕组电流降至开路负载电流阈值 (I_{OL}) 和分度器设置的 I_{TRIP} 电平之下, 并且持续时长超过开路负载检测时间 (t_{OL}), 则表明检测到开路负载条件。开路负载条件消失后, 将恢复正常运行。该故障可通过 nSLEEP 复位脉冲清除, 当器件下电上电或退出睡眠模式时, 该故障也会清除。

7.3.9.6 热关断 (OTSD)

如果内核温度超过热关断限值 (T_{OTSD}), 则会禁用 H 桥中的所有 MOSFET 并将 nFAULT 引脚驱动为低电平。在这种情况下, 电荷泵会被禁用。结温降至过热阈值限值减去迟滞 ($T_{OTSD} - T_{HYS_OTSD}$) 所得的值以下后, 器件将恢复正常运行 (电机驱动器运行且释放 nFAULT 线路)。

故障条件汇总

表 7-7. 故障条件汇总

FAULT	条件	配置	错误报告	H 桥	电荷泵	分度器	逻辑	恢复
VM 欠压 (UVLO)	$VM < V_{UVLO}$	—	nFAULT	禁用	禁用	禁用	复位 ($V_{DVDD} < 3.9V$)	自动: $VM > V_{UVLO}$
VCP 欠压 (CPUV)	$VCP < V_{CPUV}$	—	nFAULT	禁用	工作	工作	工作	自动: $VCP > V_{CPUV}$
过流 (OCP)	$I_{OUT} > I_{OCP}$	—	nFAULT	禁用	工作	工作	工作	自动重试: t_{RETRY}
开路负载 (OL)	检测到空载	—	nFAULT	工作	工作	工作	工作	仅报告
失速检测 (STALL)	电机失速/卡住	—	STL_REP, nFAULT	工作	工作	工作	工作	仅报告
热关断 (OTSD)	$T_J > T_{TSD}$	—	nFAULT	禁用	禁用	工作	工作	自动: $T_J < T_{OTSD} - T_{HYS_OTSD}$

7.4 器件功能模式

7.4.1 睡眠模式 (nSLEEP = 0)

DRV8434A 器件将通过 nSLEEP 引脚实现状态管理。当 nSLEEP 引脚为低电平时, DRV8434A 器件将进入低功耗睡眠模式。在睡眠模式下, 将会禁用所有内部 MOSFET 和电荷泵。必须在 nSLEEP 引脚触发下降沿之后再过去 t_{SLEEP} 时间后, 器件才能进入睡眠模式。如果 nSLEEP 引脚变为高电平, DRV8434A 器件会自动退出睡眠模式。必须在经过 t_{WAKE} 时间之后, 器件才能针对输入做好准备。

7.4.2 禁用模式 (nSLEEP = 1, ENABLE = 0)

ENABLE 引脚用于启用或禁用 DRV8434A 器件。当 ENABLE 引脚为低电平时, 输出驱动器将被禁用, 输出引脚将处于高阻态状态。

7.4.3 工作模式 (nSLEEP = 1, ENABLE = Hi-Z/1)

当 nSLEEP 引脚为高电平、ENABLE 引脚为 Hi-Z 或 1 且 $VM > UVLO$ 时, 器件将进入运行模式。必须在经过 t_{WAKE} 时间之后, 器件才能针对输入做好准备。

7.4.4 nSLEEP 复位脉冲

锁存故障可通过 nSLEEP 复位脉冲清除。该脉冲的宽度必须在 $20\mu s$ 至 $40\mu s$ 之间。如果 nSLEEP 在 $40\mu s$ 至 $120\mu s$ 的时间内保持低电平, 则会清除故障, 但器件有可能会关断, 也有可能不关断, 如时序图中所示 (请参阅图 7-15)。该复位脉冲不影响电荷泵或其他功能块的状态。




图 7-15. nSLEEP 复位脉冲

功能模式汇总

表 7-8 列出了功能模式的汇总。

表 7-8. 功能模式汇总

条件		配置	H 桥	DVDD 稳压器	电荷泵	分度器	逻辑
睡眠模式	$4.5V < VM < 48V$	nSLEEP 引脚 = 0	禁用	禁用	禁用	禁用	禁用
工作	$4.5V < VM < 48V$	nSLEEP 引脚 = 1 ENABLE 引脚 = 1 或 Hi-Z	工作	工作	工作	工作	工作
禁用	$4.5V < VM < 48V$	nSLEEP 引脚 = 1 ENABLE 引脚 = 0	禁用	工作	工作	工作	工作

8 应用和实施

NOTE

以下应用部分的信息不属于 TI 组件规范，TI 不担保其准确性和完整性。客户应负责确定 TI 组件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

8.1 应用信息

DRV8434A 用于双极步进控制。

8.2 典型应用

以下设计过程可用于配置 DRV8434A。




图 8-1. 典型应用原理图 (HTSSOP 封装)




图 8-2. 典型应用原理图 (VQFN 封装)

8.2.1 设计要求

表 8-1 列出了系统设计的设计输入参数。

表 8-1. 设计参数

设计参数	基准	示例值
电源电压	VM	24V
电机绕组电阻	R_L	0.9Ω/相
电机绕组电感	L_L	1.4mH/相
电机全步进角	θ_{step}	1.8°/步进
目标微步进级别	n_m	1/8 步进
目标电机转速	v	18.75rpm
目标满量程电流	I_{FS}	2A

8.2.2 详细设计过程

8.2.2.1 步进电机转速

配置 DRV8434A 时，第一步需要确定所需的电机转速和微步进级别。如果目标应用需要恒定转速，则必须将频率为 f_{step} 的方波施加到 STEP 引脚。如果目标电机转速过高，则电机不会旋转。请确保电机可以支持目标转速。请使用方程式 1 计算所需电机转速 (v)、微步进级别 (n_m) 和电机全步进角 (θ_{step}) 对应的 f_{step}

$$f_{\text{step}} (\text{steps / s}) = \frac{v (\text{rpm}) \times 360 (^\circ / \text{rot})}{\theta_{\text{step}} (^\circ / \text{step}) \times n_m (\text{steps / microstep}) \times 60 (\text{s / min})} \quad (1)$$

θ_{step} 的值载于步进电机数据表中或印于电机上。例如，该应用中的电机需要以 1.8° /步进的步进角旋转，目标是在 $1/8$ 微步进模式下实现 18.75rpm 的转速。通过使用 [方程式 1](#)，可以计算出 f_{step} 为 500Hz 。

微步进级别由 M0 和 M1 引脚设置，可以是 [表 8-2](#) 中列出的任何设置。微步进级别越高，电机运动越平稳、可闻噪声越低，但需要更高的 f_{step} 才能实现相同的电机转速。

表 8-2. 微步进分度器设置

M0	M1	步进模式
0	0	100% 电流的全步进 (两相励磁)
0	330kΩ 至 GND	71% 电流的全步进 (两相励磁)
1	0	非循环 1/2 步进
高阻态	0	1/2 步进
0	1	1/4 步进
1	1	1/8 步进
高阻态	1	1/16 步进
0	高阻态	1/32 步进
高阻态	330kΩ 至 GND	1/64 步进
高阻态	高阻态	1/128 步进
1	高阻态	1/256 步进

8.2.2.2 电流调节

在步进电机中，满量程电流 (I_{FS}) 是通过任一绕组的最大电流。该值大小取决于 VREF 电压和 TRQ_DAC 设置，如 [方程式 2](#) 所示。

VREF 引脚上允许的最大电流为 3.3V 。DVDD 可用于通过电阻分压器提供 VREF。

在步进期间， I_{FS} 定义了最大电流步进的电流斩波阈值 (I_{TRIP})。

$$I_{\text{FS}} (\text{A}) = \frac{V_{\text{REF}} (\text{V})}{K_v (\text{V/A})} \times \text{TRQ_DAC} (\%) = \frac{V_{\text{REF}} (\text{V}) \times \text{TRQ_DAC} (\%)}{1.32 (\text{V/A})} \quad (2)$$

8.2.2.3 衰减模式

DRV8434A 以智能调优纹波控制衰减模式运行。当电机绕组电流达到电流斩波阈值 (I_{TRIP}) 时，DRV8434A 会将绕组置于慢速衰减模式下。

8.2.2.4 应用曲线




图 8-3. 智能调优纹波控制衰减下的 1/8 微步进




图 8-4. 智能调优动态衰减下的 1/8 微步进




图 8-5. 智能调优纹波控制衰减下的 1/32 微步进




图 8-6. 智能调优动态衰减下的 1/32 微步进




图 8-7. 智能调优纹波控制衰减下的 1/256 微步进




图 8-8. 智能调优动态衰减下的 1/256 微步进

8.2.2.5 热应用

该部分介绍了器件的功率损耗计算和结温估算方法。

8.2.2.5.1 功率损耗

总功率损耗由三个主要部分组成：导通损耗 (P_{COND})、开关损耗 (P_{SW}) 和静态电流消耗导致的功率损耗 (P_Q)。

8.2.2.5.2 导通损耗

对于在全桥内连接的电机而言，电流路径为通过一个半桥的高侧 FET 和另一个半桥的低侧 FET。导通损耗 (P_{COND}) 取决于电机的均方根电流 (I_{RMS}) 以及高侧 ($R_{DS(ONH)}$) 和低侧 ($R_{DS(ONL)}$) 的导通电阻 (如方程式 3 所示)。

$$P_{COND} = 2 \times (I_{RMS})^2 \times (R_{DS(ONH)} + R_{DS(ONL)}) \quad (3)$$

方程式 4 中计算了典型应用中显示的典型应用导通损耗。

$$P_{\text{COND}} = 2 \times (I_{\text{RMS}})^2 \times (R_{\text{DS(ONH)}} + R_{\text{DS(ONL)}}) = 2 \times (2\text{A} / \sqrt{2})^2 \times (0.165 \Omega + 0.165 \Omega) = 1.32\text{W} \quad (4)$$

NOTE

这种计算方式高度依赖于器件的温度，因为温度会显著影响高侧和低侧的 FET 导通电阻。如需更准确地计算该值，请考虑器件温度对 FET 导通电阻的影响。

8.2.2.5.3 开关损耗

由 PWM 开关频率造成的功率损耗取决于压摆率 (t_{SR})、电源电压、电机均方根电流和 PWM 开关频率。每个 H 桥在上升时间和下降时间内的开关损耗计算公式如方程式 5 和方程式 6 所示。

$$P_{\text{SW_RISE}} = 0.5 \times V_{\text{VM}} \times I_{\text{RMS}} \times t_{\text{RISE_PWM}} \times f_{\text{PWM}} \quad (5)$$

$$P_{\text{SW_FALL}} = 0.5 \times V_{\text{VM}} \times I_{\text{RMS}} \times t_{\text{FALL_PWM}} \times f_{\text{PWM}} \quad (6)$$

$t_{\text{RISE_PWM}}$ 和 $t_{\text{FALL_PWM}}$ 均可取近似值 $V_{\text{VM}} / t_{\text{SR}}$ 。将相应的值代入各种参数后，假设 PWM 频率为 30kHz，则每个 H 桥内的开关损耗为：

$$P_{\text{SW_RISE}} = 0.5 \times 24\text{V} \times (2\text{A} / \sqrt{2}) \times (24\text{V} / 240\text{V}/\mu\text{s}) \times 30\text{kHz} = 0.05\text{W} \quad (7)$$

$$P_{\text{SW_FALL}} = 0.5 \times 24\text{V} \times (1\text{A} / \sqrt{2}) \times (24\text{V} / 240\text{V}/\mu\text{s}) \times 30\text{kHz} = 0.05\text{W} \quad (8)$$

在计算步进电机驱动器的总开关损耗 (P_{SW}) 时，取上升时间开关损耗 ($P_{\text{SW_RISE}}$) 和下降时间开关损耗 ($P_{\text{SW_FALL}}$) 之和的两倍：

$$P_{\text{SW}} = 2 \times (P_{\text{SW_RISE}} + P_{\text{SW_FALL}}) = 2 \times (0.05\text{W} + 0.05\text{W}) = 0.2\text{W} \quad (9)$$

NOTE

上升时间 (t_{RISE}) 和下降时间 (t_{FALL}) 的计算均是基于压摆率的典型值 (t_{SR})。该参数预计会随电源电压、温度和器件规格的变化而变化。

开关损耗与 PWM 开关频率成正比。一个应用中的 PWM 频率将取决于电源电压、电机线圈的电感、反电动势电压和关断时间或纹波电流（对于智能调优纹波控制衰减模式而言）。

8.2.2.5.4 由于静态电流造成的功率损耗

电源的静态电流功率损耗计算公式如下所示：

$$P_{\text{Q}} = V_{\text{VM}} \times I_{\text{VM}} \quad (10)$$

代入相应值，可得：

$$P_{\text{Q}} = 24\text{V} \times 5\text{mA} = 0.12\text{W} \quad (11)$$

NOTE

计算静态功率损耗需要使用典型工作电流 (I_{VM})，该值取决于电源电压、温度和器件规格。

8.2.2.5.5 总功率损耗

总功率损耗 (P_{TOT}) 是导通损耗、开关损耗和静态功率损耗之和，如方程式 12 所示。

$$P_{\text{TOT}} = P_{\text{COND}} + P_{\text{SW}} + P_{\text{Q}} = 1.32\text{W} + 0.2\text{W} + 0.12\text{W} = 1.64\text{W} \quad (12)$$

8.2.2.5.6 器件结温估算

如果已知环境温度 T_A 和总功率损耗 (P_{TOT})，则结温 (T_J) 的计算公式为：

$$T_J = T_A + (P_{TOT} \times R_{\theta JA})$$

在一个符合 JEDEC 标准的 4 层 PCB 中，采用 HTSSOP 封装时的结至环境热阻 ($R_{\theta JA}$) 为 29.7°C/W ，而采用 VQFN 封装时则为 39°C/W 。

假设环境温度为 25°C ，则 HTSSOP 封装的结温为：

$$T_J = 25^\circ\text{C} + (1.64\text{W} \times 29.7^\circ\text{C/W}) = 73.71^\circ\text{C} \quad (13)$$

VQFN 封装的结温为：

$$T_J = 25^\circ\text{C} + (1.64\text{W} \times 39^\circ\text{C/W}) = 88.96^\circ\text{C} \quad (14)$$

9 电源相关建议

该器件可在 4.5V 至 48V 的输入电压电源 (VM) 范围内正常工作。必须在每个 VM 引脚处放置一个额定电压为 VM 的 0.01 μ F 陶瓷电容器，该电容器要尽可能靠近该器件。此外，VM 上必须放置一个大容量电容器。

9.1 大容量电容

配备合适的局部大容量电容是电机驱动系统设计中的重要因素。使用更多的大容量电容通常是有益的，但缺点在于这会增加成本和物理尺寸。


所需的局部电容数量取决于多种因素，包括：

- 电机系统所需的最高电流
- 电源的电容和拉电流的能力
- 电源和电机系统之间的寄生电感量
- 可接受的电压纹波
- 使用的电机类型（有刷直流、无刷直流、步进电机）
- 电机制动方法

电源和电机驱动系统之间的电感将限制电流可以从电源变化的速率。如果局部大容量电容太小，系统将以电压变化的方式对电机中的电流不足或过剩电流作出响应。当使用足够多的大容量电容时，电机电压保持稳定，可以快速提供大电流。

数据表通常会给出建议值，但需要进行系统级测试来确定大小适中的大容量电容。

大容量电容的额定电压应高于工作电压，以在电机将能量传递给电源时提供裕度。



Copyright © 2016, Texas Instruments Incorporated

图 9-1. 带外部电源的电机驱动系统示例设置

10 布局

10.1 布局指南

应使用一个推荐电容为 $0.01\mu\text{F}$ 且额定电压为 VM 的低 ESR 陶瓷旁路电容器将 VM 引脚旁路至 PGND。该电容器应尽可能靠近 VM 引脚放置，并通过较宽的引线或通过接地平面与器件 PGND 引脚连接。

必须使用额定电压为 VM 的大容量电容器将 VM 引脚旁路至接地。该组件可以是电解电容。

必须在 CPL 和 CPH 引脚之间放置一个低 ESR 陶瓷电容。建议使用一个电容值为 $0.022\mu\text{F}$ 、额定电压为 VM 的电容器。将此组件尽可能靠近引脚放置。

必须在 VM 和 VCP 引脚之间放置一个低 ESR 陶瓷电容。建议使用一个电容值为 $0.22\mu\text{F}$ 、额定电压为 16V 的电容器。将此组件尽可能靠近引脚放置。

使用低 ESR 陶瓷电容器将 DVDD 引脚旁路至接地。建议使用一个电容为 $0.47\mu\text{F}$ 、额定电压为 6.3V 的电容器。将此旁路电容器尽可能靠近引脚放置。

10.2 布局示例




图 10-1. HTSSOP 布局示例




图 10-2. QFN 布局示例

11 器件和文档支持

11.1 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [订阅更新](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

11.2 支持资源

[TI E2E™ 支持论坛](#) 是工程师的重要参考资料，可直接从专家获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题可获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的《[使用条款](#)》。

11.3 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

11.4 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

11.5 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

12 机械、封装和可订购信息


以下页面包含机械、封装和可订购信息。这些信息是指定器件的最新可用数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。如需获取此数据表的浏览器版本，请查阅左侧的导航栏。



RGE0024B

PACKAGE OUTLINE
VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4219013/A 05/2017

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

RGE0024B

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RGE0024B

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.




PACKAGE OUTLINE

PWP0028M

PowerPAD™ TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4224480/A 08/2018

NOTES:

PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-153.
5. Features may differ or may not be present.

EXAMPLE BOARD LAYOUT

PWP0028M

PowerPAD™ TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

PWP0028M

PowerPAD™ TSSOP - 1.2 mm max height



SMALL OUTLINE PACKAGE



NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
DRV8434APWPR	ACTIVE	HTSSOP	PWP	28	2500	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 125	DRV8434A	
DRV8434ARGER	ACTIVE	VQFN	RGE	24	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	DRV 8434A	

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "-" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

GENERIC PACKAGE VIEW


PWP 28

PowerPAD™ TSSOP - 1.2 mm max height

4.4 x 9.7, 0.65 mm pitch

SMALL OUTLINE PACKAGE

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4224765/B

RGE 24

GENERIC PACKAGE VIEW


VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4204104/H



4219013/A 05/2017

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE STENCIL DESIGN

RGE0024B

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 25
78% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:20X

4219013/A 05/2017

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要声明和免责声明

TI 提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保或其他要求。这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 TI 的销售条款 (<https://www.ti.com.cn/zh-cn/legal/termsofsale.html>) 或 [ti.com.cn](https://www.ti.com.cn) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

邮寄地址：上海市浦东新区世纪大道 1568 号中建大厦 32 楼，邮政编码：200122

Copyright © 2021 德州仪器半导体技术（上海）有限公司