


OPAx227、OPAx228 高精度、低噪声运算放大器

1 特性

- 低噪声： $3\text{nV}/\sqrt{\text{Hz}}$
- 宽带宽：
 - OPA227：8MHz， $2.3\text{V}/\mu\text{s}$
 - OPA228：33MHz， $10\text{V}/\mu\text{s}$
- 稳定时间： $5\mu\text{s}$
- 高 CMRR：138dB
- 高开环增益：160 dB
- 低输入偏置电流： 10nA (最大值)
- 低失调电压： $75\mu\text{V}$ (最大值)
- 宽电源电压范围： $\pm 2.5\text{V}$ 至 $\pm 18\text{V}$
- 单通道、双通道和四通道版本

2 应用

- 数据采集 (DAQ)
- 状态监控传感器
- 频谱分析仪
- 专业音频放大器 (机架式)
- 工业交流/直流电源



输入电压和电流噪声频谱密度与频率间的关系

3 说明

OPAx227 和 OPAx228 系列运算放大器兼有低噪声、宽带宽和高精度，因此非常适合需要出色交流和精密直流性能的应用。

OPAx227 是单位增益稳定型放大器，具有高压摆率 ($2.3\text{V}/\mu\text{s}$) 和宽带宽 (8MHz)。OPAx228 针对 5 倍或更大的闭环增益进行了优化，并提供更高的速度以及 $10\text{V}/\mu\text{s}$ 压摆率和 33MHz 带宽。

OPAx227 和 OPAx228 系列运算放大器非常适合专业音频设备。此外，得益于低静态电流和低成本，此类运算放大器非常适合需要高精度的便携式应用。

OPAx227 和 OPAx228 系列运算放大器是业界通用 OP27 和 OP37 的引脚对引脚替代产品，在整个电路板上都有重大改进。为了空间节省和降低每通道成本，这些器件还提供双通道和四通道版本。

OPAx227 和 OPAx228 采用 DIP-8 和 SO-8 封装。OPA4227 和 OPA4228 采用具有标准引脚配置的 DIP-14 和 SO-14 封装。额定工作温度范围是 -40°C 至 $+85^{\circ}\text{C}$ 。

器件信息

器件型号	通道	封装 ⁽¹⁾
OPA227、OPA228	单通道	P (PDIP, 8)
		D (SOIC, 8)
OPA2227、OPA2228	双通道	P (PDIP, 8)
		D (SOIC, 8)
OPA4227、OPA4228	四通道	N (PDIP, 14)
		D (SOIC, 14)

(1) 要了解所有可用封装，请参见数据表末尾的可订购产品附录。



内容

1 特性.....	1	7.2 功能方框图.....	17
2 应用.....	1	7.3 特性说明.....	17
3 说明.....	1	7.4 器件功能模式.....	24
4 修订历史记录.....	2	8 应用和实施.....	25
5 引脚配置和功能.....	3	8.1 应用信息.....	25
6 规格.....	5	8.2 典型应用.....	25
6.1 绝对最大额定值.....	5	8.3 电源相关建议.....	29
6.2 ESD 等级.....	5	8.4 布局.....	30
6.3 建议运行条件.....	5	9 器件和文档支持.....	31
6.4 热性能信息：OPA227、OPA228.....	6	9.1 器件支持.....	31
6.5 热性能信息：OPA2227、OPA2228.....	6	9.2 文档支持.....	31
6.6 热性能信息：OPA4227、OPA4228.....	6	9.3 接收文档更新通知.....	31
6.7 电气特性：OPAx227.....	7	9.4 支持资源.....	31
6.8 电气特性：OPAx228.....	9	9.5 商标.....	31
6.9 典型特性.....	11	9.6 静电放电警告.....	31
7 详细说明.....	17	9.7 术语表.....	31
7.1 概述.....	17	10 机械、封装和可订购信息.....	32

4 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision B (April 2015) to Revision C (November 2022)	Page
• 更新了整个文档中的表格、图和交叉参考的编号格式.....	1
• 在绝对最大额定值中添加了双电源电压.....	5
• 在绝对最大额定值中添加了输出短路符号.....	5
• 在绝对最大额定值中添加了工作温度符号.....	5
• 在绝对最大额定值中添加了结温符号.....	5
• 更改了 ESD 等级中的 HBM 值.....	5
• 在 ESD 等级中添加了 CDM.....	5
• 在建议运行条件中更改为单电源电压和双电源电压.....	5
• 更改了“热性能信息”表的格式，使之更加清晰.....	6
• 在热性能信息中将 OPA222xP 和 OPA222xPA 器件的封装更改为 P (PDIP).....	6
• 从 OPAx227 的电气特性中删除了冗余电源电压，因为建议运行条件中已经列出了相同的信息.....	7
• 从 OPAx227 的电气特性中删除了冗余温度，因为建议运行条件中已列出相同的信息.....	7
• 从 OPAx228 的电气特性中删除了冗余电源电压，因为建议运行条件中已经列出了相同的信息.....	9
• 从 OPAx228 的电气特性中删除了冗余温度，因为建议运行条件中已列出相同的信息.....	9

Changes from Revision A (January 2005) to Revision B (April 2015)	Page
• 添加了 ESD 等级表、特性说明部分、器件功能模式、应用和实施部分、电源相关建议部分、布局部分、器件和文档支持部分以及机械、封装和可订购信息部分.....	1

5 引脚配置和功能




图 5-1. OPA227、OPA228 : D (8 引脚 SOIC) 和 P (8 引脚 PDIP) 封装 (顶视图)

表 5-1. 引脚功能 : OPA227 和 OPA228

引脚		类型	说明
编号	名称		
1	Offset Trim	输入	输入失调电压修整 (如果未使用, 则保持悬空)
2	-In	输入	反相输入
3	+In	输入	同相输入
4	V-	—	负电源 (最低)
5	NC	—	未进行内部电路连接 (可以悬空)
6	输出	输出	输出
7	V+	—	正 (最高) 电源
8	修整	—	输入失调电压修整 (如果未使用, 则保持悬空)




图 5-2. OPA2227、OPA2228 : D (8 引脚 SOIC) 和 P (8 引脚 PDIP) 封装 (顶视图)

表 5-2. 引脚功能 : OPA2227 和 OPA2228

引脚		类型	说明
编号	名称		
1	Out A	输出	输出通道 A
2	- In A	输入	反相输入通道 A
3	+In A	输入	同相输入通道 A
4	V-	—	负电源 (最低)
5	+In B	输入	同相输入通道 B
6	- In B	输入	反相输入通道 B
7	Out B	输出	输出通道 B
8	V+	—	正 (最高) 电源




图 5-3. OPA4227、OPA4228 : D (14 引脚 SOIC) 和 N (14 引脚 PDIP) 封装 (顶视图)

表 5-3. 引脚功能 : OPA4227 和 OPA4228

引脚		类型	说明
编号	名称		
1	Out A	输出	输出通道 A
2	-In A	输入	反相输入通道 A
3	+In A	输入	同相输入通道 A
4	V+	—	正 (最高) 电源
5	+In B	输入	同相输入通道 B
6	-In B	输入	反相输入通道 B
7	Out B	输出	输出通道 B
8	Out C	输出	输出通道 C
9	-In C	输入	反相输入通道 C
10	+In C	输入	同相输入通道 C
11	V-	—	负电源 (最低)
12	+In D	输入	同相输入通道 D
13	-In D	输入	反相输入通道 D
14	Out D	输出	输出通道 D

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

		最小值	最大值	单位	
V _S	单电源电压, V _S = (V+) - (V-)		36	V	
	双电源电压, V _S = (V+) - (V-)		±18		
	信号输入引脚	电压	(V-) - 0.7	(V+) + 0.7	V
		电流		20	mA
I _{SC}	输出短路 ⁽²⁾	持续			
T _A	工作温度	- 55	125	°C	
T _J	结温		150	°C	
T _{stg}	贮存温度	- 65	150	°C	

(1) 应力超出绝对最大额定值下列出的值可能会对器件造成永久损坏。这些列出的值仅仅是应力额定值, 这并不表示器件在这些条件下以及在建议运行条件以外的任何其他条件下能够正常运行。长时间在最大绝对额定条件下运行会影响器件可靠性。

(2) 接地短路, 每个封装对应一个放大器。

6.2 ESD 等级

			值	单位
V _(ESD)	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	1000	V
		充电器件模型 (CDM), 符合 JEDEC 规范 JESD22-C101 ⁽²⁾	250	

(1) JEDEC 文档 JEP155 指出: 500V HBM 可实现在标准 ESD 控制流程下安全生产。

(2) JEDEC 文件 JEP157 指出: 250V CDM 可实现在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

		最小值	标称值	最大值	单位
V _S	单电源电压, V _S = (V+) - (V-)	4.5	30	36	V
	双电源电压, V _S = (V+) - (V-)	±2.25	±15	±18	
	额定温度	- 40		85	°C

6.4 热性能信息：OPA227、OPA228

热指标 ⁽¹⁾		OPA227P、OPA227PA、 OPA228P、OPA228PA	OPA227U、OPA227UA、 OPA228U、OPA228UA	单位
		P (PDIP)	D (SOIC)	
		8 个引脚	8 引脚	
$R_{\theta JA}$	结至环境热阻	48.9	110.1	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	37.7	52.2	°C/W
$R_{\theta JB}$	结至电路板热阻	26.1	52.3	°C/W
ψ_{JT}	结至顶部特征参数	15.1	10.4	°C/W
ψ_{JB}	结至电路板特征参数	26	51.5	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	不适用	°C/W

(1) 有关传统和新热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用报告。

6.5 热性能信息：OPA2227、OPA2228

热指标 ⁽¹⁾		OPA2227P、OPA2227PA、 OPA2228P、OPA2228PA	OPA2227U、OPA2227UA、 OPA2228U、OPA2228UA	单位
		P (PDIP)	D (SOIC)	
		8 个引脚	8 引脚	
$R_{\theta JA}$	结至环境热阻	110.1	101.9	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	52.2	46.3	°C/W
$R_{\theta JB}$	结至电路板热阻	52.3	45.5	°C/W
ψ_{JT}	结至顶部特征参数	10.4	6.6	°C/W
ψ_{JB}	结至电路板特征参数	51.5	42.8	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	不适用	°C/W

(1) 有关传统和新热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用报告。

6.6 热性能信息：OPA4227、OPA4228

热指标 ⁽¹⁾		OPA4227P、OPA4227PA、 OPA4228P、OPA4228PA	OPA4227U、OPA4227UA、 OPA4228U、OPA4228UA	单位
		N (PDIP)	D (SOIC)	
		14 引脚	14 引脚	
$R_{\theta JA}$	结至环境热阻	65.5	65	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	20	23.1	°C/W
$R_{\theta JB}$	结至电路板热阻	25.9	20.3	°C/W
ψ_{JT}	结至顶部特征参数	1.9	1.8	°C/W
ψ_{JB}	结至电路板特征参数	25.3	19.9	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	不适用	°C/W

(1) 有关传统和新热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用报告。

6.7 电气特性：OPAx227

$T_A = +25^\circ\text{C}$ ， $V_S = \pm 5\text{V}$ 至 $\pm 15\text{V}$ ， $V_{CM} = V_{OUT} = V_S / 2$ 且 $R_L = 10\text{k}\Omega$ 连接至 $V_S / 2$ (除非另有说明)

参数		测试条件		最小值	典型值	最大值	单位
失调电压							
V_{OS}	输入失调电压	U、P 等级			± 5	± 75	μV
			$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$			± 100	
		UA、PA 等级			± 10	± 200	
			$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$			± 200	
dV_{OS}/dT	输入失调电压温漂	U、P 等级			± 0.1	± 0.6	$\mu\text{V}/^\circ\text{C}$
			$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$			± 2	
PSRR	电源抑制比	$V_S = \pm 2.5\text{V}$ 至 $\pm 18\text{V}$			± 0.5	± 2	$\mu\text{V}/\text{V}$
				$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$			
	长期温漂				0.2		$\mu\text{V}/\text{mo}$
	通道分离 (双通道、四通道)	直流			0.2		$\mu\text{V}/\text{V}$
		$f = 1\text{kHz}$ ， $R_L = 5\text{k}\Omega$				110	
输入偏置电流							
I_B	输入偏置电流				± 2.5	± 10	nA
			$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$			± 10	
I_{OS}	输入失调电流				± 2.5	± 10	nA
			$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$			± 10	
噪声							
	输入电压噪声	$f = 0.1\text{Hz}$ 至 10Hz			90		nV_{PP}
					15		nV_{RMS}
e_n	输入电压噪声密度	$f = 10\text{Hz}$			3.5		$\text{nV}/\sqrt{\text{Hz}}$
				$f = 100\text{Hz}$		3	
				$f = 1\text{kHz}$		3	
i_n	输入电流噪声密度	$f = 1\text{kHz}$			0.4		$\text{pA}/\sqrt{\text{Hz}}$
输入电压							
V_{CM}	共模电压			$(V-) + 2$		$(V+) - 2$	V
CMRR	共模抑制比	$(V-) + 2\text{V} < V_{CM} < (V+) - 2\text{V}$		120	138		dB
				$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	120		
输入阻抗							
	差分				10 12		$\text{M}\Omega$ pF
	共模	$V_{CM} = (V-) + 2\text{V}$ 至 $(V+) - 2\text{V}$			1 3		$\text{G}\Omega$ pF

6.7 电气特性：OPAx227 (continued)

$T_A = +25^\circ\text{C}$, $V_S = \pm 5\text{V}$ 至 $\pm 15\text{V}$, $V_{CM} = V_{OUT} = V_S / 2$ 且 $R_L = 10\text{k}\Omega$ 连接至 $V_S / 2$ (除非另有说明)

参数		测试条件		最小值	典型值	最大值	单位
开环增益							
A_{OL}	开环电压增益	$(V^-) + 2\text{V} < V_O < (V^+) - 2\text{V}$	$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	132	160		dB
				132			
		$(V^-) + 3.5\text{V} < V_O < (V^+) - 3.5\text{V}$, $R_L = 600\Omega$	$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	132	160		
				132			
频率响应							
GBW	单位带宽增益积				8		MHz
SR	压摆率				2.3		V/ μs
	稳定时间	$G = 1$, 10V 阶跃, $C_L = 100\text{pF}$	达 0.1%		5		μs
			达 0.01%		5.6		
	过载恢复时间	$V_{IN} \times G = V_S$			1.3		μs
THD+N	总谐波失真 + 噪声	$G = 1$, $f = 1\text{kHz}$, $V_O = 3.5V_{RMS}$			0.00005		%
输出							
	电压输出	$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$		$(V^-) + 2$	$(V^+) + 2$		V
			$R_L = 600\Omega$	$(V^-) + 3.5$	$(V^+) + 3.5$		V
I_{SC}	短路电流				± 45		mA
C_{LOAD}	容性负载驱动				请参阅典型特性		
Z_O	开环输出阻抗	$f = 1\text{MHz}$			27		Ω
电源							
I_Q	每个放大器的静态电流	$I_O = 0\text{A}$			± 3.7	± 3.8	mA
			$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$			± 4.2	

6.8 电气特性：OPAx228

$T_A = +25^\circ\text{C}$, $V_S = \pm 5\text{V}$ 至 $\pm 15\text{V}$, $V_{CM} = V_{OUT} = V_S / 2$ 且 $R_L = 10\text{k}\Omega$ 连接至 $V_S / 2$ (除非另有说明)

参数		测试条件		最小值	典型值	最大值	单位
失调电压							
V_{OS}	输入失调电压	U、P 等级			± 5	± 75	μV
			$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$			± 100	
		UA、PA 等级			± 10	± 200	
			$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$			± 200	
dV_{OS}/dT	输入失调电压温漂	U、P 等级			± 0.1	± 0.6	$\mu\text{V}/^\circ\text{C}$
			$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$			± 0.3	
		UA、PA 等级			± 0.3	± 2	
			$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$			± 2	
PSRR	电源抑制比	$V_S = \pm 2.5\text{V}$ 至 $\pm 18\text{V}$			± 0.5	± 2	$\mu\text{V}/\text{V}$
				$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$			
	长期温漂				0.2		$\mu\text{V}/\text{mo}$
	通道分离 (双通道、四通道)	直流			0.2		$\mu\text{V}/\text{V}$
		$f = 1\text{kHz}$, $R_L = 5\text{k}\Omega$				110	
输入偏置电流							
I_B	输入偏置电流				± 2.5	± 10	nA
			$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$			± 10	
I_{OS}	输入失调电流				± 2.5	± 10	nA
			$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$			± 10	
噪声							
	输入电压噪声	$f = 0.1\text{Hz}$ 至 10Hz			90		nV_{PP}
						15	
e_n	输入电压噪声密度	$f = 10\text{Hz}$			3.5		$\text{nV}/\sqrt{\text{Hz}}$
				$f = 100\text{Hz}$		3	
				$f = 1\text{kHz}$		3	
i_n	输入电流噪声密度	$f = 1\text{kHz}$			0.4		$\text{pA}/\sqrt{\text{Hz}}$
输入电压							
V_{CM}	共模电压			$(V-) + 2$		$(V+) - 2$	V
CMRR	共模抑制比	$(V-) + 2V < V_{CM} < (V+) - 2V$			120	138	dB
				$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$			
输入阻抗							
	差分				10 12		$\text{M}\Omega$ pF
	共模	$V_{CM} = (V-) + 2V$ 至 $(V+) - 2V$			1 3		$\text{G}\Omega$ pF







6.8 电气特性：OPAx228 (continued)

$T_A = +25^\circ\text{C}$, $V_S = \pm 5\text{V}$ 至 $\pm 15\text{V}$, $V_{CM} = V_{OUT} = V_S / 2$ 且 $R_L = 10\text{k}\Omega$ 连接至 $V_S / 2$ (除非另有说明)

参数		测试条件		最小值	典型值	最大值	单位
开环增益							
A_{OL}	开环电压增益	$(V_-) + 2\text{V} < V_O < (V_+) - 2\text{V}$	$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	132	160		dB
				132			
		$(V_-) + 3.5\text{V} < V_O < (V_+) - 3.5\text{V}$, $R_L = 600\Omega$	$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	132	160		
				132			
频率响应							
	最小闭环增益				5		V/V
GBW	单位带宽增益积				33		MHz
SR	压摆率				11		V/ μs
	稳定时间	$G = 1$, 10V 阶跃, $C_L = 100\text{pF}$	达 0.1%		1.5		μs
			达 0.01%		2		
	过载恢复时间	$V_{IN} \times G = V_S$			0.6		μs
THD+N	总谐波失真 + 噪声	$G = 1$, $f = 1\text{kHz}$, $V_O = 3.5\text{V}_{RMS}$			0.00005		%
输出							
	电压输出	$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$		$(V_-) + 2$	$(V_+) + 2$		V
			$R_L = 600\Omega$	$(V_-) + 3.5$	$(V_+) + 3.5$		
I_{SC}	短路电流				± 45		mA
C_{LOAD}	容性负载驱动				请参阅典型特性		
Z_O	开环输出阻抗	$f = 1\text{MHz}$			27		Ω
电源							
I_Q	每个放大器的静态电流	$I_O = 0\text{A}$			± 3.7	± 3.8	mA
			$T_A = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$			± 4.2	







6.9 典型特性

$T_A = 25^\circ\text{C}$, $R_L = 10\text{k}\Omega$, 且 $V_S = \pm 15\text{V}$, 除非另有说明。









6.9 典型特性 (continued)

$T_A = 25^\circ\text{C}$, $R_L = 10\text{k}\Omega$, 且 $V_S = \pm 15\text{V}$, 除非另有说明。









6.9 典型特性 (continued)

$T_A = 25^\circ\text{C}$, $R_L = 10\text{k}\Omega$, 且 $V_S = \pm 15\text{V}$, 除非另有说明。



6.9 典型特性 (continued)

$T_A = 25^\circ\text{C}$, $R_L = 10\text{k}\Omega$, 且 $V_S = \pm 15\text{V}$, 除非另有说明。



6.9 典型特性 (continued)

$T_A = 25^\circ\text{C}$, $R_L = 10\text{k}\Omega$, 且 $V_S = \pm 15\text{V}$, 除非另有说明。




图 6-25. 最大输出电压与频率间的关系




图 6-26. 小信号过冲与负载电容间的关系




图 6-27. 大信号阶跃响应




图 6-28. 小信号阶跃响应




图 6-29. 小信号阶跃响应




图 6-30. 最大输出电压与频率间的关系

6.9 典型特性 (continued)

$T_A = 25^\circ\text{C}$, $R_L = 10\text{k}\Omega$, 且 $V_S = \pm 15\text{V}$, 除非另有说明。




图 6-31. 小信号过冲与负载电容间的关系




图 6-32. 大信号阶跃响应




图 6-33. 小信号阶跃响应




图 6-34. 小信号阶跃响应





图 6-35. 开环输出阻抗

7 详细说明

7.1 概述

OPAx22x 系列运算放大器兼有低噪声、宽带宽和高精度，因此非常适合需要出色交流和精密直流性能的应用。OPAx227 是单位增益稳定型放大器，具有高压摆率 (2.3V/μs) 和宽带宽 (8MHz)。OPAx228 针对 5 倍或更大的闭环增益进行了优化，并提供更高的速度以及 10V/μs 压摆率和 33MHz 带宽。

7.2 功能方框图



7.3 特性说明

OPAx22x 系列具有稳定的单位增益，并且不会意外出现输出相位反转，因此这些器件可轻松运用于各种应用。采用高噪声或高阻抗电源的应用可能要求去耦电容器靠近器件引脚。大多数情况下，0.1 μF 电容器已足够满足需求。

7.3.1 失调电压和温漂

OPAx22x 系列具有非常低的失调电压和温漂。为了实现出色的直流精度，应优化电路布局和机械条件。连接不同的金属可能会在运算放大器的输入端产生热电势，这会降低失调电压和温漂性能。这些热电偶效应可能超过放大器固有的漂移，并最终降低其性能。通过确保两个输入端子的热电势相等，可以消除热电势。此外：

- 保持与两个输入端子之间的连接的热质量相似。
- 让热源尽可能远离关键输入电路。
- 将运算放大器和输入电路与气流 (如冷却风扇产生的气流) 隔离。

7.3.2 工作电压

OPAx22x 系列运算放大器由 ±2.5V 至 ±18V 双电源供电，具有出色性能。大多数运算放大器规定仅由一种电源电压供电，而 OPA227 系列有所不同，其电源电压取决于实际应用；仅一组规格适用于 ±5V 至 ±15V 电源电压范围。OPAx22x 器件的额定电源电压范围为 ±5V 至 ±15V。有些应用不要求正负输出电压的摆幅相同。电源电压不需要相等。OPAx22x 系列器件支持的工作电源压差最低为 5 V，最高为 36 V。例如，正电源可设为 25V，而负电源可设为 -5V，反之亦然。主要参数的额定工作温度范围为 -40°C 至 +85°C。第 6.9 节中显示了随工作电压或温度的变化而显著变化的参数。

7.3.3 失调电压调整

OPAx22x 系列经过激光调整，可实现低失调电压和温漂，因此大多数电路不需要外部调整。但是，OPA227 和 OPA228（单通道版本）在引脚 1 和引脚 8 上提供失调电压修整连接。通过按图 7-1 所示连接电位器即可调整失调电压。这种调整只用于消除运算放大器的失调电压。请勿使用这种调整来补偿系统中其他地方产生的失调电压，因为这会引起额外的温漂。




图 7-1. OPA227 失调电压修整电路

7.3.4 输入保护

OPAx22x 使用背靠背二极管（请参阅图 7-2）进行输入保护。由于放大器的有限压摆率，超过这些二极管的导通阈值（如脉冲状态）会导致电流流过输入保护二极管。如果没有外部限流电阻器，输入器件可能被破坏。高输入电流源可能对放大器造成轻微损害。虽然该单元可能仍然有效，但输入失调电压、漂移和噪声等重要参数可能会发生变化。




图 7-2. 脉冲操作

使用 OPA227 作为单位增益缓冲器（跟随器）时，应将输入电流限制为最多 20mA。这种限制通过插入一个反馈电阻器或一个与源点串联的电阻器来实现。方程式 1 计算足够大的电阻大小。

$$R_x = V_s / 20\text{mA} - R_{\text{SOURCE}} \quad (1)$$

其中

- R_x 与源点串联，或者插入到反馈路径中。


例如，10V 脉冲 ($V_s = 10\text{V}$) 需要 $500\ \Omega$ 的总环路电阻。如果源阻抗足够大，足以限制电流，则不需要额外的电阻器。由于会增加噪声，因此请仔细选择任何外部电阻器的大小。有关噪声计算的详细信息，请参阅节 7.3.6。图 7-2 显示了实现限流反馈电阻器的示例。

7.3.5 输入偏置电流消除

OPAx22x 系列的输入偏置电流在内部用相等且相反的消除电流进行补偿。得到的输入偏置电流是输入偏置电流与消除电流之间的差值。残余输入偏置电流可以是正的或负的。

以这种方式消除偏置电流时，输入偏置电流和输入失调电流大致相等。为了消除输入偏置电流影响而添加的电阻器（如图 7-3 所示），实际上可能增加失调电压和噪声，因此不推荐使用。

Conventional Op Amp Configuration



Recommended OPA227 Configuration




图 7-3. 输入偏置电流消除

7.3.6 噪声性能

图 7-4 显示了采用单位增益配置的运算放大器在使用不同源阻抗时的总电路噪声（无反馈电阻器网络，因此不产生额外的噪声）。图中显示了两个不同的运算放大器，并计算了总电路噪声。OPA227 具有非常低的电压噪声，因此非常适合需要低源阻抗（小于 $20\text{k}\Omega$ ）的应用。类似的精密运算放大器 OPA277 具有稍高一些的电压噪声，但电流噪声更低。OPA277 在中等源阻抗（ $10\text{k}\Omega$ 至 $100\text{k}\Omega$ ）下提供出色的噪声性能。高于 $100\text{k}\Omega$ 时，FET 输入运算放大器（如 OPA132，具有非常低的电流噪声）可能会提高性能。可使用图 7-4 中的公式来计算总电路噪声，其中 e_n = 电压噪声， i_n = 电流噪声， R_S = 源阻抗， k = 玻尔兹曼常数 = 1.38×10^{-23} J/K，而 T 为开氏温度。有关计算噪声的更多详细信息，请参阅节 7.3.7。




图 7-4. 采用单位增益缓冲器配置的 OPA227 的噪声性能

7.3.7 基本噪声计算


低噪声运算放大器电路的设计必须仔细考量多种可能的噪声来源：信号源噪声、运算放大器产生的噪声以及反馈网络电阻器产生的噪声。电路总噪声是所有噪声分量的平方和根值。

源阻抗的电阻部分产生的热噪声与电阻的方根成正比。图 7-4 显示了该函数。由于源阻抗通常为固定值；因此，需通过选择运算放大器和反馈电阻器来最大限度降低在总噪声中的相应分量。

图 7-4 显示了采用单位增益配置的运算放大器在使用不同源阻抗时的总噪声（无反馈电阻器网络，因此不产生额外的噪声）。运算放大器将同时产生电压噪声分量和电流噪声分量。电压噪声通常按失调电压时变分量建模。电流噪声则按输入偏置电流时变分量建模，并根据不同的源阻抗生成一个噪声电压分量。因此，特定应用中运算放大器的最低噪声取决于源阻抗。源阻抗较低时，电流噪声可忽略不计，电压噪声通常占主导。源阻抗较高时，电流噪声可能占主导。

图 7-5 显示了具有增益的反相和同相运算放大器电路配置。在具有增益的电路配置中，反馈网络电阻器也会产生噪声。运算放大器的电流噪声会与反馈电阻器产生反应，进而产生额外的噪声分量。一般可通过选择合适的反馈电阻值使这些噪声源降低至忽略不计。以下各图显示了两种配置的总噪声计算公式。

Noise in Noninverting Gain Configuration



Noise at the output:


$$E_o^2 = \left(1 + \frac{R_2}{R_1}\right)^2 e_n^2 + e_1^2 + e_2^2 + (i_n R_2)^2 + e_s^2 + (i_n R_s)^2 \left(1 + \frac{R_2}{R_1}\right)^2$$

Where $e_s = \sqrt{4kTR_s} \cdot \left(1 + \frac{R_2}{R_1}\right)$ = thermal noise of R_s

$$e_1 = \sqrt{4kTR_1} \cdot \left(\frac{R_2}{R_1}\right) = \text{thermal noise of } R_1$$

$$e_2 = \sqrt{4kTR_2} = \text{thermal noise of } R_2$$

Noise in Inverting Gain Configuration



Noise at the output:

$$E_o^2 = \left(1 + \frac{R_2}{R_1 + R_s}\right)^2 e_n^2 + e_1^2 + e_2^2 + (i_n R_2)^2 + e_s^2$$

Where $e_s = \sqrt{4kTR_s} \cdot \left(\frac{R_2}{R_1 + R_s}\right)$ = thermal noise of R_s

$$e_1 = \sqrt{4kTR_1} \cdot \left(\frac{R_2}{R_1 + R_s}\right) = \text{thermal noise of } R_1$$

$$e_2 = \sqrt{4kTR_2} = \text{thermal noise of } R_2$$

For the OPA227 and OPA228 series op amps at 1kHz, $e_n = 3\text{nV}/\sqrt{\text{Hz}}$ and $i_n = 0.4\text{pA}/\sqrt{\text{Hz}}$.

图 7-5. 增益配置中的噪声计算

图 7-6 显示了用于测试 OPA227 和 OPA228 噪声的 0.1Hz 至 10Hz 带通滤波器。滤波器电路是使用德州仪器 (TI) FilterPro 软件 (可通过 www.ti.com 获取) 设计的。图 7-7 显示了噪声测试所需的 OPA227 和 OPA228 配置。




图 7-6. 使用 0.1Hz 至 10Hz 带通滤波器来测试 OPAx22x 系列的宽带噪声




图 7-7. 噪声测试电路

7.3.8 EMI 抑制比 (EMIRR)

电磁干扰 (EMI) 抑制比 (EMIRR) 描述了运算放大器的 EMI 抗扰性。许多运算放大器常见的不利影响是由射频信号整流引起的失调电压变化。如果一个运算放大器能更有效地抑制由 EMI 引起的失调电压变化，该放大器会具有较高的 EMIRR 并由分贝值量化。测量 EMIRR 可用多种方法来完成，但是本部分提供了 EMIRR IN+，当射频信号施加到运算放大器的同相输入引脚时，可使用该指标来具体描述 EMIRR 性能。一般情况下，仅出于以下三点原因对同相输入进行 EMIRR 的测试：

1. 众所周知，运算放大器输入引脚对 EMI 最为敏感，通常比电源引脚或输出引脚能更好地校正射频信号。
2. 同相和反相运算放大器输入具有对称的物理布局，并表现出近乎匹配的 EMIRR 性能。
3. 在同相引脚上测量 EMIRR 比在其他引脚上测量更容易，因为在印刷电路板 (PCB) 上可以隔离同相输入端子。这种隔离使得射频信号可以直接施加到同相输入端子上，而不会与其他组件或连接性 PCB 走线之间发生复杂的相互作用。

有关 EMIRR IN+ 定义和测试方法的更正式的讨论，请参阅应用报告 [SBOA128](#) 《运算放大器的 EMI 抑制比》，此文档可通过 www.ti.com.cn 下载。OPA227 的 EMIRR IN+ 与频率间的关系图如图 7-8 所示。




图 7-8. OPA227 EMIRR IN+ 与频率间的关系

任何双路和四路运算放大器器件版本（如果可用）具有几乎相似的 EMIRR IN+ 性能。OPAx227 单位增益带宽为 8MHz。低于该频率的 EMIRR 性能表示存在位于运算放大器带宽内的干扰信号。

表 7-1 展示了 OPA277 在实际应用中通常会遇到的特定频率下的 EMIRR IN+ 值。表 7-1 列出的应用可在下图给出的特定频率或其近似频率下运行。对于从事此类应用，或在可能遇到各种来源射频干扰的其他领域（例如工业、科学和医疗 (ISM) 无线电频带）工作的设计人员而言，此信息可能特别重要。

表 7-1. OPAx227 在目标频率下的 EMIRR IN+

频率	应用/分配	EMIRR IN+
400MHz	移动无线电、移动卫星/太空操作、气象、雷达、UHF	35.7dB
900MHz	GSM、广播通信和导航、GPS（至 1.6GHz）、ISM、航空移动、UHF	47.8dB
1.8GHz	GSM、移动个人通信宽带、卫星、L 波段	68.8dB
2.4GHz	802.11b/g/n、Bluetooth® 个人移动通信、ISM、业余无线电/卫星、S 波段	69.8dB
3.6GHz	无线电定位、航空通信和导航、卫星、移动通信、S 波段	78dB
5GHz	802.11a/n、航空通信和导航、移动通信、太空和卫星操作、C 波段	88.4dB

7.3.8.1 EMIRR IN+ 测试配置

图 7-9 显示了用于测试 EMIRR IN+ 的电路配置。射频源用传输线连接到运算放大器同相输入端子。该运算放大器采用单位增益缓冲器拓扑，其输出端连接到低通滤波器 (LPF) 和数字万用表 (DMM)。该运算放大器输入端的大阻抗失配会导致电压反射；但是，在确定 EMIRR IN+ 时会表征和考虑这种效应。产生的直流失调电压由万用表采样并测量。LPF 将万用表与可能干扰万用表精度的残余射频信号隔离开。有关详细信息，请参阅 [运算放大器的 EMI 抑制比](#) 应用手册。




图 7-9. EMIRR IN+ 测试配置原理图

7.4 器件功能模式

OPAx22x 具有单一功能模式，可在电源电压大于 5V (± 2.5 V) 时工作。OPAx22x 的最大电源电压为 36V (± 18 V)。

8 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

8.1 应用信息

OPAx22x 系列是具有极低噪声的精密运算放大器。OPAx227 系列具有稳定的单位增益，压摆率为 $2.3\text{V}/\mu\text{s}$ ，带宽为 8MHz 。OPAx228 系列针对更高速的应用进行了优化，具有 5 倍或以上的增益，压摆率为 $10\text{V}/\mu\text{s}$ ，带宽为 33MHz 。采用高噪声或高阻抗电源的应用可能要求去耦电容器靠近器件引脚。大多数情况下， $0.1\mu\text{F}$ 电容器已足够满足需求。

8.2 典型应用




图 8-1. 典型应用原理图

8.2.1 在低增益下使用 OPAx228

OPAx228 系列适用于信号增益为 5 或更高的应用，但也可以在增益较低的情况下利用高速优势。在没有外部补偿的情况下，OPA228 具有足够大的相位裕度，能够在纯阻性负载条件下保持单位增益的稳定性。但是，增加负载电容可能会减小相位裕度并导致运算放大器不稳定。

8.2.1.1 设计要求

1. 以小于 $5\text{V}/\text{V}$ 的增益运行 OPAx228
2. 使用容性负载稳定运行

8.2.1.2 详细设计过程

目前已评估多种专用于 OPA228 的补偿技术。建议的配置包括与反馈电阻并联的额外电容器 (C_F)，如图 8-2 和图 8-3 所示。该反馈电容器在补偿电路时用于两个目的。运算放大器的输入电容和反馈电阻器相互作用而导致相移，从而可能造成不稳定。 C_F 对输入电容进行补偿，最大限度减少峰值。另外，在高频时，放大器的闭环增益受到输入电容和反馈电容器的比率的强烈影响。因此，通过选择 C_F 可以在保持高速的同时确保良好的稳定性。

在没有外部补偿的情况下，OPA228 的噪声规格与 OPA227 的噪声规格相同（增益为 5 倍或更高）。增加外部补偿后，OPA228 的输出噪声会更高。噪声增加量直接与 C_{IN}/C_F 比率所确立的高频闭环增益的增加量相关。

图 8-2 和图 8-3 分别显示了增益为 2 和 -2 的情况下的建议电路。这些图提供了 C_F 的建议近似值。由于补偿很大程度上取决于电路设计、电路板布局布线和负载条件，因此应该通过实验优化 C_F 以便获得最佳效果。图 8-4 和图 8-6 显示了 $G = 2$ 配置和 100pF 负载电容时的大信号和小信号阶跃响应。图 8-5 和图 8-7 显示了 $G = -2$ 配置和 100pF 负载电容时的大信号和小信号阶跃响应。




图 8-2. $G = 2$ 时 OPA228 的补偿




图 8-3. $G = -2$ 时 OPA228 的补偿

8.2.1.3 应用曲线




图 8-4. 大信号阶跃响应, $G = 2$, $C_{LOAD} = 100\text{pF}$, 输入信号 = 5Vp-p




图 8-5. 大信号阶跃响应, $G = -2$, $C_{LOAD} = 100\text{pF}$, 输入信号 = 5Vp-p




图 8-6. 小信号阶跃响应, $G = 2$, $C_{LOAD} = 100\text{pF}$, 输入信号 = 50mVp-p 。




图 8-7. 小信号阶跃响应, $G = -2$, $C_{LOAD} = 100\text{pF}$, 输入信号 = 50mVp-p 。

8.2.2 三极 20kHz 低通 0.5dB 切比雪夫滤波器




图 8-8. 三极 20kHz 低通 0.5dB 切比雪夫滤波器

8.2.3 长波长红外探测器放大器




图 8-9. 长波长红外探测器放大器

8.2.4 高性能同步解调器




图 8-10. 高性能同步解调器

8.2.5 耳机放大器




图 8-11. 耳机放大器

8.2.6 三频主动音调控制 (低音、中音和高音)




图 8-12. 三频主动音调控制 (低音、中音和高音)

8.3 电源相关建议

OPAx22x 系列的额定工作电压为 5V 至 36V ($\pm 2.5V$ 至 $\pm 18V$) ; 多种规格适用于 -40°C 至 85°C 的温度范围。节 6 中介绍了可能会随工作电压或温度的变化而显著变化的参数。

CAUTION

电源电压超过 36 V 可能会对器件造成永久损坏；请参阅节 6.1。

将 0.1 μ F 旁路电容器置于电源引脚附近，可减少从高噪声电源或高阻抗电源中耦合进来的误差。有关旁路电容器放置的更多详细信息，请参阅节 8.4.1。

8.4 布局

8.4.1 布局指南

为了实现器件的卓越运行性能，应使用良好的 PCB 布局规范，包括：

- 噪声可通过全部电路电源引脚以及运算放大器自身传入模拟电路。旁路电容用于通过为局部模拟电路提供低阻抗电源，以降低耦合噪声。
 - 在每个电源引脚和接地端之间接入低等效串联电阻 (ESR) 0.1 μ F 陶瓷旁路电容，并尽量靠近器件放置。从 V+ 到接地端之间的单个旁路电容适用于单电源应用。
- 将电路中的模拟部分和数字部分单独接地是最简单最有效的噪声抑制方法之一。通常将多层 PCB 中的一层或多层专门作为接地层。接地层有助于散热和减少电磁干扰 (EMI) 噪声拾取。确保对数字接地和模拟接地进行物理隔离，同时应注意接地电流的流动。有关更多详细信息，请参阅 [电路板布局技巧 \(SLOA089\)](#)。
- 为了减少寄生耦合，请让输入走线尽可能远离电源或输出走线。如果这些走线不能保持分离，则敏感走线与有噪声走线垂直相交比平行更好。
- 外部元件应尽量靠近器件放置。如 [节 8.4.2](#) 所示，使 RF 和 RG 接近反相输入可最大限度地减小寄生电容。
- 尽可能缩短输入走线。切记：输入走线是电路中最敏感的部分。
- 考虑在关键走线周围设定驱动型低阻抗保护环。保护环可显著减少附近走线在不同电势下产生的漏电流。
- 在组装 PCB 板之后对其进行清洁，以获得最佳性能。
- 任何精密集成电路都可能因湿气渗入塑料封装中而出现性能变化。在任何水必 PCB 清洁过程之后，建议将 PCB 组装烘干，以去除清洗时渗入器件封装中的水分。大多数情形下，清洗后在 85°C 下低温烘干 30 分钟即可。

8.4.2 布局示例




图 8-13. OPAx227 布局示例

9 器件和文档支持

9.1 器件支持

9.1.1 开发支持

9.1.1.1 TINA-TI™ 仿真软件 (免费下载)

TINA-TI™ 仿真软件是一款简单易用、功能强大且基于 SPICE 引擎的电路仿真程序。TINA-TI 仿真软件是 TINA™ 软件的一款免费全功能版本，除了一系列无源和有源模型外，此版本软件还预先载入了一个宏模型库。TINA-TI 仿真软件提供所有传统的 SPICE 直流、瞬态和频域分析，以及其他设计功能。

TINA-TI 仿真软件提供全面的后处理能力，便于用户以多种方式获得结果，用户可从[设计工具和仿真网页](#)免费下载。虚拟仪器提供选择输入波形和探测电路节点、电压以及波形的能力，从而构建一个动态的快速启动工具。

备注

必须安装 TINA 软件或者 TINA-TI 软件后才能使用这些文件。请从 [TINA-TI™ 软件文件夹](#) 中下载免费的 TINA-TI 仿真软件。

9.1.1.2 TI 参考设计

TI 参考设计是由 TI 的精密模拟应用专家创建的模拟解决方案。TI 参考设计提供了许多实用电路的工作原理、组件选择、仿真、完整印刷电路板 (PCB) 电路原理图和布局布线、物料清单以及性能测量结果。TI 参考设计可在线获取，网址为 <https://www.ti.com/reference-designs>。

9.2 文档支持

9.2.1 相关文档

德州仪器 (TI)，[运算放大器的 EMI 抑制比 应用手册](#)

9.3 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](https://www.ti.com) 上的器件产品文件夹。点击 [订阅更新](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.4 支持资源

[TI E2E™ 支持论坛](#) 是工程师的重要参考资料，可直接从专家获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题可获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [《使用条款》](#)。

9.5 商标

TINA-TI™ and TI E2E™ are trademarks of Texas Instruments.

TINA™ is a trademark of DesignSoft, Inc.

Bluetooth® is a registered trademark of Bluetooth SIG, Inc.

所有商标均为其各自所有者的财产。

9.6 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.7 术语表

TI 术语表

本术语表列出并解释了术语、首字母缩略词和定义。

10 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
OPA2227P	ACTIVE	PDIP	P	8	50	RoHS & Green	Call TI	N / A for Pkg Type	-40 to 85	OPA2227P	Samples
OPA2227PA	ACTIVE	PDIP	P	8	50	RoHS & Green	Call TI	N / A for Pkg Type	-40 to 85	OPA2227P A	Samples
OPA2227U	ACTIVE	SOIC	D	8	75	RoHS & Green	Call TI NIPDAU	Level-3-260C-168 HR	-40 to 85	OPA 2227U	Samples
OPA2227U/2K5	ACTIVE	SOIC	D	8	2500	RoHS & Green	Call TI NIPDAU	Level-3-260C-168 HR	-40 to 85	OPA 2227U	Samples
OPA2227UA	ACTIVE	SOIC	D	8	75	RoHS & Green	Call TI NIPDAU	Level-3-260C-168 HR	-40 to 85	OPA 2227U A	Samples
OPA2227UA/2K5	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 85	OPA 2227U A	Samples
OPA2228P	ACTIVE	PDIP	P	8	50	RoHS & Green	Call TI	N / A for Pkg Type	-40 to 85	OPA2228P	Samples
OPA2228PA	ACTIVE	PDIP	P	8	50	RoHS & Green	Call TI	N / A for Pkg Type	-40 to 85	OPA2228P A	Samples
OPA2228PAG4	ACTIVE	PDIP	P	8	50	RoHS & Green	Call TI	N / A for Pkg Type	-40 to 85	OPA2228P A	Samples
OPA2228PG4	ACTIVE	PDIP	P	8	50	RoHS & Green	Call TI	N / A for Pkg Type	-40 to 85	OPA2228P	Samples
OPA2228U	ACTIVE	SOIC	D	8	75	RoHS & Green	Call TI NIPDAU	Level-3-260C-168 HR	-40 to 85	OPA 2228U	Samples
OPA2228U/2K5	ACTIVE	SOIC	D	8	2500	RoHS & Green	Call TI NIPDAU	Level-3-260C-168 HR	-40 to 85	OPA 2228U	Samples
OPA2228UA	ACTIVE	SOIC	D	8	75	RoHS & Green	Call TI NIPDAU	Level-3-260C-168 HR	-40 to 85	OPA 2228U A	Samples
OPA2228UA/2K5	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 85	OPA 2228U A	Samples
OPA227P	ACTIVE	PDIP	P	8	50	RoHS & Green	Call TI	N / A for Pkg Type	-40 to 85	OPA227P	Samples
OPA227PA	ACTIVE	PDIP	P	8	50	RoHS & Green	Call TI	N / A for Pkg Type	-40 to 85	OPA227P	Samples

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
										A	
OPA227PAG4	ACTIVE	PDIP	P	8	50	RoHS & Green	Call TI	N / A for Pkg Type	-40 to 85	OPA227P A	Samples
OPA227PG4	ACTIVE	PDIP	P	8	50	RoHS & Green	Call TI	N / A for Pkg Type	-40 to 85	OPA227P	Samples
OPA227U	ACTIVE	SOIC	D	8	75	RoHS & Green	Call TI NIPDAU	Level-3-260C-168 HR	-40 to 85	OPA 227U	Samples
OPA227U/2K5	ACTIVE	SOIC	D	8	2500	RoHS & Green	Call TI NIPDAU	Level-3-260C-168 HR	-40 to 85	OPA 227U	Samples
OPA227UA	ACTIVE	SOIC	D	8	75	RoHS & Green	Call TI NIPDAU	Level-3-260C-168 HR	-40 to 85	OPA 227U A	Samples
OPA227UA/2K5	ACTIVE	SOIC	D	8	2500	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 85	OPA 227U A	Samples
OPA228P	ACTIVE	PDIP	P	8	50	RoHS & Green	Call TI	N / A for Pkg Type	-55 to 125	OPA228P	Samples
OPA228PA	ACTIVE	PDIP	P	8	50	RoHS & Green	Call TI	N / A for Pkg Type	-55 to 125	OPA228P A	Samples
OPA228PAG4	ACTIVE	PDIP	P	8	50	RoHS & Green	Call TI	N / A for Pkg Type	-55 to 125	OPA228P A	Samples
OPA228U	ACTIVE	SOIC	D	8	75	RoHS & Green	Call TI NIPDAU	Level-3-260C-168 HR	-55 to 125	OPA 228U	Samples
OPA228UA	ACTIVE	SOIC	D	8	75	RoHS & Green	Call TI NIPDAU	Level-3-260C-168 HR	-55 to 125	OPA 228U A	Samples
OPA228UA/2K5	ACTIVE	SOIC	D	8	2500	RoHS & Green	Call TI NIPDAU	Level-3-260C-168 HR	-55 to 125	OPA 228U A	Samples
OPA4227PA	ACTIVE	PDIP	N	14	25	RoHS & Green	NIPDAU	N / A for Pkg Type	-40 to 85	OPA4227PA	Samples
OPA4227PAG4	ACTIVE	PDIP	N	14	25	RoHS & Green	NIPDAU	N / A for Pkg Type	-40 to 85	OPA4227PA	Samples
OPA4227UA	ACTIVE	SOIC	D	14	50	RoHS & Green	NIPDAU NIPDAU-DCC	Level-3-260C-168 HR	-40 to 85	OPA4227UA	Samples
OPA4227UA/2K5	ACTIVE	SOIC	D	14	2500	RoHS & Green	NIPDAU NIPDAU-DCC	Level-3-260C-168 HR	-40 to 85	OPA4227UA	Samples

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
OPA4228PA	ACTIVE	PDIP	N	14	25	RoHS & Green	NIPDAU	N / A for Pkg Type	-55 to 125	OPA4228PA	Samples
OPA4228UA	ACTIVE	SOIC	D	14	50	RoHS & Green	NIPDAU-DCC	Level-3-260C-168 HR	-55 to 125	OPA4228UA	Samples
OPA4228UA/2K5	ACTIVE	SOIC	D	14	2500	RoHS & Green	NIPDAU-DCC	Level-3-260C-168 HR	-55 to 125	OPA4228UA	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSELETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "-" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF OPA2227 :

- Enhanced Product : [OPA2227-EP](#)

NOTE: Qualified Version Definitions:

- Enhanced Product - Supports Defense, Aerospace and Medical Applications

TAPE AND REEL INFORMATION



QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
OPA2227U/2K5	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
OPA2227U/2K5	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
OPA2227UA/2K5	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
OPA2227UA/2K5	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
OPA2228U/2K5	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
OPA2228U/2K5	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
OPA2228UA/2K5	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
OPA2228UA/2K5	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
OPA227U/2K5	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
OPA227U/2K5	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
OPA227UA/2K5	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
OPA227UA/2K5	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
OPA228UA/2K5	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
OPA228UA/2K5	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
OPA4227UA/2K5	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
OPA4227UA/2K5	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
OPA4228UA/2K5	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
OPA2227U/2K5	SOIC	D	8	2500	356.0	356.0	35.0
OPA2227U/2K5	SOIC	D	8	2500	356.0	356.0	35.0
OPA2227UA/2K5	SOIC	D	8	2500	356.0	356.0	35.0
OPA2227UA/2K5	SOIC	D	8	2500	356.0	356.0	35.0
OPA2228U/2K5	SOIC	D	8	2500	356.0	356.0	35.0
OPA2228U/2K5	SOIC	D	8	2500	367.0	367.0	35.0
OPA2228UA/2K5	SOIC	D	8	2500	356.0	356.0	35.0
OPA2228UA/2K5	SOIC	D	8	2500	356.0	356.0	35.0
OPA227U/2K5	SOIC	D	8	2500	356.0	356.0	35.0
OPA227U/2K5	SOIC	D	8	2500	356.0	356.0	35.0
OPA227UA/2K5	SOIC	D	8	2500	356.0	356.0	35.0
OPA227UA/2K5	SOIC	D	8	2500	356.0	356.0	35.0
OPA228UA/2K5	SOIC	D	8	2500	356.0	356.0	35.0
OPA228UA/2K5	SOIC	D	8	2500	356.0	356.0	35.0
OPA4227UA/2K5	SOIC	D	14	2500	356.0	356.0	35.0
OPA4227UA/2K5	SOIC	D	14	2500	356.0	356.0	35.0
OPA4228UA/2K5	SOIC	D	14	2500	356.0	356.0	35.0

TUBE


*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (µm)	B (mm)
OPA2227P	P	PDIP	8	50	506	13.97	11230	4.32
OPA2227PA	P	PDIP	8	50	506	13.97	11230	4.32
OPA2227U	D	SOIC	8	75	506.6	8	3940	4.32
OPA2227UA	D	SOIC	8	75	506.6	8	3940	4.32
OPA2228P	P	PDIP	8	50	506	13.97	11230	4.32
OPA2228PA	P	PDIP	8	50	506	13.97	11230	4.32
OPA2228PAG4	P	PDIP	8	50	506	13.97	11230	4.32
OPA2228PG4	P	PDIP	8	50	506	13.97	11230	4.32
OPA2228U	D	SOIC	8	75	506.6	8	3940	4.32
OPA2228UA	D	SOIC	8	75	506.6	8	3940	4.32
OPA227P	P	PDIP	8	50	506	13.97	11230	4.32
OPA227PA	P	PDIP	8	50	506	13.97	11230	4.32
OPA227PAG4	P	PDIP	8	50	506	13.97	11230	4.32
OPA227PG4	P	PDIP	8	50	506	13.97	11230	4.32
OPA227U	D	SOIC	8	75	506.6	8	3940	4.32
OPA227UA	D	SOIC	8	75	506.6	8	3940	4.32
OPA228P	P	PDIP	8	50	506	13.97	11230	4.32
OPA228PA	P	PDIP	8	50	506	13.97	11230	4.32
OPA228PAG4	P	PDIP	8	50	506	13.97	11230	4.32
OPA228U	D	SOIC	8	75	506.6	8	3940	4.32
OPA228UA	D	SOIC	8	75	506.6	8	3940	4.32
OPA4227PA	N	PDIP	14	25	506	13.97	11230	4.32
OPA4227PAG4	N	PDIP	14	25	506	13.97	11230	4.32
OPA4227UA	D	SOIC	14	50	506.6	8	3940	4.32
OPA4228PA	N	PDIP	14	25	506	13.97	11230	4.32
OPA4228UA	D	SOIC	14	50	506.6	8	3940	4.32



D0008A

PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES:

- Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
- This dimension does not include interlead flash.
- Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
 EXPOSED METAL SHOWN
 SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

P (R-PDIP-T8)

PLASTIC DUAL-IN-LINE PACKAGE



- NOTES:
- A. All linear dimensions are in inches (millimeters).
 - B. This drawing is subject to change without notice.
 - C. Falls within JEDEC MS-001 variation BA.

N (R-PDIP-T**)

PLASTIC DUAL-IN-LINE PACKAGE

16 PINS SHOWN



- NOTES:
- A. All linear dimensions are in inches (millimeters).
 - B. This drawing is subject to change without notice.
 - Falls within JEDEC MS-001, except 18 and 20 pin minimum body length (Dim A).
 - The 20 pin end lead shoulder width is a vendor option, either half or full width.



D0014A

PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4220718/A 09/2016

NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.

EXAMPLE BOARD LAYOUT

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
SCALE:8X



SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:8X

4220718/A 09/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2024，德州仪器 (TI) 公司