

SNx4AHC240 具有三态输出的八通道缓冲器/驱动器

1 特性

- 低延迟，4.3ns 典型值 (25°C , 5V)
- 闩锁性能超过 250mA , 符合 JESD 17 规范

2 应用

- 手持终端：智能手机
- 网络交换机
- 健康与健身设备以及可穿戴设备

3 说明

这些八通道缓冲器/驱动器专门设计用于提高三态存储器地址驱动器、时钟驱动器以及总线导向接收器和发送器的性能和密度。


器件信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾	本体尺寸 ⁽³⁾
SN54AHC240	J (CDIP , 20)	24.2mm x 7.62mm	24.2mm x 6.92mm
	W (CFP , 20)	13.09mm x 8.13mm	13.09mm x 6.92mm
	FK (LCCC , 20)	8.89mm x 8.89mm	8.89mm x 8.89mm
SN74AHC240	N (PDIP , 20)	24.33mm x 9.4mm	25.40mm x 6.35mm
	DW (SOIC , 20)	12.80mm x 10.3mm	12.8mm x 7.5mm
	NS (SOP , 20)	12.60mm x 7.8mm	12.6mm x 5.30mm
	PW (TSSOP , 20)	6.50mm x 6.4mm	6.50mm x 4.40mm

(1) 有关更多信息，请参阅节 11。

(2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。

(3) 本体尺寸 (长 × 宽) 为标称值，不包括引脚。



逻辑图 (正逻辑)



内容

1 特性	1	7.3 特性说明.....	10
2 应用	1	7.4 器件功能模式.....	10
3 说明	1	8 应用和实施	11
4 引脚配置和功能	3	8.1 应用信息.....	11
5 规格	4	8.2 典型应用.....	11
5.1 绝对最大额定值.....	4	8.3 电源相关建议.....	12
5.2 ESD 等级.....	4	8.4 布局.....	12
5.3 建议运行条件.....	4	9 器件和文档支持	13
5.4 热性能信息.....	5	9.1 文档支持.....	13
5.5 电气特性.....	5	9.2 接收文档更新通知.....	13
5.6 开关特性.....	5	9.3 支持资源.....	13
5.7 噪声特性.....	6	9.4 商标.....	13
5.8 典型特性.....	7	9.5 静电放电警告.....	13
6 参数测量信息	8	9.6 术语表.....	13
7 详细说明	9	10 修订历史记录	13
7.1 概述.....	9	11 机械、封装和可订购信息	13
7.2 功能方框图.....	9		

4 引脚配置和功能




图 4-1. SN74AHC240-Q1 PW 封装 (顶视图)

引脚		类型 ⁽¹⁾	说明
名称	编号		
1OE	1	O	输出使能 1
1A1	2	I	1A1 输入
2Y4	3	O	2Y4 输出
1A2	4	I	1A2 输入
2Y3	5	O	2Y3 输出
1A3	6	I	1A3 输入
2Y2	7	O	2Y2 输出
1A4	8	I	1A4 输入
2Y1	9	O	2Y1 输出
GND	10	G	接地引脚
2A1	11	I	2A1 输入
1Y4	12	O	1Y4 输出
2A2	13	I	2A2 输入
1Y3	14	O	1Y3 输出
2A3	15	I	2A3 输入
1Y2	16	O	1Y2 输出
2A4	17	I	2A4 输入
1Y1	18	O	1Y1 输出
2OE	19	O	输出使能 2
VCC	20	P	电源引脚

(1) 信号类型：I = 输入，O = 输出，I/O = 输入或输出

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

		最小值	最大值	单位	
V _{CC}	电源电压范围	-0.5	7	V	
V _I	输入电压范围 ⁽²⁾	-0.5	7	V	
V _O	在高阻抗或断电状态对任一输出施加的电压范围 ⁽²⁾	-0.5	7	V	
V _O	输出电压范围 ⁽²⁾	-0.5	V _{CC} +0.5	V	
I _{IK}	输入钳位电流	V _I < -0.5V		-20	mA
I _{OK}	输出钳位电流	V _O < -0.5V 或 V _O > V _{CC} + 0.5V		±20	mA
I _O	持续输出电流	V _O = 0 至 V _{CC}		±25	mA
	通过 V _{CC} 或 GND 的持续输出电流			±75	mA
T _{stg}	贮存温度	-65	150	°C	

(1) 超出绝对最大额定值运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果在建议运行条件之外但在绝对最大额定值范围内短暂运行，器件可能不会受到损坏，但可能无法完全正常工作。以这种方式运行器件可能会影响器件的可靠性和性能，并缩短器件寿命。

(2) 如果遵守输入和输出电流额定值，输入和输出电压可超过额定值。

5.2 ESD 等级

		值	单位	
V _(ESD)	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	±2000	V

(1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

规格	说明	条件	最小值	最大值	单位
V _{CC}	电源电压		2	5.5	V
V _{IH}	高电平输入电压	V _{CC} = 2V	1.5		V
		V _{CC} = 3V	2.1		
		V _{CC} = 5.5V	3.85		
V _{IL}	低电平输入电压	V _{CC} = 2V		0.5	V
		V _{CC} = 3V		0.9	
		V _{CC} = 5.5V		1.65	
V _I	输入电压		0	5.5	V
V _O	输出电压		0	V _{CC}	V
I _{OH}	高电平输出电流	V _{CC} = 2V		-50	μA
		V _{CC} = 3.3V ± 0.3V		-4	mA
		V _{CC} = 5V ± 0.5V		-8	mA
I _{OL}	低电平输出电流	V _{CC} = 2V		50	μA
		V _{CC} = 3.3V ± 0.3V		4	mA
		V _{CC} = 5V ± 0.5V		8	mA
Δt/Δv	输入转换上升或下降速率	V _{CC} = 3.3V ± 0.3V		100	ns/V
		V _{CC} = 5V ± 0.5V		20	ns/V
T _A	自然通风条件下的工作温度范围		-40	125	°C

5.4 热性能信息

热性能指标 ⁽¹⁾		DW	DB	DGV	N	NS	PW	单位
		20 引脚						
$R_{\theta JA}$	结至环境热阻 ⁽²⁾	81.1	70	92	69	60	116.8	°C/W

- (1) 有关新旧热指标的更多信息，请参阅 IC 封装热指标应用报告 [SPRA953](#)。
 (2) 封装热阻抗根据 JESD 51-7 计算。

5.5 电气特性

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数	测试条件	V_{CC}	$T_A = 25^\circ\text{C}$			-40°C 至 125°C			单位
			最小值	典型值	最大值	最小值	典型值	最大值	
V_{OH}	$I_{OH} = -50 \mu\text{A}$	2V 至 5.5V	$V_{CC}-0.1$	V_{CC}		$V_{CC}-0.1$	V_{CC}	V	
	$I_{OH} = -4\text{mA}$	3V	2.58			2.48			
	$I_{OH} = -8\text{mA}$	4.5V	3.94			3.8			
V_{OL}	$I_{OL} = 50 \mu\text{A}$	2V 至 5.5V				0.1		V	
	$I_{OL} = 4\text{mA}$	3V				0.36			
	$I_{OL} = 8\text{mA}$	4.5V				0.36			
I_I	$V_I = 5.5\text{V}$ 或 GND 并且 $V_{CC} = 0\text{V}$ 至 5.5V	0V 至 5.5V				± 0.1		μA	
I_{OZ}	$V_O = V_{CC}$ 或 GND 且 $V_{CC} = 5.5\text{V}$	5.5V				± 0.25		μA	
I_{CC}	$V_I = V_{CC}$ 或 GND, $I_O = 0$, $V_{CC} = 5.5\text{V}$	5.5V				4		μA	
C_I	$V_I = V_{CC}$ 或 GND	5V	2 10					pF	
C_O	$V_O = V_{CC}$ 或 GND	5V	5					pF	
C_{PD}	空载, $F = 1\text{MHz}$	5V	15					pF	

5.6 开关特性

$C_L = 50\text{pF}$; 在自然通风条件下的工作温度范围内; $T_A = 25^\circ\text{C}$ 时测得的典型值 (除非另有说明)。请参阅 [参数测量信息](#)

参数	从 (输入)	到 (输出)	负载电容	V_{CC}	$T_A = 25^\circ\text{C}$			-40°C 至 125°C			单位
					最小值	典型值	最大值	最小值	典型值	最大值	
t_{PLH}	A	Y	$C_L = 15\text{pF}$	2V	19.5			1	23		ns
t_{PHL}					19.5			1	23		
t_{PZH}	OE	Y	$C_L = 15\text{pF}$	2V	25.5			1	30		ns
t_{PZL}					25.5			1	30		
t_{PHZ}	OE	Y	$C_L = 15\text{pF}$	2V	25.5			1	30		ns
t_{PLZ}					25.5			1	30		
t_{PLH}	A	Y	$C_L = 15\text{pF}$	3.3V	5.3	7.5	1	9		ns	
t_{PHL}					5.3	7.5	1	9			
t_{PZH}	OE	Y	$C_L = 15\text{pF}$	3.3V	6.6	10.6	1	12.5		ns	
t_{PZL}					6.6	10.6	1	12.5			
t_{PHZ}	OE	Y	$C_L = 15\text{pF}$	3.3V	7.8	11.5	1	12.5		ns	
t_{PLZ}					7.8	11.5	1	12.5			
t_{PLH}	A	Y	$C_L = 15\text{pF}$	5V	3.6	5.5	1	6.5		ns	
t_{PHL}					3.6	5.5	1	6.5			

5.6 开关特性 (续)

$C_L = 50\text{pF}$ ；在自然通风条件下的工作温度范围内； $T_A = 25^\circ\text{C}$ 时测得的典型值（除非另有说明）。请参阅参数测量信息

参数	从 (输入)	到 (输出)	负载电容	V_{CC}	$T_A = 25^\circ\text{C}$			-40°C 至 125°C			单位
					最小值	典型值	最大值	最小值	典型值	最大值	
t_{PZH}	OE	Y	$C_L = 15\text{pF}$	5V	4.7	7.3	1	8.5	ns		
t_{PZL}					4.7	7.3	1	8.5	ns		
t_{PHZ}	OE	Y	$C_L = 15\text{pF}$	5V	5.2	7.2	1	8.5	ns		
t_{PLZ}					5.2	7.2	1	8.5	ns		
t_{PLH}	A	Y	$C_L = 50\text{pF}$	2V	26.5		1	30	ns		
t_{PHL}					26.5		1	30	ns		
t_{PZH}	OE	Y	$C_L = 50\text{pF}$	2V	32.5		1	36.5	ns		
t_{PZL}					32.5		1	36.5	ns		
t_{PHZ}	OE	Y	$C_L = 50\text{pF}$	2V	32		1	36.5	ns		
t_{PLZ}					32		1	36.5	ns		
t_{PLH}	A	Y	$C_L = 50\text{pF}$	3.3V	7.8	11	1	12.5	ns		
t_{PHL}					7.8	11	1	12.5	ns		
t_{PZH}	OE	Y	$C_L = 50\text{pF}$	3.3V	9.1	14.1	1	16	ns		
t_{PZL}					9.1	14.1	1	16	ns		
t_{PHZ}	OE	Y	$C_L = 50\text{pF}$	3.3V	10.3	14	1	16	ns		
t_{PLZ}					10.3	14	1	16	ns		
t_{PLH}	A	Y	$C_L = 50\text{pF}$	5V	5.1	7.5	1	8.5	ns		
t_{PHL}					5.1	7.5	1	8.5	ns		
t_{PZH}	OE	Y	$C_L = 50\text{pF}$	5V	6.2	9.3	1	10.5	ns		
t_{PZL}					6.2	9.3	1	10.5	ns		
t_{PHZ}	OE	Y	$C_L = 50\text{pF}$	5V	6.7	9.2	1	10.5	ns		
t_{PLZ}					6.7	9.2	1	10.5	ns		
$t_{sk(o)}$			$C_L = 50\text{pF}$	2V			2	2	ns		
$t_{sk(o)}$			$C_L = 50\text{pF}$	3.3V			1.5	1.5	ns		
$t_{sk(o)}$			$C_L = 50\text{pF}$	5V			1	1	ns		

5.7 噪声特性

$V_{CC} = 5\text{V}$, $C_L = 50\text{pF}$, $T_A = 25^\circ\text{C}$

参数	说明	最小值	典型值	最大值	单位
$V_{OL(P)}$	安静输出, 最大动态 V_{OL}				V
$V_{OL(V)}$	安静输出, 最小动态 V_{OL}				V
$V_{OH(V)}$	安静输出, 最小动态 V_{OH}				V
$V_{IH(D)}$	高电平动态输入电压	3.5			V
$V_{IL(D)}$	低电平动态输入电压			1.5	V

5.8 典型特性

$T_A = 25^\circ\text{C}$ (除非另外注明)




图 5-1. 电源电压两端的电源电流




图 5-2. 低电平状态下输出电压与电流间的关系 (5V 电源)




图 5-3. 低电平状态下输出电压与电流间的关系 (3.3V 电源)





图 5-4. 低电平状态下输出电压与电流间的关系 (2.5V 电源)

6 参数测量信息



- A. C_L 包括探针和夹具电容。
- B. 波形 1 用于具有内部条件的输出，使得输出为低电平，除非被输出控制禁用。波形 2 用于具有内部条件的输出，使得输出为高电平，除非被输出控制禁用。
- C. 所有输入脉冲均由具有以下特性的发生器提供：PRR $\leq 1\text{ MHz}$ ， $Z_O = 50\Omega$ ， $t_r \leq 3\text{ ns}$ ， $t_f \leq 3\text{ ns}$ 。
- D. 一次测量一个输出，每次测量进行一次输入转换。E. 并非所有参数和波形都适用于所有器件。

图 6-1. 负载电路和电压波形

7 详细说明

7.1 概述

SNx4AHC240 器件配置为两个具有独立输出使能 (\overline{OE}) 输入的 4 位缓冲器/线路驱动器。当 \overline{OE} 为低电平时，该器件将来自 A 输入的数据传输到 Y 输出。当 \overline{OE} 为高电平时，输出处于高阻态。

要在上电或断电期间将器件置于高阻抗状态，应通过一个上拉电阻器将 \overline{OE} 连接至 V_{CC} ；该电阻器的最小值由驱动器的电流灌入能力决定。

7.2 功能方框图




图 7-1. 逻辑图 (正逻辑)

7.3 特性说明

7.4 器件功能模式

表 7-1. 功能表
(每个缓冲器)

输入 ⁽¹⁾		输出 ⁽²⁾ Y
OE	A	
L	H	L
L	L	H
H	X	Z

- (1) H = 高电压电平, L = 低电压电平, X = 不用考虑
 (2) H = 驱动为高电平, L = 驱动为低电平, Z = 高阻态

8 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

8.1 应用信息

SNx4AHC240 器件是一款高驱动 CMOS 器件，可用于需要保留或锁存数据的多种总线接口类型应用。它可以在 3.3V 下产生 24mA 驱动电流，因此非常适合驱动多个输出，也适用于高达 100MHz 的高速应用。输入可耐受 5.5V 电压，允许将其降压转换至 V_{CC} 。

8.2 典型应用




图 8-1. 典型应用图


8.2.1 设计要求

此器件采用 CMOS 技术并具有平衡输出驱动。注意避免总线争用，因为它可以驱动超过最大限制的电流。高驱动也会在轻负载时产生快速边缘，因此应考虑布线和负载条件以防止振铃。

8.2.2 详细设计过程

1. 建议的输入条件
 - 上升时间和下降时间规格：请参阅 [建议运行条件](#) 表中的 $\Delta t / \Delta V$ 。
 - 指定的高电平和低电平：请参阅 [建议运行条件](#) 表中的 V_{IH} 和 V_{IL} 。
 - 输入具有过压容限，允许它们在任何有效 V_{CC} 下高达 5.5V。
2. 建议的输出条件
 - 每个输出的负载电流不应超过 25mA，该器件的总电流不应超过 50mA。
 - 输出不应被拉至高于 V_{CC} 。

8.2.3 应用曲线



8.3 电源相关建议

电源可以是 [节 5.3](#) 中最小和最大电源电压额定值之间的任意电压。

每个 V_{CC} 端子均应具有良好的旁路电容器，以防止功率干扰。对于单电源器件，TI 建议使用 $0.1\mu\text{F}$ 电容器；如果有多个 V_{CC} 端子，则 TI 建议为每个电源端子使用 $0.01\mu\text{F}$ 或 $0.022\mu\text{F}$ 电容器。可以并联多个旁路电容器以抑制不同的噪声频率。 $0.1\mu\text{F}$ 和 $1\mu\text{F}$ 通常并联使用。为了获得最佳效果，旁路电容器必须尽可能靠近电源端子安装。

8.4 布局

8.4.1 布局指南

当使用多位逻辑器件时，输入不应悬空。

在许多情况下，数字逻辑器件的功能或部分功能未被使用（例如，当仅使用三输入与门的两个输入或仅使用 4 个缓冲门中的 3 个时）。此类输入引脚不应悬空，因为外部连接处的未定义电压会导致未定义的操作状态。以下是在所有情况下都必须遵守的规则。

数字逻辑器件的所有未使用输入必须连接至一个高或低偏置以防止悬空。应为任何特定未使用输入应用的逻辑电平取决于器件的功能。通常，将这些输入连接到 GND 或 V_{CC} ，具体取决于哪种更合理或更方便。使输出悬空通常是可以接受的，除非该器件是收发器。如果该收发器有一个输出使能引脚，它会在置为有效时禁用该器件的输出部分。这不会禁用 I/O 的输入部分，因此输入在禁用后也不能悬空。

8.4.2 布局示例




图 8-3. 布局建议

9 器件和文档支持

9.1 文档支持

9.1.1 相关文档

请参阅以下相关文档：

- 德州仪器 (TI), [CMOS 输入缓慢变化或悬空的影响](#)
- 德州仪器 (TI), [了解施密特触发](#)

9.2 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

9.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

9.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

Changes from Revision I (April 2023) to Revision J (August 2024) Page

- 向 [器件信息](#) 表中添加了封装尺寸和军用级封装..... 1
- 更新了 R_θJA 值：PW = 83 至 116.8，DW = 58 至 81.1，所有值均以 °C/W 为单位.....5

Changes from Revision H (July 2003) to Revision I (April 2023) Page

- 添加了 [封装信息表](#)、[引脚功能表](#)、[ESD 等级表](#)、[热性能信息表](#)、[器件功能模式](#)、“应用和实施”部分、[器件和文档支持](#) 部分以及 [机械、封装和可订购信息](#) 部分..... 1

11 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
5962-9680701Q2A	ACTIVE	LCCC	FK	20	55	Non-RoHS & Green	SNPB	N / A for Pkg Type	-55 to 125	5962- 9680701Q2A SNJ54AHC 240FK	Samples
5962-9680701QRA	ACTIVE	CDIP	J	20	20	Non-RoHS & Green	SNPB	N / A for Pkg Type	-55 to 125	5962-9680701QR A SNJ54AHC240J	Samples
5962-9680701QSA	ACTIVE	CFP	W	20	25	Non-RoHS & Green	SNPB	N / A for Pkg Type	-55 to 125	5962-9680701QS A SNJ54AHC240W	Samples
SN74AHC240DW	OBSOLETE	SOIC	DW	20		TBD	Call TI	Call TI	-40 to 85	AHC240	
SN74AHC240DWR	ACTIVE	SOIC	DW	20	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	AHC240	Samples
SN74AHC240N	ACTIVE	PDIP	N	20	20	RoHS & Green	NIPDAU	N / A for Pkg Type	-40 to 85	SN74AHC240N	Samples
SN74AHC240NSR	ACTIVE	SOP	NS	20	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	AHC240	Samples
SN74AHC240PW	OBSOLETE	TSSOP	PW	20		TBD	Call TI	Call TI	-40 to 85	HA240	
SN74AHC240PWR	ACTIVE	TSSOP	PW	20	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HA240	Samples
SNJ54AHC240FK	ACTIVE	LCCC	FK	20	55	Non-RoHS & Green	SNPB	N / A for Pkg Type	-55 to 125	5962- 9680701Q2A SNJ54AHC 240FK	Samples
SNJ54AHC240J	ACTIVE	CDIP	J	20	20	Non-RoHS & Green	SNPB	N / A for Pkg Type	-55 to 125	5962-9680701QR A SNJ54AHC240J	Samples
SNJ54AHC240W	ACTIVE	CFP	W	20	25	Non-RoHS & Green	SNPB	N / A for Pkg Type	-55 to 125	5962-9680701QS A SNJ54AHC240W	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

⁽²⁾ **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of ≤ 1000 ppm threshold. Antimony trioxide based flame retardants must also meet the ≤ 1000 ppm threshold requirement.

⁽³⁾ MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

⁽⁴⁾ There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

⁽⁵⁾ Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

⁽⁶⁾ Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF SN54AHC240, SN74AHC240 :

- Catalog : [SN74AHC240](#)

- Automotive : [SN74AHC240-Q1](#), [SN74AHC240-Q1](#)

- Military : [SN54AHC240](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

- Military - QML certified for Military and Defense Applications

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74AHC240DWR	SOIC	DW	20	2000	330.0	24.4	10.8	13.3	2.7	12.0	24.0	Q1
SN74AHC240DWR	SOIC	DW	20	2000	330.0	24.4	10.8	13.3	2.7	12.0	24.0	Q1
SN74AHC240NSR	SOP	NS	20	2000	330.0	24.4	8.4	13.0	2.5	12.0	24.0	Q1
SN74AHC240PWR	TSSOP	PW	20	2000	330.0	16.4	6.95	7.0	1.4	8.0	16.0	Q1
SN74AHC240PWR	TSSOP	PW	20	2000	330.0	16.4	6.95	7.0	1.4	8.0	16.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74AHC240DWR	SOIC	DW	20	2000	367.0	367.0	45.0
SN74AHC240DWR	SOIC	DW	20	2000	356.0	356.0	45.0
SN74AHC240NSR	SOP	NS	20	2000	367.0	367.0	45.0
SN74AHC240PWR	TSSOP	PW	20	2000	353.0	353.0	32.0
SN74AHC240PWR	TSSOP	PW	20	2000	356.0	356.0	35.0

TUBE


*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μm)	B (mm)
5962-9680701Q2A	FK	LCCC	20	55	506.98	12.06	2030	NA
5962-9680701QSA	W	CFP	20	25	506.98	26.16	6220	NA
SN74AHC240N	N	PDIP	20	20	506	13.97	11230	4.32
SNJ54AHC240FK	FK	LCCC	20	55	506.98	12.06	2030	NA
SNJ54AHC240W	W	CFP	20	25	506.98	26.16	6220	NA

J (R-GDIP-T**)

14 LEADS SHOWN

CERAMIC DUAL IN-LINE PACKAGE



DIM \ PINS **	14	16	18	20
A	0.300 (7,62) BSC	0.300 (7,62) BSC	0.300 (7,62) BSC	0.300 (7,62) BSC
B MAX	0.785 (19,94)	.840 (21,34)	0.960 (24,38)	1.060 (26,92)
B MIN	—	—	—	—
C MAX	0.300 (7,62)	0.300 (7,62)	0.310 (7,87)	0.300 (7,62)
C MIN	0.245 (6,22)	0.245 (6,22)	0.220 (5,59)	0.245 (6,22)



4040083/F 03/03

- NOTES:
- All linear dimensions are in inches (millimeters).
 - This drawing is subject to change without notice.
 - This package is hermetically sealed with a ceramic lid using glass frit.
 - Index point is provided on cap for terminal identification only on press ceramic glass frit seal only.
 - Falls within MIL STD 1835 GDIP1-T14, GDIP1-T16, GDIP1-T18 and GDIP1-T20.

GENERIC PACKAGE VIEW

FK 20

LCCC - 2.03 mm max height

8.89 x 8.89, 1.27 mm pitch

LEADLESS CERAMIC CHIP CARRIER

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4229370VA\

N (R-PDIP-T**)

PLASTIC DUAL-IN-LINE PACKAGE

16 PINS SHOWN



4040049/E 12/2002

- NOTES:
- A. All linear dimensions are in inches (millimeters).
 - B. This drawing is subject to change without notice.
 - $\triangle C$ Falls within JEDEC MS-001, except 18 and 20 pin minimum body length (Dim A).
 - $\triangle D$ The 20 pin end lead shoulder width is a vendor option, either half or full width.

DW0020A



PACKAGE OUTLINE

SOIC - 2.65 mm max height

SOIC



4220724/A 05/2016

NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm per side.
5. Reference JEDEC registration MS-013.

EXAMPLE BOARD LAYOUT

DW0020A

SOIC - 2.65 mm max height

SOIC



LAND PATTERN EXAMPLE
SCALE:6X



SOLDER MASK DETAILS

4220724/A 05/2016

NOTES: (continued)


- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DW0020A

SOIC - 2.65 mm max height

SOIC



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:6X

4220724/A 05/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

W (R-GDFP-F20)

CERAMIC DUAL FLATPACK



- NOTES:
- A. All linear dimensions are in inches (millimeters).
 - B. This drawing is subject to change without notice.
 - C. This package can be hermetically sealed with a ceramic lid using glass frit.
 - D. Index point is provided on cap for terminal identification only.
 - E. Falls within Mil-Std 1835 GDFP2-F20

PW0020A



PACKAGE OUTLINE

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4220206/A 02/2017

NOTES:

- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
- This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
- Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT

PW0020A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



SOLDER MASK DETAILS

4220206/A 02/2017

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0020A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220206/A 02/2017

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

MECHANICAL DATA

NS (R-PDSO-G**)

PLASTIC SMALL-OUTLINE PACKAGE

14-PINS SHOWN



- NOTES:
- A. All linear dimensions are in millimeters.
 - B. This drawing is subject to change without notice.
 - C. Body dimensions do not include mold flash or protrusion, not to exceed 0,15.

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2024，德州仪器 (TI) 公司