

SN74AHC125-Q1 具有三态输出的汽车级四通道总线缓冲门

1 特性

- 符合汽车应用要求
- EPIC™ (增强性能植入式 CMOS) 工艺
- 工作电压为 2V 至 5.5V V_{CC}
- 闩锁性能超过 250mA, 符合 JESD 17 规范

2 应用

- 流量计
- 可编程逻辑控制器
- 以太网®供电 (PoE)
- 电机驱动与控制
- 电子销售终端

3 说明

SN74AHC125-Q1 器件是四路总线缓冲门, 采用具有三态输出的独立线路驱动器。当每个输出的相关输出使能 (\overline{OE}) 输入为高电平时, 输出被禁用。当 \overline{OE} 为低电平时, 相应的逻辑门会将来自 A 输入的数据传递到 Y 输出。


要在上电或断电期间将器件置于高阻抗状态, 应通过一个上拉电阻器将 \overline{OE} 连接至 V_{CC} ; 该电阻器的最小值由驱动器的电流灌入能力决定。

封装信息

器件型号	封装 ¹	封装尺寸 ²
SN74AHC125-Q1	D (SOIC, 14)	8.65mm × 6mm
	PW (TSSOP, 14)	5mm × 6.4mm
	BQA (WQFN, 14)	3mm × 2.5mm

(1) 有关更多信息, 请参阅节 9

(2) 封装尺寸 (长 × 宽) 为标称值, 并包括引脚 (如适用)。



逻辑图 (正逻辑)



内容

1 特性	1	6 参数测量信息	7
2 应用	1	7 详细说明	8
3 说明	1	7.1 功能方框图.....	8
4 引脚配置和功能	3	7.2 器件功能模式.....	8
5 规格	4	8 器件和文档支持	9
5.1 绝对最大额定值.....	4	8.1 文档支持.....	9
5.2 ESD 等级.....	4	8.2 接收文档更新通知.....	9
5.3 建议运行条件.....	4	8.3 支持资源.....	9
5.4 热性能信息.....	5	8.4 商标.....	9
5.5 电气特性.....	5	8.5 静电放电警告.....	9
5.6 开关特性, $V_{CC} = 3.3V \pm 0.3V$	5	8.6 术语表.....	9
5.7 开关特性, $V_{CC} = 5V \pm 0.5V$	6	9 机械、封装和可订购信息	9
5.8 噪声特性.....	6	10 修订历史记录	9
5.9 工作特性.....	6		

4 引脚配置和功能




图 4-1. D 或 PW 封装，14 引脚 SOIC 或 TSSOP (顶视图)




图 4-2. BQA 封装，14 引脚 WQFN (俯视图)

表 4-1. 引脚功能

引脚		类型 ⁽¹⁾	说明
名称	编号		
1 OE	1	I	输出使能测试点
1A	2	I	输入
1Y	3	O	输出
2 OE	4	I	输出使能测试点
2A	5	I	输入
2Y	6	O	输出
3 OE	8	I	输出使能测试点
3A	9	I	输入
3Y	10	I	输出
4 OE	13	I	输出使能测试点
4A	12	I	输入
4Y	11	O	输出
GND	7	—	地
V _{CC}	14	I	电源电压
散热焊盘 ⁽²⁾		—	散热焊盘可连接到 GND 或悬空。请勿连接到任何其他信号或电源。

(1) I = 输入，O = 输出

(2) 仅限 BQA 封装。

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

		最小值	最大值	单位
V_{CC}	电源电压范围	-0.5	7	V
V_I	输入电压范围	-0.5	7	V
V_O	输出电压范围	-0.5	$V_{CC}+0.5$	V
I_{IK}	输入钳位电流	$(V_I < 0)$		-20 mA
I_{OK}	输出钳位电流	$(V_O < 0 \text{ 或 } V_O > V_{CC})$		± 20 mA
I_O	持续输出电流	$(V_O = 0 \text{ 至 } V_{CC})$		± 25 mA
通过 V_{CC} 或 GND 的持续电流				± 50 mA
T_{stg}	贮存温度范围	-65	150	$^{\circ}\text{C}$

- (1) 应力超出“绝对最大额定值”下所列的值可能会对器件造成永久损坏。这些仅为在应力额定值下的工作情况，对于额定值下的器件的功能性操作或者在超出“推荐的操作条件”下的任何其它情况，在此并未说明。长时间处于绝对最大额定条件下可能会影响器件的可靠性。
- (2) 如果遵守输入和输出电流额定值，输入和输出电压可超过额定值。

5.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 AEC Q100-002 HBM ESD 分类等级 2 ⁽¹⁾	± 2000	V
		充电器件模型 (CDM), 符合 AEC Q100-011CDM ESD 分类等级 C4B	± 1000	
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽²⁾	± 2000	V
		充电器件模型 (CDM), 符合 ANSI/ESDA/JEDEC JS-002 标准 ⁽³⁾	± 1000	

- (1) AEC Q100-002 指示 HBM 应力测试应当符合 ANSI/ESDA/JEDEC JS-001 规范。
- (2) JEDEC 文档 JEP155 指出：500V HBM 可实现在标准 ESD 控制流程下安全生产。
- (3) JEDEC 文件 JEP157 指出：250V CDM 可实现在标准 ESD 控制流程下安全生产。

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

		最小值	最大值	单位
V_{CC}	电源电压	2	5.5	V
V_{IH}	高电平输入电压	$V_{CC} = 2V$	1.5	V
		$V_{CC} = 3V$	2.1	
		$V_{CC} = 5.5V$	3.85	
V_{IL}	低电平输入电压	$V_{CC} = 2V$	0.5	V
		$V_{CC} = 3V$	0.9	
		$V_{CC} = 5.5V$	1.65	
V_I	输入电压	0	5.5	V
V_O	输出电压	0	V_{CC}	V
I_{OH}	高电平输出电流	$V_{CC} = 2V$	-50	μA
		$V_{CC} = 3.3V \pm 0.3V$	-4	mA
		$V_{CC} = 5V \pm 0.5V$	-8	
I_{OL}	低电平输出电流	$V_{CC} = 2V$	50	mA
		$V_{CC} = 3.3V \pm 0.3V$	4	mA
		$V_{CC} = 5V \pm 0.5V$	8	

在自然通风条件下的工作温度范围内测得 (除非另有说明) (1)

		最小值	最大值	单位
$\Delta t/\Delta v$	输入转换上升或下降速率	$V_{CC} = 3.3V \pm 0.3V$	100	ns/V
		$V_{CC} = 5V \pm 0.5V$	20	
T_A	自然通风条件下的工作温度范围	-40	125	°C

(1) 器件所有的未使用输入必须保持在 V_{CC} 或 GND 以确保器件正常运行。请参阅 TI 应用报告 *CMOS 输入缓慢变化或悬空的影响*, 文献编号 SCBA004。

5.4 热性能信息

热指标	SN74AHC125-Q1			单位	
	D (SOIC)	PW (TSSOP)	BQA (WQFN)		
	14 引脚	14 引脚	14 引脚		
$R_{\theta JA}$	结至环境热阻(1)	86	147.7	88.3	°C/W

(1) 有关新旧热指标的更多信息, 请参阅 *半导体和 IC 封装热指标应用报告*。

5.5 电气特性

在自然通风条件下的建议运行温度范围内测得 (除非另有说明)

参数	测试条件	V_{CC}	$T_A = 25^\circ C$			最小值	最大值	单位
			最小值	典型值	最大值			
V_{OH}	$I_{OH} = -50 \mu A$	2V	1.9	2	1.9	V		
		3V	2.9	3	2.9			
		4.5V	4.4	4.5	4.4			
	$I_{OH} = -4mA$	3V	2.58		2.48			
	$I_{OH} = -8mA$	4.5V	3.94		3.8			
V_{OL}	$I_{OL} = 50 \mu A$	2V			0.1	0.1	V	
		3V			0.1	0.1		
		4.5V			0.1	0.1		
	$I_{OL} = 4mA$	3V			0.36	0.5		
	$I_{OL} = 8mA$	4.5V			0.36	0.5		
I_I	$V_I = 5.5V$ 或 GND	0V 至 5.5V			± 0.1	± 1	μA	
I_{OZ}	$V_O = V_{CC}$ 或 GND	5.5V			± 0.25	± 2.5	μA	
I_{CC}	$V_I = V_{CC}$ 或 GND, $I_O = 0$	5.5V			4	40	μA	
C_i	$V_I = V_{CC}$ 或 GND	5V	4	10			pF	

5.6 开关特性, $V_{CC} = 3.3V \pm 0.3V$

在推荐的自然通风条件下的工作温度范围内测得, $V_{CC} = 3.3V \pm 0.3V$ (除非另有说明) (请参阅 *负载电路和电压波形*)

参数	从 (输入)	到 (输出)	负载电容	$T_A = 25^\circ C$			最小值	最大值	单位
				最小值	典型值	最大值			
t_{PLH}	A	Y	$C_L = 15pF$	5.6	8	1	9.5	ns	
t_{PHL}				5.6	8	1	9.5		
t_{PZH}	\overline{OE}	Y	$C_L = 15pF$	5.4	8	1	9.5	ns	
t_{PZL}				5.4	8	1	9.5		
t_{PHZ}	\overline{OE}	Y	$C_L = 15pF$	7	9.7	1	11.5	ns	
t_{PLZ}				7	9.7	1	11.5		
t_{PLH}	A	Y	$C_L = 50pF$	8.1	11.5	1	13	ns	
t_{PHL}				8.1	11.5	1	13		

在推荐的自然通风条件下的工作温度范围内测得， $V_{CC} = 3.3V \pm 0.3V$ (除非另有说明) (请参阅[负载电路和电压波形](#))

参数	从 (输入)	到 (输出)	负载电容	$T_A = 25^\circ\text{C}$			最小值	最大值	单位
				最小值	典型值	最大值			
t_{PZH}	OE	Y	$C_L = 50\text{pF}$	7.9	11.5	1	13	ns	
t_{PZL}				7.9	11.5	1	13		
t_{PHZ}	OE	Y	$C_L = 50\text{pF}$	9.5	13.2	1	15	ns	
t_{PLZ}				9.5	13.2	1	15		

5.7 开关特性， $V_{CC} = 5V \pm 0.5V$

在推荐的自然通风条件下的工作温度范围内测得， $V_{CC} = 5V \pm 0.5V$ (除非另有说明) (请参阅[负载电路和电压波形](#))

参数	从 (输入)	到 (输出)	负载电容	$T_A = 25^\circ\text{C}$			最小值	最大值	单位
				最小值	典型值	最大值			
t_{PLH}	A	Y	$C_L = 15\text{pF}$	3.8	5.5	1	6.5	ns	
t_{PHL}				3.8	5.5	1	6.5		
t_{PZH}	OE	Y	$C_L = 15\text{pF}$	3.6	5.1	1	6	ns	
t_{PZL}				3.6	5.1	1	6		
t_{PHZ}	OE	Y	$C_L = 15\text{pF}$	4.6	6.8	1	8	ns	
t_{PLZ}				4.6	6.8	1	8		
t_{PLH}	A	Y	$C_L = 50\text{pF}$	5.3	7.5	1	8.5	ns	
t_{PHL}				5.3	7.5	1	8.5		
t_{PZH}	OE	Y	$C_L = 50\text{pF}$	5.1	7.1	1	8	ns	
t_{PZL}				5.1	7.1	1	8		
t_{PHZ}	OE	Y	$C_L = 50\text{pF}$	6.1	8.8	1	10	ns	
t_{PLZ}				6.1	8.8	1	10		

5.8 噪声特性

$V_{CC} = 5V$, $C_L = 50\text{pF}$, $T_A = 25^\circ\text{C}$ ⁽¹⁾

参数	描述	最小值	最大值	单位
$V_{OL(P)}$	安静输出，最大动态 V_{OL}		0.8	V
$V_{OL(V)}$	安静输出，最小动态 V_{OL}		-0.8	V
$V_{OH(V)}$	安静输出，最小动态 V_{OH}	4.4		V
$V_{IH(D)}$	高电平动态输入电压	3.5		V
$V_{IL(D)}$	低电平动态输入电压		1.5	V


(1) 特性仅适用于表面贴装封装。

5.9 工作特性


$V_{CC} = 5V$, $T_A = 25^\circ\text{C}$

参数	描述	测试条件	典型值	单位
C_{pd}	功率耗散电容	无负载， $f = 1\text{MHz}$	14	pF


6 参数测量信息




LOAD CIRCUIT FOR
TOTEM-POLE OUTPUTS




LOAD CIRCUIT FOR
3-STATE AND OPEN-DRAIN OUTPUTS




VOLTAGE WAVEFORMS
PULSE DURATION



VOLTAGE WAVEFORMS
SETUP AND HOLD TIMES



VOLTAGE WAVEFORMS
PROPAGATION DELAY TIMES
INVERTING AND NONINVERTING OUTPUTS



VOLTAGE WAVEFORMS
ENABLE AND DISABLE TIMES
LOW- AND HIGH-LEVEL ENABLING

- A. C_L 包括探头和夹具电容。
- B. 波形 1 用于具有内部条件的输出，使得输出为低电平，除非被输出控制禁用。波形 2 用于具有内部条件的输出，使得输出为高电平，除非被输出控制禁用。
- C. 所有输入脉冲均由具有以下特性的发生器提供： $PRR \leq 1\text{MHz}$ ， $Z_O = 50\ \Omega$ ， $t_r \leq 3\text{ns}$ ， $t_f \leq 3\text{ns}$ 。
- D. 一次测量一个输出，每次测量一个输入转换。

图 6-1. 负载电路和电压波形

测试	S1
t_{PLH}/t_{PHL}	开路
t_{PLZ}/t_{PZL}	V_{CC}
t_{PHZ}/t_{PZH}	GND
漏极开路	V_{CC}

7 详细说明

7.1 功能方框图




图 7-1. 逻辑图 (正逻辑)




图 7-2. 逻辑符号[†]

[†]

7.2 器件功能模式

表 7-1. 功能表 (每个缓冲器)

输入		输出 Y
OE	A	
L	H	H
L	L	L
H	X	Z

[†] 此符号符合 ANSI/IEEE 标准 91-1984 和 IEC 出版物 617-12。

8 器件和文档支持

TI 提供广泛的开发工具。下面列出了用于评估器件性能、生成代码和开发解决方案的工具和软件。

8.1 文档支持

8.2 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

8.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

8.4 商标

TI E2E™ is a trademark of Texas Instruments.

以太网® is a registered trademark of Xerox Corporation.

所有商标均为其各自所有者的财产。

8.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

8.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

9 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

10 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision B (June 2023) to Revision C (April 2024)	Page
• 向数据表中添加了 BQA 封装.....	1

Changes from Revision A (April 2008) to Revision B (June 2023)	Page
• 添加了 <i>封装信息表、引脚功能表、ESD 等级表、热性能信息表、器件功能模式、器件和文档支持</i> 部分以及 <i>机械、封装和可订购信息</i> 部分.....	1
• 向 <i>封装信息表</i> 中添加了 BQA 封装.....	1
• 将 PW 封装的热性能值从 $R_{\theta JA} = 113$ 更新为 147.7 ，所有值均以 $^{\circ}\text{C}/\text{W}$ 为单位.....	5
• 添加了 BQA 封装的热性能值： $R_{\theta JA} = 88.3$ ，所有值均以 $^{\circ}\text{C}/\text{W}$ 为单位.....	5

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
SN74AHC125QDRG4Q1	ACTIVE	SOIC	D	14	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC125Q	Samples
SN74AHC125QPWRG4Q1	ACTIVE	TSSOP	PW	14	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC125Q	Samples
SN74AHC125QPWRQ1	ACTIVE	TSSOP	PW	14	2000	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 125	AHC125Q	Samples
SN74AHC125QWBQARQ1	ACTIVE	WQFN	BQA	14	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AC125Q	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSELETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "-" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and

continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF SN74AHC125-Q1 :

- Catalog : [SN74AHC125](#)
- Enhanced Product : [SN74AHC125-EP](#)
- Military : [SN54AHC125](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product
- Enhanced Product - Supports Defense, Aerospace and Medical Applications
- Military - QML certified for Military and Defense Applications

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74AHC125QPWRG4Q1	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74AHC125QPWRG4Q1	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74AHC125QPWRQ1	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74AHC125QPWRQ1	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74AHC125QWBQARQ1	WQFN	BQA	14	3000	180.0	12.4	2.8	3.3	1.1	4.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74AHC125QPWRG4Q1	TSSOP	PW	14	2000	353.0	353.0	32.0
SN74AHC125QPWRG4Q1	TSSOP	PW	14	2000	367.0	367.0	35.0
SN74AHC125QPWRQ1	TSSOP	PW	14	2000	353.0	353.0	32.0
SN74AHC125QPWRQ1	TSSOP	PW	14	2000	356.0	356.0	35.0
SN74AHC125QWBQARQ1	WQFN	BQA	14	3000	210.0	185.0	35.0



D0014A

PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4220718/A 09/2016

NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.

EXAMPLE BOARD LAYOUT


D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
SCALE:8X



SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:8X

4220718/A 09/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW


BQA 14

WQFN - 0.8 mm max height

2.5 x 3, 0.5 mm pitch


PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4227145/A


BQA0014B



PACKAGE OUTLINE

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES:



1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

BQA0014B

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4227062/B 09/2021

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

BQA0014B

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 MM THICK STENCIL
SCALE: 20X

EXPOSED PAD 15
87% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE

4227062/B 09/2021

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.



4220202/B 12/2023

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



4220202/B 12/2023

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2024，德州仪器 (TI) 公司