

# SN74AHC74Q-Q1 具有清零和预设功能的汽车类双路正边沿触发 D 型触发器

## 1 特性

- 符合面向汽车应用的 AEC-Q100 标准：
  - 器件温度等级 1：-40°C 至 +125°C
  - 器件 HBM ESD 分类等级 2
  - 器件 CDM ESD 分类等级 C4B
- 采用具有可湿性侧面的 QFN 封装
- 工作范围为 2V 至 5.5V  $V_{CC}$
- 闩锁性能超过 250mA，符合 JESD 17 规范

## 2 应用

- 将瞬时开关转换为拨动开关
- 在控制器复位期间保持信号
- 将时钟信号一分为二

## 3 说明

SN74AHC74Q-Q1 双路正边沿触发器是 D 型触发器。

预设 ( $\overline{PRE}$ ) 或清零 ( $\overline{CLR}$ ) 输入端的低电平将会设置或重置输出，而不受其他输入端电平的影响。当  $\overline{PRE}$  和  $\overline{CLR}$  处于非活动状态（高电平）时，满足设置时间要求的数据 (D) 输入端的数据将在时钟脉冲的上升沿传输到输出端。时钟触发出现在一个特定电压电路上，并且不与时钟脉冲的上升时间直接相关。经过保持时间间隔后，可以更改 D 输入端的数据而不影响输出端的电平。



### 封装信息

器件型号	封装 <sup>(1)</sup>	封装尺寸 <sup>(2)</sup>	封装尺寸 <sup>(3)</sup>
SN74AHC74Q-Q1	BQA ( WQFN , 14 )	3mm × 2.5mm	3mm × 2.5mm
	D ( SOIC , 14 )	8.65mm × 6mm	8.65mm × 3.9mm
	PW ( TSSOP , 14 )	5mm × 6.0mm	5mm × 4.4mm

(1) 更多相关信息，请参阅第 11 节。

(2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。

(3) 封装尺寸 (长 × 宽) 为标称值，不包括引脚。



‡ 此符号符合 ANSI/IEEE 标准 91-1984 和 IEC 出版物 617-12 要求。

### 逻辑符号‡



## 内容

<b>1 特性</b> .....	1	7.1 概述.....	10
<b>2 应用</b> .....	1	7.2 功能方框图.....	10
<b>3 说明</b> .....	1	7.3 特性说明.....	10
<b>4 引脚配置和功能</b> .....	3	7.4 器件功能模式.....	12
<b>5 规格</b> .....	4	<b>8 应用和实施</b> .....	14
5.1 绝对最大额定值.....	4	8.1 应用信息.....	14
5.2 ESD 等级.....	4	8.2 典型应用.....	14
5.3 建议运行条件.....	4	8.3 电源相关建议.....	16
5.4 热性能信息 — SN74AHC74Q-Q1 .....	5	8.4 布局.....	16
5.5 电气特性.....	5	<b>9 器件和文档支持</b> .....	17
5.6 时序要求 — $V_{CC} = 3.3V \pm 0.3V$ .....	5	9.1 文档支持.....	17
5.7 时序要求 — $V_{CC} = 5V \pm 0.5V$ .....	6	9.2 接收文档更新通知.....	17
5.8 开关特性, $V_{CC} = 3.3V \pm 0.3V$ .....	6	9.3 支持资源.....	17
5.9 开关特性, $V_{CC} = 5V \pm 0.5V$ .....	6	9.4 商标.....	17
5.10 噪声特性.....	7	9.5 静电放电警告.....	17
5.11 工作特性.....	7	9.6 术语表.....	17
5.12 典型特性.....	7	<b>10 修订历史记录</b> .....	17
<b>6 参数测量信息</b> .....	9	<b>11 机械、封装和可订购信息</b> .....	17
<b>7 详细说明</b> .....	10		

## 4 引脚配置和功能




图 4-1. SN74AHC74Q-Q1 D 或 PW 封装，14 引脚 SOIC 或 TSSOP (顶视图)




图 4-2. SN74AHC74Q-Q1 BQA 封装，14 引脚 WQFN (透明顶视图)

表 4-1. 引脚功能

引脚		类型 <sup>(1)</sup>	说明
名称	编号		
1CLR	1	I	通道 1 异步清零，低电平有效
1D	2	I	通道 1 数据
1CLK	3	I	通道 1 时钟，上升沿触发
1PRE	4	I	通道 1 异步预设，低电平有效
1Q	5	O	通道 1 输出
1Q̄	6	O	通道 1 反相输出
GND	7	G	地
2Q̄	8	O	通道 2 反相输出
2Q	9	O	通道 2 输出
2PRE	10	I	通道 2 异步预设，低电平有效
2CLK	11	I	通道 2 时钟，上升沿触发
2D	12	I	通道 2 数据
2CLR	13	I	通道 2 异步清零，低电平有效
V <sub>CC</sub>	14	P	正电源
散热焊盘 <sup>(2)</sup>		—	散热焊盘可连接到 GND 或悬空。请勿连接到任何其他信号或电源

(1) I = 输入，O = 输出，P = 电源，G = 接地

(2) 仅限 BQA 封装

## 5 规格

### 5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）<sup>(1)</sup>

		最小值	最大值	单位
$V_{CC}$	电源电压范围	-0.5	7	V
$V_I$ <sup>(2)</sup>	输入电压范围	-0.5	7	V
$V_O$ <sup>(2)</sup>	输出电压范围	-0.5	$V_{CC}+0.5$	V
$I_{IK}$	输入钳位电流	$(V_I < 0)$		-20 mA
$I_{OK}$	输出钳位电流	$(V_O < 0 \text{ 或 } V_O > V_{CC})$		$\pm 20$ mA
$I_O$	持续输出电流	$(V_O = 0 \text{ 至 } V_{CC})$		$\pm 25$ mA
	通过 $V_{CC}$ 或 GND 的持续电流		$\pm 50$	mA
$T_{stg}$	贮存温度范围	-65	150	°C

- (1) 超出绝对最大额定值运行可能会对器件造成损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果在建议运行条件之外但在绝对最大额定值范围内使用，器件可能不会完全正常运行，这可能会影响器件的可靠性、功能性和性能，并缩短器件的寿命。
- (2) 如果遵守输入和输出电流额定值，输入和输出电压可超过额定值。

### 5.2 ESD 等级

		值	单位
$V_{(ESD)}$	静电放电		
	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准 <sup>(1)</sup>	$\pm 2000$	V
充电器件模型 (CDM)，符合 JEDEC 规范 JESD22-C101 <sup>(2)</sup>	$\pm 1000$		

- (1) JEDEC 文档 JEP155 指出：500V HBM 能够在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文件 JEP157 指出：250V CDM 可实现在标准 ESD 控制流程下安全生产。

### 5.3 建议运行条件

		最小值	最大值	单位
$V_{CC}$	电源电压	2	5.5	V
$V_{IH}$	高电平输入电压	$V_{CC} = 2V$	1.5	V
		$V_{CC} = 3V$	2.1	
		$V_{CC} = 5.5V$	3.85	
$V_{IL}$	低电平输入电压	$V_{CC} = 2V$	0.5	V
		$V_{CC} = 3V$	0.9	
		$V_{CC} = 5.5V$	1.65	
$V_I$ <sup>(1)</sup>	输入电压	0	5.5	V
$V_O$	输出电压	0	$V_{CC}$	V
$I_{OH}$ <sup>(2)</sup>	高电平输出电流	$V_{CC} = 2V$	-50	$\mu A$
		$V_{CC}=3.3V\pm 0.3V$	-4	mA
		$V_{CC}=5V\pm 0.5V$	-8	
$I_{OL}$ <sup>(2)</sup>	低电平输出电流	$V_{CC} = 2V$	50	$\mu A$
		$V_{CC}=3.3V\pm 0.3V$	4	mA
		$V_{CC}=5V\pm 0.5V$	8	
$\Delta t/\Delta v$	输入转换上升或下降速率	$V_{CC}=3.3V\pm 0.3V$	100	ns/V
		$V_{CC}=5V\pm 0.5V$	20	

### 5.3 建议运行条件 (续)

	最小值	最大值	单位
T <sub>A</sub> 自然通风条件下的工作温度范围	-40	125	°C

- 器件所有的未使用输入必须保持在 V<sub>CC</sub> 或 GND 以确保器件正常运行。请参阅 TI 应用报告 *CMOS 输入缓慢变化或悬空的影响*，文献编号 SCBA004。
- 提供的建议电流值用于根据相关输出电压规格 (V<sub>OL</sub> 对应 I<sub>OL</sub>，V<sub>OH</sub> 对应 I<sub>OH</sub>) 保持适当的输出状态。有关详细信息，请参阅 *电气特性表*。

### 5.4 热性能信息 — SN74AHC74Q-Q1

热指标 <sup>(1)</sup>		BQA (WQFN)	D (SOIC)	PW (TSSOP)	单位
		14 引脚	14 引脚	14 引脚	
R <sub>θJA</sub>	结至环境热阻	88.3	124.6	147.7	°C/W

- 有关新旧热指标的更多信息，请参阅 *半导体和 IC 封装热指标* 应用报告。

### 5.5 电气特性

在自然通风条件下的建议运行温度范围内测得 (除非另有说明)

参数	测试条件	V <sub>CC</sub>	T <sub>A</sub> =25°C			-40 至 125°C		单位
			最小值	典型值	最大值	最小值	最大值	
V <sub>OH</sub>	I <sub>OH</sub> =-50 μA	2V	1.9	2		1.9	V	
		3V	2.9	3		2.9		
		4.5V	4.4	4.5		4.4		
	I <sub>OH</sub> =-4mA	3V	2.58			2.48		
	I <sub>OH</sub> = -8mA	4.5V	3.94			3.8		
V <sub>OL</sub>	I <sub>OL</sub> = 50 μA	2V				0.1	V	
		3V				0.1		
		4.5V				0.1		
	I <sub>OL</sub> =4mA	3V				0.36		
	I <sub>OL</sub> = 8mA	4.5V				0.36		
I <sub>I</sub>	V <sub>I</sub> =5.5V 或 GND	0V 至 5.5V				±0.1	±1	μA
I <sub>CC</sub>	V <sub>I</sub> = V <sub>CC</sub> 或 GND, I <sub>O</sub> = 0	5.5V				2	20	μA
C <sub>i</sub>	V <sub>I</sub> =V <sub>CC</sub> 或 GND	5V		2	10		10	pF

### 5.6 时序要求 — V<sub>CC</sub> = 3.3V ± 0.3V

在自然通风条件下的建议运行温度范围内测得 (除非另有说明)

参数	说明	条件	T <sub>A</sub> = 25°C		-40°C 至 125°C		单位
			最小值	最大值	最小值	最大值	
t <sub>w</sub>	脉冲持续时间	PRE 或 CLR 为低电平	6		7		ns
		CLK	6		7		ns
t <sub>su</sub>	CLK ↑ 前的建立时间	数据	6		7		ns
		PRE 或 CLR 处于非活动状态	5		5		ns
t <sub>h</sub>	保持时间, CLK ↑ 后的数据		0.5		0.5		ns

## 5.7 时序要求 — $V_{CC} = 5V \pm 0.5V$

在自然通风条件下的建议运行温度范围内测得 (除非另有说明)

参数	说明	条件	$T_A = 25^\circ\text{C}$		$-40^\circ\text{C}$ 至 $125^\circ\text{C}$		单位
			最小值	最大值	最小值	最大值	
$t_w$	脉冲持续时间	$\overline{\text{PRE}}$ 或 $\overline{\text{CLR}}$ 为低电平	5		5		ns
		CLK	5		5		ns
$t_{su}$	CLK $\uparrow$ 前的建立时间	数据	5		5		ns
		$\overline{\text{PRE}}$ 或 $\overline{\text{CLR}}$ 处于非活动状态	3		3		ns
$t_h$	保持时间, CLK $\uparrow$ 后的数据		0.5		0.5		ns

## 5.8 开关特性, $V_{CC} = 3.3V \pm 0.3V$

在建议的自然通风条件下的工作温度范围内测得 (请参阅节 6)

参数	从 (输入)	至 (输出)	负载电容	$T_A = 25^\circ\text{C}$			$-40$ 至 $125^\circ\text{C}$		单位
				最小值	典型值	最大值	最小值	最大值	
$f_{max}$			$C_L = 15\text{pF}$	80	125		70		ns
			$C_L = 50\text{pF}$	50	75		45		
$t_{PLH}$	$\overline{\text{PRE}}$ 或 $\overline{\text{CLR}}$	Q 或 $\overline{Q}$	$C_L = 15\text{pF}$		7.6	12.3	1	14.5	ns
$t_{PHL}$					7.6	12.3	1	14.5	
$t_{PLH}$	CLK	Q 或 $\overline{Q}$	$C_L = 15\text{pF}$		6.7	11.9	1	14	ns
$t_{PHL}$					6.7	11.9	1	14	
$t_{PLH}$	$\overline{\text{PRE}}$ 或 $\overline{\text{CLR}}$	Q 或 $\overline{Q}$	$C_L = 50\text{pF}$		10.1	15.8	1	18	ns
$t_{PHL}$					10.1	15.8	1	18	
$t_{PLH}$	CLK	Q 或 $\overline{Q}$	$C_L = 50\text{pF}$		9.2	15.4	1	17.5	ns
$t_{PHL}$					9.2	15.4	1	17.5	

## 5.9 开关特性, $V_{CC} = 5V \pm 0.5V$

在建议的自然通风条件下的工作温度范围内测得 (请参阅节 6)

参数	从 (输入)	至 (输出)	负载电容	$T_A = 25^\circ\text{C}$			$-40$ 至 $125^\circ\text{C}$		单位
				最小值	典型值	最大值	最小值	最大值	
$f_{max}$			$C_L = 15\text{pF}$	130	170		110		ns
			$C_L = 50\text{pF}$	90	115		75		
$t_{PLH}$	$\overline{\text{PRE}}$ 或 $\overline{\text{CLR}}$	Q 或 $\overline{Q}$	$C_L = 15\text{pF}$		4.8	7.7	1	9	ns
$t_{PHL}$					4.8	7.7	1	9	
$t_{PLH}$	CLK	Q 或 $\overline{Q}$	$C_L = 15\text{pF}$		4.6	7.3	1	8.5	ns
$t_{PHL}$					4.6	7.3	1	8.5	
$t_{PLH}$	$\overline{\text{PRE}}$ 或 $\overline{\text{CLR}}$	Q 或 $\overline{Q}$	$C_L = 50\text{pF}$		6.3	9.7	1	11	ns
$t_{PHL}$					6.3	9.7	1	11	
$t_{PLH}$	CLK	Q 或 $\overline{Q}$	$C_L = 50\text{pF}$		6.1	9.3	1	10.5	ns
$t_{PHL}$					6.1	9.3	1	10.5	

### 5.10 噪声特性

$V_{CC} = 5V$ ,  $C_L = 50pF$ ,  $T_A = 25^\circ C^{(1)}$

参数	最小值	典型值	最大值	单位
$V_{OL(P)}$ 安静输出, 最大动态 $V_{OL}$			0.8	V
$V_{OL(V)}$ 安静输出, 最小动态 $V_{OL}$			-0.8	V
$V_{OH(V)}$ 安静输出, 最小动态 $V_{OH}$	4.7			V
$V_{IH(D)}$ 高电平动态输入电压	3.5			V
$V_{IL(D)}$ 低电平动态输入电压			1.5	V

(1) 特性仅适用于表面贴装封装。

### 5.11 工作特性

$V_{CC} = 5V$ ,  $T_A = 25^\circ C$

参数	测试条件	典型值	单位
$C_{pd}$ 功率耗散电容	无负载, $f = 1MHz$	32	pF

### 5.12 典型特性

$T_A = 25^\circ C$  (除非另有说明)




图 5-1. 电源电压两端的电源电流




图 5-2. 高电平状态下输出电压与电流间的关系 (5V 电源)




图 5-3. 低电平状态下输出电压与电流间的关系; 5V 电源




图 5-4. 高电平状态下输出电压与电流间的关系; 3.3V 电源

### 5.12 典型特性 (续)

T<sub>A</sub> = 25°C (除非另有说明)




图 5-5. 低电平状态下输出电压与电流间的关系；3.3V 电源




图 5-6. 高电平状态下输出电压与电流间的关系；2.5V 电源





图 5-7. 低电平状态下输出电压与电流间的关系；2.5V 电源




## 6 参数测量信息




LOAD CIRCUIT FOR  
TOTEM-POLE OUTPUTS


LOAD CIRCUIT FOR  
3-STATE AND OPEN-DRAIN OUTPUTS




VOLTAGE WAVEFORMS  
PULSE DURATION



VOLTAGE WAVEFORMS  
SETUP AND HOLD TIMES



VOLTAGE WAVEFORMS  
PROPAGATION DELAY TIMES  
INVERTING AND NONINVERTING OUTPUTS



VOLTAGE WAVEFORMS  
ENABLE AND DISABLE TIMES  
LOW- AND HIGH-LEVEL ENABLING

- NOTES: A.  $C_L$  includes probe and jig capacitance.  
 B. Waveform 1 is for an output with internal conditions such that the output is low except when disabled by the output control. Waveform 2 is for an output with internal conditions such that the output is high except when disabled by the output control.  
 C. All input pulses are supplied by generators having the following characteristics:  $PRR \leq 1$  MHz,  $Z_O = 50 \Omega$ ,  $t_r \leq 3$  ns,  $t_f \leq 3$  ns.  
 D. The outputs are measured one at a time with one input transition per measurement.  
 E. All parameters and waveforms are not applicable to all devices.

图 6-1. 负载电路和电压波形

## 7 详细说明

### 7.1 概述

SN74AHC74Q-Q1 双路正边沿触发器件是 D 类触发器。

预设 ( $\overline{\text{PRE}}$ ) 或清零 ( $\overline{\text{CLR}}$ ) 输入端的低电平会设置或复位输出, 不受其他输入端的电平的影响。当  $\overline{\text{PRE}}$  和  $\overline{\text{CLR}}$  处于非活动状态 (高电平) 时, 数据 (D) 输入处满足设置时间要求的数据将传输到时钟脉冲正向缘上的输出端。时钟触发出现在一个特定电压电路上, 并且不与时钟脉冲的上升时间直接相关。经过保持时间间隔后, 可以更改 D 输入端的数据而不影响输出端的电平。

### 7.2 功能方框图




图 7-1. SN74AHC74Q-Q1 的一个通道的逻辑图 (正逻辑)

### 7.3 特性说明

#### 7.3.1 平衡 CMOS 推挽式输出

该器件包括平衡 CMOS 推挽输出。术语 *平衡* 表示器件可以灌入和拉出相似的电流。此器件的驱动能力可能在轻负载时产生快速边缘, 因此应考虑布线和负载条件以防止振铃。此外, 该器件的输出能够驱动的电流比此器件能够承受的电流更大, 而不会损坏器件。务必限制器件的输出功率, 以避免因过电流而损坏器件。必须始终遵守 *绝对最大额定值* 中规定的电气和热限值。

未使用的推挽 CMOS 输出应保持断开状态。

#### 7.3.2 锁存逻辑

该器件包含锁存逻辑电路。锁存电路通常包括 D 型锁存器和 D 型触发器, 但包括所有用作易失性存储器的逻辑电路。

当器件上电时, 每个锁存器的状态是未知的。每个锁存器在启动时都没有默认状态。

只要在 *建议运行条件* 表中规定的电源电压范围内为器件供电, 每个锁存逻辑电路的输出状态就会保持稳定。

#### 7.3.3 标准 CMOS 输入

此器件包括标准 CMOS 输入。标准 CMOS 输入为高阻抗, 通常建模为与输入电容并联的电阻器, 如 *电气特性* 中所示。最坏情况下的电阻是根据 *绝对最大额定值* 中给出的最大输入电压和 *电气特性* 中给出的最大输入漏电流, 使用欧姆定律 ( $R = V \div I$ ) 计算得出的。

标准 CMOS 输入要求输入信号在有效逻辑状态之间快速转换, 如 *建议运行条件* 表中的输入转换时间或速率所定义。不符合此规范将导致功耗过大并可能导致振荡。更多详细信息, 请参阅 [CMOS 输入缓慢或悬空的影响](#)。

在运行期间，任何时候都不要让标准 CMOS 输入悬空。未使用的输入必须在  $V_{CC}$  或 GND 端接。如果系统不会一直主动驱动输入，则可以添加上拉或下拉电阻器，以在这些时间段提供有效的输入电压。电阻值将取决于多种因素；但建议使用  $10k\ \Omega$  电阻器，这通常可以满足所有要求。

### 7.3.4 可润湿侧翼

该器件采用至少一种具有可润湿侧翼的封装。请参阅数据表首页上的*特性*部分，了解哪些封装包含此特性。




图 7-2. 焊接后具有可润湿侧翼的 QFN 封装和标准 QFN 封装的简化剖面图

可润湿侧翼有助于改善焊接后的侧翼润湿性，从而使 QFN 封装可通过自动光学检测 (AOI) 轻松检测。如图 7-2 所示，可润湿侧翼可做出凹陷或进行阶梯切割，为焊接粘附提供额外的表面积，有助于可靠创建侧面填角。有关更多详细信息，请参阅机械制图。

### 7.3.5 钳位二极管结构

该器件的输出同时具有正负钳位二极管，而该器件的输入只有负钳位二极管，如图 7-3 所示。

#### 小心

电压超出 *绝对最大额定值* 表中规定的值可能会损坏器件。如果遵守输入和输出钳制电流额定值，输入和输出电压可超过额定值。




图 7-3. 每个输入和输出的钳位二极管的电气布置

## 7.4 器件功能模式

表 7-1 展示了每个输入和输出的功能表。

表 7-1. 功能表 (每个触发器)

输入				输出	
PRE	CLR	CLK	D	Q	$\bar{Q}$
L	H	X	X	H	L
H	L	X	X	L	H
L	L	X	X	H <sup>(1)</sup>	H <sup>(1)</sup>
H	H	↑	H	H	L
H	H	↑	L	L	H

表 7-1. 功能表 (每个触发器) (续)

输入				输出	
PRE	CLR	CLK	D	Q	$\bar{Q}$
H	H	L	X	$Q_0$	$\bar{Q}_0$

(1) 该配置不稳定；也就是说，当  $\overline{\text{PRE}}$  或  $\overline{\text{CLR}}$  恢复到其未活动（高）电平时，该配置不会持续存在。

## 8 应用和实施

### 备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

### 8.1 应用信息

拨动开关通常尺寸较大、机械结构复杂且成本相对昂贵。最好改用瞬时开关，因为此类开关具有尺寸较小、机械结构简单且成本较低的优点。某些系统需要拨动开关的功能，但空间或成本受限，因此必须改用瞬时开关。

如果 D 型触发器的数据输入 (D) 连接到反相输出 ( $\bar{Q}$ )，则每个时钟脉冲将使输出 (Q) 的值发生切换。瞬时开关可以去除抖动，并通过施密特触发缓冲器连接到时钟输入 (CLK) 以切换输出。

此应用还使用上电复位电路，这样在通电时输出一直在低电平状态下启动。

### 8.2 典型应用




图 8-1. 典型应用原理图

#### 8.2.1 设计要求

##### 8.2.1.1 电源注意事项

确保所需电源电压在 *建议的工作条件* 中规定的范围内。电源电压按照 *电气特性 - 74* 中所述设置器件的电气特性。

电源必须能够提供的电流等于 SN74AHC74Q-Q1 所有输出端拉出的总电流加上最大电源电流  $I_{CC}$  (在 *电气特性 - 74* 中列出) 之和。逻辑器件只能拉取或灌入与在电源引脚和接地引脚上分别提供的电流相同的电流。确保不要超过 *绝对最大额定值* 中列出的通过 GND 或  $V_{CC}$  的最大总电流。

总功耗可以使用 *CMOS 功耗与  $C_{pd}$  计算* 中提供的信息进行计算。

可以使用 *标准线性逻辑 (SLL) 封装和器件的热特性* 中提供的信息计算热增量。

#### 小心

*绝对最大额定值* 中列出的最高结温  $T_J(\max)$  是防止损坏器件的附加限制。请勿违反 *绝对最大额定值* 中列出的任何值。提供这些限制是为了防止损坏器件。

##### 8.2.1.2 输入注意事项

未使用的输入必须端接至  $V_{CC}$  或接地。如果输入完全不使用，则可以直接端接，如果有时要使用输入，但并非始终使用，则可以使用上拉或下拉电阻器连接输入。上拉电阻用于默认高电平状态，下拉电阻用于默认低电平状

态。电阻大小受控制器的驱动电流、进入 SN74AHC74Q-Q1 的漏电流（如 *电气特性 - 74* 中所规定）以及所需输入转换率的限制。由于这些因素，通常使用 10k $\Omega$  的电阻值。

SN74AHC74Q-Q1 具有标准 CMOS 输入，因此输入信号边沿速率不能太慢。较慢的输入边沿速率会导致振荡并损坏击穿电流。建议的速率在 *建议运行条件* 中进行了定义。

有关此器件的输入的附加信息，请参阅 *特性描述*。

### 8.2.1.3 输出注意事项

正电源电压用于产生输出高电平电压。根据 *电气特性 - 74* 中  $V_{OH}$  规范的规定，从输出端汲取电流将会降低输出电压。类似地，接地电压用于产生输出低电平电压。根据 *电气特性 - 74* 中  $V_{OL}$  规范的规定，向输出端灌入电流将会提高输出电压。

未使用的输出可以保持悬空状态。不要将输出直接连接到  $V_{CC}$  或地。

有关此器件的输出的附加信息，请参阅 *特性描述*。

### 8.2.1.4 时序注意事项

SN74AHC74Q-Q1 是计时器件。因此，需要特别注意时序事项，它才能正常工作。



需要考虑的主要时序因素：

- 最大时钟频率：在 *时序要求 - 74* 中定义的最大工作时钟频率是器件正常运行的最大频率。此值专门指触发波形，在不同触发电平之间进行测量。
- 脉冲持续时间：确保触发事件持续时间大于 *时序要求 - 74* 中定义的最小脉冲持续时间。
- 设置时间：确保数据在触发事件之前至少更改了一个设置时间，如 *时序要求 - 74* 中所定义。
- 保持时间：确保数据在触发事件后在所需状态至少保持一个保持时间，如 *时序要求 - 74* 中所定义。

## 8.2.2 详细设计过程

1. 在  $V_{CC}$  至 GND 之间添加一个去耦电容器。此电容器需要在物理上靠近器件，在电气上靠近  $V_{CC}$  和 GND 引脚。*布局示例* 展示了示例布局。
2. 确保输出端的容性负载  $\leq 70\text{pF}$ 。这不是硬性限制；但这将优化性能。这可以通过从 SN74AHC74Q-Q1 向接收器件提供适当大小的短布线来实现。
3. 确保输出端的电阻负载大于  $(V_{CC} / I_{O(\text{max})}) \Omega$ ，以便不会超过 *绝对最大额定值* 中规定的最大输出电流。大多数 CMOS 输入具有以  $M\Omega$  为单位的电阻负载；远大于上面计算的最小值。
4. 逻辑门很少关注散热问题；不过，可以使用应用报告 *CMOS 功耗与 Cpd 计算* 中提供的步骤计算功耗和热增量。

### 8.2.3 应用曲线



### 8.3 电源相关建议


电源可以是 *建议的工作条件* 中最小和最大电源电压额定值之间的任何电压。每个  $V_{CC}$  端子均应具有一个旁路电容器，以防止功率干扰。建议为该器件使用  $0.1 \mu F$  电容。可以并联多个旁路电容器以抑制不同的噪声频率。 $0.1 \mu F$  和  $1 \mu F$  电容器通常并联使用。旁路电容器应安装在尽可能靠近电源端子的位置，以获得更佳效果，如 *布局示例* 所示。

### 8.4 布局

#### 8.4.1 布局指南

使用多输入和多通道逻辑器件时，输入不得悬空。在许多情况下，未使用数字逻辑器件的功能或部分功能；例如，当仅使用三输入与门的两个输入时。此类未使用的输入引脚不得悬空，因为外部连接处的未定义电压会导致未定义的操作状态。数字逻辑器件的所有未使用输入必须连接到由输入电压规范定义的逻辑高电平电压或逻辑低电平电压，以防止其悬空。必须应用于任何特定未使用输入的逻辑电平取决于器件的功能。通常，输入连接到 GND 或  $V_{CC}$ ，以对逻辑功能更有意义或更方便者为准。

#### 8.4.2 布局示例





## 9 器件和文档支持

### 9.1 文档支持

#### 9.1.1 相关文档

请参阅以下相关文档：

- 德州仪器 (TI), [CMOS 功耗与 Cpd 计算](#)
- 德州仪器 (TI), [慢速或浮点 CMOS 输入的影响](#)
- 德州仪器 (TI), [标准线性和逻辑 \(SLL\) 封装和器件的热特性](#)

#### 9.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](#) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

#### 9.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的[使用条款](#)。

#### 9.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

#### 9.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

#### 9.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

## 10 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision C (October 2023) to Revision D (February 2024)	Page
• 更新了 R <sub>θJA</sub> 值：D = 86 至 124.6，所有值均以 °C/W 为单位.....	5

Changes from Revision B (August 2023) to Revision C (October 2023)	Page
• 更新了 R <sub>θJA</sub> 值：PW = 113 至 147.7，所有值均以 °C/W 为单位.....	5

## 11 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

**PACKAGING INFORMATION**

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
SN74AHC74QDRG4Q1	ACTIVE	SOIC	D	14	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC74Q	<a href="#">Samples</a>
SN74AHC74QDRQ1	ACTIVE	SOIC	D	14	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC74Q	<a href="#">Samples</a>
SN74AHC74QPWRG4Q1	ACTIVE	TSSOP	PW	14	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA74Q	<a href="#">Samples</a>
SN74AHC74QPWRQ1	ACTIVE	TSSOP	PW	14	2000	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 125	HA74Q	<a href="#">Samples</a>
SN74AHC74QWBQARQ1	ACTIVE	WQFN	BQA	14	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC74Q	<a href="#">Samples</a>

(1) The marketing status values are defined as follows:

**ACTIVE:** Product device recommended for new designs.

**LIFEBUY:** TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

**NRND:** Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

**PREVIEW:** Device has been announced but is not in production. Samples may or may not be available.

**OBsolete:** TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

**RoHS Exempt:** TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

**Green:** TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

**TAPE AND REEL INFORMATION**

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74AHC74QDRQ1	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
SN74AHC74QPWRG4Q1	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74AHC74QPWRG4Q1	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74AHC74QPWRQ1	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74AHC74QPWRQ1	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74AHC74QWBQARQ1	WQFN	BQA	14	3000	180.0	12.4	2.8	3.3	1.1	4.0	12.0	Q1

**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74AHC74QDRQ1	SOIC	D	14	2500	353.0	353.0	32.0
SN74AHC74QPWRG4Q1	TSSOP	PW	14	2000	353.0	353.0	32.0
SN74AHC74QPWRG4Q1	TSSOP	PW	14	2000	367.0	367.0	35.0
SN74AHC74QPWRQ1	TSSOP	PW	14	2000	356.0	356.0	35.0
SN74AHC74QPWRQ1	TSSOP	PW	14	2000	353.0	353.0	32.0
SN74AHC74QWBQARQ1	WQFN	BQA	14	3000	210.0	185.0	35.0



# D0014A

# PACKAGE OUTLINE

## SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4220718/A 09/2016

### NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.

# EXAMPLE BOARD LAYOUT

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE  
SCALE:8X



SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:8X

4220718/A 09/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



## GENERIC PACKAGE VIEW

**BQA 14**

**WQFN - 0.8 mm max height**

2.5 x 3, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.



4227145/A


# BQA0014B



# PACKAGE OUTLINE

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4227062/B 09/2021

**NOTES:**



1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

# EXAMPLE BOARD LAYOUT

**BQA0014B**

**WQFN - 0.8 mm max height**

PLASTIC QUAD FLATPACK - NO LEAD



4227062/B 09/2021

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 ([www.ti.com/lit/sluea271](http://www.ti.com/lit/sluea271)).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

# EXAMPLE STENCIL DESIGN

BQA0014B

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE  
BASED ON 0.125 MM THICK STENCIL  
SCALE: 20X

EXPOSED PAD 15  
87% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE

4227062/B 09/2021

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

PW0014A



**PACKAGE OUTLINE**  
**TSSOP - 1.2 mm max height**

SMALL OUTLINE PACKAGE



4220202/B 12/2023

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

# EXAMPLE BOARD LAYOUT

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 10X



4220202/B 12/2023

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## 重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2024，德州仪器 (TI) 公司