

SN74CBTLV3125 低电压四通道 FET 总线开关

1 特性

- 标准 125 型端子输出
- 两个端口之间具有 5Ω 开关连接
- 支持在数据 I/O 端口进行轨到轨开关
- I_{off} 支持局部断电模式运行
- 闩锁性能超过 100mA，符合 JESD 78 II 类规范的要求

2 应用

- 数据中心和企业计算
- 宽带固定线路接入
- 楼宇自动化
- 有线网络
- 电机驱动器

3 说明

SN74CBTLV3125 四通道 FET 总线开关具有独立的线路开关。当每个开关的相关输出使能 ($\overline{\text{OE}}$) 输入为高电平时，开关被禁用。


该器件专用于使用 I_{off} 的局部断电应用。 I_{off} 功能可确保器件断电时具有破坏性的电流不会回流。该器件可在关断时提供隔离。

为了确保加电或断电期间的高阻抗状态， $\overline{\text{OE}}$ 应通过一个上拉电阻器被连接至 V_{CC} ；该电阻器的最小值由驱动器的电流吸收能力来决定。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 (标称值)
SN74CBTLV3125	SOIC (D , 14)	8.65mm × 3.91mm
	TVSOP (DGV , 14)	3.60mm × 4.40mm
	TSSOP (PW , 14)	5.00mm × 4.40mm
	VQFN (RGY , 14)	3.50mm × 3.50mm
	SSOP (DBQ , 16)	4.90mm × 3.90mm
	SOT (DYY , 14)	4.20mm × 2.00mm
	WQFN (BQA , 14)	3.00mm × 2.50mm

(1) 如需了解所有可用封装, 请参阅数据表末尾的可订购产品附录。



每个 FET 开关的简化版原理图

内容

1 特性	1	7 详细说明	8
2 应用	1	7.1 概述.....	8
3 说明	1	7.2 功能方框图.....	8
4 引脚配置和功能	3	7.3 特性说明.....	8
5 规格	4	7.4 器件功能模式.....	9
5.1 绝对最大额定值.....	4	8 器件和文档支持	13
5.2 ESD 等级.....	4	8.1 文档支持.....	13
5.3 建议运行条件.....	4	8.2 接收文档更新通知.....	13
5.4 热性能信息.....	4	8.3 支持资源.....	13
5.5 电气特性 - D、DGV、DBQ、PW、RGY.....	5	8.4 商标.....	13
5.6 电气特性 - 仅 DYY 和 BQA 封装.....	5	8.5 静电放电警告.....	13
5.7 开关特性 - D、DGV、DBQ、PW、RGY.....	6	8.6 术语表.....	13
5.8 开关特性 - DYY 和 BQA 封装.....	6	9 修订历史记录	13
5.9 典型特性.....	6	10 机械、封装和可订购信息	13
6 参数测量信息	7		

4 引脚配置和功能




图 4-1. D、DGV、PW、DYY 封装 14 引脚 SOIC、TVSOP、TSSOP、SOT 顶视图





图 4-2. RGY、BQA 封装 14 引脚 VQFN、WQFN 顶视图



NC - No internal connection

图 4-3. DBQ 封装 16 引脚 SSOP 顶视图

表 4-2. 引脚功能，DBQ

引脚		类型 ⁽¹⁾	说明
名称	编号		
1A	3	I/O	通道 1 输入或输出
1B	4	I/O	通道 1 输入或输出
1OE	2	I	输出使能，高电平有效
2A	6	I/O	通道 2 输入或输出
2B	7	I/O	通道 2 输入或输出
2OE	5	I	输出使能，高电平有效
3A	11	I/O	通道 3 输入或输出
3B	10	I/O	通道 3 输入或输出
3OE	12	I	输出使能，高电平有效
4A	14	I/O	通道 4 输入或输出
4B	13	I/O	通道 4 输入或输出
4OE	15	I	输出使能，高电平有效
GND	8	—	接地
NC	9	—	无内部连接
V _{CC}	16	P	电源

(1) I = 输入，O = 输出，I/O = 输入和输出，P = 电源

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

	最小值	最大值	单位
电源电压范围, V_{CC}	-0.5	4.6	V
输入电压范围, V_I ⁽²⁾	-0.5	4.6	V
连续通道电流		128	mA
输入钳制电流 ($V_{IO} < 0$), I_{IK}		-50	mA
贮存温度, T_{stg}	-65	150	°C

(1) 超出“绝对最大额定值”运行可能会对器件造成永久损坏。“绝对最大额定值”并不表示器件在这些条件下或在“建议运行条件”以外的任何其他条件下能够正常运行。如果超出“建议运行条件”但在“绝对最大额定值”范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。

(2) 如果遵守输入和输出钳位电流额定值，则可能会超过输入和输出负电压额定值。

5.2 ESD 等级

		值	单位
$V_{(ESD)}$ 静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	±2000	V
	充电器件模型 (CDM), 符合 JEDEC 规范 JESD22-C101 ⁽²⁾	±250	

(1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。

(2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

		最小值	标称值	最大值	单位
V_{CC}	电源电压	2.3		3.6	V
V_{IH}	高电平控制输入电压	$V_{CC} = 2.3V$ 至 $2.7V$	1.7		V
		$V_{CC} = 2.7V$ 至 $3.6V$	2		
V_{IL}	低电平控制输入电压	$V_{CC} = 2.3V$ 至 $2.7V$		0.7	V
		$V_{CC} = 2.7V$ 至 $3.6V$		0.8	
T_A	自然通风条件下的工作温度	PKG = DYY 和 BQA	-40	125	°C
T_A	自然通风条件下的工作温度	PKG = NS、D、DGV、PW、RGY、DBQ	-40	85	°C

(1) 器件所有的未使用控制输入必须保持在 V_{CC} 或 GND 以确保器件正常运行。请参阅 TI 应用手册 [慢速或浮点 CMOS 输入的影响](#)。

5.4 热性能信息

热指标 ⁽¹⁾	SN74CBTLV3125							单位
	D (SOIC)	DGV (TVSOP)	PW (TSSOP)	RGY (VQFN)	DBQ (SSOP)	DYY (SOT)	BQA (WQFN)	
	14 引脚	14 引脚	14 引脚	14 引脚	16 引脚	14 引脚	14 引脚	
$R_{\theta JA}$ 结温至环境温度热阻	123.0	127	148.9	101.81	90	157.0	122.4	°C/W

(1) 有关新旧热指标的更多信息，请参阅应用手册：[半导体和 IC 封装热指标](#)。

5.5 电气特性 - D、DGV、DBQ、PW、RGY

在自然通风条件下的建议运行温度范围 (-40°C 至 85°C) 内测得 (除非另有说明)

参数	测试条件		最小值	典型值 (1)	最大值	单位
V_{IK}	$V_{CC} = 3V, I_I = -18mA$				-1.2	V
I_I	$V_{CC} = 3.6V, V_I = V_{CC}$ 或 GND				±1	μA
I_{off}	$V_{CC} = 0, V_I$ 或 $V_O = 0V$ 至 3.6V				10	μA
I_{CC}	$V_{CC} = 3.6V, I_O = 0, V_I = V_{CC}$ 或 GND				10	μA
ΔI_{CC} (2) 控制输入	$V_{CC} = 3.6V$, 一个输入电压为 3V, 其他输入电压为 V_{CC} 或 GND				300	μA
C_i 控制输入	$V_I = 3V$ 或 0V				2.5	pF
$C_{io(OFF)}$	$V_O = 3V$ 或 0, $\overline{OE} = V_{CC}$				7	pF
r_{on} (3)	$V_{CC} = 2.3V$, $V_{CC} = 2.5V$ 时的典型值	$V_I = 0$	$I_I = 64mA$		5	8
			$I_I = 24mA$		5	8
		$V_I = 1.7V, I_I = 15mA$			27	40
	$V_{CC} = 3V$	$V_I = 0$	$I_I = 64mA$		5	7
			$I_I = 24mA$		5	7
		$V_I = 2.4V, I_I = 15mA$			10	15

(1) 所有典型值均在 $V_{CC} = 3.3V$ 、 $T_A = 25^\circ C$ 时测得 (除非另外注明)。

(2) 这是每个输入在指定电压电平 (而不是 V_{CC} 或 GND) 下的电源电流增加情况。

(3) 在通过开关的指示电流下, 由 A 和 B 端子之间的压降测量。导通状态电阻由两个 (A 或 B) 端子的较低电压决定。

5.6 电气特性 - 仅 DYY 和 BQA 封装

在自然通风条件下的建议运行温度范围 (-40°C 至 125°C) 内测得 (除非另有说明)

参数	测试条件		最小值	典型值	最大值(1)	单位
V_{IK}	$V_{CC} = 3V, I_I = -18mA$				-1.2	V
I_I	$V_{CC} = 3.6V, V_I = V_{CC}$ 或 GND				±1	μA
I_{off}	$V_{CC} = 0, V_I$ 或 $V_O = 0V$ 至 3.6V				10	μA
I_{CC}	$V_{CC} = 3.6V, I_O = 0, V_I = V_{CC}$ 或 GND				10	μA
ΔI_{CC} (2) 控制输入	$V_{CC} = 3.6V$, 一个输入电压为 3V, 其他输入电压为 V_{CC} 或 GND				300	μA
C_i 控制输入	$V_I = 3V$ 或 0V				2.5	pF
$C_{io(OFF)}$	$V_O = 3V$ 或 0, $\overline{OE} = V_{CC}$				7	pF
r_{on} (3)	$V_{CC} = 2.3V$, $V_{CC} = 2.5V$ 时的典型值	$V_I = 0$	$I_I = 64mA$		5	10
			$I_I = 24mA$		5	10
		$V_I = 1.7V, I_I = 15mA$			27	40
	$V_{CC} = 3V$	$V_I = 0$	$I_I = 64mA$		5	9
			$I_I = 24mA$		5	9
		$V_I = 2.4V, I_I = 15mA$			10	20

(1) 所有典型值均在 $V_{CC} = 3.3V$ 、 $T_A = 25^\circ C$ 时测得 (除非另外注明)。

(2) 这是每个输入在指定电压电平 (而不是 V_{CC} 或 GND) 下的电源电流增加情况。

(3) 在通过开关的指示电流下, 由 A 和 B 端子之间的压降测量。导通状态电阻由两个 (A 或 B) 端子的较低电压决定。

5.7 开关特性 - D、DGV、DBQ、PW、RGY

在自然通风条件下的运行温度范围 (-40°C 至 85°C) 内测得 (除非另有说明) (请参阅节 6)

参数	测试条件	最小值	典型值	最大值	单位
$t_{pd}^{(1)}$	从 A 或 B (输入) 到 B 或 A (输出)	$V_{CC} = 2.5V \pm 0.2V$		0.15	ns
		$V_{CC} = 3.3V \pm 0.3V$		0.25	
t_{en}	从 $\overline{OE}$ (输入) 到 A 或 B (输出)	$V_{CC} = 2.5V \pm 0.2V$	2	4.6	ns
		$V_{CC} = 3.3V \pm 0.3V$	2	4.4	
t_{dis}	从 $\overline{OE}$ (输入) 到 A 或 B (输出)	$V_{CC} = 2.5V \pm 0.2V$	1.1	3.9	ns
		$V_{CC} = 3.3V \pm 0.3V$	1	4.2	

(1) 当由一个理想电压源 (零输出阻抗) 驱动时, 传播延迟是使用此开关态电阻典型值和额定负载电容计算得出的 RC 时间常数。

5.8 开关特性 - DYY 和 BQA 封装

在自然通风条件下的运行温度范围 (-40°C 至 125°C) 内测得 (除非另有说明) (请参阅节 6)

参数	测试条件	最小值	典型值	最大值	单位
$t_{pd}^{(1)}$	从 A 或 B (输入) 到 B 或 A (输出)	$V_{CC} = 2.5V \pm 0.2V$		3	ns
		$V_{CC} = 3.3V \pm 0.3V$		3	
t_{en}	从 $\overline{OE}$ (输入) 到 A 或 B (输出)	$V_{CC} = 2.5V \pm 0.2V$	2	10	ns
		$V_{CC} = 3.3V \pm 0.3V$	2	9	
t_{dis}	从 $\overline{OE}$ (输入) 到 A 或 B (输出)	$V_{CC} = 2.5V \pm 0.2V$	1.1	9	ns
		$V_{CC} = 3.3V \pm 0.3V$	1	9	

(1) 当由一个理想电压源 (零输出阻抗) 驱动时, 传播延迟是使用此开关态电阻典型值和额定负载电容计算得出的 RC 时间常数。

5.9 典型特性




图 5-1. R_{ON} 与输入电压间的关系, $V_{DD} = 2.5V$ 、 $I_{DS} = 15mA$









图 5-2. R_{ON} 与输入电压间的关系, $V_{DD} = 3.3V$ 、 $I_{DS} = 64mA$

6 参数测量信息



TEST	S1
t_{PLH}/t_{PHL}	Open
t_{PLZ}/t_{PZL}	$2 \times V_{CC}$
t_{PHZ}/t_{PZH}	GND

V_{CC}	C_L	R_L	V_{Δ}
$2.5 \text{ V} \pm 0.2 \text{ V}$	30 pF	500 Ω	0.15 V
$3.3 \text{ V} \pm 0.3 \text{ V}$	50 pF	500 Ω	0.3 V



- NOTES: A. C_L includes probe and jig capacitance.
 B. Waveform 1 is for an output with internal conditions such that the output is low except when disabled by the output control. Waveform 2 is for an output with internal conditions such that the output is high except when disabled by the output control.
 C. All input pulses are supplied by generators having the following characteristics: $PRR \leq 10 \text{ MHz}$, $Z_O = 50 \Omega$, $t_r \leq 2 \text{ ns}$, $t_f \leq 2 \text{ ns}$.
 D. The outputs are measured one at a time with one transition per measurement.
 E. t_{PLZ} and t_{PHZ} are the same as t_{dis} .
 F. t_{PZL} and t_{PZH} are the same as t_{en} .
 G. t_{PLH} and t_{PHL} are the same as t_{pd} .
 H. All parameters and waveforms are not applicable to all devices.

图 6-1. 负载电路和电压波形

7 详细说明


7.1 概述

SN74CBTLV3125 四通道 FET 总线开关具有独立的线路开关。当每个开关的相关输出使能 ($\overline{OE}$) 输入为高电平时，开关被禁用。

该器件专用于使用 I_{off} 的局部断电应用。 I_{off} 特性确保在关断时防止损坏电流通过器件回流。该器件可在关断时提供隔离。

为了确保加电或断电期间的高阻抗状态， $\overline{OE}$ 应通过一个上拉电阻器被连接至 V_{CC} ；该电阻器的最小值由驱动器的电流吸收能力来决定。

7.2 功能方框图



7.3 特性说明

SN74CBTLV3125 在端口之间采用 5Ω 开关连接，可降低开关信号损耗。借助数据 I/O 的轨到轨开关功能可实现全电压摆幅输出。 I_{off} 支持局部断电模式运行，在芯片未上电时保护其免受输出端口电压的影响。闩锁性能超过 100mA，符合 JESD 78 II 类规范的要求。

7.4 器件功能模式

表 7-1 提供了 SN74CBTLV3125 的真值表。

表 7-1. 真值表

输入 OE	功能
H	断开
L	端口 A = 端口 B




图 7-1. 逻辑图 (负逻辑)

应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户应负责确定各元件是否适用于其应用。客户应验证并测试其设计是否能够实现，以确保系统功能。

1 应用信息

利用 SN74CBTLV3125 特性的一个实用应用是隔离来自处理器或 MCU 的各种协议，例如 JTAG、SPI 或标准 GPIO 信号。该器件在通电后可提供出色的隔离性能。断电保护的一项额外好处是，通过消除热插拔和带电插入应用中的电源排序需求，系统可以更大限度降低复杂性。

2 典型应用

协议和信号隔离




图 8-1. 典型应用

2.1 设计要求

对于该设计示例，请使用表 8-1 中列出的参数。

表 8-1. 设计参数

参数	值
电源 (V _{DD})	3.3V
输入或输出信号范围	0V 至 3.3V
控制逻辑阈值	1.8V 兼容

2.2 详细设计过程

SN74CBTLV3125 无需任何外部元件（电源去耦电容器除外）即可运行。TI 建议将数字控制引脚 ($\overline{OE}$) 上拉至 V_{CC} 或下拉至 GND，以避免引脚悬空可能导致的非预期开关状态。所有通过开关的输入信号都必须处于 SN74CBTLV3125 的建议运行条件范围内，包括信号范围和持续电流。对于本设计示例，电源电压为 3.3V，器件通电后，信号范围为 0V 至 3.3V。该示例也可以利用断电保护功能，当 V_{DD} = 0V 时，输入范围可以为 0V 至 3.3V。

3 电源相关建议

电源可以是 *建议运行条件* 表中所列最小和最大电源电压额定值之间的任何电压。每个 V_{CC} 端子均应具有一个良好的旁路电容器，以防止功率干扰。对于单电源器件，建议使用 $0.1\ \mu\text{F}$ 旁路电容器。如果多个引脚被标记为 V_{CC} ，鉴于 V_{CC} 引脚在电路内部彼此相连，建议为每个 V_{CC} 引脚配备一个 $0.01\ \mu\text{F}$ 或 $0.022\ \mu\text{F}$ 电容器。若器件具备 V_{CC} 和 V_{DD} 等在不同电压水平运作的双电源引脚，为保证稳定，建议为每个电源引脚配备一个 $0.1\ \mu\text{F}$ 旁路电容器。要抑制不同的噪声频率，请并联多个旁路电容器。值为 $0.1\ \mu\text{F}$ 和 $1\ \mu\text{F}$ 的电容器通常并联使用。为了获得最佳效果，旁路电容器必须尽可能靠近电源端子安装。

4 布局

4.1 布局指南

布局指南

当 PCB 布线以 90° 角拐角时，会发生反射。反射的主要原因是布线宽度发生了变化。在拐角的顶点，布线宽度增加到原来宽度的 1.414 倍。这种增加会影响传输线特性，尤其是导致反射的布线的分布式电容和自感特性。并非所有 PCB 布线都是直线，因此，某些布线必须拐角。图 8-2 展示了渐入佳境的圆角技术。只有最后一个示例（理想）保持恒定的布线宽度并能够更大限度地减少反射。




图 8-2. 布线示例

使用较少的过孔和拐角路由高速信号可减少信号反射和阻抗变化。当必须使用过孔时，增加其周边的间隙尺寸以降低其电容。每一过孔均为信号传输线引入了非连续性，并增加了电路板其他层的干扰几率。设计测试点时要小心，不建议在高频下使用穿孔引脚。

请勿在晶体、振荡器、时钟信号发生器、开关稳压器、安装孔、磁性器件或使用/复制时钟信号的 IC 下方或附近布置高速信号布线。

- 避免因高速信号引线上的残桩而引起信号的反射。
- 通过连续 GND 平面实现无断高速信号引线。
- 避免层分割中常见的交叉分隔覆铜问题。
- 当使用高频率时，因此所推荐的印刷电路板至少为 4 层；两个信号层划分为接地层及电源层，如 图 8-3 所示。




图 8-3. 示例布局

大多数信号引线必须在单层上进行布设，最好是信号 1 上。与该层直接相邻的必须是 GND 平面，该平面层应是完整无切口的。避免在接地或电源平面的开口处布置信号引线。当不可避免地要跨越分割平面时，必须进行充分的去耦合处理。尽量减少信号过孔的数量，通过降低高频下的电感来减少 EMI。

图 8-3 展示了 SN74CBTLV3125 的 PCB 布局示例。一些重要注意事项有：

- 使用一个 $0.1\ \mu\text{F}$ 电容器对 V_{DD} 引脚进行去耦，该电容器尽可能靠近引脚放置。确保电容器额定电压足以满足 V_{DD} 电源的要求。
- 高速开关需要采用恰当的布局和设计流程，以实现最佳性能。
- 尽可能缩短输入线路。
- 使用实心接地平面有助于降低电磁干扰 (EMI) 噪声拾取。
- 敏感的模拟布线不能与数字布线平行。尽可能避免数字引线 with 模拟引线交叉，仅在必要时以垂直交叉方式布线。

4.2 布局示例




图 8-4. 示例布局

8 器件和文档支持

8.1 文档支持

8.2 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

8.3 支持资源

TI E2E™ 中文支持论坛 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

8.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

8.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

8.6 术语表

TI 术语表 本术语表列出并解释了术语、首字母缩略词和定义。

9 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision J (October 2003) to Revision K (July 2026)	Page
• 添加了 ESD 等级表 、 特性说明 部分、 器件功能模式 、 应用和实现 部分、 电源相关建议 部分、 布局 部分、 器件和文档支持 部分以及 机械、封装和可订购信息 部分.....	1
• 添加了 应用 部分.....	1
• 添加了具有 125°C 适应能力的封装.....	1
• 添加了 DYY 和 BQB 封装的规范.....	4
• 更新了所有封装的热性能信息.....	4
• 添加了“ 典型特性 ”.....	6

10 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
74CBTLV3125RGYRG4	Active	Production	VQFN (RGY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	CL125
74CBTLV3125RGYRG4.A	Active	Production	VQFN (RGY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	CL125
74CBTLV3125RGYRG4.B	Active	Production	VQFN (RGY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	CL125
SN74CBTLV3125D	Obsolete	Production	SOIC (D) 14	-	-	Call TI	Call TI	-40 to 85	CBTLV3125
SN74CBTLV3125DBQR	Active	Production	SSOP (DBQ) 16	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	CL125
SN74CBTLV3125DBQR.A	Active	Production	SSOP (DBQ) 16	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	CL125
SN74CBTLV3125DBQR.B	Active	Production	SSOP (DBQ) 16	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	CL125
SN74CBTLV3125DGVR	Active	Production	TVSOP (DGV) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	CL125
SN74CBTLV3125DGVR.B	Active	Production	TVSOP (DGV) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	CL125
SN74CBTLV3125DR	Active	Production	SOIC (D) 14	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	CBTLV3125
SN74CBTLV3125DR.A	Active	Production	SOIC (D) 14	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	CBTLV3125
SN74CBTLV3125DR.B	Active	Production	SOIC (D) 14	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	CBTLV3125
SN74CBTLV3125DRG4	Active	Production	SOIC (D) 14	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	CBTLV3125
SN74CBTLV3125DRG4.A	Active	Production	SOIC (D) 14	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	CBTLV3125
SN74CBTLV3125DRG4.B	Active	Production	SOIC (D) 14	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	CBTLV3125
SN74CBTLV3125PW	Obsolete	Production	TSSOP (PW) 14	-	-	Call TI	Call TI	-40 to 85	CL125
SN74CBTLV3125PWR	Active	Production	TSSOP (PW) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	CL125
SN74CBTLV3125PWR.A	Active	Production	TSSOP (PW) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	CL125
SN74CBTLV3125PWR.B	Active	Production	TSSOP (PW) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	CL125
SN74CBTLV3125RGYR	Active	Production	VQFN (RGY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	CL125
SN74CBTLV3125RGYR.A	Active	Production	VQFN (RGY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	CL125
SN74CBTLV3125RGYR.B	Active	Production	VQFN (RGY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	CL125

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.


⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
74CBTLV3125RGYRG4	VQFN	RGY	14	3000	330.0	12.4	3.75	3.75	1.15	8.0	12.0	Q1
SN74CBTLV3125DBQR	SSOP	DBQ	16	2500	330.0	12.5	6.4	5.2	2.1	8.0	12.0	Q1
SN74CBTLV3125DGVR	TVSOP	DGV	14	2000	330.0	12.4	6.8	4.0	1.6	8.0	12.0	Q1
SN74CBTLV3125DR	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
SN74CBTLV3125DRG4	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
SN74CBTLV3125PWR	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74CBTLV3125RGYR	VQFN	RGY	14	3000	330.0	12.4	3.75	3.75	1.15	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
74CBTLV3125RGYRG4	VQFN	RGY	14	3000	353.0	353.0	32.0
SN74CBTLV3125DBQR	SSOP	DBQ	16	2500	353.0	353.0	32.0
SN74CBTLV3125DGVR	TVSOP	DGV	14	2000	353.0	353.0	32.0
SN74CBTLV3125DR	SOIC	D	14	2500	353.0	353.0	32.0
SN74CBTLV3125DRG4	SOIC	D	14	2500	353.0	353.0	32.0
SN74CBTLV3125PWR	TSSOP	PW	14	2000	353.0	353.0	32.0
SN74CBTLV3125RGYR	VQFN	RGY	14	3000	353.0	353.0	32.0

GENERIC PACKAGE VIEW


RGY 14

VQFN - 1 mm max height



3.5 x 3.5, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4231541/A



4219040/A 09/2015


NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.



RGY0014A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
SCALE:20X



SOLDER MASK DETAILS

4219040/A 09/2015

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).

EXAMPLE STENCIL DESIGN

RGY0014A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD




SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
80% PRINTED SOLDER COVERAGE BY AREA
SCALE:20X


4219040/A 09/2015

NOTES: (continued)

5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

D0014A**PACKAGE OUTLINE****SOIC - 1.75 mm max height**

SMALL OUTLINE INTEGRATED CIRCUIT



4220718/A 09/2016

NOTES:


1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.

EXAMPLE BOARD LAYOUT



D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
SCALE:8X



SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:8X

4220718/A 09/2016


NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


DGV (R-PDSO-G**)

PLASTIC SMALL-OUTLINE

24 PINS SHOWN



- NOTES: A. All linear dimensions are in millimeters.
 B. This drawing is subject to change without notice.
 C. Body dimensions do not include mold flash or protrusion, not to exceed 0,15 per side.
 D. Falls within JEDEC: 24/48 Pins – MO-153
 14/16/20/56 Pins – MO-194




DBQ0016A

PACKAGE OUTLINE

SSOP - 1.75 mm max height

SHRINK SMALL-OUTLINE PACKAGE



4214846/A 03/2014

NOTES:


1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 inch, per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MO-137, variation AB.

EXAMPLE BOARD LAYOUT



DBQ0016A

SSOP - 1.75 mm max height

SHRINK SMALL-OUTLINE PACKAGE



LAND PATTERN EXAMPLE
SCALE:8X



SOLDER MASK DETAILS

4214846/A 03/2014

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBQ0016A

SSOP - 1.75 mm max height

SHRINK SMALL-OUTLINE PACKAGE





SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.127 MM] THICK STENCIL
SCALE:8X

4214846/A 03/2014

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



4220202/B 12/2023

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT



PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



SOLDER MASK DETAILS

4220202/B 12/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月