

# 具有三态输出寄存器的 SN74HCT595-Q1 汽车类 8 位移位寄存器

## 1 特性

- 符合面向汽车应用的 AEC-Q100 标准：
  - 器件温度等级 1：
    - 40°C 至 +125°C, T<sub>A</sub>
  - 器件 HBM ESD 分类等级 2
  - 器件 CDM ESD 分类等级 C6
- 兼容 LSTTL 输入逻辑
  - V<sub>IL(max)</sub> = 0.8V, V<sub>IH(min)</sub> = 2V
- 兼容 CMOS 输入逻辑
  - 在电压为 V<sub>OL</sub>、V<sub>OH</sub> 时, I<sub>I</sub> ≤ 1μA
- 工作电压为 4.5 V 至 5.5 V
- 支持多达 10 个 LSTTL 负载的扇出
- 移位寄存器具有直接清零功能

## 2 应用

- 输出扩展
- LED 矩阵控制
- 7 段显示控制
- 8 位数据存储


## 3 说明

SN74HCT595-Q1 器件包含对 8 位 D 类存储寄存器进行馈送的 8 位串行输入、并行输出移位寄存器。存储寄存器具有并行三态输出。移位寄存器和存储寄存器分别有单独的时钟。移位寄存器具有一个直接覆盖清零 (SRCLR) 的串行 (SER) 输入和一个串行输出 (Q<sub>H'</sub>)，以用于级联。当输出使能端 (OE) 输入为高电平时，存储寄存器输出处于高阻抗状态。内部寄存器数据和串行输出 (Q<sub>H'</sub>) 不受 OE 端输入的影响。

### 器件信息<sup>(1)</sup>

器件型号	封装	封装尺寸 (标称值)
SN74HCT595PW-Q1	TSSOP (16)	5.00mm × 4.40mm

(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。



逻辑图 (正逻辑)



## 内容


<b>1 特性</b> .....	<b>1</b>	8.2 特性说明.....	<b>10</b>
<b>2 应用</b> .....	<b>1</b>	8.3 器件功能模式.....	<b>11</b>
<b>3 说明</b> .....	<b>1</b>	<b>9 应用和实施</b> .....	<b>13</b>
<b>4 修订历史记录</b> .....	<b>2</b>	9.1 应用信息.....	<b>13</b>
<b>5 引脚配置和功能</b> .....	<b>3</b>	9.2 典型应用.....	<b>14</b>
<b>6 规格</b> .....	<b>4</b>	<b>10 电源相关建议</b> .....	<b>17</b>
6.1 绝对最大额定值.....	<b>4</b>	<b>11 布局</b> .....	<b>17</b>
6.2 ESD 等级.....	<b>4</b>	11.1 布局指南.....	<b>17</b>
6.3 建议运行条件.....	<b>4</b>	11.2 布局示例.....	<b>17</b>
6.4 热性能信息.....	<b>4</b>	<b>12 器件和文档支持</b> .....	<b>18</b>
6.5 电气特性.....	<b>5</b>	12.1 文档支持.....	<b>18</b>
6.6 计时特性.....	<b>5</b>	12.2 接收文档更新通知.....	<b>18</b>
6.7 开关特性.....	<b>6</b>	12.3 支持资源.....	<b>18</b>
6.8 典型特性.....	<b>8</b>	12.4 商标.....	<b>18</b>
<b>7 参数测量信息</b> .....	<b>9</b>	12.5 Electrostatic Discharge Caution.....	<b>18</b>
<b>8 详细说明</b> .....	<b>10</b>	12.6 术语表.....	<b>18</b>
8.1 功能方框图.....	<b>10</b>	<b>13 机械、封装和可订购信息</b> .....	<b>18</b>

## 4 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

<b>Changes from Revision * (October 2021) to Revision A (December 2021)</b>	<b>Page</b>
• 将数据表的状态从 <i>预告信息</i> 更新为 <i>量产数据</i> .....	<b>1</b>

## 5 引脚配置和功能



**图 5-1. PW 封装  
16 引脚 TSSOP  
顶视图**

**表 5-1. 引脚功能**

引脚		类型 <sup>(1)</sup>	说明
名称	编号		
Q <sub>B</sub>	1	O	Q <sub>B</sub> O
Q <sub>C</sub>	2	O	Q <sub>C</sub> O
Q <sub>D</sub>	3	O	Q <sub>D</sub> O
Q <sub>E</sub>	4	O	Q <sub>E</sub> O
Q <sub>F</sub>	5	O	Q <sub>F</sub> O
Q <sub>G</sub>	6	O	Q <sub>G</sub> O
Q <sub>H</sub>	7	O	Q <sub>H</sub> O
GND	8	—	接地
Q <sub>H</sub> '	9	O	串行 O，可用于级联
SRCLR	10	I	移位寄存器清零，低电平有效
SRCLK	11	I	移位寄存器时钟，上升沿触发
RCLK	12	I	O 寄存器时钟，上升沿触发
OE	13	I	O 启用，低电平有效
SER	14	I	串行 I
Q <sub>A</sub>	15	O	Q <sub>A</sub> O
V <sub>CC</sub>	16	—	正电源

(1) 信号类型：I = 输入，O = 输出，I/O = 输入或输出。

## 6 规格

### 6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）<sup>(1)</sup>

		最小值	最大值	单位
V <sub>CC</sub>	电源电压	-0.5	7	V
I <sub>IK</sub>	输入钳位电流 <sup>(2)</sup>	V <sub>I</sub> < 0 或 V <sub>I</sub> > V <sub>CC</sub> + 0.5V		mA
I <sub>OK</sub>	输出钳位电流 <sup>(2)</sup>	V <sub>O</sub> < 0 或 V <sub>O</sub> > V <sub>CC</sub> + 0.5V		mA
I <sub>O</sub>	持续输出电流	V <sub>O</sub> = 0 至 V <sub>CC</sub>		mA
I <sub>CC</sub>	通过 V <sub>CC</sub> 或 GND 的持续输出电流	-70	70	mA
T <sub>J</sub>	结温		150	°C
T <sub>stg</sub>	存储温度	-65	150	°C

- (1) 超出绝对最大额定值的运行可能会对器件造成永久损坏。绝对最大额定值并不意味着器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果在建议运行条件之外但在绝对最大额定值范围内短暂运行，器件可能不会受到损坏，但可能无法完全正常工作。以这种方式运行器件可能会影响器件的可靠性、功能和性能，并缩短器件寿命。
- (2) 如果遵守输入和输出电流额定值，输入和输出电压可超过额定值。

### 6.2 ESD 等级

		值	单位
V <sub>(ESD)</sub>	静电放电	人体放电模型 (HBM)，符合 AEC Q100-002 <sup>(1)</sup> HBM ESD 分类等级 2	±4000
		充电器件模型 (CDM)，符合 AEC Q100-011 CDM ESD 分类等级 C4B	±1500

- (1) AEC Q100-002 指示 HBM 应力测试应当符合 ANSI/ESDA/JEDEC JS-001 规范。

### 6.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

		最小值	标称值	最大值	单位
V <sub>CC</sub>	电源电压	4.5	5	5.5	V
V <sub>IH</sub>	高电平输入电压	V <sub>CC</sub> = 4.5V 至 5.5V		2	V
V <sub>IL</sub>	低电平输入电压	V <sub>CC</sub> = 4.5V 至 5.5V		0.8	V
V <sub>I</sub>	输入电压	0		V <sub>CC</sub>	V
V <sub>O</sub>	输出电压	0		V <sub>CC</sub>	V
Δt/Δv	输入转换上升或下降速率	V <sub>CC</sub> = 4.5V 至 5.5V		500	ns/V
T <sub>A</sub>	环境温度	-40		125	°C

### 6.4 热性能信息

热指标 <sup>(1)</sup>		SN74HCT595-Q1		单位
		PW (TSSOP)		
		16 引脚		
R <sub>θJA</sub>	结至环境热阻	131.8		°C/W
R <sub>θJC(top)</sub>	结至外壳（顶部）热阻	69.8		°C/W
R <sub>θJB</sub>	结至电路板热阻	76.5		°C/W
Ψ <sub>JT</sub>	结至顶部特征参数	20.9		°C/W
Y <sub>JB</sub>	结至电路板特征参数	76.1		°C/W

## 6.4 热性能信息 (continued)

热指标 <sup>(1)</sup>		SN74HCT595-Q1		单位
		PW (TSSOP)		
		16 引脚		
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用		°C/W

(1) 有关传统和新热指标的更多信息, 请参阅[半导体和 IC 封装热指标](#)应用报告。

## 6.5 电气特性

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数		测试条件		$T_A = 25^\circ\text{C}$			$-40^\circ\text{C}$ 至 $125^\circ\text{C}$			单位
				最小值	典型值	最大值	最小值	典型值	最大值	
$V_{OH}$	高电平输出电压	$V_I = V_{IH}$ 或 $V_{IL}$	$I_{OH} = -20\mu\text{A}$ , $V_{CC} = 4.5\text{V}$	4.4			4.4			V
			$I_{OH} = -6\text{mA}$ , $V_{CC} = 4.5\text{V}$	3.98			3.84			V
$V_{OL}$	低电平输出电压	$V_I = V_{IH}$ 或 $V_{IL}$	$I_{OL} = 20\mu\text{A}$ , $V_{CC} = 4.5\text{V}$				0.1			V
			$I_{OL} = 6\text{mA}$ , $V_{CC} = 4.5\text{V}$				0.26			V
$I_I$	输入漏电流	$V_I = V_{CC}$ 或 0	$V_{CC} = 5.5\text{V}$				$\pm 100$			nA
$I_{OZ}$	关闭状态 (高阻抗状态) 输出电流	$V_O = V_{CC}$ 或 0, $Q_A-Q_H$	$V_{CC} = 5.5\text{V}$				$\pm 0.5$			$\mu\text{A}$
$I_{CC}$	电源电流	$V_I = V_{CC}$ 或 0, $I_O = 0$	$V_{CC} = 5.5\text{V}$				8			$\mu\text{A}$
$\Delta I_{CC}$	每个输入引脚的附加静态器件电流	$V_I = V_{CC} - 2.1\text{V}$	$V_{CC} = 4.5\text{V}$ 至 $5.5\text{V}$	126.2			157.5			$\mu\text{A}$
		$V_I = 0.5\text{V}$ 或 $2.4\text{V}$	$V_{CC} = 5.5\text{V}$	2.4			2.9			mA
$C_i$	输入电容	$V_{CC} = 4.5\text{V}$ 至 $5.5\text{V}$	$V_{CC} = 4.5\text{V}$ 至 $5.5\text{V}$	10						pF
$C_O$	输出电容	$V_{CC} = 4.5\text{V}$ 至 $5.5\text{V}$	$V_{CC} = 4.5\text{V}$ 至 $5.5\text{V}$	20						pF
$C_{pd}$	每个栅极的功率耗散电容	无负载		50						pF

## 6.6 计时特性

在推荐的自然通风条件下的工作温度范围内测得 (除非另外注明)

参数		条件	$V_{CC}$	$T_A = 25^\circ\text{C}$		$-40^\circ\text{C}$ 至 $125^\circ\text{C}$		单位
				最小值	最大值	最小值	最大值	
$f_{clock}$	时钟频率		4.5V	31		25		MHz
$t_w$	脉冲持续时间	SRCLK 或 RCLK 为高电平或低电平	4.5V	16		20		ns
			5.5V	16		20		
		SRCLR 为低电平	4.5V	16		20		
			5.5V	16		20		

## 6.6 计时特性 (continued)


在推荐的自然通风条件下的工作温度范围内测得 (除非另外注明)

参数	条件	V <sub>CC</sub>	T <sub>A</sub> = 25°C		-40°C 至 125°C		单位
			最小值	最大值	最小值	最大值	
t <sub>su</sub>	SER 在 SRCLK ↑ 之前	4.5V	20		25		ns
		5.5V	20		25		
	SRCLK ↑ 在 RCLK ↑ 之前	4.5V	16		20		
		5.5V	16		20		
	SRCLR 在 RCLK ↑ 之前为低电平	4.5V	10		13		
		5.5V	10		13		
	SRCLR 在 SRCLK ↑ 之前为高电平 (无效)	4.5V	10		12		
		5.5V	10		12		
t <sub>h</sub>	SER 在 SRCLK ↑ 之后	4.5V	0		0		ns
		5.5V	0		0		

## 6.7 开关特性

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数	从 (输入)	到 (输出)	V <sub>CC</sub>	T <sub>A</sub> = 25°C			-40°C 至 125°C			单位	
				最小值	典型值	最大值	最小值	典型值	最大值		
f <sub>max</sub>			4.5V	31			25			MHz	
t <sub>pd</sub>	SRCLK	Q <sub>H'</sub>	4.5V				42			53	ns
			5.5V				42			53	
	RCLK	Q <sub>A</sub> - Q <sub>H</sub>	4.5V				40			50	
			5.5V				40			50	
t <sub>PHL</sub>	SRCLR	Q <sub>H'</sub>	4.5V				40			50	ns
			5.5V				40			50	
t <sub>en</sub>	OE	Q <sub>A</sub> - Q <sub>H</sub>	4.5V				35			44	ns
			5.5V				35			44	
t <sub>dis</sub>	OE	Q <sub>A</sub> - Q <sub>H</sub>	4.5V				30			38	ns
			5.5V				30			38	
t <sub>t</sub>	转换时间	任意输出	4.5V				12			15	ns
		任意输出	5.5V				14			17	




NOTE:  implies that the output is in 3-State mode.

图 6-1. 时序图

## 6.8 典型特性

$T_A = 25^\circ\text{C}$




图 6-2. 高电平状态下的典型输出电压 (V<sub>OH</sub>)




图 6-3. 低电平状态下的典型输出电压 (V<sub>OL</sub>)




## 7 参数测量信息

任意选择波形之间的相位关系。所有输入脉冲由具有以下特性的发生器提供： $PRR \leq 1\text{MHz}$ ， $Z_O = 50\Omega$ ， $t_f < 6$ 。

对于时钟输入， $f_{\text{max}}$  是在输入占空比为 50% 时测量的。

一次测量一个输出，每次测量一个输入转换。



(1)  $C_L$  包括探头和测试夹具电容。

图 7-1. 三态输出的负载电路






图 7-3. 电压波形，脉冲持续时间




(1)  $t_{\text{PLH}}$  和  $t_{\text{PHL}}$  之间的较大者与  $t_{\text{pd}}$  相同。

图 7-5. 电压波形传播延迟



(1)  $t_r$  和  $t_f$  之间的较大值与  $t_t$  相同。

图 7-7. 电压波形，输入和输出转换时间



(1)  $C_L$  包括探头和测试夹具电容。

图 7-2. 推挽输出的负载电路




图 7-4. 电压波形，设置和保持时间




图 7-6. 电压波形传播延迟

## 8 详细说明

### 8.1 功能方框图




图 8-1. SN74HCT595-Q1 的逻辑图 (正逻辑)

## 8.2 特性说明

### 8.2.1 平衡 CMOS 三态输出

此器件包含平衡 CMOS 三态输出。这些输出可以处于三种状态：高驱动、低驱动和高阻抗。术语 *平衡* 表示器件可以灌入和拉取相似的电流。此器件的驱动能力可能在轻负载时产生快速边缘，因此应考虑布线和负载条件以防止振铃。此外，该器件的输出能够驱动的电流比此器件能够承受的电流更大，而不会损坏器件。务必限制器件的输出功率，以避免因过电流而损坏器件。必须始终遵守 *绝对最大额定值* 中规定的电气和热限值。

当置于高阻抗模式时，输出既不会灌入电流，也不会拉取电流，但 *电气特性* 表中定义的小漏电流除外。在高阻抗状态下，输出电压不受器件控制，而取决于外部因素。如果没有其他驱动器连接到该节点，则这称为悬空节点且电压未知。上拉或下拉电阻可以连接到输出端，以便当输出端处于高阻抗状态时在输出端提供已知电压。电阻值将取决于多种因素，包括寄生电容和功耗限制。通常，可以使用 10k  $\Omega$  电阻器来满足这些要求。

未使用的三态 CMOS 输出应保持断开状态。

### 8.2.2 平衡 CMOS 推挽式输出

该器件包括平衡 CMOS 推挽输出。术语 *平衡* 表示器件可以灌入和拉取相似的电流。此器件的驱动能力可能在轻负载时产生快速边缘，因此应考虑布线和负载条件以防止振铃。此外，该器件的输出能够驱动的电流比此器件能够承受的电流更大，而不会损坏器件。务必限制器件的输出功率，以避免因过电流而损坏器件。必须始终遵守 *绝对最大额定值* 中规定的电气和热限值。

未使用的推挽 CMOS 输出应保持断开状态。

### 8.2.3 TTL 兼容型 CMOS 输入

此器件包括 TTL 兼容型 CMOS 输入。这些输入专门设计为通过降低的输入电压阈值与 TTL 逻辑器件连接。

TTL 兼容型 CMOS 输入为高阻抗，通常建模为与输入电容并联的电阻器，如 *电气特性* 中所示。最坏情况下的电阻是根据 *绝对最大额定值* 中给出的最大输入电压和 *电气特性* 中给出的最大输入漏电流，使用欧姆定律 ( $R = V \div I$ ) 计算得出的。

TTL 兼容型 CMOS 输入要求输入信号在有效逻辑状态之间快速转换，如 *建议运行条件* 表中的输入转换时间或速率所定义。不符合此规范将导致功耗过大并可能导致振荡。有关更多详细信息，请参阅 *CMOS 输入缓慢变化或悬空的影响* 应用报告。

在运行期间，任何时候都不要让 TTL 兼容型 CMOS 输入悬空。未使用的输入必须在  $V_{CC}$  或 GND 端接。如果系统不会一直主动驱动输入，可以添加上拉或下拉电阻器，以在这些时间段提供有效的输入电压。电阻值将取决于多种因素；但建议使用  $10k\Omega$  电阻器，这通常可以满足所有要求。

### 8.2.4 锁存逻辑

该器件包含锁存逻辑电路。锁存电路通常包括 D 型锁存器和 D 型触发器，但包括所有用作易失性存储器的逻辑电路。

当器件上电时，每个锁存器的状态是未知的。每个锁存器在启动时都没有默认状态。

只要在 *建议运行条件* 表中规定的电源电压范围内为器件供电，每个锁存逻辑电路的输出状态就会保持稳定。

### 8.2.5 钳位二极管结构

该器件的输入和输出同时具有正和负钳位二极管，如图 8-2 所示。




图 8-2. 每个输入和输出的钳位二极管的电气布置

## 8.3 器件功能模式

[功能表](#) 列出了 SN74HCT595-Q1 的功能模式。

表 8-1. 功能表

输入					功能
SER	SRCLK	SRCLR	RCLK	OE	
X	X	X	X	H	输出 $Q_A - Q_H$ 被禁用
X	X	X	X	L	输出 $Q_A - Q_H$ 被启用。
X	X	L	X	X	移位寄存器清零。
L	↑	H	X	X	移位寄存器的第一级变低。其他阶段分别存储前一阶段的数据。
H	↑	H	X	X	移位寄存器的第一级变高。其他阶段分别存储前一阶段的数据。
X	X	H	↑	X	移位寄存器数据存储在存储寄存器中。
X	↑	H	↑	X	移位寄存器中的数据存储在存储寄存器中，然后将数据移位。

## 9 应用和实施

---

### 备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

---

### 9.1 应用信息

在此应用中，SN74HCT595-Q1 用于控制七段显示器。利用串行输出并组合一些输入信号，这一实现将控制显示器所需的 I/O 引脚数量从 16 个减少到 4 个。与其他 I/O 扩展器不同，SN74HCT595-Q1 不需要使用通信接口来进行控制。它可以通过简单的 GPIO 引脚轻松操作。

OE 引脚用于在需要关闭显示器或连接到 PWM 信号以控制亮度时轻松禁用输出。然而，该引脚可以连接低电平，并且可以相应地控制 SN74HCT595-Q1 的输出以关闭所有输出，同时将所需的 I/O 减少到三个。对于可以级联多少个 SN74HCT595-Q1 器件并没有实际限制。要添加更多此器件，串行输出将需要连接到以下串行输入，并且需要相应地连接时钟。通过对移位寄存器和输出寄存器进行单独控制，可以显示所需的数字，同时将下一位的数据加载到移位寄存器中。

上电时，移位寄存器和输出寄存器的初始状态是未知的。要给它们一个定义的状态，需要对移位寄存器清零，然后将其时钟锁定到输出寄存器中。

## 9.2 典型应用




图 9-1. 典型应用框图

### 9.2.1 设计要求

#### 9.2.1.1 电源注意事项

确保所需电源电压在 *建议运行条件* 中规定的范围内。电源电压按照 *电气特性* 中所述设置器件的电气特性。

正电压电源必须能够拉取符合以下条件的电流：电流大小等于 SN74HCT595-Q1 的所有输出端拉取的总电流加上最大静态电源电流  $I_{CC}$ （在 *电气特性* 中列出）以及开关所需的任何瞬态电流。逻辑器件只能拉取正电源提供的相同大小的电流。确保不要超过 *绝对最大额定值* 中列出的通过  $V_{CC}$  的最大总电流。

接地端必须能够灌入符合以下条件的电流：电流大小等于 SN74HCT595-Q1 的所有输出端灌入的总电流加上最大电源电流  $I_{CC}$ （在 *电气特性* 中列出）以及开关所需的任何瞬态电流。逻辑器件只能灌入可灌入其接地连接的相同大小的电流。确保不要超过 *绝对最大额定值* 中列出的通过 GND 的最大总电流。

SN74HCT595-Q1 可以驱动总电容小于或等于 50pF 的负载，同时仍满足所有数据表规格。可以施加更大的容性负载；但建议不要超过 50pF。

SN74HCT595-Q1 可以驱动由  $R_L \geq V_O/I_O$  描述的总电阻负载，输出电压和电流在 *电气特性* 表中用  $V_{OH}$  和  $V_{OL}$  定义。在高电平状态下输出时，公式中的输出电压定义为测量的输出电压与  $V_{CC}$  引脚处的电源电压之间的差值。

总功耗可以使用 *CMOS 功耗与 Cpd 计算* 中提供的信息进行计算。

可以使用 *标准线性逻辑 (SLL) 封装和器件的热特性* 中提供的信息计算热增量。

#### CAUTION

*绝对最大额定值* 中列出的最高结温  $T_{J(max)}$  是防止损坏器件的附加限制。请勿违反 *绝对最大额定值* 中列出的任何值。提供这些限制是为了防止损坏器件。

#### 9.2.1.2 输入注意事项

输入信号必须超过  $V_{IL(max)}$  才能被视为逻辑低电平，超过  $V_{IH(min)}$  才能被视为逻辑高电平。不要超过 *绝对最大额定值* 中的最大输入电压范围。

未使用的输入必须端接至  $V_{CC}$  或接地。如果输入完全不使用，则可以直接端接，如果有时要使用输入，但并非始终使用，则可以使用上拉或下拉电阻器连接输入。上拉电阻用于默认高电平状态，下拉电阻用于默认低电平状态。电阻大小受控制器的驱动电流、进入 SN74HCT595-Q1 的漏电流（如 *电气特性* 中所规定）以及所需输入转换率的限制。由于这些因素，通常使用 10k $\Omega$  的电阻值。

SN74HCT595-Q1 具有 CMOS 输入，因此需要进行快速输入转换才能正常工作，如 *建议运行条件* 表中所定义。缓慢的输入转换会导致振荡、额外的功耗以及器件可靠性下降。

有关此器件的输入的附加信息，请参阅 *特性描述* 部分。

#### 9.2.1.3 输出注意事项

正电源电压用于产生输出高电压。根据 *电气特性* 中  $V_{OH}$  规范的规定，从输出端汲取电流将降低输出电压。接地电压用于产生输出低电压。根据 *电气特性* 中  $V_{OL}$  规范的规定，向输出端灌入电流将提高输出电压。

可能处于相反状态的推挽输出始终不应直接连接在一起，即使时间很短也不例外。否则可能会导致电流过大并损坏器件。

同一器件内具有相同输入信号的两个通道可以并联，以获得额外的输出驱动强度。

未使用的输出可以保持悬空状态。不要将输出直接连接到  $V_{CC}$  或接地。

有关此器件的输出的附加信息，请参阅 *特性描述* 部分。

### 9.2.2 详细设计过程

1. 在  $V_{CC}$  至  $GND$  之间添加一个去耦电容器。此电容器需要在物理上靠近器件，在电气上靠近  $V_{CC}$  和  $GND$  引脚。布局部分中显示了示例布局。
2. 确保输出端的容性负载  $\leq 50\text{pF}$ 。这不是硬性限制，但是它将确保更佳的性能。这可以通过从 SN74HCT595-Q1 向一个或多个接收器件提供适当大小的短布线来实现。
3. 确保输出端的电阻负载大于  $(V_{CC}/I_{O(max)}) \Omega$ 。这将确保不会违反绝对最大额定值中的最大输出电流。大多数 CMOS 输入具有以  $M\Omega$  为单位的电阻负载；远大于上面计算的最小值。
4. 逻辑门很少关注热问题；然而，可以使用应用报告 CMOS 功耗与 Cpd 计算中提供的步骤计算功耗和热增量。

### 9.2.3 应用曲线




图 9-2. 显示时钟运行的简化功能图



## 10 电源相关建议

电源可以是 *建议运行条件* 中最小和最大电源电压额定值之间的任何电压。每个  $V_{CC}$  端子均应具有良好的旁路电容器，以防止功率干扰。建议为该器件使用  $0.1 \mu F$  电容。可以并联多个旁路电容器以抑制不同的噪声频率。 $0.1 \mu F$  和  $1 \mu F$  电容器通常并联使用。旁路电容器应安装在尽可能靠近电源端子的位置，以获得更佳效果，如给定的示例布局图所示。

## 11 布局

### 11.1 布局指南

使用多输入和多通道逻辑器件时，输入不得悬空。在许多情况下，未使用数字逻辑器件的功能或部分功能；例如，当仅使用三输入与门的两个输入或仅使用 4 个缓冲门中的 3 个时。此类未使用的输入引脚不得悬空，因为外部连接处的未定义电压会导致未定义的操作状态。数字逻辑器件的所有未使用输入必须连接到由输入电压规范定义的逻辑高电压或逻辑低电压，以防止其悬空。必须应用于任何特定未使用输入的逻辑电平取决于器件的功能。通常，输入连接到 GND 或  $V_{CC}$ ，以对逻辑功能更有意义或更方便者为准。

### 11.2 布局示例




图 11-1. SN74HCT595-Q1 的示例布局

## 12 器件和文档支持

TI 提供大量的开发工具。下面列出了用于评估器件性能、生成代码和开发解决方案的工具和软件。

### 12.1 文档支持

#### 12.1.1 相关文档

请参阅如下相关文档：

- 德州仪器 (TI), [HCMOS 设计注意事项应用报告](#)
- 德州仪器 (TI), [CMOS 功耗与  \$C\_{pd}\$  计算应用报告](#)
- 德州仪器 (TI), [使用逻辑器件进行设计应用报告](#)

### 12.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](#) 上的器件产品文件夹。点击 [订阅更新](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

### 12.3 支持资源

[TI E2E™ 支持论坛](#) 是工程师的重要参考资料，可直接从专家获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题可获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的《[使用条款](#)》。

### 12.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

### 12.5 Electrostatic Discharge Caution



This integrated circuit can be damaged by ESD. Texas Instruments recommends that all integrated circuits be handled with appropriate precautions. Failure to observe proper handling and installation procedures can cause damage.

ESD damage can range from subtle performance degradation to complete device failure. Precision integrated circuits may be more susceptible to damage because very small parametric changes could cause the device not to meet its published specifications.

### 12.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

## 13 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

**PACKAGING INFORMATION**

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
SN74HCT595QPWRQ1	ACTIVE	TSSOP	PW	16	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HT595Q	Samples

(1) The marketing status values are defined as follows:

**ACTIVE:** Product device recommended for new designs.

**LIFEBUY:** TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

**NRND:** Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

**PREVIEW:** Device has been announced but is not in production. Samples may or may not be available.

**OBSOLETE:** TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

**RoHS Exempt:** TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

**Green:** TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "-" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

**Important Information and Disclaimer:**The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

**OTHER QUALIFIED VERSIONS OF SN74HCT595-Q1 :**

- Catalog : [SN74HCT595](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product

**TAPE AND REEL INFORMATION**

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74HCT595QPWRQ1	TSSOP	PW	16	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1

**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74HCT595QPWRQ1	TSSOP	PW	16	2000	356.0	356.0	35.0



4220204/A 02/2017

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

# EXAMPLE BOARD LAYOUT

PW0016A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 10X



4220204/A 02/2017

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



# EXAMPLE STENCIL DESIGN

PW0016A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 10X

4220204/A 02/2017

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## 重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2022，德州仪器 (TI) 公司