

## SN74LV20A 双路 4 输入正与非门

### 1 特性

- 工作电压范围为 2V 至 5.5V  $V_{CC}$
- 5V 时,  $t_{pd}$  最大值为 6ns
- $V_{CC} = 3.3V$ 、 $T_A = 25^\circ C$  时,  $V_{OLP}$  (输出接地反弹) 典型值小于 0.8V
- $V_{CC} = 3.3V$ 、 $T_A = 25^\circ C$  时,  $V_{OHV}$  (输出  $V_{OH}$  下冲) 典型值大于 2.3V
- $I_{off}$  支持局部省电模式运行
- 闩锁性能超过 100mA, 符合 JESD 78 II 类规范的要求


### 2 说明

这些双路 4 输入正与非门可在 2V 至 5.5V  $V_{CC}$  电压下运行。

#### 封装信息

器件型号	封装 <sup>(1)</sup>	封装尺寸 <sup>(2)</sup>	本体尺寸 <sup>(3)</sup>
SN74LV20A	DGV (TVSOP, 14)	3.60mm x 6.4mm	3.60mm x 4.4mm
	D (SOIC, 14)	8.65mm x 6mm	8.65mm x 3.9mm
	NS (SOP, 14)	10.20mm x 7.8mm	10.3mm x 5.3mm
	DB (SSOP, 14)	6.20mm x 7.8mm	6.20mm x 5.3mm
	PW (TSSOP, 14)	5.00mm x 6.4mm	5.00mm x 4.4mm

- (1) 有关更多信息, 请参阅节 10。
- (2) 封装尺寸 (长 × 宽) 为标称值, 并包括引脚 (如适用)。
- (3) 本体尺寸 (长 × 宽) 为标称值, 不包括引脚。



## 内容

<b>1 特性</b> .....	1	6.1 概述.....	8
<b>2 说明</b> .....	1	6.2 功能方框图.....	8
<b>3 引脚配置和功能</b> .....	3	6.3 器件功能模式.....	8
<b>4 规格</b> .....	4	<b>7 应用和实施</b> .....	9
4.1 绝对最大额定值.....	4	7.1 电源相关建议.....	9
4.2 ESD 等级.....	4	7.2 布局.....	9
4.3 建议运行条件.....	4	<b>8 器件和文档支持</b> .....	10
4.4 热性能信息.....	5	8.1 文档支持 ( 模拟 ).....	10
4.5 电气特性.....	5	8.2 接收文档更新通知.....	10
4.6 开关特性, $V_{CC} = 2.5V \pm 0.2V$ .....	5	8.3 支持资源.....	10
4.7 开关特性, $V_{CC} = 3.3V \pm 0.3V$ .....	6	8.4 商标.....	10
4.8 开关特性, $V_{CC} = 5V \pm 0.5V$ .....	6	8.5 静电放电警告.....	10
4.9 噪声特性.....	6	8.6 术语表.....	10
4.10 工作特性.....	6	<b>9 修订历史记录</b> .....	10
<b>5 参数测量信息</b> .....	7	<b>10 机械、封装和可订购信息</b> .....	10
<b>6 详细说明</b> .....	8		

### 3 引脚配置和功能




图 3-1. SN74LV20A D、DB、DGV、NS 或 PW 封装；14 引脚 SOIC、SSOP、TVSOP、SOP 或 TSSOP ( 顶视图 )

表 3-1. 引脚功能

引脚		类型 <sup>(1)</sup>	说明
名称	编号		
1A	1	I	1A 输入
1B	2	I	1B 输入
NC	3	—	无内部连接
1C	4	I	1C 输入
1D	5	I	1D 输入
1Y	6	O	1Y 输出
2Y	8	O	2Y 输出
2A	9	I	2A 输入
2B	10	I	2B 输入
NC	11	—	无内部连接
2C	12	I	2C 输入
2D	13	I	2D 输入
GND	7	—	接地引脚
V <sub>CC</sub>	14	—	电源引脚

(1) 信号类型：I = 输入，O = 输出。

## 4 规格

### 4.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) <sup>(1)</sup>

		最小值	最大值	单位
$V_{CC}$	电源电压范围	-0.5	7	V
$V_I$	输入电压范围 <sup>(2)</sup>	-0.5	7	V
$V_O$	在高电平或低电平状态下施加的输出电压范围 <sup>(2) (3)</sup>	-0.5	$V_{CC} + 0.5$	V
$V_O$	在断电状态下施加的输出电压范围 <sup>(2)</sup>	-0.5	7	V
$I_{IK}$	输入钳位电流	$(V_I < 0)$	-20	mA
$I_{OK}$	输出钳位电流	$(V_O < 0)$	-50	mA
$I_O$	持续输出电流	$(V_O = 0 \text{ 至 } V_{CC})$	$\pm 25$	mA
	通过 $V_{CC}$ 或 GND 的持续电流		$\pm 50$	mA
$T_J$	结温		150	°C
$T_{stg}$	贮存温度	-65	150	°C

(1) 超出最大绝对额定值下列出的值的应力可能会对器件造成永久损坏。这些仅为应力额定值, 对于在应力额定值下或者在任一其它超过建议的工作条件中所标出的额定值的器件的功能运行情况, 在此并未说明。长时间处于绝对最大额定条件下可能会影响器件的可靠性。

(2) 如果遵守输入和输出电流额定值, 输入和输出电压可超过额定值。

(3) 该值被限制为最大 5.5V。

### 4.2 ESD 等级

		值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 <sup>(1)</sup>	$\pm 2000$
		充电器件模型 (CDM), 符合 JEDEC 规范 JESD22-C101 <sup>(2)</sup>	$\pm 1000$

(1) JEDEC 文档 JEP155 指出: 500V HBM 支持在标准 ESD 控制流程下安全生产。

(2) JEDEC 文档 JEP157 指出: 250V CDM 支持在标准 ESD 控制流程下安全生产。

### 4.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明) <sup>(1)</sup>

		最小值	最大值	单位
$V_{CC}$	电源电压	2	5.5	V
$V_{IH}$	高电平输入电压	$V_{CC} = 2V$	1.5	V
		$V_{CC} = 2.3V \text{ 至 } 2.7V$	$V_{CC} \times 0.7$	
		$V_{CC} = 3V \text{ 至 } 3.6V$	$V_{CC} \times 0.7$	
		$V_{CC} = 4.5V \text{ 至 } 5.5V$	$V_{CC} \times 0.7$	
$V_{IL}$	低电平输入电压	$V_{CC} = 2V$	0.5	V
		$V_{CC} = 2.3V \text{ 至 } 2.7V$	$V_{CC} \times 0.3$	
		$V_{CC} = 3V \text{ 至 } 3.6V$	$V_{CC} \times 0.3$	
		$V_{CC} = 4.5V \text{ 至 } 5.5V$	$V_{CC} \times 0.3$	
$V_I$	输入电压	0	5.5	V
$V_O$	输出电压	0	$V_{CC}$	V
$I_{OH}$	高电平输出电流	$V_{CC} = 2V$	-50	$\mu A$
		$V_{CC} = 2.3V \text{ 至 } 2.7V$	-2	mA
		$V_{CC} = 3V \text{ 至 } 3.6V$	-6	
		$V_{CC} = 4.5V \text{ 至 } 5.5V$	-12	

### 4.3 建议运行条件 (续)

在自然通风条件下的工作温度范围内测得 (除非另有说明) (1)

		最小值	最大值	单位
I <sub>OL</sub>	低电平输出电流	V <sub>CC</sub> = 2V	50	μA
		V <sub>CC</sub> = 2.3V 至 2.7V	2	mA
		V <sub>CC</sub> = 3V 至 3.6V	6	
		V <sub>CC</sub> = 4.5V 至 5.5V	12	
Δt/Δv	输入转换上升或下降速率	V <sub>CC</sub> = 2.3V 至 2.7V	200	ns/V
		V <sub>CC</sub> = 3V 至 3.6V	100	
		V <sub>CC</sub> = 4.5V 至 5.5V	20	
T <sub>A</sub>	自然通风条件下的工作温度范围	-40	85	°C

(1) 器件所有的未使用输入必须保持在 V<sub>CC</sub> 或 GND 以确保器件正常运行。请参阅 TI 应用报告 *CMOS 输入缓慢或悬空的影响*, 文献编号 SCBA004

### 4.4 热性能信息

热指标 <sup>(1)</sup>	SN74LV20A					单位	
	D	DB	DGV	NS	PW		
	14 引脚	14 引脚	14 引脚	14 引脚	14 引脚		
R <sub>θJA</sub>	结至环境热阻	86	96	127	76	113	°C/W

(1) 有关新旧热指标的更多信息, 请参阅 *IC 封装热指标* 应用报告 (SPRA953)。

### 4.5 电气特性

在自然通风条件下的建议运行温度范围内测得 (除非另有说明)

参数	测试条件	V <sub>CC</sub>	最小值	典型值	最大值	单位
V <sub>OH</sub>	高电平输出电压	I <sub>OH</sub> = -50μA I <sub>OH</sub> = -2mA I <sub>OH</sub> = -6mA I <sub>OH</sub> = -12mA	2V 至 5.5V	V <sub>CC</sub> - 0.1		V
			2.3V	2		
			3V	2.48		
			4.5V	3.8		
V <sub>OL</sub>	低电平输出电压	I <sub>OL</sub> = 50μA I <sub>OL</sub> = 2mA I <sub>OL</sub> = 6mA I <sub>OL</sub> = 12mA	2V 至 5.5V		0.1	V
			2.3V		0.4	
			3V		0.44	
			4.5V		0.55	
I <sub>I</sub>	输入漏电流	V <sub>I</sub> = 5.5V 或 GND	0V 至 5.5V		±1	μA
I <sub>CC</sub>	电源电流	V <sub>I</sub> = V <sub>CC</sub> 或 I <sub>O</sub> = 0 GND,	5.5V		20	μA
I <sub>off</sub>	关断状态漏电流	V <sub>I</sub> 或 V <sub>O</sub> = 0V 至 5.5V	0V		5	μA
C <sub>i</sub>	输入电容	V <sub>I</sub> = V <sub>CC</sub> 或 GND	3.3V	1.9		pF

### 4.6 开关特性, V<sub>CC</sub> = 2.5V ± 0.2V

在自然通风条件下的建议工作温度范围内测得 (除非另有说明) (请参阅 *负载电路和电压波形*)

参数	从 (输入)	至 (输出)	负载 电容	T <sub>A</sub> = 25°C			SN74LV20A		单位
				最小值	典型值	最大值	最小值	最大值	
t <sub>pd</sub>	A、B、C 或 D	Y	C <sub>L</sub> = 15pF		6.8	11.6	1	13.5	ns
t <sub>pd</sub>	A、B、C 或 D	Y	C <sub>L</sub> = 50pF		9.2	15.3	1	18.5	

#### 4.7 开关特性, $V_{CC} = 3.3V \pm 0.3V$

在自然通风条件下的建议工作温度范围内测得 (除非另有说明) (请参阅[负载电路和电压波形](#))

参数	从 (输入)	至 (输出)	负载 电容	$T_A = 25^\circ\text{C}$			SN74LV20A		单位
				最小值	典型值	最大值	最小值	最大值	
$t_{pd}$	A、B、C 或 D	Y	$C_L = 15\text{pF}$		4.9	6.6	1	8	ns
$t_{pd}$	A、B、C 或 D	Y	$C_L = 50\text{pF}$		6.5	10.1	1	11.5	

#### 4.8 开关特性, $V_{CC} = 5V \pm 0.5V$

在自然通风条件下的建议工作温度范围内测得 (除非另有说明) (请参阅[负载电路和电压波形](#))

参数	从 (输入)	至 (输出)	负载 电容	$T_A = 25^\circ\text{C}$			SN74LV20A		单位
				最小值	典型值	最大值	最小值	最大值	
$t_{pd}$	A、B、C 或 D	Y	$C_L = 15\text{pF}$		3.7	5	1	6	ns
$t_{pd}$	A、B、C 或 D	Y	$C_L = 50\text{pF}$		4.8	7	1	8	

#### 4.9 噪声特性

$V_{CC} = 3.3\text{V}$ ,  $C_L = 50\text{pF}$ ,  $T_A = 25^\circ\text{C}$

参数 <sup>(1)</sup>		最小值	典型值	最大值	单位
$V_{OL(P)}$	安静输出, 最大动态 $V_{OL}$		0.2	0.8	V
$V_{OL(V)}$	安静输出, 最小动态 $V_{OL}$		0	-0.8	V
$V_{OH(V)}$	安静输出, 最小动态 $V_{OH}$		3.2		V
$V_{IH(D)}$	高电平动态输入电压	2.31			V
$V_{IL(D)}$	低电平动态输入电压			0.99	V

(1) 特性仅适用于表面贴装封装。

#### 4.10 工作特性

$T_A = 25^\circ\text{C}$

参数		测试条件	$V_{CC}$	典型值	单位
$C_{pd}$	功率耗散电容	$C_L = 50\text{pF}$ , $f = 10\text{MHz}$	3.3V	20.5	pF
			5V	23.9	

## 5 参数测量信息




图 5-1. 负载电路和电压波形

- A.  $C_L$  包括探针和夹具电容。
- B. 波形 1 用于具有内部条件的输出，使得输出为低电平，除非被输出控制禁用。  
波形 2 用于具有内部条件的输出，使得输出为高电平，除非被输出控制禁用。
- C. 所有输入脉冲均由具有以下特性的发生器提供：PRR  $\leq 1\text{ MHz}$ ， $Z_O = 50\ \Omega$ ， $t_r \leq 3\text{ ns}$ ， $t_f \leq 3\text{ ns}$ 。
- D. 一次测量一个输出，每次测量一个输入转换。
- E.  $t_{PLZ}$  和  $t_{PHZ}$  与  $t_{dis}$  一样。
- F.  $t_{PZL}$  和  $t_{PZH}$  与  $t_{en}$  一样。
- G.  $t_{PHL}$  和  $t_{PLH}$  与  $t_{pd}$  一样。
- H. 并非所有参数和波形都适用于所有器件。

## 6 详细说明

### 6.1 概述

SN74LV20A 器件以正逻辑执行布尔函数  $Y = \overline{A \cdot B \cdot C \cdot D}$  or  $Y = \overline{A} + \overline{B} + \overline{C} + \overline{D}$ 。

这些器件专用于使用  $I_{off}$  的局部断电应用。 $I_{off}$  电路会禁用输出，从而在器件断电时防止电流回流损坏器件。

### 6.2 功能方框图




图 6-1. 逻辑图 (正逻辑)

### 6.3 器件功能模式

功能表  
(每个逻辑门)

输入				输出 Y
A	B	C	D	
H	H	H	H	L
L	X	X	X	H
X	L	X	X	H
X	X	L	X	H
X	X	X	L	H



## 7 应用和实施

---

### 备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

---

### 7.1 电源相关建议

电源可以是 *建议运行条件* 中最小和最大电源电压额定值之间的任何电压。每个  $V_{CC}$  端子均应具有一个良好的旁路电容器，以防止功率干扰。建议为该器件使用  $0.1\ \mu\text{F}$  电容。可以并联多个旁路电容器以抑制不同的噪声频率。 $0.1\ \mu\text{F}$  和  $1\ \mu\text{F}$  电容器通常并联使用。为了获得最佳效果，旁路电容器必须尽可能靠近电源端子安装。

### 7.2 布局

#### 7.2.1 布局指南

使用多输入和多通道逻辑器件时，输入不得悬空。在许多情况下，未使用数字逻辑器件的功能或部分功能；例如，当仅使用三输入与门的两个输入或仅使用 4 个缓冲门中的 3 个时。此类未使用的输入引脚不得悬空，因为外部连接处的未定义电压会导致未定义的操作状态。数字逻辑器件的所有未使用输入必须连接到由输入电压规范定义的逻辑高电平电压或逻辑低电平电压，以防止其悬空。必须应用于任何特定未使用输入的逻辑电平取决于器件的功能。通常，输入连接到 **GND** 或  $V_{CC}$ ，以对逻辑功能更有意义或更方便者为准。

## 8 器件和文档支持

TI 提供广泛的开发工具。下面列出了用于评估器件性能、生成代码和开发解决方案的工具和软件。

### 8.1 文档支持 (模拟)

#### 8.1.1 相关文档

下表列出了快速访问链接。类别包括技术文档、支持和社区资源、工具和软件，以及申请样片或购买产品的快速链接。

器件	产品文件夹	样片与购买	技术文档	工具和软件	支持和社区
SN74LV20A	<a href="#">点击此处</a>	<a href="#">点击此处</a>	<a href="#">点击此处</a>	<a href="#">点击此处</a>	<a href="#">点击此处</a>

### 8.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](http://ti.com) 上的器件产品文件夹。点击 [订阅更新](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

### 8.3 支持资源

**TI E2E™ 支持论坛** 是工程师的重要参考资料，可直接从专家获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题可获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [《使用条款》](#)。

### 8.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

### 8.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

### 8.6 术语表

**TI 术语表** 本术语表列出并解释了术语、首字母缩略词和定义。

## 9 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision E (April 2005) to Revision F (May 2024)	Page
• 添加了封装信息表、引脚功能表、ESD 等级表、热性能信息表、器件功能模式、应用和实施部分、器件和文档支持部分以及机械、封装和可订购信息部分.....	1

## 10 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
SN74LV20AD	OBSOLETE	SOIC	D	14		TBD	Call TI	Call TI	-40 to 85	LV20A	
SN74LV20ADBR	ACTIVE	SSOP	DB	14	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	LV20A	Samples
SN74LV20ADGVR	ACTIVE	TVSOP	DGV	14	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	LV20A	Samples
SN74LV20ADR	ACTIVE	SOIC	D	14	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	LV20A	Samples
SN74LV20ANSR	ACTIVE	SOP	NS	14	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	74LV20A	Samples
SN74LV20APW	OBSOLETE	TSSOP	PW	14		TBD	Call TI	Call TI	-40 to 85	LV20A	
SN74LV20APWR	ACTIVE	TSSOP	PW	14	2000	RoHS & Green	NIPDAU   SN	Level-1-260C-UNLIM	-40 to 85	LV20A	Samples

(1) The marketing status values are defined as follows:

**ACTIVE:** Product device recommended for new designs.

**LIFEBUY:** TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

**NRND:** Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

**PREVIEW:** Device has been announced but is not in production. Samples may or may not be available.

**OBSOLETE:** TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

**RoHS Exempt:** TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

**Green:** TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

**TAPE AND REEL INFORMATION**

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**


\*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74LV20ADBR	SSOP	DB	14	2000	330.0	16.4	8.35	6.6	2.4	12.0	16.0	Q1
SN74LV20ADGVR	TVSOP	DGV	14	2000	330.0	12.4	6.8	4.0	1.6	8.0	12.0	Q1
SN74LV20ADR	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
SN74LV20ANSR	SOP	NS	14	2000	330.0	16.4	8.2	10.5	2.5	12.0	16.0	Q1
SN74LV20APWR	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74LV20APWR	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1

**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74LV20ADBR	SSOP	DB	14	2000	356.0	356.0	35.0
SN74LV20ADGVR	TVSOP	DGV	14	2000	356.0	356.0	35.0
SN74LV20ADR	SOIC	D	14	2500	356.0	356.0	35.0
SN74LV20ANSR	SOP	NS	14	2000	356.0	356.0	35.0
SN74LV20APWR	TSSOP	PW	14	2000	356.0	356.0	35.0
SN74LV20APWR	TSSOP	PW	14	2000	356.0	356.0	35.0


D0014A



# PACKAGE OUTLINE

## SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.

# EXAMPLE BOARD LAYOUT

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE  
SCALE:8X



SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



# EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:8X

4220718/A 09/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

# MECHANICAL DATA

NS (R-PDSO-G\*\*)

PLASTIC SMALL-OUTLINE PACKAGE

14-PINS SHOWN



- NOTES:
- A. All linear dimensions are in millimeters.
  - B. This drawing is subject to change without notice.
  - C. Body dimensions do not include mold flash or protrusion, not to exceed 0,15.

DGV (R-PDSO-G\*\*)


PLASTIC SMALL-OUTLINE

24 PINS SHOWN



- NOTES: A. All linear dimensions are in millimeters.  
 B. This drawing is subject to change without notice.  
 C. Body dimensions do not include mold flash or protrusion, not to exceed 0,15 per side.  
 D. Falls within JEDEC: 24/48 Pins – MO-153  
 14/16/20/56 Pins – MO-194

# DB0014A



## PACKAGE OUTLINE

SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



### NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-150.

# EXAMPLE BOARD LAYOUT

DB0014A

SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 10X



4220762/A 05/2024

NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DB0014A

SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 10X

4220762/A 05/2024

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.



4220202/B 12/2023

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

# EXAMPLE BOARD LAYOUT

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 10X



4220202/B 12/2023

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.




# EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## 重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2024，德州仪器 (TI) 公司