

SN74LVC11A-Q1 汽车类三路 3 输入与门

1 特性

- 符合面向汽车应用的 AEC-Q100 标准：
 - 器件温度等级 1：-40°C 至 +125°C
 - 器件 HBM ESD 分类等级 2
 - 器件 CDM ESD 分类等级 C4B
- 采用具有可润湿侧翼的 QFN (WBQA) 封装
- 工作电压范围为 1.1V 至 3.6V
- 5.5V 容限输入引脚
- 支持标准引脚排列
- 闩锁性能超过 250mA，符合 JESD 17 规范
- ESD 保护性能超过 JESD 22 规范要求
 - 2000V 人体放电模型 (A114-A)
 - 1000V 充电器件模型 (C101)

2 应用

- 将电源正常信号进行结合
- 使能数字信号


3 说明

此器件包含三个独立 3 输入与门。每个逻辑门以正逻辑执行布尔函数 $Y = A \times B \times C$ 。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾	本体尺寸 ⁽³⁾
SN74LVC11A-Q1	D (SOIC, 14)	8.65mm × 6mm	8.65mm × 3.9mm
	BQA (WQFN, 14)	3mm × 2.5mm	3mm × 2.5mm
	PW (TSSOP, 14)	5mm × 6.4mm	5mm × 4.4mm

- 有关更多信息，请参阅节 11。
- 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。
- 本体尺寸 (长 × 宽) 为标称值，不包括引脚。



功能引脚分配



内容

1 特性	1	7.3 特性说明.....	10
2 应用	1	7.4 器件功能模式.....	11
3 说明	1	8 应用和实施	12
4 引脚配置和功能	3	8.1 应用信息.....	12
5 规格	4	8.2 典型应用.....	12
5.1 绝对最大额定值.....	4	8.3 电源相关建议.....	13
5.2 ESD 等级.....	4	8.4 布局.....	14
5.3 建议运行条件.....	4	9 器件和文档支持	15
5.4 热性能信息.....	5	9.1 文档支持.....	15
5.5 电气特性.....	5	9.2 接收文档更新通知.....	15
5.6 开关特性.....	6	9.3 支持资源.....	15
5.7 噪声特性.....	6	9.4 商标.....	15
5.8 典型特性.....	6	9.5 静电放电警告.....	15
6 参数测量信息	9	9.6 术语表.....	15
7 详细说明	10	10 修订历史记录	15
7.1 概述.....	10	11 机械、封装和可订购信息	16
7.2 功能方框图.....	10		

4 引脚配置和功能




图 4-1. SN74LVC11A-Q1 BQA 封装，14 引脚 WQFN (顶视图)




图 4-2. SN74LVC11A-Q1 D 或 PW 封装，14 引脚 SOIC 或 TSSOP (顶视图)

表 4-1. 引脚功能

引脚		类型 ⁽¹⁾	说明
名称	编号		
1A	1	I	通道 1，输入 A
1B	2	I	通道 1，输入 B
2A	3	I	通道 2，输入 A
2B	4	I	通道 2，输入 B
2C	5	I	通道 2，输入 C
2Y	6	O	通道 2，输出 Y
GND	7	—	地
3Y	8	O	通道 3，输出 Y
3A	9	I	通道 3，输入 A
3B	10	I	通道 3，输入 B
3C	11	I	通道 3，输入 C
1Y	12	O	通道 1，输出 Y
1C	13	I	通道 1，输入 C
VCC	14	—	正电源
散热焊盘 ⁽²⁾		—	散热焊盘可连接到 GND 或悬空。请勿连接到任何其他信号或电源。

(1) I = 输入，O = 输出，I/O = 输入或输出，G = 地，P = 电源。

(2) 仅限 BQA 封装。

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

		最小值	最大值	单位
V _{CC}	电源电压范围	-0.5	6.5	V
V _I	输入电压范围 ⁽²⁾	-0.5	6.5	V
V _O	输出电压范围 ⁽²⁾	-0.5	V _{CC} + 0.5	V
I _{IK}	输入钳位电流	V _I < 0 V		-50 mA
I _{OK}	输出钳位电流	V _O < 0 V		-50 mA
I _O	持续输出电流			±50 mA
I _O	通过 V _{CC} 或 GND 的持续输出电流			±100 mA
T _J	结温	-65	150	°C
T _{stg}	贮存温度	-65	150	°C

- (1) 超出绝对最大额定值运行可能会对器件造成损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果在建议运行条件之外但在绝对最大额定值范围内短暂运行，器件可能不会受到损坏，但可能无法完全正常工作。以这种方式运行器件可能会影响器件的可靠性、功能和性能，并缩短器件寿命。
- (2) 如果遵守输入和输出电流额定值，输入和输出电压可超过额定值。

5.2 ESD 等级

			值	单位
V _(ESD)	静电放电	人体放电模型 (HBM)，符合 AEC Q100-002 HBM ESD 分类等级 2 ⁽¹⁾	±2000	V
		充电器件模型 (CDM)，符合 AEC Q100-011 CDM ESD 分类等级 C4B	±1000	

- (1) AEC Q100-002 指示 HBM 应力测试应当符合 ANSI/ESDA/JEDEC JS-001 规范。

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

规格	说明	条件	最小值	最大值	单位
V _{CC}	电源电压		1.1	3.6	V
V _I	输入电压			5.5	V
V _O	输出电压	(高电平或低电平状态)		V _{CC}	V
I _{OH}	高电平输出电流	V _{CC} = 1.8 V		-4	mA
		V _{CC} = 2.3 V		-8	
		V _{CC} = 2.7 V		-12	
		V _{CC} = 3 V		-24	
I _{OL}	低电平输出电流	V _{CC} = 1.8 V		4	mA
		V _{CC} = 2.3 V		8	
		V _{CC} = 2.7 V		12	
		V _{CC} = 3 V		24	
Δt/Δv	输入转换上升或下降速率			10	ns/V
T _A	自然通风条件下的工作温度范围		-40	125	°C
V _{IH}	高电平输入电压	V _{CC} = 1.1 V	0.75		V
V _{IH}	高电平输入电压	V _{CC} = 1.2 V	0.78		V
V _{IH}	高电平输入电压	V _{CC} = 1.5 V	0.975		V
V _{IH}	高电平输入电压	V _{CC} = 1.65 V	1.075		V
V _{IH}	高电平输入电压	V _{CC} = 1.95 V	1.2675		V
V _{IH}	高电平输入电压	V _{CC} = 2.3 V	1.7		V

在自然通风条件下的工作温度范围内测得 (除非另有说明)

规格	说明	条件	最小值	最大值	单位
V _{IH}	高电平输入电压	V _{CC} = 2.7 V	1.7		V
V _{IH}	高电平输入电压	V _{CC} = 3.6 V	2		V
V _{IL}	低电平输入电压	V _{CC} = 1.1 V		0.40	V
V _{IL}	低电平输入电压	V _{CC} = 1.2 V		0.42	V
V _{IL}	低电平输入电压	V _{CC} = 1.5 V		0.525	V
V _{IL}	低电平输入电压	V _{CC} = 1.65 V		0.5775	V
V _{IL}	低电平输入电压	V _{CC} = 1.95 V		0.6825	V
V _{IL}	低电平输入电压	V _{CC} = 2.3 V		0.7	V
V _{IL}	低电平输入电压	V _{CC} = 2.7 V		0.7	V
V _{IL}	低电平输入电压	V _{CC} = 3.6 V		0.8	V

5.4 热性能信息

热指标 ⁽¹⁾		封装选项			单位
		BQA (WQFN)	PW (TSSOP)	D (SOIC)	
		14 引脚	14 引脚	14 引脚	
R _{θJA}	结至环境热阻	102.3	150.8	127.8	°C/W
R _{θJC(top)}	结至外壳 (顶部) 热阻	96.8	78.3	81.9	°C/W
R _{θJB}	结至电路板热阻	70.9	93.8	84.4	°C/W
Ψ _{JT}	结至顶部特征参数	16.6	24.7	39.6	°C/W
Y _{JB}	结至电路板特征参数	70.9	93.2	83.9	°C/W
R _{θJC(bot)}	结至外壳 (底部) 热阻	50.1	-	-	°C/W

(1) 有关新旧热指标的更多信息, 请参阅[半导体](#)和[IC 封装热指标](#)应用报告。

5.5 电气特性

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数	测试条件	V _{CC}	-40°C 至 125°C			单位
			最小值	典型值	最大值	
V _{OH}	I _{OH} = -100 μA	1.1V 至 3.6V	V _{CC} - 0.2			V
V _{OH}	I _{OH} = -4 mA	1.65 V	1.2			V
V _{OH}	I _{OH} = -8 mA	2.3 V	1.75			V
V _{OH}	I _{OH} = -12 mA	2.7 V	2.2			V
V _{OH}		3 V	2.4			V
V _{OH}	I _{OH} = -24 mA	3 V	2.2			V
V _{OL}	I _{OH} = 100 μA	1.1 V 至 3.6V	0.15			V
V _{OL}	I _{OH} = 4 mA	1.65 V	0.45			V
V _{OL}	I _{OH} = 8 mA	2.3 V	0.7			V
V _{OL}	I _{OH} = 12 mA	2.7 V	0.4			V
V _{OL}	I _{OH} = 24 mA	3 V	0.55			V
I _I	V _I = V _{CC} 或 GND	3.6 V	±5			μA
I _{off}	V _I 或 V _O = V _{CC}	0 V	±10			μA
I _{CC}	V _I = V _{CC} 或 GND, I _O = 0	3.6 V	40			μA
ΔI _{CC}	一个输入电压为 V _{CC} 至 0.6 V, 其他输入电压为 V _{CC} 或 GND	2.7 V 至 3.6V	500			μA
C _I	V _I = V _{CC} 或 GND	3.3V	4.9			pF

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数	测试条件	V _{CC}	-40°C 至 125°C			单位
			最小值	典型值	最大值	
C _O	V _O = V _{CC} 或 GND	3.3V		6.3		pF
C _{PD}	f = 10 MHz	1.8 V		31		pF
C _{PD}	f = 10 MHz	2.5 V		31		pF
C _{PD}	f = 10 MHz	3.3V		32		pF

5.6 开关特性

在自然通风条件下的工作温度范围内；典型值在 T_A = 25°C 时测得（除非另有说明）。请参阅参数测量信息

参数	从（输入）	到（输出）	负载电容	V _{CC}	-40°C 至 125°C			单位
					最小值	典型值	最大值	
t _{pd}	A、B 或 C	Y	C _L = 15pF	1.2 V ± 0.1 V		12	23	ns
			C _L = 15pF	1.5 V ± 0.12 V		9	12	
t _{pd}	A、B 或 C	Y	C _L = 30pF	1.8 V ± 0.15 V			10.2	ns
			C _L = 30pF	2.5 V ± 0.2 V			6.9	
			C _L = 50pF	2.7V			4.8	
			C _L = 50pF	3.3V ± 0.3V			4.1	
t _{sk(o)}				3.3V ± 0.3V			1.5	ns



5.7 噪声特性

V_{CC} = 3.3 V, C_L = 50pF, T_A = 25°C

参数	说明	最小值	典型值	最大值	单位
V _{OL(P)}	安静输出，最大动态 V _{OL}			0.8	V
V _{OL(V)}	安静输出，最小动态 V _{OL}	-0.8	-0.3		V
V _{OH(V)}	安静输出，最小动态 V _{OH}	2.2	3.3		V
V _{IH(D)}	高电平动态输入电压	2.0			V
V _{IL(D)}	低电平动态输入电压			0.8	V

5.8 典型特性

T_A = 25°C（除非另有说明）



5.8 典型特性 (续)

$T_A = 25^\circ\text{C}$ (除非另有说明)




图 5-3. 电源电压两端的电源电流




图 5-4. 高电平状态下输出电压与电流间的关系




图 5-5. 低电平状态下输出电压与电流间的关系




图 5-6. 高电平状态下输出电压与电流间的关系 (5V 电源)




图 5-7. 低电平状态下输出电压与电流间的关系 (5V 电源)




图 5-8. 高电平状态下输出电压与电流间的关系 (3.3V 电源)

5.8 典型特性 (续)

T_A = 25°C (除非另有说明)




图 5-9. 低电平状态下输出电压与电流间的关系 (3.3V 电源)




图 5-10. 高电平状态下输出电压与电流间的关系 (2.5V 电源)




图 5-11. 低电平状态下输出电压与电流间的关系 (2.5V 电源)




图 5-12. 高电平状态下输出电压与电流间的关系 (1.8V 电源)





图 5-13. 低电平状态下输出电压与电流间的关系 (1.8V 电源)

6 参数测量信息

对于下表中列出的示例，波形之间的相位关系是任意选择的。所有输入脉冲均由具有以下特性的发生器提供：
PRR ≤ 1MHz， $Z_O = 50\Omega$ ， $t_f \leq 2.5ns$ 。


输出单独测量，每次测量一个输入转换。

V_{CC}	V_t	R_L	C_L	ΔV
1.2V ± 0.1V	$V_{CC}/2$	2kΩ	15pF	0.1V
1.5V ± 0.12V	$V_{CC}/2$	2kΩ	15pF	0.1V
1.8V ± 0.15V	$V_{CC}/2$	1kΩ	30pF	0.15V
2.5V ± 0.2V	$V_{CC}/2$	500Ω	30pF	0.15V
2.7V	1.5V	500Ω	50pF	0.3V
3.3V ± 0.3V	1.5V	500Ω	50pF	0.3V




(1) C_L 包括探头和测试夹具电容。

图 6-1. 推挽输出的负载电路



(1) t_{PLH} 和 t_{PHL} 之间的较大者与 t_{pd} 相同。

图 6-2. 电压波形传播延迟



(1) t_r 和 t_f 之间的较大值与 t_t 相同。


图 6-3. 电压波形，输入和输出转换时间

7 详细说明

7.1 概述

此器件包含三个独立 3 输入与门。每个逻辑门以正逻辑执行布尔函数 $Y = A \times B \times C$ 。

7.2 功能方框图



7.3 特性说明

7.3.1 标准 CMOS 输入

标准 CMOS 输入为高阻抗，通常建模为从输入到地之间、与输入电容（电容值在 [电气特性 - 74](#) 中规定）并联的电阻器。最坏情况下的电阻是使用 [绝对最大额定值](#) 中给出的最大输入电压和 [电气特性 - 74](#) 中给出的最大输入漏电流，根据欧姆定律 ($R = V \div I$) 计算得出的。

施加到输入端的信号需要具有快速的边沿速率（由 [建议运行条件](#) 中的输入转换时间定义），以避免过多的电流消耗和振荡。如果需要缓慢或有噪声的输入信号，应使用带有施密特触发输入的器件在标准 CMOS 输入之前调节输入信号。

7.3.2 平衡 CMOS 推挽式输出

平衡输出使器件能够灌入和拉取相似的电流。此器件的驱动能力可能在轻负载时产生快速边沿，因此应考虑布线和负载条件以防止振铃。此外，该器件的输出能够驱动比此器件能够承受的电流更大，而不会损坏器件。务必限制器件的输出功率，以避免因过电流而损坏器件。必须始终遵守 [绝对最大额定值](#) 中规定的电气和热限值。

SN74LVC11A-Q1 可以驱动总电容小于或等于 [开关特性 - 74](#) 中列出的最大负载的负载（该负载与高阻抗 CMOS 输入相连），同时仍满足数据表中的所有规格。可以施加更大的容性负载；但建议不要超过提供的负载值。如果需要更大的容性负载，建议在输出端和电容器之间添加一个串联电阻，以将输出电流限制为 [绝对最大额定值](#) 中给定的值。

7.3.3 钳位二极管结构

[图 7-1](#) 展示了该器件的输入和输出仅布置负钳位二极管。

小心

电压超出 [绝对最大额定值](#) 表中规定的值可能会损坏器件。如果遵守输入和输出钳制电流额定值，输入和输出电压可超过额定值。




图 7-1. 每个输入和输出的钳位二极管的电气布置

7.3.4 可润湿侧翼

该器件采用至少一种具有可润湿侧翼的封装。请参阅数据表首页上的*特性*部分，了解哪些封装包含此特性。




图 7-2. 焊接后具有可润湿侧翼的 QFN 封装和标准 QFN 封装的简化剖面图

可润湿侧翼有助于改善焊接后的侧翼润湿性，从而使 QFN 封装可通过自动光学检测 (AOI) 轻松检测。如图 7-2 所示，可润湿侧翼可做出凹陷或进行阶梯切割，为焊接粘附提供额外的表面积，有助于可靠创建侧面填角。有关其他详细信息，请参阅机械图。

7.4 器件功能模式

表 7-1. 功能表⁽¹⁾

输入			输出
A	B	C	Y
H	H	H	H
L	X	X	L
X	L	X	L
X	X	L	L

(1) H = 高压电平, L = 低压电平, X = 不用考虑

8 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

8.1 应用信息

在此应用中，该器件用于直接控制电机控制器的 RESET 引脚。要启用控制器，需要三个输入信号都处于高电平，并且在任何一个信号变为低电平时应禁用控制器。3 输入与门功能将三个单独的复位信号组合成一个低电平有效的复位信号。

8.2 典型应用




图 8-1. 典型应用原理图

8.2.1 设计要求

8.2.1.1 电源注意事项

确保所需电源电压在 *建议运行条件* 中规定的范围内。电源电压按照 *电气特性* 部分中所述设置器件的电气特性。

正电压电源必须能够提供的电流等于 SN74LVC11A-Q1 所有输出端拉出的总电流加上最大静态电源电流 I_{CC} （在 *电气特性* 中列出）以及开关所需的任何瞬态电流之和。逻辑器件只能拉出与正电源提供的大小相同的电流。确保不要超过 *绝对最大额定值* 中列出的通过 V_{CC} 的最大总电流。

地必须能够灌入的电流等于 SN74LVC11A-Q1 所有输出端灌入的总电流加上最大电源电流 I_{CC} （在 *电气特性* 中列出）以及开关所需的任何瞬态电流之和。逻辑器件只能灌入其所接的地可灌入的大小相同的电流。确保不要超过 *绝对最大额定值* 中列出的通过 GND 的最大总电流。

SN74LVC11A-Q1 可以驱动总电容小于或等于 50pF 的负载，同时仍满足所有数据表规格。可以施加更大的容性负载；但建议不要超过 50pF。

SN74LVC11A-Q1 可以驱动总电阻符合 $R_L \geq V_O/I_O$ 的负载，输出电压和电流在 *电气特性* 表中用 V_{OH} 和 V_{OL} 定义。在高电平状态下输出时，公式中的输出电压定义为测量的输出电压与 V_{CC} 引脚处的电源电压之间的差值。

总功耗可以使用 *CMOS 功耗与 Cpd 计算* 应用手册中提供的信息进行计算。

可以使用 *标准线性逻辑 (SLL) 封装和器件的热特性* 应用手册中提供的信息计算热增量。

小心

绝对最大额定值 中列出的最高结温 $T_{J(max)}$ 是防止损坏器件的附加限制。请勿违反 *绝对最大额定值* 中列出的任何值。提供这些限制是为了防止损坏器件。

8.2.1.2 输入注意事项

输入信号必须超过 $V_{IL(max)}$ 才能被视为逻辑低电平，超过 $V_{IH(min)}$ 才能被视为逻辑高电平。不要超过 *绝对最大额定值* 中的最大输入电压范围。

未使用的输入必须端接至 V_{CC} 或地。如果输入完全不使用，则可以直接端接未使用的输入，如果有时要使用输入，但并非始终使用，则可以使用上拉或下拉电阻器连接输入。上拉电阻用于默认高电平状态，下拉电阻用于默认低电平状态。控制器的驱动电流、进入 SN74LVC11A-Q1 的漏电流（如 *电气特性* 中所规定）以及所需输入转换率会限制电阻值。由于这些因素，通常使用 $10k\Omega$ 的电阻值。

SN74LVC11A-Q1 具有 CMOS 输入，因此需要进行快速输入转换才能正常工作，如 *建议运行条件* 表中所定义。缓慢的输入转换会导致振荡、额外的功耗以及器件可靠性下降。

有关此器件输入的其他信息，请参阅 *特性说明* 部分。

8.2.1.3 输出注意事项

正电源电压用于产生高电平输出电压。根据 *电气特性* 中 V_{OH} 规格所示，从输出端汲取电流将降低输出电压。接地电压用于产生输出低电平电压。根据 *电气特性* 中 V_{OL} 规格所示，向输出端灌入电流将提高输出电压。

可能处于相反状态的推挽输出始终不应直接连接在一起，即使时间很短也不例外。否则可能会导致电流过大并损坏器件。

同一器件内具有相同输入信号的两个通道可以并联，以获得额外的输出驱动强度。

未使用的输出可以保持悬空状态。不要将输出直接连接到 V_{CC} 或地。

有关此器件的输出其他信息，请参阅 *特性说明* 部分。

8.2.2 详细设计过程

1. 在 V_{CC} 至 GND 之间添加一个去耦电容器。此电容器需要在物理上靠近器件，在电气上靠近 V_{CC} 和 GND 引脚。*布局示例* 展示了示例布局。
2. 确保输出端的容性负载 $\leq 70pF$ 。这不是硬性限制；但是，根据设计，该限制将优化性能。这可以通过从 SN74LVC11A-Q1 向接收器件提供适当大小的短布线来实现。
3. 确保输出端的电阻负载大于 $(V_{CC} / I_{O(max)})\Omega$ ，以便不会超过 *绝对最大额定值* 中规定的最大输出电流。大多数 CMOS 输入具有以 $M\Omega$ 为单位的电阻负载；远大于前面计算的最小值。
4. 逻辑门很少关注散热问题；不过，可以使用应用报告 *CMOS 功耗与 Cpd 计算* 中提供的步骤计算功耗和热增量。

8.2.3 应用曲线




图 8-2. 典型应用时序图

8.3 电源相关建议

电源可以是 *建议运行条件* 中最小和最大电源电压额定值之间的任何电压。每个 V_{CC} 端子均应具有一个旁路电容器，以防止功率干扰。建议为该器件使用 $0.1\mu F$ 电容器。可以并联多个旁路电容器以抑制不同的噪声频率。 $0.1\mu F$ 和 $1\mu F$ 电容器通常并联使用。旁路电容器应安装在尽可能靠近电源端子的位置，以获得更佳效果，如 *布局示例* 所示。

8.4 布局

8.4.1 布局指南

使用多输入和多通道逻辑器件时，输入不得悬空。在许多情况下，未使用数字逻辑器件的功能或部分功能；例如，当仅使用三输入与门的两个输入时。此类未使用的输入引脚不得悬空，因为外部连接处的未定义电压会导致未定义的操作状态。数字逻辑器件的所有未使用输入必须连接到由输入电压规范定义的逻辑高电平电压或逻辑低电平电压，以防止其悬空。必须应用于任何特定未使用输入的逻辑电平取决于器件的功能。通常，输入连接到 GND 或 V_{CC} ，以对逻辑功能更有意义或更方便者为准。

8.4.2 布局示例




图 8-3. SN74LVC11A-Q1 示例布局

9 器件和文档支持

TI 提供广泛的开发工具。下面列出了用于评估器件性能、生成代码和开发解决方案的工具和软件。

9.1 文档支持

9.1.1 相关文档

请参阅以下相关文档：

- 德州仪器 (TI), [CMOS 功耗与 Cpd 计算 应用手册](#)
- 德州仪器 (TI), [使用逻辑器件进行设计 应用手册](#)
- 德州仪器 (TI), [标准线性和逻辑 \(SLL\) 封装和器件的热特性 应用手册](#)
- 德州仪器 (TI), [CMOS 输入缓慢或悬空的影响 应用手册](#)

9.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](https://www.ti.com) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

9.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

9.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision A (February 2024) to Revision B (May 2024) Page

- 向 [封装信息表](#)、[引脚配置和功能](#) 部分以及 [热性能信息表](#) 中添加了 D 封装..... 1
- 将“特性”部分的工作电压范围从 1.2V 更新为 1.1V，并删除了 [说明](#) 部分的注释..... 1

Changes from Revision * (August 2023) to Revision A (February 2024) Page

- 将状态从 [预告信息](#) 更改为 [量产数据](#) 1

11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件的最新可用数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
PCLVC11AWBQARQ1	ACTIVE	WQFN	BQA	14	3000	TBD	Call TI	Call TI	-40 to 125		Samples
SN74LVC11ADRQ1	ACTIVE	SOIC	D	14	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LVC11AQ	Samples
SN74LVC11APWRQ1	ACTIVE	TSSOP	PW	14	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LVC11AQ	Samples
SN74LVC11AWBQARQ1	ACTIVE	WQFN	BQA	14	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LVC11Q	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSELETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "-" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and

continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF SN74LVC11A-Q1 :

- Catalog : [SN74LVC11A](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74LVC11ADRQ1	SOIC	D	14	3000	330.0	12.4	3.75	3.75	1.15	8.0	12.0	Q1
SN74LVC11APWRQ1	TSSOP	PW	14	3000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74LVC11AWBQARQ1	WQFN	BQA	14	3000	180.0	12.4	2.8	3.3	1.1	4.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74LVC11ADRQ1	SOIC	D	14	3000	340.5	336.1	32.0
SN74LVC11APWRQ1	TSSOP	PW	14	3000	356.0	356.0	35.0
SN74LVC11AWBQARQ1	WQFN	BQA	14	3000	210.0	185.0	35.0

D0014A



PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4220718/A 09/2016

NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.

EXAMPLE BOARD LAYOUT

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
SCALE:8X



SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:8X

4220718/A 09/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW


BQA 14

WQFN - 0.8 mm max height

2.5 x 3, 0.5 mm pitch


PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4227145/A


BQA0014B



PACKAGE OUTLINE

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4227062/B 09/2021

NOTES:



1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

BQA0014B

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4227062/B 09/2021

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

BQA0014B

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 MM THICK STENCIL
SCALE: 20X

EXPOSED PAD 15
87% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE

4227062/B 09/2021

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

PW0014A



PACKAGE OUTLINE
TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4220202/B 12/2023

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT


PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



4220202/B 12/2023

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024，德州仪器 (TI) 公司