


SN74LVC2G101-Q1 具有可配置多功能门控时钟的汽车级双通道 D 型触发器

1 特性

- 符合面向汽车应用的 AEC-Q100 标准：
 - 器件温度等级 1：-40°C 至 +125°C
 - 器件 HBM ESD 分类等级 2
 - 器件 CDM ESD 分类等级 C4B
- 工作电压范围为 1.1V 至 3.6V
- 耐过压输入支持高达 5.5V 的电压（独立于 V_{CC} ）
- 支持局部关断以及后驱动保护 (I_{off})
- 高推挽输出驱动强度：
 - 在 3.3V 时为 $\pm 24\text{mA}$
 - 在 2.3V 时为 $\pm 8\text{mA}$
 - 在 1.65V 时为 $\pm 4\text{mA}$
- 电源为 4.5V 时的最大传播延迟为在 3.3V 电源电压下为 7ns
- 闩锁性能超过 100mA，符合 JESD78 和 AEC-Q100-004 规范

2 应用

- 将瞬时开关转换为拨动开关
- 二等分或四等分时钟信号



功能图

3 说明

SN74LVC2G101-Q1 包含两个独立的 D 型触发器。每个通道都有数据 (D)、清零 ($\overline{\text{CLR}}$) 和时钟 (CLKA、CLKB、CLKC、CLKD) 输入以及非反相输出 (Q)。时钟输入可配置用于各种应用，允许配置为 2 输入与门、或门、与非门、或非门、异或门、异或非门以及 1 输入反相或同相工作模式。所有输入均包括施密特触发架构。

封装信息

器件型号 ⁽¹⁾	封装	封装尺寸 ⁽²⁾	本体尺寸 (标称值) ⁽³⁾
SN74LVC2G101-Q1	BQB (WQFN, 16)	3.5mm × 2.5mm	3.5mm × 2.5mm
	PW (TSSOP, 16) ⁽⁴⁾	5mm × 6.4mm	5mm × 4.4mm

- 有关更多信息，请参阅节 11。
- 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)
- 本体尺寸 (长 × 宽) 为标称值，不包括引脚。
- 预发布封装。



内容

1 特性	1	7.2 功能方框图.....	13
2 应用	1	7.3 特性说明.....	14
3 说明	1	7.4 器件功能模式.....	14
4 引脚配置和功能	3	8 应用和实施	16
5 规格	4	8.1 应用信息.....	16
5.1 绝对最大额定值.....	4	8.2 典型应用.....	16
5.2 ESD 等级.....	4	8.3 电源相关建议.....	18
5.3 建议运行条件.....	4	8.4 布局.....	18
5.4 热性能信息.....	5	9 器件和文档支持	20
5.5 电气特性.....	5	9.1 文档支持.....	20
5.6 时序特性.....	6	9.2 接收文档更新通知.....	20
5.7 开关特性.....	8	9.3 支持资源.....	20
5.8 噪声特性.....	8	9.4 商标.....	20
5.9 典型特性.....	9	9.5 静电放电警告.....	20
6 参数测量信息	11	9.6 术语表.....	20
7 详细说明	13	10 修订历史记录	20
7.1 概述.....	13	11 机械、封装和可订购信息	20

4 引脚配置和功能




图 4-1. BQB 封装，16 引脚 WQFN (顶视图)




图 4-2. PW 封装，16 引脚 TSSOP (预发布) (顶视图)

表 4-1. 引脚功能

引脚		类型 ⁽¹⁾	说明
名称	编号		
CLR1	1	I	通道 1, 清零, 低电平有效
CLKA1	2	I	通道 1, 时钟输入 A
CLKB1	3	I	通道 1, 时钟输入 B
CLKC1	4	I	通道 1, 时钟输入 C
CLKD1	5	I	通道 1, 时钟输入 D
Q1	6	O	通道 1, 非反相输出
D1	7	I	通道 1, 数据输入
GND	8	G	接地
D2	9	I	通道 2, 数据输入
Q2	10	O	通道 2, 非反相输出
CLKD2	11	I	通道 2, 时钟输入 D
CLKC2	12	I	通道 2, 时钟输入 C
CLKB2	13	I	通道 2, 时钟输入 B
CLKA2	14	I	通道 2, 时钟输入 A
CLR2	15	I	通道 2, 清零, 低电平有效
V _{CC}	16	P	正电源
散热焊盘 ⁽²⁾		—	散热焊盘可连接到 GND 或悬空。请勿连接到任何其他信号或电源。

(1) I = 输入, O = 输出, I/O = 输入或输出, G = 地, P = 电源。

(2) 仅限 BQB 封装

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

		最小值	最大值	单位
V _{CC}	电源电压范围	-0.5	6.5	V
V _I	输入电压范围 ⁽²⁾	-0.5	6.5	V
V _O	输出电压范围 ⁽²⁾	-0.5	V _{CC} + 0.5	V
I _{IK}	输入钳位电流	V _I < 0V		-50 mA
I _{OK}	输出钳位电流	V _O < 0V		-50 mA
I _O	持续输出电流			±50 mA
通过 V _{CC} 或 GND 的持续电流				±100 mA
T _J	结温			150 °C
T _{stg}	贮存温度	-65	150	°C

- (1) 超出绝对最大额定值运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果在建议运行条件之外但在绝对最大额定值范围内短暂运行，器件可能不会受到损坏，但可能无法完全正常工作。以这种方式运行器件可能会影响器件的可靠性、功能和性能，并缩短器件寿命。
- (2) 如果遵守输入和输出电流额定值，输入和输出电压可超过额定值。

5.2 ESD 等级

			值	单位
V _(ESD)	静电放电	人体放电模型 (HBM), 符合 AEC Q100-002 HBM ESD 分类等级 2 ⁽¹⁾	±2000	V
		充电器件模型 (CDM), 符合 AEC Q100-011 CDM ESD 分类等级 C4B	±1000	

- (1) AEC Q100-002 指示 HBM 应力测试应当符合 ANSI/ESDA/JEDEC JS-001 规范。

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

			最小值	最大值	单位
V _{CC}	电源电压	运行	1.1	3.6	V
V _I	输入电压		0	5.5	V
V _O	输出电压	高电平或低电平状态	0	V _{CC}	V
I _{OH}	高电平输出电流	V _{CC} = 1.8V			-4
		V _{CC} = 2.3V			-8
		V _{CC} = 2.7V			-12
		V _{CC} = 3V			-24
I _{OL}	低电平输出电流	V _{CC} = 1.8V			4
		V _{CC} = 2.3V			8
		V _{CC} = 2.7V			12
		V _{CC} = 3V			24
Δt/Δv	输入转换上升或下降速率				10 ns/V
T _A	自然通风条件下的工作温度范围		-40	125	°C

5.4 热性能信息

封装	引脚	热性能指标 ⁽¹⁾						单位
		R _{θJA}	R _{θJC(top)}	R _{θJB}	Ψ _{JT}	Ψ _{JB}	R _{θJC(bot)}	
PW (TSSOP)	16	141.8	74	87.1	22.3	86.6	-	°C/W
BQB (WQFN)	16	98.8	94.3	67.6	15.4	67.6	46.2	°C/W

(1) 有关新旧热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用手册。

5.5 电气特性

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数	测试条件	V _{CC}	-40°C 至 125°C			单位
			最小值	典型值	最大值	
V _{T+}	正向输入阈值电压	1.1V	0.5	0.64	0.8	V
		1.2V	0.53	0.72	0.9	V
		1.5V	0.7	0.86	1.11	V
		1.65V	0.4	0.93	1.3	V
		1.95V	0.6	1.07	1.5	V
		2.3V	0.8	1.22	1.7	V
		2.5V	0.8	1.3	1.7	V
		2.7V	0.8	1.38	2	V
		3V	0.9	1.5	2	V
		3.6V	1.1	1.76	2	V
V _{T-}	负向输入阈值电压	1.1V	0.2	0.31	0.6	V
		1.2V	0.26	0.46	0.65	V
		1.5V	0.34	0.42	0.75	V
		1.65V	0.2	0.47	0.9	V
		1.95V	0.3	0.56	1	V
		2.3V	0.4	0.68	1.2	V
		2.5V	0.4	0.74	1.2	V
		2.7V	0.4	0.81	1.4	V
		3V	0.6	0.91	1.5	V
		3.6V	0.8	1.1	1.7	V
ΔV _T	迟滞 (V _{T+} - V _{T-})	1.1V	0.07	0.34	0.53	V
		1.2V	0.08	0.31	0.54	V
		1.5V	0.18	0.43	0.60	V
		1.65V	0.1	0.46	1.2	V
		1.95V	0.2	0.51	1.3	V
		2.3V	0.3	0.54	1.3	V
		2.5V	0.3	0.56	1.3	V
		2.7V	0.3	0.58	1.1	V
		3V	0.3	0.6	1.2	V
		3.6V	0.3	0.66	1.2	V
V _{OH}	I _{OH} = -100 μA	1.1V 至 3.6V	V _{CC} - 0.2	V _{CC} - 0.01		V
V _{OH}	I _{OH} = -4mA	1.65V	1.2			V
V _{OH}	I _{OH} = -8mA	2.3V	1.75			V

5.5 电气特性 (续)

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数	测试条件	V _{CC}	-40°C 至 125°C			单位
			最小值	典型值	最大值	
V _{OH}	I _{OH} = -12mA	2.7V	2.2			V
V _{OH}		3V	2.4			V
V _{OH}	I _{OH} = -24mA	3V	2.2			V
V _{OL}	I _{OL} = 100 μA	1.1V 至 3.6V	0.01 0.2			V
V _{OL}	I _{OL} = 4mA	1.65V	0.45			V
V _{OL}	I _{OL} = 8mA	2.3V	0.7			V
V _{OL}	I _{OL} = 12mA	2.7V	0.4			V
V _{OL}	I _{OL} = 24mA	3V	0.55			V
I _I	V _I = V _{CC} 或 GND	3.6V	±5			μA
I _{off}	V _I 或 V _O = V _{CC}	0V	±10			μA
I _{CC}	V _I = V _{CC} 或 GND, I _O = 0	3.6V	40			μA
Δ I _{CC}	一个输入电压为 V _{CC} 至 0.6V, 其他输入电压为 V _{CC} 或 GND	2.7V 至 3.6V	5000			μA
C _I	V _I = V _{CC} 或 GND	3.3V	4.9			pF
C _O	V _O = V _{CC} 或 GND	3.3V	6.3			pF
C _{PD}	f = 10MHz	1.8V	12			pF
C _{PD}	f = 10MHz	2.5V	15			pF
C _{PD}	f = 10MHz	3.3V	17			pF

5.6 时序特性

在自然通风条件下的建议运行温度范围内测得 (除非另有说明)

参数	说明	条件	V _{CC}	-40°C 至 125°C		单位
				最小值	最大值	
f _{clock}	时钟频率		1.2V ± 0.1V	10		MHz
			1.5V ± 0.15V	40		
f _{clock}	时钟频率		1.8V ± 0.15V	70		MHz
			2.5V ± 0.2V	150		
			3.3V ± 0.3V	160		
t _w	脉冲持续时间	CL \bar{R} 为低电平	1.2V ± 0.1V	4.3		ns
			1.5V ± 0.15V	1.6		
		CLK	1.2V ± 0.1V	7		
			1.5V ± 0.15V	2.8		
t _w	脉冲持续时间	CL \bar{R} 为低电平	1.8V ± 0.15V	4.1		ns
			2.5V ± 0.2V	3.3		
			3.3V ± 0.3V	3.3		
		CLK	1.8V ± 0.15V	4.1		
			2.5V ± 0.2V	3.3		
			3.3V ± 0.3V	3.3		
t _{SU}	CLK ↑ 前的建立时间	相对于 CLKx 引脚的 D 输入引脚	1.2V ± 0.1V	3.9		ns
			1.5V ± 0.15V	2.5		
		CL \bar{R} 无效	1.2V ± 0.1V	11.6		
			1.5V ± 0.15V	8.8		

5.6 时序特性 (续)

在自然通风条件下的建议运行温度范围内测得 (除非另有说明)

参数	说明	条件	V _{CC}	-40°C 至 125°C		单位
				最小值	最大值	
t _{SU}	CLK _x 前的建立时间	相对于 CLK _x 引脚的 D 输入引脚	1.8V ± 0.15V	3.6		ns
			2.5V ± 0.2V	2.3		
			3.3V ± 0.3V	2.3		
		CLR 无效	1.8V ± 0.15V	4.3		
			2.5V ± 0.2V	2.5		
			3.3V ± 0.3V	2.3		
t _{CLKA_SU}	CLK _x 输入之间的建立时间	相对于 CLKB、CLKC 和 CLKD 引脚的 CLKA 输入引脚	1.2V ± 0.1V	21		ns
t _{CLKA_SU}	CLK _x 输入之间的建立时间	相对于 CLKB、CLKC 和 CLKD 引脚的 CLKA 输入引脚	1.5V ± 0.15V	9.7		ns
t _{CLKA_SU}	CLK _x 输入之间的建立时间	相对于 CLKB、CLKC 和 CLKD 引脚的 CLKA 输入引脚	1.8V ± 0.15V	21		ns
t _{CLKA_SU}	CLK _x 输入之间的建立时间	相对于 CLKB、CLKC 和 CLKD 引脚的 CLKA 输入引脚	2.5V ± 0.2V	9.8		ns
t _{CLKA_SU}	CLK _x 输入之间的建立时间	相对于 CLKB、CLKC 和 CLKD 引脚的 CLKA 输入引脚	3.3V ± 0.3V	21		ns
t _{CLKB_SU}	CLK _x 输入之间的建立时间	相对于 CLKA、CLKC 和 CLKD 引脚的 CLKB 输入引脚	1.2V ± 0.1V	9.8		ns
t _{CLKB_SU}	CLK _x 输入之间的建立时间	相对于 CLKA、CLKC 和 CLKD 引脚的 CLKB 输入引脚	1.5V ± 0.15V	15		ns
t _{CLKB_SU}	CLK _x 输入之间的建立时间	相对于 CLKA、CLKC 和 CLKD 引脚的 CLKB 输入引脚	1.8V ± 0.15V	7.8		ns
t _{CLKB_SU}	CLK _x 输入之间的建立时间	相对于 CLKA、CLKC 和 CLKD 引脚的 CLKB 输入引脚	2.5V ± 0.2V	7		ns
t _{CLKB_SU}	CLK _x 输入之间的建立时间	相对于 CLKA、CLKC 和 CLKD 引脚的 CLKB 输入引脚	3.3V ± 0.3V	5.1		ns
t _{CLKC_SU}	CLK _x 输入之间的建立时间	相对于 CLKA、CLKB 和 CLKD 引脚的 CLKC 输入引脚	1.2V ± 0.1V	5.1		ns
t _{CLKC_SU}	CLK _x 输入之间的建立时间	相对于 CLKA、CLKB 和 CLKD 引脚的 CLKC 输入引脚	1.5V ± 0.15V	7		ns
t _{CLKC_SU}	CLK _x 输入之间的建立时间	相对于 CLKA、CLKB 和 CLKD 引脚的 CLKC 输入引脚	1.8V ± 0.15V	5		ns
t _{CLKC_SU}	CLK _x 输入之间的建立时间	相对于 CLKA、CLKB 和 CLKD 引脚的 CLKC 输入引脚	2.5V ± 0.2V	5		ns
t _{CLKC_SU}	CLK _x 输入之间的建立时间	相对于 CLKA、CLKB 和 CLKD 引脚的 CLKC 输入引脚	3.3V ± 0.3V	7		ns
t _{CLKD_SU}	CLK _x 输入之间的建立时间	相对于 CLKA、CLKB 和 CLKC 引脚的 CLKD 输入引脚	1.2V ± 0.1V	5		ns
t _{CLKD_SU}	CLK _x 输入之间的建立时间	相对于 CLKA、CLKB 和 CLKC 引脚的 CLKD 输入引脚	1.5V ± 0.15V	5		ns
t _{CLKD_SU}	CLK _x 输入之间的建立时间	相对于 CLKA、CLKB 和 CLKC 引脚的 CLKD 输入引脚	1.8V ± 0.15V	5.4		ns
t _{CLKD_SU}	CLK _x 输入之间的建立时间	相对于 CLKA、CLKB 和 CLKC 引脚的 CLKD 输入引脚	2.5V ± 0.2V	3.9		ns
t _{CLKD_SU}	CLK _x 输入之间的建立时间	相对于 CLKA、CLKB 和 CLKC 引脚的 CLKD 输入引脚	3.3V ± 0.3V	3.9		ns

5.6 时序特性 (续)

在自然通风条件下的建议运行温度范围内测得 (除非另有说明)

参数	说明	条件	V _{CC}	-40°C 至 125°C		单位
				最小值	最大值	
t _H	保持时间, CLK ↑ 后的数据	相对于 CLKx 引脚的 D 输入引脚	1.2V ± 0.1V	10		ns
			1.5V ± 0.15V	4		
t _H	保持时间, CLK ↑ 后的数据	相对于 CLKx 引脚的 D 输入引脚	1.8V ± 0.15V	2.8		ns
			2.5V ± 0.2V	2.3		
			3.3V ± 0.3V	2.3		

5.7 开关特性

在自然通风条件下的工作温度范围内; 典型值在 T_A = 25°C 时测得 (除非另有说明)。请参阅参数测量信息

参数	从 (输入)	到 (输出)	负载电容	V _{CC}	-40°C 至 125°C			单位
					最小值	典型值	最大值	
t _{pd}	CLK	Q	C _L = 15pF	1.2V ± 0.1V	17.7	33	ns	
t _{pd}	CLK	Q	C _L = 15pF	1.5V ± 0.12V	9.9	18	ns	
t _{pd}	CLK	Q	C _L = 30pF	1.8V ± 0.15V	7.7	13	ns	
t _{pd}	CLK	Q	C _L = 30pF	2.5V ± 0.2V	5.1	8	ns	
t _{pd}	CLK	Q	C _L = 50pF	2.7V	5	8	ns	
t _{pd}	CLK	Q	C _L = 50pF	3.3V ± 0.3V	4.7	7	ns	
t _{pd}	CLR	Q	C _L = 15pF	1.2V ± 0.1V	29.8	51	ns	
t _{pd}	CLR	Q	C _L = 15pF	1.5V ± 0.12V	11.8	19	ns	
t _{pd}	CLR	Q	C _L = 30pF	1.8V ± 0.15V	8.5	14	ns	
t _{pd}	CLR	Q	C _L = 30pF	2.5V ± 0.2V	5.7	10	ns	
t _{pd}	CLR	Q	C _L = 50pF	2.7V	5.5	9	ns	
t _{pd}	CLR	Q	C _L = 50pF	3.3V ± 0.3V	5.2	9	ns	
t _{sk(o)}				3.3V ± 0.3V		1	ns	

5.8 噪声特性

V_{CC} = 3.3V, CL = 50pF, TA = 25°C

参数	说明	最小值	典型值	最大值	单位
V _{OL(P)}	安静输出, 最大动态 V _{OL}			0.8	V
V _{OL(V)}	安静输出, 最小动态 V _{OL}	-0.8	-0.3		V
V _{OH(V)}	安静输出, 最小动态 V _{OH}	2.2	3.3		V
V _{IH(D)}	高电平动态输入电压	2.0			V
V _{IL(D)}	低电平动态输入电压			0.8	V

5.9 典型特性

$T_A = 25^\circ\text{C}$ (除非另有说明)




图 5-1. 电源电压两端的电源电流




图 5-2. 高电平状态下输出电压与电流间的关系




图 5-3. 低电平状态下输出电压与电流间的关系




图 5-4. 高电平状态下输出电压与电流间的关系 (5V 电源)




图 5-5. 低电平状态下输出电压与电流间的关系 (5V 电源)




图 5-6. 高电平状态下输出电压与电流间的关系 (3.3V 电源)

5.9 典型特性 (续)

$T_A = 25^\circ\text{C}$ (除非另有说明)




图 5-7. 低电平状态下输出电压与电流间的关系 (3.3V 电源)




图 5-8. 高电平状态下输出电压与电流间的关系 (2.5V 电源)




图 5-9. 低电平状态下输出电压与电流间的关系 (2.5V 电源)




图 5-10. 高电平状态下输出电压与电流间的关系 (1.8V 电源)




图 5-11. 低电平状态下输出电压与电流间的关系 (1.8V 电源)


6 参数测量信息

对于下表中列出的示例，波形之间的相位关系是任意选择的。所有输入脉冲均由具有以下特性的发生器提供：
 $PRR \leq 1\text{MHz}$ ， $Z_O = 50\Omega$ ， $t_f \leq 2.5\text{ns}$ 。

对于时钟输入， f_{max} 是在输入占空比为 50% 时测量的。

输出单独测量，每次测量一个输入转换。

V_{CC}	V_t	R_L	C_L	ΔV
$1.2\text{V} \pm 0.1\text{V}$	$V_{CC}/2$	$2\text{k}\Omega$	15pF	0.1V
$1.5\text{V} \pm 0.12\text{V}$	$V_{CC}/2$	$2\text{k}\Omega$	15pF	0.1V
$1.8\text{V} \pm 0.15\text{V}$	$V_{CC}/2$	$1\text{k}\Omega$	30pF	0.15V
$2.5\text{V} \pm 0.2\text{V}$	$V_{CC}/2$	500Ω	30pF	0.15V
2.7V	1.5V	500Ω	50pF	0.3V
$3.3\text{V} \pm 0.3\text{V}$	1.5V	500Ω	50pF	0.3V



(1) C_L 包括探头和测试夹具电容。

图 6-1. 推挽输出的负载电路




图 6-3. 电压波形，设置和保持时间






图 6-2. 电压波形，脉冲持续时间



(1) t_{PLH} 和 t_{PHL} 之间的较大者与 t_{pd} 相同。

图 6-4. 电压波形传播延迟



(1) t_r 和 t_f 之间的较大值与 t_f 相同。

图 6-5. 电压波形，输入和输出转换时间

7 详细说明

7.1 概述

SN74LVC2G101-Q1 包含两个独立的 D 型触发器。每个通道都有单独的数据 (D) 和异步低电平有效清零 ($\overline{\text{CLR}}$) 输入、输出 (Q) 以及可配置的时钟输入 (CLKA、CLKB、CLKC、CLKD)。时钟输入利用组合逻辑来提供各种可能的逻辑组合，包括常见的 2 输入逻辑门以及反相和同相配置。

7.2 功能方框图




图 7-1. 每通道




图 7-2. 可配置逻辑器件




图 7-3. 2 输入与门配置




图 7-4. 2 输入与非门配置




图 7-5. 2 输入或门配置




图 7-6. 2 输入或非门配置




图 7-7.2 输入异或门配置




图 7-8.2 输入异或非门配置

7.3 特性说明

7.3.1 平衡 CMOS 推挽式输出

该器件包括平衡 CMOS 推挽输出。术语平衡表示器件可以灌入和拉出相似的电流。此器件的驱动能力可能在轻负载时产生快速边缘，因此应考虑布线和负载条件以防止振铃。此外，该器件的输出能够驱动的电流比此器件能够承受的电流更大，而不会损坏器件。务必限制器件的输出功率，以避免因过流而损坏器件。必须始终遵守绝对最大额定值中规定的电气和热限值。

未使用的推挽 CMOS 输出必须保持断开状态。

7.3.2 CMOS 施密特触发输入

此器件包括具有施密特触发架构的输入。这些输入为高阻抗，通常建模为从输入到接地的电阻器并与输入电容并联，如电气特性表中所示。最坏情况下的电阻是根据绝对最大额定值表中给出的最大输入电压和电气特性表中给出的最大输入漏电流，使用欧姆定律 ($R = V \div I$) 计算得出的。

施密特触发输入架构可提供由电气特性表中的 ΔV_T 定义的迟滞，因而此器件能够很好地耐受慢速或高噪声输入。虽然输入的驱动速度可能比标准 CMOS 输入慢得多，但仍建议正确端接未使用的输入。用缓慢的转换信号驱动输入会增加器件的动态电流消耗。有关施密特触发输入的更多信息，请参阅 [了解施密特触发](#)。

7.4 器件功能模式

表 7-1. 触发器功能表

输入 ⁽¹⁾			输出 ⁽²⁾
CLR	CLK ⁽³⁾	D	Q
L	X	X	L
H	L、H、↓	X	Q ₀
H	↑	L	L
H	↑	H	H

- (1) L = 输入低电平，H = 输入高电平，↑ = 输入从低电平转换到高电平，↓ = 输入从高电平转换到低电平，X = 不用考虑
- (2) L = 输出低电平，H = 输出高电平，Q₀ = 上一状态
- (3) 内部触发器输入，在功能方框图中表示为 Y

表 7-2. 组合逻辑功能表

输入				输出
A	B	C	D	Y
L	L	L	L	L
L	L	L	H	H
L	L	H	L	L

表 7-2. 组合逻辑功能表 (续)

输入				输出
A	B	C	D	Y
L	L	H	H	H
L	H	L	L	L
L	H	L	H	H
L	H	H	L	H
L	H	H	H	L
H	L	L	L	H
H	L	L	H	L
H	L	H	L	L
H	L	H	H	H
H	H	L	L	H
H	H	L	H	L
H	H	H	L	H
H	H	H	H	L

8 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

8.1 应用信息

在该应用中，SN74LVC2G101-Q1 用于读取两个不同的高电平有效故障信号 (FAULT1、FAULT2)，并在布尔逻辑 “FAULT1 OR FAULT2” 具有上升沿时将输出信号 (锁存故障) 锁存为高电平。

上电时，触发器的初始状态是未知的。要为其提供一个定义的零状态，可通过向清零 ($\overline{\text{CLR}}$) 输入施加低电平信号来清除器件。

8.2 典型应用




图 8-1. 典型应用框图

8.2.1 设计要求

8.2.1.1 电源注意事项

确保所需电源电压在 *建议运行条件* 中规定的范围内。电源电压按照 *电气特性* 部分中所述设置器件的电气特性。

正电压电源必须能够提供的电流等于 SN74LVC2G101-Q1 所有输出端拉出的总电流加上最大静态电源电流 I_{CC} (在 *电气特性* 中列出) 以及开关所需的任何瞬态电流之和。逻辑器件只能拉出与正电源提供的大小相同的电流。确保不要超过 *绝对最大额定值* 中列出的通过 V_{CC} 的最大总电流。

地必须能够灌入的电流等于 SN74LVC2G101-Q1 所有输出端灌入的总电流加上最大电源电流 I_{CC} (在 *电气特性* 中列出) 以及开关所需的任何瞬态电流之和。逻辑器件只能灌入其所接的地可灌入的大小相同的电流。确保不要超过 *绝对最大额定值* 中列出的通过 GND 的最大总电流。

SN74LVC2G101-Q1 可以驱动总电容小于或等于 50pF 的负载，同时仍满足所有数据表规格。可以施加更大的容性负载；但建议不要超过 50pF。

SN74LVC2G101-Q1 可以驱动由 $R_L \geq V_O/I_O$ 描述的总电阻负载，输出电压和电流在 *电气特性* 表中用 V_{OH} 和 V_{OL} 定义。在高电平状态下输出时，公式中的输出电压定义为测量的输出电压与 V_{CC} 引脚处的电源电压之间的差值。

总功耗可以使用 *CMOS 功耗与 Cpd 计算* 中提供的信息进行计算。

可以使用 *标准线性和逻辑 (SLL) 封装和器件的热特性* 中提供的信息计算热增量。

小心

绝对最大额定值中列出的最高结温 $T_{J(max)}$ 是防止损坏器件的附加限制。请勿违反绝对最大额定值中列出的任何值。提供这些限制是为了防止损坏器件。

8.2.1.2 输入注意事项

输入信号必须超过 $V_{t(min)}$ 才能被视为逻辑低电平，超过 $V_{t(max)}$ 才能被视为逻辑高电平。不要超过绝对最大额定值中的最大输入电压范围。

未使用的输入必须端接至 V_{CC} 或地。如果输入完全不使用，则可以直接端接未使用的输入，如果有时要使用输入，但并非始终使用，则可以使用上拉或下拉电阻器连接输入。上拉电阻用于默认高电平状态，下拉电阻用于默认低电平状态。控制器的驱动电流、进入 SN74LVC2G101-Q1 的漏电流（如电气特性中所规定）以及所需输入转换率会限制电阻大小。由于这些因素，通常使用 $10k\Omega$ 的电阻值。

SN74LVC2G101-Q1 由于具有施密特触发输入，因而没有输入信号转换速率要求。

具有施密特触发输入的另一个优势是能够抑制噪声。振幅足够大的噪声仍然会导致问题。要了解过大噪声的具体值，请参考电气特性中的 $\Delta V_{T(min)}$ 。此迟滞值将提供峰峰值限制。

与标准 CMOS 输入不同，施密特触发输入可以保持在任何有效值，而不会导致功耗大幅增加。将输入保持在 V_{CC} 或地以外的值所导致的典型附加电流绘制在典型特性中。

有关此器件输入的更多信息，请参阅特性说明部分。

8.2.1.3 输出注意事项

正电源电压用于产生高电平电压输出。根据电气特性中 V_{OH} 规格所示，从输出端汲取电流将降低输出电压。接地电压用于产生输出低电平电压。根据电气特性中 V_{OL} 规范的规定，向输出端灌入电流将提高输出电压。

可能处于相反状态的推挽输出始终不应直接连接在一起，即使时间很短也不例外。否则可能会导致电流过大并损坏器件。

同一器件内具有相同输入信号的两个通道可以并联，以获得额外的输出驱动强度。

未使用的输出可以保持悬空状态。不要将输出直接连接到 V_{CC} 或地。

有关此器件的输出的附加信息，请参阅特性描述部分。

8.2.2 详细设计过程

1. 在 V_{CC} 至 GND 之间添加一个去耦电容器。此电容器需要在物理上靠近器件，在电气上靠近 V_{CC} 和 GND 引脚。布局部分中展示了示例布局。
2. 确保输出端的容性负载 $\leq 50pF$ 。这不是硬性限制；但是，根据设计，该限制将优化性能。这可以通过从 SN74LVC2G101-Q1 向一个或多个接收器件提供适当大小的短布线来实现。
3. 确保输出端的电阻负载大于 $(V_{CC}/I_{O(max)})\Omega$ 。这可防止超出绝对最大额定值中的最大输出电流。大多数 CMOS 输入具有以 $M\Omega$ 为单位的电阻负载；远大于之前计算的最小值。
4. 逻辑门很少关注热问题；然而，可以使用应用报告 CMOS 功耗与 Cpd 计算中提供的步骤计算功耗和热增量。

8.2.3 参考资料




图 8-2. 应用时序图

8.3 电源相关建议

电源可以是 *建议运行条件* 中所列最小和最大电源电压额定值之间的任何电压。

在启动期间，电源应在 *建议运行条件* 表中提供的上电斜升速率范围内斜升。

每个 V_{CC} 端子均应具有良好的旁路电容器，以防止功率干扰。对于 SN74LVC2G101-Q1，建议使用 $0.1 \mu F$ 旁路电容器。要抑制不同的噪声频率，请并联多个旁路电容器。值为 $0.1 \mu F$ 和 $1 \mu F$ 的电容器通常并联使用。

8.4 布局

8.4.1 布局指南

- 旁路电容器的放置
 - 靠近器件的正电源端子放置
 - 提供电气短接地返回路径
 - 使用宽布线以最大限度减小阻抗
 - 尽可能将器件、电容器和布线保持在电路板的同一面
- 信号布线几何形状
 - 8mil 至 12mil 布线宽度
 - 布线长度小于 12cm 可最大限度减轻传输线路影响
 - 避免信号布线出现 90° 角
 - 在信号布线下方使用不间断的接地平面
 - 对信号布线周围的区域进行泛洪填充
 - 对于长度超过 12cm 的布线
 - 使用阻抗受控的布线
 - 在输出端附近使用串联阻尼电阻进行源端接
 - 避免分支；对必须单独分支的信号进行缓冲

8.4.2 布局示例




图 8-3. 可改善信号完整性的布线转角示例




图 8-4. TSSOP 和类似封装的旁路电容器放置示例




图 8-5. WQFN 和类似封装的旁路电容器放置示例




图 8-6. SOT、SC70 和类似封装的旁路电容器放置示例




图 8-7. 可改善信号完整性的阻尼电阻放置示例

9 器件和文档支持

TI 提供广泛的开发工具。下面列出了用于评估器件性能、生成代码和开发解决方案的工具和软件。

9.1 文档支持

9.1.1 相关文档

请参阅以下相关文档：

- 德州仪器 (TI), [CMOS 功耗与 Cpd 计算应用手册](#)
- 德州仪器 (TI), [使用逻辑器件进行设计应用手册](#)
- 德州仪器 (TI), [标准线性和逻辑 \(SLL\) 封装和器件的热特性应用手册](#)
- 德州仪器 (TI), [CMOS 输入缓慢或悬空的影响应用手册](#)

9.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](https://www.ti.com) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

9.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

9.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

日期	修订版本	说明
2024 年 6 月	*	初始发行版

11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件的最新可用数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
CLVC2G101WBQBRQ1	ACTIVE	WQFN	BQB	16	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2G101Q	Samples
SN74LVC2G101PWRQ1	ACTIVE	TSSOP	PW	16	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LC2G11Q	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF SN74LVC2G101-Q1 :

- Catalog : [SN74LVC2G101](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
CLVC2G101WBQBRQ1	WQFN	BQB	16	3000	180.0	12.4	2.8	3.8	1.2	4.0	12.0	Q1
SN74LVC2G101PWRQ1	TSSOP	PW	16	3000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
CLVC2G101WBQBRQ1	WQFN	BQB	16	3000	210.0	185.0	35.0
SN74LVC2G101PWRQ1	TSSOP	PW	16	3000	353.0	353.0	32.0



4220204/A 02/2017

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT

PW0016A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



SOLDER MASK DETAILS

4220204/A 02/2017

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0016A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220204/A 02/2017

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW

BQB 16

WQFN - 0.8 mm max height


2.5 x 3.5, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.




4226161/A



4226135/A 08/2020

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.



4226135/A 08/2020

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.



SOLDER PASTE EXAMPLE
 BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
 85% PRINTED COVERAGE BY AREA
 SCALE: 20X

4226135/A 08/2020

NOTES: (continued)

- 6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2024，德州仪器 (TI) 公司