


TDEL3G511-Q1 汽车 三路上升沿延迟元件

1 特性

- 符合面向汽车应用的 AEC-Q100 标准：
 - 器件温度等级 1：-40°C 至 +125°C
 - 器件 HBM ESD 分类等级 2
 - 器件 CDM ESD 分类等级 C4B
- 1% 典型值，10% 最大延迟变化
- 预配置的数字时序 - 无需外部时序分量
- 1.65V 至 5.5V 的宽工作范围
- I/O 钳位二极管可以防止过压和欠压瞬态
- 所有输入均采用施密特触发架构

2 应用

- 延迟信号的上升沿
- 延长短的低电平有效脉冲
- 滤除高电平有效短脉冲
- 对低电平有效信号进行去抖



功能方框图

3 说明

TDEL3G511-Q1 器件包含三个独立的固定时间上升沿延迟块。每个通道都会将输入信号上升沿延迟预先确定的量，同时允许下降沿以极小的延迟通过。

封装信息


器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾	本体尺寸 ⁽³⁾
TDEL3G511-Q1	DRL (SOT-5X3 , 8)	2.1mm × 1.6mm	2.1mm × 1.6mm

- (1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。
- (2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。
- (3) 封装尺寸 (长 × 宽) 为标称值，不包括引脚。

器件信息

器件型号	延迟时间 ⁽¹⁾
TDEL1G51000	100ms

- (1) 显示了近似值；有关详细信息，请参阅典型特性



引脚排列图

内容

1 特性	1	7.3 特性说明.....	11
2 应用	1	7.4 器件功能模式.....	13
3 说明	1	8 应用和实施	14
4 引脚配置和功能	3	8.1 应用信息.....	14
5 规格	4	8.2 典型应用.....	14
5.1 绝对最大额定值.....	4	8.3 电源相关建议.....	16
5.2 ESD 等级.....	4	8.4 布局.....	16
5.3 建议运行条件.....	4	9 器件和文档支持	18
5.4 热性能信息.....	5	9.1 器件支持.....	18
5.5 电气特性.....	5	9.2 文档支持.....	18
5.6 时序特性.....	6	9.3 接收文档更新通知.....	18
5.7 开关特性.....	7	9.4 支持资源.....	18
5.8 典型特性.....	8	9.5 商标.....	18
6 参数测量信息	10	9.6 静电放电警告.....	18
7 详细说明	11	9.7 术语表.....	18
7.1 概述.....	11	10 修订历史记录	18
7.2 功能方框图.....	11	11 机械、封装和可订购信息	19

4 引脚配置和功能




图 4-1. TDEL3G511-Q1 DRL 封装 (顶视图)

引脚功能

引脚		类型 ⁽¹⁾	说明
名称	DRL 编号		
1A	7	I	通道 1 输入
1Y	1	O	通道 1 输出
2A	6	I	通道 2 输入
2Y	2	O	通道 2 输出
3A	5	I	通道 3 输入
3Y	3	O	通道 3 输出
GND	4	G	接地
V _{CC}	8	P	正电源

(1) 信号类型：I = 输入，O = 输出，G = 地，P = 电源。

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

			最小值	最大值	单位
V_{CC}	电源电压范围		-0.5	6.5	V
V_I	数字输入电压范围 ⁽²⁾		-0.5	$V_{CC} + 0.5$	V
V_O	数字输出电压范围 ⁽²⁾		-0.5	$V_{CC} + 0.5$	V
I_{IK}	输入钳位二极管电流, 连续	$V_I < -0.5V$ 或 $V_I > V_{CC} + 0.5$		± 20	mA
	输入钳位二极管电流, 脉冲 1 μ s	$V_I < -0.5V$ 或 $V_I > V_{CC} + 0.5$		± 200	mA
I_{OK}	输出钳位二极管电流, 连续	$V_I < -0.5V$ 或 $V_I > V_{CC} + 0.5$		± 20	mA
	输出钳位二极管电流, 脉冲 1 μ s	$V_I < -0.5V$ 或 $V_I > V_{CC} + 0.5$		± 200	mA
I_O	数字输出电流, 连续	$V_O = 0$ 至 V_{CC}		± 20	mA
	数字输出电流, 脉冲 1 μ s	$V_O = 0$ 至 V_{CC}		± 100	mA
	通过 V_{CC} 或 GND 的持续电流			± 60	mA
T_J	结温			150	°C
T_{stg}	贮存温度		-65	150	°C

(1) 超出绝对最大额定值范围操作可能会导致器件永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果在建议运行条件之外但在绝对最大额定值范围内短暂运行, 器件可能不会受到损坏, 但可能无法完全正常工作。以这种方式运行器件可能会影响器件的可靠性、功能和性能, 并缩短器件寿命。

(2) 如果遵守相关的钳位电流额定值, 则可能超过电压额定值。

5.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 AEC Q100-002 HBM ESD 分类等级 2 ⁽¹⁾	± 2000	V
		充电器件模型 (CDM), 符合 AEC Q100-011 CDM ESD 分类等级 C4B	± 1000	

(1) AEC Q100-002 指示 HBM 应力测试应当符合 ANSI/ESDA/JEDEC JS-001 规范。

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

			最小值	最大值	单位
V_{CC}	电源电压		1.65	5.5	V
V_I	输入电压 ⁽¹⁾		0	V_{CC}	V
V_O	输出电压		0	V_{CC}	V
I_{OH} ⁽²⁾	高电平输出电流	$V_{CC} = 1.65V$ 至 $2.2V$		-6	mA
		$V_{CC} = 2.3V$ 至 $5.5V$		-20	mA
I_{OL} ⁽²⁾	低电平输出电流	$V_{CC} = 1.65V$ 至 $5.5V$		20	mA
C_L	数字输出负载电容	$V_{CC} = 1.65V$ 至 $5.5V$		50	pF
V_{POR}	上电复位斜升电压	$\Delta t / \Delta V_{CC} \geq 20\mu s/V$	0.3	1.5	V
$\Delta t / \Delta V_{CC}$	上电斜率	$V_{CC} = 0.3V$ 至 $1.5V$	20		$\mu s/V$
$\Delta t / \Delta v$	输入转换上升或下降速率	$V_{CC} = 1.65V$ 至 $5.5V$		100	ms/V

5.3 建议运行条件（续）

在自然通风条件下的工作温度范围内测得（除非另有说明）

		最小值	最大值	单位
T_A	自然通风条件下的工作温度	-40	125	°C

- 器件所有未使用的输入引脚必须保持连接至 V_{CC} 或 GND，以确保器件正常工作。
- 持续运行的建议最大输出电流；请参阅 [电气特性](#) 以了解保持 V_{OH} 和 V_{OL} 规格的测试电流值。在平均输出电流大于 12mA 的情况下运行，可能会影响器件可靠性并缩短器件寿命。

5.4 热性能信息

封装	引脚	热指标 ⁽¹⁾						单位
		$R_{\theta JA}$	$R_{\theta JC(top)}$	$R_{\theta JB}$	Ψ_{JT}	Ψ_{JB}	$R_{\theta JC(bot)}$	
DRL (SOT-5X3)	8	118.4	77.1	26.5	3.9	25.9	不适用	°C/W

- 有关新旧热指标的更多信息，请参阅 [半导体和 IC 封装热指标](#) 应用手册。

5.5 电气特性

在自然通风条件下的工作温度范围内；典型值在 $T_A = 25^\circ\text{C}$ 时测得（除非另有说明）

参数		测试条件	V_{CC}	最小值	典型值	最大值	单位
V_{T+}	正开关阈值		1.65V	0.84	1.02	1.21	V
			1.8V	0.91	1.11	1.31	
			2.5V	1.24	1.48	1.72	
			3.3V	1.59	1.85	2.13	
			5V	2.29	2.65	3.03	
			5.5V	2.5	2.88	3.3	
V_{T-}	负开关阈值		1.65V	0.51	0.67	0.85	V
			1.8V	0.58	0.74	0.93	
			2.5V	0.88	1.07	1.29	
			3.3V	1.19	1.42	1.68	
			5V	1.8	2.11	2.47	
			5.5V	1.99	2.32	2.71	
ΔV_T	迟滞 ($V_{T+} - V_{T-}$)		1.65V	0.23	0.36	0.49	V
			1.8V	0.24	0.37	0.5	
			2.5V	0.29	0.40	0.54	
			3.3V	0.34	0.44	0.55	
			5V	0.43	0.53	0.63	
			5.5V	0.44	0.57	0.66	
V_{OH}	高电平输出电压	$I_{OH} = -50\mu\text{A}$	1.65V - 5.5V	$V_{CC} - 0.1$	$V_{CC} - 0.01$		V
		$I_{OH} = -1\text{mA}$	1.65V	1.5	1.6		
		$I_{OH} = -2\text{mA}$	2.3V	2.1	2.2		
		$I_{OH} = -8\text{mA}$	3V	2.3	2.6		
		$I_{OH} = -12\text{mA}$	4.5V	3.6	4		
		$I_{OH} = -12\text{mA}$	5.5V	4.7	5		

5.5 电气特性 (续)

在自然通风条件下的工作温度范围内；典型值在 $T_A = 25^\circ\text{C}$ 时测得（除非另有说明）

参数	测试条件	V_{CC}	最小值	典型值	最大值	单位
V_{OL}	低电平输出电压	$I_{OL} = 50\mu\text{A}$	1.65V - 5.5V	0.01	0.1	V
		$I_{OL} = 1\text{mA}$	1.65V	0.01	0.1	
		$I_{OL} = 2\text{mA}$	2.3V	0.02	0.1	
		$I_{OL} = 8\text{mA}$	3V	0.05	0.3	
		$I_{OL} = 12\text{mA}$	4.5V	0.06	0.3	
		$I_{OL} = 12\text{mA}$	5.5V	0.06	0.3	
I_I	输入漏电流	$V_I = 5.5\text{V}$ 或 GND	5.5V	± 200		nA
I_{CC}	电源电流	就绪状态, $V_I = V_{CC}$ 或 GND, $I_O = 0$	5.5V	1	5	μA
I_{CC}	电源电流	活动状态, 使用低速振荡器 ⁽¹⁾ , $V_I = V_{CC}$ 或 GND, $I_O = 0$	1.65V	6	8	μA
			2.3V	7	9	
			3V	8	11	
			4.5V	12	19	
			5.5V	16	26	
ΔI_{CC}	电源电流变化	一个输入, $0 < V_I < V_{CC}$, 所有其他输入为 V_{CC} 或 GND, $I_O = 0$	1.65V - 5.5V	1.6		mA
C_I		$V_I = 5.5\text{V}$ 或 GND	5.5V	3		pF

(1) 请参阅典型特性，查看各器件设备分别使用哪种振荡器的对照表。

5.6 时序特性

在自然通风条件下的建议运行温度范围内测得（除非另有说明）

参数	说明	条件	V_{CC}	最小值	最大值	单位
t_{wi} ⁽¹⁾	脉宽	任意输入	1.8V $\pm$ 0.15V	10		ns
			2.5V $\pm$ 0.2V	10		
			3.3V $\pm$ 0.3V	10		
			5V $\pm$ 0.5V	10		
$t_{startup}$ ⁽²⁾	启动时间		1.65V - 5.5V	265		μs

(1) 用于激活 TDEL 系列器件内时序电路的最小输入脉冲宽度。活动状态运行会增加功耗，但可能不会改变输出状态。有关操作详细信息，请参见详细说明书部分。

(2) 输出处于高阻抗状态，直到启动时间结束。

5.7 开关特性

在自然通风条件下的工作温度范围内；典型值在 $T_A = 25^\circ\text{C}$ 时测得（除非另有说明）。请参阅参数测量信息。

参数	从 (输入)	至 (输出)	测试条件	V _{CC}	最小值	典型值	最大值	单位
t_{phl}	任意输入	任意输出	$C_L = 15\text{pF}$	1.65V			121	ns
				2.3V			107	
				3V			101	
				4.5V			96.4	
				5.5V			94.5	
			$C_L = 50\text{pF}$	1.65V			127	
				2.3V			112	
				3V			105	
				4.5V			98.8	
				5.5V			97	
t_t		任意输出	$C_L = 15\text{pF}$	1.65V		12	18	ns
				2.3V		9	14	
				3V		8	11	
				4.5V		6	9	
				5.5V		6	9	
			$C_L = 50\text{pF}$	1.65V		22	33	
				2.3V		16	24	
				3V		14	20	
				4.5V		11	16	
				5.5V		10	15	
$\Delta t_{\text{delay}}^{(1)}$		任意输出	$C_L = 50\text{pF}$	1.65V 至 5.5V		± 1	± 10	%
C_{pd}	任何输入	任意输出	$T = V_{\text{CC}}, \bar{T} = \text{GND},$ $f_i = 1\text{MHz}, C_L = 50\text{pF}$	1.65V		12		pF
				2.3V		9		pF
				3V		8		pF
				4.5V		23		pF
				5.5V		91		pF

(1) 标称延迟时间变化。

5.8 典型特性

表 5-1. 每个器件的延迟时间

$T_A = 25^\circ\text{C}$ (除非另有说明)

器件	振荡器	参数	时序值 ⁽¹⁾
TDEL3G51100DRLR	低速	t_{delay}	100ms
		t_{osc}	1.28ms

(1) 延迟时间 (t_{delay}) 可能会另外变化, 直至达到 $-t_{\text{osc}}$ 。




图 5-1. 电源电流与电源电压间的关系




图 5-2. 脉宽误差与温度之间的关系




图 5-3. 输出低电平状态电阻与输出电流间的关系




图 5-4. 输出高电平状态电阻与输出电流间的关系





图 5-5. 输入电压与电源电流间的关系

6 参数测量信息


对于下表中列出的示例，波形之间的相位关系是任意选择的。所有输入脉冲均由具有以下特性的发生器提供：
 $PRR \leq 1\text{MHz}$ ， $Z_O = 50\Omega$ ， $t_f < 2.5\text{ns}$ 。

输出单独测量，每次测量一个输入转换。




(1) C_L 包括探头和测试夹具电容。

图 6-1. 推挽输出的负载电路



(1) t_{PLH} 和 t_{PHL} 之间的较大者与 t_{pd} 相同。

图 6-2. 电压波形传播延迟



(1) t_r 和 t_f 之间的较大值与 t_t 相同。

图 6-3. 电压波形，输入和输出转换时间




图 6-4. 电压波形，边缘延迟时间




图 6-5. 电压波形，电源斜坡




图 6-6. 电压波形，启动时间

7 详细说明

7.1 概述

TDEL3G511-Q1 器件包含三个数字定时上升沿延迟电路。


当输入从低电平转换为高电平时，内部计时器启动。当计时器达到预定义的延迟值时，输出从低电平转换为高电平，并且计时器被禁用。当输入从高电平转换为低电平时，计时器会复位并被禁用，等待下一个上升沿延迟操作。

上升沿延迟特性为高电平有效信号提供了固有的滤波行为，只要输入保持高电平的时间不超过预定义的延迟时间，输出就会保持在低电平状态。

内部振荡器在未使用时关闭。测量延迟时，振荡器开启并由所有通道共享。

在上电斜升期间，输出保持高阻抗状态，直到内部上电复位电路使器件能够正常运行。

7.2 功能方框图



7.3 特性说明

7.3.1 命名约定




图 7-1. 器件名称含义

7.3.2 时序机制和精度

输出延迟 (t_{delay}) 由工厂调整的内部振荡器和二进制计数器生成。当检测到边沿转换时，振荡器激活并驱动计数器，直到达到预配置的计数，此时输出根据延迟类型进行响应。

开关特性 部分提供的最大延迟误差为 Δt_{wo} ，其中包括电压、设计、制造和温度引起的变化。此变化以典型特性部分中提供的典型延迟的百分比形式给出。

如果一个通道主动时序延迟，而另一个通道被触发开始时序延迟，则由于输入的异步性质，延迟时间最多可以在典型特性部分中给出的 t_{osc} 时间内关闭。

7.3.3 CMOS 推挽式输出

该器件包括 CMOS 推挽输出。此器件的驱动能力可能在轻负载时产生快速边沿，因此应考虑布线和负载条件以防止振铃。此外，该器件的输出能够驱动比此器件能够承受的电流更大，而不会损坏器件。务必限制器件的输出功率，以避免因过流而损坏器件。必须始终遵守 *绝对最大额定值* 中规定的电气和热限值。

未使用的推挽 CMOS 输出必须保持断开状态。

7.3.4 CMOS 施密特触发输入

此器件包括具有施密特触发架构的输入。这些输入为高阻抗，通常建模为从输入到地之间、与输入电容（电容值在 *电气特性* 表中规定）并联的电阻器。最坏情况下的电阻是使用 *绝对最大额定值* 表中给出的最大输入电压和 *电气特性* 表中给出的最大输入漏电流，根据欧姆定律 ($R = V \div I$) 计算得出的。

施密特触发输入架构可提供由 *电气特性* 表中的 ΔV_T 定义的迟滞，因而此器件能够很好地耐受慢速或高噪声输入。虽然输入的驱动速度可能比标准 CMOS 输入慢得多，但仍建议正确端接未使用的输入。使用缓慢转换的信号驱动输入将增加器件的动态电流消耗，每个输入的最大值均在 *电气特性* 表中定义为 ΔI_{CC} 。有关施密特触发输入的其他信息，请参阅 [了解施密特触发](#)。

在运行期间，任何时候都不要让输入悬空。未使用的输入必须在有效的高或低电压电平下进行端接。如果系统并非一直主动驱动输入，则可以添加上拉或下拉电阻器，以在这些时间段提供有效的输入电压。电阻值将取决于多种因素；但建议使用 10k Ω 电阻器，这通常可以满足所有要求。

7.3.5 具有已知上电状态的锁存逻辑

该器件包含锁存逻辑电路。锁存电路通常包括 D 型锁存器和 D 型触发器，但包括所有用作易失性存储器的逻辑电路。在典型的逻辑器件中，每个锁存电路在最初上电后的输出状态都是未知的；但是，该器件包含新增的上电复位 (POR) 电路，可在器件启动正常功能之前，在上电斜升期间设置包含的所有锁存电路的状态。




图 7-2. 已知上电状态的电源 (V_{CC}) 斜坡特性

图 7-2 展示了正确的电源电压导通斜坡，并定义了 *建议运行条件* 和 *电气特性* 表中使用的值。

在启动上电斜坡之前，电源必须完全关闭 ($V_{CC} \leq V_{POR(min)}$)。

电源电压的斜升速率必须在 *建议运行条件* 表中提供的范围内。

只要为器件供电 ($V_{CC} \geq V_{POR(max)}$)，每个锁存逻辑电路的输出状态就会保持稳定。

偏离这些建议将导致器件具有未知的上电状态。

7.3.6 钳位二极管结构

该器件的输入和输出同时具有正和负钳位二极管，如图 7-3 所示。

小心

电压超出 *绝对最大额定值* 表中规定的值可能会损坏器件。如果遵守输入和输出钳位电流额定值，则可能会超过输入和输出电压额定值。




图 7-3. 每个输入和输出的钳位二极管的电气布置

7.4 器件功能模式

7.4.1 启动操作

TDEL3G511-Q1 包含内部上电复位 (POR) 电路, 可防止启动期间发生错误触发。有关电源斜升要求的详细信息, 请参阅具有已知上电状态的锁存逻辑。根据时序要求表, 启动时间 (t_{startup}) 过期后即可开始正常运行。激活后, POR 电路将 TDEL3G511-Q1 的所有输出保持在高阻抗状态。

7.4.2 导通状态运行

下表列出了 TDEL3G511-Q1 的导通功能模式。

表 7-1. 功能表

输入 ⁽¹⁾	输出 ⁽²⁾
A	Y
↑	H
↓	预配置延迟后的 L
L	L ⁽³⁾
H	H

- (1) H = 高电压电平, L = 低电压电平, ↑ = 从低电平到高电平的转变, ↓ = 从高电平到低电平的转变
 (2) L = 驱动为低电平, H = 驱动为高电平
 (3) 输出状态基于这样的假设, 即输入端的指示稳态条件已经建立了足够长的时间来完成任何延迟。

8 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

8.1 应用信息

TDEL3G511-Q1 用于向数字输入信号添加固定时间上升沿延迟。三种最常见的用例是：上升沿延迟、低电平有效脉冲展宽器、高电平有效抗尖峰脉冲/去抖。所有三种应用都具有相同的逻辑功能，唯一的区别是输入信号。

8.2 典型应用

在此应用中，TDEL3G511-Q1 的一个通道用于延迟输入信号的上升沿。电路配置如图 8-1 所示。




图 8-1. 使用 TDEL3G511-Q1 的上升沿延迟原理图

8.2.1 设计要求

8.2.1.1 电源注意事项

验证所需电源电压在 *电气特性* 中规定的范围内。电源电压按照 *电气特性* 部分所述设置器件的电气特性。

正电压电源必须能够提供的电流等于 TDEL3G511-Q1 所有输出端拉出的总电流加上最大静态电源电流 I_{CC} （在 *电气特性* 中列出）以及开关所需的任何瞬态电流之和。逻辑器件只能拉出与正电源提供的大小相同的电流。验证不要超过 *绝对最大额定值* 中列出的通过 V_{CC} 的最大总电流。

地必须能够灌入的电流等于 TDEL3G511-Q1 所有输出端灌入的总电流加上最大电源电流 I_{CC} （在 *电气特性* 中列出）以及开关所需的任何瞬态电流之和。逻辑器件只能灌入接地连接可灌入的大小相同的电流。验证不要超过 *绝对最大额定值* 中列出的通过 GND 的最大总电流。

TDEL3G511-Q1 可以驱动总电容小于或等于 50pF 的负载，同时仍满足所有数据表规格。可以施加更大的容性负载；但不要超过 50pF。

TDEL3G511-Q1 可以驱动由 $R_L \geq V_O/I_O$ 描述的总电阻负载，输出电压和电流在 *电气特性* 表中用 V_{OH} 和 V_{OL} 定义。在高电平状态下输出时，公式中的输出电压定义为测量的输出电压与 V_{CC} 引脚处的电源电压之间的差值。

总功耗可以使用 *CMOS 功耗与 Cpd 计算* 应用手册中提供的信息进行计算。

可以使用 *标准线性和逻辑 (SLL) 封装和器件的热特性* 应用手册中提供的信息计算热增量。

小心

绝对最大额定值 中列出的最高结温 $T_{J(max)}$ 是防止损坏器件的附加限制。请勿违反 *绝对最大额定值* 中列出的任何值。提供这些限制是为了防止损坏器件。

8.2.1.2 输入注意事项

输入信号必须超过 $V_{t(min)}$ 才能被视为逻辑低电平，超过 $V_{t(max)}$ 才能被视为逻辑高电平。不要超过 *绝对最大额定值* 中的最大输入电压范围。

未使用的输入必须端接至 V_{CC} 或地。如果输入完全不使用，则可以直接端接未使用的输入，如果有时要使用输入，但并非始终使用，则可以使用上拉或下拉电阻器连接输入。上拉电阻用于默认高电平状态，下拉电阻用于默认低电平状态。控制器的驱动电流、进入 TDEL3G511-Q1 的漏电流（如 *电气特性* 中所规定）以及所需输入转换率会限制电阻值。由于这些因素，通常使用 $10k\Omega$ 的电阻值。

TDEL3G511-Q1 由于具有施密特触发输入，支持非常慢的输入信号转换速率。请参阅 *建议运行条件*。

具有施密特触发输入的另一个优势是能够抑制噪声。振幅足够大的噪声仍然会导致问题。要了解噪声大到什么程度才是过大，请参考 *电气特性* 表中的 $\Delta V_{T(min)}$ 。此迟滞值将提供峰峰值限制。

与标准 CMOS 输入不同，施密特触发输入可以保持在任何有效值，而不会导致功耗大幅增加。将输入保持在 V_{CC} 或接地电平以外的值所导致的典型附加电流绘制在 *典型特性* 部分中。

有关此器件的输入的附加信息，请参阅 *特性描述*。

8.2.1.3 输出注意事项

正电源电压用于产生高电平输出电压。根据 *电气特性* 中 V_{OH} 规格所示，从输出端汲取电流将降低输出电压。接地电压用于产生低电平输出电压。根据 *电气特性* 中 V_{OL} 规格所示，向输出端灌入电流将提高输出电压。

可能处于相反状态的推挽输出始终不应直接连接在一起，即使时间很短也不例外。否则可能会导致电流过大并损坏器件。

请勿并联两个通道来获得额外的输出驱动强度。如果需要额外的驱动强度，请添加外部驱动器器件。

未使用的输出可以保持悬空状态。不要将输出直接连接到 V_{CC} 或地。

有关此器件的输出的其他信息，请参阅 *特性说明* 部分。

8.2.2 详细设计过程

1. 在 V_{CC} 至 GND 之间添加一个去耦电容器。此电容器需要在物理上靠近器件，在电气上靠近 V_{CC} 和 GND 引脚。*布局* 部分中展示了示例布局。
2. 验证输出端的容性负载是否 $\leq 50pF$ 。低负载电容可以通过从 TDEL3G511-Q1 向接收器件提供适当大小的短布线来实现。
3. 验证输出端的电阻负载是否大于 $(V_{CC} / I_{O(max)})\Omega$ 。切勿超出 *绝对最大额定值* 中的最大输出电流。大多数 CMOS 输入具有以 $M\Omega$ 为单位的电阻负载；远大于之前计算的最小值。
4. 逻辑门很少关注热问题；然而，可以使用 *CMOS 功耗与 Cpd 计算* 应用手册中提供的步骤计算功耗和热增量。

8.2.3 应用曲线




图 8-2. 输出时序图

8.3 电源相关建议

电源可以是 *建议运行条件* 中所列最小和最大电源电压额定值之间的任何电压。

在启动期间，电源应在 *建议运行条件* 表中提供的上电斜升速率范围内斜升。

每个 V_{CC} 端子都必须具有一个良好的旁路电容器，以防止功率干扰。为使 TDEL3G511-Q1 正常运行，建议使用 $0.1\ \mu\text{F}$ 旁路电容器。要抑制不同的噪声频率，请并联多个旁路电容器。值为 $0.1\ \mu\text{F}$ 和 $1\ \mu\text{F}$ 的电容器通常并联使用。

8.4 布局

8.4.1 布局指南

- 旁路电容器的放置
 - 靠近器件的正电源端子放置
 - 提供电气短接地返回路径
 - 使用宽布线以最大限度减小阻抗
 - 尽可能将器件、电容器和布线保持在电路板的同一面
- 信号布线几何形状
 - 8mil 至 12mil 布线宽度
 - 布线长度小于 12cm 可最大限度减轻传输线路影响
 - 避免信号布线出现 90° 角
 - 在信号布线下方使用不间断的接地平面
 - 通过接地对信号布线周围的区域进行泛洪填充
 - 并行布线之间必须至少间隔 3 倍电介质厚度
 - 对于长度超过 12cm 的布线
 - 使用阻抗受控的布线
 - 在输出端附近使用串联阻尼电阻进行源端接
 - 避免分支；对必须单独分支的每条信号进行缓冲

8.4.2 布局示例




图 8-3. 可改善信号完整性的布线转角示例




图 8-4. TSSOP 和类似封装的旁路电容器放置示例




图 8-5. WQFN 和类似封装的旁路电容器放置示例




图 8-6. SOT、SC70 和类似封装的旁路电容器放置示例




图 8-7. 可改善信号完整性的阻尼电阻放置示例

9 器件和文档支持

TI 提供大量的开发工具。下面列出了用于评估器件性能、生成代码和开发解决方案的工具和软件。

9.1 器件支持

9.1.1 器件命名规则

表 9-1. 器件命名规则

产品 ⁽¹⁾	说明
TDEL3G511-Q1 xx yyy z	xx 是时序型号。有关时序选项表，请参阅第 1 页。 yyy 为封装标识符。 z 为封装数量。R 表示卷带 (3000 片)。

(1) 如需获得最新的封装和订购信息，请参阅本文档末尾的“封装选项附录”，或者访问 www.ti.com 中的器件产品文件夹。

9.2 文档支持

9.2.1 相关文档

欲了解相关文件，请参阅以下内容：

- 德州仪器 (TI)，[CMOS 功耗与 \$C_{pd}\$ 计算应用手册](#)
- 德州仪器 (TI)，[使用逻辑器件进行设计应用手册](#)
- 德州仪器 (TI)，[标准线性和逻辑 \(SLL\) 封装和器件的热特性应用手册](#)

9.3 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.4 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

9.5 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

9.6 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.7 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

日期	修订版本	注释
April 2026	*	初始发行版

11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TDEL3G51100DRLRQ1	Active	Production	SOT-5X3 (DRL) 8	3000 LARGE T&R	-	Call TI	Level-1-260C-UNLIM	-	QDE00

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF TDEL3G511-Q1 :

- Catalog : [TDEL3G511](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product

TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TDEL3G51100DRLRQ1	SOT-5X3	DRL	8	3000	180.0	8.4	2.75	1.9	0.8	4.0	8.0	Q3

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TDEL3G51100DRLRQ1	SOT-5X3	DRL	8	3000	210.0	185.0	35.0

DRL0008A

PACKAGE OUTLINE

SOT-5X3 - 0.6 mm max height

PLASTIC SMALL OUTLINE



4224486/G 11/2024

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, interlead flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
- 4.Reference JEDEC Registration MO-293, Variation UDAD

EXAMPLE BOARD LAYOUT



DRL0008A

SOT-5X3 - 0.6 mm max height

PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:30X



SOLDERMASK DETAILS

4224486/G 11/2024

NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
7. Land pattern design aligns to IPC-610, Bottom Termination Component (BTC) solder joint inspection criteria.

EXAMPLE STENCIL DESIGN

DRL0008A

SOT-5X3 - 0.6 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE:30X

4224486/G 11/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月