

## TPLD801 具有 6-GPIO 的可编程逻辑器件

### 1 特性

- 工作特性
  - 工作温度范围：-40°C 至 125°C
  - 宽电源电压范围：1.65V 至 5.5V
- 可配置的宏单元
  - 2 位、3 位和 4 位查询表
  - 具有和不具有复位/置位选项的 D 型触发器或锁存器
  - 8 位管道延迟
  - 计数器和延迟发生器
  - 可编程抗尖峰脉冲滤波器或边沿检测器
  - 振荡器
- 灵活的数字 I/O 功能
  - 所有数字信号均可连接任意 GPIO
  - 数字输入模式：带和不带施密特触发器的数字输入，低电压数字输入
  - 数字输出模式：推挽、开漏 NMOS、三态
- 开发工具
  - InterConnect Studio
  - TPLD801 评估模块
  - TPLD 编程板

### 2 应用

- 工厂自动化和控制
- 通信设备
- 零售自动化和支付
- 测试和测量
- 专业音频、视频和标牌
- 个人电子产品

### 3 说明


TPLD801 是 TI 可编程逻辑器件 (TPLD) 系列器件中的一款，具有多用途可编程逻辑 IC，支持组合逻辑、顺序逻辑和模拟块。TPLD 提供了一个完全集成的低功耗解决方案来实现常见的系统功能，例如时序延迟、电压监控器、系统复位、电源序列发生器、I/O 扩展器等。此器件具有可配置的 I/O 结构，扩展了混合信号环境中的兼容性，减少了所需的分立式元件的数量。

系统设计人员可以通过 InterConnect Studio 创建电路并配置宏蜂窝、I/O 引脚和互连，方法是临时模拟非易失性存储器或对一次性可编程 (OTP) 进行永久编程。TPLD801 由硬件和软件生态系统提供支持，配备应用手册、参考设计和设计示例。如需了解详情和访问设计工具，请访问 [ti.com](http://ti.com)。

#### 器件信息

器件型号	封装 <sup>(1)</sup>	本体尺寸 (标称值)
TPLD801	DRL ( SOT-5X3 , 8 )	2.1mm × 1.6mm

(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。



简化版应用



内容

1 特性.....	1	7.5 编程.....	34
2 应用.....	1	8 应用和实施.....	36
3 说明.....	1	8.1 应用信息.....	36
4 引脚配置和功能.....	3	8.2 典型应用.....	36
5 规格.....	4	8.3 电源相关建议.....	39
5.1 绝对最大额定值.....	4	8.4 布局.....	39
5.2 ESD 等级.....	4	9 器件和文档支持.....	41
5.3 建议运行条件.....	4	9.1 接收文档更新通知.....	41
5.4 热性能信息.....	5	9.2 支持资源.....	41
5.5 电气特性.....	5	9.3 商标.....	41
5.6 电源电流特性.....	6	9.4 静电放电警告.....	41
5.7 开关特性.....	7	9.5 术语表.....	41
6 参数测量信息.....	11	10 修订历史记录.....	41
7 详细说明.....	13	11 机械、封装和可订购信息.....	41
7.1 概述.....	13	11.1 封装选项附录.....	42
7.2 功能方框图.....	14	11.2 卷带包装信息.....	43
7.3 特性说明.....	15	11.3 机械数据.....	45
7.4 器件功能模式.....	33		

## 4 引脚配置和功能




图 4-1. DRL 封装 8 引脚 SOT-5X3 ( 顶视图 )

表 4-1. 引脚功能

引脚			说明	
名称	编号	类型 <sup>(1)</sup>	主要功能	辅助功能 ( 如果有 )
GPIO1	1	I/O	通用 I/O。	外部 OSC 输入
GPIO2	2	I/O	通用 I/O。	
GPIO3	3	I/O	具有输出使能 (OE) 的通用 I/O。 <sup>(3)</sup>	
GND	4	P	地。	
GPIO4	5	I/O	通用 I/O。	
GPIO5	6	I/O	通用 I/O。	
GPI	7	I	通用输入。 <sup>(2)</sup>	
VCC	8	P	正电源。	

(1) P = 电源, I/O = 输入/输出, I = 输入

(2) 通用输入 (GPI) 引脚将在编程期间保持高电压 (VPP)。如果执行系统内编程, 请特别注意连接到该引脚的外设。

(3) 输出使能 (OE) 连接可通过连接多路复用器获得, 并可在 InterConnect Studio 中进行配置。

## 5 规格

### 5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) (1)

		最小值	最大值	单位
$V_{CC}$	$V_{CC}$ 上相对于 GND 的电源电压	-0.5	7	V
$V_I$	输入电压	-0.5	$V_{CC} + 0.5$	V
$V_O$	输出电压	-0.5	$V_{CC} + 0.5$	V
$I_{IOK}$	输入-输出钳位电流	$V_{IO} < 0$ 或 $V_{IO} > V_{CC}$		mA
$I_O$	持续输出电流	$V_O = 0$ 至 $V_{CC}$		mA
$I_{DC}$	最大平均电流或直流电流 (通过每个引脚)	推挽 1X	12	mA
		推挽 2X	17	
		开漏 NMOS 1X	18	
		开漏 NMOS 2X	28	
$T_J$	结温		150	°C
$T_{stg}$	贮存温度	-65	150	°C

(1) 超出绝对最大额定值运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出建议运行条件但在绝对最大额定值范围内使用, 器件可能不会完全正常运行, 这可能影响器件的可靠性、功能和性能并缩短器件寿命。

### 5.2 ESD 等级

		值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准, 所有引脚(1)	±2000
		充电器件模型 (CDM), 符合 ANSI/ESDA/JEDEC 规范 JS-002, 所有引脚(2)	±1000

(1) JEDEC 文档 JEP155 指出: 500V HBM 时能够在标准 ESD 控制流程下安全生产。

(2) JEDEC 文档 JEP157 指出: 250V CDM 时能够在标准 ESD 控制流程下安全生产。

### 5.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

		$V_{CC}$	最小值	最大值	单位
$V_{CC}$	电源电压		1.65	5.5	V
$V_I$	输入电压		0	$V_{CC}$	V
$V_O$	输出电压		0	$V_{CC}$	V
$V_{IH}$	高电平输入电压	逻辑输入	1.65V 至 5.5V	$0.53 \times V_{CC}$	V
		低压逻辑输入	$1.8V \pm 0.15V$	0.90	
			$3.3V \pm 0.3V$	1.08	
		$5V \pm 0.5V$	1.23		
$V_{IL}$	低电平输入电压	逻辑输入	1.65V 至 5.5V	$0.36 \times V_{CC}$	V
		低压逻辑输入	$1.8V \pm 0.15V$	0.46	
			$3.3V \pm 0.3V$	0.63	
		$5V \pm 0.5V$	0.74		
$T_A$	环境温度		-40	125	°C

## 5.4 热性能信息

热性能指标 <sup>(1)</sup>		TPLD801		单位
		DRL (SOT-5X3)		
		8-PIN		
$R_{\theta JA}$	结至环境热阻	118.4		°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	77.1		°C/W
$R_{\theta JB}$	结至电路板热阻	26.5		°C/W
$\Psi_{JT}$	结至顶部特征参数	3.9		°C/W
$\Psi_{JB}$	结至电路板特征参数	25.9		°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻			°C/W

(1) 有关新旧热指标的更多信息, 请参阅[半导体](#)和[IC 封装热指标](#)应用报告。

## 5.5 电气特性

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数			测试条件	V <sub>CC</sub>	最小值	典型值	最大值	单位
<b>电源和上电复位</b>								
V <sub>PORR</sub>	上电复位电压, V <sub>CC</sub> 上升		V <sub>I</sub> = V <sub>CC</sub> 或 GND, I <sub>O</sub> = 0	1.65V 至 5.5V	1.04	1.30	1.50	V
V <sub>PORF</sub>	上电复位电压, V <sub>CC</sub> 下降		V <sub>I</sub> = V <sub>CC</sub> 或 GND, I <sub>O</sub> = 0	1.65V 至 5.5V	0.98	1.17	1.33	V
t <sub>SU</sub>	启动时间		从 V <sub>CC</sub> 上升至超过 V <sub>PORR</sub>	1.65V 至 5.5V		270		µs
V <sub>PP</sub>	编程电压			1.65V 至 5.5V	7.5	8	8.5	V
<b>数字 IO</b>								
V <sub>T+</sub>	正向输入阈值电压	具有施密特触发的逻辑输入			1.8V ± 0.15V		1.29	V
					3.3V ± 0.3V	1.55	2.17	
					5V ± 0.5V	2.21	3.19	
V <sub>T-</sub>	负向输入阈值电压	具有施密特触发的逻辑输入			1.8V ± 0.15V		0.96	V
					3.3V ± 0.3V	1.10	1.79	
					5V ± 0.5V	1.63	2.70	
V <sub>HYS</sub>	施密特触发迟滞 (V <sub>T+</sub> - V <sub>T-</sub> )	具有施密特触发的逻辑输入			1.8V ± 0.15V		0.49	V
					3.3V ± 0.3V	0.33	0.54	
					5V ± 0.5V	0.42	0.66	
V <sub>OH</sub>	高电平输出电压	推挽 1X 或开漏 PMOS 1X	I <sub>OH</sub> = -100µA	1.8V ± 0.15V	1.626		V	
		推挽 2X 或开漏 PMOS 2X			1.636			
V <sub>OH</sub>	高电平输出电压	推挽 1X 或开漏 PMOS 1X	I <sub>OH</sub> = -3mA	3.3V ± 0.3V	2.710		V	
		推挽 2X 或开漏 PMOS 2X			2.820			
V <sub>OH</sub>	高电平输出电压	推挽 1X 或开漏 PMOS 1X	I <sub>OH</sub> = -5mA	5V ± 0.5V	4.120		V	
		推挽 2X 或开漏 PMOS 2X			4.240			

在自然通风条件下的工作温度范围内测得 ( 除非另有说明 )

参数			测试条件	V <sub>CC</sub>	最小值	典型值	最大值	单位	
V <sub>OL</sub>	低电平输出电压	推挽 1X	I <sub>OL</sub> = 100μA	1.8V ± 0.15V			0.009	V	
		推挽 2X					0.005		
		开漏 NMOS 1X					0.009		
		开漏 NMOS 2X					0.005		
V <sub>OL</sub>	低电平输出电压	推挽 1X	I <sub>OL</sub> = 3mA	3.3V ± 0.3V			0.118	V	
		推挽 2X					0.076		
		开漏 NMOS 1X					0.118		
		开漏 NMOS 2X					0.076		
V <sub>OL</sub>	低电平输出电压	推挽 1X	I <sub>OL</sub> = 5mA	5V ± 0.5V			0.139	V	
		推挽 2X					0.096		
		开漏 NMOS 1X					0.139		
		开漏 NMOS 2X					0.096		
I <sub>I</sub>	输入漏电流	所有引脚	V <sub>I</sub> = V <sub>CC</sub>	1.65V 至 5.5V			±1	μA	
			V <sub>I</sub> = GND	1.65V 至 5.5V			±1		
R <sub>pu(int)</sub>	内部上拉电阻						1	MΩ	
							100		kΩ
							10		kΩ
R <sub>pd(int)</sub>	内部下拉电阻						1	MΩ	
							100		kΩ
							10		kΩ
R <sub>pd(int)_GPI</sub>	内部下拉电阻 - GPI/INO						1	MΩ	
							100		kΩ
							15		kΩ

### 5.6 电源电流特性

T<sub>A</sub> = 25°C ( 除非另有说明 )

参数	测试条件	V <sub>CC</sub> = 1.8V ± 0.15V			V <sub>CC</sub> = 3.3V ± 0.3V			V <sub>CC</sub> = 5V ± 0.5V			单位		
		最小值	典型值	最大值	最小值	典型值	最大值	最小值	典型值	最大值			
<b>待机</b>													
I <sub>CC</sub>	静态电流	输入 = 静态, 输出 = 开路, I <sub>O</sub> = 0, OSC 关闭			1.04			1.10			0.95		μA
<b>振荡器</b>													
I <sub>CC</sub>	静态电流	OSC0 启用 : 25kHz	预分频 = 1	6.33			8.23			12.67			μA
			预分频 = 8	6.56			8.23			12.44			
I <sub>CC</sub>	静态电流	OSC0 启用 : 2MHz	预分频 = 1	61.05			70.08			88.78			μA
			预分频 = 8	48.86			57.90			76.13			

## 5.7 开关特性

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		V <sub>CC</sub>	最小值	典型值	最大值	单位
<b>数字 IO</b>						
t <sub>pd</sub>	延迟	不具有施密特触发的数字输入至推挽输出 - 上升	1.8V ± 0.15V	46.9	ns	
				不具有施密特触发的数字输入至推挽输出 - 下降		
		不具有施密特触发的数字输入至推挽输出 - 上升	3.3V ± 0.3V	27.3		
				不具有施密特触发的数字输入至推挽输出 - 下降		
		不具有施密特触发的数字输入至推挽输出 - 上升	5V ± 0.5V	22.3		
				不具有施密特触发的数字输入至推挽输出 - 下降		
t <sub>pd</sub>	延迟	具有施密特触发的数字输入至推挽输出 - 上升	1.8V ± 0.15V	50.8	ns	
				具有施密特触发的数字输入至推挽输出 - 下降		
		具有施密特触发的数字输入至推挽输出 - 上升	3.3V ± 0.3V	29.7		
				具有施密特触发的数字输入至推挽输出 - 下降		
		具有施密特触发的数字输入至推挽输出 - 上升	5V ± 0.5V	24.2		
				具有施密特触发的数字输入至推挽输出 - 下降		
t <sub>pd</sub>	延迟	低电压数字输入至推挽输出 - 上升	1.8V ± 0.15V	45.6	ns	
				低电压数字输入至推挽输出 - 下降		
		低电压数字输入至推挽输出 - 上升	3.3V ± 0.3V	25.4		
				低电压数字输入至推挽输出 - 下降		
		低电压数字输入至推挽输出 - 上升	5V ± 0.5V	19.6		
				低电压数字输入至推挽输出 - 下降		
t <sub>pd</sub>	延迟	不具有施密特触发的数字输入至开漏 NMOS 输出 - 上升	1.8V ± 0.15V	57.0	ns	
				不具有施密特触发的数字输入至开漏 NMOS 输出 - 下降		
		不具有施密特触发的数字输入至开漏 NMOS 输出 - 上升	3.3V ± 0.3V	47.8		
				不具有施密特触发的数字输入至开漏 NMOS 输出 - 下降		
		不具有施密特触发的数字输入至开漏 NMOS 输出 - 上升	5V ± 0.5V	38.2		
				不具有施密特触发的数字输入至开漏 NMOS 输出 - 下降		
t <sub>pd</sub>	延迟	引脚 OE 输出使能, 高阻态至 1 - 上升	1.8V ± 0.15V	45.9	ns	
			3.3V ± 0.3V	27.3		
			5V ± 0.5V	22.4		
t <sub>pd</sub>	延迟	引脚 OE 输出使能, 高阻态至 0 - 下降	1.8V ± 0.15V	41.1	ns	
			3.3V ± 0.3V	24.5		
			5V ± 0.5V	19.6		
<b>可配置使用逻辑</b>						

在自然通风条件下的工作温度范围内测得 ( 除非另有说明 )

ADVANCE INFORMATION

参数		V <sub>CC</sub>	最小值	典型值	最大值	单位
t <sub>pd</sub>	延迟	2 位 LUT - 上升	1.8V ± 0.15V	1.16	ns	
		2 位 LUT - 下降		1.31		
		2 位 LUT - 上升	3.3V ± 0.3V	1.16		
		2 位 LUT - 下降		1.31		
		2 位 LUT - 上升	5V ± 0.5V	1.16		
		2 位 LUT - 下降		1.31		
t <sub>pd</sub>	延迟	3 位 LUT - 上升	1.8V ± 0.15V	1.04	ns	
		3 位 LUT - 下降		1.26		
		3 位 LUT - 上升	3.3V ± 0.3V	1.04		
		3 位 LUT - 下降		1.26		
		3 位 LUT - 上升	5V ± 0.5V	1.04		
		3 位 LUT - 下降		1.26		
t <sub>pd</sub>	延迟	4 位 LUT - 上升	1.8V ± 0.15V	1.62	ns	
		4 位 LUT - 下降		1.99		
		4 位 LUT - 上升	3.3V ± 0.3V	1.62		
		4 位 LUT - 下降		1.99		
		4 位 LUT - 上升	5V ± 0.5V	1.62		
		4 位 LUT - 下降		1.99		
t <sub>pd</sub>	延迟	锁存 - 上升	1.8V ± 0.15V	1.32	ns	
		锁存 - 下降		1.34		
		锁存 - 上升	3.3V ± 0.3V	1.32		
		锁存 - 下降		1.34		
		锁存 - 上升	5V ± 0.5V	1.32		
		锁存 - 下降		1.34		
t <sub>pd</sub>	延迟	锁存 nRST/nSet - 上升	1.8V ± 0.15V	1.43	ns	
		锁存 nRST/nSet - 下降		1.46		
		锁存 nRST/nSet - 上升	3.3V ± 0.3V	1.43		
		锁存 nRST/nSet - 下降		1.46		
		锁存 nRST/nSet - 上升	5V ± 0.5V	1.43		
		锁存 nRST/nSet - 下降		1.46		
<b>计数器/延迟</b>						
t <sub>pd</sub>	延迟	CNT/DLY - 上升	1.8V ± 0.15V	2.61	ns	
		CNT/DLY - 下降		2.59		
		CNT/DLY - 上升	3.3V ± 0.3V	2.61		
		CNT/DLY - 下降		2.59		
		CNT/DLY - 上升	5V ± 0.5V	2.61		
		CNT/DLY - 下降		2.59		
<b>振荡器</b>						
f <sub>err</sub>	振荡器频率误差	OSC0 25kHz	1.8V ± 0.15V	-5	5	%
			3.3V ± 0.3V	-5	5	
			5V ± 0.5V	-5	5	



在自然通风条件下的工作温度范围内测得 ( 除非另有说明 )

参数			V <sub>CC</sub>	最小值	典型值	最大值	单位
f <sub>err</sub>	振荡器频率误差	OSC0 2MHz	1.8V ± 0.15V	-5		5	%
			3.3V ± 0.3V	-5		5	
			5V ± 0.5V	-5		5	
t <sub>d_osc</sub>	振荡器启动延迟	OSC0 25kHz ( 自动上电 )	1.8V ± 0.15V		14.3		μs
			3.3V ± 0.3V		14.2		
			5V ± 0.5V		14.1		
t <sub>d_osc</sub>	振荡器启动延迟	OSC0 2MHz ( 自动上电 )	1.8V ± 0.15V		6.24		μs
			3.3V ± 0.3V		6.43		
			5V ± 0.5V		6.64		
t <sub>set_osc</sub>	振荡器启动稳定时间	OSC0 25kHz ( 自动上电 )	1.8V ± 0.15V		1		μs
			3.3V ± 0.3V		1		
			5V ± 0.5V		1		
t <sub>set_osc</sub>	振荡器启动稳定时间	OSC0 2MHz ( 自动上电 )	1.8V ± 0.15V		7		μs
			3.3V ± 0.3V		7		
			5V ± 0.5V		7		
t <sub>d_err</sub>	延迟误差	OSC ( 强制上电 )	1.65V 至 5.5V	0		1	CLK 周期
<b>可编程滤波器</b>							
t <sub>pflt_pw</sub>	脉冲宽度, 1 个单元	PFLT 模式: ( 任何 ) 边沿检测, 边沿检测输出	1.8V ± 0.15V		138.0		ns
			3.3V ± 0.3V		141.3		
			5V ± 0.5V		141.7		
t <sub>pflt_pw</sub>	脉冲宽度, 2 个单元	PFLT 模式: ( 任何 ) 边沿检测, 边沿检测输出	1.8V ± 0.15V		232.6		ns
			3.3V ± 0.3V		236.0		
			5V ± 0.5V		236.5		
t <sub>pflt_pw</sub>	脉冲宽度, 3 个单元	PFLT 模式: ( 任何 ) 边沿检测, 边沿检测输出	1.8V ± 0.15V		326.8		ns
			3.3V ± 0.3V		330.5		
			5V ± 0.5V		330.9		
t <sub>pflt_pw</sub>	脉冲宽度, 4 个单元	PFLT 模式: ( 任何 ) 边沿检测, 边沿检测输出	1.8V ± 0.15V		420.9		ns
			3.3V ± 0.3V		424.7		
			5V ± 0.5V		425.0		
t <sub>pflt_pd</sub>	延迟, 任何单元	PFLT 模式: ( 任何 ) 边沿检测, 边沿检测输出	1.8V ± 0.15V		67.4		ns
			3.3V ± 0.3V		48.7		
			5V ± 0.5V		43.7		
t <sub>pflt_d</sub>	延迟, 1 个单元	PFLT 模式: 双边沿延迟 ( 共享宏单元输入 )	1.8V ± 0.15V		208.4		ns
			3.3V ± 0.3V		191.5		
			5V ± 0.5V		186.9		
t <sub>pflt_d</sub>	延迟, 2 个单元	PFLT 模式: 双边沿延迟 ( 共享宏单元输入 )	1.8V ± 0.15V		303.3		ns
			3.3V ± 0.3V		286.3		
			5V ± 0.5V		281.5		
t <sub>pflt_d</sub>	延迟, 3 个单元	PFLT 模式: 双边沿延迟 ( 共享宏单元输入 )	1.8V ± 0.15V		397.7		ns
			3.3V ± 0.3V		380.6		
			5V ± 0.5V		375.9		

在自然通风条件下的工作温度范围内测得 ( 除非另有说明 )

参数			V <sub>CC</sub>	最小值	典型值	最大值	单位
t <sub>pflt_d</sub>	延迟, 4 个单元	PFLT 模式: 双边沿延迟 ( 共享宏单元输入 )	1.8V ± 0.15V		491.9		ns
			3.3V ± 0.3V		474.6		
			5V ± 0.5V		469.8		


ADVANCE INFORMATION

## 6 参数测量信息

任意选择波形之间的相位关系。所有输入脉冲均由具有以下特性的发生器提供： $PRR \leq 1\text{MHz}$ ， $Z_O = 50\Omega$ ， $t_f < 2.5\text{ns}$ 。


对于时钟输入， $f_{\text{max}}$  是在输入占空比为 50% 时测量的。

一次测量一个输出，每次测量一个输入转换。




(1)  $C_L$  包括探头和测试夹具电容。

图 6-1. 三态输出的负载电路



(1)  $C_L$  包括探头和测试夹具电容。

图 6-2. 开漏输出的负载电路



(1)  $C_L$  包括探头和测试夹具电容。

图 6-3. 推挽输出的负载电路




图 6-4. 电压波形，脉冲持续时间





图 6-5. 电压波形，设置和保持时间



(1)  $t_{\text{PLH}}$  和  $t_{\text{PHL}}$  之间的较大者与  $t_{\text{pd}}$  相同。

图 6-6. 电压波形传播延迟






图 6-7. 电压波形传播延迟



(1)  $t_{PLZ}$  和  $t_{PZL}$  之间的较大者与  $t_{pd}$  相同。

图 6-8. 电压波形传播延迟



(1)  $t_r$  和  $t_f$  之间的较大值与  $t_t$  相同。

图 6-9. 电压波形，输入和输出转换时间

## 7 详细说明

### 7.1 概述

TPLD801 是 TI 可编程逻辑器件 (TPLD) 系列器件的一部分，该系列器件采用具有组合逻辑、时序逻辑和模拟块的多功能可编程逻辑 IC，可提供集成、紧凑、低功耗解决方案来实现常见系统功能。

TPLD801 具有一个 GPIO 和五个 GPIO，可配置为数字输入、数字输出或数字输入/输出。

TPLD801 具有一个用于配置内部宏单元和 I/O 引脚布线的互连系统（进一步称为连接多路复用器）。每个连接多路复用器输入都硬接线到特定的数字宏单元输出，例如数字 I/O 和查找表。连接多路复用器允许每个数字输入仅连接到一个输出，因此不存在总线争用。

TPLD801 具有以下宏单元：

- 可配置使用逻辑块
  - 两个 2 位查找表 (LUT)
  - 两个 3 位 LUT
  - 两个 2 位 LUT 或 D 型触发器 (DFF)/锁存器
  - 两个具有复位/设置选项的 3 位 LUT 或 DFF/锁存器
  - 一个 3 位 LUT 或管道延迟
  - 一个 4 位 LUT 或 8 位计数器 (CNT) 或延迟发生器 (DLY)
- 三个 8 位 CNT/DLY
- 一个可编程抗尖峰脉冲滤波器 (PFLT) 或边沿检测器 (EDET)
- 一个用于生成 25kHz 或 2MHz 时钟的振荡器 (OSC)

InterConnect Studio 软件环境支持简单的拖放界面来构建自定义电路设计并配置宏单元、I/O 引脚和互连。除了创建电路之外，InterConnect Studio 还能够模拟数字和模拟功能以验证设计，并提供典型的功耗估算。电路设计最终确定后，InterConnect Studio 可以临时对非易失性存储器中的设计进行仿真或对一次性可编程 (OTP) 进行永久编程。可以锁定 OTP 以防止回读其内容。

## 7.2 功能方框图

ADVANCE INFORMATION





图 7-1. TPLD801 功能方框图

## 7.3 特性说明

### 7.3.1 I/O 引脚

TPLD801 具有一个输入和五个多功能 I/O 引脚。GPIO 引脚可用作用户定义的输入、输出或特殊功能。

**输入模式：**将引脚配置为输入时，可以使用以下选项：

- 不具有施密特触发的数字输入
- 具有施密特触发的数字输入
- 低电压数字输入

低电压数字输入的  $V_{IH}/V_{IL}$  规格低于不具有施密特触发的数字输入。这允许从任何低于  $V_{CC}$  且符合低电压数字输入  $V_{IH}$  和  $V_{IL}$  规格的电压域向上转换。以下引脚还具有提供特殊功能的选项：

- IO1：外部时钟输入

**输出模式：**将引脚配置为输出时，可以使用以下选项（提供了可编程驱动强度）：

- 1x 推挽输出
- 2x 推挽输出
- 1x 开漏 NMOS 输出
- 2x 开漏 NMOS 输出
- 1x 开漏 PMOS 输出
- 2x 开漏 PMOS 输出

**上拉/下拉电阻器：**所有 I/O 引脚都可以选择连接到引脚结构的用户可选电阻器。这些电阻器的可选阻值为 10k $\Omega$ 、100k $\Omega$  和 1M $\Omega$ 。内部电阻器可以配置为上拉电阻器或下拉电阻器。在 InterConnect Studio 中进行设计时，设计中未使用的任何引脚默认配置为连接一个 1M $\Omega$  的下拉电阻器。此外，在上电事件之后，所有端口都处于高阻态，直到上电复位序列完成。

表 7-1. 引脚配置选项

GPIO	IO 选择	OE	IO 选项	电阻器	电阻值 ( $\Omega$ )
IN0	未使用的引脚	—	—	下拉	1M
	数字输入	0	不具有施密特触发的数字输入 具有施密特触发的数字输入 低电压数字输入	悬空	—
				下拉	10k
					100k
1M					

注意：GPI/IN0 还具有在上电时复位芯片的选项。与 POR 不同，外部复位仅影响 GPI、LUT、DLY、OSC、DFF、锁存器、管道延迟、矩阵和 GPO。NVM 保持先前状态。

用户可以对“External Reset”选择“Disabled”、“Level sensitive”或“Edge triggered”。

当选择“Level sensitive”时，如果输入为高电平，那么器件将处于复位模式，此时所有内部器件将被复位。当此引脚变为低电平时，器件将开始复位上电序列。

当选择“Edge triggered”时，边沿检测器可以配置为上升沿或下降沿，GPI/IN0 上的一个边沿将器件复位并开始复位上电序列。

表 7-1. 引脚配置选项 (续)

GPIO	IO 选择	OE	IO 选项	电阻器	电阻值 (Ω)
IO1、 IO2、 IO4、IO5	未使用的引脚	—	—	下拉	1M
	数字输入	0	不具有施密特触发的数字输入 具有施密特触发的数字输入 低电压数字输入	悬空	—
				上拉	10k
					100k
					1M
				下拉	10k
					100k
	1M				
	数字输出	1	推挽 ( 1X、2X ) 开漏 NMOS ( 1X、2X ) 开漏 PMOS ( 1X、2X )	悬空	—
				上拉	—
					10k
					100k
				下拉	1M
					10k
	100k				
数字输入/输出	1	开漏 NMOS ( 1X、2X )	悬空	—	
			上拉	10k	
				100k	
				1M	
			下拉	10k	
				100k	
1M					

ADVANCE INFORMATION



表 7-1. 引脚配置选项 (续)

GPIO	IO 选择	OE	IO 选项	电阻器	电阻值 (Ω)
IO3	未使用的引脚	—	—	下拉	1M
	数字输入	0	不具有施密特触发的数字输入 具有施密特触发的数字输入 低电压数字输入	悬空	—
				上拉	10k
					100k
					1M
				下拉	10k
					100k
	1M				
	数字输出	1/0	推挽 ( 1X、 2X ) 开漏 NMOS ( 1X、 2X ) 三态输出 ( 1X、 2X )	悬空	—
				上拉	—
					10k
					100k
				下拉	1M
					10k
	100k				
	数字输入/输出	0	不具有施密特触发的数字输入 具有施密特触发的数字输入 低电压数字输入	悬空	—
				上拉	10k
					100k
1M					
下拉				10k	
				100k	
	1M				
	1	推挽 ( 1X、 2X ) 开漏 NMOS ( 1X、 2X )	与上面共享		

### 7.3.2 连接多路复用器

TPLD801 具有一个用于配置内部宏单元和 I/O 引脚布线的互连系统 (称为连接多路复用器)。连接多路复用器具有 32 个输入和 44 个输出。连接多路复用器的 32 个输入中的每一个都硬接线到特定的宏单元, 包括 I/O 引脚、LUT、模拟比较器、其他数字资源、VCC 和 GND。数字宏单元的输入使用 5 位寄存器来选择这 32 条输入线之一。

### 7.3.3 可配置使用逻辑块

通过 TPLD801 内的查找表 (LUT) (包括两个 2 位 LUT 和两个 3 位 LUT) 支持组合逻辑。组合函数宏单元的输入和输出通过连接多路复用器进行配置, 具体逻辑功能由 OTP 位的状态定义。

TPLD801 具有七个组合函数块 (宏单元), 可以提供多个逻辑或时序函数。在每种情况下, 这些函数块都可以充当查找表 (LUT), 或者充当其他逻辑或时序函数。有关可在这些逻辑块中实现的函数, 请参阅以下列表:

- 两个 2 位 LUT
- 两个 3 位 LUT
- 两个 2 位 LUT 或 D 型触发器/锁存器
- 两个具有复位/设置选项的 3 位 LUT 或 D 型触发器/锁存器
- 一个 3 位 LUT 或管道延迟
- 一个 4 位 LUT 或 8 位计数器/延迟发生器

#### 7.3.3.1 2 位 LUT 宏单元

当用于实现 LUT 功能时, 2 位 LUT 从连接多路复用器接收两个输入信号并产生一个输出, 该输出返回至连接多路复用器。




图 7-2. 2 位 LUT 方框图

这些 LUT 可配置为任何 2 输入用户定义的功能, 包括以下标准数字逻辑功能: 与、与非、或、或非、异或、异或非、非。

表 7-2 展示了 2 位 LUT 的真值表。

表 7-2. 2 位 LUT 真值表

IN1	IN0	OUT
0	0	用户自定义
0	1	
1	0	
1	1	

每个 2 位 LUT 在 OTP 中都有 4 个位来定义其输出功能。

### 7.3.3.2 3 位 LUT 宏单元

当用于实现 LUT 功能时，3 位 LUT 从连接多路复用器接收三个输入信号并产生一个输出，该输出返回至连接多路复用器。




图 7-3. 3 位 LUT 方框图

这些 LUT 可配置为任何 3 输入用户定义的功能，包括以下标准数字逻辑功能：与、与非、或、或非、异或、异或非、非。

表 7-3 展示了 3 位 LUT 的真值表。

表 7-3. 3 位 LUT 真值表

IN2	IN1	IN0	OUT
0	0	0	用户自定义
0	0	1	
0	1	0	
0	1	1	
1	0	0	
1	0	1	
1	1	0	
1	1	1	

每个 3 位 LUT 在 OTP 中都有 8 个位来定义其输出功能。

### 7.3.3.3 2 位 LUT 或 D 型触发器/锁存器宏单元

该可配置使用逻辑块可以用作 2 位 LUT，或用作 D 触发器或锁存器。




图 7-4. 2 位 LUT 或 DFF/锁存器方框图

当用于实现 LUT 功能时，2 位 LUT 从连接多路复用器接收两个输入信号并产生一个输出，该输出返回至连接多路复用器。这些 LUT 可配置为任何 2 输入用户定义的功能，包括以下标准数字逻辑功能：与、与非、或、或非、异或、异或非、非。

表 7-4 展示了 2 位 LUT 的真值表。

表 7-4. 2 位 LUT 真值表

IN1	IN0	OUT
0	0	用户自定义
0	1	
1	0	
1	1	

每个 2 位 LUT 在 OTP 中都有 4 个位来定义其输出功能。

当用于实现时序逻辑元件时，来自连接多路复用器的两个输入信号进入触发器或锁存器的数据 (D) 和时钟 (CLK) 输入，输出返回至连接多路复用器。该宏单元具有初始状态参数以及时钟和输出极性参数。

D 触发器/锁存器的运行将遵循以下功能描述：

- 时钟极性是可配置的，可以设置为同相 (CLKPOL = 0, CLK) 或反相 (CLKPOL = 1, nCLK)。
  - 具有 CLK 的 DFF：CLK 为上升沿触发，Q = D；否则 Q 不会改变。
  - 具有 nCLK 的 DFF：CLK 为下降沿触发，Q = D；否则 Q 不会改变。
  - 具有 CLK 的锁存器：当 CLK 为低电平时，Q = D；否则 Q 保持其先前的值 (当 CLK 为高电平时，输入 D 对输出没有影响)。
  - 具有 nCLK 的锁存器：当 CLK 为高电平时，Q = D；否则 Q 保持其先前的值 (当 CLK 为低电平时，输入 D 对输出没有影响)。
- 输出极性可配置，可设置为同相 (Q) 或反相 (nQ)。

表 7-5 和表 7-6 分别展示了 D 触发器和 D 锁存器的真值表。

表 7-5. D 触发器真值表

CLKPOL	CLK	D	Q	nQ
0	↓	0	Q <sub>0</sub>	nQ <sub>0</sub>
	↑	0	0	1
	↓	1	Q <sub>0</sub>	nQ <sub>0</sub>
	↑	1	1	0
1	↓	0	0	1
	↑	0	Q <sub>0</sub>	nQ <sub>0</sub>
	↓	1	1	0
	↑	1	Q <sub>0</sub>	nQ <sub>0</sub>

表 7-6. D 锁存器真值表

CLKPOL	CLK	D	Q	nQ
0	0	0	0	1
	1	0	Q <sub>0</sub>	nQ <sub>0</sub>
	0	1	1	0
	1	1	Q <sub>0</sub>	nQ <sub>0</sub>

表 7-6. D 锁存器真值表 (续)

CLKPOL	CLK	D	Q	nQ
1	0	0	Q <sub>0</sub>	nQ <sub>0</sub>
	1	0	0	1
	0	1	Q <sub>0</sub>	nQ <sub>0</sub>
	1	1	1	0

### 7.3.3.4 具有设置/复位宏单位的 3 位 LUT 或 D 型触发器/锁存器

该可配置使用逻辑块可以用作 3 位 LUT，或用作具有复位或设置功能的 D 触发器或锁存器。




图 7-5. 具有 nRST/nSET 的 3 位 LUT 或 DFF/锁存器方框图

当用于实现 LUT 功能时，3 位 LUT 从连接多路复用器接收三个输入信号并产生一个输出，该输出返回至连接多路复用器。这些 LUT 可配置为任何 3 输入用户定义的功能，包括以下标准数字逻辑功能：与、与非、或、或非、异或、异或非、非。

表 7-7 展示了 3 位 LUT 的真值表。

表 7-7. 3 位 LUT 真值表

IN2	IN1	IN0	OUT
0	0	0	用户自定义
0	0	1	
0	1	0	
0	1	1	
1	0	0	
1	0	1	
1	1	0	
1	1	1	

每个 3 位 LUT 在 OTP 中都有 8 个位来定义其输出功能。

当用于实现时序逻辑元件时，来自连接多路复用器的三个输入信号进入触发器或锁存器的数据 (D)、时钟 (CLK) 和复位/设置 (nRST/nSET) 输入，输出返回至连接多路复用器。该宏单元具有初始状态、时钟极性、复位/设置极性和输出极性参数。

D 触发器/锁存器的运行将遵循以下功能描述：

- 时钟极性是可配置的，可以设置为同相 (CLKPOL = 0, CLK) 或反相 (CLKPOL = 1, nCLK)。
  - 具有 CLK 的 DFF：CLK 为上升沿触发，Q = D；否则 Q 不会改变。
  - 具有 nCLK 的 DFF：CLK 为下降沿触发，Q = D；否则 Q 不会改变。
  - 具有 CLK 的锁存器：当 CLK 为低电平时，Q = D；否则 Q 保持其先前的值 (当 CLK 为高电平时，输入 D 对输出没有影响)。
  - 具有 nCLK 的锁存器：当 CLK 为高电平时，Q = D；否则 Q 保持其先前的值 (当 CLK 为低电平时，输入 D 对输出没有影响)。
- 这些 DFF/锁存器具有低电平有效复位或设置选项。
  - nRST：当输入为高电平时，DFF/锁存器处于正常运行状态；当输入为低电平时，Q 复位为 0。
  - nSET：当输入为高电平时，DFF/锁存器处于正常运行状态；当输入为低电平时，Q 设置为 1。
- 如果不需要复位/设置，用户可以将该输入连接至 V<sub>CC</sub> 或另一个恒定的高电平源。
- 输出极性可配置，可设置为同相 (Q) 或反相 (nQ)。

表 7-8 和表 7-9 分别展示了具有复位/设置功能的 D 触发器和 D 锁存器的真值表。

表 7-8. 具有 nRST/nSET 的 D 触发器真值表

nRST	nSET	CLKPOL	CLK	D	Q	nQ
0	—	0	X	X	0	1
—	0		X	X	1	0
1	1		↓	0	Q <sub>0</sub>	nQ <sub>0</sub>
			↑	0	0	1
			↓	1	Q <sub>0</sub>	nQ <sub>0</sub>
↑	1		1	1	0	
0	—	1	X	X	0	1
—	0		X	X	1	0
1	1		↓	0	0	1
			↑	0	Q <sub>0</sub>	nQ <sub>0</sub>
			↓	1	1	0
			↑	1	Q <sub>0</sub>	nQ <sub>0</sub>

表 7-9. 具有 nRST/nSET 的 D 锁存器真值表

nRST	nSET	CLKPOL	CLK	D	Q	nQ
0	—	0	X	X	0	1
—	0		X	X	1	0
1	1		0	0	0	1
			1	0	Q <sub>0</sub>	nQ <sub>0</sub>
			0	1	1	0
			1	1	Q <sub>0</sub>	nQ <sub>0</sub>

表 7-9. 具有 nRST/nSET 的 D 锁存器真值表 (续)

nRST	nSET	CLKPOL	CLK	D	Q	nQ
0	—	1	X	X	0	1
—	0		X	X	1	0
1	1		0	0	Q <sub>0</sub>	nQ <sub>0</sub>
			1	0	0	1
			0	1	Q <sub>0</sub>	nQ <sub>0</sub>
			1	1	1	0

### 7.3.3.5 3 位 LUT 或管道延迟宏单元

该宏单元可以用作 3 位 LUT 或管道延迟。




图 7-6. 3 位 LUT 或管道延迟方框图

当用于实现 LUT 功能时，3 位 LUT 从连接多路复用器接收三个输入信号并产生一个输出，该输出返回至连接多路复用器。这些 LUT 可配置为任何 3 输入用户定义的功能，包括以下标准数字逻辑功能：与、与非、或、或非、异或、异或非、非。

表 7-10 展示了 3 位 LUT 的真值表。

表 7-10. 3 位 LUT 真值表

IN2	IN1	IN0	OUT
0	0	0	用户自定义
0	0	1	
0	1	0	
0	1	1	
1	0	0	
1	0	1	
1	1	0	
1	1	1	

每个 3 位 LUT 在 OTP 中都有 8 个位来定义其输出功能。

当用于实现管道延迟时，来自连接多路复用器的三个输入信号进入触发器或锁存器的延迟输入 (IN)、时钟 (CLK) 和复位 (nRST) 输入，两个输出返回至连接多路复用器。通过该宏单元，用户可以选择每个输出的延迟级数量 (从 1 到 8) 以及 OUT1 的输出极性。

管道延迟是由 8 个 DFF 组成的 8 级延迟。DFF 单元串联连接，其中每个延迟单元的输出进入下一个 DFF 单元。对于每组连接到用于控制每个管道延迟输出延迟量选择的多路复用器的 OUT0 和 OUT1 输出，都有延迟输出点。

为了实现正常的管道延迟功能，nRST 输入应为高电平。如果 nRST 输入为低电平，则管道延迟宏单元处于复位状态并且所有输出为低电平。

图 7-7 展示了选择了 2 级延迟的管道延迟宏单元示例。




图 7-7. 管道延迟宏单元时序示例 (延迟 = 2)

#### 7.3.3.6 4 位 LUT 或 8 位计数器/延迟宏单元

该宏单元可以用作 4 位 LUT 或计数器/延迟发生器 (CNT/DLY)。






图 7-8. 4 位 LUT 或 8 位 CNT/DLY 方框图

当用于实现 LUT 功能时，4 位 LUT 从连接多路复用器接收四个输入信号并产生一个输出，该输出返回至连接多路复用器。该 LUT 可配置为任何 4 输入用户定义的功能，包括以下标准数字逻辑功能：与、与非、或、或非、异或、异或非、非。

表 7-11 展示了 4 位 LUT 的真值表。

表 7-11. 4 位 LUT 真值表

IN3	IN2	IN1	IN0	OUT
0	0	0	0	用户自定义
0	0	0	1	
0	0	1	0	
0	0	1	1	
0	1	0	0	
0	1	0	1	
0	1	1	0	
0	1	1	1	
1	0	0	0	
1	0	0	1	
1	0	1	0	
1	0	1	1	
1	1	0	0	
1	1	0	1	
1	1	1	0	
1	1	1	1	

ADVANCE INFORMATION

每个 4 位 LUT 在 OTP 中都有 16 个位来定义其输出功能。

当用于实现 8 位计数器/延迟功能时，来自连接多路复用器的两个输入信号进入计数器/延迟宏单元的时钟 (CLK) 和复位 (RST/DLY IN)，输出返回至连接多路复用器。作为计数器，该宏单元计数至给定的数据值，并在达到设定值或复位时产生脉冲。作为延迟，该宏单元会将上升沿和/或下降沿推迟一段时间，该时间是寄存器值的函数。

有关 CNT/DLY 宏单元的更多信息，请参阅节 7.3.4。

### 7.3.4 8 位计数器和延迟发生器 (CNT/DLY)

计数器/延迟发生器是 8 位，支持从 1 到 255 的计数器数据值。为了实现灵活性，每个宏单元的时钟源都可以配置为内部振荡器、源自振荡器的分频时钟 (OSC/4、/12、/24、/64、/4096) 或来自连接多路复用器的外部时钟源。还可以选择从前一个 CNT/DLY 宏单元的输出进行链接，以实现更长的计数器/延迟电路。请注意，计数器/延迟宏单元是上升沿触发的，即计数器将在时钟上升沿递增/递减。




图 7-9. CNT/DLY 方框图




图 7-10. CNT/DLY3 方框图

作为计数器/延迟 (CNT/DLY) 宏单元，用户可以从以下模式中进行选择：延迟、计数器。

DLY3 还具有一个可选的边沿检测器，除了延迟输出外，它还将在指定的边沿上生成短脉冲。

#### 7.3.4.1 延迟模式

当配置为延迟发生器 (DLY) 时，该宏单元根据计数器 DATA 和 CLK 输入频率延迟输入，并推迟上升沿和/或下降沿。要延迟的边沿由边沿选择参数选择，可配置为：

- 上升：仅在 IN 的上升沿延迟。
- 下降：仅在 IN 的下降沿延迟。
- 两者：在 IN 的上升沿和下降沿均延迟。

对于延迟应用，建议使用较大的计数器数据值以减小误差。如果输入脉冲宽度短于指定的延迟时间，则该脉冲将被滤除。该功能对于抗尖峰脉冲非常有用。

如果使用片上振荡器，则会引入延迟误差或偏移，具体取决于 OSC 是被设置为“强制上电”还是“自动上电”。在时钟同步的延迟计算中还包括额外的 2 个时钟周期，但可以选择绕过时钟同步。

延迟时间的计算公式为  $DELAY = (DATA + (t_{d\_err} \text{ or } t_{d\_os}) + 2)/f_{CLK}$ 。

当 OSC 被设置为“自动上电”并且 DLY 宏单元随后在先前输出出现之前被触发时，OSC 将继续计时，并且 DLY 将在下一个上升沿开始。因此，可以计算后续延迟，就好像 OSC 被设置为“强制上电”一样。

图 7-11 展示了延迟宏单元运行被设置为双边沿延迟和数据 = 1 的示例。




图 7-11. 延迟输出时序示例 ( 双边沿延迟 , DATA = 1 )

图 7-12 展示了 OSC 被设置为“自动上电”时连续触发的两个不同延迟宏单元的示例时序。




图 7-12. 延迟输出时序示例 ( 2 个延迟宏单元, 双边沿延迟, DATA = 1, OSC 电源 = 自动 )

#### 7.3.4.2 复位计数器模式

当配置为计数器 (CNT) 且 IN 输入端出现有效边沿时, 该宏单元将内部计数器复位为 0, 并在下一个上升时钟沿从 DATA 开始递减计数。然后, 当计数达到 0 时, 宏单元在一个 CLK 周期的持续时间内输出一个脉冲, 并回绕到 DATA 中的值。计数器将持续运行, 直到接收到另一次复位。计数器复位时的边沿由边沿选择参数决定, 可配置为:

- 上升: 仅 IN 的上升沿复位计数器。
- 下降: 仅 IN 的下降沿复位计数器。
- 两者: IN 的上升沿和下降沿均复位计数器。
- 高电平复位: 只要 IN 为高电平, 计数器就会复位至 0; 复位后, 计数器输出保持低电平, 直到下一个 CLK 上升沿, 然后正常运行。

计数器时间的计算公式为  $COUNT = (DATA + 1)/f_{CLK}$ 。复位后, 为时钟同步增加了额外的 2 个时钟周期, 但可以选择绕过时钟同步。

#### 备注

POR 后, 计数器以 DATA = 0 进行初始化。

图 7-13 和图 7-14 分别展示了与 DATA = 1 和 DATA = 3 的边沿选择参数相关的计数器输出时序图示例。




图 7-13. 计数器输出时序示例 (DATA = 1)




图 7-14. 计数器输出时序示例 (DATA = 3)

图 7-15 展示了当 IN 信号短于计数器长度时计数器宏单元如何运行的示例 (当边沿选择参数被设置为“两者”时显示)。




图 7-15. RST < DATA (DATA = 3) 的计数器输出时序示例

### 7.3.5 可编程抗尖峰脉冲滤波器或边沿检测器宏蜂窝

TPLD801 具有一个可配置为可编程滤波器 (PFLT) 或边沿检测器 (EDET) 的宏单元。PFLT 宏单元可用于生成延迟 ( $t_{pflt\_d}$ )，其特征为  $t_{pflt\_pw}$  和  $t_{pflt\_pd}$ 。  $t_{pflt\_pw}$  可被设置为 125ns、250ns、375ns 或 500ns，  $t_{pflt\_pd}$  为  $\approx 40$ ns 的固定值。此外，宏单元的输出可以被配置为以下四种选项之一：上升沿检测、下降沿检测、双边沿检测或双边沿延迟。最后，滤波器作为短低通滤波器运行，其输出可以被设置为同相或反相。




图 7-16. 可编程滤波器和边沿检测器方框图

#### 备注

输入信号必须比  $t_{pflt\_d}$  长，否则会被滤除。




图 7-17. 可编程滤波器和边沿检测器输出时序图示例

### 7.3.6 可选频率振荡器

TPLD801 具有一个内部振荡器，可选择以 25kHz 或 2MHz 的频率运行。用户可为 OSC 宏单元选择这些工作频率之一，也可以绕过内部振荡器，此时工作频率可以来自外部时钟。




图 7-18. 振荡器方框图

在工作时钟输入之后，有两个分频器级，使用户能够灵活地在整个器件中使用各种时钟频率。

第一级分频器允许从表 7-13 中列出的振荡器工作频率中选择最多四个选项。第一个分频器级的输出直接路由到计数器/延迟发生器宏单元 CLK 输入，在此处可以使用单独的第二个分频器级。

第一个分频器级的输出也被路由到振荡器宏单元内的第二个分频器级。振荡器宏单元具有两个独立的第二级分频器，允许将两个独立的时钟 (OUT0 和 OUT1) 输出到连接多路复用器。请参阅表 7-14

**振荡器电源模式：**使用器件的内部振荡器时，有两种可用的配置设置：

- **强制上电：**只要器件上电，内部振荡器就会持续运行。



- **自动上电**：当任何宏单元直接从预分频块输出（而不是通过连接多路复用器）请求振荡器时，内部振荡器将动态上电，然后在任务完成后关闭电源。
- **外部电源开/关**：当 PDWN 置为高电平时，内部振荡器将断电。PDWN 信号优先于振荡器电源模式。这仅适用于选择了内部振荡器并在使用外部时钟时被旁路的情况。

表 7-12. 频率选项和限制

频率选项	最小值	典型值	最大值
FREQ0	23.75kHz	25kHz	26.25kHz
FREQ1	1.9MHz	2MHz	2.1MHz
EXT	-	-	-

表 7-13. 振荡器预分频器

预分频器选项	幅度
P0	1
P1	2
P2	4
P3	8

表 7-14. 振荡器输出分频器

输出分频器选项	幅度
OD0	1
OD1	2
OD2	3
OD3	4
OD4	8
OD5	12
OD6	24
OD7	64

## 7.4 器件功能模式

### 7.4.1 上电复位

TPLD801 具有一个上电复位 (POR) 宏单元，可确保正确的器件初始化并确保器件中的所有宏单元正常运行。POR 电路的目标是在  $V_{CC}$  电源首次施加到器件时以及在断电期间  $V_{CC}$  下降时具有一致的行为和可预测的结果。为了实现这一目标，POR 驱动定义的内部事件序列，触发器件内部不同宏单元状态的更改，并最终触发 I/O 引脚状态的更改。

当器件电源 ( $V_{CC}$ ) 升至大约  $V_{PORR}$  并且器件完全启动时，上电复位 (POR) 宏单元将产生逻辑高电平信号作为输出。所有输出均处于高阻状态，芯片开始从 OTP 加载数据。内部宏单元复位信号被释放，所有寄存器被初始化为默认状态。图 7-19 展示了 POR 系统生成启用某些宏单元的信号序列。




图 7-19. POR 序列

如图 7-19 所示，在 V<sub>CC</sub> 开始增大并超过 V<sub>PORR</sub> 阈值后：

- 首先，片上 OTP 存储器复位。
- 接下来，器件从 OTP 存储器读取数据，并传输该信息以配置每个宏单元和连接多路复用器。
- 第三阶段复位配置为输入的 GPIO，然后启用这些 GPIO。
- 之后，LUT 复位并变为活动状态。在 LUT 之后，延迟单元、OSC、DFF、锁存器和管道延迟被初始化。
- 所有宏单元初始化后，POR 宏单元产生的内部 POR 信号由低电平变为高电平。
- 器件要初始化的最后一部分是输出引脚，此时这些引脚从高阻抗转变为活动状态。

延迟块将在启动序列期间将其输入传递到输出，而不延迟每个配置的信号，因此在 DLY 输入前面添加的将 DLY 输入和 POR 进行与运算的 LUT 会保证输入信号不显示，直到器件完全上电。

**GPIO 快速充电：**可以选择将 2kΩ 电阻器与任何配置的开路/下拉电阻器并联，以帮助输入更快地达到正确的电压，特别是在存在较大电容的情况下。在 POR 序列完成之前，10kΩ、100kΩ 和 1MΩ GPIO 上拉/下拉电阻器不会启用。

**初始化：**所有内部宏单元默认初始化为低电平。从 V<sub>CC</sub> 超过 V<sub>PORR</sub> 开始，TPLD801 中的宏单元上电并强制进入复位状态。

POR 信号变为高电平表明上述上电序列已完成。

## 7.5 编程

### 7.5.1 一次性可编程存储器 (OTP)

TPLD801 包含一次性可编程 (OTP) 非易失性存储器，可在断电的情况下保留器件配置。向器件发出 POR 事件后，OTP 内容就会根据 POR 序列加载到宏单元中，如节 7.4.1 所示。

可以对 TPLD801 OTP 存储器进行仿真以进行快速系统内评估或使用 TPLD801 EVM 和 InterConnect Studio 软件平台永久烧录。在对 OTP 进行仿真时，只要提供了电源，TPLD 就会保持其已编程的配置。发出下电上电命令后，TPLD 将恢复至 OTP 中存储的配置。

## 8 应用和实施

### 备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户应负责确定各元件是否适用于其应用。客户应验证并测试其设计是否能够实现，以确保系统功能。

### 8.1 应用信息

TPLD801 具有可配置逻辑和时序块，可为多个元件提供对称的上电和断电信号。此应用中，器件被配置为根据计数器/延迟宏单元来输出最大上电和断电时序信号数量。

### 8.2 典型应用




图 8-1. InterConnect Studio 中的典型应用方框图

## 8.2.1 设计要求

### 8.2.1.1 电源注意事项

确保所需电源电压在 *建议运行条件* 中规定的范围内。电源电压按照 *电气特性* 部分中所述设置器件的电气特性。

正电压电源能够提供的电流必须等于 TPLD801 所有输出端拉出的总电流加上 *电气特性* 中列出的最大静态电源电流  $I_{CC}$  以及开关所需的任何瞬态电流之和。该器件只能拉出与正电源提供的大小相同的电流。确保不要超过 *绝对最大额定值* 中列出的通过  $V_{CC}$  的最大总电流。

地必须能够灌入的电流等于 TPLD801 所有输出端灌入的总电流加上最大电源电流  $I_{CC}$  (在 *电气特性* 中列出) 以及开关所需的任何瞬态电流之和。逻辑器件只能灌入其所接的地可灌入的大小相同的电流。确保不要超过 *绝对最大额定值* 中列出的通过  $GND$  的最大总电流。

TPLD801 可以驱动总电容小于或等于 15pF 的负载，同时仍满足所有数据表规格。可以施加更大的容性负载；但建议不要超过 15pF。

TPLD801 可以驱动由  $R_L \geq V_O/I_O$  描述的总电阻负载，输出电压和电流在 *电气特性* 表中用  $V_{OH}$  和  $V_{OL}$  定义。在高电平状态下输出时，公式中的输出电压定义为测量的输出电压与  $V_{CC}$  引脚处的电源电压之间的差值。

总功耗可以使用 *CMOS 功耗与 Cpd 计算* 中提供的信息进行计算。

可以使用 *标准线性逻辑 (SLL) 封装和器件的热特性* 中提供的信息计算热增量。

#### 小心

*绝对最大额定值* 中列出的最高结温  $T_{J(max)}$  是防止损坏器件的附加限制。请勿违反 *绝对最大额定值* 中列出的任何值。提供这些限制是为了防止损坏器件。

### 8.2.1.2 输入注意事项

输入信号必须超过  $V_{IL(max)}$  或  $V_{t(min)}$  才能被视为逻辑低电平，超过  $V_{IH(min)}$  或  $V_{t+(max)}$  才能被视为逻辑高电平。不要超过绝对最大额定值中的最大输入电压范围。

未使用的输入必须端接至  $V_{CC}$  或地。如果输入完全不使用，则可以直接端接未使用的输入，如果有时要使用输入，但并非始终使用，则可以使用上拉或下拉电阻器连接输入。上拉电阻用于默认高电平状态，下拉电阻用于默认低电平状态。控制器的驱动电流、进入 TPLD801 的漏电流（如电气特性中所规定）以及所需输入转换率会限制电阻值。由于这些因素，通常使用  $10k\Omega$  的电阻值。

TPLD801 具有 CMOS 输入，因此需要进行快速输入转换才能正常工作，如建议运行条件表中所定义。缓慢的输入转换会导致振荡、额外的功耗以及器件可靠性下降。

TPLD801 由于具有施密特触发输入，因而在使用时没有输入信号转换速率要求。

具有施密特触发输入的另一个优势是能够抑制噪声。振幅足够大的噪声仍然会导致问题。要了解噪声大到什么程度才是过大，请参考电气特性中的  $\Delta V_{T(min)}$ 。此迟滞值将提供峰峰值限制。

与标准 CMOS 输入不同，施密特触发输入可以保持在任何有效值，而不会导致功耗大幅增加。将输入保持在  $V_{CC}$  或地电平以外的值所导致的典型附加电流绘制在典型特性中。

有关此器件输入的其他信息，请参阅特性说明部分。

### 8.2.1.3 输出注意事项

正电源电压用于产生高电平输出电压。根据电气特性中  $V_{OH}$  规格所示，从输出端汲取电流将降低输出电压。接地电压用于产生输出低电压。根据电气特性中  $V_{OL}$  规格所示，向输出端灌入电流将提高输出电压。

可能处于相反状态的推挽输出始终不应直接连接在一起，即使时间很短也不例外。否则可能会导致电流过大并损坏器件。

同一器件内具有相同输入信号的两个通道可以并联，以获得额外的输出驱动强度。

开漏输出可以直接连接在一起，以实现线与配置或获得额外的输出驱动强度。

未使用的输出可以保持悬空状态。不要将输出直接连接到  $V_{CC}$  或地。

有关此器件的输出的其他信息，请参阅特性说明部分。

### 8.2.2 详细设计过程

1. 在  $V_{CC}$  至 GND 之间添加一个去耦电容器。此电容器需要在物理上靠近器件，在电气上靠近  $V_{CC}$  和 GND 引脚。布局部分中展示了示例布局。
2. 确保输出端的容性负载  $\leq 50\text{pF}$ 。这不是硬性限制；但是，根据设计，该限制将优化性能。这可以通过从 TPLD801 向一个或多个接收器件提供适当大小的短布线来实现。
3. 确保输出端的电阻负载大于  $(V_{CC}/I_{O(max)})\Omega$ 。这可防止超出绝对最大额定值中的最大输出电流。大多数 CMOS 输入具有以  $M\Omega$  为单位的电阻负载；远大于之前计算的最小值。
4. 逻辑门很少关注热问题；然而，可以使用应用报告 [CMOS 功耗与 Cpd 计算](#) 中提供的步骤计算功耗和热增量。

### 8.2.3 应用曲线




图 8-2. 应用时序图

### 8.3 电源相关建议

电源可以是 *建议运行条件* 中最小和最大电源电压额定值之间的任何电压。每个  $V_{CC}$  端子均应具有良好的旁路电容器，以防止功率干扰。建议为该器件使用  $0.1\mu\text{F}$  电容器。可以并联多个旁路电容器以抑制不同的噪声频率。 $0.1\mu\text{F}$  和  $1\mu\text{F}$  电容器通常并联使用。为了获得最佳效果，旁路电容器必须尽可能靠近电源端子安装。

### 8.4 布局

#### 8.4.1 布局指南

使用多输入和多通道逻辑器件时，输入不得悬空。在许多情况下，未使用数字逻辑器件的功能或部分功能；例如，当仅使用三输入与门的两个输入或仅使用 4 个缓冲门中的 3 个时。此类未使用的输入引脚不得悬空，因为外部连接处的未定义电压会导致未定义的操作状态。数字逻辑器件的所有未使用输入必须连接到由输入电压规范定义的逻辑高电平电压或逻辑低电平电压，以防止其悬空。必须应用于任何特定未使用输入的逻辑电平取决于器件的功能。通常，输入连接到 GND 或  $V_{CC}$ ，以对逻辑功能更有意义或更方便者为准。

### 8.4.2 布局示例




图 8-3. 可改善信号完整性的布线转角示例

ADVANCE INFORMATION




图 8-4. TSSOP 和类似封装的旁路电容器放置示例




图 8-5. WQFN 和类似封装的旁路电容器放置示例




图 8-6. SOT、SC70 和类似封装的旁路电容器放置示例




图 8-7. 可改善信号完整性的阻尼电阻放置示例



## 9 器件和文档支持

### 9.1 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](http://ti.com) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

### 9.2 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

### 9.3 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

### 9.4 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

### 9.5 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

## 10 修订历史记录

日期	修订版本	注释
2024 年 9 月	*	预告信息发布

## 11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

## 11.1 封装选项附录

### 封装信息

可订购器件	状态 <sup>(1)</sup>	封装类型	封装图	引脚	包装数量	环保计划 <sup>(2)</sup>	铅/焊球镀层 <sup>(4)</sup>	MSL 峰值温度 <sup>(3)</sup>	工作温度 (°C)	器件标识 <sup>(5) (6)</sup>
PTPLD801DRLR	预发布	SOT-5X3	DRL	8	3000	RoHS 和绿色 环保	MATTE SN	Level-1-260C-UNLIM	-40 至 125	P801

(1) 销售状态值定义如下：

**正在供货：**建议用于新设计的产品器件。

**限期购买：**TI 已宣布器件即将停产，但仍在购买期限内。

**NRND：**不推荐用于新设计。为支持现有客户，器件仍在生产，但 TI 不建议在新设计中使用此器件。

**PRE\_PROD：**器件未发布，尚未量产，未向大众市场供货，也未在网上供应，未提供样片。

**预发布：**器件已发布，但未量产。可能提供样片，也可能无法提供样片。

**已停产：**TI 已停止生产该器件。

(2) 环保计划 - 规划的环保分级包括：无铅 (RoHS)，无铅 (RoHS 豁免) 或绿色环保 (RoHS，无镉/溴) - 如需了解最新供货信息及更多产品内容详情，请访问 <http://www.ti.com/productcontent>。

**待定：**无铅/绿色环保转换计划尚未确定。

**无铅 (RoHS)：**TI 所说的“无铅”或“无 Pb”是指半导体产品符合针对所有 6 种物质的现行 RoHS 要求，包括要求铅的重量不超过同质材料总重量的 0.1%。因在设计时就考虑到了高温焊接要求，因此 TI 的无铅产品适用于指定的无铅作业。

**无铅 (RoHS 豁免)：**该元件在以下两种情况下可享受 RoHS 豁免：1) 芯片和封装之间使用铅基倒装芯片焊接凸点；2) 芯片和引线框之间使用铅基芯片粘合剂。否则，元件将根据上述规定视为无铅 (符合 RoHS)。

**绿色环保 (RoHS，无镉/溴)：**TI 将“绿色环保”定义为无铅 (符合 RoHS 标准)、无溴 (Br) 和无镉 (Sb) 基阻燃剂 (Br 或 Sb 在同质材料中的质量不超过总质量的 0.1%)

(3) MSL，峰值温度-- 湿敏等级额定值 (符合 JEDEC 工业标准分级) 和峰值焊接温度。

(4) 铅/焊球镀层 - 可订购器件可能有多种镀层材料选项。各镀层选项用垂直线隔开。如果铅/焊球镀层值超出最大列宽，则会折为两行。


(5) 器件上可能还有与标识、批次跟踪代码或环境分级相关的标识

(6) 如有多个器件标识，将用括号括起来。不过，器件上仅显示括号中以“~”隔开的其中一个器件标识。如果某一行缩进，说明该行续接上一行，这两行合在一起表示该器件的完整器件标识。


**重要信息和免责声明：**本页面上提供的信息代表 TI 在提供该信息之日的认知和观点。TI 的认知和观点基于第三方提供的信息，TI 不对此类信息的正确性做任何声明或保证。TI 正在致力于更好地整合第三方信息。TI 已经并将继续采取合理的措施来提供有代表性且准确的信息，但是可能尚未对引入的原料和化学制品进行破坏性测试或化学分析。TI 和 TI 供应商认为某些信息属于专有信息，因此可能不会公布其 CAS 编号及其他受限制的信息。

在任何情况下，TI 因此类信息产生的责任决不超过 TI 每年向客户销售的本文档所述 TI 器件的总购买价。

## 11.2 卷带包装信息




### QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



器件	封装类型	封装图	引脚	SPQ	卷带直径 (mm)	卷带宽度 W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 象限
PTPLD801DRLR	SOT-5X3	DRL	8	3000	180	8.4	2.4	1.9	0.75	4	8	3

ADVANCE INFORMATION

TAPE AND REEL BOX DIMENSIONS



器件	封装类型	封装图	引脚	SPQ	长度 (mm)	宽度 (mm)	高度 (mm)
PTPLD801DRLR	SOT-5X3	DRL	8	3000	210	185	35

ADVANCE INFORMATION

11.3 机械数据




**DRL0008A**

**PACKAGE OUTLINE**

**SOT-5X3 - 0.6 mm max height**

PLASTIC SMALL OUTLINE



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, interlead flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC Registration MO-293, Variation UDAD

## EXAMPLE BOARD LAYOUT

**DRL0008A**

**SOT-5X3 - 0.6 mm max height**

PLASTIC SMALL OUTLINE



NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
7. Land pattern design aligns to IPC-610, Bottom Termination Component (BTC) solder joint inspection criteria.

**EXAMPLE STENCIL DESIGN**

**DRL0008A**

**SOT-5X3 - 0.6 mm max height**

PLASTIC SMALL OUTLINE



NOTES: (continued)

- 8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
- 9. Board assembly site may have different recommendations for stencil design.

**ADVANCE INFORMATION**

**PACKAGING INFORMATION**

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
PTPLD801DRLR	ACTIVE	SOT-5X3	DRL	8	3000	TBD	Call TI	Call TI	-40 to 125		Samples

(1) The marketing status values are defined as follows:

**ACTIVE:** Product device recommended for new designs.

**LIFEBUY:** TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

**NRND:** Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

**PREVIEW:** Device has been announced but is not in production. Samples may or may not be available.

**OBSELETE:** TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

**RoHS Exempt:** TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

**Green:** TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.


(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "-" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

**Important Information and Disclaimer:**The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.





4224486/G 11/2024

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, interlead flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC Registration MO-293, Variation UDAD

# EXAMPLE BOARD LAYOUT


DRL0008A

SOT-5X3 - 0.6 mm max height

PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:30X



SOLDERMASK DETAILS

4224486/G 11/2024

NOTES: (continued)


- 5. Publication IPC-7351 may have alternate designs.
- 6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
- 7. Land pattern design aligns to IPC-610, Bottom Termination Component (BTC) solder joint inspection criteria.

# EXAMPLE STENCIL DESIGN

DRL0008A

SOT-5X3 - 0.6 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE  
BASED ON 0.1 mm THICK STENCIL  
SCALE:30X

4224486/G 11/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## 重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265  
版权所有 © 2025，德州仪器 (TI) 公司