

TPS25984Bx 具有准确、快速电流监测器的 4.5V 至 16V、0.8mΩ、70A 可堆叠集成式热插拔器件（电子保险丝）

1 特性

- 输入工作电压范围：4.5V 至 16V
 - 绝对最大值：20V 直流、23.5V 瞬态
 - 输出端可耐受高达 -1V 的负电压
- 具有超低 $R_{DS(ON)}$ 的集成 FET 0.8mΩ（典型值）
- 额定 RMS 电流：55A 峰值电流：70A
- 支持多个电子保险丝并行连接，从而支持更高的电流
 - 启动期间的电流平衡
- 强大的过流保护
 - 可调过流阈值 (I_{OCP})：10 A 至 80 A，精度为 $\pm 5\%$
 - 在稳定状态运行期间，断路器通过内部瞬态过流消隐计时器进行响应，支持峰值电流
 - 启动期间的可调有源电流限制 (I_{LIM})
- 强大的短路保护
 - 针对输出短路事件进行快速跳变响应 ($< 200\text{ns}$)
 - 可调节 ($2 \times I_{OCP}$) 和固定阈值
 - 不受电源线路瞬变影响 - 无干扰性跳变
- 精确的模拟负载电流监测
 - 精度： $\pm 1.4\%$ ；带宽： $> 500\text{kHz}$
- 快速过压保护（18.4V 固定阈值）
- 可调节输出压摆率控制 (dVdt)，用于提供浪涌电流保护
- 带有可调节欠压锁定 (UVLO) 的高电平有效使能输入
- 提供过热保护 (OTP)
 - FET SOA：10W \sqrt{s}
- 集成式 FET 运行状况监测和报告
- 模拟芯片温度监测器输出 (TEMP)
- 故障指示专用引脚 (GOK/ \overline{FLT})
- 电源正常状态指示引脚 (PG)
- 小尺寸：QFN-32，5mm x 5mm
- 100% 无铅

2 应用

- 输入热插拔
- 服务器和高性能计算
- 网络接口卡
- 显卡和硬件加速器卡
- 数据中心交换机和路由器
- 风扇托盘

3 说明

TPS25984Bx 是一款采用小型封装的高电流、可堆叠、集成式热插拔保护（电子保险丝）器件。该器件只需很少的外部元件即可提供多种保护模式，能够非常有效地抵御过载、短路和过多浪涌电流。

浪涌电流有特别要求的应用可以通过单个外部电容器设定输出转换率。用户可根据系统需求设置输出电流限制电平。借助内部过流消隐计时器，系统可在电子保险丝不出现跳变的情况下支持负载电流的瞬态峰值。

可以并联堆叠多个 TPS25984Bx 器件，以增加高功率系统的总电流容量。在启动期间，所有器件共享电流，防止某些器件上出现过载情况，导致并联链提前关闭或部分关闭。

集成的快速、准确检测模拟负载电流监测器有助于进行预测性维护，并且先进的动态平台电源管理技术（如 Intel® PSYS 和 PROCHOT™）可最大限度地提高系统吞吐量和电源利用率。


此类器件的额定工作结温范围为 -40°C 至 $+125^{\circ}\text{C}$ 。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
TPS25984B0RZJ	RZJ (QFN, 32)	5mm × 5mm
TPS25984B1RZJ		
TPS25984B2RZJ		
TPS25984B3RZJ		

(1) 有关所有可用封装，请参阅节 11。

(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。



简化版原理图



内容

1 特性	1	7.3 特性说明.....	18
2 应用	1	7.4 器件功能模式.....	29
3 说明	1	8 应用和实施	30
4 器件比较表	3	8.1 应用信息.....	30
5 引脚配置和功能	4	8.2 典型应用：数据中心服务器中的 12V、3.3kW 电 源路径保护.....	34
6 规格	6	8.3 电源相关建议.....	41
6.1 绝对最大额定值.....	6	8.4 布局.....	42
6.2 ESD 等级.....	6	9 器件和文档支持	44
6.3 建议运行条件.....	7	9.1 文档支持.....	44
6.4 热性能信息.....	7	9.2 接收文档更新通知.....	44
6.5 电气特性.....	8	9.3 支持资源.....	44
6.6 逻辑接口.....	9	9.4 商标.....	44
6.7 时序要求.....	10	9.5 静电放电警告.....	44
6.8 开关特性.....	11	9.6 术语表.....	44
6.9 典型特性.....	12	10 修订历史记录	44
7 详细说明	16	11 机械、封装和可订购信息	44
7.1 概述.....	16		
7.2 功能方框图.....	17		

4 器件比较表

器件型号	故障响应	过流消隐计时器
TPS25984B0RZJ	闭锁	400 μ s (典型值)
TPS25984B1RZJ	自动重试	
TPS25984B2RZJ	可根据 MODE 引脚进行配置	
TPS25984B3RZJ	闭锁	3.2ms (典型值)

5 引脚配置和功能




图 5-1. TPS25984Bx RZJ 封装 32 引脚 QFN (顶视图)

表 5-1. 引脚功能

引脚		类型	说明
名称	编号		
OUT	1、2、25、26、27、28、29、30、31、32	O	电源输出。器件必须均匀焊接到输出电源平面，以确保恰当散热，并保持通过器件的理想电流分布。
D_OC	3	O	开漏信号，用于指示过流事件。
EN/UVLO	4	I	高电平有效使能输入。从输入电源连接电阻分压器以设置欠压阈值。 <i>不保持悬空。</i>
GOK/FLT	5	I/O	开漏低电平有效故障指示。也可用作输入，用于同步并联器件之间的故障状态。 <i>不保持悬空。</i>
PG	6	O	开漏高电平有效电源正常指示。建议从外部将该引脚上拉至逻辑电平电源。
NC	7	不适用	无连接。可以保持悬空或连接至输入电源。
模式	8	I	TPS25984B2：重试模式选择引脚。
DNC			TPS25984B0/1/3：不要将任何内容连接到该引脚。

表 5-1. 引脚功能 (续)

引脚		类型	说明
名称	编号		
IN	9、10、11、 12、13、14、 15、16、外露焊 盘	P	电源输入。器件必须均匀焊接到输入电源平面，以确保恰当散热，并保持通过器件的理想电流分布
DNC	17	I/O	内部测试模式引脚。请勿从外部在此引脚上强行施加电压。
TEMP	18	O	裸片结温监测器模拟电压输出。可与多个器件的 TEMP 输出并联，指示并联链路的峰值温度。
DVDT	19	O	启动输出压摆率控制引脚。让该引脚保持开路可实现最快的启动。通过电容器将该引脚接地可降低压摆率以管理浪涌电流。
GND	20	G	器件接地基准引脚。连接到系统地。
VREG	21	O	内部 LDO 输出。使用电容器去耦至 GND。
IMON	22	O	在该引脚上外接电阻器并与 GND 引脚连接，可设置稳定状态期间模拟输出负载电流监测信号的电压增益。
ILIM	23	O	在该引脚上外接电阻器并与 GND 引脚连接，可设置启动期间的电流限制保护阈值，以及稳定状态期间的断路器和快速跳变阈值。也可在启动和稳定状态期间用作模拟负载电流监测器。不保持悬空。
IREF	24	I/O	用于过流和短路保护块的基准电压可使用内部电流源和该引脚上的电阻器生成，也可以从外部电压源驱动。不保持悬空。

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

参数		引脚	最小值	最大值	单位
V _{INMAX}	最大输入电压范围	IN	-0.3	20	V
V _{INMAX,PLS}	最大输入电压范围 (10μs, T _A ≥ 0°C)	IN	-0.3	最小值 (23.5, V _{OUT} + 23)	V
V _{INMAX,SLEW}	输入引脚处的最大压摆率	IN		30	V/μs
V _{OUTMAX}	最大输出电压范围	OUT	-1	最小值 (20, V _{IN} + 0.3)	
V _{IREFMAX}	最大 IREF 引脚电压范围	IREF		5.5	V
V _{DVDTMAX}	最大 DVDT 引脚电压范围	DVDT		5.5	V
V _{MODEMAX}	最大 MODE 引脚电压范围	模式	内部受限制		V
V _{DOCMAX}	D_OC 引脚最大电压范围	D_OC		5.5	V
I _{DOCMAX}	D_OC 引脚最大灌电流	D_OC		10	mA
V _{ENMAX}	最大使能引脚电压范围	EN/UVLO		20	V
V _{FLTBMAX}	GOK/FLT 引脚最大电压范围	GOK/FLT		5.5	V
I _{FLTBMAX}	GOK/FLT 引脚最大灌电流	GOK/FLT		10	mA
V _{PGMAX}	最大 PG 引脚电压范围	PG		5.5	V
I _{PGMAX}	PG 引脚最大灌电流	PG		10	mA
V _{TEMPMAX}	最大 TEMP 引脚电压范围	TEMP		5.5	V
V _{ILIMMAX}	ILIM 引脚最大电压	ILIM	内部受限制		V
V _{IMONMAX}	IMON 引脚最大电压	IMON	内部受限制		V
V _{REGMAX}	VREG 引脚最大电压	VREG	内部受限制		V
I _{MAX}	最大持续开关电流	IN 至 OUT	内部受限制		A
T _{JMAX}	结温		内部受限制		°C
T _{LEAD}	最高焊接温度			300	°C
T _{STG}	贮存温度		-65	150	°C

(1) 超出“绝对最大额定值”运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出“建议运行条件”但在“绝对最大额定值”范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。

6.2 ESD 等级

		值	单位
V _(ESD)	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	±2000
		充电器件模型 (CDM), 符合 ANSI/ESDA/JEDEC JS-002 标准 ⁽²⁾	±500

(1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。

(2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数		引脚	最小值	最大值	单位
V _{IN}	输入电压范围	IN	4.5	16	V
V _{OUT}	输出电压范围	OUT	0	V _{IN}	V
V _{EN/UVLO}	使能引脚电压范围	EN/UVLO	0	最小值 (V _{DD} + 1V, V _{IN} + 1V)	V
V _{DVDT}	DVDT 引脚电容额定电压	DVDT	4		V
V _{PG}	PG 引脚上拉电压范围	PG	0	5	V
V _{FLT}	GOK/FLT 引脚上拉电压范围	GOK/FLT	0	5	V
V _{DOC}	D_OC 引脚上拉电压范围	D_OC	2.5	5	V
I _{REG}	VREG 引脚拉电流	VREG		1	mA
V _{IREF}	IREF 引脚电压范围	IREF	0.3	1.8	V
V _{ILIM}	ILIM 引脚电压范围	ILIM	0	3	V
V _{IMON}	IMON 引脚电压范围	IMON	0	3	V
I _{MAX}	RMS 开关电流, T _J ≤ 125°C	IN 至 OUT	0	55	A
I _{MAX, PLS}	峰值开关电流, T _J ≤ 125°C	IN 至 OUT	0	70	A
C _{IN}	引脚 7 处的电容	引脚 7 至 GND		100	nF
T _J	结温		-40	125	°C

6.4 热性能信息

热指标 ^{(1) (2)}		TPS25984BX	单位
		RZJ (QFN)	
		32 引脚	
R _{θ JA(eff)}	结至环境热阻 (有效)	16.5 ⁽²⁾	°C/W
		25.2 ⁽³⁾	°C/W
Ψ _{JT(eff)}	结至顶部特征参数 (有效)	0.3 ^{(2) (3)}	°C/W
Ψ _{JB(eff)}	结至电路板特征参数 (有效)	4.4 ⁽²⁾	°C/W
		4.9 ⁽³⁾	°C/W

- (1) 有关新旧热指标的更多信息，请参阅 [半导体和 IC 封装热指标应用报告](#)。
- (2) 仿真条件：器件安装在定制的 8 层 PCB (4s4p) 上，器件下方有 9 个散热过孔
- (3) 仿真条件：器件安装在 JEDEC 4 层 PCB (2s2p) 上，器件下方有 9 个散热过孔

6.5 电气特性

(测试条件, 除非另有说明): $-40^{\circ}\text{C} \leq T_J \leq 125^{\circ}\text{C}$, $V_{IN} = 12\text{V}$, $OUT = \text{开路}$, $V_{EN/UVLO} = 2\text{V}$, $D_OC = 10\text{k}\Omega$ 上拉至 5V , $R_{LIM} = 1.1\text{k}\Omega$, $R_{IMON} = 1.1\text{k}\Omega$, $V_{IREF} = 1\text{V}$, $DVDT = \text{开路}$, $GOK/FLT = 10\text{k}\Omega$ 上拉至 5V , $PG = 10\text{k}\Omega$ 上拉至 5V , $TEMP = \text{开路}$, $MODE = \text{开路}$ 。所有电压均应以 GND 为基准。

参数		测试条件	最小值	典型值	最大值	单位
输入电源 (IN)						
V_{IN}	V_{IN} 输入工作电压范围		4.5		16	V
$V_{UVPIN(R)}$	V_{IN} 欠压保护阈值	V_{IN} 上升	4	4.25	4.5	V
$V_{UVPIN(F)}$	V_{IN} 欠压保护阈值	V_{IN} 下降	3.9	4.15	4.4	V
$I_{QON(IN)}$	IN 导通状态静态电流	$V_{EN} \geq V_{UVLO(R)}$		3500	4420	μA
$I_{QOFF(IN)}$	IN 关断状态电流	$V_{EN} < V_{UVLO(F)}$		110	165	μA
使能/欠压锁定 (EN/UVLO)						
$V_{UVLO(R)}$	用于导通的 EN/UVLO 引脚电压上升阈值	EN/UVLO 上升	1.35	1.40	1.52	V
$V_{UVLO(F)}$	用于关断和接合输出放电 (主器件) 的 EN/UVLO 引脚电压下降阈值	EN/UVLO 下降, $MODE = \text{开路}$	1.16	1.20	1.23	V
	用于关断和接合 QOD (辅助器件) 的 EN/UVLO 引脚电压阈值	EN/UVLO 下降, $MODE = GND$		0.2		V
$V_{SD(F)}$	进入完全关断状态的 EN/UVLO 引脚电压阈值	EN/UVLO 下降	0.5	0.8		V
I_{ENLKG}	EN/UVLO 引脚漏电流		-0.1		0.1	μA
过压保护 (IN)						
$V_{OVP(R)}$	内部过压保护阈值 (上升)	V_{IN} 上升	17.78	18.4	18.74	V
$V_{OVP(F)}$	内部过压保护阈值 (下降)	V_{IN} 下降	17.17	17.7	18	V
导通电阻 (IN - OUT)						
R_{ON}	导通电阻	$I_{OUT} = 8\text{A}, T_J = 25^{\circ}\text{C}$		0.80	0.95	$\text{m}\Omega$
		$I_{OUT} = 8\text{A}, T_J = -40^{\circ}\text{C}$ 至 125°C			1.5	$\text{m}\Omega$
过流保护基准 (IREF)						
V_{IREF}	IREF 引脚建议的电压范围		0.3		1.8	V
I_{IREF}	IREF 引脚内部灌电流		9.73	10	10.26	μA
断路器和限流器 (ILIM)						
$G_{ILIM(LIN)}$	ILIM 电流监测器增益 (ILIM:IOUT)	器件处于稳定状态 (PG 置为有效)	7.28	7.5	7.76	$\mu\text{A/A}$
$CL_{REF(LIN)\%}$	稳定状态过流保护阈值 (IOCP) 与过流保护基准电压 (V_{IREF}) 的比值	$V_{OUT} > V_{FB}$, PG 置为有效		75		%
$CL_{REF(SAT)\%}$	启动电流限制阈值 (ILIM) 与稳定状态过流保护阈值 (IOCP) 的比值	$V_{OUT} > V_{FB}$, PG 未置为有效		53.3		%
$DOC_{REF\%}$	在稳定状态条件下, 触发过流警告信号 (D_OC) 时的 IOUT 与稳定状态过流保护阈值基准 (IOCP) 的比值。	PG 置为有效		85		%
I_{LIM}	启动电流限制调节阈值	$R_{LIM} = 1.1\text{k}\Omega, V_{IREF} = 0.835\text{V}, V_{OUT} > V_{FB}$	28	39.47	52	A
		$R_{LIM} = 1.1\text{k}\Omega, V_{IREF} = 0.714\text{V}, V_{OUT} > V_{FB}$	25	34.62	45	A
		$R_{LIM} = 1.1\text{k}\Omega, V_{IREF} = 0.3\text{V}, V_{OUT} > V_{FB}$	10.5	14	17.5	A
V_{FB}	折返电压			1.98		V
输出电流监测器 (IMON)						
G_{IMON}	IMON 电流监测器增益 (IMON:IOUT)	器件处于稳定状态 (PG 置为有效)	9.78	10	10.25	$\mu\text{A/A}$

6.5 电气特性 (续)

(测试条件, 除非另有说明): $-40^{\circ}\text{C} \leq T_J \leq 125^{\circ}\text{C}$, $V_{\text{IN}} = 12\text{V}$, $\text{OUT} = \text{开路}$, $V_{\text{EN/UVLO}} = 2\text{V}$, $D_{\text{OC}} = 10\text{k}\Omega$ 上拉至 5V , $R_{\text{ILIM}} = 1.1\text{k}\Omega$, $R_{\text{IMON}} = 1.1\text{k}\Omega$, $V_{\text{IREF}} = 1\text{V}$, $\text{DVDT} = \text{开路}$, $\text{GOK/FLT} = 10\text{k}\Omega$ 上拉至 5V , $\text{PG} = 10\text{k}\Omega$ 上拉至 5V , $\text{TEMP} = \text{开路}$, $\text{MODE} = \text{开路}$ 。所有电压均应以 GND 为基准。

参数		测试条件	最小值	典型值	最大值	单位
I_{OCP}	稳定状态过流保护 (断路器) 阈值	$R_{\text{ILIM}} = 2\text{k}\Omega$, $V_{\text{IREF}} = 1.4\text{V}$	65.8	70	74.2	A
		$R_{\text{ILIM}} = 2\text{k}\Omega$, $V_{\text{IREF}} = 1\text{V}$	47.11	50.10	52.85	A
		$R_{\text{ILIM}} = 2\text{k}\Omega$, $V_{\text{IREF}} = 0.5\text{V}$	24.18	25.08	25.95	A
		$R_{\text{ILIM}} = 2\text{k}\Omega$, $V_{\text{IREF}} = 0.24\text{V}$	11.6	12.03	12.5	A
短路保护						
I_{FFT}	稳定状态下的固定快速跳变阈值	PG 置为高电平有效		148		A
$\text{SFT}_{\text{REF(LIN)}}\%$	稳定状态期间, 可调节的快速跳变阈值 (I_{LIM}) 与过流保护阈值基准 (I_{OCP}) 的比值	PG 置为高电平有效		200		%
$\text{SFT}_{\text{REF(SAT)}}\%$	启动期间, 可调节的快速跳变阈值 (I_{LIM}) 与过流保护阈值基准 (I_{OCP}) 的比值	PG 置为低电平无效		80		%
内部 LDO 输出 (VREG)						
V_{REG}	V_{REG} 引脚内部 LDO 电压	$I_{\text{REG}} = 0\text{mA}$	2.8	3.15	3.6	V
V_{REG}	V_{REG} 引脚内部 LDO 电压	V_{REG} 与 GND 之间的电阻值 = $1\text{k}\Omega$	2.2	2.58	3	V
浪涌电流保护 (DVDT)						
I_{DVDT}	DVDT 引脚充电电流	TPS25984B0/1/3 型号	1.85	2.5	3.22	μA
		TPS25984B2 型号	5.5	6.6	7.5	μA
G_{DVDT}	DVDT 增益			20		V/V
R_{DVDT}	DVDT 引脚至 GND 放电电阻			526		Ω
$R_{\text{ON(GHI)}}$	PG 置为有效时的 R_{ON}		0.5	0.92	1.6	$\text{m}\Omega$
快速输出放电 (OUT)						
I_{QOD}	快速输出放电内部下拉电流	$V_{\text{SD(F)}} < V_{\text{EN}} < V_{\text{UVLO(F)}}$, $-40 < T_J < 125^{\circ}\text{C}$		21.43		mA
温度传感器输出 (TEMP)						
G_{TMP}	TEMP 传感器增益		2.58	2.65	2.72	$\text{mV}/^{\circ}\text{C}$
V_{TMP}	TEMP 引脚输出电压	$T_J = 25^{\circ}\text{C}$	676	679	684	mV
I_{TMPSRC}	TEMP 引脚拉电流			91.9		μA
I_{TMPSNK}	TEMP 引脚灌电流			10		μA
过热保护						
TSD	热关断阈值	T_J 上升		150		$^{\circ}\text{C}$
TSD _{HYS}	热关断迟滞	T_J 下降		12.5		$^{\circ}\text{C}$

6.6 逻辑接口

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
数字过流指示 (D_OC)						
R_{DOC}	D_{OC} 引脚下拉电阻	D_{OC} 置为低电平无效		9		Ω
I_{DOCLKG}	D_{OC} 引脚漏电流	D_{OC} 置为高电平有效	-2		2	μA
故障指示 (GOK/FLT)						
R_{FLTB}	GOK/FLT 引脚下拉电阻	GOK/FLT 置为低电平有效		9		Ω
I_{FLTBLKG}	GOK/FLT 引脚漏电流	GOK/FLT 置为高电平无效	-2		2	μA

6.6 逻辑接口 (续)

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
电源正常状态指示 (PG)						
R _{PG}	PG 引脚下拉电阻	PG 置为低电平无效		9		Ω
I _{PGKG}	PG 引脚漏电流	PG 置为高电平有效	-2		2	μA

6.7 时序要求

参数		测试条件	最小值	典型值	最大值	单位
t _{OVP}	过压保护响应时间	V _{IN} > V _{OVP(R)} 至 V _{OUT} ↓		1.57		μs
t _{INDLY}	插入延迟	V _{IN} > V _{UVP(R)} 至 DVD _T ↑		13.7		ms
t _{FFT}	固定快速跳变响应时间	I _{OUT} > 1.5 × I _{FFT} 至 I _{OUT} ↓		200		ns
t _{SFT}	可扩展的快速跳变响应时间	I _{OUT} > 3 × I _{OCP} 至 I _{OUT} ↓		400		ns
t _{TIMER}	过流消隐间隔	I _{OUT} = 1.5 × I _{OCP} 至 I _{OUT} ↓ (TPS25984B0/1/2 型号)		400		μs
		I _{OUT} = 1.5 × I _{OCP} 至 I _{OUT} ↓ (TPS25984B3 型号)		3.2		ms
t _{RST}	自动重试间隔	自动重试型号		105		ms
t _{EN(DG)}	EN/UVLO 抗尖峰脉冲时间			6		μs
t _{SU_TMR}	启动超时间隔	SWEN ↑ 至 FLT ↓		215		ms
t _{QOD}	QOD 使能计时器	V _{SD(F)} < V _{EN/UVLO} < V _{UVLO(F)}		4.66		ms
t _{Discharge}	QOD 放电时间 (V _{OUT} 的 90% 至 10%)	V _{SD(F)} < V _{EN/UVLO} < V _{UVLO(F)} , V _{IN} = 12V, C _{OUT} = 1mF		588		ms
t _{PGA}	PG 置为有效延迟			20		μs

6.8 开关特性

为了确保导通时序不受负载条件影响，器件在整个工作电压范围内采用内部控制的恒定上升压摆率。在 $dVdt$ 引脚与地之间增加电容，可以调整上升压摆率。增大 C_{dVdt} 会减缓上升压摆率 (SR)。有关更多详细信息，请参阅压摆率与浪涌电流控制(dVdt)部分。但是，关断延迟和下降时间取决于负载电容 (C_{OUT}) 和负载电阻 (R_L) 的 RC 时间常数。开关特性仅对电源在稳定状态条件下可用且负载电压在器件启用之前完全放电的上电序列有效。除非另有说明，否则典型值是在 $T_J = 25^\circ\text{C}$ 时测得。 $V_{IN} = 12\text{V}$ ， $R_{OUT} = 500\Omega$ ， $C_{OUT} = 1\text{mF}$

参数		$C_{dVdt} = 3.3\text{nF}$	$C_{dVdt} = 33\text{nF}$	单位
SR_{ON}	输出上升压摆率 (B0/1/3 型号)	13.54	1.65	V/ms
SR_{ON}	输出上升压摆率 B2 型号	12.35	4.15	V/ms
$t_{D,ON}$	导通延迟 (B0/1/3 型号)	0.37	1.71	ms
$t_{D,ON}$	导通延迟 (B2 型号)	0.375	0.713	ms
t_R	上升时间 (B0/1/3 型号)	0.71	5.83	ms
t_R	上升时间 (B2 型号)	0.72	2.313	ms
t_{ON}	导通时间 (B0/1/3 型号)	1.078	7.541	ms
t_{ON}	导通时间 (B2 型号)	1.096	3.026	ms
$t_{D,OFF}$	关断延迟	1.124	1.124	μs
t_F	下降时间	取决于 R_{OUT} 和 C_{OUT}		μs

6.9 典型特性




图 6-1. 导通电阻与温度间的关系




图 6-2. VIN 欠压保护阈值与温度间的关系




图 6-3. VIN 过压保护阈值与温度间的关系




图 6-4. 用于关断 FET 的 EN/UVLO 引脚阈值与温度间的关系




图 6-5. 用于关断器件的 EN/UVLO 引脚阈值与温度间的关系




图 6-6. IREF 充电电流与温度间的关系

6.9 典型特性 (续)




图 6-7. 不同负载电流下, ILIM 增益与温度间的关系




图 6-8. IMON 增益与温度间的关系




图 6-9. DVDT 增益与温度间的关系




图 6-10. DVDT 充电电流与温度间的关系




图 6-11. QOD 灌电流与温度间的关系




图 6-12. 结温与负载电流间的关系 (无气流)

6.9 典型特性 (续)




图 6-13. 结温与负载电流间的关系 ($T_A = 25^\circ\text{C}$, 有气流)




图 6-14. I_{OCp} 精度与负载电流间的关系




图 6-15. 输入热插拔 (具有插入延迟) (适用于 B0/1/3 型号)




图 6-16. 通过输入电源进行上电控制




图 6-17. 通过 EN/UVLO 引脚进行上电控制 (适用于 B0/1/3 型号)






图 6-18. 通过 EN/UVLO 引脚进行下电控制


6.9 典型特性 (续)




TPS25984B0 型号。C_{OUT} = 8mF, C_{DVDT} = 33nF
图 6-19. 容性负载下的浪涌电流控制




输入电源电压上升至 V_{OVP(R)} 以上
图 6-20. 输入过压保护响应




输入电源电压上升至 V_{OVP(R)} 以上触发 OVP 响应, 之后, 下降到 V_{OVP(F)} 以下。
图 6-21. 输入过压保护响应与恢复



I_{OC}P = 55A。当 I_{OUT} 持续高于 I_{OC}P 阈值时, 触发断路器响应 (适用于 B0/1/2 型号)。
图 6-22. 过流保护响应 (断路器) (适用于 B0/1/2 型号)



I_{OC}P = 55A。稳定状态时输出硬短路至 GND。I_{OUT} 上升至 2 × I_{OC}P 以上触发快速跳变响应。
图 6-23. 短路保护响应



在输出硬短路至 GND 的情况下, 使用 EN/UVLO 引脚导通器件。器件会通过折返限制电流, 最终触发热关断。
图 6-24. 上电至短路

7 详细说明

7.1 概述

TPS25984Bx 是一款具有集成式热插拔保护的电子保险丝，用于管理负载电压和负载电流。该器件工作时，首先监测 IN 总线。当 V_{IN} 超过欠压保护 (UVP) 阈值时，器件会等待插入延迟计时器持续时间，等到电源稳定后再启动。接下来，它会对 EN/UVLO 引脚进行采样。该引脚上的高电平使内部 MOSFET 开始导通，并允许电流从 IN 流向 OUT。当 EN/UVLO 保持低电平时，内部 MOSFET 关断。


启动序列成功后，TPS25984Bx 器件会主动监测其负载电流和输入电压，并控制内部 FET，以确保电流不超过设置的过流保护阈值，并且输入过压尖峰被切断。这可使系统免受有害电压和电流的影响。同时，固定的内部过流消隐计时器使系统能够在电子保险丝不出现跳变的情况下通过负载电流曲线的瞬态峰值。同样，电源线上的电压瞬变被智能屏蔽，以防止干扰性跳变。此功能确保了针对实际故障的稳健保护解决方案，并且不受瞬变的影响，从而确保实现最长的系统正常运行时间。

该器件集成了高精度和高带宽模拟负载电流监测器，使系统能够在稳定状态和瞬态期间精确监测负载电流。此功能有助于实施先进的动态平台电源管理技术，例如 Intel® PSYS，以最大限度地提高系统电源利用率和吞吐量，而不会牺牲安全性和可靠性。

对于需要支持较高负载电流的系统，可以并联连接多个 TPS25984Bx 电子保险丝。在启动期间，所有器件分摊电流，以避免一些器件比另一些器件承受更大的过载，从而导致并联链过早关闭或部分关闭。

该器件具有集成保护电路，可确保器件在建议运行条件下的安全性和可靠性。内部 FET SOA 始终受到热关断机制的保护，该机制会在结温 (T_J) 过高时关闭 FET，确保安全运行。

7.2 功能方框图



7.3 特性说明

TPS25984Bx 电子保险丝是一款紧凑型且功能丰富的电源管理器件，可在系统发生故障时提供检测、保护和指示。

7.3.1 欠压保护

TPS25984Bx 会在 VIN 上实现欠压锁定，以防施加的电压变得过低，导致系统或器件无法正常运行。欠压锁定在 VIN 上的内部默认锁定阈值为 V_{UVPIN} 。也可以通过 EN/UVLO 引脚上的 UVLO 比较器，从外部将欠压保护阈值调整为用户定义的值。图 7-1 和方程式 1 显示了如何使用电阻分压器设置给定电压电源的 UVLO 设置点。




图 7-1. 可调节的欠压保护


$$V_{IN(UV)} = V_{UVLO(R)} \frac{R_1 + R_2}{R_2} \quad (1)$$

EN/UVLO 引脚可实现双电平阈值。

1. $V_{EN} > V_{UVLO(R)}$ ：器件完全导通。
2. $V_{SD(F)} < V_{EN} < V_{UVLO(F)}$ ：FET 以及大多数控制器电路均被关断，但一些关键偏置和数字电路除外。将 EN/UVLO 引脚保持在此状态的时间超过 t_{QOD} 时，将激活输出放电功能。
3. $V_{EN} < V_{SD(F)}$ ：器件内的所有有源电路均关断，并且不保留任何数字状态存储器。该引脚还会复位任何闭锁的故障。在这种情况下，器件的静态电流消耗非常小。

7.3.2 插入延迟

TPS25984Bx 会在启动时实施插入延迟，以确保在器件尝试导通电源至负载前电源已稳定。器件最初会等待 VIN 电源上升至高于 UVP 阈值并且所有内部偏置电压稳定下来。此后，无论 EN/UVLO 引脚状态如何，器件都会保持关断状态并额外延迟 t_{INSPLY} 。这有助于防止在以下情况下系统出现任何意外行为：如果器件在卡与背板牢固接触之前尝试导通，或者如果在启动期间出现任何电源振铃/噪声。



输入电源电压从 0V 阶跃至 12V。器件在导通输出之前，等待 t_{INSDLY} 以使输入电源电压稳定。

图 7-2. 插入延迟

7.3.3 过压保护

TPS25984Bx 实施过压锁定，以保护负载免受输入过压条件的影响。IN 引脚上的 OVP 比较器使用固定的内部过压保护阈值。当 IN 上的输入电压超过 OVP 上升阈值 ($V_{\text{OVP(R)}}$) 时，功率 FET 将在 t_{OVP} 内关闭。当 IN 上的电压降至 OVP 下降阈值 ($V_{\text{OVP(F)}}$) 以下时，FET 将以 dV/dt 控制的方式导通。




图 7-3. 输入过压保护响应

7.3.4 浪涌电流、过流和短路保护

TPS25984Bx 包含四个级别的过流保护：

1. 可调节压摆率 (dVdt) 和浪涌电流控制
2. 可调节阈值的有源电流限制 (I_{LIM})，用于在启动期间提供过流保护
3. 具有可调节阈值 (I_{OCP}) 和固定内部消隐计时器 (t_{TIMER}) 的断路器，用于在稳定状态期间过流保护
4. 发生严重过流故障时，具有可调节阈值 ($I_{SFT} = 2 \times I_{OCP}$) 的快速跳闸保护响应，用于可在所有情况下快速防止严重短路，并在稳定状态期间提供固定阈值 (I_{FFT})

7.3.4.1 压摆率 (dVdt) 和浪涌电流控制

在热插拔事件期间或尝试为大输出电容充电时，可能会存在较大的浪涌电流。如果浪涌电流管理不当，浪涌电流可能会损坏输入连接器并导致系统电源电压下降。此操作可能导致系统其他地方意外重启。导通期间的浪涌电流与负载电容和上升压摆率成正比。可以使用 [方程式 2](#) 来确定在给定负载电容 (C_{LOAD}) 下限制浪涌电流 (I_{INRUSH}) 所需的压摆率 (SR)：

$$SR(V/ms) = \frac{I_{INRUSH}(A)}{C_{LOAD}(mF)} \quad (2)$$

可以在 dVdt 引脚上添加一个电容器，以控制导通期间的上升压摆率并降低浪涌电流。可以使用 [方程式 3](#) 计算产生给定压摆率所需的 C_{dVdt} 电容。

对于 B0/1/3 型号：

$$C_{DVDT}(pF) = \frac{51300}{SR(V/ms)} \quad (3)$$

对于 B2 型号：

$$C_{DVDT}(pF) = \frac{135000}{SR(V/ms)} \quad (4)$$

通过使 dVdt 引脚保持开路，可以实现最快的输出压摆率。

备注

1. 高输入压摆率和高输入电源路径电感相结合会导致启动期间出现振荡。可使用以下一个或多个步骤缓解此问题：
 - a. 降低输入电感。
 - b. 增大 VIN 引脚上的电容。
 - c. 增大 DVDT 引脚电容，以降低压摆率或增加启动时间。TI 建议使用 5ms 最短启动时间。

7.3.4.1.1 启动超时

如果启动未完成（即，在器件启用后，FET 未在特定的超时间隔 (t_{SU_TMR}) 内完全导通），器件会将其寄存为故障。GOK/FLT 被置为低电平有效，并且器件会进入闭锁或自动重试模式，具体视器件配置而定。

7.3.4.2 稳定状态过流保护（断路器）

TPS25984Bx 通过在内部瞬态故障消隐间隔后执行断路器操作来应对稳定状态期间的输出过流情况。此操作使该器件能够在短时间间隔内支持更高的峰值电流，同时还可确保在出现持续输出故障的情况下提供强大的保护。

该器件会不断检测输出负载电流，并在 ILIM 引脚上提供与负载电流成比例的模拟电流输出 (I_{ILIM})，进而根据 [方程式 5](#) 在 ILIM 引脚电阻器 (R_{ILIM}) 两端产生成比例的电压 (V_{ILIM})。

$$V_{ILIM} = I_{OUT} \times G_{ILIM} \times R_{ILIM} \quad (5)$$

其中 G_{ILIM} 是电流监测器增益 (I_{ILIM} : I_{OUT})

通过将此电压与 IREF 引脚上作为基准的电压进行比较来检测过流情况。可以通过两种方式控制基准电压 (V_{IREF})，从而相应地设置过流保护阈值 (I_{OCP})。

- 内部电流源与外部 IREF 引脚电阻 (R_{IREF}) 相互作用，以生成基准电压，如 [方程式 6](#) 所示。

$$V_{IREF} = I_{IREF} \times R_{IREF} \quad (6)$$

- 也可以通过外部低阻抗基准电压源驱动 IREF 引脚。

稳定状态期间的过流保护阈值 (I_{OCP}) 可以使用 [方程式 7](#) 计算得出。

$$I_{OCP} = \frac{0.75 \times V_{IREF}}{G_{ILIM} \times R_{ILIM}} \quad (7)$$

备注

将 V_{IREF} 保持在建议的电压范围内，以确保过流检测电路正常工作。

德州仪器 (TI) 建议在 IREF 引脚和 GND 引脚之间添加一个 150pF 电容器，以增强抗噪性能。

检测到过流情况后 (即负载电流超过设置的过流限制阈值 (I_{OCP}), 但仍低于短路阈值 ($2 \times I_{OCP}$ 或 I_{FFT} 之中的较小值)), 器件启动内部消隐计时器。如果负载电流在计时器到期之前降至电流限制阈值以下, 则不会执行断路器操作。此操作允许瞬态负载脉冲通过器件而不会使断路器跳闸。如果过流情况仍然存在, 且持续时间超过计时器的时间 (t_{TIMER}), 断路器操作会立即关断 FET。

可使用 [方程式 8](#) 来计算所需过流阈值对应的 R_{ILIM} 值。

$$R_{ILIM} = \frac{0.75 \times V_{IREF}}{G_{ILIM} \times I_{OCP}} \quad (8)$$

图 7-4 展示了 TPS25984Bx 电子保险丝的过流响应。器件因断路器故障而关断后, 会保持闭锁状态 (适用于 MODE 引脚悬空的 TPS25984B2 型号, 以及 TPS25984B0/3 型号), 或者在固定的延迟时间后自动重启 (适用于 MODE 引脚连接至 GND 引脚的 TPS25984B2 型号, 以及 TPS25984B1 型号)。




图 7-4. 稳态过流 (断路器) 响应

7.3.4.3 启动期间的工作电流限制

TPS25984Bx 通过主动限制电流来应对启动期间的输出过流情况。该器件会持续检测流经每个器件的电流 (I_{DEVICE})，并在 $ILIM$ 引脚上提供模拟电流输出 (I_{ILIM})，进而根据方程式 9 在 $ILIM$ 引脚电阻器 (R_{ILIM}) 两端产生成比例的电压 (V_{ILIM})。

$$V_{ILIM} = I_{DEVICE} \times G_{ILIM} \times R_{ILIM} \quad (9)$$

其中 G_{ILIM} 是电流监测器增益 ($I_{ILIM}: I_{DEVICE}$)

通过将此电压与阈值电压进行比较来检测过流情况。阈值电压为从 $IREF$ 引脚基准电压 (V_{IREF}) 产生的调节电压 ($CLREF_{SAT}$)，如方程式 10 所示。

$$CLREF_{SAT} = 0.4 \times V_{IREF} \quad (10)$$

可以通过两种方式控制基准电压 (V_{IREF})，从而相应地设置启动电流限制阈值 (I_{LIM})。

1. 在独立工作模式下，内部电流源与外部 $IREF$ 引脚电阻器 (R_{IREF}) 相互作用以产生基准电压，如方程式 11 所示。

$$V_{IREF} = I_{IREF} \times R_{IREF} \quad (11)$$

启动期间的有源电流限制 (I_{LIM}) 阈值可以使用 [方程式 12](#) 计算。

$$I_{LIM} = \frac{CLREFSAT}{G_{LIM} \times R_{LIM}} \quad (12)$$

在启动期间，当流经器件的负载电流超过 I_{LIM} 时，器件会尝试调节负载电流并将其保持在 I_{LIM} 。

在电流调节期间，输出电压下降，导致 FET 上的器件功率耗散增加。如果器件内部温度 (T_J) 超过热关断阈值 (TSD)，则会关断 FET。器件因 TSD 故障而关断后，会保持闭锁状态 (适用于 MODE 引脚悬空的 TPS25984B2 型号，以及 TPS25984B0/3 型号)，或者在固定的延迟时间后自动重启 (适用于 MODE 引脚连接至 GND 引脚的 TPS25984B2 型号，以及 TPS25984B1 型号)。有关器件应对过热情况的更多详细信息，请参阅 [过热保护](#) 一节。

备注

主动电流限制块在启动期间根据输出电压 (V_{OUT}) 采用折返机制。当 V_{OUT} 低于折返阈值 (V_{FB}) 时，会进一步降低电流限制阈值。

7.3.4.4 短路保护

在输出短路事件期间，流过器件的电流会迅速增大。当检测到输出短路时，内部快速跳变比较器会触发快速保护序列，以防止电流进一步增大并导致任何损坏或输入电源压降过大。快速跳变比较器采用可调阈值 (I_{SFT})，该阈值在稳定状态期间等于 $2 \times I_{OCP}$ ，在浪涌期间等于 $1.5 \times I_{LIM}$ 。此机制允许用户根据系统额定值调整快速跳变阈值，而不是使用固定高阈值，固定阈值可能并不适用于所有系统。电流超过快速跳变阈值后，TPS25984Bx 会在 t_{SFT} 内关断 FET。该器件还采用更高的固定快速跳变阈值 (I_{FFT})，可在稳定状态期间 (FET 处于线性区域) 提供快速短路保护。当电流超过 I_{FFT} 后，会在 t_{FFT} 内将 FET 完全关断。[图 7-5](#) 展示了 TPS25984Bx 电子保险丝的短路响应。

在某些系统 (例如刀片服务器和电信设备) 中，多个可热插拔刀片或线路卡通过公共电源背板连接。在切换大电流时，背板的电感负载可能导致瞬态电流，进而对相邻卡片产生电流尖峰。这些尖峰可能大到足以触发电子保险丝的快速跳变比较器。TPS25984Bx 使用专有算法避免在此类情况下发生误触发，从而确保系统的不间断运行。

器件因短路故障而关断后，会保持闭锁状态 (适用于 MODE 引脚悬空的 TPS25984B2 型号，以及 TPS25984B0/3 型号)，或者在固定的延迟时间后自动重启 (适用于 MODE 引脚连接至 GND 引脚的 TPS25984B2 型号，以及 TPS25984B1 型号)。




图 7-5. 短路响应

7.3.5 模拟负载电流监测器 (IMON)

TPS25984Bx 通过在 IMON 引脚上提供与流过 FET 的电流成比例的模拟电流，使系统能够精确监测输出负载电流。电流输出的好处是，信号可以在电路板上路由，而不会由于相邻布线的压降或噪声耦合而增加明显的误差。电流输出还允许将多个 TPS25984Bx 器件的 IMON 引脚连接在一起，以获得并联电子保险丝配置中的系统总电流。IMON 信号可以通过在监测点的电阻器上施加电压来转换为电压。用户可以检测 R_{IMON} 两端的电压 (V_{IMON}) 以使用方程式 13 来获得输出负载电流的测量值。

$$I_{OUT} = \frac{V_{IMON}}{G_{IMON} \times R_{IMON}} \quad (13)$$

TPS25984Bx IMON 电路旨在提供高带宽和高精度，适用于各种负载和温度条件，不受电路板布局布线和其他系统运行条件的影响。此设计允许将 IMON 信号用于先进的动态平台电源管理技术（如 PROCHOT™ 和 Intel PSYS™），以最大限度地提高系统功耗和平台吞吐量，而不会牺牲安全性或可靠性。




图 7-6. 模拟负载电流监测器响应

备注

1. 德州仪器 (TI) 建议仅在稳定状态期间使用 IMON 引脚提供负载电流监测信息。在浪涌期间，IMON 引脚报告的负载电流会有较大的误差。
2. 即使电子保险丝器件独立运行（即未以堆叠或并联配置连接），也可以将多个 TPS25984Bx 器件的 IMON 引脚连接在一起，以监测整个系统的总电流。
3. ILIM 引脚始终报告单个器件的负载电流，也可用作每个单独器件的模拟负载电流监测器。
4. 必须注意尽量减少 ILIM 引脚上的寄生电容，以避免对启动电流限制保护和短路保护的时序产生任何影响。

7.3.6 模式选择 (MODE)

此引脚可用于配置 TPS25984B2 型号的故障响应行为。

让此引脚保持开路会将其配置为闭锁器件。将此引脚连接至 GND 会将其配置为自动重试器件。

7.3.7 数字过流指示 (D_OC)

这是一个低电平有效输出。当器件检测到过流情况时，该引脚将输出低电平信号。过流检测基于负载电流是否超过 OCP 阈值的 85%。

7.3.8 堆叠多个电子保险丝，实现可扩展性

对于所需电流高于单个 TPS25984Bx 可以支持的电流的系统，可以并联连接多个 TPS25984Bx 器件以提供该系统总电流。

此配置通过按如下方式连接所有器件来实现：

1. 通过电容器将 DVDT 连接至 GND。
2. 通过电阻器将 IREF 连接至 GND。
3. 通过电阻器将 IMON 连接至 GND。
4. 通过电阻器将 ILIM 连接至 GND。

必须将所有器件的以下引脚连接在一起：

1. IN
2. OUT
3. EN/UVLO
4. DVDT

5. D_OC
6. IMON
7. IREF
8. GOK/FLT
9. TEMP

7.3.8.1 启动期间的电流平衡

TPS25984Bx 在启动期间实施专有的电流平衡机制，从而允许并联连接的多个 TPS25984Bx 器件分流浪涌电流并将热应力分散到所有器件。此特性有助于所有器件成功完成启动，避免某些电子保险丝过早进入热关断状态。这实际上增加了并联链的浪涌电流能力。改进的浪涌性能使得在高电流平台上支持非常大负载电容器成为可能，并且不会影响浪涌时间或系统可靠性。

7.3.9 模拟结温监测器 (TEMP)

该器件通过在 TEMP 引脚上提供与芯片温度成比例的模拟电压，使系统能够准确监测结温 (T_J)。此电压可连接到主机控制器或具有数字遥测功能的电子保险丝的 ADC 输入端。在多器件并联配置中，所有器件的 TEMP 输出可以连接在一起。在此配置中，TEMP 信号会报告链中最热器件的温度。

备注

1. TEMP 引脚电压仅用于外部监测，不会干扰每个单独器件的过热保护方案（该方案完全基于内部温度监测器）。
2. 德州仪器 (TI) 建议在 TEMP 引脚上添加不超过 100nF 的电容，以滤除系统瞬态期间的干扰。
3. 向 TEMP 引脚添加电阻负载可能会导致与指定的 VTEMP 引脚增益值的偏差。

7.3.10 过热保护

TPS25984Bx 采用内部热关断机制来在内部 FET 过热而无法安全运行时保护自身。当 TPS25984B0/3 或 TPS25984B2 (MODE 引脚悬空) 检测到热过载时，系统会关断并保持闭锁状态，直到器件下电上电或重新使能。当 TPS25984B1 或 TPS25984B2 (MODE 引脚连接至 GND 引脚) 检测到热过载时，器件保持关闭状态，直到温度充分冷却。此后，该器件会保持关断状态并额外延迟 t_{RST} ，此后如果它仍处于使能状态，则会自动重试导通。

表 7-1. 过热保护总结

器件	进入 TSD	退出 TSD
TPS25984B0/3 (闭锁) 或 TPS25984B2 (MODE 引脚悬空)	$T_J \geq TSD$	$T_J < TSD - TSD_{HYS}$ VDD 下电上电至 0V 然后高于 $V_{UVP(R)}$ ，或者 EN/UVLO 切换至低于 $V_{SD(F)}$
TPS25984B1 (自动重试) 或 TPS25984B2 (MODE 引脚连接至 GND 引脚)	$T_J \geq TSD$	$T_J < TSD - TSD_{HYS}$ t_{RST} 计时器到期，或 VDD 下电上电至 0V 然后高于 $V_{UVP(R)}$ ，或者 EN/UVLO 切换至低于 $V_{SD(F)}$

7.3.11 故障响应和指示 (GOK/FLT)

GOK/FLT 引脚用作故障指示器输出，也用作在并联电子保险丝之间检测和同步故障的输入。

表 7-2 汇总了器件如何应对各种故障情况。

表 7-2. 故障汇总

事件或条件	器件响应	内部锁存故障	GOK/FLT 引脚状态	延迟
稳定状态	无	不适用	H	
浪涌	无	不适用	H	
过热	关断	Y	L	

表 7-2. 故障汇总 (续)

事件或条件	器件响应	内部锁存故障	GOK/FLT 引脚状态	延迟
欠压 (EN/UVLO)	关断	N	L	
启动时欠压 (VIN UVP)	关断	N	L	直至插入延迟
欠压 稳定状态下 (VIN UVP)	关断	N	H	
过压 (VIN OVP)	关断	N	L	
瞬态过流	无	N	H	
持续过流 (稳定状态)	断路器	Y	L	t _{TIMER}
持续过流 (启动)	电流限制	N	L	
短路	快速跳变	Y	L	t _{FT}
启动超时	关断	Y	L	t _{SU_TMR}
FET 运行状况故障 (G-S)	关断	Y	L	10 μs
FET 运行状况故障 (G-D)	关断	Y	L	

备注

GOK/FLT 是一个漏极开路引脚，必须上拉至外部电源。

对于内部锁存的故障，对器件进行下电上电或将 EN/UVLO 引脚电压拉至低于 V_{SD(F)} 可清除故障，并且将该引脚置为无效。此操作还会清除 t_{RST} 计时器（仅限自动重试模式）。在这种情况下，将 EN/UVLO 拉至低于 UVLO 阈值对器件没有影响。在闭锁和自动重试模式下均有效。

7.3.12 电源正常状态指示 (PG)

电源正常状态指示是一个高电平有效输出，当器件处于稳定状态并且能够提供最大功率时，该输出被置为高电平有效以指示这种情况。

表 7-3. PG 指示汇总

事件或条件	FET 状态	PG 引脚状态	PG 延迟
欠压 (V _{EN} < V _{UVLO})	关断	L	t _{PGD}
V _{IN} < V _{UVP}	关断	L	
过压 (V _{IN} > V _{OVP})	关断	L	t _{PGD}
稳定状态	导通	H	t _{PGA}
浪涌	导通	L	t _{PGA}
瞬态过流	导通	H	不适用
断路器 (持续过流，随后消隐计时器到期)	关断	L	t _{PGD}
快速跳变	关断	L	t _{PGD}
过热	关断	L	t _{PGD}

上电后，PG 最初被拉至低电平。器件启动一个浪涌序列，在此序列中，栅极驱动器电路开始从内部电荷泵对栅极电容充电。当 FET 栅极电压达到完全过驱时（指示浪涌序列已完成并且器件能够提供全功率），PG 引脚在抗尖峰脉冲时间 (t_{PGA}) 后被置为高电平有效。

在正常运行期间，如果在任何时候关断 FET，PG 会置为无效。PG 置为无效抗尖峰脉冲时间为 t_{PGD}。




图 7-7. TPS25984Bx PG 时序图

备注

PG 为漏极开路输出引脚，建议上拉至外部电源。

当器件未通电时，PG 引脚应保持低电平。不过，在这种情况下，没有有源下拉来将该引脚一直驱动至 0V。如果 PG 引脚被上拉至即使器件未通电也存在的独立电源，则此引脚上可能会出现一个小电压，具体取决于引脚灌电流，这是上拉电源电压和电阻的函数。尽可能减小灌电流，以使该引脚电压保持在足够低的水平，使得在此情况下不会被相关的外部电路检测为逻辑高电平。

7.3.13 输出放电

该器件具有集成输出放电功能，可使用内部恒定电流 (I_{QOD}) 将 OUT 引脚上的电容器放电至 GND。当 EN/UVLO 保持低电平时 ($V_{SD(F)} < V_{EN} < V_{UVLO(F)}$) 并至少持续最短间隔 (t_{QOD}) 时，将会激活输出放电功能。输出放电功能有助于快速消除大输出电容器上残留的电荷，并防止总线长时间保持在某个未定义的电压。当 $V_{OUT} < V_{FB}$ 或者器件检测到故障时，将会禁用输出放电。

输出放电功能会导致器件内部功率耗散过多，从而导致结温 (T_J) 升高。如果结温 (T_J) 超过 TSD，则会禁用输出放电，以避免器件长期降级。

7.3.14 FET 运行状况监测

TPS25984Bx 可以检测并报告某些表明电源路径 FET 发生故障的情况。如果未检测到或未报告这些情况，则这些情况可能会因无法正确向负载供电或无法提供必要的保护级别而损害系统性能。检测到 FET 故障后，TPS25984Bx 会尝试通过拉低栅极来关断内部 FET 并将 GOK/FLT 引脚置为有效。

- **G-D 短路**：TPS25984Bx 始终通过检查栅极电压是否接近 V_{IN} 来检测此类 FET 故障，即使内部控制逻辑试图将 FET 保持在关断状态也不例外。
- **G-S 短路**：TPS25984Bx 在启动期间通过以下方法来检测此类 FET 故障：检查 FET G-S 电压是否未能在栅极驱动器导通后的特定超时时间段 (t_{SU_TMR}) 内达到必要的过驱电压。在稳定状态下，如果在控制器逻辑向栅极驱动器发出关断 FET 的信号之前 G-S 电压变为低电平，则会将其锁存为故障。

7.4 器件功能模式

器件的特性取决于工作模式。表 7-4 和表 7-5 总结了器件功能模式。

表 7-4. 基于 EN/UVLO 引脚的器件功能模式

引脚：EN/UVLO	器件状态	输出放电
$> V_{UVLO(R)}$	完全导通	禁用
$> V_{SD(F)}, < V_{UVLO(F)} (< t_{QOD})$	FET 关断	禁用
$> V_{SD(F)}, < V_{UVLO(F)} (> t_{QOD})$	FET 关断	启用
$< V_{SD(F)}$	关断	禁用

表 7-5. 基于 MODE 引脚的器件功能模式 (仅适用于 TPS25984B2 型号)

引脚：模式	器件配置
开路	闭锁
GND	自动重试

8 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

8.1 应用信息

TPS25984Bx 是一款高电流电子保险丝，通常用于电源轨输入保护应用。该器件的工作电压范围为 4.5V 至 16V，具有输入过压保护和可调节欠压保护功能。该器件能够控制浪涌电流，并提供过流和短路保护。该器件可以用于各种系统，例如服务器主板、附加卡、显卡、加速器卡、企业交换机、路由器等。可以使用后续小节中介绍的设计过程，根据应用要求选择支持的元件值。此外，还提供电子表格设计工具 [TPS25984Bx 设计计算器](#)。

8.1.1 单器件独立运行




图 8-1. 单器件独立运行

其他不同的情况：

1. IREF 引脚可通过外部基准电压源驱动。
2. 在主机 MCU 控制的系统中，可以将 EN/UVLO 连接至 GPIO 引脚来控制器件。可以使用 ADC 来监测 IMON 引脚电压。主机 MCU 可以使用 DAC 驱动 IREF，以动态更改电流限制阈值。
3. 通过将 ILIM 引脚连接至 GND 并使 IREF 引脚保持开路，该器件可用作简单的高电流负载开关，而无需可调节的过流或快速跳变保护功能。在这种情况下，浪涌电流保护、固定快速跳变和内部固定过流保护仍然有效。

8.1.2 多个器件，并行连接

需要更高电流能力的应用可以使用两个或以上 TPS25984Bx 器件并联，如图 8-2 所示。




图 8-2. 并联连接器件以实现更高的电流能力

此配置通过按如下方式连接所有器件来实现：

1. 通过电容器将 DVDT 连接至 GND。
2. 通过电阻器将 IREF 连接至 GND。
3. 通过电阻器将 IMON 连接至 GND。
4. 通过电阻器将 ILIM 连接至 GND。

必须将所有器件的以下引脚连接在一起：

1. IN
2. OUT
3. EN/UVLO
4. DVDT
5. D_OC
6. IMON
7. IREF
8. GOK/FLT

在此配置中，所有器件同时上电并使能。

浪涌：在浪涌期间，由于 DVDT 引脚一起连接到单个 DVDT 电容器，因此所有器件以相同的压摆率 (SR) 启用输出。根据下面的方程式 14 和方程式 15 选择公共的 DVDT 电容器 (C_{DVDT})。

$$SR(V/ms) = \frac{I_{INRUSH}(A)}{C_{LOAD}(mF)} \quad (14)$$

$$C_{DVDT}(pF) = \frac{N \times k}{SR(V/ms)} \quad (15)$$

其中，N 为并联的器件数量，k = 51300 (适用于 B0/1/3 型号)，k = 135000 (适用于 B2 型号)。

在这种情况下，内部平衡电路可确保在启动期间在所有器件之间分摊负载电流。此操作可防止一些器件导通速度比另一些器件更快并且承受比另一些器件更多热应力的情况。这可能会导致并联链过早关断或部分关断，甚至导致器件 SOA 损坏。电流平衡方案可确保链的浪涌能力根据并联连接的器件数量而扩缩，从而确保在启动期间以更大的输出电容或更高的负载成功启动。

稳定状态：在稳定状态期间，所有器件基于各自的 $R_{DS(ON)}$ 和路径电阻共同分担电流，从而实现并联链路中的电流均衡分布。

稳定状态期间的过流：必须根据下面的方程式 16 选择各个电子保险丝的 R_{ILIM} 值。

$$R_{ILIM} = \frac{N \times 0.75 \times V_{IREF}}{I_{ILIM} \times I_{OCP(TOT)}} \quad (16)$$

其中，N = 并联的器件数量， $I_{OCP(TOT)}$ 为总系统断路器阈值

可以通过在 IREF 引脚上连接适当的电阻 R_{IREF} 来生成基准电压。

$$V_{IREF} = N \times I_{IREF} \times R_{IREF} \quad (17)$$

其他不同的情况：

IREF 引脚可通过外部电压基准 (V_{IREF}) 驱动。

严重过流 (短路)：如果在稳定状态运行期间输出端存在严重故障 (例如，通过低阻抗路径短接到地)，电流会快速累积到很高的值并在每个器件中触发快速跳变响应。器件使用两个阈值来实现快速跳变保护：用户可调节阈值 (稳定状态下： $I_{SFT} = 2 \times I_{OCP}$ ；浪涌期间： $I_{SFT} = 1.5 \times I_{LIM}$) 和固定阈值 (I_{FFT}) (仅在稳定状态下使用)。快速跳变后，器件会进入闭锁故障状态，直到器件下电上电或重新使能 (适用于 TPS25984B0/3 型号) 或者自动重试计时器到期 (仅适用于 TPS25984B1 型号，或者将 TPS25984B2 型号的 MODE 引脚连接到 GND 的情况)。

8.1.3 采用外部微控制器的数字遥测

需要数字遥测、控制、可配置性以及高电流电子保险丝功能的系统，可以将 TPS25984Bx 器件与微控制器结合使用，如图 8-3 所示。




图 8-3. 采用外部微控制器的数字遥测

单个或多个并联电子保险丝配置的基本电路连接是相同的。此外，可以与微控制器进行以下连接：

- EN/UVLO：连接到微控制器的 GPIO，用于对电子保险丝进行数字开关控制。
- PG 和 GOK/FLT 引脚：连接到微控制器的 GPIO，用于对电子保险丝的状态进行数字监测。
- VIN 和 VOUT 电源轨：连接到微控制器的 ADC 输入（通过电阻梯适当地降低电压），用于监测总线电压。
- IMON：连接到微控制器的 ADC 输入，用于监测负载电流。
- TEMP：连接到微控制器的 ADC 输入，用于监测电子保险丝的裸片温度。
- IREF：可以选择连接到微控制器的 DAC 输出，用于动态调整过流和短路电流阈值的基准电压。

备注

1. GOK/FLT 引脚必须根据 *建议运行条件表* 上拉至适当的电源电压。

8.2 典型应用：数据中心服务器中的 12V、3.3kW 电源路径保护

8.2.1 应用

此设计示例考虑了 12V 系统工作电压，容差为 $\pm 10\%$ 。最大稳定状态负载电流为 275A。如果负载电流超过 480A 且持续过载时间超过固定内部消隐计时器时间 0.4ms，则电子保险丝电路将断开电路，并进入闭锁状态。启动期间，电子保险丝电路必须为 40mF 的储能电容充电，同时支持稳定状态约 10% 的负载。图 8-4 展示了此设计示例的应用原理图。




图 8-4. 12V、3.3kW 电源路径保护电路的应用原理图

8.2.2 设计要求

表 8-1 展示了此应用示例的设计参数。

表 8-1. 设计参数

参数	值
输入电压范围 (V _{IN})	10.8V 至 13.2V
最大 DC 负载电流 (I _{OUT(max)})	275A
最大输出电容 (C _{LOAD})	40mF
在 PG 置位之前所有负载是否都关闭?	否
启动时的负载 (R _{LOAD(Startup)})	0.48 Ω (约等于最大稳定状态负载的 10%)
最高环境温度	55°C
瞬态过载消隐计时器	0.25ms (最小值)
输出导通 (软启动) 时间	10ms
输出电压压摆率	1.2V/ms
是否需要承受输出端“热短路”情况?	是
是否需要承受“上电至短路”情况?	是
电路板是否可以热插拔或是否需要下电上电?	是
是否需要负载电流监测?	是
故障响应	闭锁

8.2.3 详细设计过程

• 确定要并联使用的电子保险丝器件数量

由于结温至环境温度热阻 (R_{θJA}) 的变化很小, 单个 TPS25984Bx 电子保险丝器件在环境温度为 70°C 时的额定最大稳定状态直流电流为 55A。因此, 可以使用方程式 18 来计算出并联的器件数量 (N), 以支持必须为其设计解决方案的稳定状态最大直流负载电流 (I_{LOAD(max)})。

$$N \geq \frac{I_{OUT(max)} (A)}{55A} \quad (18)$$

根据表 8-1, I_{OUT(max)} 为 275A。因此, 并联连接六 (6) 个 TPS25984Bx 电子保险丝器件。

• 选择 C_{DVDT} 电容器以控制输出压摆率和启动时间

为了实现稳健的设计, 需确保器件的结温在动态 (启动) 和稳态条件下均低于绝对最大额定值。通常, 动态功率应力远大于静态应力, 因此在系统设计中, 必须为系统电容及相关负载设置适当的启动时间和浪涌电流限制, 以避免启动过程中因热关断而导致故障。

表 8-2 总结了在不同负载条件下启动时, 如果未使用电源正常 (PG) 信号来启动所有下游负载的情况下, 计算电子保险丝上的平均浪涌功率损耗的公式。

表 8-2. 浪涌期间平均功率损耗的计算

启动期间的负载类型	计算平均浪涌功率损耗的公式
仅有输出电容器 C _{LOAD} (μF)	$\frac{V_{IN}^2 C_{LOAD}}{2T_{SS}}$ (19)

表 8-2. 浪涌期间平均功率损耗的计算 (续)

启动期间的负载类型	计算平均浪涌功率损耗的公式
有输出电容器 C_{LOAD} (μF) 和恒定电阻 $R_{LOAD(Startup)}$ (Ω) , 导通阈值为 V_{RTH} (V)	$\frac{V_{IN}^2 C_{LOAD}}{2T_{SS}} + \frac{V_{IN}^2}{R_{LOAD(Startup)}} \left[\frac{1}{6} - \left\{ \frac{1}{2} \left(\frac{V_{RTH}}{V_{IN}} \right)^2 \right\} + \left\{ \frac{1}{3} \left(\frac{V_{RTH}}{V_{IN}} \right)^3 \right\} \right] \quad (20)$
有输出电容器 C_{LOAD} (μF) 和恒定电流 $I_{LOAD(Startup)}$ (A) , 导通阈值为 V_{CTH} (V)	$\frac{V_{IN}^2 C_{LOAD}}{2T_{SS}} + V_{IN} I_{LOAD(Startup)} \left[\frac{1}{2} - \left(\frac{V_{CTH}}{V_{IN}} \right) + \left\{ \frac{1}{2} \left(\frac{V_{CTH}}{V_{IN}} \right)^2 \right\} \right] \quad (21)$
有输出电容器 C_{LOAD} (μF) 和恒定功率 $P_{LOAD(Startup)}$ (W) , 导通阈值为 V_{PTH} (V)	$\frac{V_{IN}^2 C_{LOAD}}{2T_{SS}} + P_{LOAD(Startup)} \left[\ln \left(\frac{V_{PTH}}{V_{IN}} \right) + \left(\frac{V_{PTH}}{V_{IN}} \right) - 1 \right] \quad (22)$

其中 V_{IN} 是输入电压, T_{SS} 是启动时间。

通过组合不同的启动负载条件, 可以使用表 8-2 中的公式计算总平均浪涌功率损耗 (P_{INRUSH})。为了实现成功启动, 系统必须满足方程式 23 所述条件。

$$P_{INRUSH}(W) \sqrt{T_{SS}(s)} < 10 \times N \quad (23)$$

其中 N 表示并联的电子保险丝数量, $10W \sqrt{s}$ 是单个 TPS25984Bx 电子保险丝的 SOA 限制值。该公式可用于计算允许的最大启动时间 T_{SS} 。

备注

德州仪器 (TI) 建议将 T_{SS} 设定在 5ms 至 120ms 范围内, 以避免出现启动问题。

必须在 DVDT 引脚与 GND 引脚之间添加一个电容器 (C_{DVDT}) 以设置如上计算得出的 T_{SS} 值。使用下列公式来计算 C_{DVDT} 的值。必须将并联链中所有电子保险丝器件的 DVDT 引脚连接在一起。

对于 B0/1/3 型号:

$$C_{DVDT}(pF) = \frac{51300 \times N}{SR(V/ms)} \quad (24)$$

对于 B2 型号:

$$C_{DVDT}(pF) = \frac{135000 \times N}{SR(V/ms)} \quad (25)$$

在本设计示例中, $C_{LOAD} = 40\text{mF}$, $R_{LOAD(Startup)} = 0.48 \Omega$, $V_{RTH} = 0\text{V}$, $V_{IN} = 12\text{V}$, $T_{SS} = 10\text{ms}$ 。使用表 8-2 中提供的公式计算得出 P_{INRUSH} 为 340W。可以验证系统满足方程式 23 中所述条件, 因此能够成功启动。如果方程式 23 所述条件未满足, 则需要调整启动负载或 T_{SS} 的值, 以避免在启动期间发生热关断。在 $V_{IN} = 12\text{V}$, $T_{SS} = 10\text{ms}$ 的条件下, 计算所需的 C_{DVDT} 值为 258nF。 C_{DVDT} 的最接近标准值是容差为 10% 且直流电压额定值为 25V 的 250nF。

备注

在某些系统中, 可能存在具有低导通阈值电压的有源负载电路 (例如低启动阈值电压的直流/直流转换器), 这些电路会在电子保险丝完成浪涌序列之前开始消耗功率。这种情况会导致在启动期间电子保险丝内部产生额外的功率耗散, 并可能引发热关断。德州仪器 (TI) 建议使用电子保险丝的电源正常 (PG) 引脚来启用和禁用负载电路。这种方式可确保负载仅在电子保险丝完成启动后导通, 提供全功率, 从而避免因热关断而导致的风险。

- **选择 R_{IREF} 电阻器以设置过流保护的基准电压**

在此并联配置中，所有电子保险丝器件的 IREF 内部电流源 (I_{IREF}) 与外部 IREF 引脚电阻器 (R_{IREF}) 相互作用以生成基准电压 (V_{IREF})，用于过流保护块。当将 IMON 引脚上的电压 (V_{IMON}) 用作 ADC 的输入以监测系统电流或在 VR 控制器内部实现平台电源控制 (Intel® PSYS) 功能时，必须将 V_{IREF} 设置为控制器 ISYS_IN 输入最大电压范围的一半。此操作为系统提供了必要的余量和动态范围，以准确地监测最高为快速跳变阈值 ($2 \times I_{OCP}$) 的负载电流。方程式 26 用于计算 R_{IREF} 的阻值。

$$V_{IREF} = I_{IREF} \times R_{IREF} \times N \quad (26)$$

在此设计示例中， V_{IREF} 设置为 1.62V。当 $I_{IREF} = 10\mu\text{A}$ (典型值) 时，我们可以计算出目标 R_{IREF} 为 $27\text{k}\Omega$ 。 R_{IREF} 的最接近标准值是容差为 0.1% 且额定功率为 100mW 的 $27\text{k}\Omega$ 。为了提高防噪性能，在 IREF 引脚和 GND 之间放置一个 1000pF 陶瓷电容器。必须将并联链中所有电子保险丝器件的 IREF 引脚连接在一起。

备注

将 V_{IREF} 保持在建议的电压范围内，以确保过流检测电路正常工作。

- **选择 R_{IMON} 电阻器以监测流经每个电子保险丝的电流**

TPS25984Bx 电子保险丝器件都持续监测流过它的电流 (I_{DEVICE}) 并在其自身的 ILIM 引脚上输出成比例的模拟输出电流。这进而在相应的 ILIM 引脚电阻器 (R_{IMON}) 两端产生成比例的电压 (V_{ILIM})，表示为：

$$V_{IMON} = I_{OUT} \times G_{IMON} \times N \times R_{IMON} \quad (27)$$

G_{IMON} 是电流监测器增益 ($I_{IMON}: I_{out}$)，其典型值为 $10\mu\text{A}/\text{A}$ 。

- **选择 R_{ILIM} 电阻器以设置稳定状态期间的过流 (断路器) 和快速跳变阈值以及启动期间的浪涌电流**

TPS25984Bx 电子保险丝器件通过在固定的瞬态故障消隐间隔后关闭输出来应对稳定状态期间的输出过流情况。此电子保险丝器件持续检测系统总电流 (I_{OUT}) 并在 ILIM 引脚上产生成比例的模拟电流输出 (I_{ILIM})。这会在 ILIM 引脚电阻器 (R_{ILIM}) 两端产生电压 (V_{ILIM}) 以响应负载电流，其定义为方程式 27。

$$V_{ILIM} = I_{OUT} \times G_{ILIM} \times R_{ILIM} \quad (28)$$

G_{ILIM} 是电流监测器增益 ($I_{ILIM}: I_{out}$)，其典型值为 $7.5\mu\text{A}/\text{A}$ 。通过将 V_{ILIM} 与作为阈值的 V_{IREF} 进行比较来检测过流情况。稳定状态期间的断路器阈值 (I_{OCP}) 可以使用方程式 29 计算得出。

$$I_{OCP} = \frac{0.75 \times V_{IREF}}{G_{ILIM} \times R_{ILIM}} \quad (29)$$

在此设计示例中， I_{OCP} 设为 480A，在 G_{ILIM} 为 $7.5\mu\text{A}/\text{A}$ 且 V_{IREF} 为 1.62V 的情况下，可以计算出 R_{ILIM} 为 $2\text{k}\Omega$ 。 R_{ILIM} 的最接近标准值是容差为 0.1% 且额定功率为 100mW 的 $2\text{k}\Omega$ 。

- **启动期间的过流限制：**在浪涌期间，通过比较每个器件负载电流信息 (V_{ILIM}) 和经调节的基准电压来检测过流情况，如方程式 30 所示。

$$CLREF_{SAT} = 0.4 \times V_{IREF} \quad (30)$$

启动期间的电流限制阈值可以使用方程式 31 计算。

$$I_{ILIM}(\text{Startup}) = \frac{CLREF_{SAT}}{G_{ILIM} \times R_{ILIM}} \quad (31)$$

对每个器件使用 $2\text{k}\Omega$ 的 R_{ILIM} 值，启动电流限制值约为 43A。

• 选择电阻器来设置欠压锁定阈值

欠压锁定 (UVLO) 阈值通过使用连接在器件的 IN、EN/UVLO 和 GND 引脚之间的外部分压器网络 R_1 和 R_2 来调整, 如节 7.3.1 部分所述。设置 UVLO 阈值所需的电阻值通过使用 [方程式 32](#) 计算得出。

$$V_{IN(UV)} = V_{UVLO(R)} \frac{R_1 + R_2}{R_2} \quad (32)$$

为了尽可能降低从电源汲取的输入电流, TI 建议对 R_1 和 R_2 使用较高的电阻值。 R_1 和 R_2 从电源汲取的电流为 $I_{R12} = V_{IN} / (R_1 + R_2)$ 。但是, 由于连接到电阻器串的外部有源元件而产生的漏电流会增加这些计算的误差。因此, 电阻串电流 I_{R12} 必须为 EN/UVLO 引脚上漏电流 (I_{ENLKG}) 的 20 倍。根据器件电气规格, I_{ENLKG} 为 $0.1\mu\text{A}$ (最大值), UVLO 上升阈值 $V_{UVLO(R)} = 1.52\text{V}$ (最大值)。根据设计要求, $V_{INUVLO} = 10.8\text{V}$ 。首先选择 $R_1 = 1\text{M}\Omega$, 然后使用公式 13 计算得出 $R_2 > 163.79\text{k}\Omega$ 。使用最接近的标准 1% 电阻值: $R_1 = 1\text{M}\Omega$ 和 $R_2 = 165\text{k}\Omega$ 。为了降低噪声, 在 EN/UVLO 引脚和 GND 之间放置一个 1000pF 陶瓷电容器。

• 为 PG 和 GOK/FLT 选择上拉电阻器和电源

GOK/FLT 和 PG 是开漏输出。如果使用这些逻辑信号, 则必须通过 $10\text{k}\Omega$ 上拉电阻将相应的引脚上拉至合适的电压 ($< 5\text{V}$)。

备注

GOK/FLT 引脚的电压必须通过 $100\text{k}\Omega$ 电阻上拉至 2.5V 至 5V 。

• 选择输入端的 TVS 二极管和输出端的肖特基二极管

如果发生短路或断路器事件, 当器件瞬间中断大电流时, 输入电感会在输入端产生正电压尖峰, 而输出电感会在输出端产生负电压尖峰。这些电压尖峰 (瞬变) 的峰值振幅取决于与器件输入或输出串联的电感值。如果不采取适当的措施来解决此问题, 此类瞬变可能会超过器件的绝对最大额定值, 并最终导致因电气过应力 (EOS) 而导致的故障。解决此问题的典型方法包括:

1. 更大限度减少进出器件的引线长度和电感。
2. 使用较大的 PCB GND 平面。
3. 在输入端添加瞬态电压抑制器 (TVS) 二极管来钳制正瞬态尖峰。
4. 在输出端使用肖特基二极管来吸收负尖峰。

请参阅 [热插拔电路中的 TVS 钳位](#) 和 [在热插拔和 ORing 应用中选择 TVS 二极管](#) 以了解有关以下详细信息: 选择合适的 TVS 二极管以及要并联的 TVS 二极管数量, 以有效地将输入端的正瞬态电压钳位在 IN 引脚的绝对最大额定值 (20V) 以下。这些 TVS 二极管还有助于在热插拔事件期间限制 IN 引脚上的瞬态电压。在此设计示例中, 并联使用了四 (4) 个 SMDJ12A。

备注

所选 TVS 二极管在 I_{pp} ($10/1000\mu\text{s}$) (V) 时的最大钳位电压 V_C 规格必须低于电源输入 (IN) 引脚的绝对最大额定值, 以确保电子保险丝器件安全工作。

必须根据以下标准来选择肖特基二极管:

- 所选二极管的非重复峰值正向浪涌电流 (I_{FSM}) 必须大于快速跳变阈值 ($2 \times I_{OCP(TOTAL)}$)。如果单个肖特基二极管无法满足所需的 I_{FSM} 额定值, 则必须使用两个或更多个并联的肖特基二极管。[方程式 33](#) 可计算出必须并联的肖特基二极管数量 ($N_{Schottky}$)。

$$N_{Schottky} > \frac{2 \times I_{OCP(TOTAL)}}{I_{FSM}} \quad (33)$$

- 接近 I_{FSM} 的正向压降 (V_F) 必须尽可能小。理想情况下, OUT 引脚上的负瞬态电压必须钳制在 OUT 引脚的绝对最大额定值 (-1V) 内。

- 直流阻断电压 (V_{RM}) 必须大于最大输入工作电压。
- 漏电流 (I_R) 必须尽可能小。

在此设计示例中，并联使用了三 (3) 个 SBR10U45SP5。

- **选择 C_{IN} 和 C_{OUT}**

TI 建议添加陶瓷旁路电容器，以帮助稳定输入端和输出端的电压。 C_{IN} 的值必须保持较小，以最大限度地减小热插拔事件期间的电流尖峰。对于每个器件， $0.1\mu F$ 的 C_{IN} 是合理的目标。由于 C_{OUT} 在热插拔期间不会充电，因此可以在每个器件的 OUT 引脚上使用较大的值 (例如 $2.2\mu F$)。

8.2.4 应用曲线

以下所有波形都是在六 (6) 个 TPS25984Bx 电子保险丝并联的评估设置中捕获的。所有上拉电源均来自单独的备用电源轨。




图 8-5. 输入热插拔 : V_{IN} 从 0V 阶跃至 12V, $C_{LOAD} = 40mF$, $C_{DVDT} = 43nF$, 每个器件的 $R_{ILIM} = 2k\Omega$




图 8-6. 通过 EN/UVLO 启动 : $V_{IN} = 12V$, EN/UVLO 从 0V 阶跃至 3V, $C_{LOAD} = 40mF$, $R_{LOAD(Start-up)} = 0.48\Omega$, $C_{DVDT} = 43nF$, 每个器件的 $R_{ILIM} = 2k\Omega$




图 8-7. 上电至短路 : $V_{IN} = 12V$, EN/UVLO 从 0V 阶跃至 3V, $R_{IREF} = 27k\Omega$, 每个器件的 $R_{ILIM} = 2k\Omega$, OUT 引脚短接至 GND 引脚




图 8-8. 断路器响应 : $V_{IN} = 12V$, $C_{LOAD} = 40mF$, $R_{IMON} = 167\Omega$, $R_{IREF} = 27k\Omega$, 负载电流从 250A 阶跃至 510A




图 8-9. 输出热短接响应 : $V_{IN} = 12V$, $R_{IMON} = 167\Omega$, $R_{IREF} = 27k\Omega$, OUT 引脚短接至 GND 引脚



图 8-10. 并联六个器件的温升实验 (室温、无气流、总直流电流为 300A)

8.3 电源相关建议

TPS25984Bx 器件设计为 IN 引脚上的电源电压范围为 4.5V 至 16V。德州仪器 (TI) 建议在并联链中每个器件的 IN 引脚上使用 0.1 μF 的小电容，以避免热插拔事件期间发生高压摆率耦合。

8.3.1 瞬态保护

如果发生短路或断路器事件，当器件中断电流时，输入电感会在输入端产生正电压尖峰，输出电感会在输出端产生负电压尖峰。电压尖峰 (瞬变) 的峰值振幅取决于与器件输入或输出串联的电感值。如果未采取措施解决问题，此类瞬变可能会超过器件的绝对最大额定值。解决瞬变的典型方法包括：

- 更大限度减少进出器件的引线长度和电感。
- 使用较大的 PCB GND 平面。
- 在 OUT 引脚和接地端之间连接一个肖特基二极管来吸收负尖峰。
- 在非常靠近器件的 OUT 引脚上连接一个 2.2 μF 或更大的低 ESR 电容器。
- 在非常靠近器件的 IN 引脚处连接一个 0.1 μF 或更大的陶瓷电容器 C_{IN} ，以抑制输入瞬变的上升时间。电容器电压额定值必须至少为输入电源电压的两倍，才能承受电感振铃期间的正电压偏移。

输入电容的近似值可通过 [方程式 34](#) 进行估算。

$$V_{\text{SPIKE(Absolute)}} = V_{\text{IN}} + I_{\text{LOAD}} \times \sqrt{\frac{L_{\text{IN}}}{C_{\text{IN}}}} \quad (34)$$

其中

V_{IN} 是标称电源电压。

I_{LOAD} 是负载电流。

L_{IN} 等于在源极中观察到的有效电感。

C_{IN} 是输入端存在的电容。

- 某些应用可能需要添加瞬态电压抑制器 (TVS)，以防止瞬变超过器件的绝对最大额定值。在某些情况下，即使瞬变的最大幅度低于器件的绝对最大额定值，TVS 也有助于吸收过多的能量转储，并防止其在 IC 的输入电源引脚上产生非常快速的瞬变电压，这种电压可能会耦合到内部控制电路并导致意外行为。

带有可选保护元件的电路实现如图 8-11 所示。




图 8-11. 带有可选保护元件的电路实现

8.3.2 输出短路测量

很难获得可重复和相似的短路测试结果。以下因素会导致结果的变化：

- 源旁路
- 输入引线
- 电路布局
- 组件选择
- 输出短路方法
- 短路的相对位置
- 仪表

实际的短路呈现出一定程度的随机性，因为它在微观上会弹跳和形成电弧。确保使用适当的配置和方法来获得真实的结果。不要期望看到与本数据表中的波形完全相同的波形，因为每个设置都不同。

8.4 布局

8.4.1 布局指南

- 对于所有应用，TI 建议在 IN 引脚和 GND 引脚之间使用 0.1 μ F 或更大的陶瓷去耦电容器。
- 对于所有应用，德州仪器 (TI) 建议在 OUT 端子和 GND 端子之间使用 2.2 μ F 或更大的陶瓷去耦电容器。
- 去耦电容器的最佳放置位置是紧靠器件的 IN 引脚和 GND 引脚的位置。请务必注意，尽量减小旁路电容器连接和 IC 的 IN 引脚及 GND 引脚所构成的环路区域。如需 PCB 布局示例，请参阅下面的图。
- 高载流电源路径连接必须尽可能短，并且其大小必须能够承载至少两倍的满载电流。
- 必须在 IC 的引脚处将 GND 引脚连接至 PCB 接地平面。PCB 接地必须是电路板上的一个铜层或铜岛。
- IN 和 OUT 引脚用于散热。通过散热过孔连接至尽可能多的铜区域。
- 将以下支持元件放置在靠近其连接引脚的位置：
 - R_{ILIM}
 - R_{IMON}
 - R_{IREF}
 - C_{dVdT}
 - C_{VREG}
 - C_{IN}
 - C_{OUT}
 - 用于 EN/UVLO 引脚的电阻器
- 采用最短的走线将元件另一端连接至器件的 GND 引脚。 C_{IN} 、 C_{OUT} 、 R_{IREF} 、 R_{ILIM} 、 R_{IMON} 、 C_{VREG} 和 C_{dVdT} 元件到器件的布线必须尽可能短，以减少对电流限制和软启动时序的寄生效应。这些走线不得与电路板中的开关信号发生耦合。
- 由于 ILIM 和 IREF 引脚直接控制器件的过流保护行为，因此这些节点的 PCB 布线必须远离任何噪声（开关）信号。
- 必须将保护器件（如 TVS、缓冲器、电容器或二极管）放置在紧靠其要保护的器件的物理位置。必须使用短迹线为这些保护器件布线以减少电感。例如，TI 建议使用保护肖特基二极管来解决由于电感负载切换而导致的负瞬变，并且它必须位于靠近 OUT 引脚的物理位置。

8.4.2 布局示例




图 8-12. TPS25984Bx 两个并联器件布局示例

9 器件和文档支持

TI 提供广泛的开发工具。下面列出了用于评估器件性能、生成代码和开发解决方案的工具和软件。

9.1 文档支持

9.1.1 相关文档

请参阅以下相关文档：

- [TPS25984BEVM 评估模块用户指南](#)
- [TPS25984Bx 设计计算器](#)

9.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](https://www.ti.com) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

9.4 商标

PROCHOT™ and Intel PSYS™ are trademarks of Intel.

TI E2E™ is a trademark of Texas Instruments.

Intel® is a registered trademark of Intel.

is a registered trademark of intel.

所有商标均为其各自所有者的财产。

9.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.6 术语表

TI 术语表

本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

日期	修订版本	注释
December 2024	*	初始发行版

11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
TPS25984B0RZJR	ACTIVE	WQFN-FCRLF	RZJ	32	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	TPS 25984B0	Samples
TPS25984B1RZJR	ACTIVE	WQFN-FCRLF	RZJ	32	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	TPS 25984B1	Samples
TPS25984B3RZJR	ACTIVE	WQFN-FCRLF	RZJ	32	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	TPS 25984B3	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.


(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


RZJ0032A



PACKAGE OUTLINE

WQFN-FCRLF - 0.7 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4228213/B 05/2022

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


RZJ0032A

WQFN-FCRLF - 0.7 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



SOLDER MASK DETAILS

4228213/B 05/2022

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RZJ0032A

WQFN-FCRLF - 0.7 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 MM THICK STENCIL
SCALE: 15X


EXPOSED PAD 33
75% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE

4228213/B 05/2022

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


RZJ0032A



PACKAGE OUTLINE

WQFN-FCRLF - 0.7 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4228213/B 05/2022

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


RZJ0032A

WQFN-FCRLF - 0.7 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



SOLDER MASK DETAILS

4228213/B 05/2022

NOTES: (continued)


- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
- Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RZJ0032A

WQFN-FCRLF - 0.7 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 MM THICK STENCIL
SCALE: 15X

EXPOSED PAD 33
75% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE

4228213/B 05/2022

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
版权所有 © 2025，德州仪器 (TI) 公司