


TPS371K-Q1 汽车级 1500V 窗口 (OV 和 UV) 监控器, 具有用于 400V 和 800V 直流链路电压测量的集成缓冲器

1 特性

- 符合面向汽车应用的 AEC-Q100 标准
 - 器件温度等级 1: -40°C 至 +125°C
- 以功能安全合规型为目标 (预发布)
 - 适用于功能安全应用的开发
 - 可帮助进行 ISO 26262 系统设计的文档
- 400V 和 800V BMS 以及直流链路的过压和欠压故障监控器
 - 1% 过压和欠压输出
 - 快速检测时间 (<5 μ s) 有助于最大程度地缩短系统容错时间间隔
 - 30V 至 60V 低 UV 输出
- 器件灵活性可满足设计要求
 - 用户可选的可调节过压和欠压阈值
 - 基于电容器的用户可编程干扰抑制和置为无效延迟
- 用于 ADC 监控的集成缓冲器
 - 检测引脚按比例降低的高精度电压 (最大值为 0.35%)
 - VSENSE 引脚可直接驱动高速 ADC 输入
- 专为安全应用设计 (预发布)
 - 输出门锁功能有助于使系统进入安全状态
 - 内置自检可监测器件功能并增强系统保护

2 应用

- 高压电池系统
- 牵引逆变器
- 集成高压 (OBC 和直流/直流)
- 直流/直流转换器系统



典型应用电路可调版本

3 说明

TPS371K-Q1 是一款用于电压监控的汽车监控器, 具有用于 400V 和 800V 直流链路电压测量的集成缓冲器。TPS371K-Q1 通过集成式高压电阻梯消除对大型电阻梯的需求。此器件的 SENSE 引脚可以直接连接到 400V 或 800V 汽车电池系统和直流链路, 用于持续监控过压 (OV)、欠压 (UV) 和低欠压 (LUV) 条件。TPS371K-Q1 提供 CTS, 用于高噪声环境中的可编程干扰抑制。

TPS371K-Q1 具有用于电源电压测量的集成高速缓冲器 VSENSE。缓冲器具有低输出阻抗, 可直接驱动 ADC 输入。VSENSE 是按比例降低的 SENSE 引脚输入电压。

电压监控器和集成缓冲器的组合可实现最小的信号链尺寸, 用于直接监控 400V 和 800V 系统。这种组合还可实现冗余数字和模拟常开型电压故障的监控。


TPS371K-Q1 采用 12.8mm × 7.4mm SOIC 15 引脚封装。TPS371K-Q1 的工作温度范围为 -40°C 至 +125°C T_A。

器件信息

器件型号	封装 ⁽¹⁾	本体尺寸 (标称值) ⁽²⁾
TPS371K-Q1	SOIC (15) (DFX)	12.8mm × 7.4mm

(1) 如需了解封装详细信息, 请参阅数据表末尾的机械制图附录。

(2) 封装尺寸 (长 × 宽) 为标称值, 并包括引脚 (如适用)。



典型应用电路固定版本




内容

1 特性.....	1	6.3 接收文档更新通知.....	6
2 应用.....	1	6.4 支持资源.....	6
3 说明.....	1	6.5 商标.....	6
4 器件比较.....	3	6.6 静电放电警告.....	6
5 引脚配置和功能.....	4	6.7 术语表.....	6
6 器件和文档支持.....	6	7 修订历史记录.....	6
6.1 器件命名规则.....	6	8 机械、封装和可订购信息.....	7
6.2 文档支持.....	6		

ADVANCE INFORMATION

4 器件比较

器件解码器显示了 TPS371K-Q1 可调节选项的一些器件命名规则。并非所有器件名称都遵循此命名规则表。有关每个可调和固定电压阈值型号的详细细分，请参阅器件命名规则以了解更多详细信息。有关其他选项的详细信息和供货情况，请联系 TI 销售代表或访问 TI 的 [E2E 论坛](#)。



- 并非所有 TPS371K-Q1 器件都可以通过该表解码。有关按器件型号分类的解码表和固定阈值型号，请参阅器件命名规则。
- 对于 400V TPS371K-Q1，欠压阈值可在 180V 至 300V 之间，过压阈值可在 440V 至 540V 之间。
- 对于 800V TPS371K-Q1，欠压阈值可在 360V 至 600V 之间，过压阈值可在 860V 至 1080V 之间。
- 对于 1200V TPS371K-Q1，欠压阈值可在 540V 至 900V 之间，过压阈值可在 1290V 至 1500V 之间。

5 引脚配置和功能




图 5-1. DFX 封装、
15 引脚 SOIC、
TPS371KA-Q1 可调版本 (顶视图)




图 5-2. DFX 封装、
15 引脚 SOIC、
TPS371KB-Q1 可调版本 (顶视图)




图 5-3. DFX 封装、
15 引脚 SOIC、
TPS371K-Q1 固定版本 (顶视图)

表 5-1. 引脚分配表

OPN 引脚排列	引脚 8****	引脚 10 ***	引脚 13 **	引脚 14 *
A	BIST EN	BIST	OUT UV	OUT OV
B	NC	NC	OUT UV	OUT OV
C	BIST EN	低 UV 和 BIST	OUT UV	OUT OV
D	NC	低 UV	OUT UV	OUT OV
E	BIST EN	BIST	低 UV	OUT OV
F	NC	NC	低 UV	OUT OV

表 5-2. 引脚功能

引脚				I/O	说明
名称	TPS371 KANO。	TPS371 KBNO。	TPS371 K 固定编号		
SENSE	1	1	1	I	检测电压 ：将此引脚连接到必须监控的电压导轨。
GND	4、7	4、7	4、5、6、9	-	地 。所有 GND 引脚必须以电气方式连接到电路板接地。
CTR	5	5	10	O	释放延时时间 ：输出引脚的用户可编程释放延时时间。连接外部电容器来实现可调节的延时时间，或使引脚悬空来实现最短延时。 有关输出引脚配置，请参阅器件命名规则表。
CTS	6	6	11	O	SENSE 延时时间 ：SENSE 的用户可编程检测延时时间。连接外部电容器来实现可调节的延时时间，或使引脚悬空来实现最短延时。 有关输出引脚配置，请参阅器件命名规则表。
VSENSE	9	-	-	O	电压检测 ：集成缓冲器的输出是 SENSE 引脚的按比例降低电压。 有关输出引脚配置，请参阅器件命名规则表。
ADJ UV	11	11	-	I	可调节欠压阈值 ：用户可使用外部电阻器在启动时设置电压，从而对内部欠压阈值进行编程。 有关可选阈值选项，请参阅电压阈值表。
ADJ OV	12	12	-	I	可调节过压阈值 ：用户可使用外部电阻器在启动时设置电压，从而对内部过压阈值进行编程。 有关可选阈值选项，请参阅电压阈值表。
OUT UV	请参阅引脚排列表	请参阅引脚排列表	7	O	输出欠压信号 ：当 SENSE 超过欠压阈值时，OUT UV 置为有效。置为有效延时时间可以是固定的，也可以由 CTS 设置。在 SENSE 从故障状态转换出后，OUT UV 在释放延时时间内保持有效。低电平有效开漏释放输出需要一个外部上拉电阻器。 有关 OUT UV 阈值和时序配置，请参阅器件命名规则表。 输出拓扑：开漏低电平有效
OUT OV	请参阅引脚排列表	请参阅引脚排列表	14	O	输出过压信号 ：当 SENSE 超过过压阈值时，OUT OV 置为有效。置为有效延时时间可以是固定的，也可以由 CTS 设置。在 SENSE 从故障状态转换出后，OUT OV 在释放延时时间内保持有效。低电平有效开漏释放输出需要一个外部上拉电阻器。 有关 OUT OV 阈值和时序配置，请参阅器件命名规则表。 输出拓扑：开漏低电平有效
低 UV	请参阅引脚排列表	请参阅引脚排列表	-	O	输出低电平欠压信号 ：当 SENSE 在检测延时时间（由 CTS 设置）后超过低过压阈值时，OUT 低 UV 置为有效。在 SENSE 从故障状态转换出后，OUT 低 UV 在释放延时时间内保持有效。低电平有效开漏释放输出需要一个外部上拉电阻器。 输出拓扑：开漏低电平有效
BIST	请参阅引脚排列表	请参阅引脚排列表	-	O	输出内置自检 (BIST) ：当 BIST 在操作时 BIST 置为有效。BIST 操作在器件启动时以及 BIST_EN 引脚出现上升沿时启动。BIST 是用于检查内部故障的器件诊断测试。如果存在故障，BIST 保持置为有效。BIST 成功完成后，BIST 引脚会失效。 输出拓扑：开漏低电平有效
BIST_EN	请参阅引脚排列表	请参阅引脚排列表	-	I	内置自检使能 (BIST EN) ：BIST 使能引脚上的上升沿会启动 BIST。对于具有闩锁的型号，BIST EN 也会使能和禁用闩锁。
VDD	15	15	15	I	输入电源电压 ：电源电压引脚。在嘈杂环境中，使用一个 0.1μF 电容器旁路至 GND。
NC	2、3、8	2、3、8	2、4、8、12	-	无连接 ：将引脚悬空或连接至 GND。
DNC	-	7	13	-	请勿连接 ：保持该引脚悬空以便正常操作。

6 器件和文档支持

6.1 器件命名规则

表 5-1 中的器件解码器描述了如何根据可订购器件型号来解码器件的功能。并非所有器件型号都遵循此命名规则。将表 6-1 用作所有器件的器件型号解码表。

表 6-1. 器件配置表

可订购器件名称	阈值	OV Threshold	OV 迟滞	UV Threshold	UV 迟滞	低 UV 阈值	延时时间	VSENSE 调整比例
PTPS371KVM5DFXRQ1	固定	900V	2%	不适用	不适用	不适用	ADJ CTS ADJ CTR	不适用

6.2 文档支持

6.2.1 相关文档

以下相关文档可从 www.ti.com 下载：

- 优化比较器输入端上的电阻分压器，[SLVA450](#)
- 电源设计灵敏度分析，[SLVA481](#)

6.3 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击通知进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

6.4 支持资源

TI E2E™ 中文支持论坛是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的使用条款。

6.5 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

6.6 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

6.7 术语表

TI 术语表 本术语表列出并解释了术语、首字母缩略词和定义。

7 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

日期	修订版本	注释
April 2025	*	初始发行版

8 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
PPS371KA8C89DFXRQ1	Active	Preproduction	SSOP (DFX) 15	750 LARGE T&R	-	Call TI	Call TI	-40 to 125	
PTPS371KVM5DFXRQ1.A	Active	Preproduction	SSOP (DFX) 15	3000 LARGE T&R	-	Call TI	Call TI	-40 to 125	
PTPS371KVM5DFXRQ1.B	Active	Preproduction	SSOP (DFX) 15	3000 LARGE T&R	-	Call TI	Call TI	-40 to 125	

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.


⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.

EXAMPLE BOARD LAYOUT



DFX0015A

SSOP - 3.55 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 8X



SOLDER MASK DETAILS

4229682/A 05/2023


NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

DFX0015A

SSOP - 3.55 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 8X

4229682/A 05/2023

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2025，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月