


TPS54202x 4.5V 至 30V、2A、EMI 友好型同步降压转换器

1 特性

- 配置适用于各种应用
 - 输入电压范围为 4.5V 至 30V
 - 可选可调输出 (TPS542021)，固定 5V 输出 (TPS542025)
 - 持续输出电流高达 2A
 - 0.6V ± 1.5% 基准电压 (25°C)
 - 支持低压降模式
- 高效率
 - 集成 100mΩ 和 60mΩ MOSFET
 - 低 2 μA 关断，26 μA 静态电流
 - 可实现高轻载效率的脉冲频率调制 (PFM)
- 易于使用
 - 具有内部环路补偿的峰值电流模式控制
 - 500kHz 固定开关频率
 - 内部 5ms 软启动
 - 展频频谱可降低 EMI
 - 两个 MOSFET 的过流保护均为断续模式保护
 - 非锁存保护：过热保护 (OTP)、过流保护 (OCP)、过压保护 (OVP) 和欠压锁定 (UVLO)
 - 采用 TPS54202 的 P2P、B2B
 - SOT-23 (6) 封装

2 应用

- 12V、24V 分布式总线电源
- 工业应用
 - 白色家电
- 消费应用
 - 音频
 - 机顶盒 (STB)、数字电视 (DTV)
 - 打印机



TPS54202x 简化原理图

3 说明

TPS54202x 是一款输入电压范围为 4.5V 至 30V 的 2A 同步降压转换器。该器件包含两个集成式开关 FET，并且具备内部环路补偿和 5ms 内部软启动功能，从而降低组件数。

通过集成 MOSFET 并采用 SOT-23 封装，TPS54202x 可实现高功率密度，并且在印刷电路板上的占用空间非常小。TPS542025 具有固定的 5V 输出，可通过进一步降低 FB 电阻来节省 BOM。TPS542021 通过不同的 FB 电阻配置实现可调的输出。

TPS54202x 采用脉冲频率调制，可实现高轻载效率并减少功率损耗。引入展频频谱操作以降低电磁干扰 (EMI)。


两个高侧 MOSFET 内的逐周期电流限制可在过载情况下保护转换器，并通过低侧 MOSFET 续流电流限制防止电流失控，增强限制效果。当过流持续时间超出预设时间时，将触发断续模式保护功能。

器件信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
TPS542021	DDC (SOT-23-THN , 6)	2.9mm × 2.8mm
TPS542025		

(1) 有关更多信息，请参阅节 10。

(2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。



效率与输出电流之间的关系



内容

1 特性	1	7 应用和实施	13
2 应用	1	7.1 应用信息.....	13
3 说明	1	7.2 典型应用.....	13
4 引脚配置和功能	3	7.3 电源相关建议.....	20
5 规格	4	7.4 布局.....	20
5.1 绝对最大额定值.....	4	8 器件和文档支持	21
5.2 ESD 等级.....	4	8.1 器件支持.....	21
5.3 建议运行条件.....	4	8.2 文档支持.....	21
5.4 热性能信息.....	4	8.3 接收文档更新通知.....	21
5.5 电气特性.....	5	8.4 支持资源.....	21
5.6 时序要求.....	5	8.5 商标.....	21
5.7 典型特性.....	6	8.6 静电放电警告.....	21
6 详细说明	8	8.7 术语表.....	21
6.1 概述.....	8	9 修订历史记录	21
6.2 功能方框图.....	8	10 机械、封装和可订购信息	21
6.3 特性说明.....	9	10.1 卷带包装信息.....	22
6.4 器件功能模式.....	12		

4 引脚配置和功能




图 4-1. 6 引脚 SOT-23 DDC 封装 (顶视图)

表 4-1. 引脚功能

引脚		类型 ⁽¹⁾	说明
名称	编号		
BOOT	6	O	高侧 NFET 栅极驱动电路的电源输入。在 BOOT 和 SW 引脚间连接一个 0.1 μ F 电容器。
EN	5	I	此引脚是使能引脚。悬空 EN 引脚即可启用。
FB	4	I	转换器反馈输入。对于 TPS542021，通过反馈电阻分压器连接到输出电压；对于 TPS542025，连接到输出电容器以获得固定的 5V 电压。
GND	1	—	接地引脚。低侧功率 NFET 的源极端子以及控制器电路的接地端子。将敏感 VFB 单点连接至此 GND。
SW	2	O	高侧 NFET 和低侧 NFET 之间的开关节点连接。
VIN	3	—	输入电压电源引脚。高侧功率 NFET 的漏极端子。

(1) O = 输出 ; I = 输入

5 规格

5.1 绝对最大额定值

在推荐的 -40°C 到 +150°C 工作结温范围内测得 (除非另有说明) ⁽¹⁾

		最小值	最大值	单位
输入电压范围, V_I	VIN	-0.3	32	V
	EN	-0.3	7	V
	FB	-0.3	7	V
输出电压范围, V_O	BOOT-SW	-0.3	7	V
	SW	-0.3	32	V
	SW (20ns 瞬态值)	-5	32	V
工作结温 ⁽²⁾ , T_J		-40	150	°C
贮存温度范围, T_{stg}		-65	150	°C

(1) 超出绝对最大额定值运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果在建议运行条件以外,但在绝对最大额定值范围以内使用,器件可能无法完全正常运行,这可能会影响器件的可靠性、功能与性能,并且可能缩短器件寿命。

(2) 尽管可以在高于 150°C 的结温下工作,但会缩短器件的使用寿命。

5.2 ESD 等级

		值	单位
$V_{(ESD)}$ 静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	±2500	V
	充电器件模型 (CDM), 符合 ANSI/ESDA/JEDEC JS-002 标准, 所有引脚 ⁽²⁾	±1500	

(1) JEDEC 文档 JEP155 指出: 500V HBM 时能够在标准 ESD 控制流程下安全生产。

(2) JEDEC 文档 JEP157 指出: 250V CDM 时能够在标准 ESD 控制流程下安全生产。

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

		最小值	最大值	单位
V_I 输入电压范围	VIN	4.5	30	V
	EN	-0.1	5.5	V
	FB	-0.1	5.5	V
V_O 输出电压范围	BOOT-SW	-0.1	5.5	V
	SW	-0.1	30	V
T_J 工作结温		-40	150	°C

5.4 热性能信息

热指标 ⁽¹⁾		TPS54202x		单位
		DDC (SOT-23-THN, 6)		
		JEDEC ⁽²⁾	EVM ⁽³⁾	
$R_{\theta JA}$	结至环境热阻	118.6	不适用	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	63.6	不适用	°C/W
$R_{\theta JB}$	结至电路板热阻	34.4	不适用	°C/W
ψ_{JT}	结至顶部特征参数	18.5	不适用	°C/W
ψ_{JB}	结至电路板特征参数	33.7	不适用	°C/W
$R_{\theta JA_EVM}$	官方 EVM 板上的结至环境热阻	不适用	57.2	°C/W

(1) 有关新旧热指标的更多信息, 请参阅 [半导体和 IC 封装热指标](#) 应用手册。

- (2) 此表中给出的 $R_{\theta JA}$ 值仅用于与其他封装的比较，不能用于设计目的。这些值是在标准 JEDEC 板上模拟得出的。它们并不代表在实际应用中获得的性能。
- (3) 实际的 $R_{\theta JA}$ 在 TI EVM 上进行了测试。

5.5 电气特性

除非另外注明，否则本部分规定的电气额定值适用于本文档的所有规格。这些规格可解释为在该产品的使用寿命范围内，不会导致器件参数或功能规格下降的各项条件。 $T_J = -40^{\circ}\text{C}$ 至 $+150^{\circ}\text{C}$ ， $V_{IN} = 4.5\text{V}$ 至 30V (除非另有说明)。

参数		测试条件	最小值	典型值	最大值	单位
输入电源						
V_{IN}	输入电压范围		4.5		30	V
I_Q	非开关静态电流	EN = 5V, VFB = 1V		26		μA
I_{OFF}	关断电流	EN = GND		2		μA
$V_{IN(UVLO)}$	VIN 欠压锁定	上升 V_{IN}	3.9	4.2	4.5	V
		下降 V_{IN}	3.4	3.7	4	V
	迟滞	400	480	650	mV	
使能 (EN 引脚)						
$V_{(EN_RISING)}$	启用阈值	上升		1.21	1.28	V
$V_{(EN_FALLING)}$		下降	1.1	1.19		V
$I_{(EN_INPUT)}$	输入电流	$V_{EN} = 1\text{V}$		0.7		μA
$I_{(EN_HYS)}$	迟滞电流	$V_{EN} = 1.5\text{V}$		1.55		μA
反馈和误差放大器						
V_{FB}	反馈电压	$V_{IN} = 12\text{V}$	0.587	0.596	0.605	V
脉冲跳跃模式						
$I_{(SKIP)}^{(1)}$	脉冲跳跃模式峰值电感器电流阈值	$V_{IN} = 24\text{V}$, $V_{OUT} = 5\text{V}$, $L = 15\mu\text{H}$		750		mA
功率级						
$R_{(HSD)}$	高侧 FET 导通电阻	$T_A = 25^{\circ}\text{C}$, $V_{BST} - SW = 6\text{V}$		100		$\text{m}\Omega$
$R_{(LSD)}$	低侧 FET 导通电阻	$T_A = 25^{\circ}\text{C}$, $V_{IN} = 12\text{V}$		60		$\text{m}\Omega$
电流限值						
$I_{(LIM_HS)}$	高侧电流限值		2.5	3.2	3.9	A
$I_{(LIM_LS)}$	低侧拉电流限值		2	3	4.3	A
振荡器						
F_{sw}	中心开关频率		390	500	630	kHz
过热保护						
热关断 ⁽¹⁾	温度上升			160		$^{\circ}\text{C}$
	迟滞			10		$^{\circ}\text{C}$
	持续时间			32768		周期

(1) 未经生产测试

5.6 时序要求

		最小值	典型值	最大值	单位
过流保护					
t_{HIC_WAIT}	断续等待时间		512		周期
$t_{HIC_RESTART}$	重新开始之前的断续时间		16384		周期
t_{SS}	软启动时间		5		mS
导通时间控制					
$t_{MIN_ON}^{(1)}$	最短导通时间，在 90% 至 90% 和 1A 负载下测量		110		ns

5.7 典型特性

除非另有说明，否则 $V_{IN} = 12V$ 。

ADVANCE INFORMATION




图 5-1. 非开关工作静态电流与结温间的关系




图 5-2. 高侧电阻与结温间的关系




图 5-3. 低侧 FET 导通电阻与结温间的关系




图 5-4. TPS542021 基准电压与结温间的关系




图 5-5. TPS542025 基准电压与结温间的关系




图 5-6. 中心开关频率与结温间的关系

5.7 典型特性 (续)

除非另有说明, 否则 $V_{IN} = 12V$ 。




图 5-7. 高侧电流限制阈值与结温间的关系




图 5-8. 低侧电流限制阈值与结温间的关系




图 5-9. VIN UVLO 阈值与结温间的关系




图 5-10. EN 阈值与结温间的关系




图 5-11. EN 迟滞电流与结温间的关系

6 详细说明

6.1 概述

TPS54202x 器件是一款具有两个集成式 N 通道 MOSFET 的 30V、2A 同步降压转换器。为了提高线路和负载瞬态性能，该器件实现了恒定频率、峰值电流模式控制，降低了输出电容。经过优化的内部补偿网络更大幅度地减少了外部元件数量，并简化了控制环路设计。

开关频率固定为 500kHz。TPS542025 具有固定的 5V 输出，而 TPS542021 具有可调输出。

VIN 等于 4.5V 时，器件开始切换。在不进行切换且没有负载的情况下，工作电流为 26 μ A (典型值)。该器件禁用后，电源电流通常为 2 μ A。


集成的 100m Ω 高侧 MOSFET 和 60m Ω 可实现高效率电源设计，其连续输出电流高达 2A。

该器件通过集成自举再充电二极管减少外部元件数量。BOOT-PH 引脚连接的外部电容为集成高侧 MOSFET 提供偏置电压。UVLO 电路监测自举电容电压，当其降至预设阈值 (通常为 2.1V) 以下时，高侧 MOSFET 随即关断。

该器件通过利用过压比较器来更大幅度地减少过多的输出过压瞬变。当经调节的输出电压高于标称电压的 108% 时，过压比较器便会激活，并会关闭并禁止开启高侧 MOSFET，直到输出电压低于标称电压的 104%。

该器件具有 5ms 内置软启动时间，可最大限度地降低浪涌电流。

6.2 功能方框图



6.3 特性说明

6.3.1 固定频率 PWM 控制

该器件采用固定频率峰值电流模式控制。对于 TPS542025，通过将 FB 引脚连接到 Vout，输出电压固定为 5V。对于 TPS542021，误差放大器通过 FB 引脚的外部电阻将输出电压与内部电压基准进行比较。内部振荡器开启高侧开关管。将误差放大器输出与高侧开关管的电流进行比较。当开关管电流达到误差放大器的输出电压电平时，高侧开关管会关闭，而低侧开关管会开启。误差放大器输出电压随输出电流的上升或下降而上升或下降。该器件通过将误差放大器的电压钳位到最大电平来实现限流，并且还实现了超小钳位，可改善瞬态响应性能。

6.3.2 脉冲频率模式

在轻负载电流条件下，TPS54202x 旨在以脉冲频率模式运行，用于提升轻负载效率。通常，当峰值电感器电流低于 750mA 时，该器件将进入脉冲频率模式。当该器件处于脉冲频率模式时，误差放大器的输出电压将被钳位，从而阻止高侧集成 MOSFET 的开关。电感器峰值电流必须升至 750mA 以上，并退出脉冲频率模式。集成电流比较器仅捕获电感器峰值电流，因此进入脉冲频率模式的平均负载电流会随应用和外部输出滤波器的变化而变化。

6.3.3 误差放大器

该器件将跨导放大器用作误差放大器。误差放大器将 FB 电压与内部软启动电压或内部 0.596V 电压基准二者中的较小者进行比较。误差放大器的跨导典型值为 240 μ A/V。频率补偿元件在内部位于误差放大器的输出和地之间。

6.3.4 斜坡补偿和输出电流

该器件为开关电流信号加上了补偿斜坡。此斜坡补偿会在占空比升高时避免分谐波振荡。提供的电感器峰值电流在整个占空比范围内保持恒定。

6.3.5 启用并调节欠压锁定

器件的 EN 引脚可提供电气开/关控制功能。当 EN 引脚电压超过阈值电压时，器件开始工作。如果 EN 引脚电压被拉至阈值电压以下，稳压器停止开关并进入低静态 (IQ) 状态。

EN 引脚具备一个内部上拉电流源，使用户能够悬空 EN 引脚以启用器件。如果应用需要控制 EN 引脚，可采用一个漏极开路或集电极开路输出逻辑与该引脚连接。

该器件可在 VIN 引脚上实现内部欠压锁定 (UVLO) 电路。当 VIN 引脚电压降至内部 VIN UVLO 阈值以下时，器件被禁用。内部 VIN UVLO 阈值的迟滞为 480 mV。

如果应用需要 VIN 引脚上具有更高的 UVLO 阈值，则可以如图 6-1 中所示配置 EN 引脚。使用外部 UVLO 功能时，TI 建议将迟滞值设置为大于 500mV。

EN 引脚具有较小的上拉电流 I_p ，该电流将引脚的默认状态设置为在未连接任何外部元件时启用。上拉电流还用于控制 UVLO 功能的电压迟滞，因为当 EN 引脚超过使能阈值时，上拉电流会增加 I_h 。使用方程式 1 和方程式 2 来计算 R4 和 R5 在指定 UVLO 阈值下的值。




图 6-1. 可调节 VIN 欠压锁定

$$R_4 = \frac{V_{ENfalling}}{V_{ENrising}} \times V_{START} - V_{STOP} \quad (1)$$

$$I_p \times \left(1 - \frac{V_{ENfalling}}{V_{ENrising}}\right) + I_h$$

$$R_5 = \frac{R_4 \times V_{ENfalling}}{V_{STOP} - V_{ENfalling} + (I_h + I_p) \times R_4} \quad (2)$$

其中：

$$I_p = 0.7\mu A$$

$$I_h = 1.55\mu A$$

$$V_{ENfalling} = 1.19V$$

$$V_{ENrising} = 1.22V$$

6.3.6 安全启动至预偏置输出

此器件旨在防止低侧 MOSFET 使预偏置输出放电。在单调预偏置启动期间，高侧和低侧 MOSFET 直到内部软启动电压高于 FB 引脚电压时才能导通。

6.3.7 电压基准

电压基准系统针对具有温度稳定性的带隙电路输出进行调节，从而在过热时生成 $\pm 2\%$ 精确基准电压。典型电压基准设计为 0.596V。

6.3.8 调节输出电压

输出电压可通过输出节点和 FB 引脚间的电阻分压器进行设置。TI 建议使用具有 1% 或更优容差的分压电阻器。上电阻分压器的起始值为 100k Ω ，并根据 [方程式 3](#) 计算输出电压。为了提高轻载时的效率，请考虑使用具有更大阻值的电阻。如果值太大，稳压器更容易受到噪声的影响，并且 FB 输入电流产生的电压误差也很明显。

$$V_{OUT} = V_{ref} \times \left(\frac{R_2}{R_3} + 1\right) \quad (3)$$

6.3.9 内部软启动

TPS54202x 使用内部软启动功能。内部软启动时间通常设置为 5ms。

6.3.10 自举电压 (BOOT)

TPS54202x 具有一个集成式 BOOT 稳压器，并且需要在 BOOT 和 SW 引脚之间连接一个 0.1 μF 的陶瓷电容器来为高侧 MOSFET 提供栅极驱动电压。推荐使用电介质等级为 X7R 或 X5R 的陶瓷电容器，从而保证在温度和电压

范围内具有稳定的特性。为了改善压降，该器件旨在当 BOOT 至 SW 引脚的电压大于 2.1V 典型值时以 100% 的占空比工作。

6.3.11 过流保护

该器件通过针对高侧和低侧 MOSFET 的逐周期电流限制在过流情况下进行保护。

6.3.11.1 高侧 MOSFET 过流保护

该器件实现电流模式控制，以使用内部 COMP 电压逐周期控制高侧 MOSFET 的关断和低侧 MOSFET 的导通。在每个周期内，开关电流都会和内部 COMP 电压产生的电流基准进行比较。当峰值开关电流超过电流基准时，高侧开关会关断。

6.3.11.2 低侧 MOSFET 过流保护

当低侧 MOSFET 开启时，传导电流由内部电路监控。在正常工作期间，低侧 MOSFET 向负载输送电流。在每个时钟周期结束时，都会将低侧 MOSFET 拉电流与内部设置的低侧拉电流限值进行比较。电感器谷值电流超出低侧拉电流限值，高侧 MOSFET 不会开启，并且低侧 MOSFET 会在下一个周期保持开启状态。如果电感器谷值电流在一个周期开始时低于低侧拉电流限值，高侧 MOSFET 会再次开启。

此外，如果发生输出过载情况的时间超过断续等待时间（已为 512 个开关周期编程），则器件会在 16384 个周期的断续时间后关闭并重新启动。间断模式有助于在严重过流情况下降低器件功耗。

6.3.12 展频

为降低 EMI，TPS54202x 引入了展频频谱。抖动范围在摆动速率为 1/512 的开关频率的 $\pm 6\%$ 之间。




图 6-2. 展频频谱图

6.3.13 输出过压保护 (OVP)

TPS54202x 整合了过压瞬态保护 (OVTP) 电路，当器件从输出故障状态或强空载瞬态中恢复时，能够更大限度地削弱输出电压过冲。OVP 电路包括一个过压比较器，以比较 FB 引脚电压和内部阈值。在 FB 引脚电压高于 $108\% \times V_{ref}$ 时，高侧 MOSFET 被强制关闭。在 FB 引脚电压低于 $104\% \times V_{ref}$ 时，高侧 MOSFET 重新启用。

6.3.14 热关断

一般情况下，如果结温超过 160°C ，内部热关断电路迫使器件停止开关。通常当结温降至 150°C 以下时，内部热断续计时器会开始计数。内置热关断断续时间（32768 个周期）结束后，器件会重新启动上电序列。

6.4 器件功能模式

6.4.1 正常运行

当输入电压高于 UVLO 阈值时，TPS54202x 可在其正常开关模式下工作。当电感器峰值电流高于 0A 时，会出现正常连续导通模式 (CCM)。在 CCM 中，器件将以固定频率工作。

6.4.2 Eco-mode 运行

在轻负载条件下，这些器件旨在以高效脉冲跳跃模式运行。在开关电流降至 0A 时开始脉冲跳跃。在脉冲跳跃期间，当开关电流降至 0A 时，低侧 FET 将关闭。开关节点 (SW 引脚) 波形呈现不连续导通模式 (DCM) 运行特性，且表观开关频率降低。随着输出电流下降，开关脉冲之间的感知时间增加。

7 应用和实例

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

7.1 应用信息

TPS542021 器件通常用作降压转换器，可将 5V 至 30V 的输入电压转换为 5V 的固定输出电压。

7.2 典型应用

7.2.1 TPS542021 5V 至 30V 输入、5V 输出转换器




图 7-1. 5V、2A 参考设计

7.2.2 设计要求

本设计示例使用下表中的参数。

表 7-1. 设计参数

参数	值
输入电压范围	5V 至 30V
输出电压	5V
输出电流	2A
瞬态响应, 2A 负载阶跃	$\Delta V_{OUT} = \pm 5\%$
输出电压纹波	10mVpp
开关频率	500kHz

7.2.3 详细设计过程

7.2.3.1 输入电容器选型

该器件需要一个输入去耦电容器，并且根据应用需要一个大容量电容器。TI 建议使用超过 10μF 的陶瓷电容器作为去耦电容器。可选择从 VIN 到 GND 的额外 0.1μF 电容器 (C4)，用于提供额外的高频滤波。额定电容器电压必须大于最大输入电压。

根据以下公式计算输入纹波电压 (ΔV_{IN})。

$$\Delta V_{IN} = \frac{I_{OUT(MAX)} \times 0.25}{C_{BULK} \times f_{SW}} + I_{OUT(MAX)} \times ESR_{MAX} \quad (4)$$

其中：

- C_{BULK} 为大容量电容值
- f_{SW} 为开关频率
- $I_{OUT(MAX)}$ 为最大负载电流
- ESR_{MAX} 为大容量电容器的最大串联电阻

此外，还必须检查最大 RMS (均方根) 纹波电流。在最坏的情况下，根据方程式 5 计算 $I_{CIN(RMS)}$ 。

$$I_{CIN(RMS)} = \frac{I_{OUT(MAX)}}{2} \quad (5)$$

实际输入电压纹波在很大程度上受到与布局和电压源输出阻抗相关的寄生效应的影响。设计要求显示了该电路的实际输入电压纹波，该纹波大于计算值。输入电容器的最大电压为 $V_{IN(MAX)} + \Delta V_{IN}/2$ 。所选旁路电容器的额定电压为 50V，纹波电流容量大于 2A。这两个值均提供了足够的裕量。在任何情况下都不得超过电压和电流的最大额定值。

7.2.3.2 自举电容器选型

BOOT 和 SW 引脚之间必须连接一个 0.1μF 陶瓷电容，用于确保正常运行。TI 建议使用陶瓷电容器。

7.2.3.3 输出电压设定

TPS542021 器件的输出电压可从外部通过电阻分压器网络进行调节。分压器网络由 R4 和 R5 组成。使用以下公式计算输出电压与电阻分压器之间的关系。

$$R_5 = \frac{R_4 \times V_{ref}}{V_{OUT} - V_{ref}} \quad (6)$$

$$V_{OUT} = V_{ref} \times \left(\frac{R_4}{R_5} + 1 \right) \quad (7)$$

选择 R4 的值约为 100kΩ。当使用标准值电阻器时，略微增大或减小 R5 会导致输出电压更接近匹配值。在此设计中，R4 = 100kΩ 且 R5 = 13.3kΩ，可以得到输出电压为 5V。提供的 49.9Ω 电阻器 R3 用作断开控制环路以进行稳定性测试的方便位置。

7.2.3.4 欠压锁定设定

使用 R1 和 R2 的外部分压器网络调整欠压锁定 (UVLO) 设定。TPS542021 器件的 VIN 和 EN 引脚之间连接着 R1。EN 和 GND 引脚之间连接着 R2。UVLO 有两个阈值，一个适用于输入电压由小变大的上电期间，另一个适用于输入电压由大变小的断电期间。使用方程式 1 和方程式 2 来计算 R1 和 R2 的上电阻器和下电阻器的值。

7.2.3.5 输出滤波器元件

必须为输出滤波器选择两个元件，输出电感器 (L_O) 和 C_O 。

7.2.3.5.1 电感器选型

根据以下公式计算输出电感的最小值 (L_{MIN})。

$$L_{MIN} = \frac{V_{OUT} \times (V_{IN(MAX)} - V_{OUT})}{V_{IN(MAX)} \times K_{IND} \times I_{OUT} \times f_{SW}} \quad (8)$$

其中：

K_{IND} 是一个系数，表示电感器纹波电流值与最大输出电流之比。

一般而言，设计人员可以自行决定 K_{IND} 的值，但应遵循以下准则。对于使用低 ESR 输出电容器（例如陶瓷）的设计，可以使用和 $K_{IND} = 0.3$ 一样高的值。

对于此设计示例，使用 $K_{IND} = 0.3$ 。计算出的最小电感值为 $13.7 \mu\text{H}$ 。在此设计中，为 L_{MIN} 选择了 $15 \mu\text{H}$ 的接近标准值。

对于输出滤波电感而言，不得超出额定 RMS 电流和饱和电流。根据以下公式计算 RMS 电感器电流 ($I_{L(RMS)}$)。

$$I_{L(MAX)} = \sqrt{I_{OUT(MAX)}^2 + \frac{1}{12} \times \left(\frac{V_{OUT} \times (V_{IN(MAX)} - V_{OUT})}{V_{IN(MAX)} \times L_O \times f_{SW} \times 0.8} \right)^2} \quad (9)$$

根据以下公式计算电感器峰值电流 ($I_{L(PK)}$)。

$$I_{L(PK)} = I_{OUT(MAX)} + \frac{V_{OUT} \times (V_{IN(MAX)} - V_{OUT})}{V_{IN(MAX)} \times L_O \times f_{SW} \times 1.6} \quad (10)$$

只要满足其他设计要求，就可以使用更小或更大的电感器值，具体取决于设计人员希望允许的纹波电流大小。较大值的电感器具有较低的交流电流，并会产生较低的输出电压纹波。较小的电感值会增大交流电流和输出电压纹波。

7.2.3.5.2 输出电容器选型

选择输出电容器的容值时，主要考虑三个因素。输出电容器将决定调制器极点、输出电压纹波以及稳压器响应负载电流显著变化的方式。必须按照比上述三项指标更为严苛的标准来选择输出电容。

第一项标准是稳压器针对显著变化的负载电流做出的响应。当稳压器不能为负载供电时，输出电容必须向负载提供电流。如果稳压器存在所需的保持时间，则会发生这种情况。在这种情况下，在断开输入电源后，输出电容器必须在指定的时间内保持输出电压在特定电平以上。如果出现影响负载电流要求的短时间显著提升（例如由空载状态转换至满载状态），稳压器也将暂时无法提供足够的输出电流。稳压器通常需要在不少于两个控制环路时钟周期内观察负载电流和输出电压变化，进而通过调节占空比进行响应。选择输出电容值时应将以下注意事项纳入考量范围：输出电容器在控制环路响应负载变化前需要向负载额外提供电流。输出电容必须足够大，从而填补 2 个时钟周期内的电流差，同时输出电压仅允许下降可容许值。使用以下公式计算所需的最小输出电容。

$$C_O = \frac{2 \times \Delta I_{OUT}}{f_{SW} \times \Delta V_{OUT}} \quad (11)$$

其中：

- ΔI_{OUT} 为输出电流的变化
- f_{SW} 为稳压器的开关频率
- $\Delta V_{(OUT)b}$ 为输出电压所允许的变化

对于本示例，瞬态负载响应指定为 1.5A 负载阶跃时输出电压 V_{OUT} 变化的 5%。对于本示例， $\Delta I_{OUT} = 1.5A$ 而 $\Delta V_{OUT} = 0.05 \times 5 = 0.25V$ 。使用这些值得出最小电容为 24 μF 。该值未将输出电容器 ESR 纳入输出电压变化的考量范围。对于陶瓷电容器，其 ESR 足够小，在计算过程中可以忽略不计。

方程式 12 计算必须符合输出电压纹波规范所需的最小输出电容。在本例中，最大输出电压纹波为 30mV。在该要求下，根据 **方程式 12** 得到的值为 4.56 μF 。

$$C_O = \frac{1}{8 \times f_{SW}} \times \frac{1}{\frac{V_{OUTripplle}}{I_{ripple}}} \quad (12)$$

其中：

- f_{SW} 为开关频率
- $V_{(OUTripplle)}$ 为允许的最大输出电压纹波
- $I_{(ripple)}$ 为电感器纹波电流

根据 **方程式 13** 计算最大 ESR 输出电容，其值必须符合输出电压纹波规格。**方程式 13** 表明 ESR 必须小于 54.8m Ω 。在本例中，陶瓷电容器的 ESR 远小于 54.8m Ω 。

$$R_{ESR} < \frac{V_{OUTripplle}}{I_{ripple}} \quad (13)$$

输出电容器会影响交叉频率 f_o 。考虑到环路稳定性和内部寄生参数的影响，请选择小于 40kHz 的交叉频率，而不考虑前馈电容器。可以根据 **方程式 14** 简单估算没有前馈电容器 C_6 时的交叉频率（假设 C_{OUT} 的 ESR 很小）。

$$f_o = \frac{3.95}{V_{OUT} \times C_{OUT}} \quad (14)$$

因老化、温度及直流偏置而产生的附加电容降额必须纳入考量范围，它们会使输出电容的最小值增加。在此示例中，使用了两个 22 μF 25V、X7R 型号的陶瓷电容器。电容器一般将纹波电流量限制在其处理电流时不会导致故障或过热的范围内。必须指定一个支持电感纹波电流的输出电容。部分电容数据表指定了最大纹波电流的 RMS 值。使用 **方程式 15** 可以计算输出电容器必须支持的 RMS 纹波电流。对于此应用，**方程式 15** 为每个电容器得出的值是 79mA。

$$I_{COUT(RMS)} = \frac{1}{\sqrt{12}} \times \left(\frac{V_{OUT} \times (V_{IN(MAX)} - V_{OUT})}{V_{IN(MAX)} \times L_O \times f_{SW} \times N_C} \right) \quad (15)$$

7.2.3.5.3 前馈电容

在某些情况下，可在 R_{FBT} 上使用前馈电容器，来改善负载瞬态响应或改善环路相位裕度。当使用的 R_{FBT} 值大于 100k Ω 值时，情况尤其如此。较大的 R_{FBT} 值与 FB 引脚上的寄生电容相结合会产生一个小信号极点，从而干扰环路稳定性。 C_{FF} 有助于减轻这种影响。使用较低的值来确定使用 C_{FF} 电容器是否会获得任何优势。

在使用前馈电容器进行实验时，[使用前馈电容器优化内部补偿直流/直流转换器的瞬态响应应用报告](#) 非常有用。

表 7-2. 建议的元件值

V _{OUT} (V)	L (μH)	C _{OUT} (μF)	R2 (kΩ)	R3 (kΩ)	C6 (pF)
1.8	5.6	66	100	49.9	47
2.5	8.2	44	100	31.6	33
3.3	10	44	100	22.1	56
5	15	44	100	13.3	75
12	22	44	100	5.23	100

7.2.4 应用曲线

以下数据是在 $V_{IN} = 24V$ 、 $V_{OUT} = 5V$ 、 $T_A = 25^\circ C$ 条件下测试得出的，除非另有说明。

ADVANCE INFORMATION




图 7-2. TPS542021EVM 效率




图 7-3. TPS542021EVM 线性调整率, $I_{OUT} = 2A$




图 7-4. TPS542021EVM 负载调整率




图 7-5. TPS542021EVM 输出电压纹波, $I_{OUT} = 2A$




图 7-6. TPS542021EVM 输出电压纹波, $I_{OUT} = 0.1A$




图 7-7. TPS542021EVM 输出电压纹波, $I_{OUT} = 0.01A$

7.2.4 应用曲线 (续)

以下数据是在 $V_{IN} = 24V$ 、 $V_{OUT} = 5V$ 、 $T_A = 25^\circ C$ 条件下测试得出的，除非另有说明。




图 7-8. TPS542021EVM 输出电压纹波, $I_{OUT} = 0A$




图 7-9. TPS542021EVM 负载瞬态响应, 0A 至 2A 负载阶跃




图 7-10. TPS542021EVM 负载瞬态响应, 0.2A 至 1.8A 负载阶跃




图 7-11. TPS542021EVM 负载瞬态响应, 1A 至 2A 负载阶跃




图 7-12. TPS542021EVM 相对于 V_{IN} 的启动




图 7-13. TPS542021EVM 相对于 V_{IN} 的关断

7.3 电源相关建议

这些器件设计为在 4.5V 至 30V 的输入电源电压范围内运行。该输入电源必须经过良好调节。如果输入电源距离器件或转换器超过几英寸，那么除了陶瓷旁路电容器之外还需要额外的大容量电容。通常，选择电容值为 47 μ F 的电解电容器。

7.4 布局

7.4.1 布局指南

- 为减少布线阻抗，VIN 和 GND 布线越宽越好。从散热的角度来看，宽阔的区域也是有利的。
- 将输入电容器和输出电容器放置在尽可能靠近器件的位置，以尽可能减少布线阻抗。
- 为输入电容器和输出电容器提供足够的通孔。
- 从物理角度而言，SW 布线应尽可能短且宽，从而最大限度地减小辐射发射。
- 不可使开关电流在器件下流过。
- 将单独的 VOUT 路径连接到上部反馈电阻器。
- 与反馈路径的 GND 引脚建立开尔文连接。
- 使电压反馈环路远离高压开关布线的位置，并且最好具有接地屏蔽。
- 为避免噪声耦合，VFB 节点的布线应尽可能小。
- 使输出电容器和 GND 引脚之间的 GND 布线尽可能宽，以尽可能减小布线阻抗。

7.4.2 布局示例




图 7-14. 电路板布局

8 器件和文档支持

8.1 器件支持

8.1.1 第三方产品免责声明

TI 发布的与第三方产品或服务有关的信息，不能构成与此类产品或服务或保修的适用性有关的认可，不能构成此类产品或服务单独或与任何 TI 产品或服务一起的表示或认可。

8.2 文档支持

8.2.1 相关文档

请参阅以下相关文档：

德州仪器 (TI)，[采用前馈电容器优化内部补偿直流/直流转换器的瞬态响应应用报告](#)

8.3 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

8.4 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的[使用条款](#)。

8.5 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

8.6 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

8.7 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。


9 修订历史记录

日期	修订版本	注释
January 2025	*	初始发行版


10 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

10.1 卷带包装信息



QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



器件	封装类型	封装图	引脚	SPQ	卷带直径 (mm)	卷带宽度 W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 象限
PTPS542021DDCR	SOT-23-THIN	DDC	6	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
PTPS542025DDCR	SOT-23-THIN	DDC	6	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3

ADVANCE INFORMATION

TAPE AND REEL BOX DIMENSIONS



器件	封装类型	封装图	引脚	SPQ	长度 (mm)	宽度 (mm)	高度 (mm)
PTPS542021DDCR	SOT-23-THIN	DOC	6	3000	210.0	185.0	35.0
PTPS542025DDCR	SOT-23-THIN	DOC	6	3000	210.0	185.0	35.0

ADVANCE INFORMATION




DDC0006A

PACKAGE OUTLINE

SOT-23 - 1.1 max height

SMALL OUTLINE TRANSISTOR



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-193.

EXAMPLE BOARD LAYOUT

DDC0006A

SOT-23 - 1.1 max height

SMALL OUTLINE TRANSISTOR



NOTES: (continued)


- 4. Publication IPC-7351 may have alternate designs.
- 5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DDC0006A

SOT-23 - 1.1 max height

SMALL OUTLINE TRANSISTOR



NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
7. Board assembly site may have different recommendations for stencil design.

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
PTPS542021DDCR	ACTIVE	SOT-23-THIN	DDC	6		TBD	Call TI	Call TI	-40 to 150		Samples
PTPS542025DDCR	ACTIVE	SOT-23-THIN	DDC	6		TBD	Call TI	Call TI	-40 to 150		Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

EXAMPLE BOARD LAYOUT


DDC0006A

SOT-23 - 1.1 max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPLODED METAL SHOWN
SCALE:15X



SOLDEMASK DETAILS

4214841/E 08/2024

NOTES: (continued)


- 4. Publication IPC-7351 may have alternate designs.
- 5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DDC0006A

SOT-23 - 1.1 max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 THICK STENCIL
SCALE:15X

4214841/E 08/2024

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
7. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
版权所有 © 2025，德州仪器 (TI) 公司