


采用 SOT563 封装的 TPS563207 4.3V 至 17V 输入、3A 同步降压转换器

1 特性

- 带集成 $95\text{m}\Omega$ 和 $57\text{m}\Omega$ FET 的 3A 转换器
- 具有快速瞬态响应的 D-CAP2™ 模式控制
- 输入电压范围：4.3V 至 17V
- 输出电压范围：0.806V 至 7V
- 连续电流模式 (FCCM 模式)
- 580kHz 典型开关频率
- 小于 $3\mu\text{A}$ 的低关断电流
- 2% 反馈电压精度 (25°C)
- 提供预偏置功能
- 逐周期过流限制
- 断续模式过流保护
- 非锁存欠压保护 (UVP) 和热关断 (TSD) 保护
- 固定软启动：1.2ms

2 应用

- 数字机顶盒 (STB)
- 电视 SMPS 电源
- 智能扬声器
- 有线网络
- 安全监控



Copyright © 2019, Texas Instruments Incorporated

简化版原理图

3 说明

TPS563207 是一款采用 SOT563 封装的简单易用型 3A 同步降压转换器。

该器件经过优化，只需很少外部器件即可运行。


该开关模式电源 (SMPS) 器件采用 D-CAP2™ 模式控制，能够提供快速瞬态响应，并且在无需外部补偿器件的情况下支持专用聚合物等低等效串联电阻 (ESR) 输出电容以及超低 ESR 陶瓷电容器。

TPS563207 采用 FCCM 模式运行，即使在轻负载下也能保持较小的纹波。TPS563207 采用 6 引脚 $1.6\text{mm} \times 1.6\text{mm}$ SOT563 (DRL) 封装，额定结温范围为 -40°C 至 125°C 。

器件信息

器件型号	封装 ⁽¹⁾	封装尺寸 (标称值)
TPS563207	SOT563	$1.60\text{mm} \times 1.60\text{mm}$

- (1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。



TPS563207 效率

3207



内容

1 特性	1	8.3 特性说明.....	10
2 应用	1	8.4 器件功能模式.....	11
3 说明	1	9 应用和实施	12
4 修订历史记录	2	9.1 应用信息.....	12
5 器件比较表	2	9.2 典型应用.....	12
6 引脚配置和功能	3	10 电源相关建议	16
引脚功能.....	3	11 布局	17
7 规格	4	11.1 布局指南.....	17
7.1 绝对最大额定值.....	4	11.2 布局示例.....	17
7.2 ESD 等级.....	4	12 器件和文档支持	18
7.3 建议运行条件.....	4	12.1 接收文档更新通知.....	18
7.4 热性能信息.....	4	12.2 支持资源.....	18
7.5 电气特性.....	6	12.3 商标.....	18
7.6 典型特性.....	7	12.4 静电放电警告.....	18
8 详细说明	10	12.5 术语表.....	18
8.1 概述.....	10	13 机械、封装和可订购信息	18
8.2 功能模块图.....	10		

4 修订历史记录

日期	修订版本	说明
2020 年 9 月	*	初始发行版

5 器件比较表

器件型号	轻负载下的工作模式
TPS563207	FCCM
TPS563202	ECO

6 引脚配置和功能




图 6-1. 6 引脚 SOT563 DRL 封装 (俯视图)

引脚功能

引脚名称		编号	I/O	说明
VIN		1	I	输入电压电源引脚
SW		2	O	高侧 NFET 和低侧 NFET 之间的开关节点连接。
GND		3	—	低侧功率 NFET 的接地引脚源极端子以及控制器电路的接地端子。将敏感 FB 单点连接至此 GND。
BST		4	O	高侧 NFET 栅极驱动电路的电源输入。在 BST 和 SW 引脚间连接 0.1 μ F 电容器。
EN		5	I	启用输入控制。高电平有效，必须上拉以启用器件。
FB		6	I	转换器反馈输入。通过反馈电阻分压器连接到输出电压。

7 规格

7.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

		最小值	最大值	单位
输入电压	V _{IN} , EN	-0.3	19	V
	BST	-0.3	25	V
	BST (10ns 瞬态值)	-0.3	27	V
	BST (与 SW)	-0.3	6.5	V
	FB	-0.3	6.5	V
	SW	-2	19	V
	SW (10ns 瞬态值)	-3.5	21	V
运行结温, T _J		-40	150	°C
贮存温度, T _{stg}		-55	150	°C

(1) 应力超出绝对最大额定值下列出的值可能会对器件造成永久损坏。这些仅仅是应力额定值,并不表示器件在这些条件下以及在建议运行条件以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。

7.2 ESD 等级

		值	单位
V _(ESD) 静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 ⁽¹⁾	±2000	V
	充电器件模型 (CDM), 符合 JEDEC 规范 JESD22-C101 ⁽²⁾	±500	

(1) JEDEC 文档 JEP155 指出: 500V HBM 时能够在标准 ESD 控制流程下安全生产。

(2) JEDEC 文档 JEP157 指出: 250V CDM 时能够在标准 ESD 控制流程下安全生产。

7.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

		最小值	标称值	最大值	单位
V _{IN}	输入电源电压范围	4.3		17	V
V _I	输入电压范围	BST		23	V
		BST (10ns 瞬态值)		26	
		BST (与 SW)		6	
		EN		17	
		FB		5.5	
		SW		17	
		SW (10ns 瞬态值)		20	
T _J	工作结温	-40		125	°C

7.4 热性能信息

热指标 ⁽¹⁾		TPS563207	单位
		DRL	
		6 引脚	
R _{θJA}	结至环境热阻	137.0	°C/W
R _{θJA_effective}	TI EVM 板的结至环境热阻 ⁽²⁾	65.0	°C/W
R _{θJC(top)}	结至外壳 (顶部) 热阻	43.2	°C/W
R _{θJB}	结至电路板热阻	22.0	°C/W
ψ _{JT}	结至顶部特征参数	0.9	°C/W

热指标 ⁽¹⁾		TPS563207	单位
		DRL	
		6 引脚	
ψ_{JB}	结至电路板特征参数	21.8	°C/W

(1) 有关新旧热指标的更多信息，请参阅 [《半导体和 IC 封装热指标》](#) 应用报告。

(2) $R_{\theta JA_effective}$ 在 TPS563207EVM 板上进行了测试 (双层, 铜厚度为 2oz), $V_{IN} = 12V$ 、 $V_{OUT} = 5V$ 、 $I_{OUT} = 3A$ 、 $T_A = 25^{\circ}C$ 。

7.5 电气特性







$T_J = -40^{\circ}\text{C}$ 至 125°C , $V_{IN} = 12\text{V}$ (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
电源电流						
I_{VIN}	工作 - 非开关电源电流	V_{IN} 电流, $EN = 5\text{V}$, $V_{FB} = 1\text{V}$		590	750	μA
I_{VINSN}	关断电源电流	V_{IN} 电流, $EN = 0\text{V}$		1	3	μA
逻辑阈值						
V_{ENH}	EN 高电平输入电压	EN		1.35	1.6	V
V_{ENL}	EN 低电平输入电压	EN	0.9	1.05		V
R_{EN}	EN 引脚到 GND 电阻	$V_{EN} = 12\text{V}$	225	400	900	$\text{k}\Omega$
V_{FB} 电压						
V_{FBTH}	V_{FB} 阈值电压	$T_A = 25^{\circ}\text{C}$	790	806	822	mV
I_{FB}	V_{FB} 输入电流	$V_{FB} = 1\text{V}$		0	± 0.1	μA
MOSFET						
$R_{DS(on)h}$	高侧开关电阻	$T_A = 25^{\circ}\text{C}$, $V_{BST} - SW = 5.5\text{V}$		95		$\text{m}\Omega$
$R_{DS(on)l}$	低侧开关电阻	$T_A = 25^{\circ}\text{C}$		57		$\text{m}\Omega$
电流限制						
I_{ocl}	低侧电流限值	电感器谷值电流设定点。	3.3	4.4	5.6	A
I_{Nocl_sink}	低侧 FET 灌电流限值	电感器负谷值电流设定点。	1	1.5	2	A
热关断						
T_{SDN}	热关断阈值 ⁽¹⁾	关断温度		172		$^{\circ}\text{C}$
		迟滞		37		
导通计时器控制						
$t_{OFF(MIN)}$	最短关断时间	$V_{FB} = 0.5\text{V}$		220	310	ns
软启动						
T_{SS}	软启动时间	内部软启动时间, 从 10% 到 90% 测试 V_{out}		1.2		ms
频率						
F_{sw}	开关频率	$V_O = 1.05\text{V}$		580		kHz
输出欠压						
V_{UVP}	输出 UVP 阈值	断续检测 ($H > L$)		65%		
T_{HICCUP_WAIT}	断续导通时间			2.2		ms
T_{HICCUP_RE}	重新开始之前的断续时间			18.3		ms
UVLO						
UVLO	UVLO 阈值	唤醒 V_{IN} 电压		4.0	4.3	V
		关断 V_{IN} 电压	3.3	3.6		
		迟滞 V_{IN} 电压		0.4		

(1) 未经生产测试。

7.6 典型特性

$V_{IN} = 12V$ (除非另有说明)






图 7-7. 开关频率与输入电压间的关系




图 7-8. 开关频率与输出电流间的关系




图 7-9. $V_{OUT} = 0.95V$ 效率, $L = 1.5\mu H$




图 7-10. $V_{OUT} = 1.05V$ 效率, $L = 1.5\mu H$




图 7-11. $V_{OUT} = 1.5V$ 效率, $L = 2.2\mu H$






图 7-12. $V_{OUT} = 1.8V$ 效率, $L = 2.2\mu H$




8 详细说明

8.1 概述

TPS563207 是一款 3A 同步降压转换器。专有 D-CAP2 模式控制支持低 ESR 输出电容器（例如专用聚合物电容器和多层陶瓷电容器），无需复杂的外部补偿电路。D-CAP2 模式控制的快速瞬态响应可降低所需的输出电容，以达到特定性能水平。

8.2 功能模块图



Copyright © 2019, Texas Instruments Incorporated

8.3 特性说明

8.3.1 自适应导通时间控制和 PWM 运行

TPS563207 的主控循环是自适应导通时间脉宽调制 (PWM) 控制器，支持专有 D-CAP2 模式控制。D-CAP2 模式控制将自适应导通时间控制与内部补偿电路相结合，在使用低 ESR 和陶瓷输出电容器时，实现伪固定频率和较少的外部组件数配置。即使几乎没有输出纹波它也能保持稳定。

在每个周期的开始，高侧 MOSFET 将开启。内部一次性计时器到时后，此 MOSFET 将关闭。这个一次性计时器的持续时长是根据转换器输入电压 V_{IN} 按比例设置的，同时与输出电压 V_O 成反比，以便在输入电压的范围内保持伪固定频率，因此被称为自适应导通时间控制。当反馈电压降至参考电压之下时，一次性计时器将重置，高侧 MOSFET 将再次开启。参考电压将增加内部斜坡，以刺激输出纹波，不再需要 D-CAP2 模式控制提供的 ESR 感应输出纹波。

8.3.2 软启动和预偏置软启动

TPS563207 有内部 1.2ms 的软启动时间。EN 引脚变为高电平时，内部软启动功能开始逐步升高 PWM 比较器的参考电压。

如果输出电容器在启动时预偏置，器件将开始切换，只有在内部参考电压大于反馈电压 V_{FB} 时才会开始逐步升高。此方案可确保转换器顺畅上升至调节点。

8.3.3 电流保护

使用逐周期谷值检测控制电路来实现输出过流限制 (OCL)。在关断状态期间会监控开关电流，方法是测量低侧 FET 漏源极电压。此电压与开关电流成正比。为了提升精确度，对电压感测进行了温度补偿。

在高侧 FET 开关的导通阶段，开关电流以线性速度增加，速度由输入电压、输出电压、导通时间和输出电感器值决定。在低侧 FET 开关的导通阶段，此电流以线性方式下降。开关电流的平均值是负载电流 I_{out} 。如果监控电流高于 OCL 水平，转换器将维持低侧 FET 的导通状态，暂缓新置位脉冲的生成（即使电压反馈环路有这方面的需要），直到电流水平达到或低于 OCL 水平。在后续的开关周期中，导通时间将设为固定值，电流也将以相同的方式监控。

对于此类过流保护，有一些重要的注意事项。负载电流高于过流阈值的部分，为峰-峰值电感器纹波电流的一半。另外，如果电流受限，输出电压往往会降低，因为要求的负载电流可能高于转换器的可用电流。这会导致输出电压下降。当 FB 电压降至 UVP 阈值电压以下时，UVP 比较器可以检测到。然后器件会在 UVP 延迟时间（通常为 $24\mu s$ ）后关闭，并在断续时间（通常为 $18.3ms$ ）后重新启动。

过流状况消除后，输出电压将恢复为调节值。

The TPS563207 还可实现负过流保护，可防止电感器电流失控。当电感器的谷值电流达到负过流阈值时，低侧 FET 会关断，高侧 FET 将开启。

8.3.4 欠压闭锁 (UVLO) 保护

UVLO 保护功能监控的是内部稳压器电压。如果电压低于 UVLO 阈值电压，器件会关断。这是非门锁定保护。

8.3.5 热关断

本器件会监控其自身的温度。如果温度超出阈值（通常为 $172^{\circ}C$ ），器件会关断。这是非门锁定保护。

8.4 器件功能模式

8.4.1 正常运行

当输入电压高于 UVLO 阈值、EN 电压高于使能阈值时，TPS563207 可在其正常开关模式下运行。在连续导通模式 (CCM) 下，TPS563207 以 $580kHz$ 的准固定频率运行。

8.4.2 待机运行

TPS563207 将 EN 引脚置为低电平可进入待机模式。在待机模式下，高侧和低侧均关断， I_q 低于 $3\mu A$ 。

9 应用和实施

NOTE

以下应用部分的信息不属于 TI 组件规范，TI 不担保其准确性和完整性。客户应负责确定 TI 组件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

9.1 应用信息

TPS563207 器件是典型的降压型直流/直流转换器。通常用于将较高的直流电压转换为较低的直流电压，最大可用输出电流为 3A。可根据以下设计步骤为 TPS563207 选择元件值。本部分将简要讨论设计过程。

9.2 典型应用

图 9-1 中的应用原理图是为了满足之前的要求而编制的。本电路作为评估模块 (EVM) 提供。以下各节介绍了设计过程。

图 9-1 所示为 TPS563207 4.3V 到 17V 输入、1.05V 输出转换器原理图。




图 9-1. TPS563207 1.05V/3A 参考设计

9.2.1 设计要求

表 9-1 给出了该应用的设计参数。

表 9-1. 设计参数

参数	示例值
输入电压范围	4.3V 至 17V
输出电压	1.05V
瞬态响应, 1.5A 负载阶跃	$\Delta V_{out} = \pm 5\%$
输入纹波电压	100mV
输出纹波电压	20mV
输出电流额定值	3A
运行频率	580kHz

9.2.2 详细设计过程

9.2.2.1 输出电压电阻器选择

输出电压可通过输出节点和 FB 引脚间的电阻分压器进行设置。TI 建议采用容差为 1% 或更优的分压电阻器。首先使用 [方程式 1](#) 计算 V_{OUT} 。

为了提高极轻负载时的效率，请考虑使用具有更大阻值的电阻。电阻过高将更容易受到噪声的影响，并且 FB 输入电流产生的电压误差也将更为明显。

$$V_{out} = 0.806 \times (1 + R_{FBT}/R_{FBB}) \quad (1)$$

9.2.2.2 输出滤波器选择

用作输出滤波器的 LC 滤波器具有双极，公式为：

$$f_p = \frac{1}{2\pi\sqrt{L_{OUT} \times C_{OUT}}} \quad (2)$$

在低频率下，整体环路增益是由输出设定点电阻分压器网络和器件的内部增益设定的。低频相位是 180°。在输出滤波器极点频率下，增益以每十倍频程 -40dB 的速率滚降，相位快速下降。D-CAP2 引入了高频零点，将增益滚降的速率降为每十倍频程 -20dB，将相位增加到零点频率之上每十倍频程 90°。必须选择输出滤波器的电感器和电容器，使 [方程式 2](#) 的双极位于高频零点之下，但又与之足够接近，使相位提升达到高频零点，为稳定电路提供足够的相位裕度。若要满足此要求，请使用 [表 9-2](#) 中推荐的值。

表 9-2. 建议的元件值

输出电压 (V)	R1 (k Ω)	R2 (k Ω)	TYP L1 (μ H)	C8 + C9 (μ F)			CFF(pF)
				最小值	典型值	最大值	
0.85	0.55	10.0	1.5	20	44	110	-
0.9	1.2	10.0	1.5	20	44	110	-
1	2.4	10.0	1.5	20	44	110	-
1.05	3	10.0	1.5	20	44	110	-
1.2	4.9	10.0	2.2	20	44	110	-
1.5	8.6	10.0	2.2	20	44	110	-
1.8	12.3	10.0	2.2	20	44	110	-
2.5	21	10.0	2.2	20	44	110	10-220
3.3	31	10.0	3.3	20	44	110	10-220
5	52	10.0	4.7	20	44	110	10-220
6.5	70.5	10.0	6.8	20	44	110	10-220

电感器峰峰值纹波电流、峰值电流和 RMS 电流使用 [方程式 3](#)、[方程式 4](#) 和 [方程式 5](#) 计算。额定电感器饱和电流必须大于计算出的峰值电流，RMS 或额定加热电流必须大于计算出的 RMS 电流。

$$I_{P-P} = \frac{V_{OUT}}{V_{IN(MAX)}} \times \frac{V_{IN(MAX)} - V_{OUT}}{L_O \times f_{SW}} \quad (3)$$

$$I_{PEAK} = I_O + \frac{I_{P-P}}{2} \quad (4)$$

$$I_{LO(RMS)} = \sqrt{I_O^2 + \frac{1}{12} I_{P-P}^2} \quad (5)$$

选择最小电感器时，必须使 I_{P-P} 小于 2A。

对于这个设计示例，计算出的峰值电流为 3.68A，计算出的 RMS 电流为 3.03A。所用的电感器是 WE 74437349015。

输出电压纹波量取决于电容器值和 ESR。TPS563207 旨在与陶瓷或其他低 ESR 电容器配合使用。推荐值的范围在 20 μ F 到 68 μ F 之间。使用 [方程式 6](#) 确定输出电容器所需的额定 RMS 电流。

$$I_{CO(RMS)} = \frac{V_{OUT} \times (V_{IN} - V_{OUT})}{\sqrt{12} \times V_{IN} \times L_O \times f_{SW}} \quad (6)$$

在此设计中，使用了 2 个 22 μ F MuRata GRM21BR61A226ME44L 输出电容器。每个电容器的典型 ESR 为 2m Ω 。计算出的 RMS 电流为 0.286A，每个输出电容器的额定电流为 4A。

9.2.2.3 输入电容器选型

TPS563207 需要一个输入去耦电容器，并且根据应用的要求需要一个大容量电容器。TI 建议去耦电容器使用超过 10 μ F 的陶瓷电容器。建议添加从引脚 3 到接地的 0.1 μ F 电容器 (C3)，以滤除高频噪声。额定电容器电压必须大于最大输入电压。

9.2.2.4 自举电容器选型

BST 和 SW 引脚之间必须连接一个 0.1 μ F 陶瓷电容器，用于确保正常运行。TI 建议使用陶瓷电容器。

9.2.3 应用曲线

以下波形在 $V_{IN} = 12V$ 时进行测试 (除非另有说明) 。




图 9-2. 不同负载的负载调节




图 9-3. 不同输入电压的负载调节




图 9-4. 输入电压纹波 $I_{out} = 3A$




图 9-5. 断续 (短路 V_{out} 测试)




图 9-6. 输出电压纹波, $I_{out} = 10mA$




图 9-7. 输出电压纹波, $I_{out} = 3A$




图 9-8. 瞬态负载响应, Iout = 0.3A 到 2.7A




图 9-9. 瞬态负载响应, Iout = 1.5A 到 3A




图 9-10. 相对于 EN 的启动




图 9-11. 相对于 EN 的关断




图 9-12. 相对于 VIN 的启动




图 9-13. 相对于 VIN 的关断

10 电源相关建议

TPS563207 可在 4.3V 至 17V 的输入电源电压范围内运行。降压转换器要求输入电压高于输出电压，以确保正常运行。建议的极限运行占空比为 75%。使用此标准，建议的最低输入电压为 $VO/0.75$ 。

11 布局

11.1 布局指南

1. 为减少布线阻抗，VIN 和 GND 布线越宽越好。从散热的角度来看，宽阔的区域也是有利的。
2. 输入电容器和输出电容器应放置在尽可能靠近器件的位置，以尽可能减少布线阻抗。
3. 为输入电容器和输出电容器提供足够的通孔。
4. 从物理角度而言，SW 布线应尽可能短且宽，从而最大限度地减小辐射发射。
5. 不允许开关电流在器件下流过。
6. 应将单独的 VOUT 路径连接到上部反馈电阻器。
7. 与反馈路径的 GND 引脚建立开尔文连接。
8. 电压反馈回路应放置在远离高压开关布线的位置，并且宜具有接地屏蔽。
9. 为避免噪声耦合，FB 节点的布线应尽可能小。
10. 输出电容器和 GND 引脚之间的 GND 布线应尽可能宽，从而尽可能减小其布线阻抗。

11.2 布局示例




图 11-1. TPS563207 布局

12 器件和文档支持

12.1 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [订阅更新](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

12.2 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

12.3 商标

D-CAP2™ and TI E2E™ are trademarks of Texas Instruments.

所有商标均为其各自所有者的财产。

12.4 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

12.5 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

13 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件的最新可用数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。如需获取此数据表的浏览器版本，请查阅左侧的导航栏。




DRL0006A

PACKAGE OUTLINE

SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE



4223266/A 09/2016

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.


www.ti.com

EXAMPLE BOARD LAYOUT

DRL0006A

SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE



4223266/A 09/2016

NOTES: (continued)

- 4. Publication IPC-7351 may have alternate designs.
- 5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.


www.ti.com

EXAMPLE STENCIL DESIGN

DRL0006A

SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE



NOTES: (continued)

- 6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
- 7. Board assembly site may have different recommendations for stencil design.

www.ti.com

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
TPS563207DRLR	ACTIVE	SOT-5X3	DRL	6	4000	RoHS & Green	Call TI SN	Level-1-260C-UNLIM	-40 to 125	3207	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSELETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS563207DRLR	SOT-5X3	DRL	6	4000	180.0	8.4	1.8	1.8	0.75	4.0	8.0	Q3

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS563207DRLR	SOT-5X3	DRL	6	4000	210.0	185.0	35.0


DRL0006A



PACKAGE OUTLINE

SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE



4223266/E 07/2024

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-293 Variation UAAD

EXAMPLE BOARD LAYOUT


DRL0006A

SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE
SCALE:30X



SOLDERMASK DETAILS

4223266/E 07/2024

NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
7. Land pattern design aligns to IPC-610, Bottom Termination Component (BTC) solder joint inspection criteria.

EXAMPLE STENCIL DESIGN

DRL0006A

SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE:30X

4223266/E 07/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024，德州仪器 (TI) 公司