


TPS56524x 采用 SOT-563 封装、具有 3V 至 16V 输入电压的 5A 同步降压转换器

1 特性

- 广泛地为各种应用配置
 - 3V 至 16V 输入电压范围
 - 0.6V 至 7V 输出电压范围
 - 0.6V 基准电压
 - 25°C 时，基准精度为 $\pm 1\%$
 - 在 -40°C 至 125°C 温度范围内，基准精度为 $\pm 1.5\%$
 - 集成式 28.2m Ω 和 15.1m Ω R_{DS(on)} FET
 - 120 μ A 低静态电流
 - 600 kHz 开关频率
 - 支持以最大 98% 的占空比运行
 - 精密 EN 阈值电压
 - 1.39 ms 固定软启动时间 (典型值)
- 解决方案尺寸小巧且易于使用
 - 轻负载下采用 ECO 模式 (TPS565242) 和 FCCM 模式 (TPS565247)
 - 完整 P2P 产品系列的一部分，包括适用于 4A、5A、6A 和 FCCM/ECO 运行模式的解决方案
 - D-CAP3™ 控制拓扑
 - 支持带预偏置输出的启动
 - 非锁存 OV/OT/UVLO 保护
 - UV 保护的断续模式
 - 逐周期 OC 和 NOC 限制
 - 6 引脚 SOT-563 封装
- 借助 [WEBENCH® Power Designer](#)，使用 TPS565242 创建定制设计方案
- 借助 [WEBENCH® Power Designer](#)，使用 TPS565247 创建定制设计方案

2 应用

- LCD 电视、STB 和 DVR、流媒体播放器
- IP 网络摄像头、可视门铃、楼宇安全网关
- WLAN/Wi-Fi 接入点、小型企业路由器、机架式服务器



简化版原理图

3 说明

TPS56524x 是一款简单易用、高效同步降压转换器，具有高功率密度。该器件采用 SOT-563 封装，并支持 3V 至 16V 的输入电压范围，以及高达 5A 的持续电流。


TPS56524x 使用 D-CAP3 拓扑提供快速瞬态响应并支持低 ESR 输出电容器，无需外部补偿。该器件具有 GND 和 AGND 两个接地端，将其连接在一起可获得最优热性能。AGND 还提供良好的负载和线路调节。该器件支持高达 98% 的负荷运行。

TPS565242 采用 ECO 模式运行，可在轻负载运行期间保持高效率。TPS565247 采用 FCCM 模式运行，可在所有负载条件下保持相同的频率和较低的输出纹波。该器件通过 OVP、OCP、UVLO、OTP 和 UVP (断续模式) 提供全面保护。该器件采用 1.6mm × 1.6mm SOT-563 封装，具有经过优化的引脚排列，有助于轻松实现 PCB 布局。额定结温范围为 -40°C 至 125°C。

器件信息

器件型号	封装 ⁽¹⁾	封装尺寸 (标称值)
TPS565242	SOT-563 (6)	1.60mm × 1.60mm
TPS565247		

(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。



TPS565242, V_{IN} = 12V 时的效率



内容

1 特性	1	7.4 器件功能模式	12
2 应用	1	8 应用和实现	13
3 说明	1	8.1 应用信息.....	13
4 修订历史记录	2	8.2 典型应用.....	13
5 引脚配置和功能	3	9 电源相关建议	19
6 规格	4	10 布局	19
6.1 绝对最大额定值.....	4	10.1 布局指南.....	19
6.2 ESD 等级.....	4	10.2 布局示例.....	20
6.3 建议运行条件.....	4	11 器件和文档支持	21
6.4 热性能信息.....	4	11.1 器件支持.....	21
6.5 电气特性.....	5	11.2 接收文档更新通知.....	21
6.6 典型特性.....	7	11.3 支持资源.....	21
7 详细说明	10	11.4 商标.....	21
7.1 概述.....	10	11.5 Electrostatic Discharge Caution.....	21
7.2 功能方框图.....	10	11.6 术语表.....	21
7.3 特性说明.....	11	12 机械、封装和可订购信息	22

4 修订历史记录

Changes from Revision * (February 2022) to Revision A (April 2022)	Page
• 将销售状态从“预告信息”更改为“初始发行版”。.....	1

5 引脚配置和功能




图 5-1. 6 引脚 SOT-563 DRL 封装 (顶视图)

表 5-1. 引脚功能

引脚		类型 ⁽¹⁾	说明
名称	编号		
VIN	1	I	输入电压电源引脚
SW	2	O	高侧 NFET 和低侧 NFET 之间的开关节点连接
GND	3	—	低侧功率 NFET 的接地引脚源极端子以及控制器电路的接地端子
AGND	4	—	内部模拟电路的地。将 AGND 连接到 GND 平面。
EN	5	I	向转换器提供输入。将 EN 驱动为高电平将启用转换器。
FB	6	I	转换器反馈输入。通过反馈电阻分压器连接到输出电压。

(1) I = 输入, O = 输出

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

		最小值	最大值	单位
输入电压	VIN	-0.3	18	V
	FB、EN	-0.3	6	
	AGND、PGND	-0.3	0.3	
输出电压	SW	-2	18	V
	SW (< 20ns)	-6.5	20	
运行结温范围, T _J		-40	150	°C
贮存温度, T _{stg}		-55	150	°C

(1) 超出绝对最大额定值的运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出建议运行条件、但在绝对最大额定值范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。

6.2 ESD 等级

		值	单位
V _(ESD)	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001, 所有引脚 ⁽¹⁾	±2000
		充电器件模型 (CDM), 符合 ANSI/ESDA/JEDEC JS-002 标准 ⁽²⁾	±500

(1) JEDEC 文档 JEP157 指出：500V HBM 可实现在标准 ESD 控制流程下安全生产。

(2) JEDEC 文件 JEP157 指出：250V CDM 可实现在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

		最小值	标称值	最大值	单位
输入电压	VIN	3		16	V
	FB、EN	-0.1		5.5	
	AGND、PGND	-0.1		0.1	
输出电压	SW	-1		16	V
	SW (< 20ns)	-6		18	
输出电流	IO	0		6	A
T _J	工作结温	-40		125	°C
T _{stg}	存储温度	-40		150	°C

6.4 热性能信息

热指标 ⁽¹⁾		DRL (SOT-563)	单位
		6 引脚	
R _{θJA}	结至环境热阻	131.1	°C/W
R _{θJA_effective} ⁽²⁾	EVM 板上的结到环境热阻	58	°C/W
R _{θJC(top)}	结至外壳 (顶部) 热阻	45.6	°C/W
R _{θJB}	结至电路板热阻	16.4	°C/W
Ψ _{JT}	结至顶部特征参数	0.8	°C/W
Υ _{JB}	结至电路板特征参数	16.1	°C/W
R _{θJC(bot)}	结至外壳 (底部) 热阻	不适用	°C/W

(1) 有关新旧热指标的更多信息，请参阅 [半导体和 IC 封装热指标](#) 应用报告。

(2) 此 $R_{\theta JA_effective}$ 在 TPS565242EVM 板上进行了测试 (2 层, 顶层和底层的铜厚度为 2oz), $V_{IN} = 12V$, $V_{OUT} = 5V$, $I_{OUT} = 5A$, $T_A = 25^{\circ}C$ 。

6.5 电气特性

$T_J = -40^{\circ}C$ 至 $125^{\circ}C$, $V_{IN} = 12V$ (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
输入电源电压						
V_{IN}	输入电压范围	V_{IN}	3		16	V
I_{VIN}	VIN 电源电流	无负载, $V_{EN} = 5V$, $V_{FB} = 0.65V$, 非开关, ECO 版本		120		μA
		无负载, $V_{EN} = 5V$, $V_{FB} = 0.65V$, 非开关, FCCM 版本		400		μA
I_{INSDN}	VIN 关断电流	无负载, $V_{EN} = 0V$		2		μA
UVLO						
UVLO	VIN 欠压锁定	唤醒 VIN 电压	2.75	2.92	3	V
UVLO	VIN 欠压锁定	关断 VIN 电压	2.6	2.72	2.9	V
UVLO	VIN 欠压锁定	迟滞 VIN 电压		200		mV
反馈电压						
V_{REF}	FB 电压	$T_J = 25^{\circ}C$	594	600	606	mV
V_{REF}	FB 电压	$T_J = -40^{\circ}C$ 至 $125^{\circ}C$	591	600	609	mV
MOSFET						
$R_{DS(ON)HI}$ ⁽¹⁾	高侧 MOSFET $R_{DS(ON)}$	$T_J = 25^{\circ}C$, $V_{VIN} \geq 5V$		28.2		$m\Omega$
	高侧 MOSFET $R_{DS(ON)}$	$T_J = 25^{\circ}C$, $V_{VIN} = 3V$		30.1		$m\Omega$
$R_{DS(ON)LO}$	低侧 MOSFET $R_{DS(ON)}$	$T_J = 25^{\circ}C$, $V_{VIN} \geq 5V$		15.1		$m\Omega$
$R_{DS(ON)LO}$	低侧 MOSFET $R_{DS(ON)}$	$T_J = 25^{\circ}C$, $V_{VIN} = 3V$		16.1		$m\Omega$
I_{OCL_LS}	过流阈值	谷值电流设定值	5.3	6.9	8.5	A
I_{NOCL}	负过流阈值		2	3.4	4.2	A
占空比和频率控制						
F_{SW}	开关频率	$T_J = 25^{\circ}C$, $V_{VOUT} = 3.3V$		600		kHz
$T_{ON(MIN)}$ ⁽¹⁾	最短导通时间	$T_J = 25^{\circ}C$		50		ns
$T_{OFF(MIN)}$ ⁽¹⁾	最短关断时间	$V_{FB} = 0.5V$		100		ns
逻辑阈值						
$V_{EN(ON)}$	EN 阈值高电平		1.07	1.18	1.33	V
$V_{EN(OFF)}$	EN 阈值低电平		0.95	1	1.2	V
V_{ENHYS}	EN 迟滞			180		mV
REN1	EN 下拉电阻器			2		M Ω
软启动						
t_{SS}	内部软启动时间			1.39		ms
输出欠压和过压保护						
V_{OVP}	OVP 跳变阈值		115%	120%	125%	
t_{OVPDLY}	OVP 传播抗尖峰脉冲	$T_J = 25^{\circ}C$		24		μs
V_{UVP}	UVP 跳变阈值		55%	60%	65%	
t_{UVPDLY}	UVP 传播抗尖峰脉冲			256		μs
t_{UVPDEL}	相对于 SS 时间的输出断续延迟	UVP 检测		256		μs
t_{UVPEN}	相对于 SS 时间的输出断续使能延迟	UVP 检测		13		ms
过热保护						

6.5 电气特性 (continued)

$T_J = -40^{\circ}\text{C}$ 至 125°C , $V_{IN} = 12\text{V}$ (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
T_{OTP} ⁽²⁾	OTP 跳变阈值			155		$^{\circ}\text{C}$
T_{OTPHSY} ⁽²⁾	OTP 迟滞			20		$^{\circ}\text{C}$

- (1) 由设计指定
(2) 未经生产测试

6.6 典型特性

$V_{IN} = 12V$ (除非另有说明)




图 6-1. TPS565242 静态电流




图 6-2. TPS565247 静态电流




图 6-3. 使能开启阈值电压




图 6-4. 使能关闭阈值电压




图 6-5. 低侧 $R_{DS(ON)}$




图 6-6. 高侧 $R_{DS(ON)}$

6.6 典型特性 (continued)

$V_{IN} = 12V$ (除非另有说明)




图 6-7. V_{REF} 电压




图 6-8. 5A 负载下频率与输入电压间的关系




图 6-9. TPS565242 频率与负载间的关系




图 6-10. TPS565242 频率与负载间的关系




图 6-11. TPS565242 在 $0.6V_{OUT}$ 且使用 $0.82\mu H$ 电感器时的效率




图 6-12. TPS565247 在 $0.6V_{OUT}$ 且使用 $0.82\mu H$ 电感器时的效率

6.6 典型特性 (continued)

$V_{IN} = 12V$ (除非另有说明)




图 6-13. TPS565242 在 1.05V_{OUT} 且使用 1 µH 电感器时的效率




图 6-14. TPS565247 在 1.05V_{OUT} 且使用 1 µH 电感器时的效率




图 6-15. TPS565242 在 3.3V_{OUT} 且使用 2.2 µH 电感器时的效率




图 6-16. TPS565247 在 3.3V_{OUT} 且使用 2.2 µH 电感器时的效率




图 6-17. TPS565242 在 5V_{OUT} 且使用 2.2 µH 电感器时的效率




图 6-18. TPS565247 在 5V_{OUT} 且使用 2.2 µH 电感器时的效率


7 详细说明

7.1 概述

TPS56524x 是一款 5A 集成式 FET 和 BST 引脚同步降压转换器，可在 3V 至 16V 输入电压 (V_{IN}) 和 0.6V 至 7V 输出电压下运行。该器件还在内部 IC 中集成了 BST 引脚，并添加了一个 AGND 引脚。该器件采用 D-CAP3 拓扑，无需外部补偿元件即可提供快速瞬态响应，并提供精确的反馈电压。专有 D-CAP3 模式可减少外部元件数量，简化设计，并针对成本、尺寸和效率优化电源设计。该拓扑提供在较高负载条件下的 CCM 运行模式与较低负载条件下的 DCM 运行之间的无缝过渡。

Eco-mode 版本使 TPS565242 能够在轻负载时保持高效率。FCCM 版本允许 TPS565247 保持固定的开关频率和较低的输出电压纹波。TPS56524x 既能够适应低等效串联电阻 (ESR) 输出电容器 (例如 POSCAP 或 SP-CAP)，也能够适应超低 ESR 陶瓷电容器。

7.2 功能方框图



7.3 特性说明

7.3.1 PWM 运行和 D-CAP3 控制

降压转换器的主控制环路是自适应导通时间脉宽调制 (PWM) 控制器，支持专有 DCAP3 模式控制。DCAP3 模式控制将自适应导通时间控制与内部补偿电路相结合，在使用低 ESR 和陶瓷输出电容器时，实现伪固定频率和较少的外部元件数配置。即使几乎没有输出纹波它也能保持稳定。TPS56524x 还包含一个误差放大器，可使输出电压非常精确。

在每个周期的开始，高侧 MOSFET 将开启。内部一次性计时器到时后，此 MOSFET 将关闭。这个一次性计时器持续时间是根据输出电压 V_{OUT} 按比例设置的，它与转换器输入电压 V_{IN} 成反比，以便在输入电压范围内保持伪固定频率，因此称为自适应导通时间控制。当反馈电压降至参考电压之下时，一次性计时器将重置，高侧 MOSFET 将再次开启。在基准电压中添加了内部纹波生成电路来模拟输出纹波，从而支持使用 ESR 非常低的输出电容器，例如多层陶瓷电容器 (MLCC)。DCAP3 控制拓扑不需要外部电流检测网络或环路补偿。

7.3.2 Eco-Mode 控制

TPS56524x 利用高级 Eco-mode 进行设计，可在轻负载下保持高效率。当输出电流从重负载状态降低时，电感器电流也会减小，最终纹波谷值达到零电平，这是连续导通模式与不连续导通模式的边界。检测到电感器电流为零后，整流 MOSFET 会关断。随着负载电流进一步降低，转换器会进入不连续导通模式。导通时间几乎与连续导通模式时相同，并且由于负载电流相比基准电压的电平更低，输出电容器放电需要更长时间。这会使开关频率降低，与负载电流成正比，从而使轻负载保持高效率。轻负载运行 $I_{OUT(LL)}$ 电流的过渡点计算方法为方程 1。

$$I_{OUT(LL)} = \frac{1}{2 \times L \times f_{SW}} \times \frac{(V_{IN} - V_{OUT}) \times V_{OUT}}{V_{IN}} \quad (1)$$

7.3.3 软启动和预偏置软启动

TPS56524x 具有内部固定软启动。EN 默认状态为低电平。EN 引脚变为高电平时，内部软启动功能开始逐步升高 PWM 比较器的参考电压。

如果输出电容器在启动时预偏置，器件将开始切换，只有在内部基准电压大于反馈电压 V_{FB} 时才会开始逐步升高。此方案可确保转换器顺畅上升至调节点。

7.3.4 过压保护

TPS56524x 具有过压保护特性。当输出电压变得高于 OVP 阈值时，OVP 将以 24 μ s 的抗尖峰脉冲时间触发。高侧 MOSFET 驱动器和低侧 MOSFET 驱动器均关断。过压条件消失后，器件恢复开关状态。

7.3.5 大负荷运行

TPS56524x 可通过平稳降低开关频率来支持高达 98% 的大负荷运行。当 $V_{IN}/V_{OUT} < 1.6$ 且 V_{FB} 低于内部 V_{REF} 时，开关频率可平稳下降，使 TON 延长以实现大负荷运行并改善负载瞬态性能。请参阅图 6-18 中的频率测试波形。最小开关频率限制为大约 200kHz。

7.3.6 电流保护和欠压保护

使用逐周期谷值检测控制电路来实现输出过流限制 (OCL)。在关断状态期间会监测开关电流，方法是测量低侧 FET 漏源极电压。此电压与开关电流成正比。为了提升精确度，对电压感测进行了温度补偿。

在高侧 FET 开关导通期间，开关电流以线性速率增加，此速率由以下各项决定：

- V_{IN}
- V_{OUT}
- 导通时间
- 输出电感值

在低侧 FET 开关的导通阶段，此电流以线性方式下降。开关电流的平均值是负载电流 I_{OUT} 。如果受监测的谷值电流高于 OCL 水平，转换器将维持低侧 FET 的导通状态，暂缓新设置脉冲的生成 (即使电压反馈环路有这方面的

需要)，直到电流水平达到或低于 OCL 水平。在后续的开关周期中，导通时间将设为固定值，电流也将以相同的方式受到监测。

对于此类过流保护，有一些重要的注意事项。负载电流高于过流阈值的部分，为峰-峰值电感器纹波电流的一半。另外，如果电流受限，输出电压往往会降低，因为要求的负载电流可能高于转换器可提供的电流，这可能导致输出电压下降。当 FB 电压降至低于 UVP 阈值电压时，UVP 比较器检测到该电压，器件会在 UVP 延迟时间（通常为 256 μs）后关断，并在断续等待时间（通常为 13ms）后重新启动。

过流状况消除后，输出电压将恢复为调节值。

TPS565247 是 FCCM 模式器件。在此模式下，器件在轻负载时具有负电感器电流。该器件具有 NOC（负过流）保护功能，以避免出现过大的负电流。NOC 保护功能可检测电感器电流的谷值。当电感器电流的谷值超过 NOC 阈值时，IC 关断低侧，然后导通高侧。NOC 条件消除后，器件恢复正常开关。

因为 TPS565247 是 FCCM 模式端口，所以，如果电感太小以至于器件触发 NOC，则会导致输出电压高于目标值。最小电感按方程式 2 确定。

$$L = \frac{V_{out} \times \left(1 - \frac{V_{out}}{V_{in}}\right)}{2 \times \text{Frequency} \times \text{NOC}_{min}} \quad (2)$$

7.3.7 欠压闭锁 (UVLO) 保护

UVLO 保护功能监测的是内部稳压器电压。如果电压低于 UVLO 阈值电压，器件会关断。这是非门保护。

7.3.8 热关断

本器件会监测其自身的温度。如果温度超出阈值，器件会关断。这是非门保护。

7.4 器件功能模式

7.4.1 Eco-Mode 运行

TPS565242 在 Eco-Mode 下运行，可在轻负载运行时保持高效率。当输出电流从重负载状态降低时，电感器电流也会减小，最终纹波谷达到零电平，这是连续导通模式与不连续导通模式的边界。检测到电感器电流为零后，整流 MOSFET 会关断。随着负载电流进一步降低，转换器会进入不连续导通模式。导通时间几乎与连续导通模式时相同，并且由于负载电流相比基准电压的电平更低，输出电容器放电需要更长时间。这会使开关频率降低，与负载电流成正比，从而使轻负载保持高效率。

7.4.2 FCCM 模式控制

TPS565247 在强制 CCM (FCCM) 模式下运行，这使转换器在轻负载条件下保持以连续电流模式运行，并允许电感器电流变为负值。在 FCCM 模式期间，开关频率 (FSW) 在整个负载范围内维持在一个几乎恒定的水平，因此适用于需要严格控制开关频率和输出电压纹波的应用，但其代价是轻负载条件下效率较低。

8 应用和实现

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

8.1 应用信息

此器件是典型的直流/直流降压转换器。它通常用于将较高的直流电压转换为较低的直流电压，最大可用输出电流为 5A。可根据以下设计步骤为 TPS56524x 选择元件值。也可以用 WEBENCH® 软件完成全部设计。WEBENCH 软件采用一种迭代设计过程，生成设计时可访问综合元件数据库。本部分简要讨论了设计过程。

8.2 典型应用

图 8-1 中的应用原理图是为了满足表 8-1 中的要求而编制的。本电路作为评估模块 (EVM) 提供。以下各节介绍了设计过程。

图 8-1 显示了 TPS56524x 12V 输入、1.05V 输出转换器原理图。




图 8-1. 原理图

8.2.1 设计要求

表 8-1 给出了该应用的设计参数。

表 8-1. 设计参数

参数	示例值
输入电压范围	3 至 16V
输出电压	1.05V
瞬态响应, 2.5A 负载阶跃	$\Delta V_{out} = \pm 5\%$
输出纹波电压	20mV
输出电流额定值	5A
运行频率	600kHz

8.2.2 详细设计过程

8.2.2.1 使用 WEBENCH® 工具创建定制设计方案

[点击此处](#)，使用 TPS565242 器件并借助 WEBENCH® Power Designer 创建定制设计方案。

[点击此处](#)，使用 TPS565247 器件并借助 WEBENCH® Power Designer 创建定制设计方案。

1. 首先键入输入电压 (V_{IN})、输出电压 (V_{OUT}) 和输出电流 (I_{OUT}) 要求。
2. 使用优化器表盘优化该设计的关键参数，如效率、占用空间和成本。
3. 将生成的设计与德州仪器 (TI) 其他可行的解决方案进行比较。

WEBENCH Power Designer 提供了定制原理图，并罗列了实时价格和元件供货情况的物料清单。

在多数情况下，可执行以下操作：

- 运行电气仿真，观察重要波形以及电路性能
- 运行热性能仿真，了解电路板热性能
- 将定制原理图和布局方案以常用 CAD 格式导出
- 打印 PDF 格式的设计报告并与同事共享

有关 WEBENCH 工具的详细信息，请访问 www.ti.com/WEBENCH。

8.2.2.2 输出电压电阻器选型

输出电压可通过输出节点和 FB 引脚间的电阻分压器进行设置。TI 建议采用容差为 1% 或更优的分压电阻器。首先使用 [方程式 3](#) 计算 V_{OUT} 。

为了提高极轻负载时的效率，请考虑使用具有更大阻值的电阻器，因为电阻过高更容易受到噪声的影响，并且 FB 输入电流产生的电压误差也将更明显。建议为 R2 使用一个 10k Ω 的电阻器来开始设计。

$$V_{OUT} = 0.6 \times \left(1 + \frac{R1}{R2}\right) \quad (3)$$

8.2.2.3 输出滤波器选型

用作输出滤波器的 LC 滤波器具有双极，如 [方程式 4](#) 所示。在此公式中， C_{OUT} 应使用其降额后的有效值，而不是其标称值。

$$f_p = \frac{1}{2\pi\sqrt{L_{OUT} \times C_{OUT}}} \quad (4)$$

对于任何内部补偿的控制拓扑，它可以支持一系列输出滤波器。在低频率下，整体环路增益是由输出设定点电阻分压器网络和器件的内部增益设定的。低频相位是 180°。在输出滤波器极点频率下，增益以每十倍频程 -40dB 的速率滚降，且相位下降具有 180 度下降。内部纹波生成网络引入了高频零点，可将增益滚降从每十倍频 -40dB

降低至 -20dB，并导致 90 度相位提升。内部纹波注入高频零点大约为 66kHz。建议为输出滤波器选择的电感器和电容器应使双极位于 20kHz 左右，以便由该高频零点提供的相位提升可提供足够的相位裕度来满足稳定性要求。整个系统的交叉频率通常应低于开关频率 (FSW) 的三分之一。

表 8-2. 建议的元件值

输出电压 (V)	R1 (kΩ)	R2 (kΩ)	最小 L1 (μH)	典型 L1 (μH)	最大 L1 (μH)	最小 C _{OUT} (μF)	典型 C _{OUT} (μF)	最大 C _{OUT} (μF)	CFF (pF)
0.6	0	10.0	0.42	0.82	2.2	44	88	220	—
1.05	7.5	10.0	0.68	1/1.5	2.2	44	66	220	—
1.8	20.0	10.0	1	1.5	2.2	44	66	220	10 - 470
2.5	95.0	30.0	1.2	2.2	4.7	44	66	220	10 - 470
3.3	135.0	30.0	1.5	2.2	4.7	44	66	220	10 - 470
5	220.0	30.0	2.2	2.2/3.3	6.8	44	66	220	10 - 470
7	320.0	30.0	2.2	3.3	6.8	44	66	220	10 - 470

电感器峰峰值纹波电流、峰值电流和 RMS 电流使用 [方程式 5](#)、[方程式 6](#) 和 [方程式 7](#) 计算。额定电感器饱和电流必须大于计算出的峰值电流，RMS 或额定加热电流必须大于计算出的 RMS 电流。

$$I_{P-P} = \frac{V_{OUT}}{V_{IN(MAX)}} \times \frac{V_{IN(MAX)} - V_{OUT}}{L_O \times f_{SW}} \quad (5)$$

$$I_{PEAK} = I_O + \frac{I_{P-P}}{2} \quad (6)$$

$$I_{LO(RMS)} = \sqrt{I_O^2 + \frac{1}{12} I_{P-P}^2} \quad (7)$$

对于此设计示例，计算出的峰值电流为 5.8A，计算出的 RMS 电流为 5.02A。使用的电感器为 WE744311100，饱和电流为 8A，额定电流为 15A。

电容器值和 ESR 决定输出电压纹波量。TPS56524x 旨在与陶瓷或其他低 ESR 电容器配合使用。使用 [方程式 8](#) 确定输出电容器所需的额定 RMS 电流。

$$I_{CO(RMS)} = \frac{V_{OUT} \times (V_{IN} - V_{OUT})}{\sqrt{12} \times V_{IN} \times L_O \times f_{SW}} \quad (8)$$

在此设计中，使用了 4 个 22μF MuRata GRM21BR61A226ME44L 输出电容器。每个电容器的典型 ESR 为 2mΩ。计算出的 RMS 电流为 0.47 A，每个输出电容器的额定电流为 4A。

8.2.2.4 输入电容器选择

TPS56524x 需要一个输入去耦电容器，并且根据应用的要求需要一个大容量电容器。TI 建议去耦电容器使用超过 10μF 的陶瓷电容器。从引脚 3 到地的额外 0.1μF 电容器 (C3) 是可选的，可用于提供额外的高频滤波。额定电容器电压必须大于最大输入电压。

8.2.3 应用曲线

以下数据是在 $V_{IN} = 12V$ 、 $V_{OUT} = 1.05V$ 、 $T_A = 25^\circ C$ 条件下测试得出的，除非另有说明。




图 8-2. TPS565242 频率与负载间的关系




图 8-3. TPS565247 频率与负载间的关系




图 8-4. TPS565242 负载调整率与负载间的关系




图 8-5. TPS565247 负载调整率与负载间的关系




图 8-6. TPS565242 线性调整率与 V_{IN} 间的关系 (5A 负载)




图 8-7. TPS565247 线性调整率与 V_{IN} 间的关系 (5A 负载)




图 8-8. TPS565242 输出电压纹波 (0.01A 负载)




图 8-9. TPS565247 输出电压纹波 (0.01A 负载)




图 8-10. 输出电压纹波 (5A 负载)




图 8-11. TPS565242 瞬态响应, 0.5A 至 4.5A, 负载阶跃为 2.5A/μs




图 8-12. TPS565242 瞬态响应, 0.1A 至 5A, 负载阶跃为 2.5A/μs




图 8-13. TPS565247 瞬态响应, 0.5A 至 4.5A, 负载阶跃为 2.5A/μs




图 8-14. TPS565247 瞬态响应, 0.1A 至 5A, 负载阶跃为 2.5A/μs




图 8-15. 通过 EN 启动, I_{OUT} = 5A




图 8-16. 通过 EN 关断, I_{OUT} = 5A




图 8-17. 在 V_{IN} 上升时启动, I_{OUT} = 5A




图 8-18. 在 V_{IN} 下降时启动, I_{OUT} = 5A




图 8-19. TPS565242 正常运行至输出硬短路




图 8-20. TPS565247 正常运行至输出硬短路

图 8-21. 输出硬短路断续

9 电源相关建议

TPS56524x 设计为在 3V 至 16V 的输入电源电压范围内运行。降压转换器要求输入电压高于输出电压，以确保正常运行。

10 布局

10.1 布局指南

- 为降低布线阻抗，VIN 和 GND 布线越宽越好。从散热的角度来看，宽阔的区域也是有利的。
- 输入电容器和输出电容器应放置在尽可能靠近器件的位置，以最大限度地减少布线阻抗。
- 为输入电容器和输出电容器提供足够的通孔。
- 从物理角度而言，SW 布线应尽可能短且宽，从而最大限度地减小辐射发射。
- 不可使开关电流在器件下流过。
- 应将单独的 VOUT 路径连接到上部反馈电阻器。
- 与反馈路径的 GND 引脚建立开尔文连接。
- 电压反馈回路应放置在远离高压开关布线的位置，且最好具有接地屏蔽。
- 为避免噪声耦合，FB 节点的布线应尽可能小。
- 输出电容器和 GND 引脚之间的 GND 布线应尽可能宽，以最大限度地减小其布线阻抗。

10.2 布局示例




图 10-1. 建议的布局

11 器件和文档支持

11.1 器件支持

11.1.1 第三方产品免责声明

TI 发布的与第三方产品或服务有关的信息，不能构成与此类产品或服务或保修的适用性有关的认可，不能构成此类产品或服务单独或与任何 TI 产品或服务一起的表示或认可。

11.1.2 开发支持

11.1.2.1 使用 WEBENCH® 工具创建定制设计方案

[点击此处](#)，使用 TPS565242 器件并借助 WEBENCH® Power Designer 创建定制设计方案。

[点击此处](#)，使用 TPS565247 器件并借助 WEBENCH® Power Designer 创建定制设计方案。

1. 首先键入输入电压 (V_{IN})、输出电压 (V_{OUT}) 和输出电流 (I_{OUT}) 要求。
2. 使用优化器表盘优化该设计的关键参数，如效率、占用空间和成本。
3. 将生成的设计与德州仪器 (TI) 其他可行的解决方案进行比较。

WEBENCH Power Designer 提供了定制原理图，并罗列了实时价格和元件供货情况的物料清单。

在多数情况下，可执行以下操作：

- 运行电气仿真，观察重要波形以及电路性能
- 运行热性能仿真，了解电路板热性能
- 将定制原理图和布局方案以常用 CAD 格式导出
- 打印 PDF 格式的设计报告并与同事共享

有关 WEBENCH 工具的详细信息，请访问 www.ti.com/WEBENCH。

11.2 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [订阅更新](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

11.3 支持资源

TI E2E™ 支持论坛是工程师的重要参考资料，可直接从专家获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题可获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的《使用条款》。

11.4 商标

D-CAP3™ and TI E2E™ are trademarks of Texas Instruments.

WEBENCH® is a registered trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

11.5 Electrostatic Discharge Caution



This integrated circuit can be damaged by ESD. Texas Instruments recommends that all integrated circuits be handled with appropriate precautions. Failure to observe proper handling and installation procedures can cause damage.

ESD damage can range from subtle performance degradation to complete device failure. Precision integrated circuits may be more susceptible to damage because very small parametric changes could cause the device not to meet its published specifications.

11.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

12 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
TPS565242DRLR	ACTIVE	SOT-5X3	DRL	6	4000	RoHS & Green	Call TI SN	Level-1-260C-UNLIM	-40 to 125	5242	Samples
TPS565247DRLR	ACTIVE	SOT-5X3	DRL	6	4000	RoHS & Green	Call TI SN	Level-1-260C-UNLIM	-40 to 125	5247	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


DRL0006A



PACKAGE OUTLINE

SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE



4223266/E 07/2024

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-293 Variation UAAD

EXAMPLE BOARD LAYOUT

DRL0006A

SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE
SCALE:30X



4223266/E 07/2024

NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
7. Land pattern design aligns to IPC-610, Bottom Termination Component (BTC) solder joint inspection criteria.

EXAMPLE STENCIL DESIGN

DRL0006A

SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE:30X

4223266/E 07/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024，德州仪器 (TI) 公司