


TPS79501-Q1 汽车级、超低噪声、高 PSRR、快速、射频、500mA 低压降线性稳压器

1 特性

- 符合汽车应用要求
- 具有使能功能的 500mA 低压降稳压器
- 高 PSRR (频率为 10kHz 时 50dB)
- 与 1 μ F 陶瓷电容器搭配使用时可保持稳定
- 出色的负载/线路瞬态响应性能
- 低压降电压 (满负载时为 110mV)
- 有关更新的器件产品组合, 请参阅 [TPS745-Q1](#)

2 应用

- 短距离/中距离雷达
- 汽车摄像头
- 汽车显示屏
- 音响主机和数字驾驶舱



波纹抑制与频率

3 说明


TPS79501-Q1 低压降 (LDO) 低功耗线性稳压器具有高电源抑制比 (PSRR)、超低噪声、快速启动能力, 以及出色的线性和负载瞬态响应性能, 并采用小型 SON 封装。该器件在输出端使用小型 1 μ F 陶瓷电容器实现稳定工作。TPS79501-Q1 提供低压降电压 (例如 500mA 时为 110mV)。对于诸如便携式射频电子器件等使用噪声敏感模拟组件的应用, 它们将从高 PSRR、低噪声和快速响应时间等特性中受益。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
TPS79501-Q1	DRB (VSON , 8)	3.00mm × 3.00mm

(1) 有关更多信息, 请参阅 [节 10](#)。

(2) 封装尺寸 (长 × 宽) 为标称值, 并包括引脚 (如适用)。



输出频谱噪声密度与频率间的关系



内容

1 特性	1	7 应用和实施	18
2 应用	1	7.1 应用信息.....	18
3 说明	1	7.2 典型应用.....	18
4 引脚配置和功能	3	7.3 电源相关建议.....	20
5 规格	4	7.4 布局.....	20
5.1 绝对最大额定值.....	4	8 器件和文档支持	23
5.2 ESD 等级.....	4	8.1 器件支持.....	23
5.3 建议运行条件.....	5	8.2 文档支持.....	23
5.4 热性能信息.....	5	8.3 支持资源.....	23
5.5 电气特性.....	6	8.4 商标.....	23
5.6 典型特性.....	7	8.5 静电放电警告.....	23
6 详细说明	14	8.6 术语表.....	23
6.1 概述.....	14	9 修订历史记录	23
6.2 功能方框图.....	14	10 机械、封装和可订购信息	24
6.3 特性说明.....	14	10.1 封装选项附录.....	24
6.4 器件功能模式.....	17	10.2 卷带包装信息.....	25

4 引脚配置和功能




图 4-1. DRB 封装 8 引脚 VSON (带有外露散热焊盘) 俯视图

表 4-1. 引脚功能

引脚		类型	说明
名称	VSON		
EN	8	输入	驱动使能引脚 (EN) 为高电平打开稳压器。将这个引脚驱动为低电平来将稳压器置于关断模式。如未使用, EN 可被连接至 IN。
FB	5	输入	反馈输入电压。
GND	6	—	稳压器接地
IN	1、2	输入	器件的输入。
N/C	7	—	无内部连接
OUT	3、4	输出	稳压器输出
散热焊盘	Pad	—	将散热焊盘连接到大面积接地平面。散热焊盘内部连接到 GND。

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

		最小值	最大值	单位
电压	电源, V_{IN} (新芯片)	-0.3	6.5	V
	电源, V_{IN} (旧芯片)	-0.3	6	
	使能, V_{EN}	-0.3	$V_{IN} + 0.3$	
	输出, V_{OUT}	-0.3	6	
电流	输出, I_{OUT}	受内部限制		
温度	工作结温, T_J	-40	150	°C
	贮存温度, T_{stg}	-65	150	

- (1) 超出“绝对最大额定值”运行可能会对器件造成永久损坏。“绝对最大额定值”并不表示器件在这些条件下或在“建议运行条件”以外的任何其他条件下能够正常运行。如果超出建议运行条件但在绝对最大额定值范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能，并缩短器件寿命

5.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 AEC Q100-002 标准 ⁽¹⁾	±2000	V
		充电设备模型 (CDM), 符合 AEC Q100-011 标准	±500	

- (1) AEC Q100-002 指示应当按照 ANSI/ESDA/JEDEC JS-001 规范执行 HBM 应力测试。

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

		最小值	标称值	最大值	单位
V _{IN}	输入电源电压（旧芯片）	2.7		5.5	V
	输入电源电压（新芯片）	2.7		6.0	
C _{IN}	输入电容器	2.2			μF
C _{OUT}	输出电容器	1 ⁽¹⁾		200	
C _{FF}	前馈电容器（新芯片）	0	10	100	nF
I _{OUT}	输出电流	0		500	mA
V _{EN}	使能电压（旧芯片）	0		5.5	V
	使能电压（新芯片）	0		6.0	
F _{EN}	启用切换频率（新芯片）			10	kHz
T _J	结温	-40		125	°C

(1) 最小有效电容为 0.47μF。

5.4 热性能信息

热指标 ⁽¹⁾		TPS795-Q1		单位
		DRB (VSON)		
		8 引脚 ⁽²⁾	8 引脚 ⁽³⁾	
R _{θJA}	结至环境热阻	47.8	54.7	°C/W
R _{θJC(top)}	结至外壳（顶部）热阻	83	76.1	°C/W
R _{θJB}	结至电路板热阻	不适用	30.1	°C/W
ψ _{JT}	结至顶部特征参数	2.1	6.6	°C/W
ψ _{JB}	结至电路板特征参数	17.8	30.2	°C/W
R _{θJC(bot)}	结至外壳（底部）热阻	12.1	16.7	°C/W

(1) 有关新旧热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用手册。

(2) 旧芯片。

(3) 新芯片。

5.5 电气特性

在工作温度范围内测得，($T_J = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$)， $V_{EN} = V_{IN}$ ， $V_{IN} = V_{OUT(nom)} + 1\text{V}$ ⁽¹⁾， $I_{OUT} = 1\text{mA}$ ， $C_{OUT} = 10\mu\text{F}$ 和 $C_{NR} = 0.01\mu\text{F}$ (仅限旧芯片)，除非另有说明。所有典型值均在 $T_J = 25^{\circ}\text{C}$ 下测得。

参数		测试条件		最小值	典型值	最大值	单位
V_{IN}	输入电压	旧芯片		2.7		5.5	V
		新芯片		2.7		6.0	
I_{OUT}	持续输出电流			0		500	mA
V_{FB}	内部基准			1.2	1.225	1.25	V
V_{OUT}	输出电压范围			1.225		$5.5V_{DO}$	V
V_{OUT}	输出精度	$0\mu\text{A} \leq I_{OUT} \leq 500\text{mA}$ ， $V_{OUT(nom)} + 1\text{V} \leq V_{IN} \leq 5.5\text{V}$ ⁽¹⁾ (旧芯片)		$0.98V_{OUT(nom)}$		$1.02V_{OUT(nom)}$	%
		$0\mu\text{A} \leq I_{OUT} \leq 500\text{mA}$ ， $V_{OUT(nom)} + 1\text{V} \leq V_{IN} \leq 5.5\text{V}$ ⁽¹⁾ (新芯片)		$0.975V_{OUT(nom)}$		$1.02V_{OUT(nom)}$	
$\Delta V_{OUT}/\Delta V_{IN}$	线路调整	$V_{OUT} + 1\text{V} \leq V_{IN} \leq 5.5\text{V}$			0.05	0.12	%/V
$\Delta V_{OUT}/\Delta I_{OUT}$	负载调整	$0\mu\text{A} \leq I_{OUT} \leq 500\text{mA}$			3		mV
V_{DO}	压降电压	$V_{IN} = V_{OUT} - 0.1\text{V}$	$I_{OUT} = 500\text{mA}$		110	170	mV
I_{CL}	输出电流限制	$V_{OUT} = 0$ (旧芯片)		2.4	2.8	4.2	A
I_{CL}	输出电流限制	$V_{IN} = V_{OUT(nom)} + 1.25\text{V}$ 或 2.0V (以较大者为准)， $V_{OUT} = 0.9 \times V_{OUT(nom)}$ (仅限新芯片)		1.04		1.65	A
I_{SC}	短路电流限制	$V_{OUT} = 0$ (仅限新芯片)			550		mA
I_{GND}	接地电流	$0\mu\text{A} \leq I_{OUT} \leq 500\text{mA}$ (旧芯片)			265	385	μA
I_{GND}	接地电流	$0\mu\text{A} \leq I_{OUT} \leq 500\text{mA}$ (新芯片)			500	900	μA
I_{SHDN}	关断电流	$V_{EN} = 0\text{V}$ ， $2.7\text{V} \leq V_{IN} \leq 5.5\text{V}$			0.07	1	μA
I_{FB}	反馈引脚电流	$V_{FB} = 1.225\text{V}$				1	μA
PSRR	电源抑制比	$f = 100\text{Hz}$ ， $I_{OUT} = 10\text{mA}$ (旧芯片)			59		dB
		$f = 100\text{Hz}$ ， $I_{OUT} = 10\text{mA}$ (新芯片)			64		
		$f = 100\text{Hz}$ ， $I_{OUT} = 500\text{mA}$ (旧芯片)			58		
		$f = 100\text{Hz}$ ， $I_{OUT} = 500\text{mA}$ (新芯片)					
		$f = 10\text{kHz}$ ， $I_{OUT} = 500\text{mA}$ (旧芯片)			50		
		$f = 10\text{kHz}$ ， $I_{OUT} = 500\text{mA}$ (新芯片)					
		$f = 100\text{kHz}$ ， $I_{OUT} = 500\text{mA}$ (旧芯片)			39		
		$f = 100\text{kHz}$ ， $I_{OUT} = 500\text{mA}$ (新芯片)					
V_n	输出噪声电压	$BW = 100\text{Hz}$ 至 100kHz ， $I_{OUT} = 500\text{mA}$	$C_{NR} = 0.001\mu\text{F}$		46		μV_{RMS}
			$C_{NR} = 0.0047\mu\text{F}$		41		
			$C_{NR} = 0.01\mu\text{F}$		35		
			$C_{NR} = 0.1\mu\text{F}$		33		
		$BW = 10\text{Hz}$ 至 100kHz ， $I_{OUT} = 500\text{mA}$	新芯片		78		
t_{str}	启动时间	$R_L = 6\Omega$ ， $C_{OUT} = 1\mu\text{F}$	$C_{NR} = 0.001\mu\text{F}$		50		μs
			$C_{NR} = 0.0047\mu\text{F}$		75		
			$C_{NR} = 0.01\mu\text{F}$		110		
			新芯片		550		
I_{EN}	使能引脚电流	$V_{EN} = 0\text{V}$		-1		1	μA
$R_{PULLDOWN}$	下拉电阻	$V_{IN} = 3.3\text{V}$ (仅限新芯片)			100		Ω
V_{UVLO}	UVLO 阈值	V_{IN} 上升 (旧芯片)		2.25		2.65	V
		V_{IN} 上升 (新芯片)		1.28		1.62	
$V_{UVLO(HYST)}$	UVLO 迟滞	V_{IN} 迟滞 (旧芯片)			100		mV
		V_{IN} 迟滞 (新芯片)			130		

5.5 电气特性 (续)

在工作温度范围内测得, ($T_J = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$), $V_{EN} = V_{IN}$, $V_{IN} = V_{OUT(nom)} + 1\text{V}^{(1)}$, $I_{OUT} = 1\text{mA}$, $C_{OUT} = 10\mu\text{F}$ 和 $C_{NR} = 0.01\mu\text{F}$ (仅限旧芯片), 除非另有说明。所有典型值均在 $T_J = 25^{\circ}\text{C}$ 下测得。

参数	测试条件	最小值	典型值	最大值	单位
$V_{EN(HI)}$	高电平使能输入电压	$2.7\text{V}^{(1)} \leq V_{IN} \leq 5.5\text{V}$ (旧芯片)	1.7	V_{IN}	V
		$2.7\text{V}^{(1)} \leq V_{IN} \leq 5.5\text{V}$ (新芯片)	0.85	V_{IN}	
$V_{EN(LOW)}$	低电平使能输入电压	$2.7\text{V}^{(1)} \leq V_{IN} \leq 5.5\text{V}$ (旧芯片)		0.7	
		$2.7\text{V}^{(1)} \leq V_{IN} \leq 5.5\text{V}$ (新芯片)		0.425	

(1) 最小 $V_{IN} = V_{OUT} + 1\text{V}$ 或 2.7V , 以较大者为准。时进行测试

5.6 典型特性

在 $V_{EN} = V_{IN}$ 、 $V_{IN} = V_{OUT(nom)} + 1\text{V}$ 、 $I_{OUT} = 1\text{mA}$ 、 $C_{OUT} = 10\mu\text{F}$ 、 $C_{NR} = 0.01\mu\text{F}$ 、 $C_{IN} = 2.2\mu\text{F}$ 和 $T_J = 25^{\circ}\text{C}$ 条件下 (除非另有说明)




图 5-1. TPS795-Q1 输出电压与输出电流间的关系




图 5-2. TPS795-Q1 输出电压与输出电流间的关系




图 5-3. TPS795-Q1 输出电压与结温间的关系





图 5-4. TPS795-Q1 输出电压与结温间的关系


5.6 典型特性 (续)

在 $V_{EN} = V_{IN}$ 、 $V_{IN} = V_{OUT(nom)} + 1V$ 、 $I_{OUT} = 1mA$ 、 $C_{OUT} = 10\mu F$ 、 $C_{NR} = 0.01\mu F$ 、 $C_{IN} = 2.2\mu F$ 和 $T_J = 25^\circ C$ 条件下 (除非另有说明)




旧芯片

图 5-5. TPS795-Q1 接地电流与结温间的关系




新芯片

图 5-6. TPS795-Q1 接地电流与结温间的关系




$V_{OUT} = 3.0V$ (旧芯片)

图 5-7. TPS795-Q1 输出频谱噪声密度与频率间的关系




新芯片

图 5-8. TPS795-Q1 输出频谱噪声密度与频率间的关系



旧芯片

图 5-9. TPS795-Q1 输出频谱噪声密度与频率间的关系



$V_{OUT} = 3.0V$ (旧芯片)

图 5-10. TPS795-Q1 输出频谱噪声密度与频率间的关系

5.6 典型特性 (续)

在 $V_{EN} = V_{IN}$ 、 $V_{IN} = V_{OUT(nom)} + 1V$ 、 $I_{OUT} = 1mA$ 、 $C_{OUT} = 10\mu F$ 、 $C_{NR} = 0.01\mu F$ 、 $C_{IN} = 2.2\mu F$ 和 $T_J = 25^\circ C$ 条件下 (除非另有说明)




图 5-11. TPS795-Q1 均方根输出噪声与 C_{NR} 间的关系




图 5-12. TPS795-Q1 压降电压与结温间的关系




图 5-13. TPS795-Q1 压降电压与结温间的关系




图 5-14. TPS795-Q1 纹波抑制与频率




图 5-15. TPS795-Q1 纹波抑制与频率





图 5-16. TPS795-Q1 纹波抑制与频率


5.6 典型特性 (续)

在 $V_{EN} = V_{IN}$ 、 $V_{IN} = V_{OUT(nom)} + 1V$ 、 $I_{OUT} = 1mA$ 、 $C_{OUT} = 10\mu F$ 、 $C_{NR} = 0.01\mu F$ 、 $C_{IN} = 2.2\mu F$ 和 $T_J = 25^\circ C$ 条件下 (除非另有说明)




旧芯片

图 5-17. TPS795-Q1 纹波抑制与频率




旧芯片

图 5-18. TPS795-Q1 纹波抑制与频率




$C_{OUT} = 2.2 \mu F$ 、 $V_{OUT} = 3.3V$ (新芯片)

图 5-19. TPS795-Q1 纹波抑制与频率




旧芯片

图 5-20. TPS795-Q1 启动时间



新芯片

图 5-21. TPS795-Q1 启动时间



$V_{OUT} = 1.8V$ (旧芯片)

图 5-22. TPS795-Q1 线路瞬态响应

5.6 典型特性 (续)

在 $V_{EN} = V_{IN}$ 、 $V_{IN} = V_{OUT(nom)} + 1V$ 、 $I_{OUT} = 1mA$ 、 $C_{OUT} = 10\mu F$ 、 $C_{NR} = 0.01\mu F$ 、 $C_{IN} = 2.2\mu F$ 和 $T_J = 25^\circ C$ 条件下 (除非另有说明)




图 5-23. TPS795-Q1 线路瞬态响应




图 5-24. TPS795-Q1 线路瞬态响应




图 5-25. TPS795-Q1 负载瞬态响应




图 5-26. TPS795-Q1 负载瞬态响应




图 5-27. TPS795-Q1 上电和断电





图 5-28. TPS795-Q1 上电和断电


5.6 典型特性 (续)

在 $V_{EN} = V_{IN}$ 、 $V_{IN} = V_{OUT(nom)} + 1V$ 、 $I_{OUT} = 1mA$ 、 $C_{OUT} = 10\mu F$ 、 $C_{NR} = 0.01\mu F$ 、 $C_{IN} = 2.2\mu F$ 和 $T_J = 25^\circ C$ 条件下 (除非另有说明)




旧芯片

图 5-29. TPS795-Q1 压降电压与输出电流间的关系




新芯片

图 5-30. TPS795-Q1 压降电压与输出电流间的关系




旧芯片

图 5-31. TPS795-Q1 压降电压与输入电压间的关系




$I_{OUT} = 500mA$ (新芯片)

图 5-32. TPS795-Q1 压降电压与输入电压间的关系



$V_{OUT} = 3.0V$ (旧芯片)

图 5-33. TPS795-Q1 典型稳定性区域等效串联电阻 (ESR) 与输出电流间的关系



$V_{OUT} = 3.0V$ (旧芯片)

图 5-34. TPS795-Q1 典型稳定性区域等效串联电阻 (ESR) 与输出电流间的关系

5.6 典型特性 (续)

在 $V_{EN} = V_{IN}$ 、 $V_{IN} = V_{OUT(nom)} + 1V$ 、 $I_{OUT} = 1mA$ 、 $C_{OUT} = 10\mu F$ 、 $C_{NR} = 0.01\mu F$ 、 $C_{IN} = 2.2\mu F$ 和 $T_J = 25^\circ C$ 条件下 (除非另有说明)





图 5-35. TPS795-Q1 典型稳定性区域等效串联电阻 (ESR) 与输出电流间的关系

6 详细说明

6.1 概述

TPS79501-Q1 低压降 (LDO) 稳压器已经过优化，适用于噪声敏感型设备。该稳压器提供限流保护、输出使能、有源放电、欠压锁定 (UVLO) 和热保护功能。

6.2 功能方框图



可调节版本

图 6-1. 功能方框图 (旧芯片)




图 6-2. 功能方框图 (新芯片)

6.3 特性说明

6.3.1 关断

使能引脚 (EN) 高电平有效并且与标准和低电压 TTL-CMOS 电平兼容。当不需要关断功能时，EN 可连接至 IN。

6.3.2 欠压锁定 (UVLO)

在内部电路正常工作之前，TPS79501-Q1 使用欠压锁定电路使输出保持关断状态。UVLO 电路具有大约 100mV 的迟滞，有助于在稳压器首次开启时抑制输入电压下降。

6.3.3 稳压器保护

TPS79501-Q1 PMOS 导通晶体管具有内置背二极管，能够在输入电压降至输出电压以下时（例如断电期间）导通反向电流。电流是从输出传导到输入，不受内部限制。如果预期会有较大反向电压工作，有时需要采用外部限流。

在正常运行期间，TPS79501-Q1（旧芯片）会将输出电流限制在大约 2.8A。当启用限流功能时，输出电压会线性缩减，直到过流情况结束。虽然电流限制旨在防止器件发生严重故障，但应注意不得超过封装的功率耗散额定值。

对于新芯片该器件具有内部电流限制电路，可在瞬态高负载电流故障或短路事件期间保护稳压器。电流限制采用混合砖墙式折返方案。电流限制在折返电压 ($V_{FOLDBACK}$) 下从砖墙式方案转换为折返方案。在输出电压高于 $V_{FOLDBACK}$ 的高负载电流故障中，砖墙式方案将输出电流限制为电流限值 (I_{CL})。当电压降至 $V_{FOLDBACK}$ 以下时，将激活折返电流限制，在输出电压接近 GND 时按比例缩小电流。当输出短路时，该器件会提供一个被称为短路电流限制 (I_{SC}) 的典型电流。电气特性表中列出了 I_{CL} 和 I_{SC} 。

对于此器件， $V_{FOLDBACK} = 0.4 \times V_{OUT(NOM)}$ 。

当器件处于限流状态时，不会调节输出电压。当发生电流限制事件时，由于功率耗散增加，器件开始发热。当器件处于砖墙式电流限制时，导通晶体管会耗散功率 $[(V_{IN} - V_{OUT}) \times I_{CL}]$ 。当器件输出短路且输出低于 $V_{FOLDBACK}$ 时，导通晶体管将耗散功率 $[(V_{IN} - V_{OUT}) \times I_{SC}]$ 。如果触发热关断，器件将关闭。器件冷却后，内部热关断电路将器件重新接通。如果输出电流故障条件持续存在，器件会在电流限制状态和热关断状态之间循环。更多有关电流限制的信息，请参阅 [了解限制应用手册](#)。

图 6-3 显示了折返电流限制图。




图 6-3. 折返电流限制

6.3.4 热关断

该器件包含一个热关断保护电路，用于在导通晶体管的结温 (T_J) 上升到 $T_{SD}(\text{shutdown})$ (典型值) 时禁用器件。热关断迟滞可确认在温度降至 $T_{SD}(\text{reset})$ (典型值) 时器件复位 (导通)。

半导体芯片的热时间常数相当短，因此当达到热关断时，器件可以循环开关，直到功率耗散降低。由于器件上的 $V_{IN} - V_{OUT}$ 压降较大，或为大型输出电容器充电的浪涌电流较高，启动期间的功率耗散可能较高。在某些情况下，热关断保护功能会在启动完成之前禁用器件。

为了实现可靠运行，请将结温限制在 *建议运行条件* 表中列出的最大值。在超过这个最高温度的情况下运行会导致器件超出运行规格。虽然器件的内部保护电路旨在防止总体发热情况，但此电路并不用于替代适当的散热。使器件持续进入热关断状态或在超过建议的最高结温下运行会降低长期可靠性。

6.4 器件功能模式

器件功能模式比较 提供了正常模式、压降模式和禁用模式之间的快速比较情况。

表 6-1. 器件功能模式比较

工作模式	参数			
	V_{IN}	EN	I_{OUT}	T_J
正常	$V_{IN} > V_{OUT(nom)} + V_{DO}$	$V_{EN} > V_{EN(HI)}$	$I_{OUT} < I_{CL}$	$T_J < T_{sd}$
压降	$V_{IN} < V_{OUT(nom)} + V_{DO}$	$V_{EN} > V_{EN(HI)}$	$I_{OUT} < I_{CL}$	$T_J < T_{sd}$
禁用	—	$V_{EN} < V_{EN(LO)}$	—	$T_J > T_{sd}$

6.4.1 正常运行

在下列条件下，器件的输出电压会稳定在标称值：

- 输入电压大于标称输出电压加上压降电压 ($V_{OUT(nom)} + V_{DO}$)。
- 使能电压先前已超过使能上升阈值电压，但尚未降至低于使能下降阈值。
- 输出电流小于电流限制 ($I_{OUT} < I_{CL}$)。
- 器件结温低于热关断温度 ($T_J < T_{sd}$)。

6.4.2 压降运行

如果输入电压低于标称输出电压与指定压降电压之和，但仍满足正常工作模式的所有其他条件，则器件将工作在压降模式。在此模式下，输出电压会跟踪输入电压。在该模式下器件的瞬态性能会显著下降，因为导通晶体管处于线性区域，不再控制流过 LDO 的电流。压降过程中的线路或负载瞬态可能会导致输出电压偏差较大。

6.4.3 禁用

在下列情况下，该器件被禁用：

- 使能电压小于使能下降阈值电压或尚未超过使能上升阈值。
- 器件结温高于热关断温度 ($T_J > T_{sd}$)。

7 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

7.1 应用信息

TPS79501-Q1 LDO 经过优化，适用于噪声敏感型应用。该器件具有低压降电压、高 PSRR、低输出噪声、低静态电流和使能输入，可在稳压器关闭时降低电源电流。

7.2 典型应用

图 7-1 中显示了一个典型应用电路。




图 7-1. 典型应用电路

备注

前馈电容器 (C_{FF}) 为可选器件

7.2.1 设计要求

设计参数 列出了设计要求。

表 7-1. 设计参数

参数	设计要求
输入电压	3.3V
输出电压	2.5V
最大输出电流	500mA

7.2.2 详细设计过程

7.2.2.1 输入和输出电容器要求

TPS79501-Q1 的旧芯片不需要输入电容器，但是，良好的模拟设计实践是在稳压器的输入端附近连接一个 $0.1\ \mu\text{F}$ 至 $2.2\ \mu\text{F}$ 的电容器，以抵消无功输入源。如果有可能出现较大、快速上升时间的负载瞬态且器件距离电源几英寸远的话，有可能需要一个更大电容值的输入电容器。

与大多数低压降稳压器一样，TPS79501-Q1 器件需要在 OUT 和 GND 之间连接一个输出电容器，以稳定内部控制环路。建议的最小电容器为 $1\ \mu\text{F}$ 。任何 $1\ \mu\text{F}$ 或更大的陶瓷电容器均适用。

7.2.2.2 负载瞬态响应

负载阶跃瞬态响应是 LDO 对负载电流阶跃的输出电压响应，从而维持输出电压调节。负载瞬态响应期间有两个关键的转换：从轻负载向重负载的转换以及从重负载向轻负载的转换。[负载瞬态波形](#) 中所示区域的细分如下。区域 A、E 和 H 是输出电压处于稳定状态的区域。




图 7-2. 负载瞬态波形

在从轻负载转换到重负载期间：

- 初始电压骤降是输出电容器电荷耗尽和输出电容器寄生阻抗所致 (区域 B)
- 从骤降中恢复是由于 LDO 增加了拉电流，并实现输出电压调节 (区域 C)
- LDO 提供大电流导致初始电压上升，并导致输出电容器电荷增加 (区域 F)
- 从上升中恢复是由于 LDO 降低了拉电流，同时负载使输出电容放电 (区域 G)

较大的输出电容可降低负载瞬态期间的峰值，但会减慢器件的响应速度。更大的直流负载也会降低峰值，因为转换振幅降低，并且为输出电容器提供了更高的电流放电路径。

7.2.2.3 编程 TPS79501-Q1 可调节 LDO 稳压器

TPS79501-Q1 可调节稳压器的输出电压使用外部电阻分压器进行编程输出电压可通过 [方程式 1](#) 计算：

$$V_{OUT} = V_{REF} \times \left(1 + \frac{R_1}{R_2} \right) \quad (1)$$

其中

- $V_{REF} = 1.2246V$ 典型值 (内部基准电压)

必须选择电阻 R_1 和 R_2 ，以获得大约 $40 \mu A$ 分压器电流。较低值的电阻器可用于提高噪声性能，但该器件会耗费更多功率。必须避免使用较高的值，因为 FB 上的漏电流会增加输出电压误差。

建议的设计过程是使用 [方程式 2](#) 选择以下值：

选择 $R_2 = 30.1k\Omega$ 可将分压器电流设置为 $40 \mu A$

选择 $C_1 = 15pF$ 以确保稳定性，然后计算 R_1

$$R_1 = \left(\frac{V_{OUT}}{V_{REF}} - 1 \right) \times R_2 \quad (2)$$

为了提高可调节版本的稳定性，请在 OUT 和 FB 之间放置一个小型补偿电容器。

可以按 [方程式 3](#) 计算该电容器的近似值：

$$C_1 = \frac{(3 \times 10^{-7}) \times (R_1 + R_2)}{(R_1 \times R_2)} \quad (3)$$

如果不使用此电容器（例如在单位增益配置中），则建议使用的最小输出电容器是 $2.2\ \mu\text{F}$ 而非 $1\ \mu\text{F}$ 。

7.2.3 应用曲线




图 7-3. TPS795 负载瞬态




图 7-4. TPS795 波纹抑制与频率

7.3 电源相关建议

TPS79501-Q1 设计为可在 2.7V 至 5.5V 的输入电源电压范围内运行。输入电压范围为器件提供了足够的余量，以实现稳定的输出。该输入电源经过良好调节并保持稳定。如果输入电源存在噪声，则附加具有低 ESR 的输入电容器有助于提高输出噪声性能。

7.4 布局

7.4.1 布局指南

7.4.1.1 对于改进 PSRR 和噪声性能的电板布局布线建议

为改善 PSRR、输出噪声和瞬态响应等交流测量性能，在设计电路时应分别为 V_{IN} 和 V_{OUT} 提供独立的接地平面，并且仅在器件的接地引脚上连接接地平面。此外，针对旁路电容器的接地连接必须直接接至器件的接地引脚。

7.4.1.2 热性能信息

7.4.1.2.1 功率耗散

了解器件功率耗散并正确确定连接到接片或焊盘的热平面尺寸，对于避免热关断并提供可靠运行至关重要。

器件的功率耗散取决于输入电压和负载条件，可以使用 [方程式 4](#) 计算：

$$P_D = (V_{\text{IN}} - V_{\text{OUT}}) \times I_{\text{OUT}} \quad (4)$$

通过使用实现所需输出电压的最低可能输入电压可大大减小功率耗散并提高效率。

在 VSON (DRB) 封装上，主要的热传导路径是通过外露焊盘到达印刷电路板 (PCB)。焊盘可以接地或保持悬空；但是，必须将焊盘连接到适当大小的铜 PCB 区域，以确保器件不会过热。接片必须连接到地。最大结至环境热阻取决于最高环境温度、最高器件结温和器件的功率耗散，可以使用 [方程式 5](#) 计算：

$$R_{\theta\text{JA}} = \frac{(+125^\circ\text{C} - T_A)}{P_D} \quad (5)$$

备注

器件安装在应用 PCB 上时，使用 Ψ_{JT} 和 Ψ_{JB} ，参见 [节 7.4.1.2.2](#) 部分中的说明。

7.4.1.2.2 估算结温

使用 **热性能信息** 表中所示的热指标 Ψ_{JT} 和 Ψ_{JB} ，可以用相应的公式（在 **方程式 6** 中给出）估算结温。为了实现向后兼容性，还列出了较旧的 $\theta_{JC, Top}$ 参数。

$$\Psi_{JT}: T_J = T_T + \Psi_{JT} \cdot P_D$$

$$\Psi_{JB}: T_J = T_B + \Psi_{JB} \cdot P_D \tag{6}$$

其中 P_D 是 **方程式 5** 所示的功率耗散， T_T 是 IC 封装顶部中间位置的温度， T_B 是在 PCB 表面距离 IC 封装 1mm 处测得的 PCB 温度（如图 7-6 所示）。

备注

T_T 和 T_B 都可以使用实际测温仪（红外温度计）在实际应用板上进行测得。

有关测量 T_T 和 T_B 的详细信息，请参阅应用手册 **SBVA025**（**使用新的热指标**），该应用手册可从 www.ti.com 下载。

从图 7-5 可见，新的热指标（ Ψ_{JT} 和 Ψ_{JB} ）对电路板尺寸的依赖度很低。即使用 Ψ_{JT} 或 Ψ_{JB} 及 **方程式 6** 时，只需简单测量 T_T 或 T_B 即可估算 T_J ，此时无需考虑应用板的尺寸。




图 7-5. Ψ_{JT} 和 Ψ_{JB} 与电路板尺寸间的关系

有关 TI 为何不建议使用 $\theta_{JC(top)}$ 确定散热特性的更详细讨论，请参阅 **使用新的热指标** 应用手册（可从 www.ti.com 下载）。

有关详细信息，请参阅 **半导体和 IC 封装热指标** 应用手册（也可从 TI 网站获取）。




图 7-6. T_T 和 T_B 的测量点

7.4.2 布局示例




图 7-7. TPS79501-Q1 DRB 布局示例

8 器件和文档支持

8.1 器件支持

8.1.1 开发支持

有关 TI PCB 热计算器，请访问 <http://www.ti.com/pcbthermalcalc>。

8.2 文档支持

8.2.1 相关文档

请参阅以下相关文档：

- 使用新的热指标，[SBVA025](#)
- 表面贴装器件的焊盘建议，[SBFA015](#)

8.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的[使用条款](#)。

8.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

8.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

8.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

9 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision * (September 2010) to Revision A (February 2026)	Page
• 添加了 引脚配置和功能 部分、 ESD 等级表 、 特性说明 部分、 器件功能模式 、 应用和实现 部分、 电源相关建议 部分、 布局 部分、 器件和文档支持 部分以及 机械 、 封装和可订购信息 部分.....	1

10 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

10.1 封装选项附录

封装信息

可订购器件	状态 ⁽¹⁾	封装类型	封装图	引脚	包装数量	环保计划 ⁽²⁾	铅/焊球镀层	MSL 峰值温度 ⁽³⁾	工作温度 (°C)	器件标识 ^{(4) (5)}
TPS79501GQDRBRQ 1	ACTIVE	SON	DRB	8	3000	绿色环保 (RoHS, 无镉/溴)	CU NIPDAU	Level-3-260C-1 68 HR	-40 至 125	QVE

(1) 销售状态值定义如下：

正在供货：建议用于新设计的产品器件。

限期购买：TI 已宣布器件即将停产，但仍在购买期限内。

NRND：不推荐用于新设计。为支持现有客户，器件仍在生产，但 TI 不建议在新设计中使用此器件。

PRE_PROD：器件未发布，尚未量产，未向大众市场供货，也未在网络上供应，未提供样片。

预发布：器件已发布，但未量产。可能提供样片，也可能无法提供样片。

已停产：TI 已停止生产该器件。

(2) 环保计划 - 规划的环保分级包括：无铅 (RoHS)，无铅 (RoHS 豁免) 或绿色环保 (RoHS，无镉/溴) - 如需了解最新供货信息及更多产品信息详情，请访问 <http://www.ti.com/productcontent>。

待定：无铅/绿色环保转换计划尚未确定。

无铅 (RoHS)：TI 所说的“无铅”或“无 Pb”是指半导体产品符合针对所有 6 种物质的现行 RoHS 要求，包括要求铅的重量不超过同质材料总重量的 0.1%。因在设计时就考虑到了高温焊接要求，因此 TI 的无铅产品适用于指定的无铅作业。

无铅 (RoHS 豁免)：该元件在以下两种情况下可享受 RoHS 豁免：1) 芯片和封装之间使用铅基倒装芯片焊接凸点；2) 芯片和引线框之间使用铅基芯片粘合剂。否则，元件将根据上述规定视为无铅 (符合 RoHS)。

绿色环保 (RoHS，无镉/溴)：TI 将“绿色环保”定义为无铅 (符合 RoHS 标准)、无溴 (Br) 和无镉 (Sb) 基阻燃剂 (Br 或 Sb 在同质材料中的质量不超过总质量的 0.1%)

(3) MSL，峰值温度-- 湿敏等级额定值 (符合 JEDEC 工业标准分级) 和峰值焊接温度。


(4) 器件上可能还有与标识、批次跟踪代码信息或环境分级相关的标记

(5) 如有多个器件标识，将用括号括起来。不过，器件上仅显示括号中以“~”隔开的器件标识。如果某一行缩进，说明该行续接上一行，这两行合在一起表示该器件的完整器件标识。


重要信息和免责声明：本页面上提供的信息代表 TI 在提供该信息之日的认知和观点。TI 的认知和观点基于第三方提供的信息，TI 不对此类信息的正确性做任何声明或保证。TI 正在致力于更好地整合第三方信息。TI 已经并将继续采取合理的措施来提供有代表性且准确的信息，但是可能尚未对引入的原料和化学制品进行破坏性测试或化学分析。TI 和 TI 供应商认为某些信息属于专有信息，因此可能不会公布其 CAS 编号及其他受限制的信息。

在任何情况下，TI 因此类信息产生的责任决不超过 TI 每年向客户销售的本文档所述 TI 器件的总购买价。

10.2 卷带包装信息




QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



器件	封装类型	封装图	引脚	SPQ	卷带直径 (mm)	卷带宽度 W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 象限
TPS79501GQDRBRQ1	SON	DRB	8	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2

TAPE AND REEL BOX DIMENSIONS



器件	封装类型	封装图	引脚	SPQ	长度 (mm)	宽度 (mm)	高度 (mm)
TPS79501GQDRBRQ1	SON	DRB	8	3000	367.0	367.0	35.0

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS79501QDRBRM3Q1	Active	Production	SON (DRB) 8	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	QVE
TPS79501QDRBRQ1	Active	Production	SON (DRB) 8	3000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	QVE
TPS79501QDRBRQ1.A	Active	Production	SON (DRB) 8	3000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	QVE

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS79501QDRBRM3Q1	SON	DRB	8	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS79501QDRBRQ1	SON	DRB	8	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS79501QDRBRM3Q1	SON	DRB	8	3000	367.0	367.0	35.0
TPS79501QDRBRQ1	SON	DRB	8	3000	353.0	353.0	32.0

DRB 8

GENERIC PACKAGE VIEW

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4203482/L


DRB0008B



PACKAGE OUTLINE

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



4218876/A 12/2017

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE STENCIL DESIGN

DRB0008B

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
81% PRINTED SOLDER COVERAGE BY AREA
SCALE:25X

4218876/A 12/2017

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月