

TPS7N48 是一款具有可编程软启动功能的 1.5A 低压降线性稳压器

1 特性

- V_{OUT} 范围 : 0.5V 至 3.6V
- 超低 V_{IN} 范围 : 0.75V 至 6.0V
- V_{BIAS} 范围 : 2.7V 至 6.0V
- 低压降 : 1.5A、 $V_{BIAS} = 5V$ 下的典型值为 75mV
- 电源正常 (PG) 输出可实现电源监视或为其他电源提供时序信号
- 2% 的精度
- 可编程软启动可提供线性电压启动
- V_{BIAS} 支持低 V_{IN} 运行, 具有良好的瞬态响应
- 任何输出电容器 $\geq 10 \mu F$ 时保持稳定
- 采用小型 2mm × 2mm × 0.8mm WSON-10 封装

2 应用

- 网络接口卡、智能网卡
- 路由器、交换机
- 超声波扫描仪
- MRI 扫描仪

3 说明

TPS7N48 低压降 (LDO) 线性稳压器可面向多种应用提供易于使用的稳健型电源管理设计。用户可编程软启动通过减少启动时的容性浪涌电流, 更大限度地减少了输入电源上的应力。软启动具有单调性, 旨在为各类处理器和专用集成电路 (ASIC) 供电。借助使能输入和电源正常输出, 可通过外部稳压器轻松实现上电排序。这种灵活性使设计能够进行配置, 以满足多种应用的时序要求。现场可编程门阵列 (FPGA)、数字信号处理器 (DSP) 和其他具有特殊启动要求的应用, 均能从这种灵活性中受益。


精密基准与误差放大器支持 2% 的精度。该器件在使用大于或等于 $10 \mu F$ 的任何类型的电容器时都能保持稳定运行, 并具有 $T_J = -40^\circ C$ 至 $+125^\circ C$ 的额定结温范围。TPS7N48 采用小型 2mm × 2mm WSON-10 封装, 可实现高度紧凑的总设计尺寸。

封装信息


器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
TPS7N48	DSQ (WSON , 10)	2mm × 2mm

(1) 如需更多信息, 请参阅 [机械、封装和可订购信息](#)。

(2) 封装尺寸 (长 × 宽) 为标称值, 并包括引脚 (如适用)。



典型应用电路



输出电压噪声密度与频率间的关系



本资源的原文使用英文撰写。为方便起见, TI 提供了译文; 由于翻译过程中可能使用了自动化工具, TI 不保证译文的准确性。为确认准确性, 请务必访问 ti.com 参考最新的英文版本 (控制文档)。

内容

1 特性	1	7 应用和实施	15
2 应用	1	7.1 应用信息	15
3 说明	1	7.2 典型应用	19
4 引脚配置和功能	3	7.3 电源相关建议	20
5 规格	4	7.4 布局	20
5.1 绝对最大额定值	4	8.1 器件支持	22
5.2 ESD 等级	4	8.2 文档支持	22
5.3 建议运行条件	4	8.3 接收文档更新通知	22
5.4 热性能信息	5	8.4 支持资源	22
5.5 电气特性	6	8.5 商标	22
5.6 典型特性	7	8.6 静电放电警告	22
6 详细说明	11	8.7 术语表	22
6.1 概述	11	9 修订历史记录	22
6.2 功能方框图	11	10 机械、封装和可订购信息	23
6.3 特性说明	11		
6.4 器件功能模式	14		

4 引脚配置和功能




图 4-1. DSQ 封装，10 引脚带散热焊盘的 WSON (顶视图)

表 4-1. 引脚功能

引脚		I/O	说明
名称	VSON		
BIAS	4	I	误差放大器、基准和内部控制电路的偏置输入电压。使用 $1\mu\text{F}$ 或更大的输入电容器来实现出色性能。如果 IN 连接到 BIAS，请使用 $4.7\mu\text{F}$ 或更大的电容器。
EN	5	I	使能引脚。将该引脚驱动为高电平会启用稳压器。将这个引脚驱动为低电平来将稳压器置于关断模式。请勿使该引脚保持未连接状态。
FB	8	I	反馈引脚。该引脚是与设置输出电压的外部电阻分压器网络的中心抽头的反馈连接。不要将这个引脚悬空。
GND	6	—	接地。
IN	1、2	I	器件的输入。使用 $1\mu\text{F}$ 或更大的输入电容器来实现出色性能。
OUT	9、10	O	经稳压调节的输出电压。在该引脚和接地之间需要连接一个电容器 ($\geq 10\mu\text{F}$ ，陶瓷电容器) 来提供稳定性。
PG	3	O	电源正常引脚。一种开漏高电平有效输出，用于指示 V_{OUT} 的状态。当 V_{OUT} 超过 PG 跳变阈值时，PG 引脚进入高阻抗状态。当 V_{OUT} 低于该阈值时，引脚被驱动至低阻抗状态。在该引脚与高达 6.0V 的电源之间连接一个上拉电阻器 ($10\text{k}\Omega$ 至 $100\text{k}\Omega$)。允许电源电压高于输入电压。或者，若无需监测输出状态，可将 PG 引脚保持未连接状态。
SS	7	—	软启动引脚。启动时间可通过该引脚上连接到接地端的电容器来设置。如果该引脚保持未连接，则稳压器输出软启动斜坡时间通常为 $170\mu\text{s}$ 。
散热焊盘		—	将散热焊盘焊接到接地平面以提高热性能。此焊盘内部以接地为基准。

5 规格

5.1 绝对最大额定值

在工作温度范围内 (除非另有说明) ⁽¹⁾

		最小值	最大值	单位
电压	IN、BIAS、EN、PG、SS	-0.3	6.5	V
	FB	-0.3	V_{BIAS}	
	OUT	-0.3	$V_{IN} + 0.3$ ⁽²⁾	
电流	PG	0	1.5	mA
	OUT	受内部限制		A
	输出短路持续时间	未确定		
温度	连续总功耗, P_{DISS}	请参阅热性能信息		
	结温, T_J	-40	150	°C
	贮存温度, T_{STG}	-55	150	

- (1) 超出“绝对最大额定值”运行可能会对器件造成永久损坏。“绝对最大额定值”并不表示器件在这些条件下或在“建议运行条件”以外的任何其他条件下能够正常运行。如果超出“建议运行条件”但在“绝对最大额定值”范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。
- (2) 绝对最大额定值为 $V_{IN} + 0.3V$ 或 6V (以较小者为准)。

5.2 ESD 等级

		值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准，所有引脚 ⁽¹⁾	±2000
		充电器件模型 (CDM)，符合 JEDEC 规范 JESD22-C101，所有引脚 ⁽²⁾	±500

(1) JEDEC 文档 JEP155 指出：500V HBM 可通过标准 ESD 控制流程实现安全生产。

(2) JEDEC 文档 JEP157 指出：250V CDM 能够在标准 ESD 控制流程下安全生产。

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

		最小值	标称值	最大值	单位
V_{IN}	输入电源电压	0.75	6.0		V
V_{EN}	使能电源电压		V_{IN}	6.0	V
V_{BIAS}	偏置电源电压	$V_{OUT} + V_{DO}$ (V_{BIAS}) ⁽¹⁾	$V_{OUT} +$ 1.6 ⁽¹⁾	6.0	V
V_{OUT}	输出电压	0.5		3.6	V
I_{OUT}	输出电流	0		1.5	A
C_{OUT}	输出电容器 ⁽³⁾	10			μF
C_{IN}	输入电容器 ⁽²⁾	1	10		μF
C_{BIAS}	偏置电容器 ⁽²⁾	0.1	1		μF
R_{PG}	电源正常上拉电阻	10		100	kΩ
C_{SS}	软启动电容器	1	10	100	nF
T_J	工作结温	-40		125	°C

(1) V_{BIAS} 的最低电压为 2.7V，或 $V_{OUT} + V_{DO}$ (V_{BIAS}) (以较高者为准)。

(2) 如果 V_{IN} 和 V_{BIAS} 连接至同一电源，为该电源推荐的最小电容器为 4.7 μF。

(3) 最低电容为最大电容降额 50%。

5.4 热性能信息

热指标 ⁽¹⁾		TPS7N48	单位
		DSQ (WSON)	
		10 引脚	
$R_{\theta JA}$	结至环境热阻	62.8	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	89.3	°C/W
$R_{\theta JB}$	结至电路板热阻	28.6	°C/W
Ψ_{JT}	结至顶部特征参数	2.8	°C/W
Ψ_{JB}	结至电路板特征参数	28.5	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	3.4	°C/W

(1) 有关新旧热指标的更多信息 , 请参阅[半导体和 IC 封装热指标](#)应用手册。

5.5 电气特性

在 $V_{EN} = 1.1V$ 、 $V_{IN} = V_{OUT} + 0.25V$ 、 $C_{BIAS} = 0.1 \mu F$ 、 $C_{IN} = C_{OUT} = 10 \mu F$ 、 $C_{SS} = 1nF$ 、 $I_{OUT} = 50mA$ 、 $V_{BIAS} = 5.5V$ ⁽²⁾ 和 $T_J = -40^\circ C$ 至 $125^\circ C$ 的条件下测得 (除非另有说明) ; 典型值的测量温度为 $T_J = 25^\circ C$

参数		测试条件	最小值	典型值	最大值	单位
V_{REF}	内部基准 (可调节)			0.5		V
$V_{BIAS(UVLO)}$	上升偏置电源 UVLO		1.0	1.25	1.75	V
$V_{BIAS(UVLO)}$, HYST	偏置电源 UVLO 迟滞			43		mV
精度 ^{(1) (3)}		$V_{BIAS} = 5.5V$ 、 $50mA \leq I_{OUT} \leq 1.5A$	-2	± 0.8	2	%
ΔV_{OUT} (ΔI_{OUT})	线路调整	$V_{OUT(nom)} + 0.25V \leq V_{IN} \leq 5.5V$		0.03		%/V
V_{OUT}	负载调整	$50mA \leq I_{OUT} \leq 1.5A$		0.09		%/A
$V_{DO(IN)}$	V_{IN} 压降电压	$V_{FB} = 0.97 \times V_{REF}$ 、 $0.75V \leq V_{IN} \leq 3.6V$ 、 $I_{OUT} = 1.5A$		95	150	mV
$V_{DO(BIAS)}$	V_{BIAS} 压降电压	$V_{FB} = 0.97 \times V_{REF}$ 、 $I_{OUT} = 1.5A$ 、 $V_{IN} = V_{BIAS} = 2.7V$		1.16	1.35	V
I_{CL}	输出电流限制	$V_{OUT} = 80\% \times V_{OUT(nom)}$ 、 $V_{IN(nom)} = V_{OUT(nom)} + 0.5V$		2.3	3.1	A
I_{BIAS}	BIAS 引脚电流	$I_{OUT} = 0mA$		0.04	0.1	mA
		$I_{OUT} = 50mA$		0.67	1.1	
I_{SHDN}	关断电源电流 (I_{GND})	$V_{EN} \leq 0.4V$ 、 $V_{OUT} = 0.5V$		0.9	10	μA
I_{FB}	反馈引脚电流		-0.3	± 0.12	0.3	μA
PSRR	电源抑制比, V_{IN} 至 V_{OUT}	$1kHz$, $I_{OUT} = 1.5A$, $V_{IN} = 1.1V$, $V_{OUT} = 0.5V$		72		dB
		$300kHz$, $I_{OUT} = 1.5A$, $V_{IN} = 1.1V$, $V_{OUT} = 0.5V$		46		
	电源抑制比, V_{BIAS} 至 V_{OUT}	$1kHz$, $I_{OUT} = 1.5A$, $V_{IN} = 1.1V$, $V_{OUT} = 0.5V$		64		
		$300kHz$, $I_{OUT} = 1.5A$, $V_{IN} = 1.1V$, $V_{OUT} = 0.5V$		33		
V_n	输出噪声电压	$BW = 10Hz$ 至 $100kHz$, $I_{OUT} = 1.5A$		5.8		$\mu V_{rms} \times V_{OUT}$
t_{STR}	最短启动时间	从 EN 为高电平且达到 $V_{OUT(NOM)}$ 的 98%、 $I_{OUT} = 1.0A$ 、 C_{SS} = 开路开始		170		μs
I_{SS}	软启动充电电流	$V_{SS} = 0.4V$		7.5		μA
t_{SS}	软启动时间	$C_{ss} = 10nF$		0.9		ms
$V_{EN(hi)}$	使能输入高电平			1.1	5.5	V
$V_{EN(lo)}$	使能输入低电平			0	0.4	V
$V_{EN(hys)}$	使能引脚迟滞				55	mV
$V_{EN(dg)}$	使能引脚抗尖峰脉冲时间				17	μs
I_{EN}	使能引脚电流	$V_{EN} = 5V$		0.1	0.5	μA
V_{IT}	PG 跳变阈值	V_{OUT} 降低	85	90	94	$\%V_{OUT}$
V_{HYS}	PG 跳变迟滞				2.5	$\%V_{OUT}$
$V_{PG(lo)}$	PG 输出低电压	$I_{PG} = 1mA$ (灌电流), $V_{OUT} < V_{IT}$			0.125	V
$I_{PG(lkg)}$	PG 漏电流	$V_{PG} = 5.25V$, $V_{OUT} > V_{IT}$		0.01	0.1	μA
T_J	工作结温		-40		125	$^\circ C$
T_{SD}	热关断温度	关断, 温度升高			165	$^\circ C$
		复位, 温度降低			140	

(1) 器件在 0.5V 下测试; 不考虑电阻器容差。

(2) $V_{OUT} \geq 3.4V$ 时, $V_{BIAS} = V_{DO_MAX(BIAS)} + V_{OUT}$

(3) 由于功率耗散高于封装的最大额定值, 未在 $V_{IN} > V_{OUT} + 1.65V$ 且 $I_{OUT} = 1.5A$ 的条件下测试该器件。此外, 此精度规格不适用于超过受测封装功率耗散限制的任何应用条件。

5.6 典型特性

在 $T_J = 25^\circ\text{C}$ 、 $V_{IN} = V_{OUT(nom)} + 0.25\text{V}$ 、 $V_{BIAS} = 5\text{V}$ 、 $I_{OUT} = 50\text{mA}$ 、 $V_{EN} = V_{IN}$ 、 $C_{IN} = 1\text{ }\mu\text{F}$ 、 $C_{SS} = 1\text{nF}$ 、 $C_{BIAS} = 1\text{ }\mu\text{F}$ 和 $C_{OUT} = 10\text{ }\mu\text{F}$ 的条件下测得 (除非另有说明)




图 5-1. IN PSRR 与频率和 V_{IN} 间的关系




图 5-2. 在 V_{OUT} = 0.5V 时，IN PSRR 与频率和 I_{OUT} 间的关系




图 5-3. IN PSRR 与频率和 C_{OUT} 间的关系




图 5-4. IN PSRR 与频率和 V_{BIAS} 间的关系




图 5-5. BIAS PSRR 与频率和 V_{BIAS} 间的关系




图 5-6. BIAS PSRR 与频率和 I_{OUT} 间的关系

5.6 典型特性 (续)

在 $T_J = 25^\circ\text{C}$ 、 $V_{IN} = V_{OUT(\text{nom})} + 0.25\text{V}$ 、 $V_{BIAS} = 5\text{V}$ 、 $I_{OUT} = 50\text{mA}$ 、 $V_{EN} = V_{IN}$ 、 $C_{IN} = 1\text{\mu F}$ 、 $C_{SS} = 1\text{nF}$ 、 $C_{BIAS} = 1\text{\mu F}$ 和 $C_{OUT} = 10\text{\mu F}$ 的条件下测得 (除非另有说明)




图 5-7. 输出电压噪声密度与频率和 I_{OUT} 间的关系




图 5-8. 负载瞬态, 10mA 至 1.5A




图 5-9. 负载瞬态, 10mA 至 1.5A (上升沿)




图 5-10. 负载瞬态, 1.5A 至 10mA (下降沿)




图 5-11. 线路瞬态










图 5-12. $C_{SS} = 1\text{nF}$ 时的启动

5.6 典型特性 (续)

在 $T_J = 25^\circ\text{C}$ 、 $V_{IN} = V_{OUT(nom)} + 0.25\text{V}$ 、 $V_{BIAS} = 5\text{V}$ 、 $I_{OUT} = 50\text{mA}$ 、 $V_{EN} = V_{IN}$ 、 $C_{IN} = 1\text{ }\mu\text{F}$ 、 $C_{SS} = 1\text{nF}$ 、 $C_{BIAS} = 1\text{ }\mu\text{F}$ 和 $C_{OUT} = 10\text{ }\mu\text{F}$ 的条件下测得 (除非另有说明)



5.6 典型特性 (续)

在 $T_J = 25^\circ\text{C}$ 、 $V_{IN} = V_{OUT(\text{nom})} + 0.25\text{V}$ 、 $V_{BIAS} = 5\text{V}$ 、 $I_{OUT} = 50\text{mA}$ 、 $V_{EN} = V_{IN}$ 、 $C_{IN} = 1\text{ }\mu\text{F}$ 、 $C_{SS} = 1\text{nF}$ 、 $C_{BIAS} = 1\text{ }\mu\text{F}$ 和 $C_{OUT} = 10\text{ }\mu\text{F}$ 的条件下测得 (除非另有说明)




图 5-19. 负载调整率与输出电流之间的关系




图 5-20. 线性调整率与输入电压间的关系




图 5-21. IN 引脚静态电流与输出电流间的关系




图 5-22. BIAS 引脚静态电流与输出电流间的关系




图 5-23. 关断电流 (GND 引脚) 与输入电压间的关系




图 5-24. 电流限制与温度间的关系

6 详细说明


6.1 概述

TPS7N48 是一款低输入、低输出 (LILO)、低静态电流线性稳压器，经优化可支持出色的瞬态性能。该稳压器使用低电流偏置轨，为所有内部控制电路供电。因此，可以使用 **n** 型场效应晶体管 (NMOS) 导通晶体管来调节极低的输入和输出电压。

对于许多应用而言，使用 NMOS 导通晶体管可提供多项关键优势。与 **p** 沟道金属氧化物半导体场效应晶体管 (PMOS) 拓扑器件不同，输出电容器对环路稳定性几乎没有影响。借助此架构，TPS7N48 在使用 $10 \mu\text{F}$ 及以上的陶瓷电容器时均可保持稳定。瞬态响应也优于 PMOS 拓扑，尤其是在低 V_{IN} 应用中。

TPS7N48 器件具有可编程电压控制软启动电路，可提供平稳，单调的启动，并限制由大容性负载引起的启动浪涌电流。具有迟滞和抗尖峰脉冲的使能 (EN) 引脚允许使用缓慢斜升信号对器件进行时序控制。低 V_{IN} 和 V_{OUT} 可在处理器密集型系统中所需的多个电源电压之间实现经济实惠，易于设计的高效线性稳压。

6.2 功能方框图



6.3 特性说明

6.3.1 使能和关断

使能 (EN) 引脚高电平有效并与标准数字信号电平兼容。 V_{EN} 低于 0.4V 会关闭稳压器，而 V_{EN} 高于 1.1V 会打开稳压器。与许多稳压器不同，使能电路具有迟滞和抗尖峰脉冲功能，可与斜升相对较慢的模拟信号配合使用。此配置允许通过将另一个电源的输出连接到 EN 引脚来启用器件。使能电路通常具有 55mV 的磁滞和抗尖峰脉冲电路，以帮助避免由于 V_{EN} 信号中的微小尖峰脉冲而导致的导通关断循环。

使能阈值随温度和工艺变化而变化温度变化约为 $-1.2\text{mV/}^{\circ}\text{C}$ ；因此，工艺变化是导致阈值在 0.4V 至 1.1V 范围内波动的主要原因。如果需要精确的开通时序，必须使用快速上升时间信号。

如果不使用，则将 EN 连接到 BIAS。连接点应尽可能靠近偏置电容器。

6.3.2 有源放电

TPS7N48 在 OUT 引脚上有一个内部有源下拉电路。

每个有源放电功能都使用内部金属氧化物半导体场效应晶体管 (MOSFET)。当低压降电阻器 (LDO) 被禁用以主动对输出电压进行放电时，MOSFET 会将一个电阻器 ($R_{PULLDOWN}$) 接地。当通过将 EN 驱动至逻辑低电平来禁用器件时，有源放电电路将会激活。当 IN 或 BIAS 处的电压低于 UVLO 阈值或稳压器处于热关断状态时，也会激活该电路。

禁用器件后的放电时间取决于与下拉电阻器并联的输出电容 (C_{OUT}) 和负载电阻 (R_L)。

当器件被禁用时，第一个有源下拉电路通过 500Ω 电阻器将输出连接到 GND。

当器件被禁用时，第二个电路通过 120Ω 电阻器将 FB 连接到 GND。该电阻器使 FB 引脚放电。方程式 1 计算了当 OUT 短接至 FB 或输出电压设置为 $0.5V$ 时的输出电容器放电时间常数。

$$\tau_{OUT} = (500 \parallel 120 \times R_L) / (500 \parallel 120 + R_L) \times C_{OUT} \quad (1)$$

如果 LDO 的输出电压设定值大于 $0.5V$ ，则会启用一个电阻分压网络，该网络可将 FB 引脚的下拉影响降至最低。方程式 2 和方程式 3 计算这些放电电阻器设置的时间常数。

$$R_{DISCHARGE} = (120 \parallel R_2) + R_1 \quad (2)$$

$$\tau_{OUT} = R_{DISCHARGE} \times R_L / (R_{DISCHARGE} + R_L) \times C_{OUT} \quad (3)$$

不要依赖有源放电电路在输入电源崩溃后释放大量输出电容。可能从输出端流向输入端的反向电流会损坏器件。将反向电流限制为不超过器件额定电流的 5%。

6.3.3 电源正常状态输出 (PG)

PG 信号提供了一种简单的方法来满足严苛的时序控制要求，因为当输出接近标称值时，PG 会发出信号。当输出电压接近、等于或高于设定输出电压 ($V_{OUT(nom)}$) 时，PG 会向系统中的其他器件发出信号。图 6-1 展示了简化原理图。

PG 信号是漏极开路数字输出，需要一个上拉电阻器连接到电压源，且为高有效信号。PG 电路将 PG 引脚设置为高阻抗状态，以指示电源正常。

使用大容量的前馈电容器 (C_{FF}) 会导致输出电压延迟。由于 PG 电路监控 FB 引脚，因此 PG 信号会指示误报。




图 6-1. 简化的 PG 电路

6.3.4 内部电流限制

TPS7N48 的固定内部电流限制有助于在故障情况下对稳压器进行保护。电流限制是砖墙方案。器件源的最大电流是电流限制值 (3.1A, 最大值)，且在很大程度上与输出电压无关。为了确保可靠运行，请勿让器件在电流限制状态下长时间运行。

当器件处于限流状态时，不会调节输出电压。当发生电流限制事件时，由于功率耗散增加，器件开始发热。当器件处于砖墙式电流限制时，导通晶体管会耗散功率 $[(V_{IN} - V_{OUT}) \times I_{CL}]$ 。如果触发热关断，器件将关闭。当器件充分冷却后，内部热关断电路会使器件重新开启。如果输出电流故障条件持续存在，器件会在电流限制状态和热关断状态之间循环。更多有关电流限制的信息，请参阅 [了解限制应用手册](#)。

6.3.5 热关断保护 (T_{SD})

内部热关断保护电路可在导通晶体管结温 (T_J) 上升到 $T_{SD(shutdown)}$ (典型值) 时禁用。 T_J 是热结温， $T_{SD(shutdown)}$ (典型值) 是热关断温度阈值。热关断电路的迟滞特性可确保在温度降至 $T_{SD(reset)}$ (典型值) 时，LDO 能够复位 (导通)。

半导体芯片的热时间常数相当短。因此，当达到热关断时，器件可以上电下电，直到功率耗散降低。由于器件上的 $V_{IN} - V_{OUT}$ 压降较大，或为大型输出电容器充电的浪涌电流较高，启动期间的功率耗散较高。在某些情况下，热关断保护功能会在启动完成之前禁用器件。

为了实现可靠运行，请将结温限制在 [建议运行条件](#) 表中列出的最大值。在超过这个最高温度的情况下运行会导致器件超出运行规格。虽然内部保护电路旨在防止热过载情况，但此电路并不用于替代适当的散热。使稳压器持续进入热关断状态或在超过建议的最高结温下运行会降低长期可靠性。

6.4 器件功能模式

表 6-1 给出了不同工作模式的参数条件。有关参数值, 请参阅 [电气特性](#) 表。

表 6-1. 器件功能模式比较

工作模式	参数				
	V_{IN}	V_{BIAS}	V_{EN}	I_{OUT}	T_J
正常模式 ($V_{IN} \geq V_{OUT(nom)} + V_{DO(IN)}$ 和 $V_{IN} \geq V_{IN(min)}$)	$V_{IN} \geq V_{OUT(nom)} + V_{DO(IN)}$ 和 $V_{IN} \geq V_{IN(min)}$	$V_{BIAS} \geq V_{OUT} + V_{DO(BIAS)}$	$V_{EN} \geq V_{HI(EN)}$	$I_{OUT} < I_{CL}$	关断时 $T_J < T_{SD}$
压降模式 ($V_{IN(min)} < V_{IN} < V_{OUT(nom)} + V_{DO(IN)}$)	$V_{IN(min)} < V_{IN} < V_{OUT(nom)} + V_{DO(IN)}$	$V_{BIAS} < V_{OUT} + V_{DO(BIAS)}$	$V_{EN} > V_{HI(EN)}$	$I_{OUT} < I_{CL}$	关断时 $T_J < T_{SD}$
禁用模式 (任何真条件都会禁用该器件)	$V_{IN} < V_{UVLO(IN)}$	$V_{BIAS} < V_{BIAS(UVLO)}$	$V_{EN} < V_{LO(EN)}$	—	关断时 $T_J \geq T_{SD}$

6.4.1 正常运行

当满足下列条件时, 器件的输出电压会稳定在标称值:

- 输入电压大于标称输出电压加上压降电压 ($V_{OUT(nom)} + V_{DO(IN)}$)
- 偏置电压大于标称输出电压加上压降电压 ($V_{OUT(nom)} + V_{DO(BIAS)}$)
- 输出电流小于电流限制 ($I_{OUT} < I_{CL}$)
- 器件结温低于热关断温度 ($T_J < T_{SD(shutdown)}$)
- 使能电压先前已超过使能上升阈值电压, 但尚未降至低于使能下降阈值

6.4.2 压降运行

如果输入电压低于标称输出电压与指定压降电压之和, 则器件在压降模式下运行。但是, 确认满足正常运行所需的所有其他条件。同样, 如果偏置电压低于标称输出电压与指定压降电压之和, 则器件也在压降模式下运行。再次确认满足正常运行所需的所有其他条件。在此模式下, 输出电压会跟踪输入电压。在此模式下, 由于导通晶体管位于欧姆或三极管区域, 因此器件的瞬态性能会显著降低。因此, 在该模式下, 器件的瞬态功能相当于开关。压降过程中的线路或负载瞬态会导致输出电压偏差较大。

当器件处于稳定压降状态时, 导通晶体管被驱动进入欧姆或三极管区域。此状态定义为器件直接在正常稳压状态后, 而非启动期间处于压降状态。在压降期间, $V_{IN} < V_{OUT} + V_{DO(IN)}$ 或 $V_{BIAS} < V_{OUT} + V_{DO(BIAS)}$ 。当输入电压返回值 $\geq V_{OUT(NOM)} + V_{DO(IN)}$ 时, 输出电压会在短时间内过冲。在此期间, 该器件将导通晶体管拉回线性区域。

6.4.3 禁用

当使能引脚的电压低于 $V_{IL(EN)}$ 时, 器件输出关断 (请参阅 [电气特性](#) 表)。禁用时, 导通晶体管关闭, 内部电路关断, 并且输出电压均主动对地放电。输出电压通过从输出端到接地端的内部放电电路对地放电。

在下列情况下, 该器件被禁用:

- 输入或偏置电压低于相应的最低规格
- 使能电压低于使能下降阈值电压或尚未超过使能上升阈值
- 器件结温高于热关断温度

7 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

7.1 应用信息

TPS7N48 是一款具有软启动功能的低输入、低输出 (LILO)、低压降稳压器 (LDO)。该稳压器使用低电流偏置输入，为所有内部控制电路供电。因此，这使得 NMOS 导通晶体管能够调节非常低的输入和输出电压。

对于许多应用而言，使用 NMOS 导通晶体管可提供多项关键优势。与 PMOS 拓扑器件不同，输出电容器对环路稳定性几乎没有影响。这种架构使其在输出端使用 $10 \mu F$ 及以上陶瓷电容器时均可保持稳定。瞬态响应也优于 PMOS 拓扑，尤其是在低 V_{IN} 应用中。

可编程电压控制软启动电路，可提供平稳，单调的启动，并限制由大容性负载引起的启动浪涌电流。具有迟滞和抗尖峰脉冲的使能 (EN) 引脚允许使用缓慢斜升信号对器件进行时序控制。低 V_{IN} 和 V_{OUT} 可在处理器密集型系统中所需的多个电源电压之间实现经济实惠，易于设计的高效线性稳压。

7.1.1 输入、输出和偏置电容器要求

该器件设计为在输出端使用大于或等于 $10 \mu F$ 的陶瓷电容器时保持稳定。该器件还可以与多个任何类型 (钽电容器、电解电容器等) 的并联电容器配合使用时保持稳定。

IN 和 **BIAS** 引脚上所需的电容在很大程度上取决于输入电源阻抗。为了抵消输入端的任何电感， V_{IN} 的推荐最小电容为 $1 \mu F$ ， V_{BIAS} 的推荐最小电容为 $0.1 \mu F$ 。如果 V_{IN} 和 V_{BIAS} 连接至同一电源，为 V_{BIAS} 推荐的最小电容器为 $4.7 \mu F$ 。输入端应使用高质量、低等效串联电阻 (ESR) 和等效串联电感 (ESL) 的电容器；优先选用 X5R 和 X7R 材质的陶瓷电容。这些电容应尽可能靠近引脚放置，以获得更佳性能。

低 ESR 和 ESL 电容器可改善高频 PSRR。

7.1.2 压降电压

TPS7N48 提供极低的压降性能，使其非常适合高电流、低 V_{IN} 和低 V_{OUT} 应用。低压降允许使用器件代替直流/直流转换器，同时仍可实现很高的效率。方程式 4 可快速估算效率。

$$\text{Efficiency} \approx \frac{V_{OUT} \times I_{OUT}}{V_{IN} \times (I_{IN} + I_Q)} \approx \frac{V_{OUT}}{V_{IN}} \text{ at } I_{OUT} \gg I_Q \quad (4)$$

这种效率为设计人员提供了适用于应用场景的电源架构，有助于实现最小，最简单且成本最低的设计。

对于此架构，压降电压有两种不同的规格。第一种规格 (图 5-16 中所示) 称为 V_{IN} 压降，适用于施加外部偏置电压以实现低压降的场景。此规格假设 V_{BIAS} 具有足够的余量。如果 V_{BIAS} 高于指定 V_{BIAS} 压降 ($1.35V$)，则 V_{IN} 压降可以低于指定值。

第二种规格 (图 5-17 中所示) 称为 V_{BIAS} 压降，适用于将 **IN** 和 **BIAS** 引脚相连的应用场景。此选项允许器件用于辅助偏置电压不可用或不需要低压降的应用。在这些应用中压降受 **BIAS** 限制，因为 V_{BIAS} 为导通晶体管提供栅极驱动，因此需确认 V_{BIAS} 比 V_{OUT} 高 $1.35V$ 。由于这种用法，将 **IN** 与 **BIAS** 相连会成为一种效率极低的方案，会消耗大量功率。

7.1.3 输出噪声

大部分输出噪声产生自内部基准。TPS7N48 具有低噪声带隙，因此可实现低输出噪声。噪声性能不依赖于 C_{SS} ，因此增大 C_{SS} 对噪声没有影响。由于大多数输出噪声由内部基准生成，因此噪声是所设定输出电压的函数。方程式 5 给出了 RMS 噪声的估算值：

$$V_N(\mu V_{RMS}) = 11.6 \left(\frac{\mu V_{RMS}}{V} \right) \times V_{OUT} (V) \quad (5)$$

凭借低输出噪声，此 LDO 非常适合为收发器、锁相环 (PLL) 或其他对噪声敏感的电路供电。

7.1.4 估算结温

通过使用热指标 Ψ_{JT} 和 Ψ_{JB} ，使用以下公式估算结温。热性能信息表中给出了 Ψ_{JT} 和 Ψ_{JB} 。为了实现向后兼容性，还列出了较旧的 $\theta_{JC(top)}$ 参数。

$$\begin{aligned} \Psi_{JT}: \quad T_J &= T_T + \Psi_{JT} \cdot P_D \\ \Psi_{JB}: \quad T_J &= T_B + \Psi_{JB} \cdot P_D \end{aligned} \quad (6)$$

其中：

- P_D 是功率耗散
- T_T 是封装顶部中间位置的温度
- T_B 是在 PCB 表面距封装 1mm 测得的 PCB 温度

备注

T_T 和 T_B 都可以使用测温仪 (红外温度计) 在实际应用板上测得。

有关测量 T_T 和 T_B 的详细信息，请参阅 [使用新的热指标应用手册](#) (可从 www.ti.com 下载)。

有关 TI 为何不建议使用 $\theta_{JC(top)}$ 确定散热特性的详细原因，请参阅 [使用新的热指标应用手册](#)。有关更多信息，请参阅 [半导体和 IC 封装热指标应用手册](#)。这些应用手册也可以在 TI 网站上找到。

7.1.5 软启动, 时序控制和浪涌电流

软启动是指 EN 和 UVLO 达到阈值电压后 LDO 导通期间输出电压的斜升特性。

为了实现线性单调软启动, TPS7N48 误差放大器可跟踪外部软启动电容器的电压斜坡。此跟踪会持续到电压超过内部基准电压。软启动斜坡时间取决于软启动充电电流 (I_{SS}) , 软启动电容 (C_{SS}) 和内部基准电压 (V_{REF})。通过[方程式 7](#) 可计算该电压。

$$t_{SS} = \frac{(V_{REF} \times C_{SS})}{I_{SS}} \quad (7)$$

如果使用大输出电容器, 则器件电流限制 (I_{CL}) 和输出电容器可能设置启动时间。在本例中, [方程式 8](#) 给出了启动时间。

$$t_{SSCL} = \frac{(V_{OUT(NOM)} \times C_{OUT})}{I_{CL(MIN)}} \quad (8)$$

最大建议软启动电容器为 100nF。更大的软启动电容器并不会损坏器件;但是, 软启动电容器放电电路在启用时可能无法完全放电。在必须快速对使能引脚应用脉冲并且需要器件从接地软启动的应用中, 大于 100nF 的软启动电容器可能会引发问题。确保 C_{SS} 为低漏电;首选 X7R、X5R 或 C0G 电介质材料。有关建议的软启动电容值, 请参阅[表 7-1](#)。

表 7-1. 用于对软启动时间进行编程的标准电容值

C_{SS} (nF)	斜升时间 (ms)
1	0.067
4.7	0.31
10	0.67
22	1.5
47	3.1
100	6.7

$V_{OUT(NOM)}$ 是标称设定输出电压, C_{OUT} 是输出电容, $I_{CL(MIN)}$ 是器件的最小电流限制。在需要单调启动的应用中, [方程式 7](#) 给出的软启动时间不得大于 [方程式 8](#)。

尽管该器件没有时序要求, 但按照偏置时序顺序, IN 和 EN 会从零开始验证软启动。

下图展示了在 V_{IN} 和 V_{BIAS} 之后启用 EN 引脚时器件行为的示例。




图 7-1. 软启动行为

备注

有关计算启动值的详细信息，请参阅：

浪涌电流定义为启动期间 IN 引脚处流入 LDO 的电流。然后，浪涌电流主要由负载电流和用于为输出电容器充电的电流之和组成。该电流难以测量，因为输入电容器被移除了，而这种做法是不推荐的。不过，[方程式 9](#) 估算此软启动电流：

$$I_{OUT(t)} = \left[\frac{C_{OUT} \times dV_{OUT}(t)}{dt} \right] + \left[\frac{V_{OUT}(t)}{R_{LOAD}} \right] \quad (9)$$

其中：

- $V_{OUT}(t)$ 是导通斜坡的瞬时输出电压
- $dV_{OUT}(t) / dt$ 是 V_{OUT} 斜坡的斜率
- R_{LOAD} 是输出电阻负载阻抗

7.1.6 电源正常操作

为使电源正常电路正常运行，确认上拉电阻值在 $10\text{k}\Omega$ 至 $100\text{k}\Omega$ 之间。 $10\text{k}\Omega$ 的下限来自电源正常晶体管的最大下拉能力决定。 $100\text{k}\Omega$ 的上限由电源正常节点上的最大泄漏电流决定。如果上拉电阻超出此范围，则电源正常信号可能无法读取有效的数字逻辑电平。

仅当器件在最低电源电压以上工作时，PG 的状态才有效。在短暂的 UVLO 事件期间和轻负载条件下，因为输出电压由输出电容维持，所以电源正常状态不会置为有效。

7.2 典型应用

本节讨论了 TPS7N48 在 1A 负载场景下的应用实现，该场景要求器件在高频段具有良好的 PSRR 且噪声低。图 7-2 提供了此典型应用电路的原理图。表 7-2 列出了此设计示例中使用的输出电压的标准电阻值。




图 7-2. 典型 ADJ 电压应用

表 7-2. 用于对输出电压进行编程的标准 1% 电阻值

R ₁ (kΩ)	R ₂ (kΩ)	V _{OUT} (V)
短路	开路	0.5
2.1	2.61	0.9
2.1	1.5	1.0
2.1	1.05	1.5
2.1	0.806	1.8
2.1	0.523	2.5
2.1	0.374	3.3

使用以下公式设置输出电压：

$$V_{OUT} = 0.5V \times (1 + [R_1 / R_2]) \quad (10)$$

7.2.1 设计要求

本设计示例使用表 7-3 中所列的参数作为输入参数。

表 7-3. 设计参数

参数	设计要求
输入电压	1.0V，由开关频率为 500kHz 的直流/直流转换器提供
偏置电压	5.0V
输出电压	0.5V
输出电流	1.0A (最大值)、10mA (最小值)
RMS 噪声，10Hz 至 100kHz	< 10µVRMS
PSRR (500kHz 时)	> 40dB
启动时间	< 25ms

7.2.2 详细设计过程

在 1.5A 和 0.5V_{OUT} 时，TPS7N48 在整个温度范围内的最大压降为 150mV。因此，250mV 的余量足以覆盖输入和输出电压精度范围内的工作需求。如果输入和输出电源都超出相应精度规格的范围，则 TPS7N48 进入压降模式。在某些器件上，这种压降在满载和高温条件下发生。

为了满足所需的启动时间并仍保持低噪声性能，选择 100nF C_{SS}。可通过方程式 11 估算该值。

$$t_{SS} = (V_{SS} \times C_{SS}) / I_{SS} \quad (11)$$

在最大负载 1A 时，内部功耗为 0.5W。对于标准 JEDEC 板上的 DSQ 封装，此值对应的结温升高为 31.4°C。在最高环境温度 55°C 时，结温为 86.4°C。

7.2.3 应用曲线




图 7-3. 启动




图 7-4. 输出电压噪声密度与频率间的关系

7.3 电源相关建议

TPS7N48 设计为可在 0.75V 至高达 6.0V 的输入电压下运行。确认偏置轨和输入电源都为器件正常运行提供足够的余量和电流。将低阻抗电源直接连接到 IN 引脚。该电源至少需在引脚附近具有 1 μF 电容器，若需实现最佳性能，则需具有 10 μF 电容。具有类似要求的电源也必须通过单独的 0.1 μF 或更大的电容器直接连接到偏置轨。如果 IN 引脚连接到 BIAS 引脚，则至少需要 4.7 μF 的电容以确保性能。为了在较高频率下提高设计的总 PSRR，请在输入电容器之前使用 π 型滤波器或铁氧体磁珠。

7.4 布局

7.4.1 布局指南

适当的布局可以极大地改善瞬态性能、PSRR 和噪声。为更大程度地减小负载瞬态期间器件输入端的压降，将 IN 和 BIAS 上的电容连接至尽可能靠近器件的位置。该电容还可以更大限度减小寄生电感和输入源电阻的影响，从而提高稳定性。为实现最佳的瞬态性能和精度，将 图 7-2 中 R₁ 的顶侧尽可能靠近负载连接。如果 BIAS 连接到 IN，则将 BIAS 连接到尽可能靠近输入电源的检测点的位置。该连接可在瞬态条件下更大限度地减少 BIAS 上的压降，并可以改善导通响应。

了解器件功率耗散并正确确定连接到散热焊盘的热平面尺寸至关重要。这些参数有助于避免器件出现热关断，确保其稳定运行。器件的功率耗散可通过 方程式 12 计算得出，并取决于输入电压和负载条件。

$$P_D = (V_{IN} - V_{OUT}) \times I_{OUT} \quad (12)$$

通过使用实现所需输出电压的最低可能输入电压，大大减小功率耗散并提高效率。

在 WSON (DSQ) 封装上，主要的热传导路径是通过外露焊盘到达印刷电路板 (PCB)。将此焊盘接地或保持悬空。但是，需确认散热焊盘已连接到适当大小的铜 PCB 区域，以防止器件过热。最大结温至环境温度热阻可以使用 方程式 13 计算，取决于最高环境温度、最高器件结温和器件的功率耗散。

$$R_{0JA} = \frac{(+125^\circ\text{C} - T_A)}{P_D} \quad (13)$$

备注

器件安装在应用 PCB 上时，使用 Ψ_{JT} 和 Ψ_{JB} ，参见 [估算结温](#) 部分中的说明。

7.4.1.1 电路板布局

为了获得出色的整体性能，请将所有电路元件放置在电路板的同一侧。此外，将这些元件放置在尽可能靠近各自 LDO 引脚连接的位置。将输入和输出电容器的接地回路连接以及 LDO 接地引脚的接地回路连接放置得尽可能彼此靠近。使用较宽的元件侧铜表面进行这些连接。为避免系统性能出现负面影响，请勿对输入和输出电容器使用过孔和长布线。如图 7-5 所示的接地和布局方案可最大限度地减轻电感寄生效应，从而减少负载电流瞬变，尽可能降低噪声并提高电路稳定性。

为了提高性能，请使用嵌入在 PCB 中或置于 PCB 底面与元件相对位置的接地基准平面。该参考平面提供输出电压的精度并屏蔽噪声。此外，当连接到散热焊盘时，该参考平面的作用类似于散热平面，可扩散（或吸收）LDO 器件的热量。在大多数应用中，此接地平面是满足散热要求的必要条件。

7.4.2 布局示例




图 7-5. 示例布局

8 器件和文档支持

8.1 器件支持

8.1.1 器件命名规则

表 8-1. 提供的选项

产品 ⁽¹⁾	说明
TPS7N4801yyz	yy 是封装位号， z 是封装数量。R 表示卷带 (3000 片) 。

(1) 如需获得最新的封装和订购信息，请参阅本文档末尾的“封装选项附录”，或者访问 www.ti.com 中的器件产品文件夹。

8.2 文档支持

8.2.1 相关文档

欲查看相关文件，请参阅以下内容：

- 德州仪器 (TI)，[使用新的热指标应用手册](#)
- 德州仪器 (TI)，[半导体和IC封装热指标应用手册](#)
- 德州仪器 (TI)，[《使用前馈电容器和低压降稳压器的优缺点》应用手册](#)

8.3 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

8.4 支持资源

[TI E2E™ 中文支持论坛](#)是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的[使用条款](#)。

8.5 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

8.6 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

8.7 术语表

TI 术语表

本术语表列出并解释了术语、首字母缩略词和定义。

9 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

日期	修订版本	注释
September 2025	*	初始发行版

10 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS7N4801PDSQR	Active	Production	WSON (DSQ) 10	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	3OHH

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.



⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.


Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


TAPE AND REEL INFORMATION
REEL DIMENSIONS

TAPE DIMENSIONS


A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS7N4801PDSQR	WSON	DSQ	10	3000	180.0	8.4	2.3	2.3	1.15	4.0	8.0	Q2


TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS7N4801PDSQR	WSON	DSQ	10	3000	210.0	185.0	35.0




PACKAGE OUTLINE

DSQ0010A



WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



4218906/A 04/2019

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

DSQ0010A

WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 20X



4218906/A 04/2019

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DSQ0010A

WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 MM THICK STENCIL
SCALE: 20X

EXPOSED PAD 11
87% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE

4218906/A 04/2019

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2025，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月