

LM5145 在 pre-bias 启机过程中的电压反灌问题

Feng Wu

摘要

LM5145 是 TI 75V 的高压 buck controller，可同时支持 AAU(active antenna unit)应用中的 48V 和 12V 电压总线，并搭成 IBB (inverting buck-boost) 拓扑，用于 AAU 中非常重要的 GaN 功放的负压偏置供电。在实际使用中，AAU 系统需要满足负压偏置供电最先上电，最后下电的时序要求，则 LM5145 需要在前级输入端加入 Oring 功能，并同时接入 48V 和 12V 总线。LM5145 支持 pre-bias 启机过程，意味着在 F-PWM(force-PWM) 模式下，当负载端是轻载甚至空载状态时，输出电容上的能量会通过 mos 管反向回灌到输入端。由于 Oring 功能阻隔了前级电容，LM5145 及其功率级输入电容容量较小，会导致输入端电压异常升高，甚至损坏芯片。因此，本文介绍了几种实用方案来解决该问题，确保芯片在使用过程中不会有过压损坏的风险。

目录

1	LM5145 在 AAU 系统中的应用简介	2
2	LM5145 在 pre-bias 启机过程中的电压反灌问题机制	2
3	如何从设计上抑制或解决 pre-bias 启机过程中的电压反灌问题	3
	3.1 增大 Cin 或增加 TVS 管	3
	3.2 增加 Dummy load	3
	3.3 FPWM 模式切换为 diode emulation mode	4
	3.4 系统环路优化	4
4	参考文献	8

Figures

Figure 1.	AAU 系统中 LM5145 的应用简介	2
Figure 2.	Vout=6.3V 时的 pre-bias 启机波形，最高反灌电压 37.6V	2
Figure 3.	Cin 增加一倍后，Vout=6.3V 时的 pre-bias 启机波形，最高反灌电压 31.6V	3
Figure 4.	增加 Dummy load 后，Vout 的残压降低，pre-bias 启机基本无电压反灌	4
Figure 5.	Diode emulation mode, Vout=6.3V 时的 pre-bias 启机波形，无反灌电压	4
Figure 6.	Voltage mode III 型补偿环路	5
Figure 7.	系统初始环路参数设计及对应 bode 图	6
Figure 8.	系统初始环路参数，Vout=6.3V 时的 pre-bias 启机波形，comp 上升时间 1.14ms	6
Figure 9.	系统优化后环路参数设计及对应 bode 图	7
Figure 10.	系统优化环路参数，Vout=6.3V 时的 pre-bias 启机波形，comp 上升时间 490us	7
Figure 11.	48V 输入，系统优化环路参数，Vout=6.3V 时的 pre-bias 启机波形	7
Figure 12.	12V 输入，系统 0-2A 负载动态，输出稳定，无明显反灌现象	8

Figure 13. 48V 输入，系统 0-2A 负载动态，输出稳定，无明显反灌现象 8

1 LM5145 在 AAU 系统中的应用简介

在通讯设备 AAU 中，系统电源的供电时序是非常重要的。其中功放管 GaN 的栅压偏置（通常-5~-8V）需要最先上电，最后下电，以确保在任何工况下功放管 GaN 都能稳定关断，保证器件安全。因此，AAU 系统一般会在 48V 总线和 12V 总线中加入 Or-ing 功能，确保栅压偏置电源轨在整个系统中最先上电，最后下电。LM5145 作为 75V 输入的 buck controller，可同时支持 48V 和 12V 的总线电压，并可以接成 IBB（inverting buck-boost）拓扑，因此可作为该栅压偏置的供电方案。




Figure 1. AAU 系统中 LM5145 的应用简介

2 LM5145 在 pre-bias 启机过程中的电压反灌问题机制

通常 LM5145 会设置为 F-PWM 模式，此时 DC-DC 允许电感存在负向电流。当 LM5145 在 pre-bias 情况下启机时，由于其占空比展开缓慢，且此时输出电容上存在初始电压，下管过长的导通时间必然会导致电感电流反向，并在上管导通时灌回输入电容处。同时，Or-ing 电路的存在阻隔了前级电容和 LM5145 输入电容，导致 LM5145 的 AVIN 输入电容上会出现较大的电压抬升（如 Figure 2 所示），甚至可能超过 AVIN pin 的 ABS MAX 电压 100V 而造成芯片被打坏。因此，需要采取一些有效措施改善 pre-bias 启机过程中的电压反灌问题。为避免 pre-bias 抬升电压过高造成芯片损坏，本例中采用 12V 输入电压进行测试验证。




Figure 2. Vout=6.3V 时的 pre-bias 启机波形，最高反灌电压 37.6V

该实验的初始条件为：

Vin=12V, Vout=-8V, L=33uH, Cin=4.7uF, Cout=47uF*5+220uF+330uF*2=1115uF, Iout=0A

其中，示波器的 GND 连接到 LM5145 芯片的 GND pin，即输出电压 -8V 的电位。因此，所有电压在原有基础上抬升了 8V，Vout 在示波器上显示为正压。

3 如何从设计上抑制或解决 pre-bias 启机过程中的电压反灌问题

要抑制或解决该电压反灌问题，本文提出了四种方案可供参考：1. 加大输入端能量容限 2. 避免 pre-bias 启机过程 3. 阻隔反向电流 4. 提高系统响应速度。下面将分别介绍这 4 种方案。

3.1 增大 Cin 或增加 TVS 管

避免反灌电压造成 AVIN pin 电压升高的一个直接方法就是增大 Cin 的容值或增加 TVS 管，通过提高输入端的能量吸收能力抑制电压升高。Figure 3 是增加 $C_{in}=4.7*2=9.4\mu F$ 后的测试波形，可以看出增加 Cin 电容的方式可以明显降低 AVIN 的峰值。

缺点：依旧无法避免 AVin 的电压上升，若要达到理想的抑制效果，需要增加电容数量或容量。




Figure 3. Cin 增加一倍后，Vout=6.3V 时的 pre-bias 启机波形，最高反灌电压 31.6V

3.2 增加 Dummy load

从前文的讨论中得知，AVIN 电压上升的来源实际上就是输出电容上残压反灌回来的，因此，只要确保系统在下电时可以迅速释放掉这部分能量，就可以直接避免 pre-bias 启机的发生，从而避免电压反灌。增加 Dummy load 就可以做到这点，Figure 4 是增加了 166ohms dummy load（6 颗 1k 电阻并联，等效漏电流 50mA）的启机过程。可以看出增加了 Dummy load 后，LM5145 在下电时 Vout 迅速放电，再次启机时 Vout 上的残压很低，不会导致电压反灌问题。

缺点：增加 Dummy load 一方面增加了器件数量和方案面积，一方面降低了 DC-DC 的转换效率。




Figure 4. 增加 Dummy load 后, Vout 的残压降低, pre-bias 启机基本无电压反灌

3.3 FPWM 模式切换为 diode emulation mode

LM5145 的 pin8 : SYNCIN 可以配置芯片工作在 FPWM(logic high)或 diode emulation mode(logic low), 两者的区别在于 DC-DC 在轻载工作时, 电感电流过 0 后是否允许反向电流。由于该电压反灌问题是由反向电流引入的, 最直接的方法就是阻断反向电流, diode emulation mode 恰好可以做到这一点。Figure 5 是 LM5145 改为 Diode emulation mode 后的 pre-bias 启机过程, 可以看出, diode emulation mode 完全消除了 AVIN 在 pre-bias 启机过程中的电流反灌问题。

缺点: 牺牲了轻载的动态性能。




Figure 5. Diode emulation mode, Vout=6.3V 时的 pre-bias 启机波形, 无反灌电压

3.4 系统环路优化

以上 3 种方案, 虽然都可以减缓或解决 pre-bias 启机下的电压反灌问题, 但需要以成本提高, 面积增加, 性能降低等作为代价。而从系统环路的角度分析, pre-bias 启机电压反灌问题的核心则是环路响应速度较慢(Comp 电压的上升速度较慢), 导致占空比无法迅速展开, 下管开通时间过长, 从而导致过多的反向电流回到 AVIN。因此, 解决该问题的核心是要提升系统的环路响应速度。

由于 LM5145 在该栅压偏置应用中需要较低的输出电压纹波且本身需要兼顾高达 64 通道的栅压偏置供电, 设计中不可避免极大的输出电感和电容(本例为 $L=33\mu\text{H}$, $C_{out}=1115\mu\text{F}$, 系统需求电流 2A)。LM5145 是 voltage mode 的控制器, 对于 IBB 拓扑, 其功率级的小信号传递函数如下:

$$\frac{\hat{V}_{out}}{\hat{V}_{comp}} = A_{vc} * \frac{\left(1 + \frac{s}{\omega_{esr}}\right) * \left(1 - \frac{s}{\omega_{RHP}}\right)}{1 + \frac{s}{Q_o * \omega_o} + \frac{s^2}{\omega_o^2}}$$

其中，增益 $A_{vc} = k_{FF} = \frac{V_{IN}}{V_{RAMP}} = 15V/V$;

系统输出二阶极点，即 LC 的二阶谐振极点 $f_o = \frac{\omega_o}{2\pi} \cong \frac{1}{2\pi\sqrt{LC_{out}}} = 829Hz$;

系统的 ESR 零点 $f_{esr} = \frac{\omega_{esr}}{2\pi} = \frac{1}{2\pi * ESR * C} = 14.3kHz$;

IBB 拓扑引入的右半平面零点 $f_{RHP} = \frac{\omega_{RHP}}{2\pi} = \frac{R(1-D)^2}{2\pi LD} = 17.4kHz$ 。

IBB 拓扑下，Voltage mode 控制的 III 型补偿环路结构 Figure 6 所示：




Figure 6. Voltage mode III 型补偿环路

$$\frac{\hat{V}_{comp}}{\hat{V}_{out}} = -A_{vm} \frac{\left(1 + \frac{s}{\omega_{z1}}\right) * \left(1 + \frac{s}{\omega_{z2}}\right)}{s * \left(1 + \frac{s}{\omega_{p1}}\right) * \left(1 + \frac{s}{\omega_{p2}}\right)}$$

其中，开环增益 $A_{vm} = \frac{1}{R_{FB1} * (C_{C1} + C_{C2})} \approx \frac{1}{R_{FB1} * C_{C1}}$ ($C_{C1} \gg C_{C2}$ ，用于提升系统整体增益)；

$f_{z1} = \frac{\omega_{z1}}{2\pi} = \frac{1}{2\pi * R_{C1} * C_{C1}}$ (用于补偿 LC 二阶极点)；

$f_{z2} = \frac{\omega_{z2}}{2\pi} = \frac{1}{2\pi * (R_{FB1} + R_{C2}) * C_{C3}} \cong \frac{1}{2\pi * R_{FB1} * C_{C3}}$ ($R_{FB1} \gg R_{C2}$ ，用于补偿 LC 二阶极点)；

$f_{p1} = \frac{\omega_{p1}}{2\pi} = \frac{1}{2\pi * R_{C1} * (C_{C1} \parallel C_{C2})} \cong \frac{1}{2\pi * R_{C1} * C_{C2}}$ ($C_{C1} \gg C_{C2}$ ，用于补偿 ESR 零点，限制 RHP 零点的影响)；

$f_{p2} = \frac{\omega_{p2}}{2\pi} = \frac{1}{2\pi * R_{C2} * C_{C3}}$ (用于提供高频增益衰减，抑制高频干扰)。

由于 IBB 拓扑右半平面零点会引入较大的相位滞后，严重影响系统的稳定性，因此设计的穿越频率应控制在 LC 二阶极点和右半平面零点之间。系统初始的设计参数及对应的仿真 bode plot 如 Figure 7 所示。其中，对应的补偿零极点位置为 0.2kHz(f_{z1})，0.8kHz(f_{z2})，17kHz(f_{p1})，55kHz(f_{p2})。




Figure 7. 系统初始环路参数设计及对应 bode 图

可以看出，这套环路设计穿越频率低，相位裕度基本满足要求，系统稳定但响应速度较慢。因此在 pre-bias 启机过程中，如 Figure 8 所示，comp 电压上升较慢（约 1.14ms），造成了电压反灌。




Figure 8. 系统初始环路参数，Vout=6.3V 时的 pre-bias 启机波形，comp 上升时间 1.14ms

结合上文分析，为使 comp 电压上升较快，需要提升系统环路的响应速度，即穿越频率。影响穿越频率的主要因素有 1. 开环增益 A_{vm} ；2. 零极点补偿位置。

对于开环增益 A_{vm} 而言：若环路的零极点位置不变，单纯提高开环增益，系统 bode 图整体的幅值提高，相位不变，会以牺牲部分相位裕度为代价提高环路带宽。本次环路调节的目的在于提高响应速度，因此是必须要提高开环增益的。而开环增益 $A_{vm} = \frac{1}{R_{FB1} * C_{C1}}$ ，通过减小 C_{C1} 以提高增益。

对于零极点补偿位置而言：Voltage mode 系统的 LC 二阶极点会使系统开环传递函数在该频点附近的相位裕度迅速降低，且使系统增益以 -40dB/dec 斜率迅速下降。若零点补偿不准确，会导致系统增益曲线迅速下降至穿越频率，同时零点补偿的相位提高不明显，系统整体的相位裕度也很差，同时影响系统的响应速度和稳定性。因此，在系统开环增益 A_{vm} 提高的基础上，固定 f_{z1} 不变以保证系统整体的相位；将 f_{z2} 适当右移，以降低部分增益（即降低穿越频率）为代价，以获得较大的相位抬升；同时将 f_{p1} 适当右移，以减弱系统整体的增益和相位衰减；最后将 f_{p2} 适当左移，在穿越频率后尽快衰减增益，抑制高频干扰。

以此调整方向计算对应的补偿 RC 参数。最终，系统优化后的设计参数及对应的仿真 bode plot 如 Figure 9 所示。其中，对应的补偿零极点位置为 0.2kHz(f_{z1})，1.0kHz(f_{z2})，23kHz(f_{p1})，31kHz(f_{p2})。




Figure 9. 系统优化后环路参数设计及对应 bode 图

可以看出，该优化设计极大提升了穿越频率，同时兼顾了相位裕度。因此在 pre-bias 启机过程中，如 Figure 10 所示，comp 电压的上升速度明显加快（约 490us），电压反灌问题得以解决。




Figure 10. 系统优化环路参数，Vout=6.3V 时的 pre-bias 启机波形，comp 上升时间 490us

以此环路参数同时验证 48V 输入时的 pre-bias 的启机过程。结果如 Figure11 所示，系统也不会出现电压反灌问题。




Figure 11. 48V 输入，系统优化环路参数，Vout=6.3V 时的 pre-bias 启机波形

在确认 pre-bias 问题解决后，需要验证该优化环路参数下，系统的稳定性和动态性能。LM5145 的栅压偏置电路（同时支持 64 通道 PA）在工作时的最大负载电流为 2A。同时验证 12V 和 48V 输入时，0-2A（1A/us slew rate）的负载跳变下，系统的稳定性分别如 Figure12 和 Figure13 所示。可以看出，该优化的补偿环路下，系统有较强的稳定性和较好的动态性能，可以满足设计需求。




Figure 12. 12V 输入，系统 0-2A 负载动态，输出稳定，无明显反灌现象




Figure 13. 48V 输入，系统 0-2A 负载动态，输出稳定，无明显反灌现象

4 参考文献

1. LM5145 datasheet (SNVSAI4B)
2. LM5145 EVM User's Guide (SNVU545A)
3. Switch-mode power converter compensation made easy (SLUP341)

重要声明和免责声明

TI 提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保或其他要求。这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 TI 的销售条款 (<https://www.ti.com.cn/zh-cn/legal/termsofsale.html>) 或 [ti.com.cn](https://www.ti.com.cn) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

邮寄地址：上海市浦东新区世纪大道 1568 号中建大厦 32 楼，邮政编码：200122
Copyright © 2021 德州仪器半导体技术（上海）有限公司