

FPD Link 系统概念与诊断调试方法

Wayne Liu

Sales and Marketing/China Automotive

ABSTRACT

TI FPD Link Display Serdes 系列产品传输的高速视频信号所经过的链路非常复杂，包括 SoC、串行器、连接器、线束、解串器、TCON、显示屏等众多高速部件，加之汽车的工作环境也较复杂和恶劣，因此链路中任何一个环节薄弱或者出现异常都可能导致图像显示异常，如屏幕抖动、黑屏、雪花、滚动等问题。本文介绍了一些关键的基本概念，包括系统架构、信号质量、数据量计算、线束选型和 AEQ，也系统性地分析了常见问题的根本原因，提出诊断和解决问题的方法。本文所述内容和思路可扩展应用于其他所有 FPD Link 产品中，帮助工程师们设计出优秀的汽车智能座舱和 ADAS 系统。

Contents

1	FPD Link 系统概念	2
1.1	FPD Link 显示系统架构.....	2
1.2	PCLK 及数据传输速率计算.....	2
1.3	信号质量.....	3
1.4	线束与连接器.....	4
1.5	AEQ (Adaptive Equalizer) 自适应均衡器.....	7
2	诊断和调试方法	9
3	参考文献	11

Figures

Figure 1.	FPD Link 3 典型系统架构	2
Figure 2.	眼图的定义	3
Figure 3.	插损	5
Figure 4.	串扰	6
Figure 5.	数字信号时域波形和频谱分布	7
Figure 6.	初始眼图经过线束之后逐渐关闭	8
Figure 7.	均衡器输入输出信号质量对比	8
Figure 8.	TCON 的 DE 抖动	10

1 FPD Link 系统概念

在调试 FPD Link 之前，我们先谈谈重要的系统概念与知识。

1.1 FPD Link 显示系统架构

如图 1，以 FPD Link 3，DS90UB941AS-Q1（下文简称 941）和 DS90UB948-Q1（下文简称 948）为例，系统架构如下：SoC A 生成的标准 DSI 信号经 PCB 差分走线 B 传输给串行器 941 C，叠加上 I2C，GPIO 等低速信号后串化成一组或者两组 LVDS 差分信号，再经连接器和电缆 D 传输至解串器 948 E，解串器 E 将接收到的信号转换成显示屏可以接收的较低速的 Open LDI 并行视频数据，再经 PCB 差分走线 F 传输至显示屏 G，最后显示图像。此信号链路信号速率高，距离长，涉及的部件种类多且复杂，汽车工作环境复杂，因此，要设计出稳定的先进汽车座舱系统极具挑战性。

我们发现，绝大部分的异常现象都是在屏幕上观察到闪烁、黑屏、雪花、锯齿、滚屏等不稳定现象，且大多发生于刚开机后不久，再次开机后问题又很难复现。FPD Link 作为此传输链路的核心部件，常常被工程师们当作重点怀疑对象和重点突破口。然而，我们必须正视一个事实，整条链路中的任意一个点出现异常都有可能造成图像异常。因此，我们须从全局出发，准确地定位问题根源，才能快速解决问题。




Figure 1. FPD Link 3 典型系统架构

1.2 PCLK 及数据传输速率计算

PCLK 是 Pixel Clock 的简称，是视频数据的常见参数。PCLK = 视频的长 * 宽 * 刷新率 * Blanking%（消隐比例），可以理解为每秒钟传输的像素数量。比如标准的 1080p60 的屏，PCLK = 1920 * 1080 * 60 * 115% = 143.0784MHz，它低于 948 Dual Link 模式下的最高频率 192MHz，也低于 941 Dual Link 模式下的最高频率 210MHz，因此 941+948 能支持标准的 1080p 视频。相对应地，LVDS 线束中传输的总数据率是 PCLK * 35 ≈ 5Gbps，对应 Dual Link 即双线束模式下，每组线束中的数据率和带宽分别是 2.5Gbps 和 1.25GHz。其中 35 是 TI Display FPD Link III 中每个像素占用的比特数量，它包含控制、I2C、音频、时钟等 TI 私有协议信息，FPD Link 定义 LVDS 信号带宽是数据率的一半。

1.3 信号质量

当图像异常时，我们首先怀疑的就是信号质量。定义高速数字信号质量的核心是眼图（Eye Diagram），如图 2 所示，就像人的眼睛。基于示波器的余辉功能，将扫描所得的每一个码元波形重叠在一起，从而形成眼图。它包含了丰富的信息，体现了数字信号整体的特征：眼宽，眼高，上升时间，下降时间，抖动。比特率为 3Gb/s 的信号表示为每秒传送的数据比特位是 3G 比特，对应的一个单位间隔为 1UI，即一个比特位的宽度，它是波特率的倒数，即 $1UI = 1/(3Gb/s) = 333.3ps$ 。FPD Link 对输入输出眼图即信号质量都有明确的定义和要求，具体请参考相应的数据手册。表 1 是 941 的输出眼图指标。




Figure 2. 眼图的定义

FPD-LINK III TIMING						
t_{LHT}	Low voltage differential low-to-high transition time			80	120	ps
t_{HLT}	Low voltage differential high-to-low transition time			80	120	ps
t_{XZD}	Output active to OFF delay	PDB H -> L		100	300	ns
t_{PLD}	Lock time	PDB L -> H, with input clock active		5		ms
t_{SD}	Delay – latency			$145 \times T$		ns
t_{JITR}	Output random jitter	0.3 UI Jitter applied, CDR BW = f/15	DOUT0+, DOUT0-, DOUT1+, DOUT1-	3		ps(rms)
t_{JITD}	Output deterministic jitter	$f_{DSI_CLK} = 510\text{ MHz}$ ($f_{PCLK} = 170\text{ MHz}$, Dual-link FPD-Link III, line rate = 2.975 Gbps), $R_L = 100\ \Omega$		43		ps(p-p)
t_{JIT}	Output total jitter			0.17	0.24	UI _{FPD3} ⁽¹⁾
E_H	Eye height			660		mVpp
t_{JITR}	Output random jitter	0.3 UI Jitter applied, CDR BW = f/15		3		ps(rms)
t_{JITD}	Output deterministic jitter	$f_{DSI_CLK} = 630\text{ MHz}$ ($f_{PCLK} = 210\text{ MHz}$, Dual-link FPD-Link III, line rate = 3.675 Gbps), $R_L = 100\ \Omega$		51		ps(p-p)
t_{JIT}	Output total jitter			0.22	0.31	UI _{FPD3} ⁽¹⁾
E_H	Eye height			580		mVpp
λ_{STXBW}	Jitter transfer function (-3 dB bandwidth)			960		kHz
δ_{STX}	Jitter transfer function peaking			0.1		dB
V_{BCDR}	Back channel data rate	Default (Deserialzer)		5		Mbps
		HSCC_MODE (Deserialzer)		10		
		HSCC_MODE (Deserialzer)		20		

表 1 941 的输出眼图指标

1.4 线束与连接器

线束与连接器是位于串行器与解串器之间非常重要的高速信号传输通道，它和串行器输出的信号初始质量共同决定了解串器最终接收到的信号质量。依据实车量产经验，大部分图像异常问题都与线束类型及它们的性能一致性相关，在高分辨率屏幕应用中尤其突出。因此理解传输通道的特征和选用正确的线束与连接器对整个系统的稳定性至关重要。

表征线束与连接器的参数有回损(Return Loss, S11)、插损 (Insertion Loss, S21)、近端串扰 (Near End Crosstalk)、远端串扰 (Far End Crosstalk)、阻抗、屏蔽效果。以上所有参数都应由线束供应商提供且保证，都是用矢量网络分析仪测试得到。任何一个参数不达标都能造成闪屏或者黑屏等问题。这些参数都是高速信号工作频率的变量函数，单位都是 dB，随着频率的增加而变差。

整个高速链路实际包含主机和屏端的 PCB 走线、连接器和线束，它们以串联方式连接在一起，需单独也需叠加分析。但由于 PCB 走线和连接器的参数指标和分析方法都与线束相同，因此下文仅以线束作为代表来阐述。

回损是回波损耗的简称，是由于传输通道中介质阻抗的不连续造成的信号能量被反射一部分所发生的损耗。回损值与传输通道的阻抗匹配度直接相关，即要求整个链路中差分信号线的典型值都是 100Ω，误差越小匹配度越好，回损也就越小；反之，回损越大，被反射的高速信号能量越多，被正向传输的能量越少，同时反射信号与正向信号相互叠加从而干扰正向信号的幅度也越大，从而影响信号质量。

插损是插入损耗的简称，表征信号经过传输通道的衰减程度，它是线束所有参数中最重要也最容易出问题的指标。插损通常用单位长度在某一固定频率点的衰减值dB来表示，3dB的损耗对应能量的损失为50%。图3是一根2米长度Dacar 535线束的插损参数，横坐标是频率，纵坐标是衰减值。可以看出，插损

随着频率的增加而增加，因此数据率越高，衰减量越大，对线束的要求越高。FPD Link产品线定义数据率的一半就是高速信号的中心频率或者带宽，即如果数据率是3Gbps，对应的信号中心频率是1.5GHz，要求所有的线束和连接器都能支持1.5 GHz。部分线束供应商明确提出Dacar 535最大支持频率仅1GHz，那么这种线束就不能应用在单根线束超过2Gbps的应用中。




Figure 3. 插损

串扰(Crosstalk)是不同传输线之间的能量耦合，是电磁干扰的一种。串扰会改变传输线的特性阻抗和传播速度，影响系统时序和信号完整性，也会从其他传输线上引入感应噪声，进一步影响信号完整性，降低噪声容限。引入串扰有两个原因：互感和互容。互感是由一组传输线通过磁场耦合到另一组传输线上产生感应电流；互容是两组传输线之间通过寄生电容的电场产生的耦合电压。串扰分为近端串扰NEXT和远端串扰FEXT两种，如图4所示。近端串扰是指在发射端口近端传输线之间因信号耦合效应而产生的串扰，远端串扰是指发射端口对接收端口远端因信号耦合效应而产生的串扰。近端串扰的干扰源由于来自于未经传输衰减的发射端口近端，因此干扰源功率较大，所以其造成的影响比远端串扰大的多。串扰由线束的工艺和材质决定，如果串扰性能不足，相邻线束之间的信号会相互干扰而相互影响信号质量。




Figure 4. 串扰

线束阻抗也是一个重要指标，由线束的工艺和材质决定，也受弯曲程度的影响。阻抗与回损直接相关，两者可以互算。

线束屏蔽效果指的是屏蔽层阻止线束内信号被外界干扰以及阻止线束内信号干扰外界的效果，直接影响 EMC 性能。

如果怀疑线束性能不够好，除了用矢量网络分析仪直接测量上述参数以外，另一个间接有效的方法是降低屏幕刷新率来降低数据率或者信号频率，以降低高速视频信号对线束的要求。如果问题消失，说明问题是由线束引起的。

上述所有参数都可以随以下因素的变化而变化：线束长度、温度、时间老化、品牌，即便是同一品牌同一型号都有细微区别，因此选择线束时应考虑上述所有极端情况下的最坏情况。联系 TI 可以获得 FPD Link 对线束、连接器、PCB 走线的具体指标要求。

1.5 AEQ (Adaptive Equalizer) 自适应均衡器

任何一个信号有时域和频域两种表达方式，如图 5 所示，上图是数字信号时域波形，下图是 FFT 频谱特性，其中 T_0 是一个比特的周期，即 $1UI$ ， f_0 是它所对应的数据率。理论上，数字信号的频谱是从零延伸至无穷大的，即带宽无限宽，只是功率谱密度随着频率的增加逐渐减少。但在实际应用中，不可能有带宽无限的传输通道，数字信号也会被编码和整形，并且，所有的无源传输通道都具有低通特性，即频率越高衰减的越大，如图 3 线束的插损特性所示。




Figure 5. 数字信号时域波形和频谱分布

因此，高速信号经过传输通道以后，抖动会增加，上升和下降沿会变慢，眼宽、眼高都会缩小甚至关闭，如图6所示，从左至右分别是初始眼图、经过较短线束的眼图和经过较长线束的眼图。如果眼图已经关闭，接收芯片是无法直接分辨出数字信号是0还是1的，此时均衡器（equalizer）就应用而生。




Figure 6. 初始眼图经过线束之后逐渐关闭

解串器中AEQ (Adaptive Equalizer) 自适应均衡器的功能就是自适应地应对多种多样的传输通道参数及其变化。均衡器的原理是额外增加高频增益来补偿传输通道对信号高频成分的衰减，使信号尽量恢复至发送初始状态。图7是均衡前后信号质量对比图，上两图分别是经过线束后已变形的眼图和波形（对应948 RIN端口处的波形）下两图分别是经过均衡处理后部分恢复的眼图和波形（对应948 CML端口处的波形），可见，均衡器的效果很明显也是很有必要的。

AEQ 的增益值默认是自动寻找并设定的，即 948 上电后会有一些初始均衡增益值，默认为 0，如果 948 的 CDR 在规定的短时间内锁定，说明该增益值是一个有效值，均衡器就固定在该增益值稳定工作，否则，逐步增加增益值，直到 948 锁定。如果最终遍历完最大增益值仍然没有锁定，948 的 LOCK 脚会被持续拉低，上报失锁 unlock 故障。

如上 1.4 所述，传输通道参数会变化，因此 TI 建议使用默认的 AEQ。




Figure 7. 均衡器输入输出信号质量对比

2 诊断和调试方法

除了基本的参数配置错误导致的异常以外，几乎所有的图像显示异常问题都与信号质量相关。因此，找到信号质量变差的时间和位置，顺藤摸瓜就能找到问题的根本原因并快速解决问题。但由于绝大部分图像异常问题都是小概率事件且不易复现，有的图像异常发生后稍纵即逝，示波器很难在短时间内抓到异常眼图和波形，待图像恢复正常后眼图和其他一切参数也都归于正常，因此，单纯地测量眼图质量对于偶发的小概率问题而言经常会失灵。

但是，我们仍然有多种办法来定位和解决问题。首先要定位哪个点出了问题，排除哪个点没有问题，这是解决问题的关键。以下具体例举了多种排查方法，应依据已发现的线索优先排查最相关、最可疑的点。

- 1) 串行器、解串器和 SoC 都有明确的上电时序和配置时序要求，对照数据手册仔细检查。如果是此类系统性问题导致的异常，很容易在多车上反复出现。
- 2) 如果个别车容易复现而其他车都不复现，说明不是系统性问题，重点应该放在寻找这些车的区别上，比如设备安装的工艺、线束型号、软件版本等。
- 3) 回读和对比检查整个链路中所有器件所有寄存器的值，重点检查所有错误状态寄存器是否有置位。最常见的错误是解串器的 **Unlock** 和 **TFT Fail**，都说明与信号质量或者 **Timing** 设置有关。
- 4) 读取 **948** 的所有寄存器与其他正常屏幕中的 **948** 寄存器对比有无区别，有无故障报警置位，特别注意 **EQ** 状态寄存器 **0x3B**。**948** 的 **AEQ** 会在 **948** 上电后立即开始搜寻高速输入信号，若此时主机端 **SoC A** 或者 **941** 自身的设定还未完成或者未稳定，**941** 可能会发送出不稳定的高速信号而使 **948** 的 **AEQ** 锁定在错误的增益值。如果 **0x3B** 寄存器值明显不同于正常值，就说明 **AEQ** 锁定在了不恰当的增益值，此时，**restart AEQ** 即可解决图像异常问题。为避免此问题发生，TI 推荐先配置完 **SoC** 和 **941**，使其输出稳定正常的图像数据以后再启动 **948**。如果系统无法保证此时序，应在 **948** 的输入信号稳定以后设置一次 **AEQ_RESTART** 或者 **DIGITAL_RESET0**。
- 5) 从屏端 **G** 开始，逐个软复位或者掉电复位主链路芯片，如果某个模块复位后问题消失，故障大概率与该模块相关。但应注意，复位操作应在其他基本排查方法没有找到线索的情况下最后使用，因为复位后很可能丢失故障现场且不再复现，使排查工作陷入僵局。
- 6) 如果从软件、系统角度没有发现线索，可以开始执行简单有效的硬件 **ABA** 交叉实验。首先，更换另一块包含模块 **E**、**F**、**G** 的已知正常屏幕，看图像异常问题是否跟着屏幕走，如果跟着屏幕走，说明问题在屏幕，否则可以判断故障出现在前端的四个部件 **A**、**B**、**C**、**D** 中。
- 7) 用示波器监测 **948** 的 **LOCK** 管脚在屏幕图像显示异常时是否被拉低。如果是黑屏，**LOCK** 有可能持续保持低状态，如果是闪屏，**LOCK** 可能高低反复跳动。这两种情况都是 **948** 的 **CDR** 失锁，可以断定问题出在 **948** 之前，原因就是 **948** 所接收到的高速 **LVDS** 信号质量不佳或者临界。对于高数据率的大分辨率屏幕而言，更应重点怀疑线束能否支持大数据率，可以更换同型号或者更好型号的线束，大部分场景中更换线束就能解决问题。
- 8) 如果确定线束没有问题，也可以检查连接器与线束连接是否牢固，检查板上电阻、电容和 **948** 是否焊接牢固，如果未发现此类问题，可以对比测量正常设备和故障设备的眼图，如果眼图质量有差异，还是说明问题就出在 **948** 之前。注意，**CML** 输出的信号是已被 **AEQ** 处理过的信号，并不完全等同于 **948** 输入口未经处理的信号。测量使用的示波器带宽必须足够高，最好大于被测信号带宽的 **4** 倍以上，否则示波器本身将引入无法消除的误差而使测得的眼图比实际情况差。

- 9) 如果眼图及LOCK状态都正常，可以排除948本身及其前端所有信号链的硬件问题，但不排除SoC或者941的Timing等软件设置问题，也不排除948之后的芯片问题。此时，可以测量TCON的DE、时钟、数据等信号是否正常、是否报故障、电源是否稳定，等等。
- 10) 启用948的内部Pattern Generator，由948内部产生测试序列来进一步确认948及它之前的部件是否有问题。注意Pattern分内部时钟和外部时钟两种模式，都应试验一次，如果其中一种模式能复现问题而另一种模式不复现，说明此问题与Timing设置或者时钟同步方式相关，应检查SoC和941的Timing与时钟是否与屏匹配，之后便能找到问题的根本原因。关于Pattern Generator的更多信息请参考948数据手册或者应用笔记[Exploring the Internal Test Pattern Generation Feature of 720p FPD-Link III Devices \(SNLA132\)](#)。
- 11) 如果941使用的是外部时钟，它与SoC的时钟必然不同步，为了修正这种不同步，941会依据实际情况多插入或者删减4个水平方向的blanking像素，动态调节自身时钟使之与SoC同步。正是由于这种固有的同步机制，使得屏端TCON输出的DE信号存在固有抖动，如图8所示，可见这抖动并不是常见的高斯分布的随机噪声，而是确定的 ± 4 PCLK。少部分TCON的初始状态不能容忍DE抖动而造成屏闪，但TCON供应商修改它的配置以后，绝大部分都能容忍DE抖动而解决闪屏问题。因此，当使用941的外部时钟模式时，询问您的TCON供应商能否容忍此抖动并做相应修改。



Figure 8. TCON 的 DE 抖动

- 12) 如果启用948 Pattern Generator的内部时钟模式依然有问题，说明是948之后的部件F、G有问题，此时，可以再次测量Open LDI的信号和时钟抖动是否过大，波形是否完整，查看TCON等芯片是否报故障，等等。如果启动Pattern以后问题消失，至少说明问题点不在E、F、G的硬件中。
- 13) 如果异常问题定位不在屏幕中，那就在A、B、C、D之中。通常，此情况下948的LOCK会被拉低，说明LVDS信号质量欠佳。首先，测量948 CML输出口的眼图，方法和指标要求同上。正常情况下眼图都是有充足的裕量，因为实际使用的线束长度大多小于5米甚至小于2米，都远小于FPD Link支持的至少10米。如果眼图质量已经临界，说明信号质量欠佳，此时，应立即检查或者更换线束，能解决大部分图像异常问题。更换线束以后如果异常问题依然存在且眼图质量很好，说明问题与线束无关，应该依次往前检查A、B、C部件。
- 14) 此时，启用941的BIST或者Internal Pattern是简单有效的判断941至屏幕之间是否异常的方法，使用和分析方法与上述启用948的Pattern方法类似。同样地，请注意BIST和Pattern分内部时钟和外部时钟两种模式，都应试验一次，如果其中一种模式能复现问题而另一种模式不复现问题，说明此问题与Timing或者时钟同步方式有关，应检查SoC、941的Timing与时钟是否与屏匹配，之后便能找到问题的根本原因。如果使用内部时钟方式异常问题消失，而外部时钟模式异常问题依然存在，就必然是SoC输出的图像信号质量不好，或者是Timing配置不对，或者与941时钟不同步，因为外部时钟模式使用的都是SoC的时钟和信号。
- 15) 941有丰富的错误寄存器，可以诊断来自SoC的DSI信号是否正常。SoC输出的时钟或者信号抖动超标比较常见，用高速示波器测量DSI时钟的抖动应小于0.3UI，同时也应满足DSI其他规范要求，具体请参考941数据手册。

虽然本文只例举了941和948，但所述思路和方法可以扩展至其他所有TI FPD Link产品中，包括Camera Serdes和将来的新产品。

3 参考文献

1. DS90UB948-Q1 datasheet (SNLS477C)
2. DS90UB941AS-Q1 datasheet (SNLS640C)
3. [Exploring the Internal Test Pattern Generation Feature of 720p FPD-Link III Devices \(SNLA132\)](#)

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2022，德州仪器 (TI) 公司