

Application Note

AM26x 硬件设计指南



Brennan Hartigan

摘要

AM26x 硬件设计指南是硬件设计人员基于 AM26x 系列 MCU 器件创建 PCB 系统的重要文档。本文档利用来自各种 AM263x、AM263Px 和 AM261x 评估模块 (EVM) 的硬件设计示例，整合特定于器件的原理图和 PCB 布局建议。AM26x EVM 包括以下硬件平台：

表 1-1. AM26x 评估模块 (EVM) 平台

器件系列	硬件平台		
	LaunchPad	ControlCARD	模块上系统 (SOM)
AM263x	LP-AM263	TMDSCNCD263	
AM263Px	LP-AM263P	TMDSCNCD263P	
AM261x	LP-AM261		AM261-SOM-EVM

一般来说，AM26x LaunchPad 是低成本的入门级评估平台，而 ControlCARD 和 SOM 则适用于设计具有更高 I/O 要求的复杂系统的工程师。

其他配套资料文档和工具位于“[参考资料](#)”中。

内容

1 简介	3
2 电源	8
2.1 分立式直流/直流电源解决方案.....	8
2.2 集成的 PMIC 电源解决方案.....	10
2.3 电源去耦和滤波.....	11
2.4 估计功耗.....	16
2.5 配电网络.....	16
2.6 电子保险丝电源.....	22
3 时钟	23
3.1 晶体和振荡器输入选项.....	23
3.2 输出时钟生成.....	25
3.3 晶体选择和并联电容.....	25
3.4 晶体放置和布线.....	25
4 复位	26
5 自动加载	29
5.1 SOP 信号实现.....	29
6 OSPI/QSPI 存储器实现	31
6.1 ROM OSPI/QSPI 引导要求.....	35
7 JTAG 仿真器和跟踪	36
8 USB	37
8.1 USB 器件模式.....	39
8.2 USB 主机模式.....	40
9 多路复用外设	41
10 数字外设	41
10.1 通用数字外设布线指南.....	41
10.2 布线长度匹配.....	41
11 模拟外设	42
11.1 通用模拟外设布线指南.....	42
12 层堆叠	43
12.1 关键堆叠特性.....	45
13 过孔	48
14 BGA 电源扇出和去耦放置	48
14.1 接地回路.....	49
14.2 1.2V 内核数字电源.....	52
14.3 3.3V 数字和模拟电源.....	57
14.4 1.8V 数字和模拟电源.....	62
15 总结	67
16 参考资料	67
17 修订历史记录	68

商标

Sitara™ is a trademark of Texas Instruments.

Arm® and Cortex® are registered trademarks of Arm Limited (or its subsidiaries) in the US and/or elsewhere.

所有商标均为其各自所有者的财产。

1 简介

AM263x、AM263Px 和 AM261x 器件是 Sitara™ MCU 系列中基于单核、双核或四核 Arm® Cortex®-R5F 的 MCU，适用于工业和汽车运动控制应用。

备注


在本文档中、AM26x 指的是 TI Sitara™ MCU 系列高性能微控制器。其中包括 AM263x、AM263Px 和 AM261x 器件。器件特定基准以完整的通用产品编号 (AM263x、AM263Px、AM261x) 表示，而通用期间信息则以 AM26x 表示。

图 1-1 中显示了采用分立式电源设计的典型 AM26x 设计。此图摘自 AM263x LaunchPad (LP-AM263) 系统方框图。

图 1-2 中显示了采用基于电源管理集成电路 (PMIC) 的电源设计的典型 AM26x 设计。此图摘自 AM263Px controlCard (TMDSCNCD263P) 系统方框图。

图 1-3 中显示了具有较小占用空间 PMIC 的典型 AM261x 设计。此图摘自 AM261x LaunchPad (LP-AM261) 系统方框图。


如下面的方框所示，AM26x 器件为设计人员提供了丰富的数字连接、控制和模拟传感器反馈选项，并支持多种电源设计选项。



备注

对于 AM263x、AM263Px，系统电压至 1.2V 降压转换器的电流要求为 3A。对于 AM261x，电流限制为 2A。

图 1-1. 具有分立式电源 (基于 LP-AM263 LaunchPad 设计) 的典型 AM26x 系统方框图




备注

对于 AM263x、AM263Px，1.2V DC/DC 转换器的输出电流必须为 3A。对于 AM261x，DC/DC 转换器的电流必须限制为 2A。

图 1-2. 具有 PMIC 电源 (基于 TMDSCNCD263P controlCard 设计) 的典型 AM26x 系统方框图

- TI Launchpad XL Form-Factor**
- AM261x MCU
 - Dual RSF ARM Safety Cores
 - 5 MByte SRAM
 - 8 MByte QSPI Flash Memory
 - 4 MByte QSPI RAM Memory (expansion)
- Analog**
- 10x SAR ADC input channels
 - 2x DAC output channel
- Control**
- 10x ePWM output channels
 - 2x PRU (Programmable Real-time Units)
 - 8x PRU SSPM Current Sense Channels
 - 2x SPDMA Current Sense channels
 - 2x eQEP encoder input channels
 - 4x FSI channels
- Basic Connectivity**
- 2x UART
 - 2x SPI
 - 2x I2C
- Industrial Networking**
- 2x PRU (Programmable Real-time Units)
 - 2x RS485/RS422/Modbus Industrial Ethernet
 - 2x MCAN
 - 2x LIN
- Development**
- Isolated, Embedded XDS110 JTAG/UART



备注

由于 TPS6503600 的 Buck_3 的电流输出为 2A，因此该系统方框图仅适用于 AM261x 系统。

图 1-3. 具有 PMIC 电源 (基于 LP-AM261 设计) 的典型 AM261x 系统方框图

必须参考本文档和其他关键 AM26x 配套参考资料。有关 AM26x MCU 器件的补充文档的完整列表，请参阅 [节 16](#)。

表 1-1. 本文档中使用的首字母缩写词

首字母缩写词	说明
EVM	硬件模块。参考 TI PCB 组件，例如 AM263x controlCARD (TMDSCNCD263) 或 AM263x LaunchPad (LP-AM263)。
PDN	配电网络。为 AM263x MCU 电源引脚等负载提供稳压电源的有源和无源器件。
EMI	电磁干扰
PI	电源完整性
SI	信号完整性
BOM	物料清单
PMIC	电源管理集成电路
SOM	模块上系统
LP	LaunchPad
SoC	片上系统

2 电源

2.1 分立式直流/直流电源解决方案

AM263x LaunchPad 和 AM263x controlCard EVM 设计都集成了一组降压转换器、直流/直流稳压器，这些稳压器可用作某些系统的基准电源设计。该设计包含一对用于 AM263x MCU 内核的 TPS62913 降压转换器稳压器、系统数字和模拟 I/O 电源以及一组用于为配对工业以太网 PHY 供电的 TPS74801 LDO。

直流/直流闭环和无源电源平面以及去耦网络的电流和瞬态要求摘自功耗和瞬态负载表：表 2-5 和表 2-6。许多直流/直流稳压器可匹配以满足这些要求和最大功耗。

TI 还建议使用这些和类似直流/直流稳压器上提供的电源正常生成电路将上电复位 (PORz) 驱动到 AM26x 中。




图 2-1. AM263x DC-DC 稳压器示例设计




图 2-2. AM263x LP-AM263 原理图摘录 1.2V 内核电源实现




图 2-3. AM263x LP-AM263 原理图摘录 3.3V 系统数字/模拟 I/O 电源实现




图 2-4. AM263x LP-AM263 原理图摘录 - 电源正常实现 (请参阅 PORz 复位实现)

2.3 电源去耦和滤波

表 2-1 描述了 AM263x、AM263Px 和 AM261x 微控制器的 ZCZ 封装所需的初始 BGA 去耦和电源滤波。这些去耦电容器的数量和尺寸基于 Control Card EVM PCB 和 AM263x 封装在瞬态用例中的初始仿真反馈，如表 2-5 所示。表 2-2 描述了 AM261x MCU 的 ZFG、ZNC 和 ZEJ 封装所需的 BGA 去耦和电源滤波。这些封装支持 OSPI/QSPI 外设上的 3.3V 和 1.8V 闪存 IO，因此与仅支持 OSPI 外设上的 3.3V 闪存 IO 的 ZCZ 封装设备相比，器件电源导轨略有不同。总体电源引脚数量的差异也导致了 AM261x ZFG/ZNC/ZEJ 封装的去耦差异。

以下部分以及 AM263x EVM 原理图和布局中介绍的去耦网络是任何 AM263x、AM263Px 或 AM261x PCB 设计的合理起点。然而，由于特定 PCB 布线差异以及由此产生的平面电容和去耦贴装电感等寄生效应，TI 强烈建议设计人员模拟和测量特定的配电网性能。仿真和测量应在目标应用软件处于活动状态和适用于系统的预期操作环境条件情况下进行。


表 2-1. AM263x、AM263Px、AM261x-ZCZ 建议的按电源网络去耦

器件电源	数量	注释	器件型号	制造商
VDD_CORE	17	0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata
	3	3.3uF, 0603, X5R	C1608X5R1A335K080AC	TDK
VDDAR[3:1]	2	3.3uF, 0603, X5R	C1608X5R1A335K080AC	TDK
	3	0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata
VDDS18_LDO	1	3.3uF, 0603, X5R	C1608X5R1A335K080AC	TDK
	1	0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata
VDDS18	4	0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata
VDDA18_LDO	1	4.7uF, 0603, X5R	C1608X5R1A335K080AC	TDK
	1	0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata
VDDA18	2	0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata
	1	0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata
VDDA18_OSC_PLL LC 滤波器	1	铁氧体磁珠	BLM18EG121SN1D	Murata
	1	0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata
VDDS33	7	0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata
	1	3.3uF, 0603, X5R	C1608X5R1A335K080AC	TDK
VDDA33	3	0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata
	1	3.3uF, 0603, X5R	C1608X5R1A335K080AC	TDK
	1	铁氧体磁珠	BLM18EG121SN1D	Murata
系统 3.3V 电源 LC 滤波器	1	3.3uF, 0603, X5R	C1608X5R1A335K080AC	TDK
	1	0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata


表 2-2. AM261x (所有其他封装) 建议的按电源网络去耦

器件电源	封装或数量			注释	器件型号	制造商
	ZFG	ZEJ	ZNC			
VDD_CORE	13	12	18	0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata
		3		3.3uF, 0603, X5R	C1608X5R1A335K080AC	TDK
VDDAR[3:2]		2		3.3uF, 0603, X5R	C1608X5R1A335K080AC	TDK
		2		0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata
VDDS18_LDO		1		3.3uF, 0603, X5R	C1608X5R1A335K080AC	TDK
		1		0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata
VDDS18		1		3.3uF, 0603, X5R	C1608X5R1A335K080AC	TDK
	7	8	8	0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata
VDDA18_LDO		1		4.7uF, 0603, X5R	C1608X5R1A335K080AC	TDK
	2	1	1	0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata
VDDA18_USB		1		0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata
VDDA18		2		0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata
VDDA18_OSC_PLL LC 滤波器		1		0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata
		1		铁氧体磁珠	BLM18EG121SN1D	Murata
VDDSHV_D	1	2	2	0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata
		1		3.3uF, 0603, X5R	C1608X5R1A335K080AC	Murata
VDDSHV_E		1		0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata
		1		3.3uF, 0603, X5R	C1608X5R1A335K080AC	Murata
VDDSHV_A	6	5	6	0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata
		3		3.3uF, 0603, X5R	C1608X5R1A335K080AC	TDK
VDDSHV_B		1		0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata
VDDSHV_C		1		0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata
VDDSHV_F		1		0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata
VDDSHV_G	不适用	2	不适用	0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata
VDDA33		2		0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata
		1		3.3uF, 0603, X5R	C1608X5R1A335K080AC	TDK
		1		铁氧体磁珠	BLM18EG121SN1D	Murata
系统 3.3V 电源 LC 滤波器		1		3.3uF, 0603, X5R	C1608X5R1A335K080AC	TDK
		1		0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata

VDD 1V2 Core Digital



VDDAR[3:1] 1V2 SRAM Array



VDD_F 1V2





图 2-6. AM263x LaunchPad 摘录 - 1.2V 电源去耦原理图

VDDS 3V3 Digital



VDDA 3V3 Analog





图 2-7. AM263x LaunchPad 摘录 - 3.3V 数字 I/O 和模拟 I/O 去耦和滤波原理图

VDDS 1V8 Digital



VDDA 1V8 Analog




图 2-8. AM263x LaunchPad 摘录 - 1.8V 数字 I/O 和模拟 I/O 去耦和滤波原理图

2.3.1 ADC/DAC 电压基准去耦

AM26x 器件上的 ADC 和 DAC 电压基准引脚也需要特定的去耦。要求如下表所列。

表 2-3. AM26x ADC/DAC VREF 去耦

ADC VREF	数量	注释	器件型号	制造商
ADC_VREFHI_G[1:0]	1	4.7uF, 0603, X5R	C1608X5R1A335K080AC	TDK
	2	0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata
ADC_VREFHI_G[2]	1	4.7uF, 0603, X5R	C1608X5R1A335K080AC	TDK
	1	0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata
ADC_VREFHI_G[3] ⁽¹⁾	1	4.7uF, 0603, X5R	C1608X5R1A335K080AC	TDK
	1	0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata
DAC_VREF[0]	1	4.7uF, 0603, X5R	C1608X5R1A335K080AC	TDK
	1	0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata
DAC_VREF[1] ⁽²⁾	1	0.1uF, 0201, X5R	GRM033R61A104KE15D	Murata

- (1) AM263Px 传感器封装 (ZCZ_S) 具有一组额外的 ADC 基准电压 ADC_VREFHI_G3 和 ADC_VREFLO_G3。
 (2) AM263x 和 AM263Px 有一个额外的 DAC 基准电压 DAC_VREF1。必须在该引脚上使用额外的 0.1uF 去耦电容器。




图 2-9. AM263x LaunchPad 摘录 - ADC 和 DAC VREF 去耦原理图




图 2-10. AM263Px controlCard 摘录 - 其他 VREFHI_G3 和 VREFLO_G3 连接

2.4 估计功耗

本节概述了每个器件电网的 AM263x、AM263Px 和 AM261x 峰值功耗的最新估计值。这些值可能会随着执行更多功率建模和表征而变化。这些数据可用于调整峰值直流/直流转换功率裕度，对 PCB 布局进行 IR 压降分析，以及帮助进行热负载分析。

这些估算值基于器件在 150°C 结温下运行时的初始功率仿真。有关最新的表征峰值功率数据，请参阅特定的 AM26x 器件数据表。

此外，还为 AM26x MCU 提供了基于用例的功耗估算工具 (PET)。此类工具可以帮助根据特定内核和外设利用率占空比进一步限制峰值功率。

表 2-4. 150°C 结温下的估算峰值功耗

器件电源名称	标称电压 (V)	AM263x 峰值电流 (mA)	AM263Px 峰值电流 (mA)	AM261x 峰值电流 (mA)	电源说明
VDD、VDDAR[3:1]	1.2	2500	2800	待定	数字内核电源
VDDS33	3.3	200	200	待定	3.3V 数字 I/O 电源
VDDA33	3.3	100	200	待定	3.3V 模拟 I/O 电源

2.5 配电网路

本节概述了每个网络上 AM26x 瞬态电流要求的最新估算值。这些值可能会随着执行更多功率建模和表征而变化。

这些瞬态用例值用于通过创建一组最小/最大工作频率和 PDN 阻抗 (Z_{max}) 目标限制，以限制 AM26x EVM (controlCard、LaunchPad 和 controlSOM) 的 PDN 设计。这些限制基于仿真瞬态电流用例的幅度和压摆率。这些用例用于估算对所产生的瞬态事件充分去耦所需的 PDN 带宽。EVM PDN 的附加 z 参数仿真用于验证电源平面设计和去耦位置，以及组件值是否可以满足指定限制。图 2-11 对此进行了总结。




图 2-11. AM26x PDN 要求 - 示例图

表 2-5. AM26x 瞬态电流模型 - 用例条件

瞬态案例	网络名称	标称电压 (V)	直流 IR 预算 (%)	交流纹波预算 (%)	空闲电流 (mA)	峰值电流 (mA)	空闲至峰值压摆率 (ns)	注释
VDD BASELINE1	VDD	1.2	2.5	2.5	0	2402	2.5	基线、简单瞬态模型，假设在最短 1 个 R5F 时钟周期内完成从 0 到峰值转换。

表 2-5. AM26x 瞬态电流模型 - 用例条件 (续)

瞬态案例	网络名称	标称电压 (V)	直流 IR 预算 (%)	交流纹波预算 (%)	空闲电流 (mA)	峰值电流 (mA)	空闲至峰值压摆率 (ns)	注释
VDD XTAL_PLL1	VDD	1.2	2.5	2.5	42	875	10	XTAL 到 PLL 开启瞬态
VDD WF11	VDD	1.2	2.5	2.5	750	1117	12.5	4x RF5 WF1 事件瞬态
VDDS33 BASELINE1	VDDS33	3.3	2.5	2.5	0	84	2.5	基线、简单瞬态模型，假设在单个 R5F 时钟周期内完成从 0 到峰值转换
VDDA33 BASELINE1	VDDA33	3.3	2.5	2.5	0	34	2.5	基线、简单瞬态模型，假设在单个 R5F 时钟周期内完成从 0 到峰值转换
VDDS18LDO BASELINE1	VDDS18LDO	1.8	2.5	2.5	0	01	2.5	基线、简单瞬态模型，假设在最短 1 个 R5F 时钟周期内完成从 0 到峰值转换
VDDA18LDO BASELINE1	VDDA18LDO	1.8	2.5	2.5	0	66	2.5	基线、简单瞬态模型，假设在最短 1 个 R5F 时钟周期内完成从 0 到峰值转换

表 2-6. AM26x 瞬态电流模型 - 产生的 PDN 要求

瞬态案例	网络名称	Fmax (MHz)	电流阶跃 (mA)	PCB 直流容差 (mV)	PCB 交流容差 (mV)	PCB 目标直流 IR (mΩ)	PCB 目标交流 Zmax (mΩ)	注释
VDD BASELINE1	VDD	200	2402	30	30	12	12	基线、简单瞬态模型，假设在最短 1 个 R5F 时钟周期内完成从 0 到峰值转换。
VDD XTAL_PLL1	VDD	50	833	30	30	36	36	XTAL 到 PLL 开启瞬态。
VDD WF11	VDD	40	367	30	30	82	82	4x RF5 WF1 事件瞬态。
VDDS33 BASELINE1	VDDS33	200	84	83	83	982	982	基线、简单瞬态模型，假设在最短 1 个 R5F 时钟周期内完成从 0 到峰值转换。
VDDA33 BASELINE1	VDDA33	200	34	83	83	2419	2419	基线、简单瞬态模型，假设在最短 1 个 R5F 时钟周期内完成从 0 到峰值转换。
VDDS18LDO BASELINE1	VDDS18LDO	200	1	45	45	45	45	基线、简单瞬态模型，假设在最短 1 个 R5F 时钟周期内完成从 0 到峰值转换。
VDDA18LDO BASELINE1	VDDA18LDO	200	66	45	45	682	682	基线、简单瞬态模型，假设在最短 1 个 R5F 时钟周期内完成从 0 到峰值转换。

2.5.1 仿真

以下仿真的 PDN z 参数性能是使用 Ansys SI 波从 AM263x LaunchPad 和 controlCard 布局中提取的。每个所选电容器的宽带 s 参数模型均由制造商提供。仿真仅捕获 25°C (室温) PCB 和电容器模型性能。

2.5.1.1 内核数字电源 1.2V

在 AM263x LaunchPad EVM 的 1.2V 内核数字电源网上执行了 Z11 仿真，以验证瞬态功率裕度。仿真域包括：

- AM263x BGA (UI) 1.2V 数字和 GND 回路扇出
- 内部 PCB 1.2V 和 GND 回路平面
- 布置在 1.2V 电源网上的去耦合
- U29 降压稳压器输出 LC 滤波器直至开关节点

这些仿真是在每次迭代之间进行多项电容器 BOM 更改以迭代方式完成的。每次迭代的主要特征是低于 Ztarget 的最大和最小频率带宽 (请参阅上文章节)，并且更改了 BOM 选择以更大限度地增加带宽和获得更大的 Ztarget 裕度。图 2-12 和图 2-13 中仅显示了初始和最终选择的 BOM 迭代。




图 2-12. AM263x LaunchPad PDN 仿真 - 1.2V 内核电源仿真域




图 2-13. AM263x LaunchPad PDN 仿真 - 1.2V 内核电源仿真 Z11

- AM263x LaunchPad PDN 仿真 - 1.2V 内核电源仿真 Z11
 - 这导致标记 (m2) 点为 $5.5\text{m}\Omega$
 - $36\text{m}\Omega$ 的 Z_{target} 要求保持在 50KHz 至 63MHz 范围内
 - BOM 中的主要区别是用 $1.0\mu\text{F}$ 电容器替换所有 $0.1\mu\text{F}$ BGA 和本地去耦电容器，这完全消除了 PDN 阻抗频谱中的 10MHz 谐振点

2.5.1.2 数字和模拟 I/O 电源 3.3V

Z11 仿真在 controlCard EVM 的 3.3V 数字和模拟电源网上执行，以验证瞬态电源裕度。仿真域包括：

- AM263x BGA (U1) 3.3V 电源和接地回路 BGA 和扇出
- 内部电源和接地回路布线层
- 稳压器输出

这些仿真的初始运行表明，无需更改 BOM 即可满足低于 Z_{target} 的最大和最小频率带宽要求（请参阅上文各节内容）。下面仅显示了最终选择的 BOM 迭代的初始仿真。

仿真分为 VDDS33 数字 3.3V 平面和去耦网络以及 VDDA33 模拟 3.3V 迹线和设计本地去耦。这些仿真之间的区别在于用于分离这两个去耦性能仿真的 FL18 铁氧体磁珠元件。




图 2-14. AM263x LaunchPad PDN 仿真 - 3.3V 数字和模拟 I/O 电源仿真域 (A)




图 2-15. AM263x LaunchPad PDN 仿真 - 3.3V 数字和模拟 I/O 电源仿真域 (第 8 层, 底部)




图 2-16. AM263x LaunchPad PDN 仿真 - 3.3V 数字 I/O 电源仿真 Z11




图 2-17. AM263x LaunchPad PDN 仿真 - 3.3V 模拟 I/O 电源仿真 Z11

2.6 电子保险丝电源

AM26x MCU 采用了一次性可编程电子保险丝存储器，可用于存储客户的加密密钥和其他特定于各个器件的信息。仅当目标器件电子保险丝电源引脚 (VPP) 由 1.7V 标称输出电压、100mA 峰值电流电源供电时，才能对这些电子保险丝存储器位置进行编程。此 1.7V VPP 电源可以是板载的、非板载的，也可以来自 AM26x 设备的内部 1.8V LDO，需要已重新编程为所需的 1.7V/100mA 电源。

电子保险丝编程通常遵循以下一种或两种情况：

- **出厂编程** - 在 AM26x 系统的组装后测试期间对电子保险丝存储器进行编程。
- **现场编程** - 在器件出厂后对电子保险丝存储器进行编程并将存储器安装在终端设备中。

如果产品只需要出厂编程方案，那么在非板载情况下实施 VPP 电源可减少需要放置在 PCB 组件上的元件数量。VPP 电源仅在此编程序列中使用，因此将此硬件保留在电路板上并不能有效利用 PCB 布局规划面积、BOM 成本或测试时间。

但是，如果必须在工厂环境之外对电子保险丝存储器进行编程，则 VPP 电源必须由板载元件提供或可根据需要提供该电源的已连接附件板提供。

外部 VPP 电源

VPP 电源的具体放置和实施取决于设计人员如何利用电子保险丝存储器。实施应符合图 2-18 中所示的图




图 2-18. AM263x 电子保险丝 VPP - 外部电源实施

在 AM263x controlCARD 设计中，VPP 电源安装在电路板上，以便客户能够通过试验该过程来实现便捷的电子保险丝编程。在 controlCARD 上，TLV75801PDRVR LDO (U66) 用于将 3.3V 系统 I/O 电压降至 VPP 1.7V。

片上 VPP 电源

AM263Px 和 AM261x MCU 可以选择使用 1.8V 模拟 LDO (ANALDO) 在内部为 VPP 供电。必须在电子保险丝编程期间覆盖 ANALDO 以提供 1.7V，然后恢复到正常运行。




图 2-19. AM263Px/AM261x 电子保险丝 VPP - 内部模拟 LDO 实现

有关完整的 VPP 电气要求和电子保险丝编程序列，请参阅器件特定的 AM26x 技术参考手册中的“一次性可编程 (OTP) 电子保险丝的 VPP”规范部分。


3 时钟

3.1 晶体和振荡器输入选项

AM26x XTAL_XI 和 XTAL_XO 时钟输入可来自连接的晶体或单端振荡器输出。

晶振时钟模式

连接的晶体需为工作频率为 25MHz 的基本模式晶体。晶体需要并联电容器，电容范围为 12pF-24pF。图 3-1 展示了 AM26x 在晶体模式下计时的示例。



SOC Clock




图 3-1. AM263x 控制卡原理图摘录 (针对完整的晶体和振荡器输入要求)

振荡器时钟模式

如果采用单端振荡器输出，则 XTAL_XI 引脚需连接到振荡器，而 XTAL_XO 引脚必须悬空，在 PCB 上保持未连接状态。在振荡器输入模式下，XTAL_XI 引脚可以连接到 1.8V 方波或正弦波振荡器。有关完整的振荡器输入要求，请参阅器件特定 AM26x 数据表。图 3-2 展示了使用时钟分配器和缓冲器电路的 AM26x 时钟树示例。




图 3-2. AM263x controlCARD 原理图摘录 - 振荡器时钟源和时钟分配器

对于 AM263x 控制卡，板载 ABM10W-25.0000MHZ-8-K1Z-T3 25MHz 晶体可提供晶体模式计时。或者，LMK1C1104PWR 时钟分配电路和 SN74LV1T34 缓冲器可为 XTAL_XI 引脚提供 1.8V 方波时钟。LMK1C1104PWR 还用于为板载以太网 PHY 提供时钟源。

3.2 输出时钟生成

AM26x 器件包括两个输出时钟源：CLKOUT0 和 CLKOUT1。这些时钟源用于为工业/汽车以太网 PHY 等连接的外设 IC 计时。这可以节省 BOM 成本以及额外的 IC 放置和布线空间。AM263x 和 AM263Px LaunchPad 包含 CLKOUT0 (引脚 M2) 信号为板载 DP83869HMRGZT 以太网 PHY 计时的可选路径。AM261x LaunchPad 包含 CLKOUT1 引脚信号通过以太网附加电路板连接器为以太网 PHY 计时的可选路径。未使用的 CLKOUT 引脚可以在 PCB 上保持未连接状态。

AM26x 器件包括一个外部参考时钟源 EXT_REFCLK0。此引脚旨在用作器件时钟发生器 PLL 电路的外部参考时钟输入。未使用的 EXT_REFCLK 引脚可以在 PCB 上保持未连接状态。有关 EXT_REFCLK0 的更多信息，请参阅器件特定的技术参考手册。



图 3-3. AM263x LaunchPad 布局摘录 - CLKOUT0 和 EXT_REFCLK0 输出

3.3 晶体选择和并联电容

在晶体工作模式下，AM26x 可以连接到各种兼容的晶体。根据所选的 PCB 寄生电容和晶体，需要修改额外的负载电容，以实现最佳的启动稳定性和频率精度。

有关完整的晶体负载容差，请参阅器件特定的 AM26x 数据表。

3.4 晶体放置和布线

晶体振荡器输入需要尽可能靠近 AM26x XTAL_XI/XO 放置，且晶体和 MCU 焊盘之间的引线长度最短。短接至本地 VSS 平面的接地环需要放置在 XTAL_XI 和 XTAL_XO 引线附近并位于 XTAL_XI 和 XTAL_XO 引线之间，以帮助防止相邻信号耦合到时钟阻抗较高的晶体输入路径中。




图 3-4. AM263x LaunchPad 布局摘录 - 晶体布局和接地环结构

4 复位

AM26x MCU 有两个硬件复位源：

- **PORz**：上电复位（逻辑低电平使能）引脚
 - 必须由关联的 VDD 1.2V 内核和 VDDSD33 3.3V I/O 稳压器或 PMIC 复位信号的电源正常电路驱动
 - 为了实现有效复位，只有在 VDD 1.2V 内核和 VDDSD33 3.3V I/O 稳压器稳定并处于其标称值之后，PORz 信号才必须从逻辑低电平转换为逻辑高电平。有关上电复位时序要求，请参阅特定于器件的数据表。
- **WARMRSTn**：热复位（逻辑低电平使能）输入和复位状态输出引脚
 - 上电默认配置会将该引脚设置为开漏输出，从而输出器件的复位状态。
 - 当器件进入复位状态时，该信号驱动为逻辑低电平。
 - 当器件完全脱离复位时，该信号驱动为逻辑高电平。

PORz

PORz 用于在系统初始启动时保持为逻辑低电平。在验证了为 AM26x 电源引脚供电的每个稳压器均在标称输出电压下工作后，就可以将 PORz 信号调至逻辑高电平。此操作将启动 MCU 引导 ROM 执行，以对 SOP 引脚进行采样开始。

PORz - 分立式电源树实现

AM263x LaunchPad 实施采用单个 SN74LVC1G11 与门，该门接收来自板载 DC-DC 稳压器和可选按钮复位开关的开漏输出电源正常信号作为与门的输入。建议在 PORz 信号上使用弱下拉电阻器，以便在系统启动前将信号保持为逻辑低电平。如果 VDD 1.2V 或 VDDSD33 3.3V 轨电源低于标称工作范围，则必须将 PORz 强制设置为低电平。




图 4-1. AM263x LaunchPad 原理图摘录 - PORz 生成

PORz - 基于 PMIC 的电源解决方案实施

对于利用基于 PMIC 的电源设计的 AM26x 系统，PORz 逻辑会稍微复杂一些。在 AM263Px controlCARD 上，来自 1.2V 稳压器的开路输出电源良好信号、可选的按钮复位开关以及来自 PMIC 的 nRST 信号都是 SN74LVC1G11 与门的输入。3 输入与门的输出与 2 输入 SN74LVC1G08 与门的输入相连，另一个输入是将系统输入电压 (5V) 分压至 0.88V 的分压器的输出。SN74LVC1G08 的输出连接到 AM26x PORz。SN74LVC1G08 低电平输入电压为 0.8V，因此如果输入电压降至 0.8V 以下，与门会输出逻辑 0，从而触发复位。




图 4-2. AM263Px controlCARD 原理图摘录 - PORz 生成

有关上电复位和断电复位时序要求的完整说明，请参阅设备特定的 AM26x 数据表。

WARMRSTn

WARMRSTn 引脚是一个多用途软件复位输入和硬件复位状态引脚。在上电默认配置中，该引脚配置为开漏输出，需要一个外部上拉电阻器连接到 VDD533 3.3V I/O 电压轨。在此模式下，WARMRSTn 可用作 MCU 复位指示器，并可用于驱动所连接外设 IC (如以太网 PHY 和存储器) 的复位输入。




图 4-3. AM263x 控制卡原理图摘录 - PORz 和 WARMRSTn 引脚排列

WARMRSTn 也可由配置为软件复位。AM26x 器件上还提供了其他软件复位源。有关复位功能的更多信息，请参阅器件特定的 AM26x 技术参考手册中的“复位”章节。

由于此引脚默认为开漏配置，如果设计中同时需要复位状态输出模式和软件复位输入模式，则建议使用开漏缓冲器来驱动可选的复位输入状态。对于 AM263x 控制卡，SN74LVC1G07 开漏缓冲器用于选择性地驱动按钮 WARMRSTn，而不与复位状态输出冲突，复位状态输出用于在板初始通电期间复位板载以太网 PHY。




图 4-4. AM263x 控制卡原理图摘录 - WARMRSTn 按钮开漏驱动器

5 自动加载

通电检测 (SOP) 信号用于将所选引导模式锁存到 AM26x 器件中。在 PORz 上升沿 (低电平到高电平逻辑转换) 期间, 对 SOP[3:0] 信号进行采样。产生的 4 位用于将引导 ROM 分支到所选的引导模式。并非所有组合都受支持。有关 SOP 引脚状态和支持的引导模式的完整说明, 请参阅器件特定的 AM26x 技术参考手册。

5.1 SOP 信号实现

每个 SOP 引导模式选择信号也与 OSPI/QSPI 和 SPI 外设功能模式信号的一个子集进行多路复用。有关所有信号描述, 请参阅器件特定 AM26x 数据表中的“信号描述”表。图 5-1 展示了 SOP 信号描述摘录。SoC 引脚编号因器件封装类型而异。

表 5-1. SOP 和功能模式信号映射

SOP 模式信号	初级侧引脚复用信号	AM26x ZCZ 引脚	AM261x ZFG 引脚	AM261x ZNC 引脚	AM261x ZEJ 引脚
SOP[0]	OSPI0/QSPI0_D0	N1	R2	N2	M2
SOP[1]	OSPI0/QSPI_D1	N4	R1	N1	N1
SOP[2]	SPI0_CLK	A11	A13	A12	A12
SOP[3]	SPI0_D0	C10	B12	B12	A10

由于这种 SOP/功能模式多路复用, 在原理图和布局中必须格外小心, 以确保 SOP 模式选择电阻器、跳线或开关路径的布线方式使得 SOP 模式分支不会向功能模式信号路径提供电感 PCB 跟踪残桩。如果不注意这一点, 可能会导致 OSPI/QSPI 或 SPI 无法正常工作。




图 5-1. AM263x Launchpad 原理图摘录 - SOP[3:0] 功能和 SOP 路径

在 AM26x EVM 设计中, 此 SOP 模式隔离是通过在 SOP 信号路径中添加 10K Ω 电阻来实现的。电阻器的放置位置应使一个焊盘尽可能接近 AM263x BGA 焊盘, 并与功能模式路径一致。这将创建一个布局, 其中断开 SOP 路径所需的额外残桩长度对信号的功能模式运行所产生的影响程度较小, 如图 5-2 和图 5-3 所示。




图 5-2. AM263x LaunchPad 布局摘录 - 所有 SOP[3:0] 功能和 SOP 路径




图 5-3. AM263x LaunchPad 布局摘录 - 突出显示 SOP0/QSPI_D0 路径和 SOP 隔离电阻器

6 OSPI/QSPI 存储器实现

OSPI 闪存存储器接口是 AM263Px 和 AM261x MCU 的初级引导加载程序存储器位置，QSPI 闪存存储器接口是 AM263x MCU 的初级引导加载程序存储器位置。有关引导 ROM 执行的完整说明（包括 OSPI 和 QSPI 引导信息），请参阅器件专属 AM26x 技术参考手册。图 6-1 摘录显示了 LP-AM263 设计中 QSPI NOR 闪存接口的实现。图 6-2 摘录显示了 TMDSCNCD263P AM263Px controlCard 设计中 OSPI NOR 闪存接口的实现。




图 6-1. 示例 AM263x QSPI 控制器和 NOR 闪存存储器原理图




图 6-2. 示例 AM263Px OSPI 控制器和 NOR 闪存存储器原理图

为了控制 OSPI/QSPI 总线转换过冲和下冲，请在 OSPI/QSPI 存储器引脚和 AM26x BGA 附近添加以下串联终端接电阻器。

- AM26x MCU、QSPI0_CLK 的发送侧和 QSPI0_CS[1:0] 上的串联终端
- OSPI0_D[7:0] 或 QSPI0_D[3:0] 的 OSPI/QSPI 存储器侧的串联终端接

有关建议的串联终端电阻器放置方式，请参阅图 6-4。

接口的 OSPI_D[7:1] 和 QSPI_D[3:1] 位用作读取接口，串联终端电阻用于总线的内存侧。当用作单模写入和单模及八模/四模读取的一部分时，OSPI/QSPI_D0 可受益于总线 MCU 侧和 OSPI/QSPI 内存侧的终端电阻。但是，从 PCB 布局规划的角度来看，在该总线的两侧放置额外的终端可能很难实现。此处所述的终端方案仅为建议，并非万全之策。有关终端要求的更多详细信息，请参阅节 10。

OSPI/QSPI 时钟、片选和数据线上也需要拉电阻器。根据具体的存储器和应用要求，不同的 QSPI 存储器可能具有不同的上拉/下拉要求。这些拉电阻器建议基于 LP-AM263 设计中使用的 S25FL128x 存储器的实现。要确认所有引脚存储器配置详细信息，请参阅特定于器件的 QSPI 闪存数据表。在 QSPI 信号上包含以下拉电阻器：

- QSPI_CLK、QSPI_CS[1:0] 和 QSPI_D[1:0] - 包含连接至 VDD33 IO 电源的 100kΩ 上拉电阻器。
- QSPI_D[2] - 连接到 VDD33 IO 电源的 10kΩ 上拉电阻器。这会禁用 S25FL128 闪存上的写保护模式。
- QSPI_D[3] - 连接到 VDD33 IO 电源的 10kΩ 上拉电阻器。这将禁用 S25FL128 闪存存储器上的保持模式。

根据具体的存储器和应用要求，不同的 OSPI 存储器可具有不同的上拉/下拉要求。这些拉电阻器建议基于 TMDSCNCD263P 设计中使用的 IS25LX256x 存储器的实现。要确认所有引脚存储器配置详细信息，请参阅特定于器件的 OSPI 闪存存储器数据表。在 OSPI 信号上包含以下拉电阻器：

- OSPI_CLK - 包含连接至 GND 的 100kΩ 下拉电阻器
- OSPI_CS - 连接到 VDD33 IO 电源的 10kΩ 上拉电阻器
- OSPI_DQS - 1kΩ 下拉至 GND
- OSPI_D[2] - 连接到 VDD33 IO 电源的 4.7kΩ 上拉电阻器。这会禁用 IS25LX256 闪存存储器上的写保护模式
- OSPI_D[1:0] 和 OSPI_D[7:3] - 连接至 VDD33 IO 电源的 49.9kΩ 上拉电阻器

默认情况下，较强的上拉电阻器用于禁用写保护和保持模式。较弱的上拉电阻器用于使线路在事务之间保持有效的逻辑电平。必须将拉电阻器放置在靠近 OSPI/QSPI 存储器引脚的位置，以防止形成任何额外的布线残桩。




图 6-3. LP-AM263 LaunchPad 布局摘录 - 突出显示 SOP0/QSPI_D0 路径和 SOP 隔离电阻器

图 6-4 和表 6-1 中提供了 QSPI 存储器接口的附加布线指南。这些指南必须用作最大布线延迟和偏斜匹配限制。QSPI 存储器必须尽可能靠近 AM26x BGA 封装放置。这样布线就可以最大限度地提高延迟裕度和偏斜裕度并最大限度地降低传输线路影响。




图 6-4. AM26x QSPI - 布线规则图

图 6-5 和表 6-2 中提供了 OSPI 存储器接口的附加布线指南。这些指南用作最大布线延迟和偏斜匹配限制。OSPI 存储器必须尽可能靠近 AM263Px/AM261x BGA 封装放置。这样布线就可以最大限度地提高延迟裕度和偏斜裕度并最大限度地降低传输线路影响。




图 6-5. AM263Px。AM261x OSPI - 布线规则图

表 6-1. AM26x QSPI - 建议的布线规则

规格编号	规格	值	单位
1	QSPI_CLK、QSPI_CS0、QSPI_D[3:0] 最大延迟	450	ps
2	QSPI_CLK 至 QSPI_D[3:0] 最大偏斜	50	ps
3	近似最大布线距离	3214	mil
4	近似最大布线偏斜	357	mil
5	串联终端电阻器 (上图中的 R1) 必须靠近 AM263x/AM263Px/AM261x 的 QSPI_CLK 发送引脚放置, 以控制时钟线路的上升时间和反射。	可变, 0 到 40	Ω
6	串联终端电阻 (上图中的 R2) 必须靠近所连接存储器的 QSPI 数据引脚放置, 以控制数据线路的上升时间和反射。	可变, 0 到 40	Ω

表 6-2. AM263Px 和 AM261x OSPI - 建议的布线规则

规格编号	规格	值	单位
1	OSPI_CLK、OSPI_CS0、OSPI_D[7:0] 最大延迟 ⁽¹⁾	450	ps
2	OSPI_CLK 至 OSPI_D[7:0] 和 OSPI_CS _n 最大偏斜	60	ps
3	OSPI_CLK 至 OSPI_DQS 最大偏斜	30	ps
4	近似最大布线距离 ⁽¹⁾	3214	mil
5	OSPI_CLK 至 OSPI_D[7:0] 和 OSPI_CS _n 近似最大布线偏斜	429	mil
6	OSPI_CLK 至 OSPI_DQS 近似最大布线偏斜	214	mil
7	串联端接电阻器 (上图中的 R1) 必须靠近 AM263Px 的 OSPI_CLK 发送引脚放置, 以控制时钟线路的上升时间和反射。	可变, 0 到 40	Ω
8	串联端接电阻必须靠近所连接存储器和 AM263Px 的 OSPI 数据引脚放置, 以控制数据线路的上升时间和反射。	可变, 0 到 40	Ω

(1) 该布线限制仅适用于 **内部 PHY 环回、内部焊盘环回或外部板环回** 时钟拓扑中的 **固定时序** 模式。使用 DQS 时钟拓扑时, 这不适用。

备注

假设 50Ω FR4 微带或带状线传输线路中的传播延迟典型值为 140ps/in, 计算得出近似布线距离。必须使用 2D 场求解器或适当的封闭式近似阻抗模型, 以确认特定层叠和布线的更精确传播延迟。

6.1 ROM OSPI/QSPI 引导要求

有关 AM263x 微控制器上 QSPI 闪存存储器兼容性和引导要求的更多信息, 请参阅 [AM263x QSPI 闪存选择指南](#)。

有关 AM263Px 微控制器上 OSPI 闪存存储器兼容性和引导要求的更多信息, 请参阅 [AM263P OSPI、QSPI 闪存选择指南](#)。

有关 AM261x 微控制器上 OSPI 闪存存储器兼容性和引导要求的更多信息, 请参阅 [AM261x OSPI、QSPI 闪存选择指南](#)。

备注

AM263x controlCARD 和 LaunchPad EVM 上使用了 Infineon 的 S25FL128SAGNFI000 四通道 SPI 器件。

备注

AM263Px controlCard 和 LaunchPad EVM 以及 AM261x controlSOM 和 LaunchPad EVM 上使用了 ISSI 的 IS25LX256-LHLE 八通道 SPI 器件。

备注

AM261x LaunchPad EVM 上采用了 Macronix 的 MX25UW6445GXDQ00 八通道 SPI 器件。

8 USB

AM261x 系列微控制器器件包括一个内部 USB 2.0 PHY，支持 USB 器件模式、USB 主机模式和 USB 双角色模式操作。内部 USB 2.0 PHY 在 USB 2.0 主机和器件模式下均能实现高速 (HS , 480Mbps) 和全速 (FS , 12Mbps) 运行，仅在主机模式下能实现低速 (LS , 1.5Mbps) 运行。

内部 USB PHY 的关键组件是双向差分数据引脚 USB0DM (D-) 和 USB0DP (D+)。USB0_ID 信号是与 USB 插座连接的外部网络，指示 USB2.0 PHY 正在以哪种模式运行。在 AM261x EVM 上，USB0_ID 设置有开关，允许对两种模式下的 USB 2.0 PHY 进行评估。

USB2.0 Micro_AB PORT




图 8-1. 显示关键信号的 USB 2.0 Micro-AB 端口 - LP-AM261

为了获得最佳效果，在布线 USB 差分对时需要遵循以下设计规则和建议：

- 在顶层布置 USB 差分对，其走线宽度和差分间距与 PCB 堆叠相匹配，以实现 $90\ \Omega$ 差分阻抗。
 - 实现同时达到 $90\ \Omega$ 差分阻抗和 $45\ \Omega$ 单端阻抗的走线几何形状可能并非易事。在此设计中，要优化的最关键参数是 $90\ \Omega$ 差分阻抗。
 - 无法在微控制器引脚处以及 ESD 抑制器和 USB 连接器处直接保持所需的 $90\ \Omega$ 差分走线阻抗的走线宽度和间距。充分减小这些偏差，以确保保持对称。
- 差分对内的各个走线的长度匹配需要达到 0.150 英寸 (3.81 毫米) 以内。
- 向 D+ 和 D- 信号添加元件时，请避免使用短截线。ESD 抑制器等器件必须直接位于信号走线上。
- 布线差分对时保持对称。一些 PCB 布局工具可以协助进行此类布线。如有可能，请避免使用过孔。如果需要切换层，则对中的两个信号都会通过走线上相同距离的通孔。
- USB 差分对的总布线长度限制为 12 英寸 (30.48 cm)。
- 将 ESD 抑制器尽可能靠近 USB 连接器放置，充分缩小任何阻抗不连续性区域。AM261x EVM 使用 TPD4E02B04 ESD 保护二极管。

USB Micro-AB ESD Protection




图 8-2. USB ESD 抑制 - LP-AM261

- 为了获得出色的 ESD 和 EMI 性能，请创建一个与 USB 连接器的金属屏蔽器连接的底盘接地。
- 根据系统设计，共模扼流圈有助于通过 EMI 测试。Murata 制造的 DLW21SN 共模扼流圈是一种推荐器件，并用于 AM261x EVM。如果设计中需要考虑 EMI，那么 TI 建议在设计中将扼流圈的放置在靠近 USB 连接器的位置。图 8-3 展示了 DLW21SN 扼流圈的放置。
- 有关更多高速 USB 平台设计指南（包括有关使用共模扼流圈的更多详细信息），请访问 USB.org。




图 8-3. USB 布线示例

8.1 USB 器件模式

要在 USB2.0 器件模式下使用 AM261x 器件，除了 USB0_DM 和 USB0_DP 之外，唯一使用的信号是 USB0_VBUS，它位于 USB 2.0 Micro-AB、USB2.0 Type-A 和 USB 2.0 Type-B 插座的引脚 1 上。在 USB 器件模式下，USB0_VBUS 用于检测何时向 USB 连接器施加电压或从 USB 连接器移除电压，从而触发软件相应地管理内部 USB PHY。

为了指示器件模式运行，USB 插座上的 USB0_ID 引脚需要保持悬空或使用 10kΩ 电阻器上拉至有效逻辑电平。

8.2 USB 主机模式

对于仅主机配置中使用的 AM261x 器件，需要 USB0_DRVVBUS 信号。此 USB 2.0 PHY 信号连接到电源开关，例如在 AM261x LaunchPad 和 AM261x controlSOM EVM 设计中实现的 TPS2051B。电源开关控制对主机 USB 连接器的供电。请参阅 AM261x 数据表，确定哪些 IO 引脚上可使用 USB0_DRVVBUS 功能。

USB micro AB Power-Distribution Switch




图 8-4. USB 主机模式电源开关 - LP-AM261




图 8-5. TPS2051B 布局示例 - LP-AM261

为了指示主机模式运行，USB 插座上的 USB0_ID 引脚需要连接到 GND。

9 多路复用外设

由于 AM26x MCU IOMUX 上存在大量的多路复用数字 I/O，建议设计人员充分利用 TI 系统配置工具 (SysConfig) 来试验和规划不同的引脚多路复用方案，然后再将设计提交到硬件。然后，生成的 SysConfig 引脚多路复用配置可用于原理图捕获、布局和软件驱动程序创建。

如需了解更多详情，请参阅 <https://www.ti.com.cn/tool/SYSCONFIG>。

10 数字外设

10.1 通用数字外设布线指南

在整个 AM26x PCB 设计中，需要遵循以下通用布线建议。45nm LVCMOS 工艺 I/O 可产生相对较快的边沿速率。如果没有针对传输线路效应进行规划，这可能会导致严重的过冲或下冲，即使 PCB 上的迹线相对较短也是如此。这些不受控制的电平转换会导致连接的 I/O 出现过压/欠压情况，从而损坏相关元件。此外，这些不受控制的转换可能会过度辐射，从而导致串扰和 EMI 合规性问题。

为缓解这些问题：

- 将所有数字 I/O 布线为受控阻抗传输线路（微带或带状线）。
- 将串联端接放置在每个 AM26x 发送引脚和所连接的相关 IC 的发送引脚附近。
 - 需要在新 PCB 硬件唤醒期间验证这些端接电阻器的值和性能。
 - 在某些情况下，可能不需要这些终端电阻器，但只有在测试后才能将其从设计中移除或去除。0 Ω 电阻器可帮助创建需要终端电阻器的封装。
- 在相邻的层上使用实心接地回路平面进行布线。
- 使用接地回路环绕持续开关信号（时钟、EPWM）进行布线。
- 使用接地回路环绕敏感模拟信号（ADC/DAC 通道、VREF）进行布线。

有关外设布线的其他指导，请参考 [高速接口布局指南](#)。

10.2 布线长度匹配

AM26x 微控制器配备了多个外设，这些外设需要严格遵守布线长度匹配指南。TI 强烈建议任何使用 AM26x 设计 PCB 系统并利用以下器件外设的工程师查看“[高速接口布局指南](#)”的内容，并将这些指南应用于 AM26x PCB 设计。

下面列出了需要布线长度匹配的 AM26x 数字外设：

表 10-1. AM26x 数字外设 - 布线长度匹配

AM26x 外设	适用器件	注释
USB	AM261x	• 有关更多信息，请参阅 节 8
QSPI	AM263x、AM263Px、AM261x	• 关键信号是 QSPI_D[3:0] 和 QSPI_CLK
OSPI	AM263Px、AM261x	• 关键信号为 OSPI_D[7:0] 和 OSPI_CLK
MMC	AM263x、AM263Px、AM261x	• 关键信号为 MMC0_D[3:0]、CLK 和 CMD
FSI	AM263x、AM263Px、AM261x	• 优先级较低，但有助于减少信号之间的偏差
RGMII 以太网	AM263x、AM263Px、AM261x	<ul style="list-style-type: none"> • RX 和 TX 信号至关重要 • RX 信号只需要与其他 RX 信号匹配 • TX 信号只需要与其他 TX 信号匹配 • RX 或 TX 信号组可以有不同的长度

11 模拟外设

11.1 通用模拟外设布线指南

在 AM26x PCB 设计的模拟部分中，需要遵循以下通用布线建议。模拟信号对串扰特别敏感，需要干净信号返回路径以更大限度地提高信号完整性。

为缓解这些问题：

- 通过模拟迹线和任何相邻迹线之间的接地隔离，尽可能隔离所有模拟信号。
- 在相邻的层上使用实心接地回路层对模拟信号进行布线。
- 避免将模拟信号引到高速或电流信号附近。
 - 当无法完全避开高速信号或电流信号时，请垂直交叉布线，以尽可能多地避免串扰。
- 添加信号放大器和滤波器网络可以提高信号完整性。

对于 AM26x 上的 SAR ADC，请参阅器件特定的 AM26x 技术参考手册和寄存器附录文档的“选择采集窗口持续时间”部分以获取更多指导。

11.1.1 旋转变压器 ADC 布线指南

AM263Px 传感器封装包含两个旋转变压器数字转换器 (RDC) 外设。旋转变压器是一种旋转电力变压器，用于测量通常连接到电机的旋转度数。典型的旋转变压器由一个旋转变压器（励磁绕组）和两个绕组组成，它们在定子上相隔 90 度。励磁正弦信号会施加到旋转变压器的励磁线圈上，电机的旋转会在旋转变压器的正弦和余弦感应线圈上产生调制正弦和余弦输出。调制正弦和余弦信号的角度与转子相对于定子的机械角度以及电机旋转速度直接相关。

AM263Px RDC 会生成激励信号作为 PWM，该 PWM 通过激励放大器路由，然后施加到电机旋转变压器上的励磁绕组。然后，旋转变压器正弦和余弦输出被路由回 RDC 模拟输入，其中 RDC IP 转换和解读信号，以确定电机角度和旋转速度。图 11-1 展示了使用 AM263P 器件的基于旋转变压器的设计示例方框图。




图 11-1. AM263P 旋转变压器 ADC 系统

来自 AM263Px 的激励 PWM 信号支持高达 20KHz 的频率，并且与其他频率相似的数字信号一样，应遵循相同的 PCB 布线指南。有关对数字信号进行布线的指导，请参阅[通用数字外设布线指南](#)。

励磁放大器用于将激励 PWM 信号转换为正弦波作为电机旋转变压器的输入。这些信号以及旋转变压器输出到 AM263Px RDC 输入的正弦和余弦信号应与其他模拟信号遵循相同的 PCB 布线指南。有关对模拟信号进行布线的指导，请参阅[通用模拟外设布线指南](#)。

12 层堆叠

AM263x、AM263Px 以及 AM261x MCU 的四个封装之一采用 ZCZ0324A 324 焊球、0.8 毫米间距、18 x 18 全 NFBGA 阵列 15mm x 15mm 封装 (在本文档中称为 “ZCZ 封装”)。该封装上的间距较大可实现低层数功耗和完整信号扇出。对于 LP-AM263 EVM，6 层堆叠设计能够在器件上完整排布所有电源和信号引脚，以实现电路板的 LaunchPad 外形。下面的 LP-AM263 LaunchPad 堆叠代表了目前 ZCZ 封装设备最优化的堆叠示例。

对于 ZCZ 封装，很可能实现更低层数的堆叠，尤其是在考虑部分信号扇出设计时。不过，TI 尚未探索这些问题。

Material	Layer	Thickness	Dielectric Material	Type	Gerber
Surface Material	Top Overlay	1.00mil	Taiyo PSR 4000 HFX DI-GREEN	Legend	GTO
Copper Foil 18 microns	Top Solder	2.09mil		Solder Mask	GTS
Prepreg	Top Layer	3.51mil	Iteq IT180A Prepreg 2113 RC58	Signal	GTL
Copper	GND 1	1.26mil		Signal	G1
Core		4.00mil	Iteq IT180A 4 mil core 1/1	Dielectric	
Copper	SIG 1	1.26mil		Signal	G2
Prepreg		1.75mil	Iteq IT180A Prepreg 106 RC71.5	Dielectric	
Prepreg		2.66mil	Iteq IT180A Prepreg 1080 RC65	Dielectric	
Core		28.00mil	Iteq IT180A 28 mil core H/H	Dielectric	
Prepreg		2.66mil	Iteq IT180A Prepreg 1080 RC65	Dielectric	
Prepreg		1.75mil	Iteq IT180A Prepreg 106 RC71.5	Dielectric	
Copper	SIG 2	1.26mil		Signal	G3
Core		4.00mil	Iteq IT180A 4 mil core 1/1	Dielectric	
Copper	GND 2	1.26mil		Signal	G4
Prepreg		3.51mil	Iteq IT180A Prepreg 2113 RC58	Dielectric	
Copper Foil 18 microns	Bottom Layer	2.09mil		Signal	GBL
Surface Material	Bottom Solder	1.00mil	Taiyo PSR 4000 HFX DI-GREEN	Solder Mask	GBS
	Bottom Overlay			Legend	GBO

Total thickness: 63.06mil

图 12-1. LP-AM263 堆叠

下表介绍了 AM261x MCU 的其他三个封装：

表 12-1. AM261x 封装尺寸

封装名称 (类型、焊球数)	封装尺寸	BGA 间距	BGA 阵列
ZNC (NFBGA , 293)	10mm x 10mm	0.5mm	19 x 19
ZEJ (NFBGA , 256)	13mm x 13mm	0.8mm	16 x 16
ZFG (NFBGA , 304)	13.25mm x 13.25mm	0.65mm	20 x 20

对于 LP-AM261 EVM，6 层堆叠设计能够在 ZFG 封装器件上完整排布所有电源和信号引脚，以实现电路板的 LaunchPad 外形。下面的 LP-AM261 LaunchPad 堆叠代表了目前针对 ZFG 封装优化的全系统堆叠示例：

Layer	Stack up	Description	Type	Processed Thickness
1		Taiyo PSR 4000 HFX DI-GREEN	SolderMask	1.000
		Copper Foil 18 microns	Copper	2.087
2		Iteq IT180A Prepreg 2113 RC58	Dielectric	3.511
		Iteq IT180A 4 mil core 1/1	FR4	4.000
3		Iteq IT180A Prepreg 106 RC71.5	Dielectric	1.750
		Iteq IT180A Prepreg 1080 RC65	Dielectric	2.663
4		Iteq IT180A 28 mil core H/H	FR4	28.000
		Iteq IT180A Prepreg 1080 RC65	Dielectric	2.663
5		Iteq IT180A Prepreg 106 RC71.5	Dielectric	1.750
		Iteq IT180A 4 mil core 1/1	FR4	4.000
6		Iteq IT180A Prepreg 2113 RC58	Dielectric	3.511
		Copper Foil 18 microns	Copper	2.087
		Taiyo PSR 4000 HFX DI-GREEN	SolderMask	1.000

图 12-2. LP-AM261 堆叠

TI 一直在探索 AM261x ZFG 和 ZNC 封装的较低层数堆叠。下图是采用 AM261x ZFG 或 ZNC 封装尺寸的 PCB 系统 4 层堆叠的示例：

#	Name	Material	Type	Weight	Thickness	Dk
	Top Overlay		Overlay			
	Top Solder	Solder Resist	Solder Mask		0.4mil	3.5
1	L1	CF-004	Signal	1oz	1.378mil	
	Dielectric 1	PP-006	Prepreg		7mil	4.1
2	L2		Signal	1oz	1.38mil	
	Dielectric1	FR-4 High Tg	Dielectric		42mil	4.8
3	L3		Signal	1oz	1.38mil	
	Dielectric 2	PP-006	Prepreg		7mil	4.1
4	L4	CF-004	Signal	1oz	1.378mil	
	Bottom Solder	Solder Resist	Solder Mask		0.4mil	3.5
	Bottom Overlay		Overlay			

图 12-3. AM261x ZFG/ZNC PCB 系统堆叠

12.1 关键堆叠特性

表 12-2. 按封装尺寸分类的堆叠特性

	ZCZ (15mm x 15mm , 0.8mm 间距)、 ZFG (13.25mm x 13.25mm , 0.65mm 间距)	ZFG (13.25mm x 13.25mm , 0.65mm 间距)、 ZNC (10mm x 10mm , 0.5mm 间距)
总层数	6	4
PCB 厚度	62 mil +/- 10%	62 mil +/- 10%
控制阻抗布线层 (可选)	4 (L1、L3、L4、L6)	2 (L1、L4)
信号/电源层具有相邻的 GND 基准	是	是
内核中心层厚度	28 mil	42 mil
BGA 扇出过孔类型	穿孔	穿孔

备注

在 6 层设计中，L4 电源和 L5 GND 返回层之间的最小电介质厚度可实现最佳平面电容性能，有助于电源完整性和 EMI。

表 12-3. 6 层 PCB：层利用情况

层编号	注释
覆铜 1 (顶部)	顶层安装和信号布线
覆铜 2	接地回路平面
覆铜 3	嵌入式微带或带状线信号布线和电源布线
覆铜 4	嵌入式微带或带状线和电源布线
覆铜 5	接地回路平面
覆铜 6 (底部)	底层安装和信号布线

表 12-4. AM263x、AM263Px、AM261x ZCZ 封装，6 层 PCB：受控阻抗规划选项

层编号	参考层编号	结构名称 ⁽¹⁾	布线宽度 (mil)	迹线分离 (mil)	目标阻抗 (Ω)	计算阻抗 (Ω)	注释
L1	L2	涂层微带	5.300	0.000	50.000	50.140	
L1	L2	边缘耦合涂层微带	4.200	5.000	90.000	89.830	L1, USB 差分
L1	L2	边缘耦合涂层微带	4.000	7.700	100.000	99.840	
L1	L2	边缘耦合涂层微带	4.100	6.800	120.000	120.030	
L3	L3	偏移带状线	4.750	0.000	50.000	49.960	
L3	L2	边缘耦合偏移带状线	4.000	6.000	90.000	90.040	L3, USB 差分
L3	L2	边缘耦合偏移带状线	3.500	8.100	100.000	99.880	
L3	L2	边缘耦合偏移带状线	4.000	12.000	100.000	100.160	
L6	L5	涂层微带	5.300	0.000	50.000	50.140	
L6	L5	边缘耦合涂层微带	4.200	5.000	90.000	89.830	
L6	L5	边缘耦合涂层微带	4.000	7.700	100.000	99.840	
L6	L4	边缘耦合涂层微带	4.100	6.800	120.000	120.030	

表 12-5. 4 层 PCB：层利用情况

层编号	注释
覆铜 1 (顶部)	顶层安装和信号布线

表 12-5. 4 层 PCB : 层利用情况 (续)

层编号	注释
覆铜 2	接地回路平面
覆铜 3	电源布线
覆铜 4 (底部)	底层安装和信号布线

表 12-6. AM261x ZFG 封装 , 4 层 PCB : 受控阻抗规划选项

层编号	参考层编号	结构名称 ⁽¹⁾	布线宽度 (mil)	迹线分离 (mil)	目标阻抗 (Ω)	计算阻抗 (Ω)	注释
L1	L2	涂层微带	4.000	3.900	50.000	49.640	
L1	L2	边缘耦合涂层微带	4.200	5.800	90.000	93.700	L1 , USB 差分
L1	L2	边缘耦合涂层微带	4.000	7.700	100.000	99.840	
L1	L2	边缘耦合涂层微带	4.100	6.800	120.000	120.030	
L4	L3	涂层微带	5	8.5	50.000	47.400	
L4	L3	边缘耦合涂层微带	4.200	5.000	90.000	89.830	
L4	L3	边缘耦合涂层微带	4.000	7.700	100.000	99.840	
L4	L3	边缘耦合涂层微带	4.100	6.800	120.000	120.030	

表 12-7. AM261x ZNC 封装，4 层 PCB：受控阻抗规划选项

层编号	参考层编号	结构名称 ⁽¹⁾	布线宽度 (mil)	迹线分离 (mil)	目标阻抗 (Ω)	计算阻抗 (Ω)	注释
L1	L2	涂层微带	3.200	3.300	50.000	52.960	
L1	L2	边缘耦合涂层微带	4.200	5.800	90.000	93.700	L1, USB 差分
L1	L2	边缘耦合涂层微带	4.000	7.700	100.000	99.840	
L1	L2	边缘耦合涂层微带	4.100	6.800	120.000	120.030	
L4	L3	涂层微带	3.500	6.650	50.000	49.980	
L4	L3	边缘耦合涂层微带	4.200	5.000	90.000	89.830	
L4	L3	边缘耦合涂层微带	4.000	7.700	100.000	99.840	
L4	L3	边缘耦合涂层微带	4.100	6.800	120.000	120.030	

(1) 使用 Polar 2D 场求解器，针对给定的覆铜和电介质厚度、宽度和耗散常数计算所有阻抗。

13 过孔

AM26x EVM 展示了 BGA 扇出和整体板布线的过孔结构的不同示例。所有 AM26x EVM 都使用 PTH 过孔构造。

表 13-1. AM26x EVM 过孔类型

EVM	过孔类型	过孔直径 (mil)	过孔钻孔 (mil)
AM263x LaunchPad	PTH	18.000	8.000
AM263Px LaunchPad	PTH	18.000	8.000
AM261x LaunchPad	PTH	18.000	8.000
AM263x controlCARD	PTH	18.000	8.000
AM263Px controlCARD	PTH	18.000	8.000
AM261x controlSOM	PTH	18.000	8.000

14 BGA 电源扇出和去耦放置

45nm CMOS 技术可实现更快的内核速率和 SRAM 时钟速率，以及适用于 LVCMOS I/O 缓冲器的更快的边沿速率。因此，与以前的 MCU 工艺节点相比，谨慎地布置电源和接地回路对于使用 AM263x、AM263Px 和 AM261x 设计实现更佳电源完整性、信号完整性和 EMI 性能至关重要。

TI 建议设计人员遵循 AM263x、AM263Px 和 AM261x EVM PCB 设计中实施的类似配电布局，以便在所有工作条件和 EMI 测试条件下实现良好的电源完整性结果。

AM263x controlCard EVM 代表了适用于 ZCZ 封装 AM26x 器件的经过高度优化和严格审查的配电布局。在特定于 ZCZ 的章节中引用了 controlCard 示例。对于非 ZCZ AM261x 器件，请参阅 ZFG/ZNC 特定章节。

表 14-1. 按器件封装划分的 BGA 属性段

BGA 属性	AM263x/AM263Px/AM261x (ZCZ)	AM261x (ZFG)	AM261x (ZNC)
接地回路	节 14.1.1	节 14.1.2	
1.2V 内核数字电源	节 14.2.1	节 14.2.2	不适用
3.3V 数字和模拟电源	节 14.3.1	节 14.3.2	不适用
1.8V 数字和模拟电源	节 14.4.1	节 14.4.2	不适用

14.1 接地回路

本节总结了 AM26x 器件上接地回路布线的主要元件。

14.1.1 接地回路 - ZCZ 封装 AM26x 器件

必须利用所有可用的接地回路 BGA，在 AM263x、AM263Px 或 AM261x 封装与连接的 PCB 之间建立尽可能更好的电气和热连接。从信号完整性、EMI/EMC 和热性能的角度来看，最大限度地提高 VSS BGA 的使用率至关重要。

除非设计中使用了单独的顶部封装散热器，否则 VSS BGA（以及作用较小的 VDDCORE）是 BGA 封装的唯一散热连接。为了实现所需的热性能，AM26x-ZCZ PCB 设计必须遵守以下散热过孔设计要求。

- BGA 中心至少有 49 个 VSS 过孔必须短接到 PCB 接地回路平面。但是，如果可能，为了获得最佳热性能，所有 VSS BGA 需要连接到 PCB 接地回路平面。
- 应在 BGA 正下方尽可能多的层上使用实心接地回路平面。
- 对于 VSS BGA 焊盘连接，应在顶部或底部安装层上使用实心接地回路或尽可能宽的引线。
- VSS 过孔钻孔应使用尽可能大的钻孔直径。这将充分增加过孔的表面积，从而提供最低的热阻。
- 如有可能，需要使用导热材料填充 VSS 过孔。

所有这些散热过孔要求必须与设计所需的功率和信号扇出保持平衡。

AM26x 器件包含模拟和数字接地回路引脚。模拟和数字接地回路引脚需要短接至 PCB 上的一组公共接地回路平面，以实现最佳的噪声和 EMI 性能，因为这会为所有返回电流创建尽可能低的阻抗路径。TI 不建议将这两条返回路径分开，因为这通常会导致数字和模拟信号路径的返回路径性能降低。




图 14-1. AM263x controlCARD 摘录 - AM263x BGA 第 1 层和第 2 层下的接地回路过孔




图 14-2. AM263x controlCARD 摘录 - AM263x BGA 第 10 层下的接地回路过孔

14.1.2 接地回路 - ZNC 和 ZFG 封装 AM261x 器件

必须利用所有可用的接地回路 BGA，在 AM261x 封装与连接的 PCB 之间建立尽可能更好的电气和热连接。从信号完整性、EMI/EMC 和热性能的角度来看，最大限度地提高 VSS BGA 的使用率至关重要。

除非设计中使用了单独的顶部封装散热器，否则 VSS BGA (以及较小程度上的 VDDCORE) 是 BGA 封装的唯一散热连接。为了实现所需的热性能，AM261x PCB 设计必须遵守以下散热孔设计要求。

- BGA 中心至少有 60 个 VSS 过孔 (ZNC) 或 49 个 VSS 过孔 (ZFG) 必须短接到 PCB 接地回路平面。但是，如果可能，为了获得最佳热性能，所有 VSS BGA 应连接到 PCB 接地回路平面
- 应在 BGA 正下方尽可能多的层上使用实心接地回路平面。
- 对于 VSS BGA 焊盘连接，应在顶部或底部安装层上使用实心接地回路或尽可能宽的引线。
- 为 VSS 钻孔时应使用尽可能大的钻孔直径。这将充分增加过孔的表面积，从而提供最低的热阻。
- 如有可能，需要使用导热材料填充 VSS 过孔。

所有这些散热过孔要求必须与设计所需的功率和信号扇出保持平衡。

AM261x 器件包含模拟和数字接地回路引脚。模拟和数字接地回路引脚需要短接至 PCB 上的一组公共接地回路平面，以实现最佳的噪声和 EMI 性能，因为这会为所有返回电流创建尽可能低的阻抗路径。TI 不建议将这两条返回路径分开，因为这通常会导致数字和模拟信号路径的返回路径性能降低。




图 14-3. AM261x ZFG 布线研究 - 第 1 层上的接地回路过孔




图 14-4. AM261x ZNC 布线研究 - 第 1 层上的接地回路过孔

14.2 1.2V 内核数字电源

本节总结了 AM26x 器件的 1.2V 内核数字电源布线的主要元件。

14.2.1 1.2V 内核数字电源主要布局注意事项 - ZCZ

对于 AM26x ZCZ 封装器件，探索了 AM263x controlCARD EVM (TMDSCNCD263) 的 1.2V 内核数字电源布线，该布线从 1.2V 降压转换器 (TPS62913RPUR, U65) 开始，经由电路板电源平面，并终止于 BGA 大容量和每引脚去耦电容器阵列。

- AM263x、AM263Px 或 AM261x 须与 1.2V 内核数字稳压器并置，以实现从稳压器到 BGA 电源引脚的更小 IR 压降。
- 须对于所有电源和接地回路过孔扇出使用 15 mil 宽的走线。
- 须使用具有紧密耦合接地回路参考平面的专用电源层，以便实现出色的瞬态性能和 EMI 耦合。
- 须使用宽电源平面进入 BGA 1.2V 电源引脚区域的中心，以实现更小的 IR 压降和出色的瞬态性能。
- 采用较大封装、较低频率的大容量电容须放置在 BGA 附近，过孔应直接连接到电源平面路径。
- 采用较小封装、较高频率的去耦电容须直接放置在 BGA 扇出过孔上，并以尽可能小的狗骨配置连接到电源和接地回路过孔。




图 14-5. AM263x controlCARD 摘录 - 1.2V 内核电源输出、电源平面过孔和 BGA 过孔




图 14-6. AM263x controlCARD 摘录 - 1.2V 内核电源平面，第 5 层




图 14-7. AM263x controlCARD 摘录 - 1.2V 内核电源去耦安装，第 10 层




图 14-8. AM263x controlCARD 摘录 - 1.2V 内核电源去耦安装，第 10 层

14.2.2 1.2V 内核数字电源主要布局注意事项 - ZFG

对于 AM261x ZFG 封装器件，探索了 AM261x LaunchPad EVM (LP-AM261) 的 1.2V 核心数字电源布线 - 从 PMIC (TPS650366) 的 1.2V 降压输出，经由电路板电源平面，并终止于 BGA 大容量和每引脚去耦电容器阵列。本节最后还探讨了 4 层 PCB 布局。

- AM261x (ZFG) 必须与 1.2V 内核数字稳压器并置，以实现从稳压器/PMIC 到 BGA 电源引脚的更小 IR 压降。
- 必须对所有电源和接地回路过孔扇出使用宽 10mil 的迹线。
- 须使用具有紧密耦合接地回路参考平面的专用电源层，以便实现出色的瞬态性能和 EMI 耦合
- 须使用宽电源平面进入 BGA 1.2V 电源引脚区域的中心，以实现更小的 IR 压降和出色的瞬态性能
- 采用较大封装、较低频率的大容量电容须放置在 BGA 附近，过孔应直接连接到电源平面路径
- 采用较小封装、较高频率的去耦电容须直接放置在 BGA 扇出过孔上，并以尽可能小的狗骨配置连接到电源和接地回路过孔

下图详细说明了从源到 AM261x LaunchPad EVM (LP-AM261) 上 AM261x 器件的 1.2V 内核数字电源流。




图 14-9. AM261x LaunchPad 摘录 - 1.2V 内核电源输出、电源平面过孔和 BGA 过孔




图 14-10. AM261x LaunchPad 摘录 - 1.2V 内核电源平面, 第 4 层




图 14-11. AM261x LaunchPad 摘录 - 1.2V 内核电源去耦安装，第 6 层

用于 4 层 PCB 的 1.2V 内核数字电源流正在研究中，以便将来修订本文档。




图 14-13. AM263x controlCARD 摘录 - 3.3V 数字 I/O 和模拟 I/O BGA 引脚排列和稳压器输出




图 14-14. AM263x controlCARD 摘录 - 常见的 3.3V 平面转换过孔




图 14-15. AM263x controlCARD 摘录 - 第 6 层上的 3.3V 数字和模拟平面




图 14-16. AM263x controlCARD - 3.3V 数字和模拟电源去耦安装，第 10 层

14.3.2 3.3V I/O 电源主要布局注意事项 - ZFG

使用 AM261x LaunchPad EVM (LP-AM261) 探索 AM261x ZFG 器件上的 3.3V 电源系统，从 PMIC (TPS650366) 的 3.3V 降压输出，经由电路板电源平面，并终止于 BGA 大容量和每引脚去耦电容器阵列。PMIC 3.3V 降压输出为所有 AM261x 数字 I/O、模拟 I/O 和其余 LaunchPad 负载供电。这在所有 3.3V 数字电平 I/O 共用一个公共电源的大多数设计中很常见。本地 AM261x 3.3V 模拟电源网的额外滤波是通过铁氧体磁珠 FB2 和相关电容器的 LC 滤波器完成的。这用于创建一个低 IR 压降低通滤波器，该滤波器将衰减 PMIC 降压输出的高频开关谐波。

- 需要对所有电源和接地回路过孔扇出使用宽 10mil 的走线。
- 3.3V I/O 电源往往在系统中的多个器件之间共享，建议在 PCB 上使用非常宽电源平面进行布线，以最大限度地减少所有元件（包括 AM261x SoC）的 IR 压降。
- 需要使用紧密耦合的相邻接地回路参考平面，以实现最佳的瞬态性能和 EMI 耦合。
- 需要使用覆盖 BGA 3.3V 电源引脚区域的宽电源平面入口，以实现更小的 IR 压降和最佳的瞬态性能。
- 采用较大封装、较低频率的大容量电容需放置在 MCU BGA 附近，过孔需直接连接到电源平面路径。
- 采用较小封装、较高频率的去耦电容需要直接放置在 BGA 扇出过孔上，并以尽可能小的狗骨配置连接到电源和接地回路过孔。




图 14-17. AM261x LaunchPad 摘录 - 第 3 层和第 4 层上的 3.3V 数字和模拟电源平面




图 14-18. AM261x LaunchPad 摘录 - 3.3V 数字 I/O BGA 引脚排列和 PMIC 输出




图 14-19. AM261x LaunchPad 摘录 - 3.3V 模拟 IO BGA 引脚排列




图 14-20. AM261x LaunchPad 摘录 - 第 3 层上的 3.3V 数字电源




图 14-21. AM261x LaunchPad 摘录 - 3.3V 数字电源去耦安装, 第 6 层

用于 4 层 PCB 的 1.2V 内核数字电源流正在研究中，未来可能会出现在本文档的修订版本中。

14.4 1.8V 数字和模拟电源

本节总结了 AM26x MCU 器件的 1.8V 数字 I/O 和模拟 I/O 电源布线的主要元件。两个 1.8V 电源网均由片上 LDO 生成，而片上 LDO 又由 PCB 上的 3.3V 数字或 3.3V 模拟电源网供电。

14.4.1 1.8V 主要布局注意事项 - ZCZ

对于 ZCZ 封装器件、以 AM263x controlCARD EVM 为例进行探讨。本地 AM263x 1.8V PLL 电源网的额外滤波是通过铁氧体磁珠 FL12 和相关电容器的 LC 滤波器完成的。这用于创建一个额外的低 IR 压降低通滤波器，该滤波器将衰减 1.8V LDO 模拟输出上存在的任何高频噪声。

- 需要针对所有电源和接地回路过孔扇出使用至少 15mil 的宽引线。
- 1.8V 数字和模拟电压由片上 LDO 生成，因此已高度本地化为 BGA 引脚排列。
- 需要使用紧密耦合的相邻接地回路参考平面，以实现最佳的瞬态性能和 EMI 耦合。
- 需要使用更小的电源平面或更宽的迹线，以实现跨相关 BGA 引脚的更小 IR 压降和更佳瞬态布线。
- 采用较小封装、较高频率的去耦电容需要直接放置在 BGA 扇出过孔上，并以尽可能小的狗骨配置连接到电源和接地回路过孔。




图 14-22. AM263x controlCARD 摘录 - 1.8V 数字电源过孔扇出和平面布线第 6 层




图 14-23. AM263x controlCARD 摘录 - 第 10 层上的 1.8V 数字电源去耦




图 14-24. AM263x controlCARD 摘录 - 1.8V 模拟电源过孔扇出和平面布线第 6 层

备注

图 2-13 展示了 FL12 滤波器输出和 BGA 焊盘之间的不能接受的布线示例。FL12 滤波器的输出需要布线为宽引线或小平面，而不是像 controlCARD EVM 的该初始版本那样采用较小的引线。




图 14-25. AM263x controlCARD 摘录 - 第 10 层上的 1.8V 模拟电源去耦

14.4.2 1.8V 主要布局注意事项 - ZFG

使用 AM261x LaunchPad EVM (LP-AM261) 探索 AM261x ZFG 器件上的 1.8V 电源网。本地 AM261x 1.8V PLL 电源网的额外滤波是通过铁氧体磁珠 FB3 和相关电容器的 LC 滤波器完成的。这用于创建一个额外的低 IR 压降低通滤波器，该滤波器将衰减 1.8V LDO 模拟输出上存在的任何高频噪声。

- 需要对所有电源和接地回路过孔扇出使用宽 10mil 的走线。
- 1.8V 数字和模拟电压由片上 LDO 生成，因此已高度本地化为 BGA 引脚排列。
- 需要使用紧密耦合的相邻接地回路参考平面，以实现最佳的瞬态性能和 EMI 耦合。
- 需要使用更小的电源平面或更宽的走线，以实现跨相关 BGA 引脚的更小 IR 压降和更佳瞬态布线。
- 采用较小封装、较高频率的去耦电容需要直接放置在 BGA 扇出过孔上，并以尽可能小的狗骨配置连接到电源和接地回路过孔。




图 14-26. AM261x LaunchPad 摘录 - 1.8V 数字电源过孔扇出和平面布线，第 3 层




图 14-27. AM261x LaunchPad 摘录 - 第 6 层上的 1.8V 数字电源去耦

15 总结

在任何基于 AM26x 的 PCB 系统的设计阶段都必须遵循本文档中概述的指导方针。通过严格遵守要求，工程师可以预期他们的 PCB 系统开箱即用，运行正常，并避免进行多轮原型设计。

基于 AM26x 的定制 PCB 完成制造和组装过程后，工程师应参考“[AM26x 定制 PCB 系统入门指南](#)”进行 PCB 的初始启动和验证。

16 参考资料

AM263x

器件文档

1. 德州仪器 (TI), [AM263x Sitara™ 微控制器](#), 数据表
2. 德州仪器 (TI), [AM263x Sitara™ 微控制器技术参考手册](#), 技术参考手册
3. 德州仪器 (TI), [AM263x Sitara™ 微控制器技术参考手册附录](#), 寄存器附录

EVM 文档

1. 德州仪器 (TI), [LP-AM263](#), AM263x LaunchPad EVM
2. 德州仪器 (TI), [TMDSCNCD263](#), AM263x controlCARD EVM

软件开发

1. 德州仪器 (TI), [MCU-PLUS-SDK-AM263X](#), AM263x MCU 软件开发套件

AM263Px

器件文档

1. 德州仪器 (TI), [AM263Px Sitara™ 微控制器](#), 数据表
2. 德州仪器 (TI), [AM263Px Sitara™ 微控制器技术参考手册](#), 技术参考手册
3. 德州仪器 (TI), [AM263Px Sitara™ 微控制器技术参考手册附录](#), 寄存器附录

EVM 文档

1. 德州仪器 (TI), [LP-AM263P](#), AM263Px LaunchPad EVM
2. 德州仪器 (TI), [TMDSCNCD263P](#), AM263Px controlCard EVM

软件开发

1. 德州仪器 (TI), [MCU-PLUS-SDK-AM263PX](#), AM263Px MCU 软件开发套件

AM261x

器件文档

1. 德州仪器 (TI), [AM261x Sitara™ 微处理器](#) 数据表
2. 德州仪器 (TI), [AM261x Sitara 微控制器技术参考手册](#), 技术参考手册
3. 德州仪器 (TI), [AM261x Sitara 微控制器寄存器附录](#), 寄存器附录

EVM 文档

1. 德州仪器 (TI), [LP-AM261](#), AM261x LaunchPad EVM
2. 德州仪器 (TI), [AM261-SOM-EVM](#), AM261x controlSOM EVM

软件开发

1. 德州仪器 (TI), [MCU-PLUS-SDK-AM261X](#), AM261x MCU 软件开发套件

软件开发工具

1. 德州仪器 (TI), [系统配置工具 \(SYSCONFIG\)](#)

2. 德州仪器 (TI), [Code Composer Studio IDE](#)

通用硬件设计资源

1. MIPI 联盟, 调试和跟踪连接器建议, [MIPI 调试和跟踪连接器建议](#), 白色适配器
2. 德州仪器 (TI), [JTAG 连接器和引脚排列](#), 网页
3. 德州仪器 (TI), [Sitara MCU 散热设计](#), 应用笔记
4. 德州仪器 (TI), [高速接口布局指南](#), 应用笔记

17 修订历史记录

注: 以前版本的页码可能与当前版本的页码不同

Changes from Revision B (November 2023) to Revision C (January 2025)	Page
• [集成 PMIC 电源解决方案] 添加了有关将 TPS650360 与 AM261x 配合使用的详细信息.....	10
• [电子保险丝电源] 更新了 AM261x 并添加了图以显示 VPP 的片上电源。.....	22
• [复位] 添加了 AM261x 信息和 PMIC 特定的复位逻辑信息。.....	26
• [SOP 信号实现] 添加了 AM261x 封装数据.....	29
• [ROM OSPI/QSPI 引导要求] 添加了 AM261x 信息和链接。.....	35
• [JTAG 仿真器和跟踪] 添加 AM261x 信息、MIPI-60 的附加 EVM 信息。.....	36
• [USB] 添加了一个新章节, 用于介绍 AM261x。.....	37
• [布线长度匹配] 添加了新章节.....	41
• [层堆叠] 添加了适用于 AM261x LaunchPad 的层堆叠和适用于 AM261x-ZFG/ZNC 封装尺寸的 4 层堆叠。...	43
• [过孔] 删除了有关焊盘中过孔结构的错误信息。.....	48
• [过孔] 添加了 AM261x EVM 信息。.....	48
• [BGA 电源扇出和去耦放置] 添加了 AM261x 封装信息。.....	48

Changes from Revision A (June 2023) to Revision B (November 2023)	Page
• [摘要] 通篇添加了 AM263Px。.....	1
• [简介] 添加了显示基于 PMIC 的电源设计选项的示例系统方框图。.....	3
• [集成 PMIC 电源解决方案] 更新为参考 TMDSCNCD263P PMIC 解决方案.....	10
• [电源去耦和滤波] 添加了 AM263Px 传感器封装上的 ADC_VREFHI_G3 和 ADC_VREFLO_G3 原理图示例。.....	11
• [电子保险丝电源] 更新后包含 AM263Px 在内部提供 VPP.....	22
• [SOP 信号实现] 添加了 AM263P 引导模式.....	29
• [OSPI/QSPI 存储器实现] 添加了 AM263Px 和 OSPI 信息.....	31
• [模拟外设] 新增了“模拟外设”一节.....	42

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
版权所有 © 2025，德州仪器 (TI) 公司