

## Application Note

## 使用 TCA39306 I2C、I3C 电平转换器时的 passFET 挂起时间



Tyler Townsend

## 摘要

本应用手册探讨了与 passFET 相关的挂起时间以及挂起时间对 I2C 系统的影响。

## 内容

1 引言.....	2
2 TCA39306 电平转换示例.....	2
2.1 什么是挂起时间效应？为什么会出现挂起时间？.....	3
2.2 I2C 系统中挂起时间的影响.....	7
3 总结.....	8
4 参考资料.....	8

## 商标

所有商标均为其各自所有者的财产。

## 1 引言

I2C 总线通常使用某种基于 passFET 的设计来实现 I2C 总线上的电平转换。这种设计可以采用 I2C 控制开关 (如 TCA9548A) 或 I2C 电压转换器 (PCA9306 或 TCA39306) 的形式。I2C 控制开关可用于控制系统中的总线电容, 或处理具有相同 I2C 地址的多个目标。I2C 电压转换器可用于两个电源轨之间的电压转换。这些 I2C 器件通常使用定义为 passFET 的内部开关。passFET 为 I2C 总线切换和电平转换提供了低成本的简单设计, 但也会带来短时挂起效应, 即本应用手册中定义的 passFET 挂起时间。

## 2 TCA39306 电平转换示例

图 2-1 是一种在 I<sup>2</sup>C 控制器和 I<sup>2</sup>C 目标器件之间使用 TCA39306 I3C 电平转换器的电压转换应用。TCA39306 是无源器件, 向后兼容 I<sup>2</sup>C。




图 2-1. 使用 TCA39306 电平转换器的电压转换示例

该示例的电气设置如下：

$$R_{PU} = 10k\Omega$$

$$V_{CC1} = 3.3V$$

$$V_{CC2} = 5.0V$$

TCA39306 设置为电平转换模式。TCA39306 EN 和 VREF2 引脚已短接在一起 (EN 和 VREF2 引脚连接表示为 EN+REF2)。这实际上会形成一个类似二极管的结构, 将 V<sub>EN+REF2</sub> 电压设置为：

$$V_{EN+REF2} = 3.3V + V_{TH} \quad (1)$$

其中, V<sub>TH</sub> 是室温下大约 0.6V 的 passFET 阈值电压。在电平转换器中, 将 SCL1 连接到 SCL2 并将 SDA1 连接到 SDA2 的每个 FET 的栅极会偏置到该 V<sub>EN+REF2</sub> 电压。因此, 每个 passFET 栅极电压会调整为：

$$V_{GATE} = 3.3V + V_{TH} \quad (2)$$

源极电压是上拉电阻器连接引起的电源电压, V<sub>SOURCE</sub> = 3.3V。

$$V_{GS} = 3.3V + V_{TH} - 3.3V = V_{TH} \quad (3)$$

由于 V<sub>GS</sub> = V<sub>TH</sub>, passFET 位于截止区域的边缘。当控制器拉至 V<sub>OL</sub> = 0.4V 的逻辑低电平时, 源极电压等于开漏驱动器的 V<sub>OL</sub>。V<sub>SOURCE</sub> = V<sub>OL</sub> = 0.4V。因此, 栅源电压变为：

$$V_{GS} = V_{GATE} - V_{SOURCE} = 3.9V - 0.4V = 3.5V > V_{TH} = 0.6V \quad (4)$$

passFET 充当线性工作区域中的开关，并且由于 3.5V 远高于阈值电压，因此会强导通。电流从两个电源轨  $V_{CC1}$  和  $V_{CC2}$  流经上拉电阻器，再经由控制器的开漏驱动器流向 GND，如图 2-2 所示。




图 2-2. 控制器将 SDA 拉至低电平

当控制器释放总线时，SDA 通过上拉电阻器上升回  $V_{CC1}$ 。  $V_{GS}$  会降低，并且 passFET 进入类似于高阻抗状态的截止区域。由于 passFET 漏极和源极端子是可互换的，因此目标器件可以将 SDA 总线拉低。在图 2-3 中，目标器件将 SDA 拉至低电平 ( $V_{OL} = 0.4V$ )。一旦  $V_{GS}$  超过  $V_{TH} = 0.6V$ ，内部 passFET 就会导通，电流会从两个电源通过开漏驱动器流向 GND，类似于控制器在第一个示例中被拉低的情况。




图 2-3. 目标器件将 SDA 拉至低电平

passFET 的简单设计可实现无缝双向电平转换。TCA39306 可实现两个电源轨之间的 I2C 电平转换。在逻辑低电平状态下，控制器和目标器件都会检测到  $V_{OL} = 0.4V$ 。在逻辑高电平状态下，由于 passFET 在 TCA39306 内部产生分离，控制器会检测到 3.3V 电压，而目标器件会检测到 5.0V 电压。

## 2.1 什么是挂起时间效应？为什么会出现挂起时间？

本应用手册将挂起时间效应定义为 I2C 总线在从高电平到低电平的总线转换期间完全拉至  $V_{OL}$  之前处于空闲状态（即挂起）的时间长度（通常以纳秒为单位）。如果转换率足够快，则可能会在上升沿发生这种情况。产生这种效应的部分原因在于 passFET 的漏源电阻发生变化，但更直接的原因是 I2C 总线上的寄生电容。图 2-4 展示了与之前使用 TCA39306 相同的示例电路，但这次加入了寄生总线电容  $C_{BUS1}$  和  $C_{BUS2}$ 。




图 2-4. 使用 TCA39306 且包含寄生总线电容

如果目标器件将 SDA 拉至低电平， $C_{BUS2}$  的电压（即 passFET 漏极或源极的电压）可以拉至  $V_{OL}$ ，如图 2-5 所示。




图 2-5. SDA2 被拉至  $V_{OL}$  且  $C_{BUS2}$  充电至 5.0V

I2C 标准中定义的输出低电压  $V_{OL}$  指定了  $V_{OL} = 0.4V$  时的最小低电平输出电流  $> 3mA$ 。本例中假设  $V_{OL}$  接近 GND，因为开漏驱动器的电阻非常小。

当目标器件拉低至接近  $V_{OL}$  时，源极电压可能会降低，从而导致  $V_{GS}$  增加并快速超过 passFET 的阈值电压。这会将 passFET 置于低阻抗状态，将 SDA1 连接到 SDA2。然后目标器件可以检测到  $C_{BUS1}$  上的电荷，如图 2-6 所示。






图 2-8.  $V_{CC1} = 3.3V$ 、 $V_{CC2} = 5.0V$ 、 $C_{BUS1} = C_{BUS2} = 100pF$ 、目标器件侧 (SDA2) 拉至低电平

该测试中测得的挂起时间为 7.85ns。通过调整前面列出的四个参数，可以延长总线挂起的时间：寄生总线电容、电源电平、驱动侧和驱动强度。由于无法在内部更改驱动强度，因此本应用手册并未探讨驱动强度。

将驱动侧更改为控制器侧 (SDA1) 时，挂起时间会增加到约 36.25ns，如图 2-9 所示。




图 2-9.  $V_{CC1} = 3.3V$ 、 $V_{CC2} = 5.0V$ 、 $C_{BUS1} = C_{BUS2} = 100pF$ 、控制器侧 (SDA1) 拉至低电平

回顾图 2-6 中的设置，目标器件的总线电容  $C_{BUS2}$  会充电至 5.0V，而控制器的总线电容  $C_{BUS1}$  会充电至 3.3V。挂起时间的增加导致目标器件侧拉低与控制侧拉低之间的时间差为 7.85ns 至 36.25ns。拉低控制侧会导致更长的挂起时间，因为在 passFET 的另一端存在电压更大的电容器。在 passFET 导通后，控制器会突然检测到这个 5.0V 电容器，其中电荷开始流动。目标器件侧拉低会更快，因为 5.0V 电容器会首先放电，而控制侧的一个 3.3V 电容器会第二个放电。

当寄生总线电容变大时，挂起时间会增加。这是因为较大的电容器就像容量较大的电池，能够储存更多的电荷。考虑  $C_{BUS1} = 100pF$  且  $C_{BUS2} = 400pF$  的情况，重新排列以下电压与电容的公式。

$$C = \frac{Q}{V} \quad (5)$$

$$V = \frac{Q}{C} \quad (6)$$

如果电容保持不变，则电压的增加也意味着电容器上的电荷  $Q$  会增加。因此，

与充电至 5V 的 100pF 电容器相比，充电至 5V 的 400pF 电容器所存储的电荷更多。虽然两个电容器表现出相同的电压，但 400pF 寄生电容器具有更大的电荷储存容量。因此，当控制侧 (SDA1) 被拉至低电平时，由于 passFET 目标器件侧 (SDA2) 的 400pF 寄生电容上存储了更多的电荷，因此可能会存在更长的挂起时间。这会使得总线在 SDA 达到  $V_{OL}$  之前保持更长的时间。图 2-10 展示了这一效应。




图 2-10.  $V_{CC1} = 3.3V$ 、 $V_{CC2} = 5.0V$ 、 $C_{BUS1} = 100pF$ 、 $C_{BUS2} = 400pF$ 、控制器侧 (SDA1) 拉至低电平

挂起时间增加到 85.45ns，超过了图 2-9 中的两倍。当  $V_{CC2}$  的电源电压增加到 6.0V 时，挂起时间会更长。电势的增加会导致  $C_{BUS2}$  上的总电荷增加。图 2-11 展示了因  $V_{CC2}$  上的电源电压增大而导致的挂起时间延长。




图 2-11.  $V_{CC1} = 3.3V$ 、 $V_{CC2} = 6.0V$ 、 $C_{BUS1} = 100pF$ 、 $C_{BUS2} = 400pF$ 、控制器侧 (SDA1) 拉至低电平

## 2.2 I2C 系统中挂起时间的影响

为什么挂起时间很重要？

挂起时间很重要，因为它是每个采用 passFET 架构的 I2C 系统的固有特性。请注意，尽管挂起时间存在延迟，但对 I2C 系统的影响相对较小，通常是无害的。passFET 广泛用于各种集成电路中，从通用 I2C 多路复用器到常见的电平转换器。一般来说，挂起时间对 I2C 系统的信号完整性几乎不会造成威胁。I2C 应用中的 passFET 结构能够为 I2C 通信生成准确的数据，甚至在更高速度（例如快速+ 模式（0MHz 至 1MHz））下也能正常工作。

即使在本应用手册的最差情况下，测得的挂起时间也为 111.85ns。发送 I2C 地址 0x74 的波形如下所示。




图 2-12. 挂起时间不明显

在这种情况下，挂起时间对使用 [TCA39306](#) 的 I2C 应用并不构成威胁。地址 `0x74` 仍可以正常发送而没有数据损坏，同时电平也能正常地从 1.8V 转换到 3.3V。

### 3 总结

使用 passFET 会导致产生挂起时间，这是所有采用无源 CMOS 电平转换的应用中都普遍存在的现象。I2C 电平转换器（如 [TCA39306](#) 和 [PCA9306](#)）或 I2C CMOS 开关（如 [TCA9548A](#)）都表现出该行为。这两种器件都可能对 I2C 总线产生这种影响，但由于时间间隔短，通常不太可能导致数据干扰。

### 4 参考资料

- 德州仪器 (TI), [TCA39306 双路双向 I2C 总线和 SMBus 电压电平转换器](#), 数据表。
- 德州仪器 (TI), [PCA9306 双路双向 I2C 总线和 SMBus 电压电平转换器](#), 数据表。
- 德州仪器 (TI), [TCA9548A 具有复位功能的低电压 8 通道 I2C 开关](#), 数据表。

## 重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265  
Copyright © 2024，德州仪器 (TI) 公司