

连接 ADC12DJ3200EVMCVAL 与 Alpha Data Xilinx® Kintex Ultrascale 航空级开发套件



Jim Seton

摘要

本用户指南介绍了将德州仪器 (TI) ADC12DJ3200EVMCVAL 与 Alpha Data ADA-SDEV-Kit1&2 开发板连接的功能、硬件、操作和软件说明，该开发板包含 XQRKU060，这是一个航空级 Xilinx® Kintex® UltraScale™ 现场可编程门阵列 (FPGA)。

内容

1 商标.....	2
2 引言.....	3
3 功能.....	3
4 所需硬件.....	4
4.1 AlphaData ADA-SDEV-KIT1&2®	4
4.2 TI ADC12DJ3200CVAL 评估模块.....	4
4.3 测试设备.....	4
5 所需软件.....	5
5.1 HSDC Pro GUI.....	5
5.2 ADC12DJ3200EVM-CVAL GUI.....	6
6 硬件设置.....	7
7 Alpha-Data ADC12DJ3200EVMCVAL 启动说明.....	11
7.1 配置 ADC EVM.....	11
7.2 对 ADC12DJ3200EVM SYNC 进行手动操作.....	13
7.3 使用 High-Speed Data Converter Pro GUI 查看捕获的数据.....	21
8 修订历史记录.....	24

插图清单

图 5-1. 所需的文件结构.....	6
图 6-1. ADC12DJ3200EVM 电路板.....	7
图 6-2. 输出电源线连接.....	8
图 6-3. JTAG 和 USB 电缆连接.....	9
图 6-4. Alpha Data 电路板电源开关.....	9
图 6-5. Alpha Data 电路板与 ADC12DJ3200 CVAL EVM 连接设置.....	10
图 7-1. ADC12DJ3200EVM-CVAL GUI.....	11
图 7-2. “Low Level View” 选项卡.....	12
图 7-3. “JESD204B” 选项卡.....	13
图 7-4. 使用软件设置 ADC SYNC.....	14
图 7-5. ADC 内部 SYNC 现已设为低电平.....	15
图 7-6. Vivado® 主菜单.....	16
图 7-7. 打开目标.....	17
图 7-8. 自动连接.....	17
图 7-9. 选择器件.....	18
图 7-10. 导航至位文件位置.....	18
图 7-11. 使用位文件对器件进行编程.....	19
图 7-12. 将 ADC SYNC 设置为高电平.....	20
图 7-13. HSDC PRO GUI.....	21

图 7-14. 输入 ADC 采样率.....	22
图 7-15. ILA Analyser.....	23
图 7-16. HSDC Pro 捕获的数据.....	24

1 商标

UltraScale™ is a trademark of Xilinx Incorporated.

Xilinx®, 航空级 Xilinx®, and Kintex®Vivado®AlphaData ADA-SDEV-KIT1&2® are registered trademarks of Xilinx Incorporated.

Microsoft® and Windows® are registered trademarks of Microsoft Corporation.

所有商标均为其各自所有者的财产。

2 引言

此设计旨在使用 JMODE0 连接 Alpha Data 系统开发套件 (SDEV) 与 ADC12DJ3200EVMCVAL。此设计使用定制的 TI JESD204B IP，该 IP 同时实施 JESD204B Base IP 和 JESD204B PHY IP，以在单器件模式下以 6.2 GSPS 的速率从 ADC12DJ3200QML-SP 器件获取 JESD204B 数据，数据通道速率为 12.4 Gbps。该参考设计实现了一个传输层，以便从 8 个通道收集 40 个样片（如数据表的 JMODE0 表中所述）。使用 Xilinx Internal Logic Analyzer (ILA) 工具捕获样片并传送到 PC，然后可以使用 TI *High-Speed Data Converter Pro GUI* 显示结果。

3 功能

AlphaData SDEV 具有标准 FMC+ 连接器，可在此板和 TI JESD204B ADC12DJ3200CEVMCVAL 之间提供接口。对于通信，AlphaData SDEV 使用 JTAG 通过主机 PC 采集和接收数据。借助行业标准 JTAG 连接器则可使用 Xilinx 的设计工具 Vivado® 设计套件来配置 FPGA。为此集成设计的固件仅在 6.2 GSPS 单 ADC 条件下支持 JMODE0。未来的固件将支持此 ADC 的所有模式。

4 所需硬件

4.1 AlphaData ADA-SDEV-KIT1&2®

ADA-SDEV-KIT1&2 包括 ADM-SDEV-BASE/XCKU060-AD01360 评估板，其中包含 Xilinx XQRKU060-CNA1509 FPGA 和 ADM-SDEV-CFG1-AD01361 USB 接口板。有关这些电路板的更多信息，请参阅 [AlphaData](#) 网站。

4.2 TI ADC12DJ3200CVAL 评估模块

[ADC12DJ3200EVMCVAL](#) 包含航天级 [ADC12DJ3200QML-SP](#)，它可以作为 6.4 GSPS 单 12 位 ADC 或 3.2 GSPS 双 12 位 ADC 运行。有关此电路板和 ADC 的更多信息，请参阅 [ADC12DJ3200EVMCVAL](#) 和 [ADC12DJ3200QML-SP](#) 产品页面。

4.3 测试设备

- 低噪声射频信号发生器。建议：
 - HP 8644B，Rohde & Schwarz SMA100A 或等效器件
- 用于所需模拟输入的带通滤波器。建议：
 - Trilithic 5VH 系列可调 BPF、K&L BT 系列可调 BPF、TTE KC6 或 KC7 系列固定 BPF
- 信号路径电缆，SMA 或 BNC，带 BNC-SMA 适配器
- 5VDC 3A 电源
- Corsair CX 650 电源或等效电源

5 所需软件

5.1 HSDC Pro GUI

将最新版本的 HSDC Pro GUI ([slwc107x.zip](#)) 下载到主机 PC 中的本地目录。该软件包可在 TI 网站上找到，方法是在 [www.ti.com](#) 的搜索参数窗口中输入“HIGH SPEED DATA CONVERTER PRO GUI INSTALLER”。

解压软件包会生成一个名为 *High Speed Data Converter Pro - Installer vx.xx.exe* 的文件夹，其中 *x.xx* 是版本号。运行此程序即可开始安装。

在安装过程中，按照屏幕上的说明进行操作。

备注

如果已安装较旧版本的 GUI，请确保先将其卸载然后再加载较新版本。

点击 **Install** (安装) 按钮。此时会打开一个新窗口。点击 **Next** (下一步) 按钮。

接受许可协议。点击 **Next** (下一步) 开始安装。安装完毕后，最后再点击一次 **Next** (下一步) 按钮。

至此完成安装。GUI 可执行文件和关联的文件将位于以下目录中。

```
C:\Program Files (x86)\Texas Instruments\High Speed Data Converter Pro
```

如果最新版本的 HSDC Pro GUI 目前不支持新的可用 TI 高速数据转换器 EVM 或 JESD204B 接口模式，用户可使用 *HSDCProv_xpdx_Patch_setup* 可执行文件 (可在 TI 网站的 [High-Speed Data Converter Pro \(HSDCP\)](#) 软件产品文件夹 (<http://www.ti.com.cn/tool/cn/dataconverterpro-sw>) 下获得) 将这些项添加到 GUI 器件列表中。下载补丁后，按照屏幕上的说明运行补丁。该软件会显示将要添加的文件。运行补丁后，打开 HSDC Pro，ADC 和 DAC 器件下拉选择框中会显示新的器件和模式。该补丁始终特定于核心 GUI 版本，并且不适用于未明确创建补丁的 GUI 版本。

5.1.1 Xilinx® Vivado® 设计套件

需要使用 Xilinx 的 Vivado 设计套件将固件加载到 FPGA 并从 FPGA 中提取捕获的数据。请参阅 [Xilinx.com](#) 上的 Vivado 设计套件：<https://www.xilinx.com/products/design-tools/vivado> 了解更多详情。支持此集成的最新版本是 Vivado 2019.1。

5.2 ADC12DJ3200EVM-CVAL GUI

本节提供了下载和开始使用 ADC12DJ3200EVM-CVAL GUI 的步骤。

1. 从 EVM 工具文件夹 (网址为 [ADC12DJ3200EVMCVAL](#)) 下载配置 GUI 软件。
2. 解压缩 .zip 文件
3. 运行可执行文件 (setup.exe) 并按照说明进行操作
4. 从同一位置下载名为 “Alpha_Data_ADC12DJ3200_Demo” 的压缩文件。该文件包含所需的 FPGA 位文件和 ADC GUI 配置文件
5. 将这些文件复制到以下新目录：“C:\AlphaData_ADC12DJ3200_Demo”。目录结构很关键，应该如 [图 5-1](#) 所示。

Name	Date modified	Type	Size
GUI Utility Version 1.0	5/7/2020 1:54 PM	File folder	
Waveform-Dumps	5/7/2020 1:54 PM	File folder	
alpha-data-GUI-config.cfg	10/11/2019 8:27 PM	CFG File	4 KB
alpha-data-samples.bit	4/24/2020 12:33 PM	BIT File	23,560 KB
alpha-data-samples.ltx	4/24/2020 12:36 PM	LTX File	466 KB
capture_new.txt	4/24/2020 3:32 PM	Text Document	1 KB
FMC-ADC12DJ3200-CVAL.bin	4/23/2019 1:53 PM	BIN File	1 KB
setup_new.txt	4/24/2020 2:34 PM	Text Document	3 KB
Xilinx-AlphaData-ADC12DJ3200QML-interop-video-pdf-version.pdf	5/7/2020 3:54 PM	Adobe Acrobat D...	1,446 KB

图 5-1. 所需的文件结构

6 硬件设置

本节提供了用于设置硬件的说明和图示。




图 6-1. ADC12DJ3200EVM 电路板

默认情况下，ADC12DJ3200EVM 上装有 FMC+ 接口 EEPROM。如果没有该部件，驱动 JESD204B SYNC 的 FPGA 组的 FMC3_VADJ 电压将设置为 0V，从而导致 SYNC 信号无法正常工作。手动设置 ADC SYNC 可以解决这个问题。U5 (来自 Microchip 的 24C65T-I/SM) 使用所提供的名为“FMC-ADC12DJ3200-CVAL.bin”的 .bin 文件进行编程。此 .bin 文件使用 Alpha Data 板上的 FMC+ 插槽所需的地址 0x53，并在上电后将 FMC3_VADJ 设置为 1.8V。如果正确安装了 EEPROM 并进行了编程，那么上电后，Alpha Data 板上的测试点 TP3 的电压应为 1.8V。

1. 将 Alpha Data 板与 ADC12DJ3200 CVAL EVM 连接在一起。使用 FMC+ 连接器 (J3) 连接 ADC EVM。
2. 将 CX 650 电源的输出电源线连接到 Alpha Data 板，如图 6-2 所示：



图 6-2. 输出电源线连接

3. 使用 JTAG 电缆连接 PC 和 USB 子板上的 JTAG 端口。

- 使用 USB 电缆连接 USB 子板和 PC，请参阅图 6-3。




图 6-3. JTAG 和 USB 电缆连接

- 使用 USB 电缆连接 ADC12DJ3200EVM (J31) 和 PC。将可提供至少 3A 电流的 5V 电源连接到 ADC12DJ3200EVM 上的 J37。TP12 (+5V) 和 TP13 (GND) 提供了另一种连接到 5V 的选项。
- 将射频模拟输入源连接到 ADC12DJ3200EVM 的 J2 (VINA)。本指南使用来自 TI TSW2700EVM 的 70 MHz 源 (在 0dBm 条件下)。
- 导通 Alpha Data 电路板。电源开关在电源输入电缆附近。



图 6-4. Alpha Data 电路板电源开关

8. 图 6-5 展示了此设置。



图 6-5. Alpha Data 电路板与 ADC12DJ3200 CVAL EVM 连接设置

7 Alpha-Data ADC12DJ3200EVMCVL 启动说明

本章介绍了如何对 ADC12DJ3200EVM 进行编程、对 FPGA 进行编程、设置 ADC12DJ3200EVM 以对 SYNC 进行手动操作、使用 FPGA 捕获数据，然后使用 HSDC Pro GUI 查看捕获的数据。

7.1 配置 ADC EVM

请按照以下步骤配置 ADC EVM。

1. 打开 ADC12DJ3200EVM-CVAL GUI，在“EVM”选项卡中选择“Fclk = 3100MHz”和“JMODE0”（相当于 6.2 GSPS ADC 采样率和 12.4Gbps 通道速率）。
2. 点击“Program Clocks and ADC”（编程时钟和 ADC）。在 ADC EVM 上，验证 PLL1 LCKD LED 是否打开。这将表明 LMK04828 PLL1 已锁定到板载 100 MHz VCXO。
3. 图 7-1 展示了 GUI。




图 7-1. ADC12DJ3200EVM-CVAL GUI

4. 默认情况下，ADC12DJ3200EVM 上装有 FMC+ 接口 EEPROM 并已进行编程。请转至第 7.2.1 节。如果使用没有此 EEPROM 的板，请执行以下步骤：
5. 转到 *Low Level View* 选项卡。
6. 在页面底部附近的 *Block* (代码块) 框中，点击下拉箭头并选择“ADC12DJxx00”。
7. 在 *Address* (地址) 中输入“213”，在 *Write Data* (写入数据) 框中输入“00”，然后点击 *Write Register* (写入寄存器) 按钮。
8. 点击 *Read Register* (读取寄存器) 按钮，确认地址 0x213 现在设置为 0x00，如图 7-2 所示。




图 7-2. “Low Level View” 选项卡

7.2 对 ADC12DJ3200EVM SYNC 进行手动操作

本节详细介绍了对 ADC12DJ3200EVM SYNC 进行手动操作。

1. 在 ADC12DJ3200EVM-CVAL GUI 中，点击“JESD204B”选项卡，如图 7-3 所示。




图 7-3. “JESD204B” 选项卡

2. 执行以下步骤 (按顺序) :

- 点击“JESD Block Enable”以将其禁用 (绿色箭头不应亮起)。
- 点击“SFORMAT”按钮 (启用它)。FPGA 固件使用无符号数据和 K 值 4。
- 点击“JSYNC_N Sync_Request”按钮 (它应该启用或“亮起”)。
- 从“SYNC Input Selection”下拉菜单中选择“No SYNC Input Signal”。




图 7-4. 使用软件设置 ADC SYNC

3. 点击“JESD Block Enable”（启用它）。现在 GUI 应该如图 7-5 所示。




图 7-5. ADC 内部 SYNC 现已设为低电平

7.2.1 对 FPGA 进行编程

本节提供了对 FPGA 进行编程的说明。

启动 Vivado 2019.1 并打开硬件管理器。




图 7-6. Vivado® 主菜单

选择“Open Target”（打开目标）。




图 7-7. 打开目标

选择“Auto Connect”（自动连接）




图 7-8. 自动连接

右键点击 xcku060... 器件，然后选择“Program”（编程）。




图 7-9. 选择器件

导航至 C:\AlphaData_ADC12DJ3200_Demo，然后选择文件“alpha-data-samples.bit”。




图 7-10. 导航至位文件位置

点击 **Program** (编程) 按钮以使用位文件完成 FPGA 配置。




图 7-11. 使用位文件对器件进行编程

在 Vivado TCL 控制台中，执行以下命令：

- cd c:/AlphaData_ADC12DJ3200_Demo
- source setup_new.txt

切换回 ADC12DJ3200EVM-CVAL GUI。

导航至“JESD204B”选项卡并点击“JSYNC_N Sync Request”（JSYNC_N Sync 请求）按钮（它现在应该处于关闭状态，如图 7-12 所示）。

切换回 Vivado 设置。

在 Vivado TCL 控制台中，执行以下命令：

```
cd c:/AlphaData_ADC12DJ3200_Demo  
source capture_new.txt
```

FPGA 现在将连续捕获 ADC 数据。




图 7-12. 将 ADC SYNC 设置为高电平

7.3 使用 High-Speed Data Converter Pro GUI 查看捕获的数据

本节提供了使用 HSDC Pro GUI 查看捕获的数据的说明。

打开 HSDC Pro GUI，然后在弹出的框中点击“OK”（确定）。HSDC Pro GUI 主要用作显示工具。它不会收集数据，因此没有可连接的板。




图 7-13. HSDC PRO GUI

在 GUI 左下方的“ADC Output Data rate”框中，将“ADC Output Data Rate”设置为适当的数字（在本例中为 6.2G）。




图 7-14. 输入 ADC 采样率

打开 Microsoft® Windows® 文件浏览器，然后执行以下操作：

- 导航至 C:\AlphaData_ADC12DJ3200_Demo\GUI Utility Version 1.0
- 启动 “ILA Analyser”
- 按图 7-15 所示设置 “Capture data Folder Path”。




图 7-15. ILA Analyser

- 填充其余值
- 选择 “Dynamic Refresh” 后，ILA Analyzer 将进行连续捕获。取消选择此框只会进行一次捕获。应选中此选项。

备注

使用 “Active Channel” 下拉菜单明确选择 `iladata.csv` 文件（即使它默认显示）。否则，该工具可能会在其余字段上显示错误符号（因为它尚未解析文件以将字段映射到其内部参数）。

点击“Parse Data”（解析数据）。返回到 HSDC Pro GUI。GUI 现在将显示从 ADC12DJ3200CVALEVM 连续捕获的数据。

有关 FPGA 固件的更多支持以及此演示的更多可用操作模式，请联系 TI。




图 7-16. HSDC Pro 捕获的数据

8 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision * (May 2020) to Revision A (October 2020)	Page
• 从图 6-1 中删除了 R97 文本、框和箭头.....	7
• 从硬件设置一节中删除了“注意事项说明”.....	7
• 将硬件设置一节中的内容从“U5 (来自 Microchip 的 24C65T-I/SM) 可以安装在 EVM 上进行编程”更改为“U5 (来自 Microchip 的 24C65T-I/SM) 已进行编程”.....	7

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2022，德州仪器 (TI) 公司