

EVM User's Guide: ADS127L18EVM-PDK

ADS127L18EVM-PDK 评估模块



说明

ADS127L18 是一款八通道、24 位、同步采样 Δ - Σ 模数转换器 (ADC)，支持高达 512kSPS 的数据速率 (宽带滤波器) 和高达 1.365MSPS 的数据速率 (低延迟滤波器)。ADS127L18 具有出色的交流和直流性能，以及多种内部数字滤波器选项。此评估套件包括 ADS127L18EVM 电路板和精密主机接口 (PHI) 控制板，借助此套件可使随附的计算机软件通过 USB 与 ADC 进行通信，实现数据采集、配置和分析。

开始使用

1. 从 [TI.com](https://www.ti.com) 订购 ADS127L18EVM-PDK
2. 下载 [ADS127L18EVM-PDK-GUI](#) 软件
3. 将用户提供的外部 6V 电源连接到 ADS127L18 EVM
4. 使用随附的 USB 线缆将 ADS127L18 EVM 连接到计算机
5. 从开始菜单启动 ADS127L18 EVM GUI
6. 有关 IC 详细信息，请参阅 [ADS127L18 数据表](#)
7. 访问 [E2E 论坛](#) 寻求支持和提问


特性

- 同时测量八个通道
- 高达 512kSPS 的数据速率 (宽带滤波器)

- 高达 1.365MSPS 的数据速率 (低延迟滤波器)
- 交流性能与直流精度：
 - 256kSPS 时动态范围为 111.5dB
 - -120dB 的信噪比 (THD)
 - 满标量程 INL 为 0.9ppm
 - 50nV/°C 温漂
 - 0.6ppm/°C 增益温漂
- 功率可扩展速度范围为 512kSPS (28mW/通道) 至 50kSPS (3.3mW/通道)

应用

- 测试和测量：
 - 数据采集 (DAQ)
 - 冲击和振动仪器
 - 声音和动态应变计
- 工厂自动化和控制：
 - 状态监控
- 航空航天与国防：
 - 声呐
- 医疗：
 - 脑电图 (EEG)
- 电网基础设施：
 - 电能质量分析仪



1 评估模块概述

1.1 引言

ADS127L18EVM 是一个用于评估 ADS127L18 性能的平台，ADS127L18 是一款 8 通道、同步采样、24 位、高速、宽带宽 Δ - Σ ADC。ADS127L18EVM 电路板包含 ADS127L18 ADC 以及从 ADC 中获取卓越性能所需的所有外设模拟电路和元件。PHI 电路板主要提供两个功能：

- 通过 USB 端口提供从 EVM 到计算机的通信接口
- 提供与 ADS127L18 ADC 进行通信所需的数字输入和输出信号

本用户指南描述了 ADS127L18 评估模块 (EVM) 的特性、操作和使用。借助硬件、软件以及通过通用串行总线 (USB) 接口连接计算机，ADS127L18EVM 可以简化对器件的评估。本用户指南包括完整的电路说明、原理图和物料清单。本文档中的缩写词 *EVM* 和术语 *评估模块* 与 ADS127L18 EVM 具有相同的含义。

1.2 套件内容

ADS127L18 评估模块套件包括以下特性 (图 1-1)：

- 对 ADS127L18 ADC 进行诊断测试以及准确的性能评估所需的软硬件。
- PHI 控制器提供可通过 USB 2.0 (或更高版本) 方便地连接至 ADS127L18 ADC 的通信接口
- Windows® 10 或 11 操作系统。
- 适用于 64 位 Microsoft® Windows® 的易用评估软件。
- 该软件套件包括用于数据采集、直方图分析、频谱分析和 ADS127L18 自定义配置的图形工具。该套件还具有将数据导出至文本文件以便进行后期处理的配置。




图 1-1. 用于评估的系统连接

1.3 规格

以下规格适用于 ADS127L18EVM 电路板和 PHI 板。

表 1-1. ADS127L18EVM-PDK 规格

参数	条件	值	
温度	自然通风条件下的建议工作温度范围 (T_A)	$15^{\circ}\text{C} \leq T_A \leq 35^{\circ}\text{C}$	
电源输入范围 (单极)	J6 或 J7 (+Vin) 与 GND 的建议电压输入范围	$5.5\text{V} \leq +\text{Vin} \leq 6.5\text{V}$	
	电源电流范围 $ I_S $	$0.25\text{A} \leq I_S \leq 0.5\text{A}$	
电源输入范围 (双极)	J7 (-Vin) 与 GND 的建议电压输入范围	$-6.5\text{V} \leq -\text{Vin} \leq -5.5\text{V}$	
	电源电流范围 $ I_S $	$0.25\text{A} \leq I_S \leq 0.5\text{A}$	
输入电压范围	ChxP 和 ChxN SMA 输入相对于 GND 的绝对输入电压	$-5\text{V} \leq \text{Chx} \leq 5\text{V}$	
VCOM 输出	相对于 GND 的最大故障电压 (施加到 SMA J8 的外部源故障)	$0\text{V} \leq V_{\text{COM}} \leq 2.6\text{V}$	
	相对于 GND 的 VCOM 输出电压 (SMA J8)	$2.4\text{V} \leq V_{\text{COM}} \leq 2.6\text{V}$	
EXT 时钟	相对于 GND 的建议电压范围 (V_{CLK})	逻辑高电平 (V_{CLKh})	$1.2\text{V} \leq V_{\text{CLKh}} \leq 1.9\text{V}$
		逻辑低电平 (V_{CLKl})	$0\text{V} \leq V_{\text{CLKl}} \leq 0.5\text{V}$
	建议的频率范围 (f_{CLK})		$0.5\text{MHz} \leq f_{\text{CLK}} \leq 33.6\text{MHz}$
外部数字 IO	连接到接头 J3、J4、J5 与 GND 的外部逻辑电平	逻辑高电平 (V_{IOh})	$1.2\text{V} \leq V_{\text{IOh}} \leq 1.9\text{V}$
		逻辑低电平 (V_{IOl})	$0\text{V} \leq V_{\text{IOl}} \leq 0.5\text{V}$
ADS127L18 AVDD1 至 AVSS	建议的电压范围 (移除了 R5), 外部电源	最大速度模式	$4.5\text{V} \leq \text{AVDD1} \leq 5.5\text{V}$
		高速模式	$4.5\text{V} \leq \text{AVDD1} \leq 5.5\text{V}$
		中速模式	$3\text{V} \leq \text{AVDD1} \leq 5.5\text{V}$
		低速模式	$2.85\text{V} \leq \text{AVDD1} \leq 5.5\text{V}$
ADS127L18 AVDD1 至 GND	建议的电压范围 (移除了 R5), 外部电源, DGND = GND	$1.65\text{V} \leq \text{AVDD1}$	
ADS127L18 AVSS/AVDD1 比率与 GND	建议的绝对比率范围, 外部电源, DGND = GND	$ \text{AVSS}/\text{AVDD1} \leq 1.2\text{V}/\text{V}$	
ADS127L18 AVDD2 至 AVSS	建议的电压范围 (移除了 R6), 外部电源	$1.74\text{V} \leq \text{AVDD2} \leq 5.5\text{V}$	
ADS127L18 AVSS 至 GND	建议电压范围 (JP2 2-3 位置), DGND = GND	$-2.75\text{V} \leq \text{AVSS} \leq 0\text{V}$	
ADS127L18 IOVDD 至 GND	建议的电压范围 (移除了 R7), 外部电源, DGND = GND	$1.65\text{V} \leq \text{IOVDD} \leq 1.95\text{V}$	
ADS127L18 基准 REFP 至 AVSS	建议的电压范围 (移除了 R62、R63、R75), 外部电源	低基准范围	$0.5\text{V} \leq \text{REFP} \leq 2.75\text{V}$
		高基准范围	$1\text{V} \leq \text{REFP} \leq \text{AVDD1}$

1.4 器件信息

有关完整规格, 请参阅 [ADS127L18 数据表](#)。

表 1-2. ADS127L18 规格

器件规格	值
封装尺寸	7.00mm x 7.00mm
工作温度范围	-40°C 至 125°C
AVDD1 (AVSS = DGND) 电源电压	2.85V 至 5.5V, 低速模式
AVDD2 (AVSS = DGND) 电源电压	1.74V 至 5.5V
IOVDD 至 DGND 电源电压	1.65V 至 1.95V
基准电压输入	0.5V 至 AVDD1 (AVSS = DGND)

2 硬件

ADS127L18EVM 专为轻松连接模拟源而设计。本节详细介绍了前端电路，包括不同输入测试信号的跳线配置以及信号源的板连接器。

2.1 EVM 模拟输入选项

为了获得卓越性能，可通过 SMA 连接器 CHxP 和 CHxN (x 表示通道编号 0 至 7) 连接差分模拟输入信号。对于单端输入，可以使用 SMA 端接器插头将 CHxN 短接至系统接地端，或短接相应通道接头的引脚 1-2。输入驱动器电路在单位增益配置中使用 THS4551 全差分放大器，并在输出端使用单极 RC 滤波器。

使用 2.5V 的默认 EVM 基准电压，每个差分输入对都可以接受高达 5Vpp 的差分信号，并具有 0V 至 +2.5V 的失调 (共模) 电压。有关详细信息，请参阅图 2-1。




图 2-1. 最大输入信号范围 (Vref = 2.5V)

2.2 电源要求

ADS127L18EVM 需要使用外部电源。可以使用能够提供单个 +6V、连接至 J7 的 500mA 输出、螺纹接线端子 GND 和 +Vin 的标准实验室电源。另一种选择是使用连接到桶形连接器 J6 的交流电源适配器 (SMI18-5.9-V-P5 或等效产品)。这些电源选项中的任何一个都支持 ADS127L18EVM 的默认单极运行。

或者, 如果需要 ADS127L18EVM 完全双极运行, 则可以将额外的 -6V、500mA 电源连接到 J7 的 -Vin 螺纹接线端子。在双极电源配置时, 将跳线 JP2 移至 -2.5V:AVSS 位置。图 2-2 展示了电源连接选项的详细信息。




图 2-2. 电源连接

2.3 ADC 连接和去耦

图 2-3 展示了 ADS127L18 数据转换器 (U1) 的所有连接。每个电源连接都有一个 10 μF 的去耦电容器。确保这些电容在物理上靠近器件，并与 GND 平面有良好的连接。电源连接还有一个 0 Ω 的串联电阻。该元件旨在简化 ADC 的电流测量。每个数字引脚都有一个 10 Ω 的串联电阻。这些电阻会让数字信号的边缘变得平滑，以最大限度地减少过冲和振铃。此外，每个数字引脚都有一个 100k Ω 的上拉或下拉电阻器。安装这些电阻器是为了最大限度地减少与 FPGA 开发板的连接。尽管没有严格要求，但这些元件可包含在最终设计中，以提高数字信号完整性。




图 2-3. ADS127L18 连接和去耦

2.4 模数转换器 (ADC) 输入放大器

图 2-4 展示了驱动 ADC 输入通道 0 至 7 中每一个通道的全差分放大器电路 (THS4551)。所有输入通道配置都完全相同，但这里仅显示通道 0。施加到 J11 (Ch0P) 和 J9 (Ch0N) 的输入信号必须是低失真差分信号。放大器的共模输出由 U10 上的引脚 7 (VOCM) 控制。共模信号由数据转换器 (引脚 46, VCM) 设置。放大器的输出连接到 RC 滤波器，该滤波器连接到 ADC 输入 (R84、R88、C40、C38 和 C41)。放大配置有几个不焊接 (DNP) 元件。这些元件提高了灵活性，但不是良好性能的必要条件。放大器电源连接到也用于 ADC 的 AVDD 和 AVSS 电源。




图 2-4. ADC 输入放大器

2.5 VCOM 缓冲器

图 2-5 中显示的电路缓冲来自 ADC 的 VCM 信号，并将该信号连接到 J8 SMA 连接器。如果必须将 VCOM 信号连接到外部测试设备以设置共模电压，则此过程很有用。一个常见用例是将该信号连接到 Audio Precision SYS-2722 以设置信号发生器的共模输出。该电路在最终应用中不是必需的，仅用于测试目的。

VCOM BUFFER




图 2-5. VCOM 缓冲器

2.6 电压基准

图 2-6 展示了 REF6225 和 REF7040 配置。默认情况下，REF6225 通过 0 Ω 电阻 R62 连接至 ADS127L18。REF6225 包括一个集成宽带缓冲器，无需额外的缓冲器即可将开关电容器输入驱动至 ADS127L18。REF6225 足以满足 ADS127L18 数据表中有关动态性能的规格。

未组装 REF7040，但可以根据需要添加到电路板。REF7040 可配置为通过移除电阻 R62 并组装电阻 R63 来直接驱动 ADS127L18 基准输入。此选项提供良好的直流性能，但交流性能不是特别好。为了使用 REF7040 获得出色的交流和直流性能，可以使用外部基准缓冲器。请参阅节 2.7，了解关更多详细信息。




图 2-6. 板载电压基准

2.7 基准缓冲器

图 2-7 展示了板载基准缓冲器。选择 OPA211 放大器 U9 是为了实现低失调电压、低温漂和低噪声。放大器拓扑旨在驱动容性负载。有关此拓扑的信息，请参阅 [TI 精密实验室中的运算放大器稳定性视频](#)。基准缓冲器输入的默认连接是通过电阻器 R76 实现的 REF7040 基准输出。要将基准缓冲器输出连接至 ADS127L18 输入，请组装电阻 R75 并移除电阻 R62 和 R63。




图 2-7. 基准缓冲器

2.8 时钟树

图 2-8 展示了通过跳线 JP1 选择的 ADS127L18EVM 的不同时钟选项。JP1 的默认设置为位置 2-3 (EVM CLK)，这将在 ADS127L18EVM 板上启用本地 32.768MHz 振荡器 (Y1)。此时钟会路由到 ADS127L18 的时钟输入，从而支持所有速度模式。将 JP1 移动到位置 1-2 (EXT CLK) 即可在 SMA 连接器 (J2) 上提供外部时钟。使用振幅等于 1.8V (IOVDD) 且频率在 ADS127L18 指定范围内的 CMOS 方波信号。

小心

时钟输入 (J2) 的最大工作电压电平为 1.95V。超过此电压电平或在 ADS127L18EVM 上电之前施加时钟输入可能会对 ADS127L18 造成永久损坏。




图 2-8. 时钟树

2.9 串行接口

图 2-9 展示了 ADS127L18EVM 和 PHI 之间的数字连接。ADS127L18 ADC 在模式 1 (CPOL = 0, CPHA = 1) 中使用 SPI 串行通信来配置内部寄存器, 并使用帧同步数据端口来传输转换数据。由于串行时钟 (SCLK) 频率和数据时钟 (DCLK) 频率可高达 32.768MHz, ADS127L18EVM 在数字信号之间提供 10Ω 电阻来帮助实现信号完整性。通常, 在高速 SPI 和帧同步通信中, 快速信号边沿会导致过冲; 这些 10Ω 电阻会减慢信号边沿速率, 从而更大幅度减少信号过冲。接头 J3、J4 和 J5 提供测试点来测量数字信号或将 ADS127L18EVM 连接到 FPGA 开发板。

小心

接头 J3、J4 和 J5 上数字信号的最大工作电压电平为 1.95V。超过此电压电平或在 ADS127L18EVM 上电之前施加数字信号可能会对 ADS127L18 造成永久损坏。

Digital Interface




图 2-9. 与 PHI 和测试点上数字信号的连接

2.10 EEPROM

图 2-10 中所示的电路仅与 EVM 控制器 (PHI) 一同使用来识别 EVM。EEPROM 通过 I2C 总线与 PHI 通信，而不与 ADS127L18 共享。ADS127L18 不需要此电路即可运行，在不与 PHI 配合使用时会将此电路断电。




图 2-10. EVM ID 的 EEPROM

2.11 电源

图 2-11 展示了 EVM 正常运行所需的外部电源的连接选项。

EVM 支持两种不同的电源配置：单极配置，其中 ADS127L18 AVDD 电源设置为 5V，AVSS 连接到 GND；双极配置，其中 AVDD 设置为 +2.5V，AVSS 设置为 -2.5V。请参阅节 2.2，了解关更多详细信息。

在单极运行模式中，可使用单个外部电源电压。设置为 +6V 的外部实验室电源可以连接到螺纹接线端子 J7 的引脚 1 (+6V) 和引脚 2 (GND)，也可以将外部电源适配器连接至桶形连接器 J6。

在双极运行模式下，必须使用双输出实验室电源。外部实验室电源必须设置为 +6V、-6V，并连接至螺纹接线端子 J7 的引脚 1 (+6V)、引脚 2 (GND) 和引脚 3 (-6V)。

EVM/External Power




图 2-11. 外部电源连接

2.12 低压降稳压器 (LDO)

图 2-12 展示了 ADS127L18 AVDD、AVSS 和 IOVDD 电源的生成方式。J7 或 J6 由外部电源供电；有关更多详细信息，请参阅节 2.11 和图 2-11。使用低噪声 TPS7A47 LDO 分别将 AVDD 和 IOVDD 调节至 5V 和 1.8V。5V LDO 输出用于 AVDD 连接，可以使用 R44、R45、R46、R47、R48、R49 和 R50 重新编程为不同的输出电压。1.8V LDO 用于 IOVDD，只能在 1.7V 至 1.9V 的范围内进行重新编程。

另一个 LDO 使用低噪声 TPS7A30 LDO 为 AVSS 生成 -2.5V 电压。该 LDO 仅由 J7 上的外部电源供电。默认情况下，AVSS 通过跳线 JP2 位置 1-2 上的分流器连接到 GND。如果为了实现双极运行，AVSS 设置为 -2.5V，则将外部负电源连接到 J7，并将跳线 JP2 上的分流器移至位置 2-3。在此配置中，不需要更改 AVDD 的电压电平。5V LDO 以 AVSS 为基准，因此设置 AVSS = -2.5V 也会将 AVDD 电源更改为 2.5V (以 GND 为基准)。




图 2-12. 5V、1.8V、-2.5V LDO 稳压器

3 软件

3.1 软件说明

ADS127L18EVM-PDK-GUI 软件套件包括用于数据采集、完整 ADS127L18 寄存器配置、时域分析、直方图分析和频谱分析的图形工具。该套件还具有将数据导出至文本文件以便进行后期处理的配置。

3.2 ADS127L18 EVM 软件安装

从 ADS127L18EVM 的 Tools and Software 文件夹下载最新版本的 EVM GUI 安装程序，然后运行 GUI 安装程序以在计算机上安装 EVM GUI 软件。

小心

在将 EVM GUI 安装程序下载到本地硬盘之前，请手动禁用计算机上运行的任何防病毒软件。根据防病毒设置的不同，系统可能会显示错误消息或可能删除 installer.exe 文件。

如图 3-1 所示，接受许可协议，并按照屏幕上的说明进行操作，以完成安装。如果尚未安装 LabVIEW™ 运行时引擎，则会出现提示，要求您接受此许可协议并重新启动计算机来完成安装。




图 3-1. 软件安装和提示 (1)




图 3-2. 软件安装和提示 (2)

4 实现结果

4.1 EVM 操作

4.1.1 评估设置

安装软件后，按图 4-1 所示连接 EVM：

- 将 PHI 的 P2 物理连接至 ADS127L18 EVM 的 J1。安装随附的螺钉可实现牢固连接。
- 将外部 +6V、0.5A 实验室电源连接到 J7，或将额定电压为 6V、0.5A 的交流电源适配器（例如 SMI18-5.9-V-P5 或等效器件）连接到 J6。
- 将 PHI 上的 USB 连接器连接到计算机。
 - PHI 上的 LED D5 亮起，表示 PHI 已通电。
 - PHI 上的 LED D1 和 D2 开始闪烁，表示 PHI 已启动并与 PC 通信；图 4-1 展示了生成的 LED 指示灯。
- 按照图 4-2 所示启动软件 GUI。您会注意到，当 FPGA 固件加载到 PHI 上时，LED 缓慢闪烁。此加载过程需要几秒时间。
- 连接差分信号发生器。满量程输入范围为 $\pm 2.5V$ 差分 和 0V 至 2.5V 共模。施加的一个常见输入信号是 4.8VPP 信号。该信号调整为刚好低于满量程以避免削波。




图 4-1. 将硬件连接到 ADS127L18 EVM




图 4-2. 启动 ADS127L18 EVM GUI 软件

4.1.2 可选 EVM 连接

图 4-3 展示了与电源、时钟和 VCM 的可选连接。这些连接对于 EVM 的初始设置不是必需的，但可能有助于将 EVM 配置为更接近最终应用配置。查看本文档的原理图和硬件部分，了解如何使用这些连接。




图 4-3. 可选 EVM 连接

4.1.3 EVM 寄存器设置

图 4-4 展示了 ADC 寄存器设置。这些寄存器可用于设置不同的器件模式（例如滤波器设置和电源设置）。在 GUI 左侧的 Pages 下面选择 Register Configurations，即可访问此页面。




图 4-4. EVM 寄存器配置

4.1.4 ADC 采集设置

使用“ADC Capture”设置页面可轻松地配置多个 ADC 设置，并且这是使用“Register Configurations”页面的一种替代方法。“ADC Capture”设置页面上有多个选项卡，包括“ADC”、“Clocking”、“SPI and Data Port”、“Filter”和“Channel”。更改这些设置也会更新“Register Configuration”页面上的值。以下部分详细说明了这些选项卡。

4.1.4.1 ADC 配置

图 4-5 展示了 ADC 配置选项卡，用户可以在这里快速选择基准范围、启用基准缓冲区、VCM 缓冲器、自动待机模式、平均模式和调整数字 IO 驱动强度。如果使用与默认 2.5V EVM 配置不同的基准电压，则可以在“Waveform Settings”下更新基准电压值。有关这些设置功能的更多详细信息，请参阅 [ADS127L18 数据表](#)。




图 4-5. ADC 配置

4.1.4.2 时钟配置

图 4-6 展示了时钟选项卡，用户可以在这里为 ADC 调制器、数据端口和其他时序配置快速选择不同的时钟选项。如果使用与默认 32.768MHz EVM 配置不同的时钟频率，则可以在 Waveform Settings 下面更新外部时钟值。更新外部时钟值也会更新计算得出的数据速率。有关这些设置功能的更多详细信息，请参阅 ADS127L18 数据表。

The screenshot displays the 'Device Configurations' window for the ADS127L18 EVM. The 'Clocking' tab is active, showing the following settings:

- CLOCK: External via CLKIN pin
- SPD_MODE: Max Speed
- CLKDIV: No division (divide by 1)
- DCLKDIV: No division (divide by 1)
- DCLKDLY: 7.5ns
- CLOCK_CNT_EN: Disabled

The 'Waveform Settings' section shows:

- Reference Voltage: 2.5
- Full Scale Voltage: 2.5
- External CLK Hz: 32.768M
- Data Rate: 512k

The 'Samples' dropdown is set to 1024, and the 'Capture' button is visible. The bottom status bar indicates 'CONNECTED' and 'TEXAS INSTRUMENTS'.

图 4-6. 时钟配置

4.1.4.3 SPI 和数据端口配置

图 4-7 展示了 SPI 和数据端口配置选项卡，用户可以在这里快速选择不同的通信选项。用户可以启用多项 CRC 检查、将数据端口配置为 1、2、4 或 8 个数据信道，以及多个其他选项。EVM GUI 软件仅支持数据采集的默认选项；选择不同的配置会导致软件无法正常工作。有关这些设置功能的更多详细信息，请参阅 [ADS127L18 数据表](#)。

The screenshot displays the 'Device Configurations' window for the ADS127L18 EVM. The 'SPI and Data Port' tab is selected, showing the following settings:

- SPI Settings:** SPI_STATUS_EN, REGCRC_EN, SPICRC_EN, ADDR_EN, and SCLKCNT_EN are all set to 'Disabled'.
- Data Port Settings:** TDM is set to '8 output', DATA is set to '24 bit', DP_STATUS is 'Disabled', DP_CRC is 'Disabled', and DP_RPTDATA is 'TDMi is'.

The 'Waveform Settings' section includes:

- Reference Voltage: 2.5
- Full Scale Voltage: 2.5
- External CLK Hz: 32.768M
- Data Rate: 512k

The 'Interface Configurations' section shows a block diagram of the ADS127L18 chip with various pins and internal components labeled, including ANP0-ANP7, A/D Modulators, Eight Digital Filters, Conversion Data Output, SPI/FM Configuration, and Control Logic.

The timing diagram shows the relationship between START, CLKIN, FSYNC, DCLK, and DOUT signals. The diagram indicates the timing of the START signal relative to the CLKIN signal, and the timing of the DOUT signal relative to the DCLK signal. The MSB (Most Significant Bit) is shown as the first bit of the DOUT signal.

图 4-7. SPI 和数据端口配置

4.1.4.4 滤波器配置

图 4-8 展示了滤波器配置选项卡，用户可以在这里为 8 个通道中的每个通道快速选择不同的滤波器选项，包括宽带滤波器和多个 SINC 滤波器选项。有关这些设置功能的更多详细信息，请参阅 ADS127L18 数据表。

The screenshot shows the 'Device Configurations' window for the ADS127L18 EVM. The 'Filter' tab is selected, showing the following configuration:

- Channel 0-7:** Wideband OSR=32
- OUT_MODE:** Delay start of DCLK and
- CONV_MODE:** Continuous

The 'Waveform Settings' section is configured as follows:

- Reference Voltage: 2.5
- Full Scale Voltage: 2.5
- External CLK Hz: 32.768M
- Data Rate: 512k

The 'Filter' section shows a block diagram of the filter architecture, including a Modulator, a Digital Filter, and a Filter Output. The filter options are:

- Wide Bandwidth (WB) OSR 32 - 4096
- Sinc² OSR 12 - 4096
- Sinc²(OSR=32) + Sinc² Sinc² OSR 2 - 1000
- Sinc² 50 or 60Hz notch in LP mode
- Sinc²(50 Hz notch in LP) + Sinc² Sinc² OSR 5 or 8

图 4-8. 滤波器配置

4.1.4.5 通道配置

图 4-9 展示了通道配置选项卡，用户可以在这里为 8 个通道中的每个通道快速选择不同的选项，包括输入配置、输入缓冲器启用、输入范围和通道断电。有关这些设置功能的更多详细信息，请参阅 [ADS127L18 数据表](#)。

The screenshot shows the 'Device Configurations' window for the ADS127L18 EVM. The 'Channel' tab is active, displaying a configuration table for 8 channels. The table columns are PWDN, Mux, N Buffer, P Buffer, Input Range, and Range Extend. All channels are currently configured with 'Normal Inputs', 'ON' for both buffers, '1x' input range, and 'OFF' for range extend.

Channel	PWDN	Mux	N Buffer	P Buffer	Input Range	Range Extend
Channel 0	Ch ON	Normal Inputs	ON	ON	1x	OFF
Channel 1	Ch ON	Normal Inputs	ON	ON	1x	OFF
Channel 2	Ch ON	Normal Inputs	ON	ON	1x	OFF
Channel 3	Ch ON	Normal Inputs	ON	ON	1x	OFF
Channel 4	Ch ON	Normal Inputs	ON	ON	1x	OFF
Channel 5	Ch ON	Normal Inputs	ON	ON	1x	OFF
Channel 6	Ch ON	Normal Inputs	ON	ON	1x	OFF
Channel 7	Ch ON	Normal Inputs	ON	ON	1x	OFF

Below the table is a schematic diagram of the input multiplexer and buffers, with callouts explaining the bit settings for the CH_MUX register (bits 10-11 for N Buffer, bits 12-13 for P Buffer) and the CH_BUFPR register (bit 0 for N Buffer, bit 1 for P Buffer).

图 4-9. 通道配置

4.1.5 时域显示

时域显示工具能够显示 ADC 对给定输入信号的响应。此工具用于研究 ADC 或驱动电路的行为和解决任何严重问题。用户可以根据图 4-10 中指示的当前接口模式设置，使用 **Capture** 按钮从 ADS127L18EVM 采集所选样本数目的数据。样本指标位于 x 轴上，y 轴显示基于指定基准电压的相应等效模拟电压。将页面切换到后续部分中描述的任何分析工具都会导致对同一组数据执行计算。




图 4-10. 时域显示

4.1.6 频谱分析显示

频谱分析工具 (如图 4-11 所示) 旨在通过使用“7-Term Blackman-Harris”窗口设置的单音正弦信号 FFT 分析来评估 ADS127L18 ADC 的动态性能 (SNR、THD、THD+N、SFDR 和动态范围)。FFT 工具包括用于减轻非相干采样影响的窗口选项 (此讨论超出了本文档的范围)。“7-Term Blackman-Harris”窗口是默认选项,具有足够的动态范围来解析高达 24 位 ADC 的频率分量。*Rectangle* 选项对应于不使用窗口 (或矩形窗口),因此不推荐使用。



图 4-11. 频域显示

4.1.7 直方图分析显示

噪声会降低 ADC 分辨率，但直方图工具可用于估算有效分辨率。从来源（例如输入驱动电路、基准驱动电路、ADC 电源和 ADC）耦合到 ADC 输出的噪声累积效应反映在 ADC 输出代码直方图的标准偏差中，该直方图是通过应用于给定通道的直流输入执行多次转换而获得的。如图 4-12 所示，点击 **Capture** 按钮后将显示与直流输入相对应的直方图。




图 4-12. 直方图显示

5 硬件设计文件

本节包含 ADS127L18EVM 物料清单 (BOM)、PCB 布局布线和原理图。

5.1 原理图




图 5-1. ADS127L18EVM ADC 接口和参考原理图




图 5-2. ADS127L18EVM 外部电源原理图




图 5-3. ADS127L18EVM 参考原理图和 VCOM 缓冲器原理图




图 5-4. ADS127L18EVM 输入通道 0 和 1 原理图




图 5-5. ADS127L18EVM 输入通道 2 和 3 原理图




图 5-6. ADS127L18EVM 输入通道 4 和 5 原理图




图 5-7. ADS127L18EVM 输入通道 6 和 7 原理图

5.2 PCB 布局




图 5-8. ADS127L18EVM 的 PCB 布局 (顶视图)




图 5-9. ADS127L18EVM 的 PCB 布局 (底视图)




图 5-10. ADS127L18EVM 的 PCB 布局 (内部 AVSS/GND 平面 1)




图 5-11. ADS127L18EVM 的 PCB 布局 (内部 AVSS/GND 平面 2)

5.3 物料清单 (BOM)

表 5-1. 物料清单

位号	数量	值	说明	封装参考	器件型号	制造商
!PCB1	1		印刷电路板		DC268	不限
C1、C9、C29、 C33、C89、C90、 C91、C92、C93、 C94、C95、C96、 C97、C98、C99、 C100、C101、 C102、C103、 C104、C105、 C106、C107、C108	24	0.1 μ F	电容, 陶瓷, 0.1 μ F, 25V, +/-5%, X7R, 0603	0603	C0603C104J3RACTU	Kemet
C3、C4、C5、C6、 C7、C8、C10、 C11、C37、C43、 C49、C55、C61、 C67、C73、C79	16	10 μ F	电容, 陶瓷, 10 μ F, 10V, +/-20%, X7R, 0603	0603	GRM188Z71A106MA73D	MuRata
C12、C17、C19、 C20	4	10 μ F	电容, 陶瓷, 10 μ F, 25V, +/-10%, X7R, 1206_190	1206_190	C1206C106K3RACTU	Kemet
C13、C14	2	10 μ F	电容, 铝, 10 μ F, 35V, +/-20%, 0.76 Ω , SMD	5x5.8	UUD1V100MCL1GS	Nichicon (尼吉康)
C15、C22	2	1 μ F	电容, 陶瓷, 1 μ F, 25V, +/-10%, X7R, 0603	0603	C0603C105K3RACTU	Kemet
C16、C23	2	22 μ F	电容, 陶瓷, 22 μ F, 25V, +/-10%, X7R, 1210	1210	CL32B226KAJNFNE	Samsung Electro-Mechanics
C18、C21、C30	3	0.01 μ F	电容器, 陶瓷, 0.01 μ F, 25V, +/-1%, C0G/NP0, 0603	0603	C0603C103F3GACTU	Kemet
C24、C26、C32	3	10 μ F	电容, 陶瓷, 10 μ F, 10V, +/-10%, X7R, 0805	0805	GRM21BR71A106KA73L	MuRata
C25、C27、C36	3	47 μ F	电容, 陶瓷, 47 μ F, 10V, +/-20%, X5R, 0805	0805	C2012X5R1A476M125AC	TDK

表 5-1. 物料清单 (续)

位号	数量	值	说明	封装参考	器件型号	制造商
C28、C31、C35、 C42、C48、C54、 C60、C66、C72、 C78、C84	11	1uF	电容, 陶瓷, 1μF, 16V, +/-10%, X7R, AEC-Q200 1 级, 0603	0603	CGA3E1X7R1C105K080AC	TDK
C34	1	0.033uF	电容, 陶瓷, 0.033μF, 50V, +/-5%, C0G/ NP0, AEC-Q200 1 级, 0805	0805	CGA4J2C0G1H333J125AA	TDK
C38、C41、C44、 C47、C50、C53、 C56、C59、C62、 C65、C68、C71、 C74、C77、C80、 C83	16	220pF	电容, 陶瓷, 220pF, 50V, +/-1%, C0G/ NP0, 0603	0603	06035A221FAT2A	AVX
C40、C46、C52、 C58、C64、C70、 C76、C82	8	2200pF	电容, 陶瓷, 2200pF, 50V, +/-5%, C0G/ NP0, 0603	0603	GRM1885C1H222JA01D	MuRata
D1、D2、D3	3	30V	二极管, 肖特基, 30V, 5A, SOD-128	SOD-128	PMEG3050EP,115	Nexperia
D4、D5	2	绿色	LED, 绿光, SMD	LED_0805	APT2012LZGCK	KINGBRIGHT
H1、H2	2		机械螺钉盘 PHILLIPS M3		RM3X4MM 2701	APM HEXSEAL
H3、H4、H5、H6、 H9、H10	6		Bumpon, 半球形, 0.44 X 0.20, 透明	透明 Bumpon	SJ-5303 (CLEAR)	3M
H7、H8	2		圆形电路板衬垫 M3 钢制 5MM	圆形电路板衬垫 M3 钢制 5MM	9774050360R	Würth Elektronik
J1	1		接头 (带护罩), 19.7mil, 30x2, 金, SMT	接头 (带护罩), 19.7mil, 30x2, SMT	QTH-030-01-L-D-A	Samtec
J2、J8、J9、J11、 J12、J14、J15、 J17、J18、J20、 J21、J23、J24、 J26、J27、J29、 J30、J32	18		SMA 连接器插孔, 母插座, 50Ω, 穿孔焊接	CONN_SMA_PTH	6.0312E+13	Würth Electronics
J3	1		接头, 100mil, 10x2, 金, TH	10x2 接头	TSW-110-07-G-D	Samtec
J4	1		接头, 100mil, 6x2, 金, TH	6x2 接头	TSW-106-07-G-D	Samtec

表 5-1. 物料清单 (续)

位号	数量	值	说明	封装参考	器件型号	制造商
J5	1		接头, 100mil, 4x2, 金, TH	4x2 接头	TSW-104-07-G-D	Samtec
J6	1		连接器, 直流插孔 2.1mm x 5.5mm, TH	电源插孔, 14.4mm x 11mm x 9mm	PJ-102A	CUI Inc.
J7	1		端子块, 3.5mm, 3x1, 锡, TH	端子块, 3.5mm, 3x1, TH	393570003	Molex
JP1、JP2	2		接头, 100mil, 3x1, 金, TH	3x1 接头	TSW-103-07-G-S	Samtec
R1、R3、R19、R20、R21、R22、R23、R24、R25、R26、R27、R28、R29、R30、R32、R33、R34、R35、R36、R37、R38、R39	22	10	电阻, 10.0, 1%, 0.25W, AEC-Q200 0 级, 0603	0603	CRCW060310R0FKEAHP	Vishay-Dale
R2、R4、R10、R11、R12、R13、R14、R15、R16、R17、R18、R41、R51、R184、R185、R186、R187、R188、R189、R190、R191、R192、R193、R198	24	100k	电阻, 100k, 1%, 0.1W, AEC-Q200 0 级, 0603	0603	CRCW0603100KFKEA	Vishay-Dale
R5、R6、R7、R40、R82、R89、R95、R102、R108、R115、R121、R128、R134、R141、R147、R154、R160、R167、R173、R180、R199	21	0	电阻, 0, 5%, 0.125W, 0805	0805	RC0805JR-070RL	Yageo America

表 5-1. 物料清单 (续)

位号	数量	值	说明	封装参考	器件型号	制造商
R8、R45、R48、R59、R62、R79	6	0	电阻, 0, 5%, 0.1W, 0603	0603	RC0603JR-070RL	Yageo
R31、R42、R54、R201	4	10.0k	电阻, 10.0k, 1%, 0.1W, 0603	0603	RC0603FR-0710KL	Yageo
R43、R53	2	0.1	电阻, 0.1, 1%, 0.1W, AEC-Q200 1 级, 0603	0603	ERJ-L03KF10CV	Panasonic
R52	1	11.3k	电阻, 11.3k Ω , 1%, 0.1W, 0603	0603	RC0603FR-0711K3L	Yageo
R64、R65	2	0.047	电阻, 0.047, 1%, 0.1W, AEC-Q200 1 级, 0603	0603	ERJ-L03KF47MV	Panasonic
R66	1	120k	电阻, 120k Ω , 0.1%, 0.1W, 0603	0603	RG1608P-124-B-T5	Susumu Co Ltd
R67、R68、R76、R78、R81、R83、R90、R91、R94、R96、R103、R104、R107、R109、R116、R117、R120、R122、R129、R130、R133、R135、R142、R143、R146、R148、R155、R156、R159、R161、R168、R169、R172、R174、R181、R182	36	1.00k	电阻, 1.00k, 0.1%, 0.1W, AEC-Q200 0 级, 0603	0603	ERA3AEB102V	Panasonic
R69、R77、R85、R98、R111、R124、R137、R150、R163、R176	10	1.00k	电阻, 1.00k, 1%, 0.1W, AEC-Q200 0 级, 0603	0603	CRCW06031K00FKEA	Vishay-Dale
R70	1	30.0k	电阻, 30.0k, 1%, 0.1W, AEC-Q200 0 级, 0603	0603	ERJ-3EKF3002V	Panasonic
R71	1	37.4	电阻, 37.4, 1%, 0.1W, 0603	0603	RC0603FR-0737R4L	Yageo

表 5-1. 物料清单 (续)

位号	数量	值	说明	封装参考	器件型号	制造商
R73	1	4.99k	电阻, 4.99k Ω , 1%, 0.1W, AEC-Q200 0级, 0603	0603	CRCW06034K99FKEA	Vishay-Dale
R74	1	7.5	电阻, 7.50, 1%, 0.1W, 0603	0603	RC0603FR-077R5L	Yageo
R84、R88、R97、R101、R110、R114、R123、R127、R136、R140、R149、R153、R162、R166、R175、R179	16	22	电阻, 22.0, 0.1%, 0.063W, 0603	0603	CPF0603B22RE1	TE Connectivity
R86、R87、R99、R100、R112、R113、R125、R126、R138、R139、R151、R152、R164、R165、R177、R178	16	15	电阻, 15.0, 1%, 0.1W, AEC-Q200 0级, 0603	0603	CRCW060315R0FKEA	Vishay-Dale
SH-J1、SH-J2	2	1x2	分流器, 100mil, 镀金, 黑色	顶部闭合 100mil 分流器	SPC02SYAN	Sullins Connector Solutions
TP3、TP4	2		引脚, 双转塔, TH	Keystone1573-2	1573-2	Keystone
U1	1		512kSPS、四路/八路、同步采样、24位、 Δ - Σ ADC	VQFN56	ADS127L18IRSHR	德州仪器 (TI)
U2	1		I2C BUS EEPROM (2线), TSSOP-B8	TSSOP-8	BR24G32FVT-3AGE2	Rohm
U3、U5	2		采用 20-VQFN 封装且工作温度范围为 -40°C 至 125°C 的 36V、1A、4.17 μ VRMS、RF 低压降 (LDO) 稳压器	VQFN20	TPS7A4700RGWR	德州仪器 (TI)
U4	1		单路输出高 PSRR LDO, 200mA, -1.18V 至 -33V 可调输出, -3V 至 -36V 输入, 超低噪声, 8 引脚 MSOP (DGN), -40°C 至 125°C, 绿色环保 (符合 RoHS 标准, 无铍/溴)	DGN0008D	TPS7A3001DGNR	德州仪器 (TI)
U6	1		具有集成高带宽缓冲器的高精度电压基准, DKG0008A (VSSOP-8)	DGK0008A	REF6225IDGKR	德州仪器 (TI)

表 5-1. 物料清单 (续)

位号	数量	值	说明	封装参考	器件型号	制造商
U8	1		采用 5 引脚 SOT-23 封装且工作温度范围为 -40°C 至 125°C 的 2.2nV/√Hz、低功耗、36V 运算放大器	SOT23-5	OPA210IDBVR	德州仪器 (TI)
U9	1		采用 DGK0008A (VSSOP-8) 封装的 1.1nV/rtHz 噪声、低功耗、精密运算放大器	DGK0008A	OPA211IDGKR	德州仪器 (TI)
U10、U11、U12、 U13、U14、U15、 U16、U17	8		低噪声 150MHz 全差分精密放大器， DGK0008A (VSSOP-8)	DGK0008A	THS4551IDGKR	德州仪器 (TI)
Y1	1		具有 1.8V LVCMOS 输出的 25.6Mhz 高性能 BAW 振荡器	VSON4	LMK6CE02560DDLFR	德州仪器 (TI)

6 其他信息

6.1 商标

LabVIEW™ is a trademark of National Instruments.

Windows® and Microsoft® are registered trademarks of Microsoft Corporation.

所有商标均为其各自所有者的财产。

7 相关文档

7.1 补充内容

表 7-1 展示了德州仪器 (TI) 的相关文档。

表 7-1. 相关文档

文档	文献编号
ADS127L18 产品数据表	SBASAM0
PSI-EVM 用户指南	SBAU289

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2024，德州仪器 (TI) 公司