

# Programmer's Guide

## LMK3H0102 配置指南



### 摘要

本文档提供介绍 LMK3H0102 器件的可用配置。如需了解 LMK3H0102V18 和 LMK3H0102V33 器件的默认配置，请参阅 [LMK3H0102 数据表](#)。

### 内容

1 简介.....	3
2 关键配置设置概述.....	3
2.1 LMK3H0102Axxx 关键器件设置.....	3
3 OTP 页面配置概述.....	4
3.1 LMK3H0102Axxx OTP 页面配置.....	4
4 LMK3H0102Axxx 配置寄存器.....	9
4.1 LMK3H0102A001 寄存器.....	9
4.1.1 LMK3H0102A001 R0 寄存器 (地址 = 0x0) [复位 = 0x0863].....	9
4.1.2 LMK3H0102A001 R1 寄存器 (地址 = 0x1) [复位 = 0x5599].....	9
4.1.3 LMK3H0102A001 R2 寄存器 (地址 = 0x2) [复位 = 0xC28F].....	9
4.1.4 LMK3H1002A001 R3 寄存器 (地址 = 0x3) [复位 = 0x1801].....	9
4.1.5 LMK3H0102A001 R4 寄存器 (地址 = 0x4) [复位 = 0x0000].....	10
4.1.6 LMK3H0102A001 R5 寄存器 (地址 = 0x5) [复位 = 0x0000].....	10
4.1.7 LMK3H0102A001 R6 寄存器 (地址 = 0x6) [复位 = 0x0AB8].....	11
4.1.8 LMK3H0102A001 R7 寄存器 (地址 = 0x7) [复位 = 0x2461].....	11
4.1.9 LMK3H0102A001 R8 寄存器 (地址 = 0x8) [复位 = 0xC28F].....	12
4.1.10 LMK3H0102A001 R9 寄存器 (地址 = 0x9) [复位 = 0x4036].....	12
4.1.11 LMK3H0102A001 R10 寄存器 (地址 = 0xA) [复位 = 0x0010].....	14
4.1.12 LMK3H0102A001 R11 寄存器 (地址 = 0xB) [复位 = 0x0000].....	14
4.1.13 LMK3H0102A001 R12 寄存器 (地址 = 0xC) [复位 = 0xE800].....	15
4.2 LMK3H0102A006 寄存器.....	16
4.2.1 LMK3H0102A006 R0 寄存器 (地址 = 0x0) [复位 = 0x0489].....	16
4.2.2 LMK3H0102A006 R1 寄存器 (地址 = 0x1) [复位 = 0x2199].....	16
4.2.3 LMK3H0102A006 R2 寄存器 (地址 = 0x2) [复位 = 0xC71C].....	16
4.2.4 LMK3H1002A006 R3 寄存器 (地址 = 0x3) [复位 = 0x1903].....	16
4.2.5 LMK3H0102A006 R4 寄存器 (地址 = 0x4) [复位 = 0x0000].....	17
4.2.6 LMK3H0102A014 R5 寄存器 (地址 = 0x5) [复位 = 0x0000].....	17
4.2.7 LMK3H0102A006 R6 寄存器 (地址 = 0x6) [复位 = 0x8AA7].....	17
4.2.8 LMK3H0102A006 R7 寄存器 (地址 = 0x7) [复位 = 0x579F].....	18
4.2.9 LMK3H0102A006 R8 寄存器 (地址 = 0x8) [复位 = 0xC28F].....	19
4.2.10 LMK3H0102A006 R9 寄存器 (地址 = 0x9) [复位 = 0xD066].....	19
4.2.11 LMK3H0102A006 R10 寄存器 (地址 = 0xA) [复位 = 0x0010].....	20
4.2.12 LMK3H0102A006 R11 寄存器 (地址 = 0xB) [复位 = 0x0000].....	21
4.2.13 LMK3H0102A006 R12 寄存器 (地址 = 0xC) [复位 = 0xE800].....	21
4.3 LMK3H0102A014 寄存器.....	23
4.3.1 LMK3H0102A014 R0 寄存器 (地址 = 0x0) [复位 = 0x0861].....	23
4.3.2 LMK3H0102A014 R1 寄存器 (地址 = 0x1) [复位 = 0x5599].....	23
4.3.3 LMK3H0102A014 R2 寄存器 (地址 = 0x2) [复位 = 0xC28F].....	23
4.3.4 LMK3H1002A014 R3 寄存器 (地址 = 0x3) [复位 = 0x1801].....	23
4.3.5 LMK3H0102A014 R4 寄存器 (地址 = 0x4) [复位 = 0x0001].....	24
4.3.6 LMK3H0102A014 R5 寄存器 (地址 = 0x5) [复位 = 0x0000].....	24

4.3.7 LMK3H0102A014 R6 寄存器 (地址 = 0x6) [复位 = 0x0AA0].....	24
4.3.8 LMK3H0102A014 R7 寄存器 (地址 = 0x7) [复位 = 0x6403].....	25
4.3.9 LMK3H0102A014 R8 寄存器 (地址 = 0x8) [复位 = 0xC28F].....	26
4.3.10 LMK3H0102A014 R9 寄存器 (地址 = 0x9) [复位 = 0x4866].....	26
4.3.11 LMK3H0102A014 R10 寄存器 (地址 = 0xA) [复位 = 0x0010].....	27
4.3.12 LMK3H0102A014 R11 寄存器 (地址 = 0xB) [复位 = 0x0000].....	28
4.3.13 LMK3H0102A014 R12 寄存器 (地址 = 0xC) [复位 = 0xE800].....	28
4.4 LMK3H0102A015 寄存器.....	30
4.4.1 LMK3H0102A015 R0 寄存器 (地址 = 0x0) [复位 = 0x0861].....	30
4.4.2 LMK3H0102A015 R1 寄存器 (地址 = 0x1) [复位 = 0x5599].....	30
4.4.3 LMK3H0102A015 R2 寄存器 (地址 = 0x2) [复位 = 0xC28F].....	30
4.4.4 LMK3H1002A015 R3 寄存器 (地址 = 0x3) [复位 = 0x1801].....	30
4.4.5 LMK3H0102A015 R4 寄存器 (地址 = 0x4) [复位 = 0x0000].....	31
4.4.6 LMK3H0102A015 R5 寄存器 (地址 = 0x5) [复位 = 0x0000].....	31
4.4.7 LMK3H0102A015 R6 寄存器 (地址 = 0x6) [复位 = 0x0AA1].....	31
4.4.8 LMK3H0102A015 R7 寄存器 (地址 = 0x7) [复位 = 0x1507].....	32
4.4.9 LMK3H0102A015 R8 寄存器 (地址 = 0x8) [复位 = 0xC28F].....	33
4.4.10 LMK3H0102A015 R9 寄存器 (地址 = 0x9) [复位 = 0x5066].....	33
4.4.11 LMK3H0102A015 R10 寄存器 (地址 = 0xA) [复位 = 0x0010].....	34
4.4.12 LMK3H0102A015 R11 寄存器 (地址 = 0xB) [复位 = 0x0000].....	35
4.4.13 LMK3H0102A015 R12 寄存器 (地址 = 0xC) [复位 = 0xE800].....	35
4.5 LMK3H0102A016 寄存器.....	37
4.5.1 LMK3H0102A016 R0 寄存器 (地址 = 0x0) [复位 = 0x00C1].....	37
4.5.2 LMK3H0102A016 R1 寄存器 (地址 = 0x1) [复位 = 0xAB99].....	37
4.5.3 LMK3H0102A016 R2 寄存器 (地址 = 0x2) [复位 = 0x84EA].....	37
4.5.4 LMK3H1002A016 R3 寄存器 (地址 = 0x3) [复位 = 0x3001].....	37
4.5.5 LMK3H0102A016 R4 寄存器 (地址 = 0x4) [复位 = 0x0000].....	38
4.5.6 LMK3H0102A016 R5 寄存器 (地址 = 0x5) [复位 = 0x0000].....	38
4.5.7 LMK3H0102A016 R6 寄存器 (地址 = 0x6) [复位 = 0x1566].....	38
4.5.8 LMK3H0102A016 R7 寄存器 (地址 = 0x7) [复位 = 0x241D].....	39
4.5.9 LMK3H0102A016 R8 寄存器 (地址 = 0x8) [复位 = 0x84EA].....	40
4.5.10 LMK3H0102A016 R9 寄存器 (地址 = 0x9) [复位 = 0x6066].....	40
4.5.11 LMK3H0102A016 R10 寄存器 (地址 = 0xA) [复位 = 0x0810].....	41
4.5.12 LMK3H0102A016 R11 寄存器 (地址 = 0xB) [复位 = 0x0000].....	42
4.5.13 LMK3H0102A016 R12 寄存器 (地址 = 0xC) [复位 = 0xE800].....	42

## 商标

所有商标均为其各自所有者的财产。

## 1 简介

本编程指南可帮助设计人员了解为 LMK3H0102 器件提供的每种配置之间的差异。每个 LMK3H0102Axxx 器件型号都是不同的配置，可能具有不同的频率和输出格式。参考本指南可以确定一个已发布的配置是否满足应用要求。[关键配置设置概述](#)中详细说明了每种配置的概要设置。[OTP 页面配置概述](#)中介绍了每个可以在不同配置之间变化的关键配置参数，并详细介绍了每个 OTP 页面的设置。[LMK3H0102Axxx 配置寄存器](#)中针对每种可用的配置提供了每项寄存器设置。

## 2 关键配置设置概述

本节概述 LMK3H0102Axxx 配置的关键器件设置。

### 2.1 LMK3H0102Axxx 关键器件设置

[LMK3H0102Axxx 关键器件设置](#)中显示了在 I<sup>2</sup>C 模式下启动时的关键器件设置。某些配置在此表中显示相同，但在完整配置表中存在差异。有关每个器件型号的完整器件设置，请参阅 [OTP 页面配置概述](#)。[LMK3H0102 配置可订购器件型号](#)中列出了不同配置下的可订购器件型号。

表 2-1. LMK3H0102Axxx 关键器件设置

器件型号	OUT0 频率 (MHz)	OUT0 格式	OUT1 频率 (MHz)	OUT1 格式	REFCLK 配置
LMK3H0102A001	100	100 Ω LP-HCSL	100	100 Ω LP-HCSL	高阻态
LMK3H0102A006	24	CMOS 同相	25	CMOS 同相	50MHz
LMK3H0102A014	100	100 Ω LP-HCSL	100	100 Ω LP-HCSL	CLK_READY
LMK3H0102A015	100	85 Ω LP-HCSL	100	85 Ω LP-HCSL	50MHz
LMK3H0102A016	50	CMOS 同相	50	CMOS 同相	高阻态

表 2-2. LMK3H0102 配置可订购器件型号

可订购器件型号	封装类型
LMK3H0102A001RERR	大型卷带
LMK3H0102A001RERT	小型卷带
LMK3H0102A006RERR	大型卷带
LMK3H0102A006RERT	小型卷带
LMK3H0102A014RERR	大型卷带
LMK3H0102A014RERT	小型卷带
LMK3H0102A015RERR	大型卷带
LMK3H0102A015RERT	小型卷带
LMK3H0102A016RERR	大型卷带
LMK3H0102A016RERT	小型卷带

### 3 OTP 页面配置概述

本节概述 LMK3H0102Axx 配置中每个 OTP 页面的所有可选器件设置。请根据下表确定配置的设置是否符合应用要求。如果没有符合应用要求的配置，请与 TI 联系以申请创建新配置。

#### 3.1 LMK3H0102Axxx OTP 页面配置

下面在 OTP 页面之间合并的任何表格条目都无法在 OTP 页面之间进行更改。

**表 3-1. LMK3H0102A001 OTP 配置**

参数	OTP 第 0 页	OTP 第 1 页	OTP 第 2 页	OTP 第 3 页
VDD 电压	1.8V			
OUT0 FOD 源	FOD0			
OUT0 频率	100MHz			
OUT0 输出格式	100 Ω LP-HCSL	LVC MOS, 差分	LVC MOS, 差分	LVC MOS, 差分
OUT0 启用	禁用	启用	启用	启用
OUT0 差分压摆率	1.4V/ns 至 2.7V/ns			
OUT0 LP-HCSL 振幅	755mV			
OUT0 禁用行为	GND			
OUT1 FOD 源	FOD0			
OUT1 频率	100MHz			
OUT1 输出格式	100 Ω LP-HCSL	100 Ω LP-HCSL	100 Ω LP-HCSL	100 Ω LP-HCSL
OUT1 启用	禁用	启用	启用	启用
OUT1 差分压摆率	1.4V/ns 至 2.7V/ns			
OUT1 LP-HCSL 振幅	690mV			
OUT1 禁用行为	GND			
REF_CTRL 频率	不适用			
REF_CTRL 行为	高阻态			
FOD0 频率	200MHz			
FOD1 频率	200MHz			
SSC 启用	禁用	启用	启用	禁用
SSC 调制类型	无 SSC	预配置 -0.5% 向下展频	预配置 -0.3% 向下展频	无 SSC
引脚 2 功能	I <sup>2</sup> C 地址 LSB 选择			

表 3-2. LMK3H0102A006 OTP 配置

参数	OTP 第 0 页	OTP 第 1 页	OTP 第 2 页	OTP 第 3 页
VDD 电压	3.3V			
OUT0 FOD 源	FOD0			
OUT0 频率	24MHz			
OUT0 输出格式	LVC MOS, 同相	LVC MOS, 同相	LVC MOS, 同相	LVC MOS, 同相
OUT0 启用	启用	启用	启用	启用
OUT0 差分压摆率	2.3V/ns 至 3.5V/ns			
OUT0 LP-HCSL 振幅	755mV			
OUT0 禁用行为	GND			
OUT1 FOD 源	FOD1			
OUT1 频率	25MHz			
OUT1 输出格式	LVC MOS, 同相	LVC MOS, 同相	LVC MOS, 同相	LVC MOS, 同相
OUT1 启用	启用	启用	启用	启用
OUT1 差分压摆率	2.3V/ns 至 3.5V/ns			
OUT1 LP-HCSL 振幅	755mV			
OUT1 禁用行为	GND			
REF_CTRL 频率	50MHz			
REF_CTRL 行为	REF_CLK			
FOD0 频率	144MHz			
FOD1 频率	200MHz			
SSC 启用	禁用	禁用	禁用	禁用
SSC 调制类型	无 SSC	无 SSC	无 SSC	无 SSC
引脚 2 功能	I <sup>2</sup> C 地址 LSB 选择			

**表 3-3. LMK3H0102A014 OTP 配置**

参数	OTP 第 0 页	OTP 第 1 页	OTP 第 2 页	OTP 第 3 页
VDD 电压	3.3V			
OUT0 FOD 源	FOD0			
OUT0 频率	100MHz			
OUT0 输出格式	100 Ω LP-HCSL	100 Ω LP-HCSL	100 Ω LP-HCSL	100 Ω LP-HCSL
OUT0 启用	启用	禁用	启用	启用
OUT0 差分压摆率	2.3V/ns 至 3.5V/ns			
OUT0 LP-HCSL 振幅	755mV			
OUT0 禁用行为	GND			
OUT1 FOD 源	FOD0			
OUT1 频率	100MHz			
OUT1 输出格式	100 Ω LP-HCSL	100 Ω LP-HCSL	100 Ω LP-HCSL	100 Ω LP-HCSL
OUT1 启用	禁用	启用	启用	启用
OUT1 差分压摆率	2.3V/ns 至 3.5V/ns			
OUT1 LP-HCSL 振幅	755mV			
OUT1 禁用行为	GND			
REF_CTRL 频率	不适用			
REF_CTRL 行为	CLK_READY			
FOD0 频率	200MHz			
FOD1 频率	200MHz			
SSC 启用	启用	启用	禁用	启用
SSC 调制类型	预配置 -0.5% 向下展频	预配置 -0.5% 向下展频	预配置 -0.5% 向下展频	预配置 -0.5% 向下展频
引脚 2 功能	I <sup>2</sup> C 地址 LSB 选择			

**表 3-4. LMK3H0102A015 OTP 配置**

参数	OTP 第 0 页	OTP 第 1 页	OTP 第 2 页	OTP 第 3 页
VDD 电压	3.3V			
OUT0 FOD 源	FOD0			
OUT0 频率	100MHz			
OUT0 输出格式	85 Ω LP-HCSL	85 Ω LP-HCSL	85 Ω LP-HCSL	85 Ω LP-HCSL
OUT0 启用	启用	启用	启用	启用
OUT0 差分压摆率	2.3V/ns 至 3.5V/ns			
OUT0 LP-HCSL 振幅	755mV			
OUT0 禁用行为	GND			
OUT1 FOD 源	FOD0			
OUT1 频率	100MHz			
OUT1 输出格式	85 Ω LP-HCSL	85 Ω LP-HCSL	85 Ω LP-HCSL	85 Ω LP-HCSL
OUT1 启用	启用	启用	启用	启用
OUT1 差分压摆率	2.3V/ns 至 3.5V/ns			
OUT1 LP-HCSL 振幅	755mV			
OUT1 禁用行为	GND			
REF_CTRL 频率	50MHz			
REF_CTRL 行为	GND			
FOD0 频率	200MHz			
FOD1 频率	200MHz			
SSC 启用	禁用	启用	启用	启用
SSC 调制类型	无 SSC	预配置 -0.1% 向下展频	预配置 -0.3% 向下展频	预配置 -0.5% 向下展频
引脚 2 功能	I <sup>2</sup> C 地址 LSB 选择			

**表 3-5. LMK3H0102A016 OTP 配置**

参数	OTP 第 0 页	OTP 第 1 页	OTP 第 2 页	OTP 第 3 页
VDD 电压	3.3V			
OUT0 FOD 源	FOD0			
OUT0 频率	50MHz			
OUT0 输出格式	LVC MOS, 同相	LVC MOS, 仅 P	LVC MOS, 仅 P	LVC MOS, 仅 P
OUT0 启用	禁用	启用	启用	启用
OUT0 差分压摆率	2.3V/ns 至 3.5V/ns			
OUT0 LP-HCSL 振幅	755mV			
OUT0 禁用行为	GND			
OUT1 FOD 源	FOD0			
OUT1 频率	50MHz			
OUT1 输出格式	LVC MOS, 同相	LVC MOS, 仅 P	LVC MOS, 仅 N	LVC MOS, 同相
OUT1 启用	禁用	启用	启用	启用
OUT1 差分压摆率	2.3V/ns 至 3.5V/ns			
OUT1 LP-HCSL 振幅	755mV			
OUT1 禁用行为	GND			
REF_CTRL 频率	不适用			
REF_CTRL 行为	高阻态			
FOD0 频率	100MHz			
FOD1 频率	100MHz			
SSC 启用	禁用	禁用	禁用	禁用
SSC 调制类型	无 SSC	无 SSC	无 SSC	无 SSC
引脚 2 功能	I <sup>2</sup> C 地址 LSB 选择			



## 4 LMK3H0102Axxx 配置寄存器

本节概述 LMK3H0102Axx 配置的寄存器设置。这些寄存器设置仅反映 OTP 第 0 页上的设置。寄存器 R146、R17 和 R148 用于 FOD 校准，在 LMK3H0102 数据表中进行了介绍。寄存器 R238 用于 BAW 频率的偏移代码，在 LMK3H0102 数据表中进行了介绍。FOD 分频器值假设 R238 为 0x0000。出现在数据表中但未在本文档中提及的任何其他寄存器不会影响内核配置，可以忽略不计。

### 4.1 LMK3H0102A001 寄存器

#### 4.1.1 LMK3H0102A001 R0 寄存器 (地址 = 0x0) [复位 = 0x0863]

表 4-1. R0 寄存器字段说明

位	字段	类型	复位	说明
15:10	DIG_CLK_N_DIV	R/W	0x02	数字状态机时钟速率。源自 CH0_FOD_SEL 多路复用器提供的 FOD 频率。目标频率最大为 50MHz。实际分频值为 DIG_CLK_N_DIV 值加 2。该字段存储在 EFUSE 中。
9:3	FOD0_N_DIV	R/W	0x0C	BAW 频率与 FOD0 频率的整数比。该字段存储在 EFUSE 中。
2:1	保留	R	不适用	保留，请勿对该字段进行写入。
0	OTP_BURNT	R/WL	0x1	指示 EFUSE 是否已编程。如果该字段为“1”，则 EFUSE 已编程。

#### 4.1.2 LMK3H0102A001 R1 寄存器 (地址 = 0x1) [复位 = 0x5599]

表 4-2. R1 寄存器字段说明

位	字段	类型	复位	说明
15:8	FOD0_NUM[23:16]	R/W	0x55	FOD0 分数分频值的高字节。该字段的值因器件而异。该字段存储在 EFUSE 中。
7:0	ADC_CLK_N_DIV	R/W	0x99	ADC 时钟频率 (MHz)，直接源自 BAW。默认值为 $\text{ceil}(2467/16) - 2 = 0x99$ 。TI 不建议修改该字段的值。该字段存储在 EFUSE 中。

#### 4.1.3 LMK3H0102A001 R2 寄存器 (地址 = 0x2) [复位 = 0xC28F]

表 4-3. R2 寄存器字段说明

位	字段	类型	复位	说明
15:0	FOD0_NUM[15:0]	R/W	0xC28F	FOD0 分数分频值的低两个字节。该字段的值因器件而异。该字段存储在 EFUSE 中。

#### 4.1.4 LMK3H1002A001 R3 寄存器 (地址 = 0x3) [复位 = 0x1801]

表 4-4. R3 寄存器字段说明

位	字段	类型	复位	说明
15:9	FOD1_N_DIV	R/W	0x0C	BAW 频率与 FOD1 频率的整数比。该字段存储在 EFUSE 中。
8	CH1_FOD_SEL	R/W	0x0	选择 FOD 用作通道分频器 1 的输入源。该字段存储在 EFUSE 中。 0h : FOD0。 1h : FOD1。
7	CH1_EDGE_COMB_EN	R/W	0x0	选择使用通道分频器 1，或使用边缘组合器作为通道分频器 1 的输入源。该字段存储在 EFUSE 中。 0h : 通道分频器 1 输入 1h : 边缘组合器输入
6	OUT1_DISABLE_STATE	R/W	0x0	当 OUT1 被禁用时，该位可以选择将 OUT1_P 和 OUT1_N 引脚强制连接到 GND 还是设置为三态。该字段存储在 EFUSE 中。 0h : 禁用时强制设置为 GND。 禁用时为三态。

**表 4-4. R3 寄存器字段说明 (续)**

位	字段	类型	复位	说明
5	OUT0_DISABLE_STATE	R/W	0x0	当 OUT0 被禁用时, 该位可以选择将 OUT0_P 和 OUT0_N 引脚强制连接到 GND 还是设置为三态。该字段存储在 EFUSE 中。 0h: 禁用时强制设置为 GND。 禁用时为三态。
4	CH0_FOD_SEL	R/W	0x0	选择 FOD 用作通道分频器 0 的输入源。该字段存储在 EFUSE 中。 0h: FOD0。 1h: FOD1。
3	CH0_EDGE_COMB_EN	R/W	0x0	选择使用通道分频器 0, 或使用边缘组合器作为通道分频器 0 的输入源。该字段存储在 EFUSE 中。 0h: 通道分频器 0 输入 1h: 边缘组合器输入
2:0	CH0_DIV	R/W	0x1	通道分频器 0 的分频器值。该字段存储在 EFUSE 中。 0h: 禁用通道分频器。 1h: FOD/2 2h: FOD/4 3h: FOD/6 4h: FOD/8 5h: FOD/10 6h: FOD/20 7h: FOD/40

**4.1.5 LMK3H0102A001 R4 寄存器 (地址 = 0x4) [复位 = 0x0000]**
**表 4-5. R4 寄存器字段说明**

位	字段	类型	复位	说明
15	保留	R	0x0	保留
14:2	SSC_STEPS	R/W	0x0000	SSC 三角曲线每段的阶跃数。有关如何计算该值的说明, 请参阅数据表。该字段存储在 EFUSE 中。
1	SSC_MOD_TYPE	R/W	0x0	在自定义 SSC 配置的向下展频和中心展频调制之间进行选择。该字段存储在 EFUSE 中。 0h: 向下展频调制。 1h: 中心展频调制。
0	SSC_EN	R/W	0x0	启用 SSC。该字段存储在 EFUSE 中。 0h: 禁用 SSC。 1h: 启用 SSC。

**4.1.6 LMK3H0102A001 R5 寄存器 (地址 = 0x5) [复位 = 0x0000]**
**表 4-6. R5 寄存器字段说明**

位	字段	类型	复位	说明
15:0	SSC_STEP_SIZE	R/W	0x0000	SSC 每阶跃的分子增量值。该字段存储在 EFUSE 中。

#### 4.1.7 LMK3H0102A001 R6 寄存器 (地址 = 0x6) [复位 = 0x0AB8]

表 4-7. R6 寄存器字段说明

位	字段	类型	复位	说明
15:13	CH1_DIV	R/W	0x0	通道分频器 1 的分频器值。该字段存储在 EFUSE 中。 0h : 禁用通道分频器。当对 OUT1 使用边缘组合器时, 将 CH1_DIV 设置为 “0”。 1h : FOD/2 2h : FOD/4 3h : FOD/6 4h : FOD/8 5h : FOD/10 6h : FOD/20 7h : FOD/40
12:5	FOD1_NUM[23:16]	R/W	0x55	FOD1 分数分频值的高字节。该字段的值因器件而异。该字段存储在 EFUSE 中。
4:3	OUT0_SLEW_RATE	R/W	0x3	OUT0 的压摆率控制。该字段存储在 EFUSE 中。 仅适用于差分输出格式。 0h : 2.3V/ns 和 3.5V/ns 之间。 1h : 2.0V/ns 和 3.2V/ns 之间。 2h : 1.7V/ns 和 2.8V/ns 之间。 3h : 1.4V/ns 和 2.7V/ns 之间。
2:0	OUT0_FMT	R/W	0x0	选择 OUT0 的输出格式。该字段存储在 EFUSE 中。 0h : LP-HCSL 100 Ω 端接。 1h : LP-HCSL 85 Ω 端接。 2h : 交流耦合 LVDS。 3h : 直流耦合 LVDS。 4h : LVCMOS, 启用 OUTx_P, 禁用 OUTx_N。 5h : LVCMOS, 禁用 OUTx_P, 启用 OUTx_N。 6h : LVCMOS, 启用 OUTx_P, 启用 OUTx_N, 具有 180 度的相位差。 7h : LVCMOS, 启用 OUTx_P, 启用 OUTx_N, OUTx_P 和 OUTx_N 同相。

#### 4.1.8 LMK3H0102A001 R7 寄存器 (地址 = 0x7) [复位 = 0x2461]

表 4-8. R7 寄存器字段说明

位	字段	类型	复位	说明
15	保留	R	0x0	保留
14:13	REF_CTRL_PIN_FUNC	R/W	0x1	设置 REF_CTRL 引脚的功能。该字段存储在 EFUSE 中。 0h : REF_CTRL 引脚被禁用, 拉至 GND。 1h : REF_CTRL 引脚被禁用, 三态。 2h : REF_CTRL 引脚用作附加 LVCMOS REF_CLK 输出。 3h : REF_CTRL 引脚用作 “时钟就绪” 信号。
12:11	REF_CLK_DIV	R/W	0x0	当 REF_CTRL 用作 REF_CLK 时, REF_CLK 输出分频器值。该字段存储在 EFUSE 中。 0h : 禁用 REF_CLK。 1h : FOD/2。 2h : FOD/4。 3h : FOD/8。
10	保留	R/W	0x1	保留。请勿向该字段写入 “1” 以外的任何值。
9	REF_CLK_FOD_SEL	R/W	0x0	选择用于生成 REF_CLK 输出的 FOD。该字段存储在 EFUSE 中。 0h : FOD0。 1h : FOD1。

**表 4-8. R7 寄存器字段说明 (续)**

位	字段	类型	复位	说明
8	OUT1_EN	R/W	0x0	OUT1 的输出启用位。该字段存储在 EFUSE 中。 0h : OUT1 禁用。 1h : OUT1 启用。
7	OUT1_CH_SEL	R/W	0x0	选择 OUT1 的源。该字段存储在 EFUSE 中。 0h : 如果 CH0_EDGE_COMB_EN 为“0”，则 OUT1 源自通道分频器 0；如果 CH0_EDGE_COMB_EN 为“1”，则源自边缘组合器。 1h : 如果 CH1_EDGE_COMB_EN 为“0”，则 OUT1 源自通道分频器 1；如果 CH1_EDGE_COMB_EN 为“1”，则源自边缘组合器。
6:5	OUT1_SLEW_RATE	R/W	0x3	OUT1 的压摆率控制。该字段存储在 EFUSE 中。 仅适用于差分输出格式。 0h : 2.3V/ns 和 3.5V/ns 之间。 1h : 2.0V/ns 和 3.2V/ns 之间。 2h : 1.7V/ns 和 2.8V/ns 之间。 3h : 1.4V/ns 和 2.7V/ns 之间。
4:2	OUT1_FMT	R/W	0x0	选择 OUT1 的输出格式。该字段存储在 EFUSE 中。 0h : LP-HCSL 100Ω 端接。 1h : LP-HCSL 85Ω 端接。 2h : 交流耦合 LVDS。 3h : 直流耦合 LVDS。 4h : LVCMOS, 启用 OUTx_P, 禁用 OUTx_N。 5h : LVCMOS, 禁用 OUTx_P, 启用 OUTx_N。 6h : LVCMOS, 启用 OUTx_P, 启用 OUTx_N, 具有 180 度的相位差。 7h : LVCMOS, 启用 OUTx_P, 启用 OUTx_N, OUTx_P 和 OUTx_N 同相。
1	OUT0_EN	R/W	0x0	OUT0 的输出启用位。该字段存储在 EFUSE 中。 0h : OUT0 禁用。 1h : OUT0 启用。
0	OE_PIN_POLARITY	R/W	0x1	OE 引脚极性选择。该位不影响 OUTx_EN 位的极性, 仅影响 OE 引脚。该字段存储在 EFUSE 中。 0h : OE 为高电平有效 (OE 连接至 VDD 启用输出)。 1h : OE 为低电平有效 (OE 连接至 GND 启用输出)。

#### 4.1.9 LMK3H0102A001 R8 寄存器 (地址 = 0x8) [复位 = 0xC28F]

**表 4-9. R8 寄存器字段说明**

位	字段	类型	复位	说明
15:0	FOD1_NUM[15:0]	R/W	0xC28F	FOD1 分数分频值的低两个字节。该字段的值因器件而异。该字段存储在 EFUSE 中。

#### 4.1.10 LMK3H0102A001 R9 寄存器 (地址 = 0x9) [复位 = 0x4036]

**表 4-10. R9 寄存器字段说明**

位	字段	类型	复位	说明
15:12	OTP_ID	R/W	0x4	用于识别 OTP 配置的可配置字段。可在 I2C 模式下用作 4 位备用字段。该字段存储在 EFUSE 中。

表 4-10. R9 寄存器字段说明 (续)

位	字段	类型	复位	说明
11:9	SSC_CONFIG_SEL	R/W	0x0	<p>SSC 调制配置。如果需要中心展频调制，则需要自定义 SSC 配置。还提供四种预配置的向下展频调制深度。任何其他调制深度都需要自定义 SSC 配置。该字段存储在 EFUSE 中。</p> <p>0h：自定义 SSC 配置</p> <p>1h：- 0.10% 预配置向下展频。</p> <p>2h：- 0.25% 预配置向下展频。</p> <p>3h：- 0.30% 预配置向下展频。</p> <p>4h：- 0.50% 预配置向下展频。</p> <p>所有其他值：保留</p>
8	OUT_FMT_SRC_SEL	R/W	0x0	<p>强制 FMT_ADDR 引脚覆盖 OTP 模式下的输出格式寄存器设置。在 I2C 模式下，FMT_ADDR 引脚不会用于此目的。该字段存储在 EFUSE 中。</p> <p>0h：在 OTP 模式下选择输出格式时，FMT_ADDR 引脚被忽略。</p> <p>1h：FMT_ADDR 引脚覆盖寄存器设置。输出格式为 LP-HCSL，端接电阻器阻值基于启动时的 FMT_ADDR 引脚状态。</p>
7:4	OUT1_LPHSCL_AMP_SEL	R/W	0x3	<p>使用 LP-HCSL 输出格式时的 OUT1 输出摆幅电平。该字段存储在 EFUSE 中。</p> <p>0h：625mV。</p> <p>1h：647mV。</p> <p>2h：668mV。</p> <p>3h：690mV。</p> <p>4h：712mV。</p> <p>5h：733mV。</p> <p>6h：755mV。</p> <p>7h：777mV。</p> <p>8h：798mV。</p> <p>9h：820mV。</p> <p>Ah：842mV。</p> <p>Bh：863mV。</p> <p>Ch：885mV。</p> <p>Dh：907mV。</p> <p>Eh：928mV。</p> <p>Fh：950mV。</p>
3:0	OUT0_LPHSCL_AMP_SEL	R/W	0x6	<p>使用 LP-HCSL 输出格式时的 OUT0 输出摆幅电平。该字段存储在 EFUSE 中。</p> <p>0h：625mV。</p> <p>1h：647mV。</p> <p>2h：668mV。</p> <p>3h：690mV。</p> <p>4h：712mV。</p> <p>5h：733mV。</p> <p>6h：755mV。</p> <p>7h：777mV。</p> <p>8h：798mV。</p> <p>9h：820mV。</p> <p>Ah：842mV。</p> <p>Bh：863mV。</p> <p>Ch：885mV。</p> <p>Dh：907mV。</p> <p>Eh：928mV。</p> <p>Fh：950mV。</p>

**4.1.11 LMK3H0102A001 R10 寄存器 (地址 = 0xA) [复位 = 0x0010]**
**表 4-11. R10 寄存器字段说明**

位	字段	类型	复位	说明
15	保留	R/W	0x0	保留。仅向该位写入“0”。
14:11	PROD_REVID	R	0x0	产品修订版本标识符。
10	CLK_READY	R	0x0	CLK_READY 状态。当 REF_CTRL 引脚用作“时钟就绪”信号时，该引脚会镜像该状态信号。
9	保留	R	0x0	保留。请勿对该字段进行写入。
8	RB_PIN_15	R	0x0	REF_CTRL 引脚的读回。
7	RB_PIN_4	R	0x0	OTP_SEL1/SDA 引脚的读回。
6	RB_PIN_3	R	0x0	OTP_SEL0/SCL 引脚的读回。
5	RB_PIN_2	R	0x0	FMT_ADDR 引脚的读回。
4	DEV_IDLE_STATE_SEL	R/W	0x1	当两个输出都被禁用时，该位控制器件的行为。对于 PCIe 应用，不建议将器件置于低功耗状态，因为重新启用时钟的时间会延长。该字段存储在 EFUSE 中。 0h：当两个输出均被禁用时，输出将被静音，器件被置于低功耗状态。 1h：当两个输出均被禁用时，输出被静音。器件不进入低功耗状态。
3	PIN_RESAMPLE_DIS	R/W	0x0	该位控制退出低功耗模式时器件引脚的重新采样。在低功耗模式下写入该位。除非明确需要该功能，否则 TI 建议保持该位为“1”。在 PDN 之后，对引脚 2、3、4 和 15 重新采样。器件功能可以根据这些引脚的新逻辑电平进行更改。 0h：启用引脚重新采样。退出低功耗模式时，对 FMT_ADDR、OTP_SEL0/SCL、OTP_SEL1/SDA 和 FMT_ADDR 引脚重新采样。如果 FMT_ADDR 为高电平，则该器件进入 OTP 模式。 1h：禁用引脚重新采样。退出低功耗模式时，不对 FMT_ADDR、OTP_SEL0/SCL、OTP_SEL1/SDA 和 FMT_ADDR 引脚重新采样。器件保持在 I2C 模式。
2	OTP_AUTOLOAD_DIS	R/W	0x0	该位控制器件在退出低功耗模式时的行为。在低功耗模式下写入该位。除非明确需要该功能，否则 TI 建议保持该位为“1”。 0h：启用 OTP 自动加载。退出低功耗模式时，OTP 第 0 页的内容会写入器件寄存器。 1h：禁用 OTP 自动加载。退出低功耗模式时，OTP 第 0 页的内容不会写入器件寄存器。
1	PDN	R/W	0x0	向该位写入“1”会使器件进入低功耗状态。
0	保留	R/W	0x0	保留，请勿对该字段进行写入。

**4.1.12 LMK3H0102A001 R11 寄存器 (地址 = 0xB) [复位 = 0x0000]**
**表 4-12. R11 寄存器字段说明**

位	字段	类型	复位	说明
15	保留	R/W	0x0	保留，仅向该位写入“0”。
14	SEPARATE_OE_EN	R/W	0x0	该位启用器件的独立输出使能功能。如果该位为“1”，则 OUT_FMT_SRC_SEL 和 I2C_ADDR_LSB_SEL 必须设置为“0”。该字段存储在 EFUSE 中。 0h：引脚 1 是 OUT0 和 OUT1 的输出使能。 1h：引脚 1 是 OUT0 的输出使能，引脚 2 是 OUT1 的输出使能。
13:0	保留	R/W	0x0000	保留，仅向该位写入“0”。

**4.1.13 LMK3H0102A001 R12 寄存器 (地址 = 0xC) [复位 = 0xE800]**

**表 4-13. R12 寄存器字段说明**

位	字段	类型	复位	说明
15	I2C_ADDR_LSB_SEL	R/WL	0x1	I2C 外设地址源。如果该位为“1”，则 SEPARATE_OE_EN 必须为“0”。该字段存储在 EFUSE 中。 0h : I2C 外设地址完全来自 I2C_ADDR 字段。 1h : I2C 外设地址的最低两位来自 FMT_ADDR 引脚，所有其他位来自 R12[14:10]。
14:8	I2C_ADDR	R/WL	0x68	I2C 外设地址。在对该字段进行写入后，器件响应新的 I2C 地址。该字段存储在 EFUSE 中。
7:0	UNLOCK_PROTECTED_REG	R/W	0x00	除 R12[15:8] 之外，该字段还锁定从 R13 开始的所有寄存器。寄存器 R13 及其后的寄存器主要是器件校准寄存器，不得修改内容。无论解锁状态如何，都可以正常读取这些寄存器。 5Bh : 解锁 R12[15:8] 及以上的寄存器写入。 任何其他值 : R12[15:8] 及以上忽略所有写入。

## 4.2 LMK3H0102A006 寄存器

### 4.2.1 LMK3H0102A006 R0 寄存器 (地址 = 0x0) [复位 = 0x0489]

表 4-14. R0 寄存器字段说明

位	字段	类型	复位	说明
15:10	DIG_CLK_N_DIV	R/W	0x01	数字状态机时钟速率。源自 CH0_FOD_SEL 多路复用器提供的 FOD 频率。目标频率最大为 50MHz。实际分频值为 DIG_CLK_N_DIV 值加 2。该字段存储在 EFUSE 中。
9:3	FOD0_N_DIV	R/W	0x11	BAW 频率与 FOD0 频率的整数比。该字段存储在 EFUSE 中。
2:1	保留	R	不适用	保留，请勿对该字段进行写入。
0	OTP_BURNT	R/WL	0x1	指示 EFUSE 是否已编程。如果该字段为“1”，则 EFUSE 已编程。

### 4.2.2 LMK3H0102A006 R1 寄存器 (地址 = 0x1) [复位 = 0x2199]

表 4-15. R1 寄存器字段说明

位	字段	类型	复位	说明
15:8	FOD0_NUM[23:16]	R/W	0x21	FOD0 分数分频值的高字节。该字段的值因器件而异。该字段存储在 EFUSE 中。
7:0	ADC_CLK_N_DIV	R/W	0x99	ADC 时钟频率 (MHz)，直接源自 BAW。默认值为 $\text{ceil}(2467/16) - 2 = 0x99$ 。TI 不建议修改该字段的值。该字段存储在 EFUSE 中。

### 4.2.3 LMK3H0102A006 R2 寄存器 (地址 = 0x2) [复位 = 0xC71C]

表 4-16. R2 寄存器字段说明

位	字段	类型	复位	说明
15:0	FOD0_NUM[15:0]	R/W	0xC71C	FOD0 分数分频值的低两个字节。该字段的值因器件而异。该字段存储在 EFUSE 中。

### 4.2.4 LMK3H1002A006 R3 寄存器 (地址 = 0x3) [复位 = 0x1903]

表 4-17. R3 寄存器字段说明

位	字段	类型	复位	说明
15:9	FOD1_N_DIV	R/W	0x0C	BAW 频率与 FOD1 频率的整数比。该字段存储在 EFUSE 中。
8	CH1_FOD_SEL	R/W	0x1	选择 FOD 用作通道分频器 1 的输入源。该字段存储在 EFUSE 中。 0h : FOD0。 1h : FOD1。
7	CH1_EDGE_COMB_EN	R/W	0x0	选择使用通道分频器 1，或使用边缘组合器作为通道分频器 1 的输入源。该字段存储在 EFUSE 中。 0h : 通道分频器 1 输入 1h : 边缘组合器输入
6	OUT1_DISABLE_STATE	R/W	0x0	当 OUT1 被禁用时，该位可以选择将 OUT1_P 和 OUT1_N 引脚强制连接到 GND 还是设置为三态。该字段存储在 EFUSE 中。 0h : 禁用时强制设置为 GND。 1h : 禁用时为三态。
5	OUT0_DISABLE_STATE	R/W	0x0	当 OUT0 被禁用时，该位可以选择将 OUT0_P 和 OUT0_N 引脚强制连接到 GND 还是设置为三态。该字段存储在 EFUSE 中。 0h : 禁用时强制设置为 GND。 1h : 禁用时为三态。
4	CH0_FOD_SEL	R/W	0x0	选择 FOD 用作通道分频器 0 的输入源。该字段存储在 EFUSE 中。 0h : FOD0。 1h : FOD1。



表 4-17. R3 寄存器字段说明 (续)

位	字段	类型	复位	说明
3	CH0_EDGE_COMB_EN	R/W	0x0	选择使用通道分频器 0，或使用边缘组合器作为通道分频器 0 的输入源。该字段存储在 EFUSE 中。 0h：通道分频器 0 输入 1h：边缘组合器输入
2:0	CH0_DIV	R/W	0x3	通道分频器 0 的分频器值。该字段存储在 EFUSE 中。 0h：禁用通道分频器。 1h：FOD/2 2h：FOD/4 3h：FOD/6 4h：FOD/8 5h：FOD/10 6h：FOD/20 7h：FOD/40

#### 4.2.5 LMK3H0102A006 R4 寄存器 (地址 = 0x4) [复位 = 0x0000]

表 4-18. R4 寄存器字段说明

位	字段	类型	复位	说明
15	保留	R	0x0	保留
14:2	SSC_STEPS	R/W	0x0000	SSC 三角曲线每段的阶跃数。有关如何计算该值的说明，请参阅数据表。该字段存储在 EFUSE 中。
1	SSC_MOD_TYPE	R/W	0x0	在自定义 SSC 配置的向下展频和中心展频调制之间进行选择。该字段存储在 EFUSE 中。 0h：向下展频调制。 1h：中心展频调制。
0	SSC_EN	R/W	0x0	启用 SSC。该字段存储在 EFUSE 中。 0h：禁用 SSC。 1h：启用 SSC。

#### 4.2.6 LMK3H0102A014 R5 寄存器 (地址 = 0x5) [复位 = 0x0000]

表 4-19. R5 寄存器字段说明

位	字段	类型	复位	说明
15:0	SSC_STEP_SIZE	R/W	0x0000	SSC 每阶跃的分子增量值。该字段存储在 EFUSE 中。

#### 4.2.7 LMK3H0102A006 R6 寄存器 (地址 = 0x6) [复位 = 0x8AA7]

表 4-20. R6 寄存器字段说明

位	字段	类型	复位	说明
15:13	CH1_DIV	R/W	0x4	通道分频器 1 的分频器值。该字段存储在 EFUSE 中。 0h：禁用通道分频器。当对 OUT1 使用边缘组合器时，将 CH1_DIV 设置为“0”。 1h：FOD/2 2h：FOD/4 3h：FOD/6 4h：FOD/8 5h：FOD/10 6h：FOD/20 7h：FOD/40
12:5	FOD1_NUM[23:16]	R/W	0x55	FOD1 分数分频值的高字节。该字段的值因器件而异。该字段存储在 EFUSE 中。

**表 4-20. R6 寄存器字段说明 (续)**

位	字段	类型	复位	说明
4:3	OUT0_SLEW_RATE	R/W	0x0	OUT0 的压摆率控制。该字段存储在 EFUSE 中。 仅适用于差分输出格式。 0h : 2.3V/ns 和 3.5V/ns 之间。 1h : 2.0V/ns 和 3.2V/ns 之间。 2h : 1.7V/ns 和 2.8V/ns 之间。 3h : 1.4V/ns 和 2.7V/ns 之间。
2:0	OUT0_FMT	R/W	0x7	选择 OUT0 的输出格式。该字段存储在 EFUSE 中。 0h : LP-HCSL 100 Ω 端接。 1h : LP-HCSL 85 Ω 端接。 2h : 交流耦合 LVDS。 3h : 直流耦合 LVDS。 4h : LVCMOS, 启用 OUTx_P, 禁用 OUTx_N。 5h : LVCMOS, 禁用 OUTx_P, 启用 OUTx_N。 6h : LVCMOS, 启用 OUTx_P, 启用 OUTx_N, 具有 180 度的相位差。 7h : LVCMOS, 启用 OUTx_P, 启用 OUTx_N, OUTx_P 和 OUTx_N 同相。

**4.2.8 LMK3H0102A006 R7 寄存器 (地址 = 0x7) [复位 = 0x579F]**
**表 4-21. R7 寄存器字段说明**

位	字段	类型	复位	说明
15	保留	R	0x0	保留
14:13	REF_CTRL_PIN_FUNC	R/W	0x2	设置 REF_CTRL 引脚的功能。该字段存储在 EFUSE 中。 0h : REF_CTRL 引脚被禁用, 拉至 GND。 1h : REF_CTRL 引脚被禁用, 三态。 2h : REF_CTRL 引脚用作附加 LVCMOS REF_CLK 输出。 3h : REF_CTRL 引脚用作“时钟就绪”信号。
12:11	REF_CLK_DIV	R/W	0x2	当 REF_CTRL 用作 REF_CLK 时, REF_CLK 输出分频器值。该字段存储在 EFUSE 中。 0h : 禁用 REF_CLK。 1h : FOD/2。 2h : FOD/4。 3h : FOD/8。
10	保留	R/W	0x1	保留。请勿向该字段写入“1”以外的任何值。
9	REF_CLK_FOD_SEL	R/W	0x1	选择用于生成 REF_CLK 输出的 FOD。该字段存储在 EFUSE 中。 0h : FOD0。 1h : FOD1。
8	OUT1_EN	R/W	0x1	OUT1 的输出启用位。该字段存储在 EFUSE 中。 0h : OUT1 禁用。 1h : OUT1 启用。
7	OUT1_CH_SEL	R/W	0x1	选择 OUT1 的源。该字段存储在 EFUSE 中。 0h : 如果 CH0_EDGE_COMB_EN 为“0”, 则 OUT1 源自通道分频器 0; 如果 CH0_EDGE_COMB_EN 为“1”, 则源自边缘组合器。 1h : 如果 CH1_EDGE_COMB_EN 为“0”, 则 OUT1 源自通道分频器 1; 如果 CH1_EDGE_COMB_EN 为“1”, 则源自边缘组合器。

**表 4-21. R7 寄存器字段说明 (续)**

位	字段	类型	复位	说明
6:5	OUT1_SLEW_RATE	R/W	0x0	OUT1 的压摆率控制。该字段存储在 EFUSE 中。 仅适用于差分输出格式。 0h : 2.3V/ns 和 3.5V/ns 之间。 1h : 2.0V/ns 和 3.2V/ns 之间。 2h : 1.7V/ns 和 2.8V/ns 之间。 3h : 1.4V/ns 和 2.7V/ns 之间。
4:2	OUT1_FMT	R/W	0x7	选择 OUT1 的输出格式。该字段存储在 EFUSE 中。 0h : LP-HCSL 100 Ω 端接。 1h : LP-HCSL 85 Ω 端接。 2h : 交流耦合 LVDS。 3h : 直流耦合 LVDS。 4h : LVCMOS, 启用 OUTx_P, 禁用 OUTx_N。 5h : LVCMOS, 禁用 OUTx_P, 启用 OUTx_N。 6h : LVCMOS, 启用 OUTx_P, 启用 OUTx_N, 具有 180 度的相位差。 7h : LVCMOS, 启用 OUTx_P, 启用 OUTx_N, OUTx_P 和 OUTx_N 同相。
1	OUT0_EN	R/W	0x1	OUT0 的输出启用位。该字段存储在 EFUSE 中。 0h : OUT0 禁用。 1h : OUT0 启用。
0	OE_PIN_POLARITY	R/W	0x1	OE 引脚极性选择。该位不影响 OUTx_EN 位的极性, 仅影响 OE 引脚。该字段存储在 EFUSE 中。 0h : OE 为高电平有效 (OE 连接至 VDD 启用输出)。 1h : OE 为低电平有效 (OE 连接至 GND 启用输出)。

**4.2.9 LMK3H0102A006 R8 寄存器 (地址 = 0x8) [复位 = 0xC28F]**

**表 4-22. R8 寄存器字段说明**

位	字段	类型	复位	说明
15:0	FOD1_NUM[15:0]	R/W	0xC28F	FOD1 分数分频值的低两个字节。该字段的值因器件而异。该字段存储在 EFUSE 中。

**4.2.10 LMK3H0102A006 R9 寄存器 (地址 = 0x9) [复位 = 0xD066]**

**表 4-23. R9 寄存器字段说明**

位	字段	类型	复位	说明
15:12	OTP_ID	R/W	0xD	用于识别 OTP 配置的可配置字段。可在 I2C 模式下用作 4 位备用字段。该字段存储在 EFUSE 中。
11:9	SSC_CONFIG_SEL	R/W	0x0	SSC 调制配置。如果需要中心展频调制, 则需要自定义 SSC 配置。还提供四种预配置的向下展频调制深度。任何其他调制深度都需要自定义 SSC 配置。该字段存储在 EFUSE 中。 0h : 自定义 SSC 配置 1h : -0.10% 预配置向下展频。 2h : -0.25% 预配置向下展频。 3h : -0.30% 预配置向下展频。 4h : -0.50% 预配置向下展频。 所有其他值 : 保留

**表 4-23. R9 寄存器字段说明 (续)**

位	字段	类型	复位	说明
8	OUT_FMT_SRC_SEL	R/W	0x0	强制 FMT_ADDR 引脚覆盖 OTP 模式下的输出格式寄存器设置。在 I2C 模式下，FMT_ADDR 引脚不会用于此目的。该字段存储在 EFUSE 中。 0h：在 OTP 模式下选择输出格式时，FMT_ADDR 引脚被忽略。 1h：FMT_ADDR 引脚覆盖寄存器设置。输出格式为 LP-HCSL，端接电阻器阻值基于启动时的 FMT_ADDR 引脚状态。
7:4	OUT1_LPHSCL_A MP_SEL	R/W	0x6	使用 LP-HCSL 输出格式时的 OUT1 输出摆幅电平。该字段存储在 EFUSE 中。 0h：625mV。 1h：647mV。 2h：668mV。 3h：690mV。 4h：712mV。 5h：733mV。 6h：755mV。 7h：777mV。 8h：798mV。 9h：820mV。 Ah：842mV。 Bh：863mV。 Ch：885mV。 Dh：907mV。 Eh：928mV。 Fh：950mV。
3:0	OUT0_LPHSCL_A MP_SEL	R/W	0x6	使用 LP-HCSL 输出格式时的 OUT0 输出摆幅电平。该字段存储在 EFUSE 中。 0h：625mV。 1h：647mV。 2h：668mV。 3h：690mV。 4h：712mV。 5h：733mV。 6h：755mV。 7h：777mV。 8h：798mV。 9h：820mV。 Ah：842mV。 Bh：863mV。 Ch：885mV。 Dh：907mV。 Eh：928mV。 Fh：950mV。

**4.2.11 LMK3H0102A006 R10 寄存器 (地址 = 0xA) [复位 = 0x0010]**
**表 4-24. R10 寄存器字段说明**

位	字段	类型	复位	说明
15	保留	R/W	0x0	保留。仅向该位写入“0”。
14:11	PROD_REVID	R	0x0	产品修订版本标识符。
10	CLK_READY	R	0x0	CLK_READY 状态。当 REF_CTRL 引脚用作“时钟就绪”信号时，该引脚会镜像该状态信号。
9	保留	R	0x0	保留。请勿对该字段进行写入。
8	RB_PIN_15	R	0x0	REF_CTRL 引脚的读回。

表 4-24. R10 寄存器字段说明 (续)

位	字段	类型	复位	说明
7	RB_PIN_4	R	0x0	OTP_SEL1/SDA 引脚的读回。
6	RB_PIN_3	R	0x0	OTP_SEL0/SCL 引脚的读回。
5	RB_PIN_2	R	0x0	FMT_ADDR 引脚的读回。
4	DEV_IDLE_STATE_SEL	R/W	0x1	当两个输出都被禁用时, 该位控制器件的行为。对于 PCIe 应用, 不建议将器件置于低功耗状态, 因为重新启用时钟的时间会延长。该字段存储在 EFUSE 中。 0h: 当两个输出均被禁用时, 输出将被静音, 器件被置于低功耗状态。 1h: 当两个输出均被禁用时, 输出被静音。器件不进入低功耗状态。
3	PIN_RESAMPLE_DIS	R/W	0x0	该位控制退出低功耗模式时器件引脚的重新采样。在低功耗模式下写入该位。除非明确需要该功能, 否则 TI 建议保持该位为“1”。在 PDN 之后, 对引脚 2、3、4 和 15 重新采样。器件功能可以根据这些引脚的新逻辑电平进行更改。 0h: 启用引脚重新采样。退出低功耗模式时, 对 FMT_ADDR、OTP_SEL0/SCL、OTP_SEL1/SDA 和 FMT_ADDR 引脚重新采样。如果 FMT_ADDR 为高电平, 则该器件进入 OTP 模式。 1h: 禁用引脚重新采样。退出低功耗模式时, 不对 FMT_ADDR、OTP_SEL0/SCL、OTP_SEL1/SDA 和 FMT_ADDR 引脚重新采样。器件保持在 I2C 模式。
2	OTP_AUTOLOAD_DIS	R/W	0x0	该位控制器件在退出低功耗模式时的行为。在低功耗模式下写入该位。除非明确需要该功能, 否则 TI 建议保持该位为“1”。 0h: 启用 OTP 自动加载。退出低功耗模式时, OTP 第 0 页的内容会写入器件寄存器。 1h: 禁用 OTP 自动加载。退出低功耗模式时, OTP 第 0 页的内容不会写入器件寄存器。
1	PDN	R/W	0x0	向该位写入“1”会使器件进入低功耗状态。
0	保留	R/W	0x0	保留, 请勿对该字段进行写入。

4.2.12 LMK3H0102A006 R11 寄存器 (地址 = 0xB) [复位 = 0x0000]

表 4-25. R11 寄存器字段说明

位	字段	类型	复位	说明
15	保留	R/W	0x0	保留, 仅向该位写入“0”。
14	SEPARATE_OE_EN	R/W	0x0	该位启用器件的独立输出使能功能。如果该位为“1”, 则 OUT_FMT_SRC_SEL 和 I2C_ADDR_LSB_SEL 必须设置为“0”。该字段存储在 EFUSE 中。 0h: 引脚 1 是 OUT0 和 OUT1 的输出使能。 1h: 引脚 1 是 OUT0 的输出使能, 引脚 2 是 OUT1 的输出使能。
13:0	保留	R/W	0x0000	保留, 仅向该位写入“0”。

4.2.13 LMK3H0102A006 R12 寄存器 (地址 = 0xC) [复位 = 0xE800]

表 4-26. R12 寄存器字段说明

位	字段	类型	复位	说明
15	I2C_ADDR_LSB_SEL	R/WL	0x1	I2C 外设地址源。如果该位为“1”, 则 SEPARATE_OE_EN 必须为“0”。该字段存储在 EFUSE 中。 0h: I2C 外设地址完全来自 I2C_ADDR 字段。 1h: I2C 外设地址的最低两位来自 FMT_ADDR 引脚, 所有其他位来自 R12[14:10]。
14:8	I2C_ADDR	R/WL	0x68	I2C 外设地址。在对该字段进行写入后, 器件响应新的 I2C 地址。该字段存储在 EFUSE 中。

**表 4-26. R12 寄存器字段说明 (续)**

位	字段	类型	复位	说明
7:0	UNLOCK_PROTECTED_REG	R/W	0x00	除 R12[15:8] 之外，该字段还锁定从 R13 开始的所有寄存器。寄存器 R13 及其后的寄存器主要是器件校准寄存器，不得修改内容。无论解锁状态如何，都可以正常读取这些寄存器。 5Bh：解锁 R12[15:8] 及以上的寄存器写入。 任何其他值：R12[15:8] 及以上忽略所有写入。

### 4.3 LMK3H0102A014 寄存器

#### 4.3.1 LMK3H0102A014 R0 寄存器 (地址 = 0x0) [复位 = 0x0861]

表 4-27. R0 寄存器字段说明

位	字段	类型	复位	说明
15:10	DIG_CLK_N_DIV	R/W	0x02	数字状态机时钟速率。源自 CH0_FOD_SEL 多路复用器提供的 FOD 频率。目标频率最大为 50MHz。实际分频值为 DIG_CLK_N_DIV 值加 2。该字段存储在 EFUSE 中。
9:3	FOD0_N_DIV	R/W	0x0C	BAW 频率与 FOD0 频率的整数比。该字段存储在 EFUSE 中。
2:1	保留	R	不适用	保留，请勿对该字段进行写入。
0	OTP_BURNT	R/WL	0x1	指示 EFUSE 是否已编程。如果该字段为“1”，则 EFUSE 已编程。

#### 4.3.2 LMK3H0102A014 R1 寄存器 (地址 = 0x1) [复位 = 0x5599]

表 4-28. R1 寄存器字段说明

位	字段	类型	复位	说明
15:8	FOD0_NUM[23:16]	R/W	0x55	FOD0 分数分频值的高字节。该字段的值因器件而异。该字段存储在 EFUSE 中。
7:0	ADC_CLK_N_DIV	R/W	0x99	ADC 时钟频率 (MHz)，直接源自 BAW。默认值为 $\text{ceil}(2467/16) - 2 = 0x99$ 。TI 不建议修改该字段的值。该字段存储在 EFUSE 中。

#### 4.3.3 LMK3H0102A014 R2 寄存器 (地址 = 0x2) [复位 = 0xC28F]

表 4-29. R2 寄存器字段说明

位	字段	类型	复位	说明
15:0	FOD0_NUM[15:0]	R/W	0xC28F	FOD0 分数分频值的低两个字节。该字段的值因器件而异。该字段存储在 EFUSE 中。

#### 4.3.4 LMK3H1002A014 R3 寄存器 (地址 = 0x3) [复位 = 0x1801]

表 4-30. R3 寄存器字段说明

位	字段	类型	复位	说明
15:9	FOD1_N_DIV	R/W	0x0C	BAW 频率与 FOD1 频率的整数比。该字段存储在 EFUSE 中。
8	CH1_FOD_SEL	R/W	0x0	选择 FOD 用作通道分频器 1 的输入源。该字段存储在 EFUSE 中。 0h : FOD0。 1h : FOD1。
7	CH1_EDGE_COMB_EN	R/W	0x0	选择使用通道分频器 1，或使用边缘组合器作为通道分频器 1 的输入源。该字段存储在 EFUSE 中。 0h : 通道分频器 1 输入 1h : 边缘组合器输入
6	OUT1_DISABLE_STATE	R/W	0x0	当 OUT1 被禁用时，该位可以选择将 OUT1_P 和 OUT1_N 引脚强制连接到 GND 还是设置为三态。该字段存储在 EFUSE 中。 0h : 禁用时强制设置为 GND。 禁用时为三态。
5	OUT0_DISABLE_STATE	R/W	0x0	当 OUT0 被禁用时，该位可以选择将 OUT0_P 和 OUT0_N 引脚强制连接到 GND 还是设置为三态。该字段存储在 EFUSE 中。 0h : 禁用时强制设置为 GND。 禁用时为三态。
4	CH0_FOD_SEL	R/W	0x0	选择 FOD 用作通道分频器 0 的输入源。该字段存储在 EFUSE 中。 0h : FOD0。 1h : FOD1。

**表 4-30. R3 寄存器字段说明 (续)**

位	字段	类型	复位	说明
3	CH0_EDGE_COMB_EN	R/W	0x0	选择使用通道分频器 0，或使用边缘组合器作为通道分频器 0 的输入源。该字段存储在 EFUSE 中。 0h：通道分频器 0 输入 1h：边缘组合器输入
2:0	CH0_DIV	R/W	0x1	通道分频器 0 的分频器值。该字段存储在 EFUSE 中。 0h：禁用通道分频器。 1h：FOD/2 2h：FOD/4 3h：FOD/6 4h：FOD/8 5h：FOD/10 6h：FOD/20 7h：FOD/40

**4.3.5 LMK3H0102A014 R4 寄存器 (地址 = 0x4) [复位 = 0x0001]**
**表 4-31. R4 寄存器字段说明**

位	字段	类型	复位	说明
15	保留	R	0x0	保留
14:2	SSC_STEPS	R/W	0x0000	SSC 三角曲线每段的阶跃数。有关如何计算该值的说明，请参阅数据表。该字段存储在 EFUSE 中。
1	SSC_MOD_TYPE	R/W	0x0	在自定义 SSC 配置的向下展频和中心展频调制之间进行选择。该字段存储在 EFUSE 中。 0h：向下展频调制。 1h：中心展频调制。
0	SSC_EN	R/W	0x1	启用 SSC。该字段存储在 EFUSE 中。 0h：禁用 SSC。 1h：启用 SSC。

**4.3.6 LMK3H0102A014 R5 寄存器 (地址 = 0x5) [复位 = 0x0000]**
**表 4-32. R5 寄存器字段说明**

位	字段	类型	复位	说明
15:0	SSC_STEP_SIZE	R/W	0x0000	SSC 每阶跃的分子增量值。该字段存储在 EFUSE 中。

**4.3.7 LMK3H0102A014 R6 寄存器 (地址 = 0x6) [复位 = 0x0AA0]**
**表 4-33. R6 寄存器字段说明**

位	字段	类型	复位	说明
15:13	CH1_DIV	R/W	0x0	通道分频器 1 的分频器值。该字段存储在 EFUSE 中。 0h：禁用通道分频器。当对 OUT1 使用边缘组合器时，将 CH1_DIV 设置为“0”。 1h：FOD/2 2h：FOD/4 3h：FOD/6 4h：FOD/8 5h：FOD/10 6h：FOD/20 7h：FOD/40
12:5	FOD1_NUM[23:16]	R/W	0x55	FOD1 分数分频值的高字节。该字段的值因器件而异。该字段存储在 EFUSE 中。



表 4-33. R6 寄存器字段说明 (续)

位	字段	类型	复位	说明
4:3	OUT0_SLEW_RATE	R/W	0x0	OUT0 的压摆率控制。该字段存储在 EFUSE 中。 仅适用于差分输出格式。 0h : 2.3V/ns 和 3.5V/ns 之间。 1h : 2.0V/ns 和 3.2V/ns 之间。 2h : 1.7V/ns 和 2.8V/ns 之间。 3h : 1.4V/ns 和 2.7V/ns 之间。
2:0	OUT0_FMT	R/W	0x0	选择 OUT0 的输出格式。该字段存储在 EFUSE 中。 0h : LP-HCSL 100 Ω 端接。 1h : LP-HCSL 85 Ω 端接。 2h : 交流耦合 LVDS。 3h : 直流耦合 LVDS。 4h : LVCMOS, 启用 OUTx_P, 禁用 OUTx_N。 5h : LVCMOS, 禁用 OUTx_P, 启用 OUTx_N。 6h : LVCMOS, 启用 OUTx_P, 启用 OUTx_N, 具有 180 度的相位差。 7h : LVCMOS, 启用 OUTx_P, 启用 OUTx_N, OUTx_P 和 OUTx_N 同相。

4.3.8 LMK3H0102A014 R7 寄存器 (地址 = 0x7) [复位 = 0x6403]

表 4-34. R7 寄存器字段说明

位	字段	类型	复位	说明
15	保留	R	0x0	保留
14:13	REF_CTRL_PIN_FUNC	R/W	0x3	设置 REF_CTRL 引脚的功能。该字段存储在 EFUSE 中。 0h : REF_CTRL 引脚被禁用, 拉至 GND。 1h : REF_CTRL 引脚被禁用, 三态。 2h : REF_CTRL 引脚用作附加 LVCMOS REF_CLK 输出。 3h : REF_CTRL 引脚用作“时钟就绪”信号。
12:11	REF_CLK_DIV	R/W	0x0	当 REF_CTRL 用作 REF_CLK 时, REF_CLK 输出分频器值。该字段存储在 EFUSE 中。 0h : 禁用 REF_CLK。 1h : FOD/2。 2h : FOD/4。 3h : FOD/8。
10	保留	R/W	0x1	保留。请勿向该字段写入“1”以外的任何值。
9	REF_CLK_FOD_SEL	R/W	0x0	选择用于生成 REF_CLK 输出的 FOD。该字段存储在 EFUSE 中。 0h : FOD0。 1h : FOD1。
8	OUT1_EN	R/W	0x0	OUT1 的输出启用位。该字段存储在 EFUSE 中。 0h : OUT1 禁用。 1h : OUT1 启用。
7	OUT1_CH_SEL	R/W	0x0	选择 OUT1 的源。该字段存储在 EFUSE 中。 0h : 如果 CH0_EDGE_COMB_EN 为“0”, 则 OUT1 源自通道分频器 0; 如果 CH0_EDGE_COMB_EN 为“1”, 则源自边缘组合器。 1h : 如果 CH1_EDGE_COMB_EN 为“0”, 则 OUT1 源自通道分频器 1; 如果 CH1_EDGE_COMB_EN 为“1”, 则源自边缘组合器。

**表 4-34. R7 寄存器字段说明 (续)**

位	字段	类型	复位	说明
6:5	OUT1_SLEW_RATE	R/W	0x0	OUT1 的压摆率控制。该字段存储在 EFUSE 中。 仅适用于差分输出格式。 0h : 2.3V/ns 和 3.5V/ns 之间。 1h : 2.0V/ns 和 3.2V/ns 之间。 2h : 1.7V/ns 和 2.8V/ns 之间。 3h : 1.4V/ns 和 2.7V/ns 之间。
4:2	OUT1_FMT	R/W	0x0	选择 OUT1 的输出格式。该字段存储在 EFUSE 中。 0h : LP-HCSL 100 Ω 端接。 1h : LP-HCSL 85 Ω 端接。 2h : 交流耦合 LVDS。 3h : 直流耦合 LVDS。 4h : LVCMOS, 启用 OUTx_P, 禁用 OUTx_N。 5h : LVCMOS, 禁用 OUTx_P, 启用 OUTx_N。 6h : LVCMOS, 启用 OUTx_P, 启用 OUTx_N, 具有 180 度的相位差。 7h : LVCMOS, 启用 OUTx_P, 启用 OUTx_N, OUTx_P 和 OUTx_N 同相。
1	OUT0_EN	R/W	0x1	OUT0 的输出启用位。该字段存储在 EFUSE 中。 0h : OUT0 禁用。 1h : OUT0 启用。
0	OE_PIN_POLARITY	R/W	0x1	OE 引脚极性选择。该位不影响 OUTx_EN 位的极性, 仅影响 OE 引脚。该字段存储在 EFUSE 中。 0h : OE 为高电平有效 (OE 连接至 VDD 启用输出)。 1h : OE 为低电平有效 (OE 连接至 GND 启用输出)。

#### 4.3.9 LMK3H0102A014 R8 寄存器 (地址 = 0x8) [复位 = 0xC28F]

**表 4-35. R8 寄存器字段说明**

位	字段	类型	复位	说明
15:0	FOD1_NUM[15:0]	R/W	0xC28F	FOD1 分数分频值的低两个字节。该字段的值因器件而异。该字段存储在 EFUSE 中。

#### 4.3.10 LMK3H0102A014 R9 寄存器 (地址 = 0x9) [复位 = 0x4866]

**表 4-36. R9 寄存器字段说明**

位	字段	类型	复位	说明
15:12	OTP_ID	R/W	0x4	用于识别 OTP 配置的可配置字段。可在 I2C 模式下用作 4 位备用字段。该字段存储在 EFUSE 中。
11:9	SSC_CONFIG_SEL	R/W	0x4	SSC 调制配置。如果需要中心展频调制, 则需要自定义 SSC 配置。还提供四种预配置的向下展频调制深度。任何其他调制深度都需要自定义 SSC 配置。该字段存储在 EFUSE 中。 0h : 自定义 SSC 配置 1h : -0.10% 预配置向下展频。 2h : -0.25% 预配置向下展频。 3h : -0.30% 预配置向下展频。 4h : -0.50% 预配置向下展频。 所有其他值 : 保留

表 4-36. R9 寄存器字段说明 (续)

位	字段	类型	复位	说明
8	OUT_FMT_SRC_SEL	R/W	0x0	强制 FMT_ADDR 引脚覆盖 OTP 模式下的输出格式寄存器设置。在 I2C 模式下，FMT_ADDR 引脚不会用于此目的。该字段存储在 EFUSE 中。 0h：在 OTP 模式下选择输出格式时，FMT_ADDR 引脚被忽略。 1h：FMT_ADDR 引脚覆盖寄存器设置。输出格式为 LP-HCSL，端接电阻器阻值基于启动时的 FMT_ADDR 引脚状态。
7:4	OUT1_LPHSCL_A MP_SEL	R/W	0x6	使用 LP-HCSL 输出格式时的 OUT1 输出摆幅电平。该字段存储在 EFUSE 中。 0h：625mV。 1h：647mV。 2h：668mV。 3h：690mV。 4h：712mV。 5h：733mV。 6h：755mV。 7h：777mV。 8h：798mV。 9h：820mV。 Ah：842mV。 Bh：863mV。 Ch：885mV。 Dh：907mV。 Eh：928mV。 Fh：950mV。
3:0	OUT0_LPHSCL_A MP_SEL	R/W	0x6	使用 LP-HCSL 输出格式时的 OUT0 输出摆幅电平。该字段存储在 EFUSE 中。 0h：625mV。 1h：647mV。 2h：668mV。 3h：690mV。 4h：712mV。 5h：733mV。 6h：755mV。 7h：777mV。 8h：798mV。 9h：820mV。 Ah：842mV。 Bh：863mV。 Ch：885mV。 Dh：907mV。 Eh：928mV。 Fh：950mV。

4.3.11 LMK3H0102A014 R10 寄存器 (地址 = 0xA) [复位 = 0x0010]

表 4-37. R10 寄存器字段说明

位	字段	类型	复位	说明
15	保留	R/W	0x0	保留。仅向该位写入“0”。
14:11	PROD_REVID	R	0x0	产品修订版本标识符。
10	CLK_READY	R	0x0	CLK_READY 状态。当 REF_CTRL 引脚用作“时钟就绪”信号时，该引脚会镜像该状态信号。
9	保留	R	0x0	保留。请勿对该字段进行写入。
8	RB_PIN_15	R	0x0	REF_CTRL 引脚的读回。

**表 4-37. R10 寄存器字段说明 (续)**

位	字段	类型	复位	说明
7	RB_PIN_4	R	0x0	OTP_SEL1/SDA 引脚的读回。
6	RB_PIN_3	R	0x0	OTP_SEL0/SCL 引脚的读回。
5	RB_PIN_2	R	0x0	FMT_ADDR 引脚的读回。
4	DEV_IDLE_STATE_SEL	R/W	0x1	当两个输出都被禁用时，该位控制器件的行为。对于 PCIe 应用，不建议将器件置于低功耗状态，因为重新启用时钟的时间会延长。该字段存储在 EFUSE 中。 0h：当两个输出均被禁用时，输出将被静音，器件被置于低功耗状态。 1h：当两个输出均被禁用时，输出被静音。器件不进入低功耗状态。
3	PIN_RESAMPLE_DIS	R/W	0x0	该位控制退出低功耗模式时器件引脚的重新采样。在低功耗模式下写入该位。除非明确需要该功能，否则 TI 建议保持该位为“1”。在 PDN 之后，对引脚 2、3、4 和 15 重新采样。器件功能可以根据这些引脚的新逻辑电平进行更改。 0h：启用引脚重新采样。退出低功耗模式时，对 FMT_ADDR、OTP_SEL0/SCL、OTP_SEL1/SDA 和 FMT_ADDR 引脚重新采样。如果 FMT_ADDR 为高电平，则该器件进入 OTP 模式。 1h：禁用引脚重新采样。退出低功耗模式时，不对 FMT_ADDR、OTP_SEL0/SCL、OTP_SEL1/SDA 和 FMT_ADDR 引脚重新采样。器件保持在 I2C 模式。
2	OTP_AUTOLOAD_DIS	R/W	0x0	该位控制器件在退出低功耗模式时的行为。在低功耗模式下写入该位。除非明确需要该功能，否则 TI 建议保持该位为“1”。 0h：启用 OTP 自动加载。退出低功耗模式时，OTP 第 0 页的内容会写入器件寄存器。 1h：禁用 OTP 自动加载。退出低功耗模式时，OTP 第 0 页的内容不会写入器件寄存器。
1	PDN	R/W	0x0	向该位写入“1”会使器件进入低功耗状态。
0	保留	R/W	0x0	保留，请勿对该字段进行写入。

**4.3.12 LMK3H0102A014 R11 寄存器 (地址 = 0xB) [复位 = 0x0000]**
**表 4-38. R11 寄存器字段说明**

位	字段	类型	复位	说明
15	保留	R/W	0x0	保留，仅向该位写入“0”。
14	SEPARATE_OE_EN	R/W	0x0	该位启用器件的独立输出使能功能。如果该位为“1”，则 OUT_FMT_SRC_SEL 和 I2C_ADDR_LSB_SEL 必须设置为“0”。该字段存储在 EFUSE 中。 0h：引脚 1 是 OUT0 和 OUT1 的输出使能。 1h：引脚 1 是 OUT0 的输出使能，引脚 2 是 OUT1 的输出使能。
13:0	保留	R/W	0x0000	保留，仅向该位写入“0”。

**4.3.13 LMK3H0102A014 R12 寄存器 (地址 = 0xC) [复位 = 0xE800]**
**表 4-39. R12 寄存器字段说明**

位	字段	类型	复位	说明
15	I2C_ADDR_LSB_SEL	R/WL	0x1	I2C 外设地址源。如果该位为“1”，则 SEPARATE_OE_EN 必须为“0”。该字段存储在 EFUSE 中。 0h：I2C 外设地址完全来自 I2C_ADDR 字段。 1h：I2C 外设地址的最低两位来自 FMT_ADDR 引脚，所有其他位来自 R12[14:10]。
14:8	I2C_ADDR	R/WL	0x68	I2C 外设地址。在对该字段进行写入后，器件响应新的 I2C 地址。该字段存储在 EFUSE 中。

表 4-39. R12 寄存器字段说明 (续)

位	字段	类型	复位	说明
7:0	UNLOCK_PROTECTED_REG	R/W	0x00	<p>除 R12[15:8] 之外，该字段还锁定从 R13 开始的所有寄存器。寄存器 R13 及其后的寄存器主要是器件校准寄存器，不得修改内容。无论解锁状态如何，都可以正常读取这些寄存器。</p> <p>5Bh：解锁 R12[15:8] 及以上的寄存器写入。</p> <p>任何其他值：R12[15:8] 及以上忽略所有写入。</p>

## 4.4 LMK3H0102A015 寄存器

### 4.4.1 LMK3H0102A015 R0 寄存器 (地址 = 0x0) [复位 = 0x0861]

**表 4-40. R0 寄存器字段说明**

位	字段	类型	复位	说明
15:10	DIG_CLK_N_DIV	R/W	0x02	数字状态机时钟速率。源自 CH0_FOD_SEL 多路复用器提供的 FOD 频率。目标频率最大为 50MHz。实际分频值为 DIG_CLK_N_DIV 值加 2。该字段存储在 EFUSE 中。
9:3	FOD0_N_DIV	R/W	0x0C	BAW 频率与 FOD0 频率的整数比。该字段存储在 EFUSE 中。
2:1	保留	R	不适用	保留，请勿对该字段进行写入。
0	OTP_BURNT	R/WL	0x1	指示 EFUSE 是否已编程。如果该字段为“1”，则 EFUSE 已编程。

### 4.4.2 LMK3H0102A015 R1 寄存器 (地址 = 0x1) [复位 = 0x5599]

**表 4-41. R1 寄存器字段说明**

位	字段	类型	复位	说明
15:8	FOD0_NUM[23:16]	R/W	0x55	FOD0 分数分频值的高字节。该字段的值因器件而异。该字段存储在 EFUSE 中。
7:0	ADC_CLK_N_DIV	R/W	0x99	ADC 时钟频率 (MHz)，直接源自 BAW。默认值为 $\text{ceil}(2467/16) - 2 = 0x99$ 。TI 不建议修改该字段的值。该字段存储在 EFUSE 中。

### 4.4.3 LMK3H0102A015 R2 寄存器 (地址 = 0x2) [复位 = 0xC28F]

**表 4-42. R2 寄存器字段说明**

位	字段	类型	复位	说明
15:0	FOD0_NUM[15:0]	R/W	0xC28F	FOD0 分数分频值的低两个字节。该字段的值因器件而异。该字段存储在 EFUSE 中。

### 4.4.4 LMK3H1002A015 R3 寄存器 (地址 = 0x3) [复位 = 0x1801]

**表 4-43. R3 寄存器字段说明**

位	字段	类型	复位	说明
15:9	FOD1_N_DIV	R/W	0x0C	BAW 频率与 FOD1 频率的整数比。该字段存储在 EFUSE 中。
8	CH1_FOD_SEL	R/W	0x0	选择 FOD 用作通道分频器 1 的输入源。该字段存储在 EFUSE 中。 0h : FOD0。 1h : FOD1。
7	CH1_EDGE_COMB_EN	R/W	0x0	选择使用通道分频器 1，或使用边缘组合器作为通道分频器 1 的输入源。该字段存储在 EFUSE 中。 0h : 通道分频器 1 输入 1h : 边缘组合器输入
6	OUT1_DISABLE_STATE	R/W	0x0	当 OUT1 被禁用时，该位可以选择将 OUT1_P 和 OUT1_N 引脚强制连接到 GND 还是设置为三态。该字段存储在 EFUSE 中。 0h : 禁用时强制设置为 GND。 禁用时为三态。
5	OUT0_DISABLE_STATE	R/W	0x0	当 OUT0 被禁用时，该位可以选择将 OUT0_P 和 OUT0_N 引脚强制连接到 GND 还是设置为三态。该字段存储在 EFUSE 中。 0h : 禁用时强制设置为 GND。 禁用时为三态。
4	CH0_FOD_SEL	R/W	0x0	选择 FOD 用作通道分频器 0 的输入源。该字段存储在 EFUSE 中。 0h : FOD0。 1h : FOD1。

表 4-43. R3 寄存器字段说明 (续)

位	字段	类型	复位	说明
3	CH0_EDGE_COMB_EN	R/W	0x0	选择使用通道分频器 0，或使用边缘组合器作为通道分频器 0 的输入源。该字段存储在 EFUSE 中。 0h：通道分频器 0 输入 1h：边缘组合器输入
2:0	CH0_DIV	R/W	0x1	通道分频器 0 的分频器值。该字段存储在 EFUSE 中。 0h：禁用通道分频器。 1h：FOD/2 2h：FOD/4 3h：FOD/6 4h：FOD/8 5h：FOD/10 6h：FOD/20 7h：FOD/40

4.4.5 LMK3H0102A015 R4 寄存器 (地址 = 0x4) [复位 = 0x0000]

表 4-44. R4 寄存器字段说明

位	字段	类型	复位	说明
15	保留	R	0x0	保留
14:2	SSC_STEPS	R/W	0x0000	SSC 三角曲线每段的阶跃数。有关如何计算该值的说明，请参阅数据表。该字段存储在 EFUSE 中。
1	SSC_MOD_TYPE	R/W	0x0	在自定义 SSC 配置的向下展频和中心展频调制之间进行选择。该字段存储在 EFUSE 中。 0h：向下展频调制。 1h：中心展频调制。
0	SSC_EN	R/W	0x0	启用 SSC。该字段存储在 EFUSE 中。 0h：禁用 SSC。 1h：启用 SSC。

4.4.6 LMK3H0102A015 R5 寄存器 (地址 = 0x5) [复位 = 0x0000]

表 4-45. R5 寄存器字段说明

位	字段	类型	复位	说明
15:0	SSC_STEP_SIZE	R/W	0x0000	SSC 每阶跃的分子增量值。该字段存储在 EFUSE 中。

4.4.7 LMK3H0102A015 R6 寄存器 (地址 = 0x6) [复位 = 0x0AA1]

表 4-46. R6 寄存器字段说明

位	字段	类型	复位	说明
15:13	CH1_DIV	R/W	0x0	通道分频器 1 的分频器值。该字段存储在 EFUSE 中。 0h：禁用通道分频器。当对 OUT1 使用边缘组合器时，将 CH1_DIV 设置为“0”。 1h：FOD/2 2h：FOD/4 3h：FOD/6 4h：FOD/8 5h：FOD/10 6h：FOD/20 7h：FOD/40
12:5	FOD1_NUM[23:16]	R/W	0x55	FOD1 分数分频值的高字节。该字段的值因器件而异。该字段存储在 EFUSE 中。

**表 4-46. R6 寄存器字段说明 (续)**

位	字段	类型	复位	说明
4:3	OUT0_SLEW_RATE	R/W	0x0	OUT0 的压摆率控制。该字段存储在 EFUSE 中。 仅适用于差分输出格式。 0h : 2.3V/ns 和 3.5V/ns 之间。 1h : 2.0V/ns 和 3.2V/ns 之间。 2h : 1.7V/ns 和 2.8V/ns 之间。 3h : 1.4V/ns 和 2.7V/ns 之间。
2:0	OUT0_FMT	R/W	0x1	选择 OUT0 的输出格式。该字段存储在 EFUSE 中。 0h : LP-HCSL 100 Ω 端接。 1h : LP-HCSL 85 Ω 端接。 2h : 交流耦合 LVDS。 3h : 直流耦合 LVDS。 4h : LVCMOS, 启用 OUTx_P, 禁用 OUTx_N。 5h : LVCMOS, 禁用 OUTx_P, 启用 OUTx_N。 6h : LVCMOS, 启用 OUTx_P, 启用 OUTx_N, 具有 180 度的相位差。 7h : LVCMOS, 启用 OUTx_P, 启用 OUTx_N, OUTx_P 和 OUTx_N 同相。

**4.4.8 LMK3H0102A015 R7 寄存器 (地址 = 0x7) [复位 = 0x1507]**
**表 4-47. R7 寄存器字段说明**

位	字段	类型	复位	说明
15	保留	R	0x0	保留
14:13	REF_CTRL_PIN_FUNC	R/W	0x0	设置 REF_CTRL 引脚的功能。该字段存储在 EFUSE 中。 0h : REF_CTRL 引脚被禁用, 拉至 GND。 1h : REF_CTRL 引脚被禁用, 三态。 2h : REF_CTRL 引脚用作附加 LVCMOS REF_CLK 输出。 3h : REF_CTRL 引脚用作“时钟就绪”信号。
12:11	REF_CLK_DIV	R/W	0x2	当 REF_CTRL 用作 REF_CLK 时, REF_CLK 输出分频器值。该字段存储在 EFUSE 中。 0h : 禁用 REF_CLK。 1h : FOD/2。 2h : FOD/4。 3h : FOD/8。
10	保留	R/W	0x1	保留。请勿向该字段写入“1”以外的任何值。
9	REF_CLK_FOD_SEL	R/W	0x0	选择用于生成 REF_CLK 输出的 FOD。该字段存储在 EFUSE 中。 0h : FOD0。 1h : FOD1。
8	OUT1_EN	R/W	0x1	OUT1 的输出启用位。该字段存储在 EFUSE 中。 0h : OUT1 禁用。 1h : OUT1 启用。
7	OUT1_CH_SEL	R/W	0x0	选择 OUT1 的源。该字段存储在 EFUSE 中。 0h : 如果 CH0_EDGE_COMB_EN 为“0”, 则 OUT1 源自通道分频器 0; 如果 CH0_EDGE_COMB_EN 为“1”, 则源自边缘组合器。 1h : 如果 CH1_EDGE_COMB_EN 为“0”, 则 OUT1 源自通道分频器 1; 如果 CH1_EDGE_COMB_EN 为“1”, 则源自边缘组合器。



表 4-47. R7 寄存器字段说明 (续)

位	字段	类型	复位	说明
6:5	OUT1_SLEW_RATE	R/W	0x0	OUT1 的压摆率控制。该字段存储在 EFUSE 中。 仅适用于差分输出格式。 0h : 2.3V/ns 和 3.5V/ns 之间。 1h : 2.0V/ns 和 3.2V/ns 之间。 2h : 1.7V/ns 和 2.8V/ns 之间。 3h : 1.4V/ns 和 2.7V/ns 之间。
4:2	OUT1_FMT	R/W	0x1	选择 OUT1 的输出格式。该字段存储在 EFUSE 中。 0h : LP-HCSL 100 Ω 端接。 1h : LP-HCSL 85 Ω 端接。 2h : 交流耦合 LVDS。 3h : 直流耦合 LVDS。 4h : LVCMOS, 启用 OUTx_P, 禁用 OUTx_N。 5h : LVCMOS, 禁用 OUTx_P, 启用 OUTx_N。 6h : LVCMOS, 启用 OUTx_P, 启用 OUTx_N, 具有 180 度的相位差。 7h : LVCMOS, 启用 OUTx_P, 启用 OUTx_N, OUTx_P 和 OUTx_N 同相。
1	OUT0_EN	R/W	0x1	OUT0 的输出启用位。该字段存储在 EFUSE 中。 0h : OUT0 禁用。 1h : OUT0 启用。
0	OE_PIN_POLARITY	R/W	0x1	OE 引脚极性选择。该位不影响 OUTx_EN 位的极性, 仅影响 OE 引脚。该字段存储在 EFUSE 中。 0h : OE 为高电平有效 (OE 连接至 VDD 启用输出)。 1h : OE 为低电平有效 (OE 连接至 GND 启用输出)。

4.4.9 LMK3H0102A015 R8 寄存器 (地址 = 0x8) [复位 = 0xC28F]

表 4-48. R8 寄存器字段说明

位	字段	类型	复位	说明
15:0	FOD1_NUM[15:0]	R/W	0xC28F	FOD1 分数分频值的低两个字节。该字段的值因器件而异。该字段存储在 EFUSE 中。

4.4.10 LMK3H0102A015 R9 寄存器 (地址 = 0x9) [复位 = 0x5066]

表 4-49. R9 寄存器字段说明

位	字段	类型	复位	说明
15:12	OTP_ID	R/W	0x5	用于识别 OTP 配置的可配置字段。可在 I2C 模式下用作 4 位备用字段。该字段存储在 EFUSE 中。
11:9	SSC_CONFIG_SEL	R/W	0x0	SSC 调制配置。如果需要中心展频调制, 则需要自定义 SSC 配置。还提供四种预配置的向下展频调制深度。任何其他调制深度都需要自定义 SSC 配置。该字段存储在 EFUSE 中。 0h : 自定义 SSC 配置 1h : -0.10% 预配置向下展频。 2h : -0.25% 预配置向下展频。 3h : -0.30% 预配置向下展频。 4h : -0.50% 预配置向下展频。 所有其他值 : 保留

**表 4-49. R9 寄存器字段说明 (续)**

位	字段	类型	复位	说明
8	OUT_FMT_SRC_SEL	R/W	0x0	强制 FMT_ADDR 引脚覆盖 OTP 模式下的输出格式寄存器设置。在 I2C 模式下，FMT_ADDR 引脚不会用于此目的。该字段存储在 EFUSE 中。 0h：在 OTP 模式下选择输出格式时，FMT_ADDR 引脚被忽略。 1h：FMT_ADDR 引脚覆盖寄存器设置。输出格式为 LP-HCSL，端接电阻器阻值基于启动时的 FMT_ADDR 引脚状态。
7:4	OUT1_LPHSCL_A MP_SEL	R/W	0x6	使用 LP-HCSL 输出格式时的 OUT1 输出摆幅电平。该字段存储在 EFUSE 中。 0h：625mV。 1h：647mV。 2h：668mV。 3h：690mV。 4h：712mV。 5h：733mV。 6h：755mV。 7h：777mV。 8h：798mV。 9h：820mV。 Ah：842mV。 Bh：863mV。 Ch：885mV。 Dh：907mV。 Eh：928mV。 Fh：950mV。
3:0	OUT0_LPHSCL_A MP_SEL	R/W	0x6	使用 LP-HCSL 输出格式时的 OUT0 输出摆幅电平。该字段存储在 EFUSE 中。 0h：625mV。 1h：647mV。 2h：668mV。 3h：690mV。 4h：712mV。 5h：733mV。 6h：755mV。 7h：777mV。 8h：798mV。 9h：820mV。 Ah：842mV。 Bh：863mV。 Ch：885mV。 Dh：907mV。 Eh：928mV。 Fh：950mV。

**4.4.11 LMK3H0102A015 R10 寄存器 (地址 = 0xA) [复位 = 0x0010]**
**表 4-50. R10 寄存器字段说明**

位	字段	类型	复位	说明
15	保留	R/W	0x0	保留。仅向该位写入“0”。
14:11	PROD_REVID	R	0x0	产品修订版本标识符。
10	CLK_READY	R	0x0	CLK_READY 状态。当 REF_CTRL 引脚用作“时钟就绪”信号时，该引脚会镜像该状态信号。
9	保留	R	0x0	保留。请勿对该字段进行写入。
8	RB_PIN_15	R	0x0	REF_CTRL 引脚的读回。

表 4-50. R10 寄存器字段说明 (续)

位	字段	类型	复位	说明
7	RB_PIN_4	R	0x0	OTP_SEL1/SDA 引脚的读回。
6	RB_PIN_3	R	0x0	OTP_SEL0/SCL 引脚的读回。
5	RB_PIN_2	R	0x0	FMT_ADDR 引脚的读回。
4	DEV_IDLE_STATE_SEL	R/W	0x1	当两个输出都被禁用时, 该位控制器件的行为。对于 PCIe 应用, 不建议将器件置于低功耗状态, 因为重新启用时钟的时间会延长。该字段存储在 EFUSE 中。 0h: 当两个输出均被禁用时, 输出将被静音, 器件被置于低功耗状态。 1h: 当两个输出均被禁用时, 输出被静音。器件不进入低功耗状态。
3	PIN_RESAMPLE_DIS	R/W	0x0	该位控制退出低功耗模式时器件引脚的重新采样。在低功耗模式下写入该位。除非明确需要该功能, 否则 TI 建议保持该位为“1”。在 PDN 之后, 对引脚 2、3、4 和 15 重新采样。器件功能可以根据这些引脚的新逻辑电平进行更改。 0h: 启用引脚重新采样。退出低功耗模式时, 对 FMT_ADDR、OTP_SEL0/SCL、OTP_SEL1/SDA 和 FMT_ADDR 引脚重新采样。如果 FMT_ADDR 为高电平, 则该器件进入 OTP 模式。 1h: 禁用引脚重新采样。退出低功耗模式时, 不对 FMT_ADDR、OTP_SEL0/SCL、OTP_SEL1/SDA 和 FMT_ADDR 引脚重新采样。器件保持在 I2C 模式。
2	OTP_AUTOLOAD_DIS	R/W	0x0	该位控制器件在退出低功耗模式时的行为。在低功耗模式下写入该位。除非明确需要该功能, 否则 TI 建议保持该位为“1”。 0h: 启用 OTP 自动加载。退出低功耗模式时, OTP 第 0 页的内容会写入器件寄存器。 1h: 禁用 OTP 自动加载。退出低功耗模式时, OTP 第 0 页的内容不会写入器件寄存器。
1	PDN	R/W	0x0	向该位写入“1”会使器件进入低功耗状态。
0	保留	R/W	0x0	保留, 请勿对该字段进行写入。

4.4.12 LMK3H0102A015 R11 寄存器 (地址 = 0xB) [复位 = 0x0000]

表 4-51. R11 寄存器字段说明

位	字段	类型	复位	说明
15	保留	R/W	0x0	保留, 仅向该位写入“0”。
14	SEPARATE_OE_EN	R/W	0x0	该位启用器件的独立输出使能功能。如果该位为“1”, 则 OUT_FMT_SRC_SEL 和 I2C_ADDR_LSB_SEL 必须设置为“0”。该字段存储在 EFUSE 中。 0h: 引脚 1 是 OUT0 和 OUT1 的输出使能。 1h: 引脚 1 是 OUT0 的输出使能, 引脚 2 是 OUT1 的输出使能。
13:0	保留	R/W	0x0000	保留, 仅向该位写入“0”。

4.4.13 LMK3H0102A015 R12 寄存器 (地址 = 0xC) [复位 = 0xE800]

表 4-52. R12 寄存器字段说明

位	字段	类型	复位	说明
15	I2C_ADDR_LSB_SEL	R/WL	0x1	I2C 外设地址源。如果该位为“1”, 则 SEPARATE_OE_EN 必须为“0”。该字段存储在 EFUSE 中。 0h: I2C 外设地址完全来自 I2C_ADDR 字段。 1h: I2C 外设地址的最低两位来自 FMT_ADDR 引脚, 所有其他位来自 R12[14:10]。
14:8	I2C_ADDR	R/WL	0x68	I2C 外设地址。在对该字段进行写入后, 器件响应新的 I2C 地址。该字段存储在 EFUSE 中。

**表 4-52. R12 寄存器字段说明 (续)**

位	字段	类型	复位	说明
7:0	UNLOCK_PROTECTED_REG	R/W	0x00	<p>除 R12[15:8] 之外，该字段还锁定从 R13 开始的所有寄存器。寄存器 R13 及其后的寄存器主要是器件校准寄存器，不得修改内容。无论解锁状态如何，都可以正常读取这些寄存器。</p> <p>5Bh：解锁 R12[15:8] 及以上的寄存器写入。</p> <p>任何其他值：R12[15:8] 及以上忽略所有写入。</p>

## 4.5 LMK3H0102A016 寄存器

### 4.5.1 LMK3H0102A016 R0 寄存器 (地址 = 0x0) [复位 = 0x00C1]

表 4-53. R0 寄存器字段说明

位	字段	类型	复位	说明
15:10	DIG_CLK_N_DIV	R/W	0x00	数字状态机时钟速率。源自 CH0_FOD_SEL 多路复用器提供的 FOD 频率。目标频率最大为 50MHz。实际分频值为 DIG_CLK_N_DIV 值加 2。该字段存储在 EFUSE 中。
9:3	FOD0_N_DIV	R/W	0x10	BAW 频率与 FOD0 频率的整数比。该字段存储在 EFUSE 中。
2:1	保留	R	不适用	保留，请勿对该字段进行写入。
0	OTP_BURNT	R/WL	0x1	指示 EFUSE 是否已编程。如果该字段为“1”，则 EFUSE 已编程。

### 4.5.2 LMK3H0102A016 R1 寄存器 (地址 = 0x1) [复位 = 0xAB99]

表 4-54. R1 寄存器字段说明

位	字段	类型	复位	说明
15:8	FOD0_NUM[23:16]	R/W	0xAB	FOD0 分数分频值的高字节。该字段的值因器件而异。该字段存储在 EFUSE 中。
7:0	ADC_CLK_N_DIV	R/W	0x99	ADC 时钟频率 (MHz)，直接源自 BAW。默认值为 $\text{ceil}(2467/16) - 2 = 0x99$ 。TI 不建议修改该字段的值。该字段存储在 EFUSE 中。

### 4.5.3 LMK3H0102A016 R2 寄存器 (地址 = 0x2) [复位 = 0x84EA]

表 4-55. R2 寄存器字段说明

位	字段	类型	复位	说明
15:0	FOD0_NUM[15:0]	R/W	0x84EA	FOD0 分数分频值的低两个字节。该字段的值因器件而异。该字段存储在 EFUSE 中。

### 4.5.4 LMK3H1002A016 R3 寄存器 (地址 = 0x3) [复位 = 0x3001]

表 4-56. R3 寄存器字段说明

位	字段	类型	复位	说明
15:9	FOD1_N_DIV	R/W	0x18	BAW 频率与 FOD1 频率的整数比。该字段存储在 EFUSE 中。
8	CH1_FOD_SEL	R/W	0x0	选择 FOD 用作通道分频器 1 的输入源。该字段存储在 EFUSE 中。 0h : FOD0。 1h : FOD1。
7	CH1_EDGE_COMB_EN	R/W	0x0	选择使用通道分频器 1，或使用边缘组合器作为通道分频器 1 的输入源。该字段存储在 EFUSE 中。 0h : 通道分频器 1 输入 1h : 边缘组合器输入
6	OUT1_DISABLE_STATE	R/W	0x0	当 OUT1 被禁用时，该位可以选择将 OUT1_P 和 OUT1_N 引脚强制连接到 GND 还是设置为三态。该字段存储在 EFUSE 中。 0h : 禁用时强制设置为 GND。 禁用时为三态。
5	OUT0_DISABLE_STATE	R/W	0x0	当 OUT0 被禁用时，该位可以选择将 OUT0_P 和 OUT0_N 引脚强制连接到 GND 还是设置为三态。该字段存储在 EFUSE 中。 0h : 禁用时强制设置为 GND。 禁用时为三态。
4	CH0_FOD_SEL	R/W	0x0	选择 FOD 用作通道分频器 0 的输入源。该字段存储在 EFUSE 中。 0h : FOD0。 1h : FOD1。

**表 4-56. R3 寄存器字段说明 (续)**

位	字段	类型	复位	说明
3	CH0_EDGE_COMB_EN	R/W	0x0	选择使用通道分频器 0，或使用边缘组合器作为通道分频器 0 的输入源。该字段存储在 EFUSE 中。 0h：通道分频器 0 输入 1h：边缘组合器输入
2:0	CH0_DIV	R/W	0x1	通道分频器 0 的分频器值。该字段存储在 EFUSE 中。 0h：禁用通道分频器。 1h：FOD/2 2h：FOD/4 3h：FOD/6 4h：FOD/8 5h：FOD/10 6h：FOD/20 7h：FOD/40

**4.5.5 LMK3H0102A016 R4 寄存器 (地址 = 0x4) [复位 = 0x0000]**
**表 4-57. R4 寄存器字段说明**

位	字段	类型	复位	说明
15	保留	R	0x0	保留
14:2	SSC_STEPS	R/W	0x0000	SSC 三角曲线每段的阶跃数。有关如何计算该值的说明，请参阅数据表。该字段存储在 EFUSE 中。
1	SSC_MOD_TYPE	R/W	0x0	在自定义 SSC 配置的向下展频和中心展频调制之间进行选择。该字段存储在 EFUSE 中。 0h：向下展频调制。 1h：中心展频调制。
0	SSC_EN	R/W	0x0	启用 SSC。该字段存储在 EFUSE 中。 0h：禁用 SSC。 1h：启用 SSC。

**4.5.6 LMK3H0102A016 R5 寄存器 (地址 = 0x5) [复位 = 0x0000]**
**表 4-58. R5 寄存器字段说明**

位	字段	类型	复位	说明
15:0	SSC_STEP_SIZE	R/W	0x0000	SSC 每阶跃的分子增量值。该字段存储在 EFUSE 中。

**4.5.7 LMK3H0102A016 R6 寄存器 (地址 = 0x6) [复位 = 0x1566]**
**表 4-59. R6 寄存器字段说明**

位	字段	类型	复位	说明
15:13	CH1_DIV	R/W	0x0	通道分频器 1 的分频器值。该字段存储在 EFUSE 中。 0h：禁用通道分频器。当对 OUT1 使用边缘组合器时，将 CH1_DIV 设置为“0”。 1h：FOD/2 2h：FOD/4 3h：FOD/6 4h：FOD/8 5h：FOD/10 6h：FOD/20 7h：FOD/40
12:5	FOD1_NUM[23:16]	R/W	0xAB	FOD1 分数分频值的高字节。该字段的值因器件而异。该字段存储在 EFUSE 中。

表 4-59. R6 寄存器字段说明 (续)

位	字段	类型	复位	说明
4:3	OUT0_SLEW_RATE	R/W	0x0	OUT0 的压摆率控制。该字段存储在 EFUSE 中。 仅适用于差分输出格式。 0h : 2.3V/ns 和 3.5V/ns 之间。 1h : 2.0V/ns 和 3.2V/ns 之间。 2h : 1.7V/ns 和 2.8V/ns 之间。 3h : 1.4V/ns 和 2.7V/ns 之间。
2:0	OUT0_FMT	R/W	0x6	选择 OUT0 的输出格式。该字段存储在 EFUSE 中。 0h : LP-HCSL 100 Ω 端接。 1h : LP-HCSL 85 Ω 端接。 2h : 交流耦合 LVDS。 3h : 直流耦合 LVDS。 4h : LVCMOS, 启用 OUTx_P, 禁用 OUTx_N。 5h : LVCMOS, 禁用 OUTx_P, 启用 OUTx_N。 6h : LVCMOS, 启用 OUTx_P, 启用 OUTx_N, 具有 180 度的相位差。 7h : LVCMOS, 启用 OUTx_P, 启用 OUTx_N, OUTx_P 和 OUTx_N 同相。

#### 4.5.8 LMK3H0102A016 R7 寄存器 (地址 = 0x7) [复位 = 0x241D]

表 4-60. R7 寄存器字段说明

位	字段	类型	复位	说明
15	保留	R	0x0	保留
14:13	REF_CTRL_PIN_FUNC	R/W	0x1	设置 REF_CTRL 引脚的功能。该字段存储在 EFUSE 中。 0h : REF_CTRL 引脚被禁用, 拉至 GND。 1h : REF_CTRL 引脚被禁用, 三态。 2h : REF_CTRL 引脚用作附加 LVCMOS REF_CLK 输出。 3h : REF_CTRL 引脚用作“时钟就绪”信号。
12:11	REF_CLK_DIV	R/W	0x0	当 REF_CTRL 用作 REF_CLK 时, REF_CLK 输出分频器值。该字段存储在 EFUSE 中。 0h : 禁用 REF_CLK。 1h : FOD/2。 2h : FOD/4。 3h : FOD/8。
10	保留	R/W	0x1	保留。请勿向该字段写入“1”以外的任何值。
9	REF_CLK_FOD_SEL	R/W	0x0	选择用于生成 REF_CLK 输出的 FOD。该字段存储在 EFUSE 中。 0h : FOD0。 1h : FOD1。
8	OUT1_EN	R/W	0x0	OUT1 的输出启用位。该字段存储在 EFUSE 中。 0h : OUT1 禁用。 1h : OUT1 启用。
7	OUT1_CH_SEL	R/W	0x0	选择 OUT1 的源。该字段存储在 EFUSE 中。 0h : 如果 CH0_EDGE_COMB_EN 为“0”, 则 OUT1 源自通道分频器 0; 如果 CH0_EDGE_COMB_EN 为“1”, 则源自边缘组合器。 1h : 如果 CH1_EDGE_COMB_EN 为“0”, 则 OUT1 源自通道分频器 1; 如果 CH1_EDGE_COMB_EN 为“1”, 则源自边缘组合器。

**表 4-60. R7 寄存器字段说明 (续)**

位	字段	类型	复位	说明
6:5	OUT1_SLEW_RATE	R/W	0x0	OUT1 的压摆率控制。该字段存储在 EFUSE 中。 仅适用于差分输出格式。 0h : 2.3V/ns 和 3.5V/ns 之间。 1h : 2.0V/ns 和 3.2V/ns 之间。 2h : 1.7V/ns 和 2.8V/ns 之间。 3h : 1.4V/ns 和 2.7V/ns 之间。
4:2	OUT1_FMT	R/W	0x7	选择 OUT1 的输出格式。该字段存储在 EFUSE 中。 0h : LP-HCSL 100 Ω 端接。 1h : LP-HCSL 85 Ω 端接。 2h : 交流耦合 LVDS。 3h : 直流耦合 LVDS。 4h : LVCMOS, 启用 OUTx_P, 禁用 OUTx_N。 5h : LVCMOS, 禁用 OUTx_P, 启用 OUTx_N。 6h : LVCMOS, 启用 OUTx_P, 启用 OUTx_N, 具有 180 度的相位差。 7h : LVCMOS, 启用 OUTx_P, 启用 OUTx_N, OUTx_P 和 OUTx_N 同相。
1	OUT0_EN	R/W	0x0	OUT0 的输出启用位。该字段存储在 EFUSE 中。 0h : OUT0 禁用。 1h : OUT0 启用。
0	OE_PIN_POLARITY	R/W	0x1	OE 引脚极性选择。该位不影响 OUTx_EN 位的极性, 仅影响 OE 引脚。该字段存储在 EFUSE 中。 0h : OE 为高电平有效 (OE 连接至 VDD 启用输出)。 1h : OE 为低电平有效 (OE 连接至 GND 启用输出)。

**4.5.9 LMK3H0102A016 R8 寄存器 (地址 = 0x8) [复位 = 0x84EA]**
**表 4-61. R8 寄存器字段说明**

位	字段	类型	复位	说明
15:0	FOD1_NUM[15:0]	R/W	0x84EA	FOD1 分数分频值的低两个字节。该字段的值因器件而异。该字段存储在 EFUSE 中。

**4.5.10 LMK3H0102A016 R9 寄存器 (地址 = 0x9) [复位 = 0x6066]**
**表 4-62. R9 寄存器字段说明**

位	字段	类型	复位	说明
15:12	OTP_ID	R/W	0x6	用于识别 OTP 配置的可配置字段。可在 I2C 模式下用作 4 位备用字段。该字段存储在 EFUSE 中。
11:9	SSC_CONFIG_SEL	R/W	0x0	SSC 调制配置。如果需要中心展频调制, 则需要自定义 SSC 配置。还提供四种预配置的向下展频调制深度。任何其他调制深度都需要自定义 SSC 配置。该字段存储在 EFUSE 中。 0h : 自定义 SSC 配置 1h : -0.10% 预配置向下展频。 2h : -0.25% 预配置向下展频。 3h : -0.30% 预配置向下展频。 4h : -0.50% 预配置向下展频。 所有其他值 : 保留



表 4-62. R9 寄存器字段说明 (续)

位	字段	类型	复位	说明
8	OUT_FMT_SRC_SEL	R/W	0x0	强制 FMT_ADDR 引脚覆盖 OTP 模式下的输出格式寄存器设置。在 I2C 模式下，FMT_ADDR 引脚不会用于此目的。该字段存储在 EFUSE 中。 0h：在 OTP 模式下选择输出格式时，FMT_ADDR 引脚被忽略。 1h：FMT_ADDR 引脚覆盖寄存器设置。输出格式为 LP-HCSL，端接电阻器阻值基于启动时的 FMT_ADDR 引脚状态。
7:4	OUT1_LPHSCL_A MP_SEL	R/W	0x6	使用 LP-HCSL 输出格式时的 OUT1 输出摆幅电平。该字段存储在 EFUSE 中。 0h：625mV。 1h：647mV。 2h：668mV。 3h：690mV。 4h：712mV。 5h：733mV。 6h：755mV。 7h：777mV。 8h：798mV。 9h：820mV。 Ah：842mV。 Bh：863mV。 Ch：885mV。 Dh：907mV。 Eh：928mV。 Fh：950mV。
3:0	OUT0_LPHSCL_A MP_SEL	R/W	0x6	使用 LP-HCSL 输出格式时的 OUT0 输出摆幅电平。该字段存储在 EFUSE 中。 0h：625mV。 1h：647mV。 2h：668mV。 3h：690mV。 4h：712mV。 5h：733mV。 6h：755mV。 7h：777mV。 8h：798mV。 9h：820mV。 Ah：842mV。 Bh：863mV。 Ch：885mV。 Dh：907mV。 Eh：928mV。 Fh：950mV。

4.5.11 LMK3H0102A016 R10 寄存器 (地址 = 0xA) [复位 = 0x0810]

表 4-63. R10 寄存器字段说明

位	字段	类型	复位	说明
15	保留	R/W	0x0	保留。仅向该位写入“0”。
14:11	PROD_REVID	R	0x1	产品修订版本标识符。
10	CLK_READY	R	0x0	CLK_READY 状态。当 REF_CTRL 引脚用作“时钟就绪”信号时，该引脚会镜像该状态信号。
9	保留	R	0x0	保留。请勿对该字段进行写入。
8	RB_PIN_15	R	0x0	REF_CTRL 引脚的读回。

**表 4-63. R10 寄存器字段说明 (续)**

位	字段	类型	复位	说明
7	RB_PIN_4	R	0x0	OTP_SEL1/SDA 引脚的读回。
6	RB_PIN_3	R	0x0	OTP_SEL0/SCL 引脚的读回。
5	RB_PIN_2	R	0x0	FMT_ADDR 引脚的读回。
4	DEV_IDLE_STATE_SEL	R/W	0x1	当两个输出都被禁用时，该位控制器件的行为。对于 PCIe 应用，不建议将器件置于低功耗状态，因为重新启用时钟的时间会延长。该字段存储在 EFUSE 中。 0h：当两个输出均被禁用时，输出将被静音，器件被置于低功耗状态。 1h：当两个输出均被禁用时，输出被静音。器件不进入低功耗状态。
3	PIN_RESAMPLE_DIS	R/W	0x0	该位控制退出低功耗模式时器件引脚的重新采样。在低功耗模式下写入该位。除非明确需要该功能，否则 TI 建议保持该位为“1”。在 PDN 之后，对引脚 2、3、4 和 15 重新采样。器件功能可以根据这些引脚的新逻辑电平进行更改。 0h：启用引脚重新采样。退出低功耗模式时，对 FMT_ADDR、OTP_SEL0/SCL、OTP_SEL1/SDA 和 FMT_ADDR 引脚重新采样。如果 FMT_ADDR 为高电平，则该器件进入 OTP 模式。 1h：禁用引脚重新采样。退出低功耗模式时，不对 FMT_ADDR、OTP_SEL0/SCL、OTP_SEL1/SDA 和 FMT_ADDR 引脚重新采样。器件保持在 I2C 模式。
2	OTP_AUTOLOAD_DIS	R/W	0x0	该位控制器件在退出低功耗模式时的行为。在低功耗模式下写入该位。除非明确需要该功能，否则 TI 建议保持该位为“1”。 0h：启用 OTP 自动加载。退出低功耗模式时，OTP 第 0 页的内容会写入器件寄存器。 1h：禁用 OTP 自动加载。退出低功耗模式时，OTP 第 0 页的内容不会写入器件寄存器。
1	PDN	R/W	0x0	向该位写入“1”会使器件进入低功耗状态。
0	保留	R/W	0x0	保留，请勿对该字段进行写入。

**4.5.12 LMK3H0102A016 R11 寄存器 (地址 = 0xB) [复位 = 0x0000]**
**表 4-64. R11 寄存器字段说明**

位	字段	类型	复位	说明
15	保留	R/W	0x0	保留，仅向该位写入“0”。
14	SEPARATE_OE_EN	R/W	0x0	该位启用器件的独立输出使能功能。如果该位为“1”，则 OUT_FMT_SRC_SEL 和 I2C_ADDR_LSB_SEL 必须设置为“0”。该字段存储在 EFUSE 中。 0h：引脚 1 是 OUT0 和 OUT1 的输出使能。 1h：引脚 1 是 OUT0 的输出使能，引脚 2 是 OUT1 的输出使能。
13:0	保留	R/W	0x0000	保留，仅向该位写入“0”。

**4.5.13 LMK3H0102A016 R12 寄存器 (地址 = 0xC) [复位 = 0xE800]**
**表 4-65. R12 寄存器字段说明**

位	字段	类型	复位	说明
15	I2C_ADDR_LSB_SEL	R/WL	0x1	I2C 外设地址源。如果该位为“1”，则 SEPARATE_OE_EN 必须为“0”。该字段存储在 EFUSE 中。 0h：I2C 外设地址完全来自 I2C_ADDR 字段。 1h：I2C 外设地址的最低两位来自 FMT_ADDR 引脚，所有其他位来自 R12[14:10]。
14:8	I2C_ADDR	R/WL	0x68	I2C 外设地址。在对该字段进行写入后，器件响应新的 I2C 地址。该字段存储在 EFUSE 中。

**表 4-65. R12 寄存器字段说明 (续)**

位	字段	类型	复位	说明
7:0	UNLOCK_PROTECTED_REG	R/W	0x00	<p>除 R12[15:8] 之外，该字段还锁定从 R13 开始的所有寄存器。寄存器 R13 及其后的寄存器主要是器件校准寄存器，不得修改内容。无论解锁状态如何，都可以正常读取这些寄存器。</p> <p>5Bh：解锁 R12[15:8] 及以上的寄存器写入。</p> <p>任何其他值：R12[15:8] 及以上忽略所有写入。</p>

## 重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265  
Copyright © 2024，德州仪器 (TI) 公司