안녕하세요. SAR 및 델타 시그마 컨버터의 기본 작동을 소개하는 TI Precision Labs 시리즈에 오신 것을 환영합니다. 

이 콘텐츠의 목적은 두 위상이 어떻게 작동하는지에 대한 매우 높은 수준의 이해를 제공하는 것입니다. 

이 개요는 이후 비디오와 함께 애플리케이션에 가장 적합한 토폴로지를 결정하는 데 도움이 될 것입니다. 

이 슬라이드에서는 각 위상의 장점과 단점에 대한 기본 요약을 제공합니다. 

델타 시그마 위상은 DC에 최적화된 대역폭과 광대역 하위 카테고리로 구분됩니다. 

이러한 구분은 델타 시그마 컨버터의 두 가지 유형에서 장단점 및 사용 고려 사항이 매우 다르기 때문에 이루어졌습니다. 

안타깝게도 이러한 구분은 데이터 시트에 직접 명시되어 있지 않습니다. 

그리고 내부 디지털 필터 종류와 장치 샘플링 속도를 보고 차이를 추론해야 합니다. 

애플리케이션의 관점에서 광대역 델타 시그마는 SAR 컨버터에 가깝게 동작합니다. 

각 카테고리에 대해 자세히 살펴보겠습니다. 

첫째, SAR 컨버터는 가장 일반적으로 과도 신호의 시간 내에 스냅샷을 캡처하는 데 사용됩니다. 

또한 SAR 컨버터는 지연 시간이 짧다는 장점이 있습니다. 

지연 시간은 입력 신호가 적용된 시점과 출력 변환을 사용할 수 있는 시점 사이의 지연 시간입니다. 

지연 시간에 대해서는 이 프레젠테이션 시리즈의 뒷부분에서 자세히 설명하겠습니다. 

광대역 델타 시그마는 잡음과 분해능이 높은 경우가 많다는 점을 제외하고는 SAR과 유사한 특성을 많이 가지고 있습니다. 

반면 광대역 델타 시그마는 SAR보다 지연 시간이 길다는 단점이 있습니다. 

마지막으로 DC에 최적화된 델타 시그마 컨버터는 매우 낮은 대역폭 신호를 측정하도록 설계되었습니다. 

이러한 ADC에는 후속적으로 대역폭을 제한하고 잡음을 줄이는 내부 디지털 필터가 있습니다. 

이 카테고리의 컨버터는 일반적으로 광대역 델타 시그마 컨버터에 비해 지연 시간이 짧습니다. 

이 간단한 소개는 다음 몇 개의 비디오에서 다룰 콘텐츠의 미리보기입니다. 

이 비디오에서는 SAR 및 델타 시그마 컨버터에서 전압을 변환하는 데 사용되는 기본적인 내부 메커니즘을 다룰 것입니다. 

SAR 컨버터의 매우 간단한 블록 다이어그램이 여기에 나와 있습니다. 

스위치, RSH, CSH는 샘플 및 홀드 회로를 형성합니다. 

스위치가 닫히면 샘플 및 홀드 회로가 입력 신호 VN까지 충전됩니다. 

스위치가 열리면 커패시터의 전압이 이전 단계에서 샘플링된 전압을 유지합니다. 

전압이 유지되는 동안 컨버터는 이 전압을 변환 결과로 변환합니다. 

변환은 각 단계 중에 CDAC의 출력을 조정하고 유지 전압과 비교하여 여러 단계로 진행됩니다. 

실제로 SAR은 연속 근사 레지스터(Successive Approximation Register)의 약자입니다. 

이름은 CDAC를 연속 근사치로 조정하여 샘플 및 홀드에 저장된 전압을 일치시키는 프로세스를 나타냅니다. 

워드 레지스터는 각 변환 단계의 결과가 레지스터에 저장되는 것을 말합니다. 

SAR 작업을 명확히 하기 위한 비유를 생각해 보겠습니다. 

그렇다면 SAR ADC는 어떻게 작동할까요? 

SAR을 입력 전압이 미지의 무게인 균형추 저울과 같다고 생각하십시오. 

오른쪽에는 보정된 카운터밸런스 무게추가 몇 개 있습니다. 

이러한 무게추는 이진수로 스케일링됩니다. 

3개의 균형추가 있기 때문에 기본적으로 3비트 컨버터를 나타냅니다. 

측정을 위한 첫 번째 단계는 미지의 무게를 저울의 왼쪽에 적용하는 것입니다. 

이는 SAR ADC의 샘플링 기간 (획득 기간이라고도 함)과 유사합니다. 

다음으로, 우리는 가장 무거운 무게부터 보정된 카운터밸런스 무게추를 추가하기 시작합니다. 

이는 변환에서 최상위 비트 또는 MSB를 테스트하는 것과 유사합니다. 

이 예에서는 미지의 수량이 균형추보다 무겁다는 것을 알 수 있습니다. 

따라서 이 값은 척도로 유지되고 MSB 값은 이진 값에 할당됩니다. 

다음 단계에서 1/2 균형추를 추가했는데 균형추들을 합친 값이 미지의 값을 초과합니다. 

마지막 단계에서 1/4 균형추를 적용하고 저울이 균형을 이루는 것을 확인합니다. 

따라서 1/4의 무게가 저울에 유지됩니다. 

그리고 미지의 무게에 해당하는 이진수는 1 0 1입니다. 

이 비유에서, 샘플 및 홀드는 저울의 왼쪽입니다. 

균형점은 비교기입니다. 

그리고 보정된 균형추는 CDAC 출력입니다. 

이제 실제 회로를 다시 살펴보고 세부 사항을 좀 더 자세히 살펴보겠습니다. 

앞에서 스위치와 RC 회로가 ADC를 위한 샘플 및 홀드를 형성했다고 언급했습니다. 

스위치가 닫히고 ADC가 샘플링되는 기간을 ADC의 획득 사이클이라고 합니다. 

이 기간의 길이는 컨버터의 샘플링 속도에 따라 달라지며 데이터 시트에 제시됩니다. 

예를 들어, ADS 8860은 초당 1메가 샘플의 샘플링 속도에 대해 290나노초의 획득 기간을 갖습니다. 

수집 기간 동안 입력에 적용되는 전압은 내부 커패시터인 CSH를 충전해야 합니다. 

이 회로는 RC 회로이므로 왼쪽 그래프와 같이 커패시터가 지수 속도로 충전됩니다. 

최상의 정확도를 위해 샘플 및 홀드는 입력 전압의 1/2 LSB 내에서 충전되도록 설계되어야 합니다. 

1/2 LSB는 ADC의 해상도보다 작기 때문에 ADC에서 감지되지 않는 최대 오류입니다. 

안정화 오류를 최소화하기 위해 최적의 외부 구성요소를 선택하는 프로세스에 대해서는 이후의 Precision Labs 시리즈에서 자세히 설명합니다. 

획득 기간이 지나면 ADC가 샘플링된 신호를 변환하기 시작합니다. 

CDAC를 조정하여 샘플에 저장된 전압을 일치시키고 커패시터인 CSH를 유지하도록 합니다. 

CDAC를 조정할 때마다 변환 결과의 비트가 하나씩 계산됩니다. 

따라서 12비트 컨버터가 CDAC를 12회 조정합니다. 

각 연속 근사치의 결과는 N비트 레지스터에 저장됩니다. 

이 다이어그램은 5비트 컨버터의 변환 주기를 보여줍니다. 

이 예에서는 CSH에 저장된 아날로그 입력 전압이 녹색 점선으로 표시됩니다. 

CDAC 출력은 빨간색 선으로 표시되며 항상 가장 무거운 비트 가중치인 MSB로 시작합니다. 

이 비트 가중치는 풀 스케일 범위의 1/2과 같습니다. 

연속적인 변환 단계를 거치면서 아날로그 입력을 초과하지 않는 DAC 출력을 유지할 것입니다. 

그리고 아날로그 입력을 초과하는 DAC 출력은 모두 끄겠습니다. 

변환을 단계별로 살펴보겠습니다. 

MSB는 아날로그 입력을 초과하지 않습니다. 

그래서 우리는 이 비트를 유지하고 이진값을 1로 설정합니다. 

다음 비트 테스트에서 MSB에서 1을 뺀 값이 아날로그 입력을 초과합니다. 

그래서 이것은 꺼져 있습니다. 

그리고 그에 상응하는 것은 이진수 0입니다. 

MSB 마이너스 2 테스트는 아날로그 입력을 초과하지 않습니다. 

그래서 계속 켜져 있고 이진수 값이 1입니다. 

마지막 두 비트는 모두 아날로그 입력을 초과하며 꺼지고 이진수 값은 0입니다. 

따라서 이 예의 전체 변환 결과는 10100입니다. 

다음 비디오에서는 SAR ADC의 단순화된 보기를 다시 살펴본 후 입력 드라이브 및 전압 참조 드라이브 항목에 대해 설명합니다. 

이 그림은 왼쪽에 있는 SAR 변환 방법과 오른쪽에 있는 델타 시그마 변환 방법을 비교합니다. 

SAR 샘플 및 홀드가 신호를 캡처하는 시점은 빨간색 점으로 표시됩니다. 

셔터가 스냅될 때 카메라가 사진을 캡처하는 방식과 유사하게 샘플 및 홀드 회로가 고정 기간 동안 이 전압 레벨을 고정시키기 때문에 사람들은 종종 SAR 변환을 스냅샷이라고 부릅니다. 

반면에 델타 시그마 컨버터는 고정된 시간 간격에 걸쳐 평균 효과가 더 큽니다. 

오른쪽 그림을 보면 각 녹색 간격이 델타 시그마의 변환 기간을 나타내는 것을 볼 수 있습니다. 

변환 기간이 끝나면 변환 결과가 간격에 걸친 신호의 평균 값으로 계산됩니다. 

이 평균값은 이 그림에서 빨간색 점으로 표시됩니다. 

물론 델타 시그마가 단순히 이 시간 간격에 걸쳐 평균을 낸다고 하는 것은 지나치게 단순화된 것입니다. 

이 비디오의 나머지 부분에서는 델타 시그마 컨버터의 내부 작동에 대한 자세한 내용을 제공합니다. 

이러한 세부 정보를 통해 이 토폴로지의 장단점을 더 잘 이해하고 데이터시트 사양에 대한 통찰력을 얻을 수 있습니다. 

먼저 델타 시그마 ADC의 매우 단순한 모델을 고려해 보겠습니다. 

델타 시그마에서 기억해야 할 한 가지 요점은 변조기라고 하는 입력 회로가 출력 데이터 속도보다 빠른 속도로 샘플링되고 있다는 것입니다. 

이 예제에서는 변조기가 초당 1메가 샘플 속도로 샘플링하고 있습니다. 

변조기 클록은 외부 마스터 클록에서 파생됩니다. 

이 예에서 외부 마스터 클록은 16.384메가헤르츠의 속도로 실행되며 변조기에 대해 1메가헤르츠의 속도로 나뉩니다. 

변조기의 변환 결과는 디지털 필터에 의해 평균화되고 필터링됩니다. 

출력 데이터 속도는 항상 변조기 샘플링 속도보다 낮습니다. 

이 예제에서는 변조기가 1메가헤르츠로 샘플링됩니다. 

출력 데이터 속도는 초당 60헤르츠 또는 60개의 샘플에 불과합니다. 

따라서 컨버터의 출력에서 읽은 단어를 매일 평균으로 계산하면 16,000개의 입력 샘플이 함께 평균화됩니다. 

변조기 속도를 출력 데이터 속도로 나눈 비율을 오버샘플링 비율(OSR)이라고 합니다. 

이 예에서 OSR은 16,000입니다. 

이 프레젠테이션의 나머지 부분에서는 델타 시그마 컨버터의 작동에 초점을 맞출 것입니다. 

이전 페이지의 단순화된 모델을 이 블록 다이어그램처럼 다시 그릴 수 있습니다. 

왼쪽부터 아날로그 입력 신호가 변조기에 적용됩니다. 

변조기는 기본적으로 1비트 컨버터처럼 작동하며 아날로그 입력을 펄스 코드 변조 또는 PCM 신호로 변환합니다. 

이 PCM 신호는 디지털 필터에 적용되며, 디지털 필터는 평균을 사용하여 이 비트 스트림을 고해상도 신호로 변환합니다. 

데시미터는 출력 데이터 속도가 입력 데이터 속도의 일부인 샘플을 제거합니다. 

입력이 평균 16,000회인 경우, 데시미터는 입력 샘플 16,000개당 하나의 샘플을 출력합니다. 

오버샘플링 비율이 크면 신호에 대해 많은 평균화가 수행되었음을 나타냅니다. 

오버샘플링은 잡음을 줄이고 출력 분해능을 높입니다. 

변조기와 디지털 필터에 대한 자세한 내용을 이해하려면 먼저 양자화 잡음과 오버샘플링에 대한 매우 짧은 설명을 다루어야 합니다. 

여기서의 목적은 델타 시그마 위상에 대한 설명을 돕기 위해 이러한 주제를 간략히 소개하는 것입니다. 

그리고 이후 비디오에서는 이러한 주제에 대해 좀 더 포괄적인 논의를 진행하겠습니다. 

먼저, 양자화 잡음의 개념에 대해 논의해 봅시다. 

모든 데이터 컨버터는 아날로그 입력 신호를 개별 디지털 레벨로 반올림합니다. 

이 프로세스를 신호 양자화라고 합니다. 

그리고 이와 관련된 오류를 양자화 오류라고 합니다. 

아날로그-디지털 컨버터에 AC 사인파를 적용하면 디지털화된 파형에 톱니 파형 대 시간처럼 보이는 오류가 발생합니다. 

해당 톱니 파형의 FFT는 광범위한 주파수 범위에서 고조파를 생성합니다. 

그리고 고조파는 다시 Nyquist 주파수 대역으로 앨리어싱됩니다. 

그 결과 노이즈 플로어가 백색 잡음처럼 나타납니다. 

실제로, 양자화 잡음만으로 인한 신호 대 잡음비(SNR)는 데시벨로 표현되는 SNR에 6.02 x n + 1.76이라는 방정식을 사용하여 수학적으로 예측할 수 있습니다. 

여기서 n은 컨버터의 비트 수입니다. 

이 방정식은 순수 사인파 입력에만 적용됩니다. 

여기서 유의해야 할 점은 이상적인 아날로그-디지털 컨버터의 노이즈 플로어는 양자화 잡음에 의해서만 결정된다는 것입니다. 

이산형 간격의 신호를 샘플링할 때, Nyquist-Shannon 샘플링 정리에 따르면 샘플링된 버전에서 원래 신호를 재구성하려면 샘플링 주파수인 fs가 입력 신호에서 가장 높은 주파수 성분의 두 배 이상이어야 합니다. 

이 최소 샘플링 속도를 Nyquist 속도라고 합니다. 

추후 비디오에서는 앨리어싱의 개념에 대해 좀 더 자세히 알아보겠습니다. 

하지만 지금은 사용 가능한 주파수 범위가 DC에서 샘플링 주파수를 2로 나눈다는 것, Nyquist 주파수라고도 한다는 것만 알고 있으면 됩니다. 

Nyquist 주파수를 벗어난 입력 신호를 적용하면 앨리어싱된 주파수가 Nyquist 주파수 대역으로 다시 폴드백됩니다. 

샘플링된 대부분의 ADC는 Nyquist 속도에 가까운 주파수를 가지고 있었습니다. 

n비트 분해능의 ADC에 대한 양자화 잡음은 DC와 Nyquist 주파수 간에 샘플링된 대역폭에 걸쳐 고르게 분포됩니다. 

이상적인 ADC에 대한 신호 대 잡음비(SNR)는 SNR이 6.02 x n + 1.76의 방정식에 따라 지정되며, 여기서 n은 비트 수입니다. 

오른쪽의 오버샘플링 FFT 그림은 오버샘플링의 효과를 보여줍니다. 

입력 신호 주파수는 동일합니다. 

그러나 샘플링 주파수는 오버샘플링 비율 k만큼 증가했습니다. 

오버샘플링은 대역폭을 상당히 증가시킵니다. 

따라서 양자화 잡음을 더 넓은 대역폭으로 분산시킵니다. 

양자화 잡음 전력은 일정하게 유지됩니다. 

그러나 이제 양자화 잡음은 DC에서 k x fs / 2의 더 높은 샘플링 대역폭에 분산됩니다. 

잡음 전력 총량은 동일하게 유지된다는 점을 인식하는 것이 중요합니다. 

하지만 잡음은 더 넓은 주파수 범위로 확산되었습니다. 

그리고 FFT의 각 주파수 빈의 잡음 레벨이 감소했습니다. 

디지털 저역 필터를 사용하여 관심 있는 입력 주파수 신호를 유지하면서 고주파 잡음을 제거할 수 있습니다. 

이 예제에서 오버샘플링 예의 디지털 필터는 Nyquist 샘플링 예제의 대역폭과 동일합니다. 

디지털 필터는 소량의 잡음을 유지하고 필터 대역폭 외부의 잡음을 제거합니다. 

이러한 방법으로 오버샘플링을 사용하여 분해능을 높일 수 있습니다. 

이제 고주파 성분을 필터링한 후 이상적인 SNR은 OSR의 6.02 x n + 1.76 + OSR 로그의 10배와 같은 방정식을 통해 계산할 수 있습니다. 여기서 OSR은 오버샘플링 비율입니다. 

OSR 로그의 10배라는 항목은 오버샘플링을 통해 얻은 잡음 개선입니다. 

이 항목을 제외하고 두 공식은 동일합니다. 

양자화 잡음 및 오버샘플링 개념을 염두에 두고 내부 델타 시그마 신호 체인을 보여주는 이 슬라이드로 돌아가 보겠습니다. 

변조기의 주요 목적은 아날로그 입력을 펄스 코드 변조 출력(PCM)으로 변환하는 것입니다. 

펄스 코드 변조는 평균 값이 아날로그 입력에 비례하는 비트 스트림입니다. 

따라서 소규모 아날로그 입력의 경우 PCM 비트 스트림은 대부분 0입니다. 

대규모 아날로그 입력의 경우 비트 스트림은 대부분 하나입니다. 

이 예제에서는 변조기가 초당 1메가 샘플 주파수로 실행되고 있습니다. 

따라서 PCM 비트 스트림도 이 속도로 출력됩니다. 

다음 슬라이드에서는 변조기와 PCM 예제를 자세히 살펴보겠습니다. 

이 슬라이드에는 펄스 코드 변조 예가 나와 있습니다. 

1과 0의 발생은 아날로그 입력과 관련이 있습니다. 

낮은 아날로그 입력 수준의 경우 PCM 비트는 대부분 논리 0입니다. 

그리고 높은 아날로그 입력 레벨의 경우 PCM 비트는 대부분 논리 1이 됩니다. 

PCM 비트 스트림의 평균화는 1과 0을 추가하고 평균 비트 수로 나누어 수행됩니다. 

마지막 슬라이드의 예제를 고려할 경우 출력 샘플 하나를 생성하기 위해 평균 16,000비트가 계산됩니다. 

또한 디지털 출력 비트 스트림의 주파수는 변조기가 실행되는 주파수입니다. 

따라서 이 비트 스트림은 1메가헤르츠의 속도로 출력됩니다. 

이제 변조기가 아날로그 입력을 PCM 출력으로 변환하는 방법을 자세히 살펴보겠습니다. 

이 슬라이드에는 변조기 내부의 블록 다이어그램이 나와 있습니다. 

이것은 제어 시스템 스타일 다이어그램입니다. 

이 제어 루프의 목적은 아날로그 입력과 디지털 출력 사이의 오류를 가능한 작게 유지하는 것입니다. 

아날로그 입력을 디지털 출력과 비교하기 위해 출력은 1비트 디지털-아날로그 컨버터를 통해 다시 아날로그로 변환됩니다. 

이것은 피드백 루프와 입력 오류 합산 블록에 표시됩니다. 

입력 SUM 블록의 오류는 많은 제어 시스템에서 일반적으로 수행되는 것과 같이 통합됩니다. 

적분기의 출력이 커질수록 비교기는 디지털 출력을 논리 출력으로 트립합니다. 

이 작업을 수행하면 오류가 음수화됩니다. 

그러면 통합자가 반대 방향으로 기울게 됩니다. 

따라서, 폐쇄 루프 시스템은 비교기의 출력을 주기적으로 1 또는 0으로 전환함으로써 오류를 최소화하는 경향이 있습니다. 

오랜 시간 후 1과 0을 평균화하면 아날로그 입력에 해당하는 디지털을 얻을 수 있습니다. 

여기에 나와 있는 많은 설명과 같이, 이것은 지나치게 단순화된 것입니다. 

그러나 이 설명에서는 델타 시그마 변조기의 작동 방식에 대한 직관적인 정보를 제공하므로 데이터시트를 해석하고 컨버터에서 다른 요소를 비교 및 대조하는 데 도움이 됩니다. 

델타 시그마 변조기의 이 블록 다이어그램은 주파수 영역의 입력 신호 및 노이즈 전송 기능을 보여줍니다. 

전송 기능을 분석하면 출력이 피드백되고 입력 신호에서 감산되는 것을 볼 수 있습니다. 

1비트 DAC가 본질적으로 1의 게인이라고 가정합니다. 

따라서 SUM 블록의 출력은 VIN에서 DOUT를 뺀 값입니다. 

그런 다음 이 값에 1/f의 게인을 곱합니다. 

마지막으로 양자화 잡음 항목이 출력 SUM 블록에 추가됩니다. 

이것이 우리가 얻은 첫번째 방정식입니다. 

DOUT는 VIN - DOUT x 1/f + sub n과 같습니다. 

DOUT는 방정식의 양쪽에 있습니다. 

DOUT를 대수학으로 풀면 두 번째 방정식을 구할 수 있습니다. 

두 번째 방정식을 자세히 살펴보면 잡음에 하이패스 필터를 곱한 것입니다. 

그리고 입력 전압에 저역 필터를 곱합니다. 

이 결과는 델타 시그마 ADC의 작동 방식을 이해하는 데 매우 중요한 영향을 미칩니다. 

첫째, 입력 신호를 저역 필터에 적용하면 원하는 신호가 변조기를 통과한다는 것을 의미합니다. 

그러나 고주파 잡음 신호는 제한됩니다. 

다음으로, 양자화 잡음에 고역 필터를 곱하면 잡음이 형성됩니다. 

낮은 주파수에서는 잡음을 효과적으로 최소화하고 높은 주파수에서는 잡음을 약화시키지 않습니다. 

나중에 고주파 잡음을 제거하기 위해 변조기 출력에 디지털 필터가 적용되는 것을 확인할 것입니다. 

이 예제에서는 1차 적분이 있는 변조기를 보여줍니다. 

일부 델타 시그마 컨버터는 고차 적분을 사용합니다. 

다음 슬라이드에서는 고차 변조기가 델타 시그마 컨버터의 노이즈 형상에 어떤 영향을 미치는지 살펴보겠습니다. 

이 다이어그램은 1차, 2차 및 3차 변조기의 스펙트럼 잡음 밀도를 나타내며 모두 fs 샘플링 주파수로 표시합니다. 

더 낮은 데이터 속도에서 더 나은 SNR을 얻기 위해 고차 변조기를 사용할 수 있습니다. 

이는 고차 변조기가 더 많은 잡음을 고주파로 이동시키고 관심 신호 근처의 양자화 잡음을 줄이기 때문입니다. 

이 예제를 보면 파란색으로 표시된 3차 변조기가 해당 노이즈가 고주파로 이동되었기 때문에 해당 신호 근처에서 가장 낮은 노이즈임을 알 수 있습니다. 

이후 고주파 잡음은 다음 단계에서 저역 디지털 필터로 걸러지기 때문에 중요하지 않다는 것을 알게 될 것입니다. 

디지털 필터를 살펴보기 전에 변조기의 입력과 출력이 시간과 주파수 영역 모두에서 어떻게 표시되는지 살펴보겠습니다. 

다음은 시간과 주파수 영역의 변조기 출력에서 나타나는 신호입니다. 

시간 영역 신호는 펄스 코드 변조 비트 스트림입니다. 

이 신호의 평균을 구하면 입력 신호의 값과 같습니다. 

PCM 신호는 디지털 필터에 적용되며, 디지털 필터는 평균 함수를 수행하며 주파수 도메인 응답에도 영향을 미칩니다. 

주파수 영역도는 효과적인 노이즈 셰이핑을 보여줍니다. 

입력 신호 근처의 잡음은 낮은 반면 고주파에서는 잡음이 더 높습니다. 

블록 다이어그램을 다시 검토하겠습니다. 

이 다이어그램에서 변조기의 PCM 비트 스트림이 디지털 필터 및 데시미터에 적용되는 것을 볼 수 있습니다. 

디지털 필터는 비트 스트림을 평균화하여 아날로그 신호를 고해상도 결과로 효과적으로 재생성합니다. 오버샘플링 평균 프로세스는 한 개의 고분해능 출력 샘플을 생성하기 위해 많은 변조 샘플을 평균화합니다. 

디지털 필터는 변조기 출력의 고주파 잡음을 필터링하는 데도 사용됩니다. 

필터 다음에 데시미터 블록이 나타나며, 이 블록은 출력 시 샘플 수를 오버샘플링 비율에 따라 제한합니다. 

디지털 필터가 변조기 잡음을 최소화하는 방법에 대해 자세히 알아보겠습니다. 

이 슬라이드에는 변조기 출력에서 나타나는 양자화 잡음이 나와 있습니다. 

관심 신호 근처에서는 잡음이 최소화됩니다. 

디지털 필터를 추가하면 더 높은 주파수에서 큰 잡음이 제거됩니다. 

디지털 필터를 통과하는 잡음은 전체 노이즈 강도에 비해 최소입니다. 

이 예에서는 sinc1 필터를 사용하여 고주파 잡음을 제거합니다. 

고차 필터를 사용하면 잡음이 더욱 줄어듭니다. 

여기 sinc2 필터가 있습니다. 

이 필터는 통과 대역 전환이 더 뚜렷하므로 sinc1보다 더 많은 잡음을 제거합니다. 

이 마지막 예제에서는 sinc3 필터를 보여줍니다. 

이것은 잡음을 훨씬 더 줄여줍니다. 

일반적으로 고차 필터를 선택하거나 컷오프 주파수를 줄이는 것은 양자화 잡음을 최소화하는 두 가지 방법입니다. 

일부 실제 DC 최적화 델타 시그마 컨버터의 경우 이 필터의 컷오프 주파수가 수 헤르츠까지 낮을 수 있습니다. 

광대역 델타 시그마 컨버터의 경우 잡음은 수백 킬로헤르츠일 수 있습니다. 

저대역폭과 광대역 델타 시그마 컨버터 사이의 노이즈 사양을 비교하면 일반적으로 대역폭 장치가 더 많은 잡음을 가지고 있음을 알 수 있습니다. 

이것으로 이 비디오의 이론 부분은 끝났습니다. 

감사합니다. 

계속 시청하여 퀴즈를 풀어보고 이 비디오의 내용을 이해했는지 확인하십시오. 

질문 첫 번째, 어떤 ADC 토폴로지에 획득 주기와 변환 주기가 있습니까? 정답은 물론 SAR ADC입니다. 

질문 2, 참 또는 거짓 SAR ADC는 잡음 형성 및 오버샘플링을 사용하여 양자화 잡음을 줄입니다. 정답은 거짓입니다. 

SAR ADC가 아닌 델타 시그마 ADC는 잡음을 형성하는 통합 단계와 오버샘플링 비율로 변조기 출력을 평균화하는 디지털 필터를 특징으로 합니다. 

질문 3, 어떤 ADC 토폴로지의 변환이 시간 내에 스냅샷으로 작동합니까? 정답은 SAR 컨버터입니다. 

SAR 컨버터는 한 번에 하나의 샘플을 가져와서 결과를 변환합니다. 

마지막 질문, 델타 시그마 컨버터의 변조기가 1메가헤르츠로 샘플링됩니다. 

컨버터의 데이터 속도는 초당 100개의 샘플입니다. 

OSR이란 무엇입니까? 정답은, d입니다. 

1메가헤르츠를 초당 100개의 샘플로 나누면 10,000의 오버샘플링 비율을 얻을 수 있습니다.