ZHCSLD7C
June 2020 – February 2021
LMX2820
PRODUCTION DATA
1
特性
2
应用
3
说明
4
修订历史记录
5
引脚配置和功能
6
规格
6.1
绝对最大额定值
6.2
ESD 等级
6.3
建议运行条件
6.4
热性能信息
6.5
电气特性
6.6
时序要求
6.7
典型特性
7
详细说明
7.1
概述
7.2
功能方框图
7.3
特性说明
7.3.1
基准振荡器输入
7.3.2
输入路径
7.3.2.1
输入路径倍频器 (OSC_2X)
7.3.2.2
R 预分频器 (PLL_R_PRE)
7.3.2.3
可编程输入乘法器 (MULT)
7.3.2.4
R 分频器 (PLL_R)
7.3.3
PLL 相位检测器和电荷泵
7.3.4
N 分频器和分数分频电路
7.3.4.1
整数 N 分频部分 (PLL_N)
7.3.4.2
分数 N 分频部分(PLL_NUM 和 PLL_DEN)
7.3.4.3
调制器阶数 (MASH_ORDER)
7.3.5
LD 引脚锁定检测
7.3.6
MUXOUT 引脚和读回
7.3.7
内部 VCO
7.3.7.1
VCO 校准
7.3.7.1.1
确定 VCO 增益和范围
7.3.8
通道分频器
7.3.9
输出频率倍频器
7.3.10
输出缓冲器
7.3.11
断电模式
7.3.12
针对多个器件的相位同步功能
7.3.12.1
SYNC 类别
7.3.12.2
相位调整
7.3.12.2.1
使用 MASH_SEED 创建相移
7.3.12.2.2
静态与动态相位调整
7.3.12.2.3
相位调节的精细调整功能
7.3.13
SYSREF
7.3.14
快速 VCO 校准
7.3.15
双缓冲(影子寄存器)
7.3.16
输出静音引脚和乒乓方法
7.4
器件功能模式
7.4.1
外部 VCO 模式
7.4.2
外部反馈输入引脚
7.4.2.1
PFDIN 外部反馈模式
7.4.2.2
RFIN 外部反馈模式
8
应用和实现
8.1
应用信息
8.1.1
处理未使用的引脚
8.1.2
外部环路滤波器
8.1.3
使用即时校准
8.2
典型应用
8.2.1
设计要求
8.2.2
详细设计过程
8.2.3
应用曲线
8.3
初始化和加电时序
9
电源相关建议
10
布局
10.1
布局指南
10.2
布局示例
11
器件和文档支持
11.1
接收文档更新通知
11.2
支持资源
11.3
商标
11.4
静电放电警告
11.5
术语表
12
机械、封装和可订购信息
封装选项
机械数据 (封装 | 引脚)
RTC|48
MPQF140D
散热焊盘机械数据 (封装 | 引脚)
RTC|48
QFND642
订购信息
zhcsld7c_oa
zhcsld7c_pm
1
特性
输出频率:45 MHz 至 22.6 GHz
在 6GHz 下具有 36fs 抖动(12kHz 至 95MHz)
高性能 PLL
品质因数:-236dBc/Hz
归一化 1/f 噪声:-134dBc/Hz
-95dBc 整数模式杂散 (f
PD
=100MHz)
高相位检测器频率
400MHz 整数模式
300MHz 分数模式
可编程输入乘法器
支持偏移混合的直接 PFD 输入,从而将 PLL N 分频器用于超低抖动
2.5µs 快速 VCO 校准时间
静音引脚具有 200ns 静音/取消静音时间
启用倍频器后,VCO 泄漏为 –45dBc
支持高达 22.6GHz 的外部 VCO
跨多个器件实现输出相位同步
两个差分射频输出和一个差分 SYSREF 输出,用于 JESD204B 支持