ZHCSHS1D May   2017  – December 2021 AWR1243

PRODUCTION DATA  

  1. 特性
  2. 应用
  3. 说明
  4. Functional Block Diagram
  5. Revision History
  6. Device Comparison
    1. 6.1 Related Products
  7. Terminal Configuration and Functions
    1. 7.1 Pin Diagram
    2. 7.2 Signal Descriptions
      1. 7.2.1 Signal Descriptions
  8. Specifications
    1. 8.1 Absolute Maximum Ratings
    2. 8.2 ESD Ratings
    3. 8.3 Power-On Hours (POH)
    4. 8.4 Recommended Operating Conditions
    5. 8.5 Power Supply Specifications
    6. 8.6 Power Consumption Summary
    7. 8.7 RF Specification
    8. 8.8 Thermal Resistance Characteristics for FCBGA Package [ABL0161]
    9. 8.9 Timing and Switching Characteristics
      1. 8.9.1 Power Supply Sequencing and Reset Timing
      2. 8.9.2 Synchronized Frame Triggering
      3. 8.9.3 Input Clocks and Oscillators
        1. 8.9.3.1 Clock Specifications
      4. 8.9.4 Multibuffered / Standard Serial Peripheral Interface (MibSPI)
        1. 8.9.4.1 Peripheral Description
          1. 8.9.4.1.1 SPI Timing Conditions
          2. 8.9.4.1.2 SPI Peripheral Mode Switching Parameters (SPICLK = input, SPISIMO = input, and SPISOMI = output)
          3. 8.9.4.1.3 SPI Peripheral Mode Timing Requirements (SPICLK = input, SPISIMO = input, and SPISOMI = output)
        2. 8.9.4.2 Typical Interface Protocol Diagram (Peripheral Mode)
      5. 8.9.5 LVDS Interface Configuration
        1. 8.9.5.1 LVDS Interface Timings
      6. 8.9.6 General-Purpose Input/Output
        1. 8.9.6.1 Switching Characteristics for Output Timing versus Load Capacitance (CL)
      7. 8.9.7 Camera Serial Interface (CSI)
        1. 8.9.7.1 CSI Switching Characteristics
  9. Detailed Description
    1. 9.1 Overview
    2. 9.2 Functional Block Diagram
    3. 9.3 Subsystems
      1. 9.3.1 RF and Analog Subsystem
        1. 9.3.1.1 Clock Subsystem
        2. 9.3.1.2 Transmit Subsystem
        3. 9.3.1.3 Receive Subsystem
      2. 9.3.2 Host Interface
    4. 9.4 Other Subsystems
      1. 9.4.1 ADC Data Format Over CSI2 Interface
  10. 10Monitoring and Diagnostics
    1. 10.1 Monitoring and Diagnostic Mechanisms
  11. 11Applications, Implementation, and Layout
    1. 11.1 Application Information
    2. 11.2 Short-, Medium-, and Long-Range Radar
    3. 11.3 Reference Schematic
  12. 12Device and Documentation Support
    1. 12.1 Device Nomenclature
    2. 12.2 Tools and Software
    3. 12.3 Documentation Support
    4. 12.4 支持资源
    5. 12.5 Trademarks
    6. 12.6 Electrostatic Discharge Caution
    7. 12.7 术语表
  13. 13Mechanical, Packaging, and Orderable Information
    1. 13.1 Packaging Information
    2. 13.2 Tray Information for

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • ABL|161
散热焊盘机械数据 (封装 | 引脚)
订购信息

特性

  • FMCW 收发器
    • 集成 PLL、发送器、接收器、基带和 ADC
    • 76GHz 至 81GHz 的覆盖范围,具有 4GHz 的可用带宽
    • 四个接收通道
    • 三个发送通道(可以同时使用两个通道)
    • 基于分数 N PLL 的超精确线性调频脉冲引擎
    • TX 功率:12dBm
    • RX 噪声系数:
      • 14dB(76 至 77GHz)
      • 15dB(77 至 81GHz)
    • 1MHz 时的相位噪声:
      • –95dBc/Hz(76 至 77GHz)
      • –93dBc/Hz(77 至 81GHz)
  • 内置校准和自检
    • 内置固件 (ROM)
    • 针对工艺和温度进行自校准的系统
  • 主机接口
    • 通过 SPI 与外部处理器进行控制连接
    • 通过 MIPI D-PHY 和 CSI2 V1.1 与外部处理器进行数据连接
    • 用于故障报告的中断
  • 符合功能安全标准
    • 专为功能安全应用开发
    • 文档有助于使 ISO 26262 功能安全系统设计满足 ASIL-D 级要求
    • 硬件完整性高达 ASIL-B 级
    • 安全相关认证
      • 经 TUV SUD 进行 ISO 26262 认证达到 ASIL B 级
  • 符合 AEC-Q100 标准
  • 器件高级特性
    • 嵌入式自监控,无需使用主机处理器
    • 复基带架构
    • 嵌入式干扰检测功能
  • 电源管理
    • 内置 LDO 网络,可增强 PSRR
    • I/O 支持双电压 3.3V/1.8V
  • 时钟源
    • 支持外部驱动、频率为 40MHz 的时钟(方波/正弦波)
    • 支持 40MHz 晶体与负载电容器相连接
  • 轻松的硬件设计
    • 0.65mm 间距、161 引脚 10.4mm × 10.4mm 覆晶 BGA 封装,可实现轻松组装和低成本 PCB 设计
    • 小尺寸解决方案
  • 运行条件
    • 结温范围:–40°C 至 125°C