ZHCSNH1C
May 2021 – November 2022
DLPC6540
PRODUCTION DATA
1
特性
2
应用
3
说明
4
Revision History
5
Pin Configuration and Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Power Electrical Characteristics
6.6
Pin Electrical Characteristics
6.7
DMD HSSI Electrical Characteristics
6.8
DMD Low-Speed LVDS Electrical Characteristics
6.9
V-by-One Interface Electrical Characteristics
6.10
USB Electrical Characteristics
6.11
System Oscillator Timing Requirements
6.12
Power Supply and Reset Timing Requirements
6.13
DMD HSSI Timing Requirements
6.14
DMD Low-Speed LVDS Timing Requirements
6.15
V-by-One Interface General Timing Requirements
6.16
Source Frame Timing Requirements
6.17
Synchronous Serial Port Interface Timing Requirements
6.18
Master and Slave I2C Interface Timing Requirements
6.19
Programmable Output Clock Timing Requirements
6.20
JTAG Boundary Scan Interface Timing Requirements (Debug Only)
6.21
JTAG ARM Multi-Ice Interface Timing Requirements (Debug Only)
6.22
Multi-Trace ETM Interface Timing Requirements
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagram
7.3
Feature Description
7.3.1
Input Sources
7.3.2
Processing Delays
7.3.3
V-by-One Interface
7.3.4
DMD (HSSI) Interface
7.3.5
Program Memory Flash Interface
7.3.6
GPIO Supported Functionality
7.3.7
Debug Support
7.4
Device Operational Modes
7.4.1
Standby Mode
7.4.2
Active Mode
7.4.2.1
Normal Configuration
8
Power Supply Recommendations
8.1
Power Supply Management
8.2
Hot Plug Usage
8.3
Power Supplies for Unused Input Source Interfaces
8.4
Power Supplies
8.4.1
1.15-V Power Supplies
8.4.2
1.21V Power Supply
8.4.3
1.8-V Power Supplies
8.4.4
3.3-V Power Supplies
9
Layout
9.1
Layout Guidelines
9.1.1
General Layout Guidelines
9.1.2
Power Supply Layout Guidelines
9.1.3
Layout Guidelines for Internal Controller PLL Power
9.1.4
Layout Guideline for DLPC6540 Reference Clock
9.1.4.1
Recommended Crystal Oscillator Configuration
9.1.5
V-by-One Interface Layout Considerations
9.1.6
USB Interface Layout Considerations
9.1.7
DMD Interface Layout Considerations
9.1.8
General Handling Guidelines for Unused CMOS-Type Pins
9.1.9
Maximum Pin-to-Pin, PCB Interconnects Etch Lengths
9.2
Thermal Considerations
10
Device and Documentation Support
10.1
Device Support
10.1.1
第三方产品免责声明
10.1.2
Device Nomenclature
10.1.2.1
Device Markings
10.1.2.2
Package Data
10.2
接收文档更新通知
10.3
支持资源
10.4
Trademarks
10.5
Electrostatic Discharge Caution
10.6
术语表
10.6.1
Video Timing Parameter Definitions
11
Mechanical, Packaging, and Orderable Information
79
封装选项
机械数据 (封装 | 引脚)
ZDC|676
MPBGAP5
散热焊盘机械数据 (封装 | 引脚)
订购信息
zhcsnh1c_oa
1
特性
DLPC6540
支持使用
DLP471TP
数字微镜器件 (DMD) 的控制器
最高支持 4K UHD (60Hz)
在 240Hz (2D) 和 120Hz (3D) 下,最高 1080p
为单个
V-by-One®
HS 视频输入端口提供一个、两个、四个或八个通道
最高支持 600MHz 像素时钟
最高 3.0Gbps 输入传输速率
支持的输入格式
RGB、YCbCr, 和 ICtCp
4:4:4,4:2:2,4:2:0
带 FPU 的内部
Arm®
Cortex®
R4F 处理器
88 个可配置 GPIO
可编程 PWM 发生器
可编程捕捉和延迟计时器
USB 2.0 高速 OTG 控制器
SPI 初级/次级控制器
I
2
C 初级/次级控制器
UART 和中断控制器
扭曲引擎
改进了 1D、2D, 和 3D 梯形校正
光学失真校正(径向和横向颜色失真;例如对于短投)
扭曲(多点手动扭曲和完全扭曲映射访问 62 × 32 点)
混合(手动混合和完全混合映射访问 63 × 32 点)
其他图像处理
DynamicBlack
TI
DLP®
BrilliantColor™
技术
支持 HDR10(PQ 和 HLG)
帧速率转换
色彩坐标调整
白光色温调节
可编程 degamma
空间-时间多路复用
针对 3D 显示的集成支持
启动界面显示和捕获
集成了 2G-bit 帧存储器,无需使用外部高速存储器
外部存储器支持
用于 µP 和 PWM 序列的并行闪存
用于启动界面捕获和扭曲的辅助闪存
系统控制
DMD 电源和复位驱动器控制
DMD 水平和垂直图像抖动
支持 JTAG 边界扫描测试