TPS63900 是一款具有超低静态电流（典型值为 75nA）的高效同步降压/升压转换器。借助 2 级动态电压调节功能，各项应用可于运行期间在两个输出电压之间进行切换；例如，在待机运行期间，可通过降低系统电源电压来降低功耗。某些应用（例如耳机放大器）可能需要借助额外的电压电平来微调不同耳机负载的放大器输出功率。

本应用手册介绍了使用 TPS63900 实现多级数字电压调节的选项。

CFG 引脚接口

该器件具有三个配置引脚 (CFGx)，带有一个电阻器到数字 (R2D) 接口。通过 16 个不同的电阻器值中的一个来选择每个 CFGx 引脚上的设置（有关编程选项，请参阅数据表）。三个 CFGx 引脚允许用户对可选的输入电流限制和两个输出电压（V<35>O(1)</35> 和 V<36>O(2)</36>）进行编程，这些电压可通过 SEL 引脚选择。两个目标的输出电压不同，压摆率为 100mV（在 125μs 内），即 0.8V/ms（请参阅图 1-1）。

当输出电压从高输出电压缓降至较低输出电压时，该器件不会主动对输出电容器放电。当应用的负载较轻时，这会导致输出电压稳定时间变长（参阅图 1-2）。稳定时间可使用Equation1 来计算。

其中

• t_settle 是电容器放电时间
• V_O(HIGH) 是更高的输出电压
• V_O(LOW) 是更低的输出电压
• I_O 是平均输出电流
• C_O 是有效输出电容

启动行为

在转换器正常运行期间，禁用 R2D 接口，以节省电力并提高效率。在 EN 引脚从低电平切换到高电平且 Vin 已被应用后，该器件仅会在启动时评估 CFG 引脚（参阅图 1-3）。器件开始运行前，从 EN 低电平到高电平转换的使能时间的最大值规定为t_d(EN) = 1.5ms。在此之后，软启动特性会使输出电压提升（有关详细信息，请参阅数据表）。典型输出电压斜坡时间可使用公式 2 来计算。

其中

• t_r(SS) 是输出电压的上升时间（以 ms 为单位）

输出电压最终稳定之前，从 EN 低电平到高电平转换的总启动时间是 t_d(EN) 和 t_r(SS) 之和。

当输出电压不为零时，器件可以启动。如果该应用需要输出电压，那么在更改 CFG 引脚设置时，上述特性会带来很大帮助。但在这种情况下，需要相应地调整输出电容器的大小，以便它可以在 t_d(EN) 期间为系统供电。公式 3 可用于计算输出电容器尺寸 (C_O)。

其中

• V_O(HIGH) 是改变之前的输出电压
• V_O(LOW) 是允许的最低电压

重新读取了 CFG 引脚

一个选项是更改 CFG 引脚上的电阻器值。CFG 引脚上电阻值的变化只会在将 EN 引脚从高电平切换为低电平再切换到高电平后才会更改配置。

图 1-4 所示为在 2 个电阻器值之间切换的简单实现方式。当晶体管打开时，将选择 R1。当晶体管闭合时，两个电阻器的并联电阻决定了新值 (R_total)。R2 是并联电阻器，可以使用公式 4 计算。

其中

• R_total 是新设置所需的 R1 和 R2 并联电阻

例如，如果 CFG3 设置应在 2.1V 和 3.3V 之间更改，则 R1 必须为 16.2kΩ。由于 R2 = 1.24kΩ，R_total 计算结果为 1.152kΩ。

使用基准电压

可以向 CFG 引脚施加电压，而不是切换电阻器。图 1-5 所示为 R2D 接口的内部结构。启动时，ADC 读取外部电阻器两端的电压。因此，可以在启动期间通过 DAC 对 CFG 引脚应用电压 (V_CFG)。启动后可禁用 DAC。

注意，所需的电压取决于输入电压 (V_IN) 和外部电阻器。电压可以通过公式 5 来计算。

其中

• R_int = 33kΩ
• R_ext 是所需的配置值

例如，如果 CFG3 设置应在 2.1V 至 3.3V 范围内更改，并且 V_IN = 3.3V，那么 V_CFG 为 111mV 或 1.086V。

参考文献

TPS63900 数据表