ZHCSD33A November   2014  – December 2014 MSP430FR5739-EP

PRODUCTION DATA.  

  1. 1器件概述
    1. 1.1 特性
    2. 1.2 应用范围
    3. 1.3 说明
    4. 1.4 功能框图
  2. 2修订历史记录
  3. 3Pin Configuration and Functions
    1. 3.1 Pin Diagram
    2. 3.2 Signal Descriptions
  4. 4Specifications
    1. 4.1  Absolute Maximum Ratings
    2. 4.2  Recommended Operating Conditions
    3. 4.3  Thermal Information
    4. 4.4  Active Mode Supply Current Into VCC Excluding External Current
    5. 4.5  Low-Power Mode Supply Currents (Into VCC) Excluding External Current
    6. 4.6  Schmitt-Trigger Inputs - General Purpose I/O (P1.0 to P1.7, P2.0 to P2.7, P3.0 to P3.7, P4.0 to P4.1, PJ.0 to PJ.5, RST/NMI)
    7. 4.7  Inputs - Ports P1 and P2 (P1.0 to P1.7, P2.0 to P2.7)
    8. 4.8  Leakage Current - General Purpose I/O (P1.0 to P1.7, P2.0 to P2.7, P3.0 to P3.7, P4.0 to P4.1, PJ.0 to PJ.5, RST/NMI)
    9. 4.9  Outputs - General Purpose I/O (P1.0 to P1.7, P2.0 to P2.7, P3.0 to P3.7, P4.0 to P4.1, PJ.0 to PJ.5)
    10. 4.10 Output Frequency - General Purpose I/O (P1.0 to P1.7, P2.0 to P2.7, P3.0 to P3.7, P4.0 to P4.1, PJ.0 to PJ.5)
    11. 4.11 Typical Characteristics - Outputs
    12. 4.12 Crystal Oscillator, XT1, Low-Frequency (LF) Mode
    13. 4.13 Crystal Oscillator, XT1, High-Frequency (HF) Mode
    14. 4.14 Internal Very-Low-Power Low-Frequency Oscillator (VLO)
    15. 4.15 DCO Frequencies
    16. 4.16 MODOSC
    17. 4.17 PMM, Core Voltage
    18. 4.18 PMM, SVS, BOR
    19. 4.19 Wake-Up from Low Power Modes
    20. 4.20 Timer_A
    21. 4.21 Timer_B
    22. 4.22 eUSCI (UART Mode) Recommended Operating Conditions
    23. 4.23 eUSCI (UART Mode)
    24. 4.24 eUSCI (SPI Master Mode) Recommended Operating Conditions
    25. 4.25 eUSCI (SPI Master Mode)
    26. 4.26 eUSCI (SPI Slave Mode)
    27. 4.27 eUSCI (I2C Mode)
    28. 4.28 10-Bit ADC, Power Supply and Input Range Conditions
    29. 4.29 10-Bit ADC, Timing Parameters
    30. 4.30 10-Bit ADC, Linearity Parameters
    31. 4.31 REF, External Reference
    32. 4.32 REF, Built-In Reference
    33. 4.33 REF, Temperature Sensor and Built-In VMID
    34. 4.34 Comparator_D
    35. 4.35 FRAM
    36. 4.36 JTAG and Spy-Bi-Wire Interface
  5. 5Detailed Description
    1. 5.1  Functional Block Diagram
    2. 5.2  CPU
    3. 5.3  Operating Modes
    4. 5.4  Interrupt Vector Addresses
    5. 5.5  Memory Organization
    6. 5.6  Bootstrap Loader (BSL)
    7. 5.7  JTAG Operation
      1. 5.7.1 JTAG Standard Interface
      2. 5.7.2 Spy-Bi-Wire Interface
    8. 5.8  FRAM
    9. 5.9  Memory Protection Unit (MPU)
    10. 5.10 Peripherals
      1. 5.10.1  Digital I/O
      2. 5.10.2  Oscillator and Clock System (CS)
      3. 5.10.3  Power Management Module (PMM)
      4. 5.10.4  Hardware Multiplier (MPY)
      5. 5.10.5  Real-Time Clock (RTC_B)
      6. 5.10.6  Watchdog Timer (WDT_A)
      7. 5.10.7  System Module (SYS)
      8. 5.10.8  DMA Controller
      9. 5.10.9  Enhanced Universal Serial Communication Interface (eUSCI)
      10. 5.10.10 TA0, TA1
      11. 5.10.11 TB0, TB1, TB2
      12. 5.10.12 ADC10_B
      13. 5.10.13 Comparator_D
      14. 5.10.14 CRC16
      15. 5.10.15 Shared Reference (REF)
      16. 5.10.16 Embedded Emulation Module (EEM)
      17. 5.10.17 Peripheral File Map
  6. 6Input/Output Schematics
    1. 6.1  Port P1, P1.0 to P1.2, Input/Output With Schmitt Trigger
    2. 6.2  Port P1, P1.3 to P1.5, Input/Output With Schmitt Trigger
    3. 6.3  Port P1, P1.6 to P1.7, Input/Output With Schmitt Trigger
    4. 6.4  Port P2, P2.0 to P2.2, Input/Output With Schmitt Trigger
    5. 6.5  Port P2, P2.3 to P2.4, Input/Output With Schmitt Trigger
    6. 6.6  Port P2, P2.5 to P2.6, Input/Output With Schmitt Trigger
    7. 6.7  Port P2, P2.7, Input/Output With Schmitt Trigger
    8. 6.8  Port P3, P3.0 to P3.3, Input/Output With Schmitt Trigger
    9. 6.9  Port P3, P3.4 to P3.6, Input/Output With Schmitt Trigger
    10. 6.10 Port P3, P3.7, Input/Output With Schmitt Trigger
    11. 6.11 Port P4, P4.0, Input/Output With Schmitt Trigger
    12. 6.12 Port P4, P4.1, Input/Output With Schmitt Trigger
    13. 6.13 Port J, J.0 to J.3 JTAG pins TDO, TMS, TCK, TDI/TCLK, Input/Output With Schmitt Trigger or Output
    14. 6.14 Port PJ, PJ.4 and PJ.5 Input/Output With Schmitt Trigger
  7. 7Device Descriptors (TLV)
  8. 8器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 开始使用
      2. 8.1.2 Development Tools Support
        1. 8.1.2.1 Hardware Features
        2. 8.1.2.2 Recommended Hardware Options
          1. 8.1.2.2.1 Target Socket Boards
          2. 8.1.2.2.2 Experimenter Boards
          3. 8.1.2.2.3 Debugging and Programming Tools
          4. 8.1.2.2.4 Production Programmers
        3. 8.1.2.3 Recommended Software Options
          1. 8.1.2.3.1 Integrated Development Environments
          2. 8.1.2.3.2 MSP430Ware
          3. 8.1.2.3.3 Command-Line Programmer
      3. 8.1.3 器件和开发工具命名规则
    2. 8.2 文档支持
    3. 8.3 Community Resources
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  9. 9机械封装和可订购信息
    1. 9.1 封装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

1 器件概述

1.1 特性

  • 嵌入式微控制器
    • 时钟频率高达 24MHz 的 16 位精简指令集 (RISC) 架构
    • 宽电源电压范围（2V 至 3.6V）
    • 工作温度范围 -55°C 至 85°C
  • 经优化超低功率模式
    • 激活模式：81.4µA/MHz（典型值）
    • 待机（具有 VLO 的 LPM3）：6.3µA（典型值）
    • 实时时钟（具有晶振的 LPM3.5）：1.5µA（典型值）
    • 关断 (LPM4.5)：0.32µA（典型值）
  • 超低功率铁电 RAM (FRAM)
    • 高达 16KB 的非易失性存储器
    • 超低功率写入
    • 125ns 每个字的快速写入（1ms 内写入 16KB）
    • 内置纠错编码 (ECC) 和存储器保护单元 (MPU)
    • 通用内存 = 程序 + 数据 + 存储
    • 1015 写入周期持耐久性
    • 抗辐射和非磁性
  • 智能数字外设
    • 32 位硬件乘法器 (MPY)
    • 3 通道内部直接存储器访问 (DMA)
    • 具有日历和报警功能的实时时钟 (RTC)
    • 5 个具有多达 3 个捕捉/比较寄存器的 16 位定时器
    • 16 位循环冗余校验器 (CRC)
  • 高性能模拟
    • 支持电压基准和可编程滞后的 16 通道模拟比较器
    • 具有内部基准、采样与保持功能的 14 通道、10 位模数转换器
      • 在流耗为 100µA 时为 200ksps
  • 增强型串行通信
    • eUSCI_A0 和 eUSCI_A1 支持：
      • 支持自动波特率侦测的通用异步收发器 (UART)
      • IrDA 编码和解码
      • 速率高达 10Mbps 的串行外设接口 (SPI)
    • eUSCI_B0 支持：
      • 支持多个从器件寻址的 I2C
      • 速率高达 10Mbps 的串行外设接口 (SPI)
    • 硬件通用异步收发器 (UART) 引导加载程序 (BSL)
  • 电源管理系统
    • 完全集成的低压降稳压器 (LDO)
    • 具有复位功能的内核与电源电压监控器
    • 常开模式的零功率欠压检测
    • 无需外部电压的串行板上程序设计
  • 灵活的时钟系统
    • 具有 6 个可选出厂校准频率的固定频率数控振荡器 (DCO)（视器件而定）
    • 低功率低频内部时钟源 (VLO)
    • 32kHz 晶振 (LFXT)
    • 高频晶振 (HFXT)
  • 开发工具和软件
  • 系列产品成员
    • 在 中汇总的变量和可用封装
    • 如需了解完整的模块说明, 请查阅 《MSP430FR57xx 系列用户指南》 (SLAU272)
  • 支持国防、航天和医疗应用
    • 受控基线
    • 同一组装和测试场所
    • 同一制造场所
    • 支持扩展温度范围（-55°C 至 85°C）

      • （一些注释的参数仅支持 –40°C 至 85°C）

    • 延长的产品生命周期
    • 延长的产品变更通知
    • 产品可追溯性

1.2 应用范围

  • 家庭自动化
  • 安全性
  • 传感器管理
  • 数据采集

注意事项 这些产品采用 FRAM 非易失性存储器技术。 FRAM 保持对于极端温度环境敏感，例如那些回流焊接或者手工焊接时产生的温度。 更多信息，请参见最大绝对额定值。
注意事项 必须采用与器件级 ESD 规范兼容的系统级 ESD 保护以防止电气过载或者数据或代码内存的干扰。 要获得更多信息，请参阅应用报告 《MSP430™ 系统级 ESD 注意事项》 (SLAA530)

1.3 说明

德州仪器 (TI) 573MSP430FRx 系列超低功率微控制器包含多个器件，该系列器件具有嵌入式 FRAM 非易失性存储器，超低功率 16 位 MSP430™ CPU，以及针对多种应用的不同外设。 此架构，FRAM，和外设，与 7 种低功率模式组合在一起，针对在便携式和无线感测应用中实现延长电池寿命进行了优化。 FRAM 是一款全新的非易失性存储器，此存储器将 SRAM 的速度，灵活性，和耐久性与闪存的稳定性和可靠性结合在一起，总体能耗更低。 其外设包括：1 个 10 位模数转换器 (ADC)、1 个具有基准电压生成和滞后功能的 16 通道比较器、3 个支持 I2C、SPI 或 UART 协议的增强型串行通道、1 个内部直接存储器访问 (DMA)、1 个硬件乘法器、1 个实时时钟 (RTC)、5 个 16 位定时器和数字 I/O。

器件信息(1)

器件型号 封装 封装尺寸(2)
MSP430FR5739-EP VQFN (40) 6.00mm x 6.00mm
(1) 要获得最新的产品、封装和订购信息，请参见 Section 9 中的封装选项附录，或者浏览 TI 网站 www.ti.com.cn。
(2) 这里显示的尺寸为近似值。 要获得包含容差值的封装尺寸，请参见Section 9中的机械数据。

1.4 功能框图

本节给出了 MSP430FR5739 器件采用 RHA 封装时的功能框图。

slas639-blk_fr5739_35_31_rha.gif