ZHCS222C August   2012  – April 2014 TMS320C5517

PRODUCTION DATA.  

  1. 1器件概述
    1. 1.1 特性
    2. 1.2 应用
    3. 1.3 说明
    4. 1.4 功能方框图
  2. 2修订历史记录
  3. 3Device Comparison
  4. 4Terminal Configuration and Functions
    1. 4.1 Pin Diagram
    2. 4.2 Signal Descriptions
      1. 4.2.1  Oscillator and PLL
      2. 4.2.2  Real-Time Clock (RTC)
      3. 4.2.3  RESET, Interrupts, and JTAG
      4. 4.2.4  External Memory Interface (EMIF)
      5. 4.2.5  Inter-Integrated Circuit (I2C)
      6. 4.2.6  Inter-IC Sound (I2S)
      7. 4.2.7  Multichannel Buffered Serial Port (McBSP)
      8. 4.2.8  Multichannel Serial Port Interface (McSPI)
      9. 4.2.9  Serial Peripheral Interface (SPI)
      10. 4.2.10 Universal Asynchronous Receiver and Transmitter (UART)
      11. 4.2.11 Universal Serial Bus (USB) 2.0
      12. 4.2.12 Universal Host-Port Interface (UHPI)
      13. 4.2.13 MultiMedia Card (MMC)
      14. 4.2.14 Successive Approximation (SAR) Analog-to-Digital Converter (ADC)
      15. 4.2.15 General-Purpose Input and Output (GPIO)
      16. 4.2.16 Regulators and Power Management
      17. 4.2.17 Supply Voltage
      18. 4.2.18 Ground
    3. 4.3 Pin Multiplexing
      1. 4.3.1 UHPI, SPI, UART, I2S2, I2S3, and GP[31:27, 20:12] Pin Multiplexing [EBSR.PPMODE Bits]
      2. 4.3.2 MMC1, McSPI, and GP[11:6] Pin Multiplexing [EBSR.SP1MODE Bits]
      3. 4.3.3 MMC0, I2S0, McBSP, and GP[5:0] Pin Multiplexing [EBSR.SP0MODE Bits]
      4. 4.3.4 EMIF EM_A[20:15] and GP[26:21] Pin Multiplexing [EBSR.Axx_MODE bits]
    4. 4.4 Connections for Unused Signals
  5. 5Specifications
    1. 5.1 Absolute Maximum Ratings
    2. 5.2 Recommended Operating Conditions
    3. 5.3 Electrical Characteristics
      1. 5.3.1 Power Consumption
      2. 5.3.2 Electrical Characteristics
    4. 5.4 Handling Ratings
    5. 5.5 Thermal Characteristics
    6. 5.6 Power-On Hours
    7. 5.7 Timing and Switching Characteristics
      1. 5.7.1  Parameter Information
        1. 5.7.1.1 1.8-V, 2.75-V, and 3.3-V Signal Transition Levels
        2. 5.7.1.2 3.3-V Signal Transition Rates
        3. 5.7.1.3 Timing Parameters and Board Routing Analysis
      2. 5.7.2  Power Supplies
        1. 5.7.2.1 Power Considerations
          1. 5.7.2.1.1 LDO Configuration
            1. 5.7.2.1.1.1 LDO Inputs
            2. 5.7.2.1.1.2 LDO Outputs
              1. 5.7.2.1.1.2.1 LDO Control
        2. 5.7.2.2 Power-Supply Sequencing
        3. 5.7.2.3 Digital I/O Behavior When Core Power (CVDD) is Down
        4. 5.7.2.4 Power-Supply Design Considerations
        5. 5.7.2.5 Power-Supply Decoupling
        6. 5.7.2.6 LDO Input Decoupling
        7. 5.7.2.7 LDO Output Decoupling
      3. 5.7.3  Reset
        1. 5.7.3.1 Power-On Reset (POR) Circuits
          1. 5.7.3.1.1 RTC Power-On Reset (POR)
          2. 5.7.3.1.2 Main Power-On Reset (POR)
          3. 5.7.3.1.3 Reset Pin (RESET)
        2. 5.7.3.2 Pin Behavior at Reset
        3. 5.7.3.3 Reset Electrical Data and Timing
        4. 5.7.3.4 Configurations at Reset
          1. 5.7.3.4.1 Device and Peripheral Configurations at Device Reset
          2. 5.7.3.4.2 BootMode Implementation and Requirements
        5. 5.7.3.5 Configurations After Reset
          1. 5.7.3.5.1 External Bus Selection Register (EBSR)
          2. 5.7.3.5.2 LDO Control Register [7004h]
          3. 5.7.3.5.3 EMIF and USB System Control Registers (ESCR and USBSCR) [1C33h and 1C32h]
          4. 5.7.3.5.4 Peripheral Clock Gating Control Registers (PCGCR1 and PCGCR2) [1C02h and 1C03h]
          5. 5.7.3.5.5 Pullup and Pulldown Inhibit Registers (PUDINHIBR1, 2, 3, 4, 5, 6, and 7) [1C17h, 1C18h, 1C19h, 1C4Ch, 1C4Dh, 1C4Fh, and 1C50h, respectively]
          6. 5.7.3.5.6 Output Slew Rate Control Register (OSRCR) [1C16h]
      4. 5.7.4  Clock Specifications
        1. 5.7.4.1 Recommended Clock and Control Signal Transition Behavior
        2. 5.7.4.2 Clock Considerations
          1. 5.7.4.2.1 Clock Configurations After Device Reset
            1. 5.7.4.2.1.1 Device Clock Frequency
            2. 5.7.4.2.1.2 Peripheral Clock State
            3. 5.7.4.2.1.3 USB Oscillator Control
        3. 5.7.4.3 PLLs
          1. 5.7.4.3.1 PLL Device-Specific Information
          2. 5.7.4.3.2 Clock PLL Considerations With External Clock Sources
          3. 5.7.4.3.3 External Clock Input From RTC_XI, CLKIN, and USB_MXI Pins
            1. 5.7.4.3.3.1 USB On-Chip Oscillator With External Crystal
            2. 5.7.4.3.3.2 Real-Time Clock (RTC) On-Chip Oscillator With External Crystal
            3. 5.7.4.3.3.3 CLKIN Pin With LVCMOS-Compatible Clock Input (Optional)
        4. 5.7.4.4 Input and Output Clocks Electrical Data and Timing
        5. 5.7.4.5 Wake-up Events, Interrupts, and XF
          1. 5.7.4.5.1 Interrupts Electrical Data and Timing
          2. 5.7.4.5.2 Wake-Up From IDLE Electrical Data and Timing
          3. 5.7.4.5.3 XF Electrical Data and Timing
      5. 5.7.5  Direct Memory Access (DMA) Controller
        1. 5.7.5.1 DMA Channel Synchronization Events
      6. 5.7.6  External Memory Interface (EMIF)
        1. 5.7.6.1 EMIF Asynchronous Memory Support
        2. 5.7.6.2 EMIF Non-Mobile and Mobile Synchronous DRAM Memory Supported
        3. 5.7.6.3 EMIF Electrical Data and Timing CVDD = 1.05 V, DVDDEMIF = 3.3/2.75/1.8 V
        4. 5.7.6.4 EMIF Electrical Data and Timing CVDD = 1.3/1.4 V, DVDDEMIF = 3.3/2.75/1.8 V
      7. 5.7.7  General-Purpose Input/Output (GPIO)
        1. 5.7.7.1 GPIO Peripheral Input/Output Electrical Data and Timing
        2. 5.7.7.2 GPIO Peripheral Input Latency Electrical Data and Timing
      8. 5.7.8  Inter-Integrated Circuit (I2C)
        1. 5.7.8.1 I2C Electrical Data and Timing
      9. 5.7.9  Inter-IC Sound (I2S)
        1. 5.7.9.1 Inter-IC Sound (I2S) Electrical Data and Timing
      10. 5.7.10 Multichannel Serial Port Interface (McSPI)
        1. 5.7.10.1 McSPI Electrical Data and Timing
          1. 5.7.10.1.1 McSPI in Slave Mode
          2. 5.7.10.1.2 McSPI in Master Mode
      11. 5.7.11 Multichannel Buffered Serial Port (McBSP)
        1. 5.7.11.1 McBSP Electrical Data and Timing
      12. 5.7.12 Multimedia Card and Secure Digital (eMMC, MMC, SD, and SDHC)
        1. 5.7.12.1 MMC and SD Electrical Data and Timing
      13. 5.7.13 Real-Time Clock (RTC)
        1. 5.7.13.1 RTC Electrical Data and Timing
      14. 5.7.14 SAR ADC (10-Bit)
        1. 5.7.14.1 SAR ADC Electrical Data and Timing
      15. 5.7.15 Serial Port Interface (SPI)
        1. 5.7.15.1 SPI Electrical Data and Timing
      16. 5.7.16 Timers
      17. 5.7.17 Universal Asynchronous Receiver and Transmitter (UART)
        1. 5.7.17.1 UART Electrical Data and Timing [Receive and Transmit]
      18. 5.7.18 Universal Host-Port Interface (UHPI)
        1. 5.7.18.1 UHPI Electrical Data and Timing
      19. 5.7.19 Universal Serial Bus (USB) 2.0 Controller
        1. 5.7.19.1 USB 2.0 Electrical Data and Timing
      20. 5.7.20 Emulation and Debug
        1. 5.7.20.1 Debugging Considerations
          1. 5.7.20.1.1 Pullup and Pulldown Resistors
          2. 5.7.20.1.2 Bus Holders
          3. 5.7.20.1.3 CLKOUT Pin
      21. 5.7.21 IEEE 1149.1 JTAG
        1. 5.7.21.1 JTAG Test_port Electrical Data and Timing
  6. 6Detailed Description
    1. 6.1 CPU
    2. 6.2 Memory
      1. 6.2.1 Internal Memory
        1. 6.2.1.1 On-Chip Dual-Access RAM (DARAM)
        2. 6.2.1.2 On-Chip Single-Access RAM (SARAM)
        3. 6.2.1.3 On-Chip Read-Only Memory (ROM)
        4. 6.2.1.4 I/O Memory
      2. 6.2.2 External Memory
      3. 6.2.3 Memory Map
      4. 6.2.4 Register Map
        1. 6.2.4.1  DMA Peripheral Register Description
        2. 6.2.4.2  EMIF Peripheral Register Description
        3. 6.2.4.3  GPIO Peripheral Register Description
        4. 6.2.4.4  I2C Peripheral Register Description
        5. 6.2.4.5  I2S Peripheral Register Description
        6. 6.2.4.6  McBSP Peripheral Register Descriptions
        7. 6.2.4.7  McSPI Peripheral Register Descriptions
        8. 6.2.4.8  MMC and SD Peripheral Register Description
        9. 6.2.4.9  RTC Peripheral Register Description
        10. 6.2.4.10 SAR ADC Peripheral Register Description
        11. 6.2.4.11 SPI Peripheral Register Descriptions
        12. 6.2.4.12 System Registers
        13. 6.2.4.13 Timers Peripheral Register Description
        14. 6.2.4.14 UART Peripheral Register Description
        15. 6.2.4.15 UHPI Peripheral Register Descriptions
        16. 6.2.4.16 USB2.0 Peripheral Register Descriptions
    3. 6.3 Identification
      1. 6.3.1 JTAG Identification
    4. 6.4 Boot Modes
      1. 6.4.1 Invocation Sequence
      2. 6.4.2 DSP Resources Used By the Bootloader
  7. 7Device and Documentation Support
    1. 7.1 Device Support
      1. 7.1.1 Development Support
      2. 7.1.2 Device Nomenclature
    2. 7.2 Documentation Support
      1. 7.2.1 Related Documentation
    3. 7.3 社区资源
    4. 7.4 商标
    5. 7.5 静电放电警告
    6. 7.6 Glossary
  8. 8Mechanical Packaging and Orderable Information

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • ZCH|196
散热焊盘机械数据 (封装 | 引脚)
订购信息

1 器件概述

1.1 特性

  • 内核：
    • 高性能、低功耗 TMS320C55x 定点数字信号处理器
      • 13.33ns 至 5ns 指令周期时间
      • 75MHz 至 200MHz 时钟速率
      • 每个周期执行一条或两条指令
      • 两个乘积累积单元（每秒高达 4.5 亿次乘积累积运算 [MMACS]）
      • 两个算术和逻辑单元 (ALU)
      • 三个内部数据或操作数读取总线和两个写入总线
      • 与 C55x 器件软件兼容
      • 提供工业温度器件
    • 320KB 零等待状态片上 RAM：
      • 64KB 双访问 RAM (DARAM)，
        8 块 4K x 16 位
      • 256KB 单访问 RAM (SARAM)，
        32 块 4K x 16 位
    • 128KB 零等待状态片上 ROM
      （4 块 16K x 16 位）
    • 紧密耦合快速傅里叶变换 (FFT) 硬件加速器
  • 外设：
    • 一个带有 16 位复用地址或数据总线的通用主机端口接口 (UHPI)
    • 具有三芯片选择的主控和受控多通道串行端口接口 (McSPI)
    • 主控和受控多通道经缓冲串行端口接口 (McBSP)
    • 与下列器件有无缝接口连接的 16 位和 8 位外部存储器接口 (EMIF)
      • 8 位或 16 位 NAND 闪存，1 位或 4 位纠错码 (ECC)
      • 8 位和 16 位 NOR 闪存
      • 异步静态 RAM (SRAM)
      • SDRAM 或 mSDRAM（1.8，2.75 和 3.3 V）
    • 3.84375M x 16 位最大可寻址外部存储器空间（SDRAM 或 mSDRAM）
    • 通用异步收发器 (UART)
    • 带有集成型 2.0 高速物理层 (PHY) 的器件 USB 端口，支持：
      • USB 2.0 全速和高速器件
    • 直接存储器存取 (DMA) 控制器
      • 四个 DMA，各配有四条通道
    • 三个 32 位通用 (GP) 定时器
      • 一个可被选为安全装置或 GP
      • 计时选项，包括外部通用 I/O (GPIO) 时钟输入
    • 两个多媒体卡和安全数字（eMMC，MMC 和 SD）接口
    • 具有四芯片选择的串行端口接口 (SPI)
    • 主控和受控内部集成电路（I2C 总线）
    • 三个用于数据传输的内部集成电路 (IC) 声音（I2S 总线）模块
    • 10 位 4 输入逐次逼近 (SAR) ADC
    • IEEE-1149.1 (JTAG)
      边界扫描兼容
    • 多达 26 个 GPIO 引脚（与其它功能多路复用）
  • 电源：
    • 四个内核隔离的电源域：模拟，RTC，CPU 和外设，以及 USB
    • 四个 I/O 隔离电源域：RTC I/O，EMIF I/O，USB PHY 和 DVDDIO
    • 1.05V 内核，1.8V、2.75V 或 3.3V I/O
    • 1.3V 内核，1.8V、2.75V 或 3.3V I/O
    • 1.4V 内核，1.8V、2.75V 或 3.3V I/O
  • 时钟：
    • 具有晶振输入、独立时钟域和电源的实时时钟 (RTC)
    • 软件可编程锁相环 (PLL) 时钟发生器
  • 引导加载程序：
    • 片上 ROM 引导加载程序
      • 每个外设均支持不加密启动
  • 封装：
    • 196 端子无铅塑料 BGA（球栅阵列）封装（后缀 ZCH），0.65mm 间距

1.2 应用

  • 数字双向无线电
  • 低功耗分析应用（例如：语音识别、视觉传感和指纹识别）
  • 语音应用（例如：录音机、免提套件和语音增强子系统）
  • 音频器件（例如：回声抵消耳机和免提电话或者无线耳机和麦克风）
  • 便携式医疗设备

1.3 说明

此器件是 TI C5000™ 定点数字信号处理器 (DSP) 产品系列的成员之一，专用于低运行和待机功耗应用。

此器件基于 TMS320C55x DSP 生成 CPU 处理器内核。 C55x DSP 架构通过增加的并行性和重视节能来实现高性能和低功耗。 CPU 支持一个内部总线结构，此结构包含一条程序总线，一条 32 位读取总线和两条 16 位数据读取总线，两条数据写入总线和专门用于外设和 DMA 操作的附加总线。 这些总线可实现在一个单周期内执行高达四次 16 位数据读取和两次 16 位数据写入的功能。 此器件还包含四个 DMA 控制器，每个控制器具有 4 条通道，可在无需 CPU 干预的情况下提供 16 条独立通道的数据传送。 每个 DMA 控制器在每周期可执行一个 32 位数据传输，此数据传输与 CPU 的运行并行并且不受 CPU 运行的影响。

C55x CPU 提供两个乘积累积 (MAC) 单元，每个单元在一个单周期内能够进行 17 位乘以 17 位乘法以及 32 位加法。 一个中央 40 位算术和逻辑单元 (ALU) 由一个附加 16 位 ALU 提供支持。 ALU 的使用受指令集控制，从而提供优化并行运行和功耗的能力。 C55x CPU 内的地址单元 (AU) 和数据单元 (DU) 对这些资源进行管理。

C55x CPU 支持一个可变字节宽度指令集以改进代码密度。 指令单元 (IU) 执行从内部或外部存储器中的 32 位程序取指令并且进行针对程序单元 (PU) 的指令排队。 PU 对指令进行解码，将任务指向地址单元和数据单元资源，并管理受到完全保护的管线。 跳转预测功能避免了条件指令执行时的管线冲刷。

GPIO 功能与 10 位 SAR ADC 一起为状态、中断以及用于键盘和媒体接口的位 I/O 提供足够的引脚。

通过以下器件为串行媒体提供支持：两个多媒体卡和安全数字（MMC 和 SD）外设、三个内部 IC 声音（I2S 总线）模块、一个具有四芯片选择的串行端口接口 (SPI)、一个具有三芯片选择主控和受控多通道经缓冲串行端口接口 (McSPI)、一个多通道串行端口 (McBSP)、一个 I2C 多主控和受控接口以及一个通用异步收发器 (UART) 接口

该器件的外设集包括一个外部存储器接口 (EMIF)，此接口提供到异步存储器的无缝访问，例如 EPROM，NOR，NAND 和 SRAM，以及高速、高密度存储器，例如同步 DRAM (SDRAM) 和移动 SDRAM (mSDRAM)。

其它外设包括：一个可配置 16 位通用主机端口接口 (UHPI)、一条仅支持器件模式的高速通用串行总线 (USB2.0)、一个实时时钟 (RTC)、三个通用定时器（其中一个可配置为看门狗定时器）和一个模拟锁相环 (APLL) 时钟发生器。

器件还包含一个紧密耦合 FFT 硬件加速器 - 支持 8 至 1024 点（2 的次幂）实值和复值 FFT，三个集成低压降稳压器 (LDO) - 为器件的各部分供电（需要外部电源的 CVDDRTC 除外）：ANA_LDO 为 SAR 和电源管理电路 (VDDA_ANA) 提供 1.3V 电压，DSP_LDO 为 DSP 内核 (CVDD)（一旦检测到工作频率范围，便可由软件实时进行选择）提供 1.3V 或 1.05V 电压，USB_LDO 为 USB 内核数字电路 (USB_VDD1P3) 和 PHY 电路 (USB_VDDA1P3) 提供 1.3V 电压。

此器件由业界备受赞誉的 eXpressDSP™、 Code Composer Studio™ 集成开发环境 (IDE)、 DSP/BIOS™、德州仪器 (TI) 的算法标准和一个大型第三方网络提供支持。 Code Composer Studio IDE 提供的代码生成工具包括一个 C 语言编译器和连接器、 RTDX™、XDS100、 XDS510™、 XDS560™ 仿真器件驱动程序和评估模块。 此器件也受 C55x DSP 库以及芯片支持库的支持，此库特有超过 50 个基础软件内核（FIR 滤波器、IIR 滤波器、FFT 和多种数学函数）。

器件信息

部件号 封装 封装尺寸
TMS320C5517AZCH20 NFBGA (196) 10.0mm x 10.0mm
TMS320C5517AZCHA20 NFBGA (196) 10.0mm x 10.0mm

1.4 功能方框图

Figure 1-1可展示器件的功能框图

fbd_5525_sprs727.gifFigure 1-1 功能方框图