DACx3202 12 ビット、10 ビット、デュアル電圧および電流出力スマート DAC、I2C、PMBus™、SPI インターフェイス自動検出機能付き

このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

1 特長

柔軟な構成でプログラム可能な電圧または電流出力：
- 電圧出力：
  - 1 LSB INL および DNL (10 ビットおよび 8 ビット)
  - 1x、1.5x、2x、3x、4x のゲイン
- 電流出力：
  - 1 LSB INL および DNL (8 ビット)
  - ±25μA、±50μA、±125μA、±250μA の出力範囲を選択可能
すべてのチャネルでコンパレータ・モードをプログラム可能
VDD オフ時はハイ・インピーダンス出力
ハイ・インピーダンスおよび抵抗性プルダウンのパワー・ダウン・モード
50MHz、SPI 互換インターフェイス
I²C、PMBus™、SPI インターフェイスを自動検出
- V_IH：1.62V (V_DD = 5.5V の場合)
汎用入出力 (GPIO) をさまざまな機能に構成可能
あらかじめ定義された波形生成：正弦波、余弦波、三角波、のこぎり波
ユーザーがプログラム可能な不揮発性メモリ (NVM)
基準電圧として、内部、外部または電源を使用可能
幅広い動作範囲：
- 電源：1.8V～5.5V
- 温度：-40℃～+125℃
超小型パッケージ：16 ピン WQFN (3mm × 3mm)

2 アプリケーション

3 概要

12 ビット DAC63202 および 10 ビット DAC53202 (DACx3202) は、デュアル・チャネル、バッファ付き、電圧出力および電流出力のスマート D/A コンバータ (DAC) のピン互換ファミリです。DACx3202 デバイスは、ハイ・インピーダンスのパワーダウン・モードと、電源オフ状態でのハイ・インピーダンス出力をサポートしています。DAC 出力は、プログラマブルなコンパレータおよび電流シンクとして使用するためのフォース・センス・オプションを備えています。このスマート DAC は、多機能 GPIO、関数生成、NVM によって、プロセッサレス・アプリケーションや設計の再利用を実現できます。I²C、PMBus、SPI インターフェイスを自動的に検出します。また、内部リファレンスを搭載しています。

このスマート DAC は、小型パッケージおよび低消費電力という特長を備えており、電圧マージン設定およびスケーリング、バイアスおよびキャリブレーション用の DC セット・ポイント、波形生成などの用途に最適です。

製品情報

部品番号	パッケージ ⁽¹⁾	本体サイズ (公称)
DACx3202	WQFN (16)	3.00mm × 3.00mm

(1) 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。

DACx3202 を使用した電圧マージン設定およびスケーリング

4 Revision History

DATE	REVISION	NOTES
May 2022	*	Initial Release

5 Pin Configuration and Functions

Figure 5-1 RTE (16-pin WQFN) Package, Top View

Table 5-1 Pin Functions

PIN		TYPE	DESCRIPTION
NO.	NAME	TYPE	DESCRIPTION
1	FB0	Input	Voltage feedback pin for channel 0. In voltage-output mode, connect to OUT0 for closed-loop amplifier output. In current-output mode, keep the FB0 pin unconnected to minimize leakage current.
2	OUT0	Output	Analog output voltage from DAC channel 0.
3	NC	NC	No connection. Leave the pin unconnected.
4	NC	NC	No connection. Leave the pin unconnected.
5	GPIO/SDO	Input/Output	General-purpose input/output configurable as LDAC, PD, PROTECT, RESET, SDO, and STATUS. For STATUS and SDO, connect the pin to the IO voltage with an external pullup resistor. If unused, connect the GPIO pin to VDD or AGND using an external resistor. This pin can ramp up before VDD.
6	SCL/SYNC	Output	I²C serial interface clock or SPI chip select input. This pin must be connected to the IO voltage using an external pullup resistor. This pin can ramp up before VDD.
7	A0/SDI	Input	Address configuration pin for I²C or serial data input for SPI. For A0, connect this pin to VDD, AGND, SDA, or SCL for address configuration (Section 7.5.2.2.1). For SDI, this pin does not need to be pulled up or pulled down. This pin can ramp up before VDD.
8	SDA/SCLK	Input/Output	Bidirectional I²C serial data bus or SPI clock input. This pin must be connected to the IO voltage using an external pullup resistor in I²C mode. This pin can ramp up before VDD.
9	NC	NC	No connection. Leave the pin unconnected.
10	NC	NC	No connection. Leave the pin unconnected.
11	OUT1	Output	Analog output voltage from DAC channel 1.
12	FB1	Input	Voltage feedback pin for channel 1. In voltage-output mode, connect to OUT1 for closed-loop amplifier output. In current-output mode, keep the FB1 pin unconnected to minimize leakage current.
13	CAP	Power	External bypass capacitor for the internal LDO. Connect a capacitor (approximately 1.5 μF) between CAP and AGND.
14	AGND	Ground	Ground reference point for all circuitry on the device.
15	VDD	Power	Supply voltage.
16	VREF	Power	External reference input. Connect a capacitor (approximately 0.1 μF) between VREF and AGND. Use a pullup resistor to VDD when the external reference is not used. This pin must not ramp up before VDD. In case an external reference is used, make sure the reference ramps up after VDD.
Thermal pad	Thermal Pad	Ground	Connect the thermal pad to AGND.

6 Specifications

6.1 Absolute Maximum Ratings

over operating free-air temperature range (unless otherwise noted)⁽¹⁾

		MIN	MAX	UNIT
V_DD	Supply voltage, V_DD to A_GND	–0.3	6	V
	Digital inputs to A_GND	–0.3	V_DD+ 0.3	V
	CAP to A_GND	–0.3	1.65	V
	V_FBX to A_GND	–0.3	V_DD+ 0.3	V
	V_OUTX to A_GND	–0.3	V_DD+ 0.3	V
V_REF	External reference, V_REF to A_GND	–0.3	V_DD+ 0.3	V
	Current into any pin except the OUTx pins	–10	10	mA
T_J	Junction temperature	–40	150	°C
T_stg	Storage temperature	–65	150	°C

(1) Operation outside the Absolute Maximum Ratings may cause permanent device damage. Absolute Maximum Ratings do not imply functional operation of the device at these or any other conditions beyond those listed under Recommended Operating Conditions. If used outside the Recommended Operating Conditions but within the Absolute Maximum Ratings, the device may not be fully functional, and this may affect device reliability, functionality, performance, and shorten the device lifetime.

6.2 ESD Ratings

			VALUE	UNIT
V_(ESD)	Electrostatic discharge	Human body model (HBM), per ANSI/ESDA/JEDEC JS-001, all pins⁽¹⁾	±2000	V
V_(ESD)	Electrostatic discharge	Charged device model (CDM), per ANSI/ESDA/JEDEC JS-002, all pins(2)	±500	V

(1) JEDEC document JEP155 states that 500-V HBM allows safe manufacturing with a standard ESD control process.

(2) JEDEC document JEP157 states that 250-V CDM allows safe manufacturing with a standard ESD control process.