• 動作範囲：2V～5.5V V_CC
• 短い遅延、6 ns (25°C, 5 V)
• JESD 17 準拠で 250mA 超のラッチアップ性能
  

• ネットワーク・スイッチ
• 電源インフラストラクチャ
• LED ディスプレイ
• サーバー

SN74AHC165 デバイスには、8 ビットのシリアル イン、パラレル アウトのシフト レジスタが内蔵されており、8 ビットの D タイプ ストレージ レジスタへデータを供給します。ストレージ・レジスタはパラレル 3 ステート出力を備えています。シフト・レジスタとストレージ・レジスタの両方に、それぞれ独立したクロックが供給されます。シフト レジスタは、ダイレクト オーバーライディング クリア (SRCLR) 入力、シリアル (SER) 入力、カスケード接続用シリアル出力を備えています。出力イネーブル (OE) 入力が High のとき、QH' を除くすべての出力が高インピーダンス状態になります。

論理図 (正論理)

T_A = 25℃ (特に記述のない限り)

図 5-1 電源電流と電源電圧との関係

図 5-3 出力電圧と Low 状態の電流との関係 (5V 電源)

図 5-5 出力電圧と Low 状態の電流との関係 (3.3V 電源)

図 5-7 出力電圧と Low 状態の電流との関係 (2.5V 電源)

図 5-2 出力電圧と High 状態の電流との関係 (5V 電源)

図 5-4 出力電圧と High 状態の電流との関係 (3.3V 電源)

図 5-6 出力電圧と High 状態の電流との関係 (2.5V 電源)

以下の表に示す例では、波形間の位相関係を任意に選択しています。すべての入力パルスは、以下の特性を持つジェネレータで供給されます。PRR ≦ 1MHz、Z_O = 50Ω、t_t < 2。

クロック入力の場合、入力デューティ・サイクルが 50% のときに f_max が測定されます。

出力は個別に測定され、測定するたびに入力が 1 回遷移します。

(1) C_L にはプローブとテスト装置の容量が含まれます。

図 6-1 プッシュプル出力の負荷回路

図 6-3 電圧波形、セットアップ時間およびホールド時間

(1) t_r と t_f の大きいほうは、t_t と等しくなります。

図 6-5 電圧波形、入力および出力の遷移時間

図 6-2 電圧波形、パルス幅

(1) t_PLH と t_PHL の大きいほうは、t_pd と等しくなります。

図 6-4 電圧波形の伝搬遅延

他のすべての出力を同時にスイッチングして測定されたノイズ値。

図 6-6 電圧波形、ノイズ

この SN74AHC165 デバイスは、8 ビット パラレル ロード シフト レジスタです。シフトまたはロード入力 (SH/LD) は、レジスタ データ入力 (A-H) の値を内部メモリ レジスタに非同期にロードするために使用されます。このデバイスはシリアル データ入力 (SER) を備えているため、複数のシフト レジスタ デバイスをデイジー チェーン接続することができます。

このデバイスには、平衡化された CMOS プッシュプル出力が内蔵されています。「平衡化」という用語は、デバイスが同様の電流をシンクおよびソースできることを示します。 このデバイスの駆動能力により、軽負荷に高速エッジが生成される場合があるため、リンギングを防ぐために配線と負荷の条件を考慮する必要があります。さらに、このデバイスの出力は、デバイスを損傷することなく維持できる以上に大きな電流を駆動できます。過電流による損傷を防止するため、デバイスの出力電力を制限することが重要です。「絶対最大定格」で定義されている電気的および熱的制限を常に順守してください。

未使用のプッシュプル CMOS 出力は、未接続のままにする必要があります。

このデバイスには、ラッチ論理回路が内蔵されています。ラッチ回路には一般に D タイプ・ラッチと D タイプ・フリップ・フロップが含まれていますが、揮発性メモリとして機能するすべての論理回路が含まれています。

デバイスの電源がオンのとき、各ラッチの状態は不明です。スタートアップ時の各ラッチには、デフォルト状態はありません。

各ラッチ論理回路の出力状態は、「推奨動作条件」表に規定された電源電圧範囲内でデバイスに電力が供給されている限り、安定した状態を保ちます。

このデバイスには、標準 CMOS 入力が搭載されています。標準 CMOS 入力は高インピーダンスであり、通常は「電気的特性」に示されている入力容量と並列の抵抗としてモデル化されます。 最悪条件下の抵抗は「絶対最大定格」に示されている最大入力電圧と、「電気的特性」に示されている最大入力リーク電流からオームの法則 (R = V ÷ I) を使用して計算します。

標準 CMOS 入力では、「推奨動作条件」表の入力遷移時間またはレートで定義されるように、有効なロジック状態間で入力信号を迅速に遷移させる必要があります。 この仕様を満たさないと、消費電力が過剰になり、発振の原因となる可能性があります。詳細については、『低速またはフローティング CMOS 入力の影響』を参照してください。

動作中は、標準 CMOS 入力をフローティングのままにしないでください。未使用の入力は、V_CC または GND で終端する必要があります。システムが入力を常にアクティブに駆動している訳ではない場合、システムが入力をアクティブに駆動していないときに有効な入力電圧を与えるため、プルアップまたはプルダウン抵抗を追加できます。抵抗値は複数の要因に依存しますが、10kΩ の抵抗を推奨します。通常はこれですべての要件を満たします。

図 7-1 に示すように、このデバイスへの出力には正と負の両方のクランプ・ダイオードがあり、このデバイスへの入力には負のクランプ・ダイオードのみがあります。

図 7-1 各入力と出力に対するクランプ・ダイオードの電気的配置

SN74AHC165 の機能モードを、表 7-1 および 表 7-1 に示します。

SN74AHC165 はパラレル入力シフト レジスタで、一部のアプリケーションではシステム コントローラの必要な入力数を大幅に減らすために使用できます。パラレル・データがシフト・レジスタにロードされ、シフト・レジスタにクロックが入力すると、保存されたデータはシステム・コントローラのシリアル入力にロードできます。

複数のシフト・レジスタをカスケード接続することで、システム・コントローラへのシリアル入力を 1 つのみ使用しながら、より多くのデータを入力できます。このプロセスは主に、「タイミング特性」および「スイッチング特性」表に定義されているように、選択したシフト・レジスタに必要なデータ入力レートとタイミング特性によって制限されます。

「代表的なアプリケーションのブロック図」に、単一のシフト レジスタを使用するブロック図の例を示します。

目的の電源電圧が「推奨動作条件」で規定されている範囲内であることを確認します。 「電気的特性」セクションに記載されているように、電源電圧はデバイスの電気的特性を設定します。

正の電圧電源は、「電気的特性」に示されている最大静的電源電流 I_CC に SN74AHC165 のすべての出力がソースとする合計電流を加えた電流と、スイッチングに必要な過渡電流をソースできる必要があります。 ロジック・デバイスは、正の電源から供給される電流量のみをソースできます。「絶対最大定格」に記載されている V_CC を流れる最大合計電流を超えないようにしてください。

グランドは、SN74AHC165 のすべての出力によってシンクされる合計電流に「電気的特性」に記載されている最大電源電流 I_CC を加えた電流と、スイッチングに必要な過渡電流をシンクできる必要があります。 ロジック・デバイスは、グランド接続にシンクできる電流量のみをシンクできます。「絶対最大定格」に記載されている GND を流れる最大合計電流を超えないようにしてください。

SN74AHC165 は、データシートのすべての仕様を満たしながら、合計容量が 50pF 以下の負荷を駆動できます。より大きな容量性負荷を印加することもできますが、50pF を超えないようにすることを推奨します。

SN74AHC165 は、「電気的特性」表に定義されている出力電圧および電流 (V_OH および V_OL) で、R_L ≧ V_O / I_O で記述される合計抵抗の負荷を駆動できます。 HIGH 状態で出力する場合、式の出力電圧は、測定された出力電圧と V_CC ピンの電源電圧との差として定義されます。

総消費電力は、『CMOS の消費電力と CPD の計算』に記載されている情報を使用して計算できます。

熱上昇は、『標準リニアおよびロジック (SLL) パッケージおよびデバイスの熱特性』に記載されている情報を使用して計算できます。

入力信号がロジック LOW と見なされるには V_IL(max) を下回る必要があり、ロジック HIGH と見なされるには V_IH(min) を上回る必要があります。「絶対最大定格」に記載されている最大入力電圧範囲を超えないようにしてください。

未使用の入力は、V_CC またはグランドに終端する必要があります。入力がまったく使用されていない場合は、未使用の入力を直接終端できます。入力が時々使用される場合、または常には使用されない場合は、プルアップ抵抗またはプルダウン抵抗を使用して接続できます。デフォルト状態が HIGH の場合はプルアップ抵抗を使用し、デフォルト状態が LOW の場合はプルダウン抵抗を使用します。コントローラの駆動電流、SN74AHC165 へのリーク電流 (「電気的特性」で規定)、および必要な入力遷移レートによって抵抗のサイズが制限されます。 これらの要因により、多くの場合は 10kΩ の抵抗値が使用されます。

SN74AHC165 には CMOS 入力があるため、正しく動作させるためには、「推奨動作条件」表に定義されているように、入力遷移が高速である必要があります。 入力遷移が遅いと、発振が発生し、消費電力が増加して、デバイスの信頼性が低下する可能性があります。

このデバイスの入力の詳細については、「機能説明」セクションを参照してください。

出力 HIGH 電圧は、正の電源電圧を使用して生成します。「電気的特性」の V_OH 仕様に規定されているように、出力から電流を引き込むと出力電圧が低下します。出力 LOW 電圧は、グランド電圧を使用して生成します。「電気的特性」の V_OL 仕様に規定されているように、出力に電流をシンクすると出力電圧が上昇します。

非常に短い期間であっても、逆の状態になる可能性があるプッシュプル出力同士は、直接接続しないでください。これにより過電流が発生し、デバイスが損傷する可能性があります。

同じデバイス内で、同じ入力信号を持つ 2 つのチャネルを並列に接続すると、出力駆動能力を高めることができます。

未使用の出力はフローティングのままにできます。出力を直接 V_CC またはグランドに接続しないでください。

このデバイスの出力の詳細については、「機能説明」セクションを参照してください。

1. V_CC から GND の間にデカップリング・コンデンサを追加します。このコンデンサは、物理的にデバイスの近く、かつ V_CC ピンと GND ピンの両方に電気的に近づけて配置する必要があります。レイアウト例を「レイアウト」セクションに示します。
2. 出力の容量性負荷は、必ず 50pF 以下になるようにします。これは厳密な制限ではありませんが、設計上、性能が最適化されます。これは、SN74AHC165 から 1 つ以上の受信デバイスへのトレースを短い適切なサイズにすることで実現できます。
3. 出力の抵抗性負荷を (V_CC/I_O(max))Ω より大きくします。これを行うと、「絶対最大定格」の最大出力電流に違反するのを防ぐことができます。 ほとんどの CMOS 入力には抵抗性負荷 (測定単位は MΩ) があります。これは、前述の計算された最小値よりもはるかに大きな値になります。
4. 熱の問題がロジック・ゲートで懸念されることはほとんどありませんが、消費電力と温度上昇は、アプリケーション・レポート『CMOS 消費電力と Cpd の計算』に記載された手順を使って計算できます。

電源には、「推奨動作条件」表に記載されている最小電源電圧定格と最大電源電圧定格の間の任意の電圧を使用できます。

電源の障害を防止するため、各 V_CC ピンに適切なバイパス コンデンサを配置する必要があります。単一電源のデバイスの場合は、0.1μF のコンデンサを推奨します。複数の V_CC ピンがある場合は、各電源ピンに対して 0.01μF または 0.022μF のコンデンサを推奨します。複数のバイパス・コンデンサを並列に配置して、異なる周波数のノイズを除去することが可能です。一般的に、0.1μF と 1μF のコンデンサは並列に使用されます。最良の結果を得るため、バイパス コンデンサは電源ピンのできるだけ近くに配置する必要があります。

マルチ入力およびマルチチャネルのロジック・デバイスを使用する場合、入力をフローティングのままにしてはなりません。多くの場合、デジタル・ロジック・デバイスの機能または機能の一部は使用されません (たとえば、トリプル入力 AND ゲートの 2 つの入力のみを使用する場合や 4 つのバッファ・ゲートのうちの 3 つのみを使用する場合)。このような未使用の入力ピンを未接続のままにしないでください。外部接続の電圧が未確定の場合、動作状態が不定になるためです。デジタル・ロジック・デバイスの未使用の入力は、入力電圧の仕様で定義されるロジック High またはロジック Low の電圧に接続し、いずれもフローティングにならないようにする必要があります。特定の未使用の入力に対して適用が必要となるロジック・レベルは、デバイスの機能により異なります。一般に、GND または V_CC のうち、ロジックの機能にとってより適切であるかより利便性の高い方に接続されます。

関連資料については、以下を参照してください。

『低速またはフローティング CMOS 入力の影響』、SCBA004