Data Sheet
SN74LV20A デュアル 4 入力正論理 NAND ゲート
このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。
1 特長
- 2V～5.5V の VCC で動作
- 最大 tpd 6ns (5V 時)
- 標準 VOLP (出力グランド バウンス) < 0.8V (VCC = 3.3V、TA = 25℃)
- 標準 VOHV (出力 VOH アンダーシュート) > 2.3V (VCC = 3.3V、TA = 25℃)
- Ioff により部分的パワーダウン モードでの動作をサポート
- JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
2 概要
これらのデュアル 4 入力正論理 NAND ゲートは、2V～5.5V の VCC で動作するように設計されています。
パッケージ情報
| 部品番号 | パッケージ (1) | パッケージ サイズ(2) | 本体サイズ (3) |
|---|---|---|---|
| SN74LV20A | DGV (TVSOP、14) | 3.60mm × 6.4mm | 3.60mm × 4.4mm |
| D (SOIC、14) | 8.65mm × 6mm | 8.65mm × 3.9mm | |
| NS (SOP、14) | 10.20mm × 7.8mm | 10.3mm × 5.3mm | |
| DB (SSOP、14) | 6.20mm × 7.8mm | 6.20mm × 5.3mm | |
| PW (TSSOP、14) | 5.00mm × 6.4mm | 5.00mm × 4.4mm |
(1) 詳細については、セクション 10 を参照してください。
(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
(3) 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。
