

AMC0x00R-Q1 車載対応、シングルエンド レシオメトリック出力付き、高精度、 $\pm 250\text{mV}$ 入力、基本および強化絶縁型アンプ

1 特長

- 車載アプリケーション用に AEC-Q100 認定済み:
 - 温度グレード 1: $-40^\circ\text{C} \sim +125^\circ\text{C}$, T_A
- リニア入力電圧範囲: $\pm 250\text{mV}$
- 電源電圧範囲:
 - ハイサイド (VDD1): $3.0\text{V} \sim 5.5\text{V}$
 - ローサイド (VDD2): $3.0\text{V} \sim 5.5\text{V}$
- シングルエンド、シオメトリック出力
 - リファレンス入力: $2.7\text{V} \sim 5.5\text{V}$
- 小さい DC 誤差:
 - オフセット誤差: $\pm 0.2\text{mV}$ (最大値)
 - オフセットドリフト: $\pm 3\mu\text{V}/^\circ\text{C}$ (最大値)
 - ゲイン誤差: $\pm 0.25\%$ (最大値)
 - ゲインドリフト: $\pm 35\text{ppm}/^\circ\text{C}$ (最大値)
 - 非線形性: 0.04% (最大値)
- 高 CMTI: $150\text{V}/\text{ns}$ (最小値)
- 低 EMI: CISPR-11 および CISPR-25 規格に準拠
- 絶縁定格:
 - AMC0200R-Q1: 基本絶縁型
 - AMC0300R-Q1: 強化絶縁型
- 安全関連認証:
 - DIN EN IEC 60747-17 (VDE 0884-17)
 - UL1577

2 アプリケーション

- トラクション インバータ
- オンボード チャージャ
- DC/DC コンバータ

3 説明

AMC0x00R-Q1 は、 $\pm 250\text{mV}$ 、差動入力およびシングルエンド レシオメトリック出力備えた高精度、電気的絶縁型アンプです。入力は、シャント抵抗または他の低インピーダンスの信号源と直接接続できるように最適化されています。

この絶縁バリアは、異なる同相電圧レベルで動作するシステム領域を分離します。絶縁バリアは磁気干渉に対して非常に耐性があります。この絶縁バリアは、最大 5kV_{RMS} (DWV パッケージ) の強化絶縁と、最大 3kV_{RMS} (D パッケージ) (60s) の基本絶縁を実現することが認定されています。

AMC0x00R-Q1 は、入力電圧に比例するシングルエンド信号を出力します。フルスケール出力は、REFIN ピンに印加される電圧によって設定されます。AMC0x00R-Q1 の出力は、ADC の入力に直接接続するように設計されています。ADC の動的入力電圧範囲と一致させるには、REFIN を ADC と同じ基準電圧に接続します。


AMC0x00R-Q1 は、8 ピンのワイド ボディおよびナローボディ SOIC パッケージで供給され、 -40°C から $+125^\circ\text{C}$ までの温度範囲で完全に動作が規定されています。

パッケージ情報

| 部品番号 | パッケージ ⁽¹⁾ | パッケージ サイズ ⁽²⁾ |
|-------------|----------------------|--------------------------|
| AMC0200R-Q1 | D (SOIC, 8) | 4.9mm × 6mm |
| AMC0300R-Q1 | DWV (SOIC, 8) | 5.85mm × 11.5mm |

(1) 詳細については、「メカニカル、パッケージ、および注文情報」を参照してください。

(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。



代表的なアプリケーション



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあります。TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

目次

| | | | |
|-------------------------|----|------------------------|----|
| 1 特長 | 1 | 6.17 代表的特性 | 18 |
| 2 アプリケーション | 1 | 7 詳細説明 | 25 |
| 3 説明 | 1 | 7.1 概要 | 25 |
| 4 デバイス比較表 | 3 | 7.2 機能ブロック図 | 25 |
| 5 ピン構成および機能 | 4 | 7.3 機能説明 | 25 |
| 6 仕様 | 5 | 7.4 デバイスの機能モード | 28 |
| 6.1 絶対最大定格 | 5 | 8 アプリケーションと実装 | 30 |
| 6.2 ESD 定格 | 5 | 8.1 アプリケーション情報 | 30 |
| 6.3 推奨動作条件 - | 5 | 8.2 代表的なアプリケーション | 30 |
| 6.4 熱に関する情報 (D パッケージ) | 6 | 8.3 設計のベストプラクティス | 33 |
| 6.5 熱に関する情報 (DWV パッケージ) | 7 | 8.4 電源に関する推奨事項 | 34 |
| 6.6 電力定格 | 7 | 8.5 レイアウト | 34 |
| 6.7 絶縁仕様 (基本絶縁) | 8 | 9 デバイスおよびドキュメントのサポート | 36 |
| 6.8 絶縁仕様 (強化絶縁) | 9 | 9.1 ドキュメントのサポート | 36 |
| 6.9 安全関連認証 (基本絶縁) | 10 | 9.2 ドキュメントの更新通知を受け取る方法 | 36 |
| 6.10 安全関連認証 (強化絶縁) | 11 | 9.3 サポート・リソース | 36 |
| 6.11 安全限界値 (D パッケージ) | 12 | 9.4 商標 | 36 |
| 6.12 安全限界値 (DWV パッケージ) | 13 | 9.5 静電気放電に関する注意事項 | 36 |
| 6.13 電気的特性 | 14 | 9.6 用語集 | 36 |
| 6.14 スイッチング特性 (SE 出力) | 15 | 10 改訂履歴 | 36 |
| 6.15 タイミング図 | 16 | 11 メカニカル、パッケージ、および注文情報 | 36 |
| 6.16 絶縁特性曲線 | 17 | 11.1 メカニカルデータ | 37 |

4 デバイス比較表

| パラメータ | AMC0200R-Q1 | AMC0300R-Q1 |
|-----------------------|------------------|--------------------|
| VDE 0884-17 に準拠した絶縁定格 | 基本 | 強化 |
| パッケージ | ナロー ボディ SOIC (D) | ワイド ボディ SOIC (DWV) |

5 ピン構成および機能




図 5-1. DWV および D パッケージ、8 ピン SOIC (上面図)

表 5-1. ピンの機能

| ピン | | タイプ | 説明 |
|----|-------|------------|--|
| 番号 | 名称 | | |
| 1 | VDD1 | ハイサイド電源 | ハイサイド電源 ⁽¹⁾ |
| 2 | INP | アナログ入力 | 非反転アナログ入力 ⁽²⁾ |
| 3 | INN | アナログ入力 | 反転アナログ入力 ⁽²⁾ |
| 4 | GND1 | ハイサイド グラント | ハイサイド (高電圧側) のアナログ グラント |
| 5 | GND2 | ローサイド グラント | 2 次側 (定電圧側) のアナログ グラント |
| 6 | REFIN | アナログ入力 | このピンに印加される電圧によって、本デバイスのフルスケール出力が設定されます。「REFIN ピンに接続します」セクションの説明に従って、REFIN を低インピーダンスのソースに接続します。 |
| 7 | OUT | アナログ出力 | アナログ出力 |
| 8 | VDD2 | ローサイド電源 | ローサイド電源 ⁽¹⁾ |

(1) 電源のデカップリングに関する推奨事項については、「電源に関する推奨事項」セクションを参照してください。

(2) 入力フィルタの設計に関する推奨事項については、「入力フィルタの設計」セクションを参照してください。

6 仕様

6.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

| | | 最小値 | 最大値 | 単位 |
|----------|--------------------|------------|------------|----|
| 電源電圧 | ハイサイド VDD1 ~ GND1 | -0.3 | 6.5 | V |
| | ローサイド VDD2 ~ GND2 | -0.3 | 6.5 | |
| アナログ入力電圧 | INP、INN から GND1 へ、 | GND1 - 4 | VDD1 + 0.5 | V |
| 基準電圧入力電圧 | REFIN (GND2 基準) | GND2 - 0.5 | VDD2 + 0.5 | V |
| アナログ出力電圧 | OUT から GND2 へ、 | GND2 - 0.5 | VDD2 + 0.5 | V |
| 入力電流 | 連続、電源ピンを除く任意のピン | -10 | 10 | mA |
| 温度 | 接合部、 T_J | | 150 | °C |
| | 保存、 T_{stg} | -65 | 150 | |

(1) 「絶対最大定格」外での操作は、デバイスに恒久的な損傷を引き起こす可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。

6.2 ESD 定格

| | | | 値 | 単位 |
|-------------|------|---|------------|----|
| $V_{(ESD)}$ | 静電放電 | 人体モデル (HBM)、AEC Q100-002 ⁽¹⁾ HBM ESD 分類レベル 2 準拠 | ± 2000 | V |
| | | デバイス帶電モデル (CDM)、AEC Q100-011、 CDM ESD 分類レベル C6 準拠 | ± 1000 | |

(1) AEC Q100-002 は、HBM ストレス試験を ANSI / ESDA / JEDEC JS-001 仕様に従って実施しなければならないと規定しています。

6.3 推奨動作条件 -

動作時周囲温度範囲内 (特に記述のない限り)

| | | | 最小値 | 公称値 | 最大値 | 単位 |
|----------------|----------------------|-----------------------------------|-------|------|-----|----|
| 電源 | | | | | | |
| VDD1 | ハイサイド電源 | VDD1~GND1 | 3 | 5.0 | 5.5 | V |
| VDD2 | ローサイド電源 | VDD2~GND2 | 3 | 3.3 | 5.5 | V |
| アナログ入力 | | | | | | |
| $V_{Clipping}$ | 出力 のクリッピング前の公称差動入力電圧 | $V_{IN} = V_{INP} - V_{INN}$ | -320 | 320 | mV | |
| V_{FSR} | 規定の線形差動入力電圧 | $V_{IN} = V_{INP} - V_{INN}$ | -250 | 250 | mV | |
| V_{CM} | 動作コモンモード入力電圧 | $(V_{INP} + V_{INN})/2 \sim GND1$ | -0.16 | 1 | V | |
| $C_{IN, EXT}$ | 入力に接続された最小外部容量 | INP から INN へ | | 10 | nF | |
| 基準電圧入力 | | | | | | |
| V_{REFIN} | 基準電圧入力電圧 | REFIN (GND2 基準) | 2.7 | VDD2 | V | |
| アナログ出力 | | | | | | |
| C_{LOAD} | 容量性負荷 | OUT から GND2 へ | | 500 | pF | |
| R_{LOAD} | 抵抗性負荷 | OUT から GND2 へ | 10 | 1 | kΩ | |
| 温度範囲 | | | | | | |
| T_A | 規定周囲温度 | | -40 | 125 | °C | |

6.4 熱に関する情報 (D パッケージ)

| 熱評価基準 ⁽¹⁾ | | D (SOIC) | 単位 |
|----------------------|---------------------|----------|------|
| | | 8 ピン | |
| $R_{\theta JA}$ | 接合部から周囲への熱抵抗 | 116.5 | °C/W |
| $R_{\theta JC(top)}$ | 接合部からケース (上面) への熱抵抗 | 52.8 | °C/W |
| $R_{\theta JB}$ | 接合部から基板への熱抵抗 | 58.9 | °C/W |
| Ψ_{JT} | 接合部から上面への特性パラメータ | 19.4 | °C/W |
| Ψ_{JB} | 接合部から基板への特性パラメータ | 58.0 | °C/W |
| $R_{\theta JC(bot)}$ | 接合部からケース (底面) への熱抵抗 | 該当なし | °C/W |

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション ノートを参照してください。

6.5 熱に関する情報 (DWV パッケージ)

| 熱評価基準 ⁽¹⁾ | | DWV (SOIC) | 単位 |
|----------------------|---------------------|------------|------|
| | | 8 ピン | |
| $R_{\theta JA}$ | 接合部から周囲への熱抵抗 | 102.8 | °C/W |
| $R_{\theta JC(top)}$ | 接合部からケース (上面) への熱抵抗 | 45.1 | °C/W |
| $R_{\theta JB}$ | 接合部から基板への熱抵抗 | 63.0 | °C/W |
| Ψ_{JT} | 接合部から上面への特性パラメータ | 14.3 | °C/W |
| Ψ_{JB} | 接合部から基板への特性パラメータ | 61.1 | °C/W |
| $R_{\theta JC(bot)}$ | 接合部からケース (底面) への熱抵抗 | 該当なし | °C/W |

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション ノートを参照してください。

6.6 電力定格

| パラメータ | | テスト条件 | 値 | 単位 |
|----------|----------------|----------------------|----|----|
| P_D | 最大消費電力 (両サイド) | $VDD1 = VDD2 = 5.5V$ | 79 | mW |
| P_{D1} | 最大消費電力 (ハイサイド) | $VDD1 = 5.5V$ | 37 | mW |
| P_{D2} | 最大消費電力 (ローサイド) | $VDD2 = 5.5V$ | 42 | mW |

6.7 絶縁仕様 (基本絶縁)

動作時周囲温度範囲内 (特に記述のない限り)

| パラメータ | | テスト条件 | 値 | 単位 |
|--|---------------------------------|--|-------------|-----------------------|
| 一般 | | | | |
| CLR | 外部空間距離 ⁽¹⁾ | 空気中での最短のピン間距離 | ≥ 4 | mm |
| CPG | 外部沿面距離 ⁽¹⁾ | パッケージ表面に沿った最短のピン間距離 | ≥ 4 | mm |
| DTI | 絶縁間の距離 | 絶縁の最小内部ギャップ (内部距離) | ≥ 15.4 | μm |
| CTI | 比較トラッキング インデックス | DIN EN 60112 (VDE 0303-11), IEC 60112 | ≥ 600 | V |
| | 材料グループ | IEC 60664-1 に準拠 | I | |
| | IEC 60664-1 に準拠した過電圧カテゴリ | 定格商用電源 V_{RMS} が 300V 以下 | I-IV | |
| | | 定格商用電源 V_{RMS} が 600V 以下 | I-III | |
| DIN EN IEC 60747-17 (VDE 0884-17)⁽²⁾ | | | | |
| V_{IORM} | 最大反復ピーク絶縁電圧 | AC 電圧で | 1130 | V_{PK} |
| V_{IOWM} | 最大定格絶縁動作電圧 | AC 電圧で (正弦波) DC 電圧で | 800 1130 | V_{RMS} V_{DC} |
| V_{IOTM} | 最大過渡絶縁電圧 | $V_{TEST} = V_{IOTM}, t = 60s$ (認定試験)、 $V_{TEST} = 1.2 \times V_{IOTM}, t = 1s$ (100% 出荷時テスト) | 4250 | V_{PK} |
| V_{IMP} | 最大インパルス電圧 ⁽³⁾ | 気中でテスト、IEC 62368-1 に準拠した 1.2/50μs の波形 | 5000 | V_{PK} |
| V_{IOSM} | 最大サーチ絶縁電圧 ⁽⁴⁾ | IEC 62368-1 に準拠し油中でテスト (認定試験)、 1.2/50μs の波形 | 10000 | V_{PK} |
| q_{pd} | 見掛けの電荷 ⁽⁵⁾ | 手法 a、入力 / 出力安全性テストのサブグループ 2 および 3 の後、 $V_{pd(ini)} = V_{IOTM}, t_{ini} = 60s, V_{pd(m)} = 1.2 \times V_{IORM}, t_m = 10s$ | ≤ 5 | pC |
| | | 手法 a、環境テストのサブグループ 1 の後、 $V_{pd(ini)} = V_{IOTM}, t_{ini} = 60s, V_{pd(m)} = 1.3 \times V_{IORM}, t_m = 10s$ | ≤ 5 | |
| | | 手法 b1、事前条件設定 (タイプ テスト) およびルーチン テスト、 $V_{pd(ini)} = V_{IOTM}, t_{ini} = 1s, V_{pd(m)} = 1.5 \times V_{IORM}, t_m = 1s$ | ≤ 5 | |
| | | 手法 b2、ルーチン テスト (100% 出荷時) ⁽⁷⁾ 、 $V_{pd(ini)} = V_{IOTM} = V_{pd(m)}, t_{ini} = t_m = 1s$ | ≤ 5 | |
| C_{IO} | バリア容量、 入力から出力 ⁽⁶⁾ | $V_{IO} = 0.5V_{PP}$ (1MHz 時) | ≈ 1.5 | pF |
| R_{IO} | 絶縁抵抗、 入力から出力 ⁽⁶⁾ | $V_{IO} = 500V$ ($T_A = 25^\circ C$ 時) | $> 10^{12}$ | Ω |
| | | $V_{IO} = 500V$ ($100^\circ C \leq T_A \leq 125^\circ C$ 時) | $> 10^{11}$ | |
| | | $V_{IO} = 500V$ ($T_S = 150^\circ C$ 時) | $> 10^9$ | |
| | 汚染度 | | 2 | |
| | 耐候性カテゴリ | | 55/125/21 | |
| UL1577 | | | | |
| V_{ISO} | 絶縁耐圧 | $V_{TEST} = V_{ISO}, t = 60s$ (認定試験)、 $V_{TEST} = 1.2 \times V_{ISO}, t = 1s$ (100% 出荷時テスト) | 3000 | V_{RMS} |

- (1) アプリケーションに固有の機器の絶縁規格に従って沿面距離および空間距離の要件を適用します。基板設計では、沿面距離および空間距離を維持して、プリント基板 (PCB) のアイソレータの取り付けパッドによりこの距離が短くならないようにします。特定の場合には、PCB 上の沿面距離と空間距離は等しくなります。これらの規格値を増やすため、PCB 上にグループやリブを挿入するなどの技法が使用されます。
- (2) この絶縁素子は安全定格内の 安全な電気的絶縁のみに適しています。安全定格への準拠は、適切な保護回路によって保証する必要があります。
- (3) テストは、パッケージのサーチ耐性を判定するため、空気中で実行されます。
- (4) テストは、絶縁バリアの固有サーチ耐性を判定するため、油中で実行されます。
- (5) 見掛けの放電電荷とは、部分放電 (pd) により発生する放電です。
- (6) バリアのそれぞれの側にあるすべてのピンは互いに接続され、実質的に 2 ピンのデバイスになります。
- (7) 正式運用環境では、手法 b1 または b2 のいずれかが使用されます。

6.8 絶縁仕様 (強化絶縁)

動作時周囲温度範囲内 (特に記述のない限り)

| パラメータ | | テスト条件 | 値 | 単位 |
|--|---------------------------------|--|---------------|-----------------------|
| 一般 | | | | |
| CLR | 外部空間距離 ⁽¹⁾ | 空気中での最短のピン間距離 | ≥ 8.5 | mm |
| CPG | 外部沿面距離 ⁽¹⁾ | パッケージ表面に沿った最短のピン間距離 | ≥ 8.5 | mm |
| DTI | 絶縁間の距離 | 二重絶縁の最小内部ギャップ (内部距離) | ≥ 15.4 | μm |
| CTI | 比較トラッキング インデックス | DIN EN 60112 (VDE 0303-11)、IEC 60112 | ≥ 600 | V |
| | 材料グループ | IEC 60664-1 に準拠 | I | |
| | IEC 60664-1 に準拠した 過電圧カテゴリ | 定格商用電源 V_{RMS} が 300V 以下 定格商用電源 V_{RMS} が 6000V 以下 | I-IV I-III | |
| DIN EN IEC 60747-17 (VDE 0884-17)⁽²⁾ | | | | |
| V_{IORM} | 最大反復ピーク絶縁電圧 | AC 電圧で | 2120 | V_{PK} |
| V_{IOWM} | 最大定格絶縁 動作電圧 | AC 電圧で (正弦波) DC 電圧で | 1500 2120 | V_{RMS} V_{DC} |
| V_{IOTM} | 最大過渡 絶縁電圧 | $V_{TEST} = V_{IOTM}$ 、 $t = 60s$ (認定試験)、 $V_{TEST} = 1.2 \times V_{IOTM}$ 、 $t = 1s$ (100% 出荷時テスト) | 7000 | V_{PK} |
| V_{IMP} | 最大インパルス電圧 ⁽³⁾ | 気中でテスト、IEC 62368-1 に準拠した 1.2/50μs の波形 | 7700 | V_{PK} |
| V_{IOSM} | 最大サーボ 絶縁電圧 ⁽⁴⁾ | IEC 62368-1 に準拠し油中でテスト (認定試験)、 1.2/50μs の波形 | 10000 | V_{PK} |
| q_{pd} | 見掛けの電荷 ⁽⁵⁾ | 手法 a、入力 / 出力安全性テストのサブグループ 2 および 3 の後、 $V_{pd(ini)} = V_{IOTM}$ 、 $t_{ini} = 60s$ 、 $V_{pd(m)} = 1.2 \times V_{IORM}$ 、 $t_m = 10s$ | ≤ 5 | pC |
| | | 手法 a、環境テストのサブグループ 1 の後、 $V_{pd(ini)} = V_{IOTM}$ 、 $t_{ini} = 60s$ 、 $V_{pd(m)} = 1.6 \times V_{IORM}$ 、 $t_m = 10s$ | ≤ 5 | |
| | | 手法 b1、事前条件設定 (タイプ テスト) およびルーチン テスト、 $V_{pd(ini)} = 1.2 \times V_{IOTM}$ 、 $t_{ini} = 1s$ 、 $V_{pd(m)} = 1.875 \times V_{IORM}$ 、 $t_m = 1s$ | ≤ 5 | |
| | | 手法 b2、ルーチン テスト (100% 出荷時) ⁽⁷⁾ $V_{pd(ini)} = V_{pd(m)} = 1.2 \times V_{IOTM}$ 、 $t_{ini} = t_m = 1s$ | ≤ 5 | |
| C_{IO} | バリア容量、 入力から出力 ⁽⁶⁾ | $V_{IO} = 0.5V_{PP}$ (1MHz 時) | ≈ 1.5 | pF |
| R_{IO} | 絶縁抵抗、 入力から出力 ⁽⁶⁾ | $V_{IO} = 500V$ ($T_A = 25^\circ C$ 時) | $> 10^{12}$ | Ω |
| | | $V_{IO} = 500V$ ($100^\circ C \leq T_A \leq 125^\circ C$ 時) | $> 10^{11}$ | |
| | | $V_{IO} = 500V$ ($T_S = 150^\circ C$ 時) | $> 10^9$ | |
| | 汚染度 | | 2 | |
| | 耐候性カテゴリ | | 55/125/21 | |
| UL1577 | | | | |
| V_{ISO} | 絶縁耐圧 | $V_{TEST} = V_{ISO}$ 、 $t = 60s$ (認定試験)、 $V_{TEST} = 1.2 \times V_{ISO}$ 、 $t = 1s$ (100% 出荷時テスト) | 5000 | V_{RMS} |

- (1) アプリケーションに固有の機器の絶縁規格に従って沿面距離および空間距離の要件を適用します。基板設計では、沿面距離および空間距離を維持して、プリント基板 (PCB) のアイソレータの取り付けパッドによりこの距離が短くならないようにします。特定の場合には、PCB 上の沿面距離と空間距離は等しくなります。これらの規格値を増やすため、PCB 上にグループやリブを挿入するなどの技法が使用されます。
- (2) この絶縁素子は安全定格内の 安全な電気的絶縁のみに適しています。安全定格への準拠は、適切な保護回路によって保証する必要があります。
- (3) テストは、パッケージのサーボ耐性を判定するため、空気中で実行されます。
- (4) テストは、絶縁バリアの固有サーボ耐性を判定するため、油中で実行されます。
- (5) 見掛けの放電電荷とは、部分放電 (pd) により発生する放電です。
- (6) バリアのそれぞれの側にあるすべてのピンは互いに接続され、実質的に 2 ピンのデバイスになります。
- (7) 正式運用環境では、手法 b1 または b2 のいずれかが使用されます。

6.9 安全関連認証 (基本絶縁)

| VDE | UL |
|--|--|
| DIN EN IEC 60747-17 (VDE 0884-17)、 EN IEC 60747-17、 DIN EN 61010-1 (VDE 0411-1) 条項:6.4.3、6.7.1.3、6.7.2.1、6.7.2.2、 6.7.3.4.2、6.8.3.1 | 1577 component および CSA component acceptance NO 5 programs により承認済み |
| 基本絶縁 | 単一保護 |
| 認証書番号:保留中 | ファイル番号:保留中 |

6.10 安全関連認証 (強化絶縁)

| VDE | UL |
|---|--|
| DIN EN IEC 60747-17 (VDE 0884-17)、 EN IEC 60747-17、 DIN EN IEC 62368-1 (VDE 0868-1)、 EN IEC 62368-1、 IEC 62368-1 条項:5.4.3、5.4.4.4、5.4.9 | 1577 component および CSA component acceptance NO 5 programs により承認済み |
| 強化絶縁 | 单一保護 |
| 認証書番号:保留中 | ファイル番号:保留中 |

6.11 安全限界値 (D パッケージ)

安全限界値 (1) の目的は、入力または出力回路の故障による絶縁バリアの損傷の可能性を最小限に抑えることです。I/O 回路の故障により、グランドあるいは電源との抵抗が低くなることがあります。電流制限がないと、チップがオーバーヒートして絶縁バリアが破壊されるほどの大電力が消費され、ひいてはシステムの 2 次故障に到る可能性があります。

| パラメータ | | テスト条件 | 最小値 | 標準値 | 最大値 | 単位 |
|-------|-----------------|--|-----|-----|------|----|
| I_S | 安全入力、出力、または電源電流 | $R_{\theta JA} = 116.5^{\circ}\text{C}/\text{W}$ 、 $VDDx = 5.5\text{V}$ 、 $T_J = 150^{\circ}\text{C}$ 、 $T_A = 25^{\circ}\text{C}$ | | | 195 | mA |
| P_S | 安全入力、出力、または合計電力 | $R_{\theta JA} = 116.5^{\circ}\text{C}/\text{W}$ 、 $T_J = 150^{\circ}\text{C}$ 、 $T_A = 25^{\circ}\text{C}$ | | | 1070 | mW |
| T_S | 最高安全温度 | | | | 150 | °C |

(1) 最高安全温度 T_S は、本デバイスに規定された最大接合部温度 T_J と同じ値です。 I_S および P_S パラメータはそれぞれ安全電流と安全電力を表します。

I_S と P_S の上限値を超えないようにします。これらの制限値は周囲温度 T_A によって変化します。

「熱に関する情報」の表にある、接合部から外気への熱抵抗 $R_{\theta JA}$ は、

リード付き表面実装パッケージ用の高誘電率テスト基板に実装されたデバイスのものです。次の式を使用して、各パラメータの値を計算します。
 $T_J = T_A + R_{\theta JA} \times P$ (P はデバイスで消費される電力)。

$T_{J(max)} = T_S = T_A + R_{\theta JA} \times P_S$ ($T_{J(max)}$ は最大接合部温度)。

$P_S = I_S \times VDD_{max}$ (VDD_{max} はハイサイドとローサイドの最大電源電圧)。

6.12 安全限界値 (DWV パッケージ)

安全限界値 (1) の目的は、入力または出力回路の故障による絶縁バリアの損傷の可能性を最小限に抑えることです。I/O 回路の故障により、グランドあるいは電源との抵抗が低くなることがあります。電流制限がないと、チップがオーバーヒートして絶縁バリアが破壊されるほどの大電力が消費され、ひいてはシステムの 2 次故障に到る可能性があります。

| パラメータ | | テスト条件 | 最小値 | 標準値 | 最大値 | 単位 |
|-------|-----------------|--|-----|-----|------|----|
| I_S | 安全入力、出力、または電源電流 | $R_{\theta JA} = 102.8^{\circ}\text{C}/\text{W}$ 、 $VDDx = 5.5\text{V}$ 、 $T_J = 150^{\circ}\text{C}$ 、 $T_A = 25^{\circ}\text{C}$ | | | 220 | mA |
| P_S | 安全入力、出力、または合計電力 | $R_{\theta JA} = 102.8^{\circ}\text{C}/\text{W}$ 、 $T_J = 150^{\circ}\text{C}$ 、 $T_A = 25^{\circ}\text{C}$ | | | 1210 | mW |
| T_S | 最高安全温度 | | | | 150 | °C |

(1) 最高安全温度 T_S は、本デバイスに規定された最大接合部温度 T_J と同じ値です。 I_S および P_S パラメータはそれぞれ安全電流と安全電力を表します。

I_S と P_S の上限値を超えないようにします。これらの制限値は周囲温度 T_A によって変化します。

「熱に関する情報」の表にある、接合部から外気への熱抵抗 $R_{\theta JA}$ は、

リード付き表面実装パッケージ用の高誘電率テスト基板に実装されたデバイスのものです。次の式を使用して、各パラメータの値を計算します。
 $T_J = T_A + R_{\theta JA} \times P$ (P はデバイスで消費される電力)。

$T_{J(max)} = T_S = T_A + R_{\theta JA} \times P_S$ ($T_{J(max)}$ は最大接合部温度)。

$P_S = I_S \times VDD_{max}$ (VDD_{max} はハイサイドとローサイドの最大電源電圧)。

6.13 電気的特性

最小および最大仕様は、 $T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$ 、 $VDD1 = 3.0\text{V} \sim 5.5\text{V}$ 、 $VDD2 = 3.0\text{V} \sim 5.5\text{V}$ 、 $V_{REFIN} = 3.3\text{V}$ 、 $V_{INP} = -250\text{mV} \sim +250\text{mV}$ 、および $V_{INN} = 0\text{V}$ に適用されます。標準仕様は、 $T_A = 25^\circ\text{C}$ 、 $VDD1 = 5\text{V}$ 、 $VDD2 = 3.3\text{V}$ 、および $V_{REFIN} = 1.65\text{V}$ (特に明記されていない限り) で測定されます

| パラメータ | | テスト条件 | 最小値 | 標準値 | 最大値 | 単位 |
|----------------------|----------------------------------|--|--------|----------------------------------|-------|-------------------|
| アナログ入力 | | | | | | |
| C_{IN} | 実効入力サンプリング容量 | | | 1.8 | | pF |
| R_{IN} | 入力インピーダンス | | 25 | 27.5 | 30 | kΩ |
| I_{INP} | 入力電流 | $V_{IN} = (V_{INP} - V_{INN}) = V_{FSR, MAX}$ | | 9 | | μA |
| I_{INN} | 入力電流 | $V_{IN} = (V_{INP} - V_{INN}) = V_{FSR, MAX}$ | | -9 | | μA |
| CMTI | 同相過渡耐性 | $ GND1 - GND2 = 1\text{kV}$ | 150 | | | V/ns |
| 基準電圧入力 | | | | | | |
| R_{REFIN} | 入力インピーダンス | REFIN から GND2、 $V_{REFIN} = 3.3\text{V}$ 、 $T_A = 25^\circ\text{C}$ | 65.3 | 76.8 | 88.3 | kΩ |
| | | REFIN から GND2、 $V_{REFIN} = 5\text{V}$ 、 $T_A = 25^\circ\text{C}$ | 62 | 72.9 | 83.9 | |
| TCR _{REFIN} | 入力インピーダンスの熱ドリフト | | | -235 | | ppm/°C |
| アナログ出力 | | | | | | |
| | 公称ゲイン | | | $V_{REFIN} / 2 / V_{Clipping} $ | | V/V |
| R_{OUT} | 出力抵抗 | | | <0.2 | | Ω |
| | 出力短絡検出電流 | OUT ピン、ソースまたはシンク、 $INN = INP = GND1$ または $VDD1$ 、出力が GND2 または $VDD2$ に短絡 | | 11 | | mA |
| DC 精度 | | | | | | |
| V_{OS} | オフセット電圧 ^{(1) (2)} | $T_A = 25^\circ\text{C}$ 、 $INP = INN = GND1$ | -0.2 | ±0.01 | 0.2 | mV |
| TCV_{OS} | オフセットドリフト ^{(1) (2) (4)} | | -0.3 | ±0.04 | 3 | μV/°C |
| E_G | ゲイン誤差 ⁽¹⁾ | $T_A = 25^\circ\text{C}$ | -0.25% | ±0.04 | 0.25% | |
| TCE_G | ゲインドリフト ^{(1) (5)} | | -35 | ±5 | 35 | ppm/°C |
| | 非線形性 ⁽¹⁾ | | -0.04% | | 0.04% | |
| | 出力ノイズ電圧 | $INP = INN = GND1$ 、 $f_{IN} = 0\text{Hz}$ 、 $BW = 100\text{kHz}$ ブリックウォール フィルタ | | 260 | | μV _{RMS} |
| CMRR | 同相除去比 | $f_{IN} = 0\text{Hz}$ 、 $V_{CM min} \leq V_{CM} \leq V_{CM max}$ | | -100 | | dB |
| | | $f_{IN} = 10\text{kHz}$ 、 $V_{CM min} \leq V_{CM} \leq V_{CM max}$ | | -82 | | |
| PSRR | 電源除去比 ⁽²⁾ | $VDD1$ DC PSRR、 $INP = INN = GND1$ 、 $VDD1$ を $3\text{V} \sim 5.5\text{V}$ に | | -89 | | dB |
| | | $VDD1$ AC PSRR、 $INP = INN = GND1$ 、 $VDD1$ 、 $10\text{kHz}/100\text{mV}$ リップル | | -81 | | |
| | | $VDD2$ DC PSRR、 $INP = INN = GND1$ 、 $VDD2$ を $3.3\text{V} \sim 5.5\text{V}$ に | | -110 | | |
| | | $VDD2$ AC PSRR、 $INP = INN = GND1$ 、 $VDD2$ 、 $10\text{kHz}/100\text{mV}$ リップル | | -82 | | |
| AC 精度 | | | | | | |
| BW | 出力帯域幅 | | 250 | 280 | | kHz |
| THD | 全高調波歪 ⁽³⁾ | $f_{IN} = 10\text{kHz}$ | | -80 | | dB |
| SNR | 信号対雑音比 | $f_{IN} = 1\text{kHz}$ 、 $BW = 10\text{kHz}$ | | 84 | | dB |
| | 信号対雑音比 | $f_{IN} = 10\text{kHz}$ 、 $BW = 100\text{kHz}$ | | 77 | | |

6.13 電気的特性 (続き)

最小および最大仕様は、 $T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$ 、 $VDD1 = 3.0\text{V} \sim 5.5\text{V}$ 、 $VDD2 = 3.0\text{V} \sim 5.5\text{V}$ 、 $V_{REFIN} = 3.3\text{V}$ 、 $V_{INP} = -250\text{mV} \sim +250\text{mV}$ 、および $V_{INN} = 0\text{V}$ に適用されます。標準仕様は、 $T_A = 25^\circ\text{C}$ 、 $VDD1 = 5\text{V}$ 、 $VDD2 = 3.3\text{V}$ 、および $V_{REFIN} = 1.65\text{V}$ (特に明記されていない限り) で測定されます

| パラメータ | | テスト条件 | 最小値 | 標準値 | 最大値 | 単位 |
|--------------------|--------------------|-------------|-----|------|-----|----|
| 電源 | | | | | | |
| IDD1 | ハイサイド電源電流 | | 5.4 | 6.7 | | mA |
| IDD2 | ローサイド電源電流 | | 5.0 | 7.6 | | mA |
| VDD1 _{UV} | ハイサイド低電圧検出スレッショルド | VDD1 の立ち上がり | 2.5 | 2.6 | 2.7 | V |
| | | VDD1 の立ち下がり | 1.9 | 2.0 | 2.1 | |
| VDD2 _{UV} | ローサイドの低電圧検出スレッショルド | VDD2 の立ち上がり | 2.3 | 2.5 | 2.7 | V |
| | | VDD2 の立ち下がり | 1.9 | 2.05 | 2.2 | |

- (1) 標準値には、公称動作条件での 1 つの標準偏差 (シグマ) が含まれます。
- (2) このパラメータは入力換算です。
- (3) THD は、最初の 5 つの高次高調波の振幅の rms 合計と、基本波の振幅との比です。
- (4) オフセット誤差温度ドリフトは、次の式で説明されるボックス法を使用して計算されます。

$$TCV_{OS} = (V_{OS,MAX} - V_{OS,MIN}) / TempRange$$
、ここで、 $V_{OS,MAX}$ および $V_{OS,MIN}$ は、温度範囲 ($-40 \sim 125^\circ\text{C}$) で測定された最大および最小 V_{OS} 値を指します。
- (5) ゲイン誤差の温度ドリフトは、次の式で記述されるボックス法を使用して計算されます。

$$TCE_G (\text{ppm}) = ((E_{G,MAX} - E_{G,MIN}) / TempRange) \times 10^4$$
、ここで、 $E_{G,MAX}$ および $E_{G,MIN}$ は、温度範囲 ($-40 \sim 125^\circ\text{C}$) で測定された最大および最小 E_G 値 (%) を表します。

6.14 スイッチング特性 (SE 出力)

動作時周囲温度範囲内 (特に記述のない限り)

| パラメータ | | テスト条件 | 最小値 | 標準値 | 最大値 | 単位 |
|----------|--|---|-----|-----|-----|---------------|
| t_r | 出力信号の立ち上がり時間 | | 1.7 | | | μs |
| t_f | 出力信号の立ち下がり時間 | | 1.7 | | | μs |
| | V_{INx} to V_{OUTx} への信号遅延 (50% ~ 10%) | フィルタなしの出力 | 0.8 | 1.3 | | μs |
| | V_{INx} to V_{OUTx} への信号遅延 (50% ~ 50%) | フィルタなしの出力 | 1.6 | 2.1 | | μs |
| | V_{INx} to V_{OUTx} への信号遅延 (50% ~ 90%) | フィルタなしの出力 | 2.5 | 3 | | μs |
| t_{AS} | アナログ セトリング タイム | $VDD1$ を 3.0V にステップアップ ($VDD2 \geq 3.0\text{V}$)、 V_{REFIN} 、 V_{OUT} 有効、0.1% セトリング | 30 | 100 | | μs |

6.15 タイミング図





図 6-1. 立ち上がり、立ち下がり、遅延時間の波形

6.16 絶縁特性曲線



6.17 代表的特性

VDD1 = 5V, VDD2 = 3.3V, VREFIN = 3.3V, VINP = -250mV ~ 250mV, VINN = 0V, および $f_{IN} = 10\text{kHz}$ (特に記述のない限り)





図 6-6. 出力電圧と入力電流との関係



キャリブレーションされていない出力誤差の合計は次のように定義されます: $((V_{OUT_Measured} - V_{OUT_Expected}) / V_{REFIN}) \times 100$, ここで $V_{OUT_Expected} = V_{IN} / V_{Clipping} \times V_{REFIN} / 2 + V_{REFIN} / 2$, $V_{REFIN} = 3.3\text{V}$ および $V_{Clipping} = 0.32\text{V}$

図 6-7. 未調整誤差と入力電圧との関係




図 6-8. 入力オフセット電圧と電源電圧との関係




図 6-9. 入力オフセット電圧と温度との関係




図 6-10. 入力オフセット電圧と VREFIN との関係




図 6-11. 入力オフセット電圧と VREFIN との関係

6.17 代表的特性 (続き)

$VDD1 = 5V$, $VDD2 = 3.3V$, $VREFIN = 3.3V$, $VINP = -250mV \sim 250mV$, $VINN = 0V$, および $f_{IN} = 10kHz$ (特に記述のない限り)




図 6-12. ゲイン誤差と V_{REFIN} との関係




図 6-13. ゲイン誤差と V_{REFIN} との関係




図 6-14. ゲイン誤差と電源電圧との関係




図 6-15. ゲイン誤差と温度との関係




図 6-16. 同相除去比と電源電圧との関係




図 6-17. 同相除去比と入力周波数との関係

6.17 代表的特性 (続き)

VDD1 = 5V, VDD2 = 3.3V, VREFIN = 3.3V, VINP = -250mV ~ 250mV, VINN = 0V, および $f_{IN} = 10\text{kHz}$ (特に記述のない限り)




図 6-18. 同相除去比と温度との関係




図 6-19. 入力電流と入力電圧との関係




図 6-20. 入力電流と温度との関係




図 6-21. 正規化ゲインと入力周波数との関係




図 6-22. 出力位相と入力周波数との関係




図 6-23. 非直線性と入力電圧との関係

6.17 代表的特性 (続き)

$VDD1 = 5V$, $VDD2 = 3.3V$, $VREFIN = 3.3V$, $VINP = -250mV \sim 250mV$, $VINN = 0V$, および $f_{IN} = 10kHz$ (特に記述のない限り)




図 6-24. 非線形性と電源電圧との関係




図 6-25. 非直線性と温度との関係




図 6-26. 合計高調波歪みと電源電圧との関係




図 6-27. 全高調波歪みと温度との関係




図 6-28. 入力換算ノイズ密度と周波数との関係




図 6-29. 信号対雑音比と電圧との関係

6.17 代表的特性 (続き)

$VDD1 = 5V$, $VDD2 = 3.3V$, $VREFIN = 3.3V$, $VINP = -250mV \sim 250mV$, $VINN = 0V$, および $f_{IN} = 10kHz$ (特に記述のない限り)




図 6-30. 信号対雑音比と電源電圧との関係




図 6-31. 信号対雑音比と温度との関係




図 6-32. 電源除去比とリップル周波数との関係




図 6-33. 電源除去比と電源電圧との関係




図 6-34. 電源除去比と温度との関係




図 6-35. 出力帯域幅と 2 次側電源電圧との関係

6.17 代表的特性 (続き)

VDD1 = 5V, VDD2 = 3.3V, VREFIN = 3.3V, VINP = -250mV ~ 250mV, VINN = 0V, および $f_{IN} = 10\text{kHz}$ (特に記述のない限り)




図 6-36. 出力帯域幅と温度との関係




図 6-37. 電源電流と電源電圧との関係




図 6-38. 電源電流と温度との関係




図 6-39. 出力の立ち上がりおよび立ち下がり時間とローサイド電源との関係




図 6-40. 出力の立ち上がりおよび立ち下がり時間と温度との関係




図 6-41. V_{IN} から V_{OUT} への信号遅延とローサイド電源電圧との関係

6.17 代表的特性 (続き)

VDD1 = 5V, VDD2 = 3.3V, VREFIN = 3.3V, VINP = -250mV ~ 250mV, VINN = 0V, および $f_{IN} = 10\text{kHz}$ (特に記述のない限り)




図 6-42. V_{IN} から V_{OUT} への信号遅延と温度との関係

7 詳細説明


7.1 概要

AMC0x00R-Q1 は、 $\pm 250\text{mV}$ 、差動入力およびシングルエンド レシオメトリック出力。デバイスの入力段は、2 次デルタシグマ ($\Delta\Sigma$) 変調器を駆動します。変調器は、アナログ入力信号を、ハイ サイドとロー サイドを分離する絶縁バリアを介して転送されるデジタル ビットストリームに変換します。

ローサイドでは、受信したビットストリームは、GND2 基準のシングルエンド信号を OUT ピンに出力するアナログ フィルタで処理されます。このシングルエンド出力信号は、入力信号に比例します。絶縁アンプのフルスケール出力電圧は、REFIN ピンに印加される電圧と等しくなります。

SiO_2 ベースの容量性絶縁バリアは、ISO72x デジタル アイソレータの磁場耐性アプリケーション ノートに記載されているように、高いレベルの磁場耐性をサポートします。AMC0x00R-Q1 で使用されるデジタル変調により、絶縁バリアをまたぐデータが送信されます。この変調と絶縁バリアの特性から、高い信頼性と、高い同相過渡耐性が得られます。

7.2 機能ブロック図



7.3 機能説明

7.3.1 アナログ入力

図 7-1 に示すように、AMC0x00R-Q1 の入力は、 $27.5\text{k}\Omega$ の動的入力インピーダンスを持つ完全差動スイッチトコンデンサ回路です。

サンプリング コンデンサは、20 MHz の周波数で連続的に充放電されます。S1 スイッチが閉になると、 C_{IND} は V_{INP} と V_{INN} の間の電圧差まで充電されます。放電フェーズでは、両方の S1 スイッチが最初に開き、次に両方の S2 スイッチが閉じます。このフェーズの間、 C_{IND} はおよび $\text{AGND} + 0.8\text{V}$ の値となるまで放電されます。




図 7-1. 等価入力回路

アナログ入力範囲は、電流センシングに使用されるシャント抵抗の両端での電圧ドロップに直接適合するようカスタマイズされます。アナログ入力信号(**INP** および **INN**)には 2 つの制限があります。

- まず、入力電圧が **絶対最大定格** の表に規定された入力範囲を超える場合は、入力電流を絶対最大値に制限します。これは、大電流によるデバイス入力静電放電 (ESD) ダイオードの損傷を防ぐためです。
- 次に、差動アナログ入力電圧を、規定されたフルスケール レンジ (V_{FSR}) と入力同相電圧範囲 (V_{CM}) 内に維持します。 V_{FSR} と V_{CM} は **推奨動作条件** の表で指定されています。デバイスのノイズおよび直線性性能は、この範囲内でのみ保証されます。

7.3.2 絶縁チャネルの信号伝送

OOK ベースの変調方式 に示されているように、AMC0x00R-Q1 は、オン / オフ キーイング (OOK) 変調方式を使用して、変調器の出力ビットストリームを、 SiO_2 ベースの絶縁膜間で伝送します。送信ドライバ (TX) をに [機能ブロック図](#) 示します。TX は、内部で生成された高周波キャリアを絶縁バリア越しに送信し、デジタル 1 を表現します。ただし、TX はデジタル 0 を表す信号を送信しません。AMC0x00R-Q1 で使用されるキャリアの公称周波数は 480MHz です。

絶縁バリアの反対側にある受信機 (RX) は信号を回復して復調し、アナログ フィルタに入力を提供します。AMC0x00R-Q1 の送信チャネルは、同相過渡耐性 (CMTI) を最大限に高め、放射妨害波を最小限に抑えるように最適化されています。高周波キャリアと RX/TX バッファのスイッチングにより、これらの放射が発生します。




図 7-2. OOK ベースの変調方式

7.3.3 アナログ出力

AMC0x00R-Q1 は、入力電圧に比例したシングルエンドのアナログ出力電圧を提供します。出力は GND2 を基準としており、デバイスの入力からガルバニック絶縁されています。出力は、ADC の入力に直接接続できるように設計されています。

フルスケール出力電圧は、REFIN ピンによって設定されます。指定された線形入力範囲内の任意の入力電圧について、デバイスは次の電圧を出力します。

$$V_{\text{OUT}} = V_{\text{IN}} / V_{\text{Clipping}} \times V_{\text{REFIN}} / 2 + V_{\text{REFIN}} / 2 = (V_{\text{INP}} - V_{\text{INN}}) / V_{\text{Clipping}} \times V_{\text{REFIN}} / 2 + V_{\text{REFIN}} / 2 \quad (1)$$

REFIN は、ADC のダイナミック入力電圧範囲と一致するように、下流の ADC と同じ基準電圧に接続します。基準電圧が共有されている場合、AMC0x00R-Q1 の入力に負のクリッピング電圧が印加されると、ADC は負のフルスケールコードを出力します。ADC は、AMC0x00R-Q1 の入力に 0V が印加されたときに、中間範囲コードを出力します。AMC0x00R-Q1 の入力に正のクリッピング電圧が印加されると、ADC は正のフルスケールコードを出力します。

本デバイスは、規定の線形性を有するフルスケール範囲内で線形です。線形のフルスケール範囲を超えた場合、出力は入力に追従しますが、直線性性能は低下します。入力電圧がクリッピング電圧に達した時点で、出力はクリップします。図 7-3 は、入力から出力への伝達特性を示しています。




図 7-3. AMC0x00R-Q1 の入力から出力への伝達曲線

7.4 デバイスの機能モード

AMC0x00R-Q1 は、次の状態のいずれかで動作します。

- OFF 状態: ローサイド電源 (VDD2) は VDD2_UV スレッショルドを下回っています。デバイスが応答しません。OUT はハイインピーダンス状態。内部では、OUT は ESD 保護ダイオードによって VDD2 および GND2 にクランプされます。
- ハイサイド電源喪失: デバイス (VDD2) のローサイドに電源が供給され、「推奨動作条件」内です。ハイサイド電源 (VDD1) は VDD1_UV スレッショルドを下回っています。OUT ピンは $V_{\text{REFIN}} / 2$ に駆動されます。
- アナログ入力オーバーレンジ (正のフルスケール入力): VDD1 および VDD2 は推奨動作条件の範囲内ですが、アナログ入力電圧 V_{IN} は最大クリッピング電圧 $V_{\text{Clipping, MAX}}$ を上回っています。本デバイスは OUT ピンに V_{REFIN} を出力します。

- アナログ入力アンダーレンジ(負のフルスケール入力): VDD1 および VDD2 は推奨動作条件の範囲内ですが、アナログ入力電圧 V_{IN} は最小クリッピング電圧 $V_{Clipping, Clipping, min}$ を下回っています。OUT ピンは GND2 に駆動されます。
- 通常動作の場合: VDD1、VDD2、 V_{IN} は推奨動作条件内です。本デバイスは、入力電圧に比例する電圧を出力します。

表 7-1 に、動作モードを示します。

表 7-1. デバイスの動作モード

| 動作条件 | VDD1 | VDD2 | V_{IN} | デバイスの応答 |
|-----------|--------------------|--------------------|------------------------------|--|
| オフ | 未使用 | $VDD2 < VDD2_{UV}$ | 未使用 | OUT はハイインピーダンス状態。内部では、OUT は ESD 保護ダイオードによって VDD2 および GND2 にクランプされます。 |
| ハイサイド電源喪失 | $VDD1 < VDD1_{UV}$ | 有効 ⁽¹⁾ | 未使用 | OUT ピンは $V_{REFIN} / 2$ に駆動されます。 |
| 入力オーバーレンジ | 有効 ⁽¹⁾ | 有効 ⁽¹⁾ | $V_{IN} > V_{Clipping, MAX}$ | 本デバイスは OUT ピンに V_{REFIN} を出力します。 |
| アンダーレンジ入力 | 有効 ⁽¹⁾ | 有効 ⁽¹⁾ | $V_{IN} < V_{Clipping, MIN}$ | OUT ピンは GND2 に駆動されます。 |
| 通常動作 | 有効 ⁽¹⁾ | 有効 ⁽¹⁾ | 有効 ⁽¹⁾ | 本デバイスは、入力電圧に比例する電圧を出力します。 |

(1) *Valid* は一、推奨動作条件の範囲内での動作を示します。

8 アプリケーションと実装

注

以下のアプリケーション セクションにある情報は、TI の製品仕様に含まれるものではなく、TI はその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報

AMC0x00R-Q1 はアナログ入力電圧範囲が低く、高精度、低い温度ドリフト、高い同相過渡耐性を備えています。AMC0x00R-Q1 は、主に高い同相電圧が存在する状況で正確な電流監視が必要なシャントベースの電流検出アプリケーション向けに設計されています。AMC0x00R-Q1 は、HEV/EV 充電パイル、HEV/EV オンボード チャージャ (OBC)、HEV/EV DC/DC コンバータ、HEV/EV トラクション インバータア プリケーションの絶縁型電流センシングに推奨されます。

8.2 代表的なアプリケーション

下図は、代表的なアプリケーションにおける AMC0x00R-Q1 を示しています。外部のシャント抵抗 RSHUNT を流れる負荷電流によって電圧降下が生じます。AMC0x00R-Q1 はハイサイド回路シャント抵抗の両端での電圧降下を検出し、その後デジタル化を行い、絶縁バリアをまたぐ形でローサイドにデータを転送します。ローサイド回路は、デジタル化されたデータをアナログ信号に再構築し、出力ピンにシングルエンド レシオメトリック電圧として信号を供給します。

AMC0x00R-Q1 の差動入力、シングルエンド レシオメトリック出力、および高いコモンモード過渡耐性 (CMTI) により、ノイズの多い環境でも信頼性が高く正確な動作が可能になります。




図 8-1. 代表的なアプリケーションでの電流検出に AMC0x00R-Q1 を使用

8.2.1 設計要件

表 8-1 に、この代表的なアプリケーションのパラメータを一覧します。

表 8-1. 設計要件

| パラメータ | 値 |
|---------------------------|--------------|
| ハイサイド電源電圧 | 3.3V または 5V |
| ローサイド電源電圧 | 3.3V または 5V |
| 線形応答に関する RSHUNT にまたがる電圧低下 | ±250mV (最大値) |

8.2.2 詳細な設計手順

代表的なアプリケーション 図では、AMC0x00R-Q1 のハイサイド電源 (VDD1) は、上側ゲートドライバのフローティング電源から供給されます。

フローティング グラウンド基準 (GND1) は、AMC0x00R-Q1 の負入力 (INN) に接続されたシャント抵抗の端子から取得されます。4 ピンのシャントを使用する場合、AMC0x00R-Q1 の入力は内部リードに接続されます。次に、GND1 はシャントの INN 側の外側のリードに接続されます。オフセットを最小限に抑えて精度を向上させるには、シャント抵抗器に直接接続する別のトレースとしてグラウンド接続を配線します。デバイスの入力では、GND1 を INN に直接短絡しないでください。詳細については、[レイアウト例](#) セクションを参照してください。

目的の測定電流について、シャント抵抗の両端の電圧低下 (V_{SHUNT}) は、オームの法則で計算されます。

$$V_{SHUNT} = I \times R_{SHUNT} \quad (2)$$

次の 2 つの条件を満たすように RSHUNT 値を選択します。

- まず、公称電流範囲により発生する電圧低下が、推奨の差動入力電圧範囲 $V_{SHUNT} \leq \pm 250mV$ を超えてはいけません。
- 第二に、許容される最大過電流により発生する電圧低下が、クリッピング出力を起こす入力電圧を超えてはいけません。 $V_{SHUNT} \leq V_{Clipping}$ を維持します。

8.2.2.1 入力フィルタの設計

絶縁型アンプの前に差動 RC フィルタ (R1, R2, C5) を配置し、信号路の信号対雑音比性能を向上させます。入力フィルタは次のように設計します。

- フィルタのカットオフ周波数は、 $\Delta\Sigma$ 変調器のサンプリング周波数 (20MHz) より 1 枝以上低い値
- 入力バイアス電流では、入力フィルタの DC インピーダンスの両端で大きな電圧降下は発生しない
- アナログ入力から測定されたインピーダンスは等しい

高周波 (1MHz) での同相除去を改善し、オフセット電圧性能を向上させるために、コンデンサ C6 および C7 を配置します。最高の性能を得るには、C6 が C7 の値と一致し、両方のコンデンサの容量が C5 の 10 ~ 20 分の 1 となるようにします。NPO タイプのコンデンサは温度ドリフトと電圧係数が低く、同相モード フィルタリングに適しています。

ほとんどのアプリケーションでは、図 8-2 に示す構造により優れた性能を実現します。




図 8-2. 入力フィルタ

8.2.2.2 REFIN ピンに接続します

リファレンス入力は、「[機能ブロック図](#)」に示すように有限の入力インピーダンスを持っています。REFIN ピンを高インピーダンスのソースから駆動する場合は、このインピーダンスを考慮してください。リファレンス入力の高周波ノイズをフィルタして除去するため、REFIN と GND2 の間に $100nF$ コンデンサを接続します。REFIN ピンを接続するための各種のオプションを、[図 8-3](#) に示します。




図 8-3. REFIN ピンに接続します

最初の例では、REFIN は VDD2 と短絡しています。2 番目の例では、 V_{REFIN} はバッファ付き抵抗分圧器を経由して VDD2 から導出されます。3 番目の例では、外部電圧源によってリファレンス入力ピンが駆動されます。

8.2.3 アプリケーション曲線

電力段設計の重要な要素の 1 つは、過電流状態を効果的に検出し、スイッチング デバイスと受動部品を損傷から保護することです。過電流条件時にシステムの電源を迅速にオフにするには、絶縁型アンプによる短い遅延が必要です。AMC0x00R-Q1 の代表的なフルスケール ステップ応答を、図 8-4 に示します。




図 8-4. AMC0x00R-Q1 の出力ステップ応答

図 8-5 に、INP と INN を GND1 に接続した状態で、過渡ステップをリファレンス入力ピンに印加した場合の AMC0x00R-Q1 の代表的なステップ応答を示します。




図 8-5. AMC0x00R-Q1 のリファレンス入力ステップ応答

8.3 設計のベスト プラクティス

デバイスの入力に(INP から INN へ) 10nF 以上のコンデンサを配置します。このコンデンサは、スイッチトコンデンサの入力段のサンプリング期間中に入力での電圧ドロープを防止するのに役立ちます。

デバイスの入力で GND1 を INN には直接短絡しないでください。最高の精度を得るには、シャント抵抗に直接接続する個別のパターンとして、グランド接続を配線します。詳細については、「[レイアウト例](#)」セクションを参照してください。

デバイスの電源が入っているときに、AMC0x00R-Q1 の入力を未接続 (フローティング) のままにしないでください。デバイスの入力がフローティングのままだと、バイアス電流によって入力が正の方向に駆動され、動作範囲を超えるコモン モード入力電圧になる可能性があります。この状態では、デバイスは [アナログ出力](#) セクションで説明されているフェイルセーフ電圧を出力します。

ハイサイド グランド (GND1) を INN に、ハード短絡または抵抗性パスを介して接続します。入力同相電圧を定義するには、INN と GND1 の間に DC 電流パスが必要です。[推奨動作条件](#) の表に指定されているように、入力同相範囲を超えないようにします。

8.4 電源に関する推奨事項

一般的なアプリケーションでは、AMC0x00R-Q1 のハイサイド電源 (VDD1) は、絶縁型 DC/DC コンバータによってローサイド電源 (VDD2) から生成されます。低コストのオプションでは、プッシュプルドライバ SN6501-Q1 と、目的の絶縁電圧定格をサポートするトランジスを使います。

AMC0x00R-Q1 は、特定の起動シーケンスを必要としません。ハイサイド電源 (VDD1) は、低 ESR の $1\mu\text{F}$ コンデンサ (C2) と並列接続された低 ESR の 100nF コンデンサ (C1) でデカップリングされます。ローサイド電源 (VDD2) は、低 ESR の $1\mu\text{F}$ コンデンサ (C4) と並列接続された低 ESR の 100nF コンデンサ (C3) で同様にデカップリングされます。4 つのコンデンサ (C1, C2, C3, C4) はすべてデバイスのできるだけ近くに配置します。図 8-6 に、AMC0x00R-Q1 のデカップリング回路を示します。




図 8-6. AMC0x00R-Q1 のデカップリング


アプリケーションで発生する DC バイアス条件の下で、コンデンサは十分な実効容量を提供することを確認します。マルチレイヤ セラミックコンデンサ (MLCC) は通常、実際の使用条件下における容量は、公称容量よりはるかに小さい値となります。これらのコンデンサを選択する際は、これらの要素を考慮してください。この問題は、背の高い部品よりも絶縁体電界強度が高くなる薄型コンデンサで特に深刻です。信頼できるコンデンサ メーカーは、部品選択を非常に簡単にする容量対 DC バイアス曲線を提供しています。

8.5 レイアウト

8.5.1 レイアウトのガイドライン

この [レイアウト例](#) セクションでは、デカップリングコンデンサの重要な配置 (AMC0x00R-Q1 電源ピンにできるだけ近い場所) に関するレイアウト推奨事項について詳しく説明します。この例では、デバイスに必要な他の部品の配置も示しています。

8.5.2 レイアウト例



9 デバイスおよびドキュメントのサポート

9.1 ドキュメントのサポート

9.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『絶縁の用語集』アプリケーション レポート
- テキサス・インスツルメンツ、『半導体およびIC パッケージの熱評価基準』アプリケーション レポート
- テキサス・インスツルメンツ、『ISO72x デジタル アイソレータの磁界耐性』アプリケーション レポート
- テキサス・インスツルメンツ、『SN6501-Q1 絶縁電源用の変圧器ドライバ』データシート
- テキサス・インスツルメンツ、『絶縁型アンプの電圧センシング Excel カリキュレータ』設計ツール

9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

9.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

9.5 静電気放電に関する注意事項

この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことをお勧めします。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

| 日付 | 改訂 | 注 |
|---------------|----|--------|
| December 2025 | * | 初版リリース |

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

11.1 メカニカル データ


PACKAGE OUTLINE

DWV0008A



SOIC - 2.8 mm max height

SOIC



NOTES:


1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm, per side.

EXAMPLE BOARD LAYOUT


DWV0008A

SOIC - 2.8 mm max height

SOIC



LAND PATTERN EXAMPLE
9.1 mm NOMINAL CLEARANCE/CREEPAGE
SCALE:6X



SOLDER MASK DETAILS

4218796/A 09/2013

NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DWV0008A

SOIC - 2.8 mm max height

SOIC



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:6X

4218796/A 09/2013

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.


D0008A



PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



NOTES:



- Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
- This dimension does not include interlead flash.
- Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT




SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019


NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

TAPE AND REEL INFORMATION




QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



| デバイス | パッケージタイプ | パッケージ図 | ピン | SPQ | リール直徑(mm) | リール幅W1 (mm) | A0 (mm) | B0 (mm) | K0 (mm) | P1 (mm) | 幅W (mm) | P1 の象限 |
|-----------------|----------|--------|----|------|-----------|-------------|---------|---------|---------|---------|---------|--------|
| AMC0200R-Q1DR | SOIC | D | 8 | 3000 | 330.0 | 12.4 | 6.4 | 5.2 | 2.1 | 8.0 | 12.0 | Q1 |
| AMC0300R-Q1DWVR | SOIC | DWV | 8 | 1000 | 330.0 | 16.4 | 12.05 | 6.15 | 3.3 | 16.0 | 16.0 | Q1 |

TAPE AND REEL BOX DIMENSIONS



| デバイス | パッケージタイプ | パッケージ図 | ピン | SPQ | 長さ (mm) | 幅 W1 (mm) | 高さ (mm) |
|-----------------|----------|--------|----|------|---------|-----------|---------|
| AMC0200R-Q1DR | SOIC | D | 8 | 3000 | 330.0 | 12.4 | 6.4 |
| AMC0300R-Q1DWVR | SOIC | DWV | 8 | 1000 | 330.0 | 16.4 | 12.05 |

PACKAGING INFORMATION

| Orderable part number | Status (1) | Material type (2) | Package Pins | Package qty Carrier | RoHS (3) | Lead finish/ Ball material (4) | MSL rating/ Peak reflow (5) | Op temp (°C) | Part marking (6) |
|-----------------------|---------------|----------------------|----------------|-----------------------|-------------|--------------------------------------|-----------------------------------|--------------|---------------------|
| AMC0300RQDWVRQ1 | Active | Production | SOIC (DWV) 8 | 1000 LARGE T&R | Yes | NIPDAU | Level-2-260C-1 YEAR | -40 to 125 | C0300R-Q |

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF AMC0300R-Q1 :

- Catalog : [AMC0300R](#)

NOTE: Qualified Version Definitions:

-
- Catalog - TI's standard catalog product


PACKAGE OUTLINE

DWV0008A



SOIC - 2.8 mm max height


SOIC





4218796/A 09/2013

NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm, per side.



LAND PATTERN EXAMPLE
9.1 mm NOMINAL CLEARANCE/CREEPAGE
SCALE:6X



SOLDER MASK DETAILS

4218796/A 09/2013

NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DWV0008A

SOIC - 2.8 mm max height

SOIC



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:6X

4218796/A 09/2013

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月