

AMC0x03M2510 高精度 $\pm 250\text{mV}$ 絶縁型内部クロックによるデルタ シグマ変調器

1 特長

- リニア入力電圧範囲: $\pm 250\text{mV}$
- 電源電圧範囲:
 - ハイサイド (AVDD): $3.0\text{V} \sim 5.5\text{V}$
 - ローサイド (DVDD): $2.7\text{V} \sim 5.5\text{V}$
- 小さい DC 誤差:
 - オフセット誤差: $\pm 200\mu\text{V}$ (最大値)
 - オフセットドリフト: $\pm 2\mu\text{V}/^\circ\text{C}$ (最大値)
 - ゲイン誤差: $\pm 0.2\%$ (最大値)
 - ゲインドリフト: $\pm 30\text{ppm}/^\circ\text{C}$ (最大値)
- 高 CMTI: $150\text{V}/\text{ns}$ (最小値)
- ハイサイド電源喪失の検出
- 低 EMI: CISPR-11 および CISPR-25 規格に準拠
- 絶縁定格:
 - AMC0203M2510: 基本絶縁型
 - AMC0303M2510: 強化絶縁型
- 安全関連認証:
 - DIN EN IEC 60747-17 (VDE 0884-17)
 - UL 1577
- 拡張産業温度範囲の全体にわたって完全に仕様を規定: $-40^\circ\text{C} \sim +125^\circ\text{C}$

2 アプリケーション

- モータードライブ
- 太陽光発電インバータ
- サーバー電源ユニット (PSU)
- エネルギーストレージシステム

3 説明

AMC0x03M2510 は、 $\pm 250\text{mV}$ 入力と内部クロックのガルバニック絶縁された高精度のデルタ シグマ ($\Delta\Sigma$) 変調器です。入力は、電流センシング アプリケーションで一般的に使用される低インピーダンス シャント抵抗への接続用に最適化されています。

この絶縁バリアは、異なる同相電圧レベルで動作するシステム領域を分離します。絶縁バリアは磁気干渉に対して非常に耐性があります。この絶縁バリアは、最大 5kV_{RMS} (DWV パッケージ) の強化絶縁と、最大 3kV_{RMS} (D パッケージ) (60s) の基本絶縁を実現することが認定されています。


AMC0x03M2510 の出力ビットストリームは、内部で生成される 10MHz クロックと同期します。sinc3、OSR 256 フィルタと組み合わせることにより、このデバイスは 12.8 (分解能の実効ビット数)、または 80dB のダイナミックレンジ (サンプリングレート 39kSPS) を実現します。

AMC0x03M2510 は、8 ピンのワイドボディおよびナローボディ SOIC パッケージで供給されます。これらのデバイスは、温度範囲 ($-40^\circ\text{C} \sim +125^\circ\text{C}$) で完全に動作が規定されています。

パッケージ情報

部品番号	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾
AMC0203M2510	D (SOIC 8)	4.9mm × 6mm
AMC0303M2510	DWV (SOIC 8)	5.85mm × 11.50mm

- (1) 詳細については、[メカニカル](#)、[パッケージ](#)、および[注文情報](#)セクションを参照してください。
- (2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。



代表的なアプリケーション



目次

1 特長	1	6.17 代表的特性.....	18
2 アプリケーション	1	7 詳細説明	22
3 説明	1	7.1 概要.....	22
4 デバイス比較表	3	7.2 機能ブロック図.....	22
5 ピン構成および機能	3	7.3 機能説明.....	23
6 仕様	4	7.4 デバイスの機能モード.....	28
6.1 絶対最大定格.....	4	8 アプリケーションと実装	29
6.2 ESD 定格.....	4	8.1 アプリケーション情報.....	29
6.3 推奨動作条件 -	5	8.2 代表的なアプリケーション.....	29
6.4 熱に関する情報 (D パッケージ).....	6	8.3 設計のベスト プラクティス.....	32
6.5 熱に関する情報 (DWV パッケージ).....	7	8.4 電源に関する推奨事項.....	33
6.6 電力定格.....	7	8.5 レイアウト.....	33
6.7 絶縁仕様 (基本絶縁).....	8	9 デバイスおよびドキュメントのサポート	34
6.8 絶縁仕様 (強化絶縁).....	9	9.1 ドキュメントのサポート.....	34
6.9 安全関連認証 (基本絶縁).....	10	9.2 ドキュメントの更新通知を受け取る方法.....	34
6.10 安全関連認証 (強化絶縁).....	11	9.3 サポート・リソース.....	34
6.11 安全限界値 (D パッケージ).....	12	9.4 商標.....	34
6.12 安全限界値 (DWV パッケージ).....	13	9.5 静電気放電に関する注意事項.....	34
6.13 電気的特性.....	14	9.6 用語集.....	34
6.14 スイッチング特性.....	16	10 改訂履歴	34
6.15 タイミング図.....	16	11 メカニカル、パッケージ、および注文情報	35
6.16 絶縁特性曲線.....	17	11.1 メカニカル データ.....	36

4 デバイス比較表

パラメータ	AMC0203M2510	AMC0303M2510
VDE 0884-17 に準拠した絶縁定格	基本	強化
パッケージ	ナローボディ SOIC (D)	ワイドボディ SOIC (DWV)

5 ピン構成および機能




図 5-1. DWV および D パッケージ、8 ピン SOIC (上面図)

表 5-1. ピンの機能

ピン		タイプ	説明
番号	名称		
1	AVDD	ハイサイド電源	アナログ (ハイサイド) 電源 ⁽¹⁾
2	INP	アナログ入力	非反転アナログ入力 ⁽²⁾
3	INN	アナログ入力	反転アナログ入力 ⁽²⁾
4	AGND	ハイサイド グランド	アナログ (ハイサイド) グランド
5	DGND	ローサイド グランド	デジタル (ローサイド) グランド
6	DOUT	デジタル出力	変調器のデータ出力
7	CLKOUT	デジタル出力	変調器クロック出力
8	DVDD	ローサイド電源	デジタル (ローサイド) 電源 ⁽¹⁾

(1) 電源のデカップリングに関する推奨事項については、「[電源に関する推奨事項](#)」セクションを参照してください。

(2) 入力フィルタの設計については、[入力フィルタの設計](#) セクションを参照してください。

6 仕様

6.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

		最小値	最大値	単位
電源電圧	ハイサイド AVDD から AGND への接続	-0.3	6.5	V
	ローサイド DVDD から DGND への接続	-0.3	6.5	
アナログ入力電圧	INP、INN から AGND へ、	AGND - 4	AVDD + 0.5	V
デジタル出力電圧	DOOUT、CLKOUT から DGND へ	DGND - 0.5	DVDD + 0.5	V
入力電流	連続、電源ピンを除く任意のピン	-10	10	mA
温度	接合部、T _J		150	°C
	保存、T _{stg}	-65	150	

- (1) 「絶対最大定格」外での操作は、デバイスに恒久的な損傷を引き起こす可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。

6.2 ESD 定格

			値	単位
V _(ESD)	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	±2000	V
		デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠 ⁽²⁾	±1000	

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
 (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

6.3 推奨動作条件 -

動作時周囲温度範囲内 (特に記述のない限り)

			最小値	公称値	最大値	単位
電源						
AVDD	ハイサイド電源	AVDD から AGND へ	3	5.0	5.5	V
DVDD	ローサイド電源	DVDD から DGND へ	2.7	3.3	5.5	V
アナログ入力						
V _{Clipping}	出力クリッピング前の差動入力電圧	V _{IN} = V _{INP} − V _{INN}	±320			mV
V _{FSR}	線形差動入力電圧を規定	V _{IN} = V _{INP} − V _{INN}	-250		250	mV
V _{CM}	動作時同相入力電圧	(V _{INP} + V _{INN}) / 2 ∼ AGND	-0.16		1	V
C _{IN, EXT}	入力に接続された最小外部容量	INP から INN へ	10			nF
温度範囲						
T _A	規定周囲温度		-40		125	°C

6.4 熱に関する情報 (D パッケージ)

熱評価基準 ⁽¹⁾		D (SOIC)	単位
		8 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	116.5	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	52.8	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	58.9	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	19.4	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ	58.0	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション ノートを参照してください。

6.5 熱に関する情報 (DWV パッケージ)

熱評価基準 ⁽¹⁾		DWV (SOIC)	単位
		8 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	102.8	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	45.1	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	63.0	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	14.3	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ	61.1	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション ノートを参照してください。

6.6 電力定格

パラメータ		テスト条件	値	単位
P_D	最大消費電力 (両サイド)	AVDD = DVDD = 5.5V	63	mW
P_{D1}	最大消費電力 (ハイサイド)	AVDD = 5.5V	30	mW
P_{D2}	最大消費電力 (ローサイド)	DVDD = 5.5V	33	mW

6.7 絶縁仕様 (基本絶縁)

動作時周囲温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	値	単位
一般				
CLR	外部空間距離 ⁽¹⁾	空気中での最短のピン間距離	≥ 4	mm
CPG	外部沿面距離 ⁽¹⁾	パッケージ表面に沿った最短のピン間距離	≥ 4	mm
DTI	絶縁間の距離	絶縁の最小内部ギャップ (内部距離)	≥ 15.4	μm
CTI	比較トラッキング インデックス	DIN EN 60112 (VDE 0303-11)、IEC 60112	≥ 600	V
	材料グループ	IEC 60664-1 に準拠	I	
	IEC 60664-1 に準拠した 過電圧カテゴリ	定格商用電源 V _{RMS} が 300V 以下	I-IV	
		定格商用電源 V _{RMS} が 600V 以下	I-III	
DIN EN IEC 60747-17 (VDE 0884-17) ⁽²⁾				
V _{IORM}	最大反復ピーク絶縁電圧	AC 電圧で	1130	V _{PK}
V _{IOWM}	最大定格絶縁 動作電圧	AC 電圧で (正弦波)	800	V _{RMS}
		DC 電圧で	1130	V _{DC}
V _{IOTM}	最大過渡 絶縁電圧	V _{TEST} = V _{IOTM} 、t = 60s (認定試験)、 V _{TEST} = 1.2 × V _{IOTM} 、t = 1s (100% 出荷時テスト)	4250	V _{PK}
V _{IMP}	最大インパルス電圧 ⁽³⁾	気中でテスト、IEC 62368-1 に準拠した 1.2/50μs の波形	5000	V _{PK}
V _{IOSM}	最大サージ 絶縁電圧 ⁽⁴⁾	IEC 62368-1 に準拠し油中でテスト (認定試験)、 1.2/50μs の波形	10000	V _{PK}
q _{pd}	見掛けの電荷 ⁽⁵⁾	手法 a、入力 / 出力安全性テストのサブグループ 2 および 3 の後、 V _{pd(ini)} = V _{IOTM} 、t _{ini} = 60s、V _{pd(m)} = 1.2 × V _{IORM} 、t _m = 10s	≤ 5	pC
		手法 a、環境テストのサブグループ 1 の後、 V _{pd(ini)} = V _{IOTM} 、t _{ini} = 60s、V _{pd(m)} = 1.3 × V _{IORM} 、t _m = 10s	≤ 5	
		手法 b1、事前条件設定 (タイプ テスト) およびルーチン テスト、 V _{pd(ini)} = V _{IOTM} 、t _{ini} = 1s、V _{pd(m)} = 1.5 × V _{IORM} 、t _m = 1s	≤ 5	
		手法 b2、ルーチン テスト (100% 出荷時) ⁽⁷⁾ 、 V _{pd(ini)} = V _{IOTM} = V _{pd(m)} 、t _{ini} = t _m = 1s	≤ 5	
C _{IO}	バリア容量、 入力から出力へ ⁽⁶⁾	V _{IO} = 0.5V _{PP} (1MHz 時)	≈1.5	pF
R _{IO}	絶縁抵抗、 入力から出力へ ⁽⁶⁾	V _{IO} = 500V (T _A = 25°C時)	> 10 ¹²	Ω
		V _{IO} = 500V (100°C ≤ T _A ≤ 125°C時)	> 10 ¹¹	
		V _{IO} = 500V (T _S = 150°C時)	> 10 ⁹	
	汚染度		2	
	耐候性カテゴリ		55/125/21	
UL1577				
V _{ISO}	絶縁耐圧	V _{TEST} = V _{ISO} 、t = 60s (認定試験)、 V _{TEST} = 1.2 × V _{ISO} 、t = 1s (100% 出荷時テスト)	3000	V _{RMS}

- (1) アプリケーションに固有の機器の絶縁規格に従って沿面距離および空間距離の要件を適用します。基板設計では、沿面距離および空間距離を維持して、プリント基板 (PCB) のアイソレータの取り付けパッドによりこの距離が短くならないようにします。特定の場合には、PCB 上の沿面距離と空間距離は等しくなります。これらの規格値を増やすため、PCB 上にグループやリブを挿入するなどの技法が使用されます。
- (2) この絶縁素子は安全定格内の 安全な電氣的絶縁のみに適しています。安全定格への準拠は、適切な保護回路によって保証する必要があります。
- (3) テストは、パッケージのサージ耐性を判定するため、空気中で実行されます。
- (4) テストは、絶縁バリアの固有サージ耐性を判定するため、油中で実行されます。
- (5) 見掛けの放電電荷とは、部分放電 (pd) により発生する放電です。
- (6) バリアのそれぞれの側にあるすべてのピンは互いに接続され、実質的に 2 ピンのデバイスになります。
- (7) 正式運用環境では、手法 b1 または b2 のいずれかが使用されます。

6.8 絶縁仕様 (強化絶縁)

動作時周囲温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	値	単位
一般				
CLR	外部空間距離 ⁽¹⁾	空気中での最短のピン間距離	≥ 8.5	mm
CPG	外部沿面距離 ⁽¹⁾	パッケージ表面に沿った最短のピン間距離	≥ 8.5	mm
DTI	絶縁間の距離	二重絶縁の最小内部ギャップ (内部距離)	≥ 15.4	μm
CTI	比較トラッキング インデックス	DIN EN 60112 (VDE 0303-11)、IEC 60112	≥ 600	V
	材料グループ	IEC 60664-1 に準拠	I	
	IEC 60664-1 に準拠した過電圧カテゴリ	定格商用電源 V _{RMS} が 300V 以下	I-IV	
		定格商用電源 V _{RMS} が 6000V 以下	I-III	
DIN EN IEC 60747-17 (VDE 0884-17) ⁽²⁾				
V _{IORM}	最大反復ピーク絶縁電圧	AC 電圧で	2120	V _{PK}
V _{IOWM}	最大定格絶縁動作電圧	AC 電圧で (正弦波)	1500	V _{RMS}
		DC 電圧で	2120	V _{DC}
V _{IOTM}	最大過渡絶縁電圧	V _{TEST} = V _{IOTM} 、t = 60s (認定試験)、 V _{TEST} = 1.2 × V _{IOTM} 、t = 1s (100% 出荷時テスト)	7000	V _{PK}
V _{IMP}	最大インパルス電圧 ⁽³⁾	気中でテスト、IEC 62368-1 に準拠した 1.2/50μs の波形	7700	V _{PK}
V _{IOSM}	最大サージ絶縁電圧 ⁽⁴⁾	IEC 62368-1 に準拠し油中でテスト (認定試験)、 1.2/50μs の波形	10000	V _{PK}
q _{pd}	見掛けの電荷 ⁽⁵⁾	手法 a、入力 / 出力安全性テストのサブグループ 2 および 3 の後、 V _{pd(ini)} = V _{IOTM} 、t _{ini} = 60s、V _{pd(m)} = 1.2 × V _{IORM} 、t _m = 10s	≤ 5	pC
		手法 a、環境テストのサブグループ 1 の後、 V _{pd(ini)} = V _{IOTM} 、t _{ini} = 60s、V _{pd(m)} = 1.6 × V _{IORM} 、t _m = 10s	≤ 5	
		手法 b1、事前条件設定 (タイプ テスト) およびルーチン テスト、 V _{pd(ini)} = 1.2 × V _{IOTM} 、t _{ini} = 1s、V _{pd(m)} = 1.875 × V _{IORM} 、t _m = 1s	≤ 5	
		手法 b2、ルーチン テスト (100% 出荷時) ⁽⁷⁾ V _{pd(ini)} = V _{pd(m)} = 1.2 × V _{IOTM} 、t _{ini} = t _m = 1s	≤ 5	
C _{IO}	バリア容量、 入力から出力へ ⁽⁶⁾	V _{IO} = 0.5V _{PP} (1MHz 時)	≈1.5	pF
R _{IO}	絶縁抵抗、 入力から出力へ ⁽⁶⁾	V _{IO} = 500V (T _A = 25°C時)	> 10 ¹²	Ω
		V _{IO} = 500V (100°C ≤ T _A ≤ 125°C時)	> 10 ¹¹	
		V _{IO} = 500V (T _S = 150°C時)	> 10 ⁹	
	汚染度		2	
	耐候性カテゴリ		55/125/21	
UL1577				
V _{ISO}	絶縁耐圧	V _{TEST} = V _{ISO} 、t = 60s (認定試験)、 V _{TEST} = 1.2 × V _{ISO} 、t = 1s (100% 出荷時テスト)	5000	V _{RMS}

- (1) アプリケーションに固有の機器の絶縁規格に従って沿面距離および空間距離の要件を適用します。基板設計では、沿面距離および空間距離を維持して、プリント基板 (PCB) のアイソレータの取り付けパッドによりこの距離が短くならないようにします。特定の場合には、PCB 上の沿面距離と空間距離は等しくなります。これらの規格値を増やすため、PCB 上にグループやリブを挿入するなどの技法が使用されます。
- (2) この絶縁素子は安全定格内の 安全な電氣的絶縁のみに適しています。安全定格への準拠は、適切な保護回路によって保証する必要があります。
- (3) テストは、パッケージのサージ耐性を判定するため、空気中で実行されます。
- (4) テストは、絶縁バリアの固有サージ耐性を判定するため、油中で実行されます。
- (5) 見掛けの放電電荷とは、部分放電 (pd) により発生する放電です。
- (6) バリアのそれぞれの側にあるすべてのピンは互いに接続され、実質的に 2 ピンのデバイスになります。
- (7) 正式運用環境では、手法 b1 または b2 のいずれかが使用されます。

6.9 安全関連認証 (基本絶縁)

VDE	UL
DIN EN IEC 60747-17 (VDE 0884-17)、 EN IEC 60747-17、 DIN EN 61010-1 (VDE 0411-1) 条項: 6.4.3、6.7.1.3、6.7.2.1、6.7.2.2、 6.7.3.4.2、6.8.3.1	1577 component および CSA component acceptance NO 5 programs により承認済み
基本絶縁	単一保護
認証書番号: 保留中	ファイル番号: 保留中

6.10 安全関連認証 (強化絶縁)

VDE	UL
DIN EN IEC 60747-17 (VDE 0884-17)、 EN IEC 60747-17、 DIN EN IEC 62368-1 (VDE 0868-1)、 EN IEC 62368-1、 IEC 62368-1 条項: 5.4.3、5.4.4.4、5.4.9	1577 component および CSA component acceptance NO 5 programs により承認済み
強化絶縁	単一保護
認証書番号: 保留中	ファイル番号: 保留中

6.11 安全限界値 (D パッケージ)

安全限界値⁽¹⁾の目的は、入力または出力回路の故障による絶縁バリアの損傷の可能性を最小限に抑えることです。I/O 回路の故障により、グランドあるいは電源との抵抗が低くなることがあります。電流制限がないと、チップがオーバーヒートして絶縁バリアが破壊されるほどの大電力が消費され、ひいてはシステムの 2 次故障に到る可能性があります。

パラメータ		テスト条件	最小値	標準値	最大値	単位
I_S	安全入力、出力、または電源電流	$R_{\theta JA} = 116.5^\circ\text{C/W}$ 、 $V_{DDx} = 5.5\text{V}$ 、 $T_J = 150^\circ\text{C}$ 、 $T_A = 25^\circ\text{C}$			195	mA
P_S	安全入力、出力、または合計電力	$R_{\theta JA} = 116.5^\circ\text{C/W}$ 、 $T_J = 150^\circ\text{C}$ 、 $T_A = 25^\circ\text{C}$			1070	mW
T_S	最高安全温度				150	$^\circ\text{C}$

- (1) 最高安全温度 T_S は、本デバイスに規定された最大接合部温度 T_J と同じ値です。 I_S および P_S パラメータはそれぞれ安全電流と安全電力を表します。

I_S と P_S の上限値を超えないようにします。これらの

制限値は周囲温度 T_A によって変化します。

「熱に関する情報」の表にある、接合部から外気への熱抵抗 $R_{\theta JA}$ は、

リード付き表面実装パッケージ用の高誘電率テスト基板に実装されたデバイスのものです。次の式を使用して、各パラメータの値を計算します。

$T_J = T_A + R_{\theta JA} \times P$ (P はデバイスで消費される電力)。

$T_{J(\max)} = T_S = T_A + R_{\theta JA} \times P_S$ ($T_{J(\max)}$ は最大接合部温度)。

$P_S = I_S \times V_{DD\max}$ ($V_{DD\max}$ はハイサイドとローサイドの最大電源電圧)。

6.12 安全限界値 (DWV パッケージ)

安全限界値 ⁽¹⁾ の目的は、入力または出力回路の故障による絶縁バリアの損傷の可能性を最小限に抑えることです。I/O 回路の故障により、グラウンドあるいは電源との抵抗が低くなることがあります。電流制限がないと、チップがオーバーヒートして絶縁バリアが破壊されるほどの大電力が消費され、ひいてはシステムの 2 次故障に到る可能性があります。

パラメータ		テスト条件	最小値	標準値	最大値	単位
I _S	安全入力、出力、または電源電流	R _{θJA} = 102.8°C/W、VDDx = 5.5V、 T _J = 150°C、T _A = 25°C			220	mA
P _S	安全入力、出力、または合計電力	R _{θJA} = 102.8°C/W、T _J = 150°C、T _A = 25°C			1210	mW
T _S	最高安全温度				150	°C

- (1) 最高安全温度 T_S は、本デバイスに規定された最大接合部温度 T_J と同じ値です。I_S および P_S パラメータはそれぞれ安全電流と安全電力を表します。

I_S と P_S の上限値を超えないようにします。これらの

制限値は周囲温度 T_A によって変化します。

「熱に関する情報」の表にある、接合部から外気への熱抵抗 R_{θJA} は、

リード付き表面実装パッケージ用の高誘電率テスト基板に実装されたデバイスのものです。次の式を使用して、各パラメータの値を計算します。

T_J = T_A + R_{θJA} × P (P はデバイスで消費される電力)。

T_{J(max)} = T_S = T_A + R_{θJA} × P_S (T_{J(max)} は最大接合部温度)。

P_S = I_S × VDD_{max} (VDD_{max} はハイサイドとローサイドの最大電源電圧)。

6.13 電気的特性

最小値と最大値の仕様は、 $T_A = -40^{\circ}\text{C} \sim 125^{\circ}\text{C}$ 、 $AVDD = 3.0\text{V} \sim 5.5\text{V}$ 、 $DVDD = 2.7\text{V} \sim 5.5\text{V}$ 、 $V_{INP} = -250\text{mV} \sim 250\text{mV}$ 、 $V_{INN} = 0\text{V}$ 、 sinc^3 フィルタ (OSR = 256) での値です (特に記述のない限り)。標準値の仕様は、 $T_A = 25^{\circ}\text{C}$ 、 $AVDD = 5\text{V}$ 、 $DVDD = 3.3\text{V}$ での値です。

パラメータ		テスト条件	最小値	標準値	最大値	単位
アナログ入力						
C _{IN}	実効入力サンプリング容量		1.8			pF
R _{IN}	入力インピーダンス		50	55	60	kΩ
I _{INP}	入力電流	V _{IN} = (V _{INP} − V _{INN}) = V _{FSR, MAX}	4.5			μA
I _{INN}	入力電流	V _{IN} = (V _{INP} − V _{INN}) = V _{FSR, MAX}	-4.5			μA
CMTI	同相電圧過渡耐性		150			V/ns
DC 精度						
E _O	オフセット誤差 (1) (2)	INP = INN = AGND、T _A = 25°C	-200	±9	200	μV
TCE _O	オフセット誤差の温度ドリフト (4)		-2		2	μV/°C
E _G	ゲイン誤差	T _A = 25°C	-0.2%	±0.005%	0.2%	
TCE _G	ゲイン誤差の温度ドリフト (2) (5)		-30	±10	30	ppm/°C
INL	積分非直線性 (3)	分解能: 16 ビット	-4	±1	4	LSB
DNL	微分非直線性	分解能: 16 ビット	-0.99		0.99	LSB
	DC 出力ノイズ	INP = INN = AGND	6.5			μV _{RMS}
CMRR	同相信号除去比	INP = INN、f _{IN} = 0Hz、 V _{CM min} ≤ V _{IN} ≤ V _{CM max}	-92			dB
		INP = INN、f _{IN} = 0.1Hz ~ 10kHz、 V _{CM min} ≤ V _{IN} ≤ V _{CM max}	-97			
PSRR	電源除去比	INP = INN = AGND、 AVDD = 3.0V ~ 5.5V、DC	-87			dB
		INP = INN = AGND、 AVDD = 3.0V = 5.5V、 10kHz / 100mV リップル	-87			
AC 精度						
SNR	信号対雑音比	f _{IN} = 35Hz	80			dB
THD	全高調波歪み (6)	3.0V ≤ AVDD ≤ 5.5V、f _{IN} = 1kHz	-108 -81			dB
デジタル入力 (シュミットトリガ付き CMOS ロジック)						
I _{IN}	入力電流	DGND ≤ V _{IN} ≤ DVDD	0	7		μA
C _{IN}	入力容量		4			pF
V _{IH}	High レベル入力電圧		0.7 × DVDD	DVDD + 0.3		V
V _{IL}	Low レベル入力電圧		-0.3	0.3 × DVDD		V
デジタル出力 (CMOS)						
C _{LOAD}	出力負荷容量		15 30			pF
V _{OH}	High レベル出力電圧	I _{OH} = −4mA	DVDD - 0.4			V
V _{OL}	Low レベル出力電圧	I _{OL} = 4mA	0.4			V
電源						
I _{AVDD}	ハイサイド電源電流		4.5 5.5			mA
I _{DVDD}	ローサイド電源電流	C _{LOAD} = 15pF	4.1 6.0			mA
AVDD _{UV}	ハイサイド低電圧検出スレッショルド	AVDD 立ち上がり	2.4	2.6	2.8	V
		AVDD 立ち下がり	1.9	2.05	2.2	

6.13 電気的特性 (続き)

最小値と最大値の仕様は、 $T_A = -40^{\circ}\text{C} \sim 125^{\circ}\text{C}$ 、 $AVDD = 3.0\text{V} \sim 5.5\text{V}$ 、 $DVDD = 2.7\text{V} \sim 5.5\text{V}$ 、 $V_{\text{INP}} = -250\text{mV} \sim 250\text{mV}$ 、 $V_{\text{INN}} = 0\text{V}$ 、 sinc^3 フィルタ ($\text{OSR} = 256$) の値です (特に記述のない限り)。標準値の仕様は、 $T_A = 25^{\circ}\text{C}$ 、 $AVDD = 5\text{V}$ 、 $DVDD = 3.3\text{V}$ の値です。

パラメータ		テスト条件	最小値	標準値	最大値	単位
DVDD _{UV}	ローサイドの低電圧検出スレッシュホールド	DVDD 立ち上がり	2.3	2.5	2.7	V
		DVDD 立ち下がり	1.9	2.05	2.2	

- (1) このパラメータは入力換算です。
- (2) 標準値には、1 つのシグマの統計的変動が含まれます。
- (3) 積分非線形性は、LSB の数、または指定された線形性を有する入力電圧範囲 FSR のパーセンテージとして表される、理想的な ADC 伝達関数の終点を通過する直線からの、最大偏移と定義されます。
- (4) オフセット誤差温度ドリフトは、次の式で説明されるボックス法を使用して計算されます。

$$TCE_O = (E_{O,MAX} - E_{O,MIN}) / \text{TempRange}$$
 ここで、 $E_{O,MAX}$ および $E_{O,MIN}$ は、温度範囲 ($-40 \sim 125^{\circ}\text{C}$) で測定された最大および最小の E_O 値を指します。
- (5) ゲイン誤差の温度ドリフトは、次の式で記述されるボックス法を使用して計算されます。

$$TCE_G (\text{ppm}) = ((E_{G,MAX} - E_{G,MIN}) / \text{TempRange}) \times 10^4$$
 ここで、 $E_{G,MAX}$ および $E_{G,MIN}$ は、温度範囲 ($-40 \sim 125^{\circ}\text{C}$) で測定された最大および最小 E_G 値 (%) を表します。
- (6) THD は、最初の 5 つのより高い高調波の振幅の rms 合計と、基本波の振幅との比です。

6.14 スイッチング特性

動作時周囲温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
f_{CLK}	内部クロック周波数	9.4	10	10.6	MHz
d_{CLK}	内部クロック デューティ サイクル	$d_{\text{CLK}} = t_{\text{HIGH}} / t_{\text{CLK}}, t_{\text{CLK}} = 1/f_{\text{CLK}}$	45%	50%	55%
t_{H}	CLKOUT 立ち上がりエッジ後の DOUT ホールド時間	$C_{\text{LOAD}} = 15\text{pF}$	7		ns
t_{D}	CLKOUT 立ち上がりエッジ後の DOUT 遅延時間	$C_{\text{LOAD}} = 15\text{pF}$		16	ns
t_{r}	DOUT と CLKOUT の立ち上がり時間	10% ~ 90%, $2.7\text{V} \leq \text{DVDD} \leq 3.6\text{V}$, $C_{\text{LOAD}} = 15\text{pF}$	2.5	6	ns
		10% ~ 90%, $4.5\text{V} \leq \text{DVDD} \leq 5.5\text{V}$, $C_{\text{LOAD}} = 15\text{pF}$	3.0	6	
t_{f}	DOUT と CLKOUT の立ち下がり時間	10% ~ 90%, $2.7\text{V} \leq \text{DVDD} \leq 3.6\text{V}$, $C_{\text{LOAD}} = 15\text{pF}$	2.7	6	ns
		10% ~ 90%, $4.5\text{V} \leq \text{DVDD} \leq 5.5\text{V}$, $C_{\text{LOAD}} = 15\text{pF}$	3.3	6	
t_{START}	デバイスの起動時間	$\text{DVDD} \geq 2.7\text{V}$ からビットストリームが有効、0.1% セットリングで、AVDD が 0 から 3.0V までのステップ	100		μs

6.15 タイミング図




図 6-1. デジタルインターフェースのタイミング




図 6-2. デバイスの起動時間

6.16 絶縁特性曲線




図 6-3. VDE に従う安全性制限電流の熱特性低下曲線






図 6-4. VDE に従う安全性制限電力の熱特性低下曲線



150°C までの T_A 、ストレス電圧周波数 = 60Hz、絶縁動作電圧 =
1500V_{RMS}、
予測動作寿命 = 50 年

図 6-5. 絶縁コンデンサの寿命推定
(強化絶縁)



150°C までの T_A 、ストレス電圧周波数 = 60Hz、絶縁動作電圧 =
800V_{RMS}、
予測動作寿命 >> 100 年

図 6-6. 絶縁コンデンサの寿命推定
(基本絶縁)

6.17 代表的特性

AVDD = 5V、DVDD = 3.3V、 $V_{INP} = -250\text{mV} \sim +250\text{mV}$ 、INN = AGND、OSR = 256 の sinc³ フィルタ (特に記載がない限り)





図 6-7. 入力電流と入力電圧との関係 (INP ピン)



総未校正出力誤差 (%) は次のように定義されます。

$$\left[\left(\frac{\text{出力コード}}{2^{16}} \right) - \left(\frac{V_{IN} + 320\text{mV}}{640\text{mV}} \right) \right] \times 100,$$

ここで、 $V_{IN} = (V_{INP} - V_{INN})$

図 6-8. 総未校正出力誤差と入力電圧との関係




図 6-9. オフセット誤差と 1 次側電源電圧との関係




図 6-10. オフセット誤差と温度との関係




図 6-11. ゲイン誤差と 1 次側電源電圧との関係




図 6-12. ゲイン誤差と温度との関係

6.17 代表的特性 (続き)

AVDD = 5V、DVDD = 3.3V、 $V_{INP} = -250\text{mV} \sim +250\text{mV}$ 、INN = AGND、OSR = 256 の sinc³ フィルタ (特に記載がない限り)




図 6-13. 積分非直線性とハイサイド電源電圧との関係




図 6-14. 積分非直線性と入力電圧との関係




図 6-15. 積分非線形性と温度との関係




図 6-16. 電源除去比とリップル周波数との関係




図 6-17. 同相除去率と入力信号周波数との関係




図 6-18. 全高調波歪みと 1 次側電源電圧との関係

6.17 代表的特性 (続き)

AVDD = 5V、DVDD = 3.3V、 $V_{INP} = -250\text{mV} \sim +250\text{mV}$ 、INN = AGND、OSR = 256 の sinc^3 フィルタ (特に記載がない限り)




図 6-19. 全高調波歪みと入力信号振幅との関係




図 6-20. 全高調波歪みと入力信号周波数との関係






図 6-21. 全高調波歪みと温度との関係




sinc^3 、OSR = 1、周波数ビン幅 = 1Hz

図 6-22. 両方の入力を HGND に短絡した場合のノイズ密度



sinc^3 、OSR = 256、 $V_{IN} = 500\text{mV}_{PP}$

図 6-23. 35Hz 入力信号に対する周波数スペクトラム



sinc^3 、OSR = 256、 $V_{IN} = 500\text{mV}_{PP}$

図 6-24. 1kHz 入力信号に対する周波数スペクトラム

6.17 代表的特性 (続き)

AVDD = 5V、DVDD = 3.3V、 $V_{INP} = -250\text{mV} \sim +250\text{mV}$ 、INN = AGND、OSR = 256 の sinc^3 フィルタ (特に記載がない限り)




図 6-25. 10kHz 入力信号に対する周波数スペクトラム




図 6-26. 内部クロック周波数と温度の関係




図 6-27. 電源電流と電源電圧との関係




図 6-28. 電源電流と温度との関係

7 詳細説明

7.1 概要


AMC0x03M2510 は、高分解能のシャント ベース電流センシング用に設計されたシングル チャネル、2 次 CMOS デルタ シグマ ($\Delta\Sigma$) 変調器です。差動アナログ入力、スイッチト キャパシタ回路を使用して実装します。コンバータの絶縁出力 (DOUT) は、CLKIN ピンに適用される で利用可能な内部生成クロックに同期したデジタルの 1 と 0 のストリームを提供します。このシリアル出力の時間平均は、アナログ入力電圧に比例します。

変調器は量子化ノイズを高い周波数にシフトするため、全体的な性能を向上させるには、デバイス出力で Sinc フィルタなどのデジタルローパスデジタルフィルタを使用します。このフィルタは、高いサンプリング レートの 1 ビット データ ストリームを、より低いレートでビット数の多いデータ ワードに変換します(間引き)。フィルタを実装するには、マイクロコントローラ (μC) またはフィールド プログラム可能ゲート アレイ (FPGA) を使用します。

全体的な性能 (速度と分解能) は、適切なオーバー サンプリング比 (OSR) とフィルタ タイプの選択によって異なります。OSR が高いほど分解能が高くなり、低いリフレッシュ レートで動作します。OSR が低いほど分解能は低くなりますが、データのリフレッシュ レートは高くなります。このシステムは、デジタル フィルタ設計による柔軟性が高く、OSR = 256 で 80dB を超えるダイナミック レンジを備えており、A/D 変換結果を得ることができます。

二酸化シリコン (SiO_2) ベースの容量性絶縁バリアは、高レベルの磁場耐性をサポートします。『ISO72x デジタル アイスレータの磁界耐性』アプリケーション ノート を参照してください。AMC0x03M2510 はオン / オフ キーイング (OOK) 変調を使用して、絶縁バリアをまたぐデータを送信します。この変調と絶縁バリアの特性から、ノイズの多い環境で高い信頼性と、高い同相過渡耐性が得られます。

7.2 機能ブロック図



7.3 機能説明

7.3.1 アナログ入力

図 7-1 に示すように、AMC0x03M2510 の入力、完全差動スイッチト コンデンサ回路を備えています。AMC0x03M2510 は、10 MHz における $55k\Omega$ の動的作用入力インピーダンスを持ちます。

サンプリング コンデンサは、 f_{CLK} の周波数で連続的に充放電されます。S1 スイッチが閉になると、 C_{IND} は V_{INP} と V_{INN} の間の電圧差まで充電されます。放電フェーズでは、両方の S1 スイッチが最初に関き、次に両方の S2 スイッチが閉じます。このフェーズの間、 C_{IND} はおよび $AGND + 0.8V$ の値となるまで放電されます。




図 7-1. 等価入力回路

アナログ入力範囲は、電流センシングに使用されるシャント抵抗の両端での電圧ドロップに直接適合するようカスタマイズされます。アナログ入力信号(INP および INN)には 2 つの制限があります。

- まず、入力電圧が **絶対最大定格** の表に規定された入力範囲を超える場合は、入力電流を絶対最大値に制限します。これは、大電流によるデバイス入力静電放電 (ESD) ダイオードの損傷を防ぐためです。
- 次に、差動アナログ入力電圧を、規定されたフルスケール レンジ (V_{FSR}) と入力同相電圧範囲 (V_{CM}) 内に維持します。 V_{FSR} と V_{CM} は **推奨動作条件** の表で指定されています。デバイスのノイズおよび直線性性能は、この範囲内でのみ保証されます。

7.3.2 変調器

図 7-2 は、AMC0x03M2510 に実装されている 2 次スイッチト コンデンサ、フィードフォワード $\Delta\Sigma$ 変調器の概念を解説します。1 ビットのデジタル/アナログ コンバータ (DAC) の出力 V_5 が、入力電圧 $V_{IN} = (V_{INP} - V_{INN})$ から減算されます。この減算により、最初の積分器段の入力にアナログ電圧 V_1 が供給されます。最初の積分器の出力は、2 番目の積分器段の入力に供給されます。2 番目の積分の結果は、出力電圧 V_3 で、 V_{IN} および V_2 出力と加算されます。 V_{IN} は入力信号、 V_2 は最初の積分器です。その結果生成される電圧 V_4 の値に応じて、コンパレータの出力が変化します。この場合、1 ビット DAC は、次のクロック パルスで、関連するアナログ出力電圧 V_5 を変更することで応答します。そのため、積分器は逆方向へ進行し、積分器の出力値は強制的に入力の平均値をトラッキングします。




図 7-2. 2 次変調器のブロック図

オフセットおよびオフセットのドリフトを低減するため、積分器はチョッピング周波数を $f_{CLK}/16$ 。10 MHz の変調器クロックのチョッピング周波数によって生成される 625 KHz のスプリアスを、図 7-3 に示します。




図 7-3. 量子化ノイズ成形

7.3.3 絶縁チャネルの信号伝送

図 7-4 に示されているように、AMC0x03M2510 は、オン / オフ キーイング (OOK) 変調方式を使用して、変調器の出力ビットストリームを、 SiO_2 ベースの絶縁膜間で伝送します。送信ドライバ (TX) をに [機能ブロック図](#) 示します。TX は、内部で生成された高周波キャリアを絶縁バリア越しに送信し、デジタル 1 を表現します。ただし、TX はデジタル 0 を表す信号を送信しません。AMC0x03M2510 で使用されるキャリアの公称周波数は 480MHz です。

AMC0x03M2510 の送信チャネルは、同相過渡耐性 (CMTI) を最大限に高め、放射妨害波を最小限に抑えるように最適化されています。高周波キャリアと RX/TX パンプアのスイッチングにより、これらの放射が発生します。




図 7-4. OOK ベースの変調方式

7.3.4 デジタル出力

入力信号の 0V は、理想的には時間のうち 50% が high である 1 と 0 のストリームを生成します。入力 250mV ($V_{INP} - V_{INN}$) により、1 と 0 のストリームが生成されます。このストリームは時間のうち 90.0% が high です。分解能が 16 ビットであるため、このパーセンテージは理想的にはコード 58982 に対応します。入力信号の -250mV は、理想的には時間のうち 10.0% が high である 1 と 0 のストリームを生成します。分解能が 16 ビットであるため、このパーセンテージは理想的にはコード 6554 に対応します。これらの入力電圧は、AMC0x03M2510 と規定された線形範囲でもあります。入力電圧の値がこの範囲を超えた場合、変調器の出力には非線形の動作が見られるようになり、量子化ノイズが増大します。変調器の出力は -320mV の入力でゼロの一定ストリームをクリップします。変調器の出力も、 ≥ 320 mV の入力で一定のストリームをクリップします。ただしこの場合、AMC0x03M2510 は 128 クロック サイクルごとに 1 または 0 を生成し、デバイスが正しく機能していることを示します。入力が負のフルスケールにある場合、単一 1 が生成され、入力が正のフルスケールにある場合には 0 が生成されます。詳細については、「[フルスケール入力の場合の出力動作](#)」セクションを参照してください。入力電圧と、変調器の出力信号との関係を、[図 7-5](#) に示します。




図 7-5. 変調器出力とアナログ入力の関係

次の式は、任意の入力電圧 $V_{IN} = (V_{INP} - V_{INN})$ の値について、出力ビット ストリームの密度を計算します。唯一の例外は、フルスケール入力信号です。「[フルスケール入力の場合の出力動作](#)」セクションを参照してください。

$$\rho = (|V_{Clipping}| + V_{IN}) / (2 \times V_{Clipping}) \quad (1)$$

7.3.4.1 フルスケール入力の場合の出力動作

AMC0x03M2510 にフルスケール入力信号が印加された場合、デバイスは DOUT の 128 ビットごとに 1 または 0 を生成します。このプロセスのタイミング図を、[図 7-6](#) に示します。検出される信号の実際の極性に応じて、単一の 1 または 0 が生成されます。フルスケール信号は、 $|V_{INP} - V_{INN}| \geq |V_{Clipping}|$ と定義されます。この方法により、AVDD が消失した状態と、フルスケール入力信号の状態とを、システムレベルで区別できます。デジタル ビット ストリームの診断に関するサンプルコードについては、『[C2000™ の構成可能ロジック ブロック \(CLB\) を使用したデルタ シグマ変調器のビット ストリームの診断](#)』アプリケーション ノート を参照してください。




図 7-6. AMC0x03M2510 のフルスケール出力

7.3.4.2 ハイサイド電源が消失した場合の出力動作

ハイサイド電源 (AVDD) がない場合、デバイスは出力にロジック 0 の一定のビットストリームを提供し、DOUT は永続的に low です。このプロセスのタイミング図を、[図 7-7](#) に示します。その 1 は 128 のクロック パルスごとに生成されるわけではなく、この状況が有効な負のフルスケール入力と区別されます。この機能は、基板上のハイサイド電源の問題を識別するのに役立ちます。デジタル ビット ストリームの診断に関するサンプルコードについては、『[C2000™ の構成可能ロジックブロック \(CLB\) を使用したデルタ シグマ変調器のビット ストリームの診断](#)』アプリケーション ノートを参照してください。




図 7-7. ハイサイド電源が消失した場合の AMC0x03M2510 の出力

7.4 デバイスの機能モード

AMC0x03M2510 は、次の状態のいずれかで動作します。

- **OFF 状態:** デバイスのローサイド (DVDD) が $DVDD_{UV}$ スレッショルドより低いです。デバイスが応答しません。DOUT はハイ インピーダンス状態。内部的に、DOUT および CLKOUT は、ESD 保護ダイオードにより DVDD および DGND にクランプされます。
- **ハイサイド電源喪失:** デバイス (DVDD) のローサイドに電源が供給され、[推奨動作条件](#) - に記載されている制限範囲内です。ハイサイド電源 (AVDD) は $AVDD_{UV}$ スレッショルドを下回っています。このデバイスは、[ハイサイド電源が消失した場合の出力動作](#) セクションで説明されているように、ロジック **0** の一定のビットストリームを出力します。
- **アナログ入力オーバーレンジ (正のフルスケール入力):** AVDD および DVDD は推奨動作条件の範囲内です。ただし、アナログ入力電圧 $V_{IN} = (V_{INP} - V_{INN})$ は最大クリッピング電圧 ($V_{Clipping, MAX}$) を上回っています。[フルスケール入力の場合の出力動作](#) セクションで説明しているように、このデバイスは 128 クロックサイクルごとにロジック **0** を出力します。
- **アナログ入力アンダーレンジ (負のフルスケール入力):** AVDD および DVDD は推奨動作条件の範囲内です。ただし、アナログ入力電圧 $V_{IN} = (V_{INP} - V_{INN})$ は最小クリッピング電圧 ($V_{Clipping, MIN}$) を下回っています。[フルスケール入力の場合の出力動作](#) セクションで説明しているように、このデバイスは 128 クロックサイクルごとにロジック **1** を出力します。
- **通常動作の場合:** AVDD、DVDD、 V_{IN} は推奨動作条件内です。このデバイスは、[デジタル出力](#) セクションで説明されているように、デジタル ビット ストリームを出力します。

表 7-1 に、動作モードを示します。

表 7-1. デバイスの動作モード

オペラティナル モード	AVDD	DVDD	V_{IN}	デバイスの 応答
OFF	未使用	$V_{DVDD} < DVDD_{UV}$	未使用	DOUT はハイ インピーダンス状態。内部的に、DOUT および CLKOUT は、ESD 保護ダイオードにより DVDD および DGND にクランプされます。
ハイサイド電源喪失	$V_{AVDD} < AVDD_{UV}$	有効 ⁽¹⁾	未使用	このデバイスは、 ハイサイド電源が消失した場合の出力動作 セクションで説明されているように、ロジック 0 の一定のビットストリームを出力します。
入力オーバーレンジ	有効 ⁽¹⁾	有効 ⁽¹⁾	$V_{IN} > V_{Clipping, MAX}$	フルスケール入力の場合の出力動作 セクションで説明しているように、このデバイスは 128 クロックサイクルごとにロジック 0 を出力します。
アンダーレンジ入力	有効 ⁽¹⁾	有効 ⁽¹⁾	$V_{IN} < V_{Clipping, MIN}$	フルスケール入力の場合の出力動作 セクションで説明しているように、このデバイスは 128 クロックサイクルごとにロジック 1 を出力します。
通常動作	有効 ⁽¹⁾	有効 ⁽¹⁾	有効 ⁽¹⁾	通常動作

(1) **Valid** は、値が推奨動作条件の範囲内にあることを示します。

8 アプリケーションと実装

注

以下のアプリケーション セクションにある情報は、TI の製品仕様に含まれるものではなく、TI はその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報

AMC0x03M2510 はアナログ入力電圧範囲が低く、高精度、低い温度ドリフト、高い同相過渡耐性を備えています。AMC0x03M2510 は、主に高い同相電圧が存在する状況で正確な電流監視が必要なシャントベースの電流検出アプリケーション向けに設計されています。AMC0x03M2510 は、モーター ドライブ、周波数インバータ、無停電電源 (UPS) アプリケーションにおける絶縁型電流センシングに推奨されます。

8.2 代表的なアプリケーション

下図は、代表的なアプリケーションにおける AMC0x03M2510 を示しています。外部のシャント抵抗 R_{SHUNT} を流れる負荷電流によって電圧降下が生じます。AMC0x03M2510 はハイサイド回路シャント抵抗の両端での電圧降下を検出し、その後デジタル化を行い、絶縁バリアをまたぐ形でローサイドにデータを転送します。ローサイド回路は、CLKOUT ピンに出力されるクロック信号に同期したデジタル ビット ストリームを DOUT ピンに出力します。デジタル ビット ストリームは、マイコン (MCU) または FPGA 内のローパス デジタル フィルタによって処理されます。

AMC0x03M2510 の差動入力、デジタル出力、および高いコモンモード過渡耐性 (CMTI) により、ノイズの多い環境でも信頼性が高く正確な動作が可能になります。




図 8-1. 代表的なアプリケーションでの電流検出に AMC0x03M2510 を使用

8.2.1 設計要件

表 8-1 に、この代表的なアプリケーションのパラメータを一覧します。

表 8-1. 設計要件

パラメータ	値
ハイサイド電源電圧	3.3V または 5V
ローサイド電源電圧	3.3V または 5V
線形応答に関する RSHUNT にまたがる電圧低下	±250mV (最大値)

8.2.2 詳細な設計手順

代表的なアプリケーション 図では、AMC0x03M2510 のハイサイド電源 (VDD1) は、上側ゲートドライバのフローティング電源から供給されます。

フローティング グラウンド基準 (GND1) は、AMC0x03M2510 の負入力 (INN) に接続されたシャント抵抗の端子から取得されます。4 ピンのシャントを使用する場合、AMC0x03M2510 の入力には内部リードに接続されます。次に、GND1 はシャントの INN 側の外側のリードに接続されます。オフセットを最小限に抑えて精度を向上させるには、シャント抵抗器に直接接続する別のトレースとしてグラウンド接続を配線します。デバイスの入力では、GND1 を INN に直接短絡しないでください。詳細については、[レイアウト例](#) セクションを参照してください。

目的の測定電流について、シャント抵抗の両端の電圧低下 (V_{SHUNT}) は、オームの法則で計算されます。

$$V_{SHUNT} = I \times RSHUNT \quad (2)$$

次の 2 つの条件を満たすように RSHUNT 値を選択します。

- まず、公称電流範囲により発生する電圧低下が、推奨の差動入力電圧範囲 $V_{SHUNT} \leq \pm 250mV$ を超えてはいけません。
- 第二に、許容される最大過電流により発生する電圧低下が、クリッピング出力を起こす入力電圧を超えてはいけません。 $V_{SHUNT} \leq V_{Clipping}$ を維持します。

8.2.2.1 入力フィルタの設計

デバイスの前に差動 RC フィルタ (R1、R2、C5) を配置し、信号パスの信号対雑音比性能を向上させます。 $\Delta\Sigma$ 変調器のサンプリング周波数に近い周波数 (通常は 10MHz) の入力ノイズは、変調器によって低周波数の範囲にフォールドバックされます。入力における RC フィルタの目的は、高周波ノイズを測定に必要なノイズ レベルを下回るように減衰させることです。入力フィルタは次のように設計します。

- フィルタ容量 (C5) は最小 10nF
- フィルタのカットオフ周波数は、 $\Delta\Sigma$ 変調器のサンプリング周波数 (f_{CLK}) より 1 桁以上低い値
- 動的入力バイアス電流では、同相入力電圧範囲に対して、DC インピーダンス (R1、R2) の両端で大きな電圧降下は発生しません
- アナログ入力から測定されたインピーダンスは等しい ($R1 = R2$)

高周波 (1MHz) での同相除去を改善し、オフセット電圧性能を向上させるために、コンデンサ C6 および C7 を配置します。最高の性能を得るには、C6 が C7 の値と一致し、両方のコンデンサの容量が C5 の 10 ~ 20 分の 1 となるようにします。NP0 タイプのコンデンサは温度ドリフトと電圧係数が低く、同相モードフィルタリングに適しています。

ほとんどのアプリケーションでは、図 8-2 に示す構造により優れた性能を実現します。




図 8-2. 入力フィルタ

8.2.2.2 ビットストリーム フィルタリング

変調器は、デジタル フィルタによって処理され、入力電圧に比例するデジタル ワードを取得するビット ストリームを生成します。式 3 に sinc^3 タイプ フィルタを示します。このフィルタは、最小限の労力とハードウェアで構築される、非常にシンプルなフィルタです。

$$H(z) = \left(\frac{1 - z^{-OSR}}{1 - z^{-1}} \right)^3 \quad (3)$$

このフィルタは 2 次変調器用に、最も小さなハードウェア (デジタル ゲート数) で、最良の出力性能が得られます。本書に記載されているすべての特性は、 sinc^3 フィルタでも測定されています。このフィルタは、オーバー サンプリング比 (OSR) が 256、出力ワード幅は 16 ビットです。

『ADS1202 と FPGA デジタル フィルタとの組み合わせによるモータ制御アプリケーションでの電流測定』アプリケーション ノート には、サンプル コードが提供されています。このサンプル コードでは、FPGA に sinc^3 フィルタを実装しています。このアプリケーション ノートは、www.ti.com からダウンロードできます。

変調器の出力するビット ストリームのフィルタ処理には、テキサス インストルメンツの C2000 または Sitara マイコン ファミリのデバイスをお勧めします。これらのファミリは、チャンネルごとに 2 つのフィルタ処理パスを提供することで、システム レベルの設計を大幅に簡素化する、マルチチャネルの専用ハードワイヤード フィルタ構造をサポートしています 1 つのパスは制御ループの高精度結果をもたらし、もう 1 つのパスは過電流検出の高速応答パスです。

デルタ シグマ変調器のフィルタ カリキュレータは、www.ti.com からダウンロードできます。このカリキュレータは、フィルタの設計と、目的の出力分解能とフィルタ応答時間を実現するための適切な OSR とフィルタの選択に役立ちます。

8.2.3 アプリケーション曲線

多くの場合、ADC と $\Delta\Sigma$ 変調器の性能を比較するには、実効ビット数(ENOB)が使用されます。次の図は、各種のオーバーサンプリング率における AMC0x03M2510 の ENOB を示します。




図 8-3. 測定された実効ビット数とオーバー サンプリング率との関係

8.3 設計のベスト プラクティス

デバイスの入力に(INP から INN へ) 10nF 以上のコンデンサを配置します。このコンデンサは、スイッチト コンデンサの入力段のサンプリング期間中に入力での電圧ドループを防止するのに役立ちます。

デバイスの入力で GND1 を INN には直接短絡しないでください。最高の精度を得るには、シャント抵抗に直接接続する個別のパターンとして、グランド接続を配線します。詳細については、「[レイアウト例](#)」セクションを参照してください。

デバイスの電源が入っているときに、AMC0x03M2510 の入力を未接続 (フローティング) のままにしないでください。デバイスの入力がフローティングのままだと、バイアス電流によって入力が正の方向に駆動され、動作範囲を超えるコモン モード入力電圧になる可能性があります。この状態では、デバイスは セクションで説明されているフェイルセーフ電圧を出力します。

ハイサイド グランド (GND1) を INN に、ハード短絡または抵抗性パスを介して接続します。入力同相電圧を定義するには、INN と GND1 の間に DC 電流パスが必要です。 [推奨動作条件](#) - の表に指定されているように、入力同相範囲を超えないようにします。

8.4 電源に関する推奨事項

一般的なアプリケーションでは、AMC0x03M2510 のハイサイド電源 (AVDD) は、絶縁型 DC/DC コンバータによってローサイド電源 (DVDD) から生成されます。低コストのオプションでは、プッシュプルドライバ [SN6501](#) と、目的の絶縁電圧定格をサポートするトランスを使います。

AMC0x03M2510 は、特定の起動シーケンスを必要としません。ハイサイド電源 (AVDD) は、低 ESR の $1\mu\text{F}$ コンデンサ (C2) と並列接続された低 ESR の 100nF コンデンサ (C1) でデカップリングされます。ローサイド電源 (DVDD) は、低 ESR の $1\mu\text{F}$ コンデンサ (C4) と並列接続された低 ESR の 100nF コンデンサ (C3) で同様にデカップリングされます。4 つのコンデンサ (C1、C2、C3、C4) はすべてデバイスのできるだけ近くに配置します。[図 8-4](#) に、AMC0x03M2510 のデカップリング図を示します。




図 8-4. AMC0x03M2510 のデカップリング

アプリケーションで発生する DC バイアス条件の下で、コンデンサは十分な実効容量を提供することを確認します。マルチレイヤ セラミック コンデンサ (MLCC) は通常、実際の使用条件下における容量は、公称容量よりはるかに小さい値となります。これらのコンデンサを選択する際は、これらの要素を考慮してください。この問題は、背の高い部品よりも絶縁体電界強度が高くなる薄型コンデンサで特に深刻です。信頼できるコンデンサ メーカーは、部品選択を非常に簡単にする容量対 DC バイアス曲線を提供しています。

8.5 レイアウト

8.5.1 レイアウトのガイドライン

「[レイアウト例](#)」セクションには、デカップリングコンデンサとフィルタコンデンサの重要な配置について詳しく説明した、レイアウトの推奨事項が掲載されています。デカップリングおよびフィルタ コンデンサは、AMC0x03M2510 入力ピンにできる限り近づけて配置してください。

8.5.2 レイアウト例




図 8-5. AMC0x03M2510 の推奨レイアウト

9 デバイスおよびドキュメントのサポート

9.1 ドキュメントのサポート

9.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス インスツルメンツ、『[絶縁の用語集](#)』アプリケーション ノート
- テキサス インスツルメンツ、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション ノート
- テキサス インスツルメンツ、『[ISO72x デジタル アイソレータの磁界耐性](#)』アプリケーション ノート
- テキサス インスツルメンツ、『[AMC1306 から AMC0306 への移行ガイド](#)』アプリケーション ブリーフ
- テキサス インスツルメンツ、『[MCU への絶縁型変調器のデジタル インターフェイスによるクロック エッジ遅延補償](#)』アプリケーション ノート
- テキサス・インスツルメンツ、『[ISO72x デジタルアイソレータ磁界耐性](#)』
- テキサス インスツルメンツ、『[ADS1202 と FPGA デジタル フィルタとの組み合わせによるモーター制御アプリケーションでの電流測定](#)』アプリケーション ノート
- テキサス インスツルメンツ、『[デルタシグマ変調フィルタ カリキュレータ設計ツール](#)』

9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

9.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

9.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

日付	改訂	注
December 2025	*	初版リリース

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。


11.1 メカニカル データ

PACKAGE OUTLINE

DWV0008A

SOIC - 2.8 mm max height

SOIC



NOTES:


1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm, per side.

EXAMPLE BOARD LAYOUT


DWV0008A

SOIC - 2.8 mm max height

SOIC



LAND PATTERN EXAMPLE
9.1 mm NOMINAL CLEARANCE/CREEPAGE
SCALE:6X



SOLDER MASK DETAILS

4218796/A 09/2013

NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DWV0008A

SOIC - 2.8 mm max height

SOIC



4218796/A 09/2013

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.




PACKAGE OUTLINE

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT




NOTES:


1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT**D0008A****SOIC - 1.75 mm max height**

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
 EXPOSED METAL SHOWN
 SCALE:8X

**SOLDER MASK DETAILS**

4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
AMC0303M2510DWVR	Active	Production	SOIC (DWV) 8	1000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	303M2510

- (1) **Status:** For more details on status, see our [product life cycle](#).
- (2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.
- (3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.
- (4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.
- (5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.
- (6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.


Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

SOIC - 2.8 mm max height


PIN 1 ID AREA
 11.5 ± 0.25 TYP
 5.95
 5.75
 NOTE 3
 1
 4
 8
 5
 6X 1.27
 2X 3.81
 8X 0.51
 0.31
 7.6
 7.4
 NOTE 4
 A
 B
 SEATING PLANE
 0.1 C
 2.8 MAX
 C
 A
 B



1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm, per side.



LAND PATTERN EXAMPLE
9.1 mm NOMINAL CLEARANCE/CREEPAGE
SCALE:6X




SOLDER MASK DETAILS

4218796/A 09/2013

NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
 BASED ON 0.125 mm THICK STENCIL
 SCALE:6X

4218796/A 09/2013

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](https://www.ti.com) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月