

AMC1203 高精度、±280mV 入力、 10MHz 内部クロック搭載、基本絶縁型デルタ シグマ変調器

1 特長

- リニア入力電圧範囲: ±280mV
- 電源電圧範囲:
 - ハイサイド: 4.5V ~ 5.5V
 - ローサイド: 4.5V ~ 5.5V
- 小さい DC 誤差:
 - AMC1203:
 - オフセット誤差: ±1mV (最大値)
 - オフセットドリフト: ±5µV/°C (最大値)
 - ゲイン誤差: ±2% (最大値)
 - ゲインドリフト: ±20ppm/°C (最大値)
 - AMC1203B:
 - オフセット誤差: ±1mV (最大値)
 - オフセットドリフト: ±5µV/°C (最大値)
 - ゲイン誤差: ±1% (最大値)
 - ゲインドリフト: ±20ppm/°C (最大値)
- 過渡耐性: 15kV/µs (最小値)
- 10MHz クロック ジェネレータを内蔵
- 安全関連認証:
 - DIN EN IEC 60747-17 (VDE 0884-17) に準拠した基本絶縁耐圧: 3500V_{PEAK}
 - UL 1577 に準拠した絶縁耐圧: 2500V_{RMS} (1 分間)
- 仕様温度範囲: -40°C ~ +105°C

2 アプリケーション

- 産業用モータドライブ
- 周波数インバータ
- 無停電電源 (UPS)
- 電力変換回路

3 説明

AMC1203 は、ガルバニック絶縁された高精度のデルタシグマ ($\Delta\Sigma$) 変調器です。この絶縁バリアは、異なる同相電圧レベルで動作するシステム領域を分離します。この絶縁バリアは、磁気干渉に対して高い耐性があり、DIN EN IEC 60747-17 (VDE 0884-17) および UL1577 規格に準拠した、最大 3500V_{PEAK} の基本絶縁を実現することが認証されています。


AMC1203 の入力は、シャント抵抗または他の低インピーダンスの信号源と直接接続できるように最適化されています。AMC1203 の出力ビットストリームは、内部で生成されるクロックと同期します。このデバイスは、 sinc^3 や OSR 256 フィルタなどのデジタル ローパス フィルタと組み合わせることで、16 ビットの分解能、87dB のダイナミックレンジ、39kSPS のデータレートを実現します。

AMC1203 は、SOP-8 ガルウイング パッケージ (DUB)、SOP-8 パッケージ (PSA)、および SOIC-16 パッケージ (DW) で供給されます。このデバイスは、-40°C ~ +105°C の周囲温度範囲で動作が規定されています。

パッケージ情報

部品番号	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾
AMC1203	DUB (SOP, 8)	9.5mm × 10.4mm
	PSA (SOP, 8)	5.27mm × 7.9mm
	DW (SOIC, 16)	10.3mm × 10.3mm

- (1) 詳細については、[メカニカル](#)、[パッケージ](#)、および[注文情報](#)をご覧ください。
- (2) パッケージ サイズ (長さ×幅) は公称値であり、該当する場合はピンも含まれます。



代表的なアプリケーション



目次

1 特長	1	6.2 機能ブロック図	15
2 アプリケーション	1	6.3 機能説明	16
3 説明	1	6.4 デバイスの機能モード	17
4 ピン構成および機能	3	7 アプリケーションと実装	18
5 仕様	5	7.1 アプリケーション情報	18
5.1 絶対最大定格	5	7.2 代表的なアプリケーション	18
5.2 ESD 定格	5	7.3 設計のベスト プラクティス	22
5.3 推奨動作条件	5	7.4 電源に関する推奨事項	22
5.4 熱に関する情報	6	7.5 レイアウト	23
5.5 電力定格	6	8 デバイスおよびドキュメントのサポート	24
5.6 絶縁仕様	7	8.1 ドキュメントのサポート	24
5.7 安全性関連認証	8	8.2 ドキュメントの更新通知を受け取る方法	24
5.8 安全限界値	8	8.3 サポート・リソース	24
5.9 電気的特性	9	8.4 商標	24
5.10 スイッチング特性	10	8.5 静電気放電に関する注意事項	24
5.11 タイミング図	10	8.6 用語集	24
5.12 代表的特性	11	9 改訂履歴	24
6 詳細説明	15	10 メカニカル、パッケージ、および注文情報	25
6.1 概要	15	10.1 メカニカル データ	26

デバイス比較表

パラメータ	AMC1203	AMC1203B
ゲイン誤差 (INL)	±9LSB (最大値)	±6LSB (最大値)
オフセット誤差 (E ₀)	±2% (最大値)	±1% (最大値)
THD	-84.5dB (最大値)	-88dB (最大値)
SFDR	86dB (最小値)	89dB (最小値)

4 ピン構成および機能




図 4-1. DUB パッケージ、8 ピン SOP ガル ウィング (上面図)、PSA パッケージ、8 ピン SOP (上面図)

表 4-1. ピンの機能 : SOP

ピン		タイプ	説明
番号	名称		
1	AVDD	ハイサイド電源	アナログ (ハイサイド) 電源 ⁽¹⁾ 。
2	INP	アナログ入力	非反転アナログ入力。
3	INN	アナログ入力	反転アナログ入力。
4	AGND	ハイサイド グランド	アナログ (ハイサイド) グランド基準電圧。
5	DGND	ローサイド グランド	デジタル (ローサイド) グランド基準電圧。
6	DOUT	デジタル出力	変調器のデータ出力。
7	CLKOUT	デジタル出力	変調器クロック出力。
8	DVDD	ローサイド電源	デジタル (ローサイド) 電源 ⁽¹⁾ 。




図 4-2. DW パッケージ、16 ピン SOIC (上面図)

表 4-2. ピンの機能 : SOIC

ピン		タイプ	説明
番号	名称		
1	AVDD	ハイサイド電源	アナログ (ハイサイド) 電源 ⁽¹⁾ 。
2	INP	アナログ入力	非反転アナログ入力。
3	INN	アナログ入力	反転アナログ入力。
4、8 ⁽²⁾	AGND	ハイサイド グランド	アナログ (ハイサイド) グランド。
5、6、7、10、12、15	NC	該当なし	内部接続なしこれらのピンは任意の電位に接続するか、未接続のままにします。
9、16 ⁽²⁾	DGND	ローサイド グランド	デジタル (ローサイド) グランド。
11	DOUT	デジタル出力	変調器のデータ出力。
13	CLKOUT	デジタル出力	変調器クロック出力。
14	DVDD	ローサイド電源	デジタル (ローサイド) 電源 ⁽¹⁾ 。

(1) 電源のデカップリングに関する推奨事項については、「[電源に関する推奨事項](#)」セクションを参照してください。

(2) どちらのピンも低インピーダンスパスを介して内部接続されています。グランドプレーンに接続するのは、1本のピンのみになります。

5 仕様

5.1 絶対最大定格

(1) を参照

		最小値	最大値	単位
電源電圧	AVDD から AGND へ	-0.3	6	V
	DVDD から DGND へ	-0.3	6	
アナログ入力電圧	INP、INN	GND1 - 0.3	VDD1 + 0.3	V
出力電圧	OUTP、OUTN	GND2 - 0.5	VDD2 + 0.5	V
入力電流	連続、電源ピンを除く任意のピン	-10	10	mA
温度	接合部、T _J		150	°C
	保存、T _{stg}	-65	150	

(1) 絶対最大定格を超えた動作は、デバイスに恒久的な損傷を与える可能性があります。絶対最大定格は、これらの条件において、または推奨動作条件に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。

5.2 ESD 定格

			値	単位
V _(ESD)	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	±2000	V
		荷電デバイス モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠 ⁽²⁾	±1000	

(1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

(2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

5.3 推奨動作条件

動作時周辺温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位	
電源						
AVDD	ハイサイド電源	AVDD から AGND へ	4.5	5.0	5.5	V
DVDD	ローサイド電源	DVDD から DGND へ	4.5	5.0	5.5	V
アナログ入力						
V _{Clipping}	出力クリッピング前の差動入力電圧	$V_{IN} = V_{INP} - V_{INN}$	±320		mV	
V _{FSR}	線形差動入力電圧を規定	$V_{IN} = V_{INP} - V_{INN}$	-280	280	mV	
V _{CM}	動作時同相入力電圧	$(V_{INP} + V_{INN}) / 2 \sim AGND$	0	AVDD	V	
C _{IN, EXT}	入りに接続された最小外部容量	INP から INN へ	10		nF	
温度範囲						
T _A	規定周囲温度		-40	105	°C	

5.4 熱に関する情報

熱評価基準 ⁽¹⁾		DUB (SOP)	PSA (SOP)	DW (SOIC)	単位
		8 ピン	8 ピン	16 ピン	
R _{θJA}	接合部から周囲への熱抵抗	78.0	164.0	104.0	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	61.0	32.0	58.0	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	該当なし	該当なし	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション ノートを参照してください。

5.5 電力定格

パラメータ		テスト条件	値	単位
P _D	最大消費電力 (両サイド)	AVDD = DVDD = 5.5V	110	mW
P _{D1}	最大消費電力 (ハイサイド)	AVDD = 5.5V	44	mW
P _{D2}	最大消費電力 (ローサイド)	DVDD = 5.5V	66	mW

5.6 絶縁仕様

動作時周辺温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	値	単位
一般				
CLR	外部空間距離 ⁽¹⁾	空間最短ピン間距離 (DUB パッケージ)	≥ 7	mm
		空間最短ピン間距離 (PSA パッケージ)	≥ 6.3	
		空間最短ピン間距離 (DW パッケージ)	≥ 8	
CPG	外部沿面距離 ⁽¹⁾	パッケージ表面に沿った最短のピン間距離 (DUB)	≥ 7	mm
		パッケージ表面に沿った最短のピン間距離 (PSA)	≥ 6.3	
		パッケージ表面に沿った最短のピン間距離 (DW)	≥ 8	
DTI	絶縁間の距離	絶縁の最小内部ギャップ (内部距離)	≥ 8	μm
CTI	比較トラッキング インデックス	DIN EN 60112 (VDE 0303-11)、IEC 60112	≥ 175	V
	材料グループ	IEC 60664-1 に準拠	IIIa	
	IEC 60664-1 に準拠した過電圧カテゴリ	定格商用電源 V_{RMS} が 150V 以下	I-IV	
		定格商用電源 V_{RMS} が 300V 以下	I-III	
DIN EN IEC 60747-17 (VDE 0884-17)⁽²⁾				
V_{IORM}	最大反復ピーク絶縁電圧	AC 電圧で	560	V_{PK}
V_{IOWM}	最大定格絶縁動作電圧	AC 電圧で (正弦波)	400	V_{RMS}
		DC 電圧で	560	V_{DC}
V_{IOTM}	最大過渡絶縁電圧	$V_{TEST} = V_{IOTM}$, $t = 60s$ (認定試験)、 $V_{TEST} = 1.2 \times V_{IOTM}$, $t = 1s$ (100% 製造試験)	3500	V_{PK}
V_{IMP}	最大インパルス電圧 ⁽³⁾	気中でテスト、IEC 62368-1 に準拠した 1.2/50μs の波形	3100	V_{PK}
V_{IOSM}	最大サージ絶縁電圧 ⁽⁴⁾	IEC 62368-1 に準拠し油中でテスト (認定時テスト)、1.2/50μs の波形	4000	V_{PK}
q_{pd}	見掛けの電荷 ⁽⁵⁾	手法 a、入力 / 出力安全性テストのサブグループ 2 および 3 の後、 $V_{pd(ini)} = V_{IOTM}$, $t_{ini} = 60s$, $V_{pd(m)} = 1.2 \times V_{IORM}$, $t_m = 10s$	≤ 5	pC
		手法 a、環境テストのサブグループ 1 の後、 $V_{pd(ini)} = V_{IOTM}$, $t_{ini} = 60s$, $V_{pd(m)} = 1.3 \times V_{IORM}$, $t_m = 10s$	≤ 5	
		手法 b1、事前条件設定 (タイプ テスト) およびルーチン テスト、 $V_{pd(ini)} = V_{IOTM}$, $t_{ini} = 1s$, $V_{pd(m)} = 1.5 \times V_{IORM}$, $t_m = 1s$	≤ 5	
		手法 b2、ルーチン テスト (100% 出荷時 ⁽⁷⁾)、 $V_{pd(ini)} = V_{IOTM} = V_{pd(m)}$, $t_{ini} = t_m = 1s$	≤ 5	
C_{IO}	バリア容量、入力から出力へ ⁽⁶⁾	$V_{IO} = 0.5V_{PP}$ (1MHz 時)	≈ 1.5	pF
R_{IO}	絶縁抵抗、入力から出力へ ⁽⁶⁾	$V_{IO} = 500V$ ($T_A = 25^\circ C$ 時)	> 10^{12}	Ω
		$V_{IO} = 500V$ ($100^\circ C \leq T_A \leq 125^\circ C$ 時)	> 10^{11}	
		$V_{IO} = 500V$ ($T_S = 150^\circ C$ 時)	> 10^9	
	汚染度		2	
	耐候性カテゴリ		40/105/21	
UL1577				
V_{ISO}	絶縁耐圧	$V_{TEST} = V_{ISO}$, $t = 60s$ (認定試験)、 $V_{TEST} = 1.2 \times V_{ISO}$, $t = 1s$ (100% 出荷時テスト)	2500	V_{RMS}

- (1) アプリケーションに固有の機器の絶縁規格に従って沿面距離および空間距離の要件を適用します。基板設計では、沿面距離および空間距離を維持し、プリント基板 (PCB) のアイソレータの取り付けパッドによりこの距離が短くならないよう注意が必要です。
- (2) この絶縁素子は、安全定格内の 安全な電氣的絶縁のみに適しています。安全定格への準拠は、適切な保護回路によって保証する必要があります。
- (3) テストは、パッケージのサージ耐性を判定するため、空気中で実行されます。
- (4) テストは、絶縁バリアの固有サージ耐性を判定するため、油中で実行されます。

- (5) 見掛けの放電電荷とは、部分放電 (pd) により発生する放電です。
 (6) バリアのそれぞれの側にあるすべてのピンは互いに接続され、実質的に 2 ピンのデバイスになります。
 (7) 正式運用環境では、手法 b1 または b2 のいずれかが使用されます。

5.7 安全性関連認証

VDE	UL
DIN EN IEC 60747-17 (VDE 0884-17)、 EN IEC 60747-17、 DIN EN 61010-1 (VDE 0411-1) 条項:6.4.3、6.7.1.3、6.7.2.1、6.7.2.2、 6.7.3.4.2、6.8.3.1	1577 component および CSA component acceptance NO 5 programs により承認済み
基本絶縁	単一保護
認証書番号:40047657	ファイル番号:E181974

5.8 安全限界値

安全限界値⁽¹⁾の目的は、入力または出力回路の故障による絶縁バリアの損傷の可能性を最小限に抑えることです。I/O 回路の故障により、グラウンドあるいは電源との抵抗が低くなることがあります。電流制限がないと、チップがオーバーヒートして絶縁バリアが破壊されるほどの大電力が消費され、ひいてはシステムの 2 次故障に到る可能性があります。

パラメータ		テスト条件	最小値	標準値	最大値	単位
DUB パッケージ						
I _S	安全入力、出力、または電源電流	R _{θJA} = 78°C/W、xVDD = 5.5V、 T _J = 150°C、T _A = 25°C			291	mA
P _S	安全入力、出力、または合計電力	R _{θJA} = 78°C/W、T _J = 150°C、T _A = 25°C			1603	mW
T _S	最高安全温度				150	°C
PSA パッケージ						
I _S	安全入力、出力、または電源電流	R _{θJA} = 164°C/W、xVDD = 5.5V、 T _J = 150°C、T _A = 25°C			139	mA
P _S	安全入力、出力、または合計電力	R _{θJA} = 164°C/W、T _J = 150°C、T _A = 25°C			762	mW
T _S	最高安全温度				150	°C
DW パッケージ						
I _S	安全入力、出力、または電源電流	R _{θJA} = 58°C/W、xVDD = 5.5V、 T _J = 150°C、T _A = 25°C			219	mA
P _S	安全入力、出力、または合計電力	R _{θJA} = 58°C/W、T _J = 150°C、T _A = 25°C			1202	mW
T _S	最高安全温度				150	°C

- (1) 最高安全温度 T_S は、本デバイスに規定された最大接合部温度 T_J と同じ値です。I_S および P_S パラメータはそれぞれ安全電流と安全電力を表します。

I_S と P_S の上限値を超えないようにします。これらの制限値は周囲温度 T_A によって変化します。

「熱に関する情報」の表にある、接合部から外気への熱抵抗 R_{θJA} は、

リード付き表面実装パッケージ用の高誘電率テスト基板に実装されたデバイスのものです。次の式を使用して、各パラメータの値を計算します。

T_J = T_A + R_{θJA} × P (P はデバイスで消費される電力)。

T_{J(max)} = T_S = T_A + R_{θJA} × P_S (T_{J(max)} は最大接合部温度)。

P_S = I_S × VDD_{max} (VDD_{max} はハイサイドとローサイドの最大電源電圧)。

5.9 電気的特性

最小値と最大値の仕様は、 $T_A = -40^{\circ}\text{C} \sim 105^{\circ}\text{C}$ 、 $AVDD = 4.5\text{V} \sim 5.5\text{V}$ 、 $DVDD = 4.5\text{V} \sim 5.5\text{V}$ 、 $INP = -280\text{mV} \sim 280\text{mV}$ 、 $INN = 0\text{V}$ 、および $OSR = 256$ の sinc^3 フィルタに適用されます (特に記述のない限り)。標準的な仕様は、 $T_A = 25^{\circ}\text{C}$ 、 $AVDD = 5\text{V}$ 、 $DVDD = 5.0\text{V}$ でのものです

パラメータ		テスト条件	最小値	標準値	最大値	単位
アナログ入力						
C_i	AGND への入力容量			3		pF
C_{ID}	差動入力容量			6		pF
R_{ID}	差動入力抵抗			28		k Ω
I_{IL}	入力リーク電流	$INN = INP = AGND$	-5		5	nA
CMTI	同相過渡耐性		15			kV/ μs
CMRR	同相除去比	$INP = INN, DC,$ $V_{CM\ min} \leq V_{IN} \leq V_{CM\ max}$		92		dB
		$INP = INN, AC$ 最大 10kHz、 $V_{CM\ min} \leq V_{IN} \leq V_{CM\ max}$		105		
DC 精度						
DNL	微分非直線性	分解能: 16 ビット	-0.99		0.99	LSB
INL	積分非線形性 ⁽²⁾	分解能: 16 ビット、AMC1203	-9	± 3	9	LSB
		分解能: 16 ビット、AMC1203B	-6	± 2	6	
E_O	オフセット誤差 ^{(1) (6)}	$INP = INN = AGND$	-1	± 0.1	1	mV
TCE_O	オフセット誤差の温度ドリフト ⁽³⁾		-5		5	$\mu\text{V}/^{\circ}\text{C}$
E_G	ゲイン誤差	$T_A = 25^{\circ}\text{C}$ 、AMC1203	-2%	$\pm 0.2\%$	2%	
		$T_A = 25^{\circ}\text{C}$ 、AMC1203B	-1%	$\pm 0.2\%$	1%	
TCE_G	ゲイン誤差の温度ドリフト ⁽⁴⁾			± 20		ppm/ $^{\circ}\text{C}$
PSRR	電源除去比	$INP = INN = AGND,$ $4.5\text{V} \leq AVDD \leq 5.5\text{V},$ 10kHz、100mV リップル		80		dB
AC 精度						
SNR	信号対雑音比	$f_{IN} = 1\text{kHz}$	80.5	85		dB
SINAD	信号対ノイズ + 歪み	$f_{IN} = 1\text{kHz}$	80	85		dB
THD	全高調波歪 ⁽⁵⁾	$f_{IN} = 1\text{kHz}$ 、AMC1203		-92	-84.5	dB
		$f_{IN} = 1\text{kHz}$ 、AMC1203B		-95	-88	
SFDR	スプリアスフリー ダイナミックレンジ	$f_{IN} = 1\text{kHz}$ 、AMC1203	86	92		dB
		$f_{IN} = 1\text{kHz}$ 、AMC1203B	89	95		
シュミットトリガを採用した CMOS ロジック						
V_{OH}	High レベル出力電圧	$I_{OH} = -4\text{mA}$	DVDD - 0.4			V
		$I_{OH} = -8\text{mA}$	DVDD - 0.8			
V_{OL}	Low レベル出力電圧	$I_{OL} = 4\text{mA}$			0.4	V
		$I_{OL} = 8\text{mA}$			0.8	

5.9 電気的特性 (続き)

最小値と最大値の仕様は、 $T_A = -40^{\circ}\text{C} \sim 105^{\circ}\text{C}$ 、 $AVDD = 4.5\text{V} \sim 5.5\text{V}$ 、 $DVDD = 4.5\text{V} \sim 5.5\text{V}$ 、 $INP = -280\text{mV} \sim 280\text{mV}$ 、 $INN = 0\text{V}$ 、および $OSR = 256$ の sinc^3 フィルタに適用されます (特に記述のない限り)。標準的な仕様は、 $T_A = 25^{\circ}\text{C}$ 、 $AVDD = 5\text{V}$ 、 $DVDD = 5.0\text{V}$ でのものです

パラメータ		テスト条件	最小値	標準値	最大値	単位
電源						
I_{AVDD}	ハイサイド電源電流			6	8	mA
I_{DVDD}	ローサイド電源電流			10	12	mA

- このパラメータは入力換算です。
- 積分非線形性は、LSB の数、または指定された線形性を有する入力電圧範囲 FSR のパーセンテージとして表される、理想的な ADC 伝達関数の終点を通る直線からの、最大偏差と定義されます。
- オフセット誤差温度ドリフトは、次の式で説明されるボックス法を使用して計算されます。
 $TCE_O = (E_{O,MAX} - E_{O,MIN}) / \text{TempRange}$ 、ここで、 $E_{O,MAX}$ および $E_{O,MIN}$ は、温度範囲 ($-40 \sim 105^{\circ}\text{C}$) で測定された最大および最小の E_O 値を指します。
- ゲイン誤差の温度ドリフトは、次の式で記述されるボックス法を使用して計算されます。
 $TCE_G (\text{ppm}) = ((E_{G,MAX} - E_{G,MIN}) / \text{TempRange}) \times 10^4$ 、ここで、 $E_{G,MAX}$ および $E_{G,MIN}$ は、温度範囲 ($-40 \sim 105^{\circ}\text{C}$) で測定された最大および最小 E_G 値 (%) を表します。
- THD は、最初の 5 つのより高い高調波の振幅の rms 合計と、基本波の振幅との比です。
- 温度ドリフトを含む最大値は、仕様温度範囲の全体にわたって保証されます。

5.10 スイッチング特性

動作時周辺温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
f_{CLK}	内部クロック周波数		8	10	12	MHz
t_{CLK}	CLKOUT クロック周期		83.3	100	125	ns
t_{HIGH}	CLKOUT High 時間		$(t_{CLK} / 2) - 8^{(1)}$	$t_{CLK} / 2$	$(t_{CLK} / 2) + 8^{(1)}$	ns
t_D	CLKOUT 立ち下がりエッジ後の DOUT 遅延時間		-2		2	ns
t_S	CLKOUT の立ち上がりエッジ前の DOUT セットアップ時間		31.5			ns
t_H	CLKOUT 立ち上がりエッジ後の DOUT ホールド時間		31.5			ns

- t_{CLK} は、デバイスの実際のクロック周期です

5.11 タイミング図




図 5-1. デジタル インターフェイスのタイミング

5.12 代表的特性

$V_{DD1} = V_{DD2} = 5V$ 、 $V_{IN+} = -280mV \sim +280mV$ 、 $V_{IN-} = 0V$ 、および $OSR = 256$ の sinc^3 フィルタ (特に記述のない限り)




図 5-2. 積分非直線性と入力信号振幅との関係




図 5-3. 積分非線形性と温度との関係




図 5-4. オフセット誤差と電源電圧との関係




図 5-5. オフセット誤差と温度との関係




図 5-6. ゲイン誤差と温度との関係




図 5-7. 実効ビット数とオーバー サンプリング レートとの関係

5.12 代表的特性 (続き)

$V_{DD1} = V_{DD2} = 5V$, $V_{IN+} = -280mV \sim +280mV$, $V_{IN-} = 0V$, および $OSR = 256$ の sinc^3 フィルタ (特に記述のない限り)




図 5-8. 信号対雑音比と入力信号振幅との関係




図 5-9. 信号対雑音比と温度との関係




図 5-10. 信号対雑音比と入力信号周波数との関係




図 5-11. 信号対雑音比と温度との関係




図 5-12. 全高調波歪みと入力信号周波数との関係




図 5-13. 全高調波歪みと温度との関係

5.12 代表的特性 (続き)

$V_{DD1} = V_{DD2} = 5V$ 、 $V_{IN+} = -280mV \sim +280mV$ 、 $V_{IN-} = 0V$ 、および $OSR = 256$ の sinc^3 フィルタ (特に記述のない限り)




図 5-14. 周波数スペクトル
(4096 ポイント FFT、 $f_{IN} = 500\text{Hz}$ 、 $0.56V_{PP}$)




図 5-15. 周波数スペクトル
(4096 ポイント FFT、 $f_{IN} = 1\text{kHz}$ 、 $0.56V_{PP}$)




図 5-16. 同相除去率と入力信号周波数との関係




図 5-17. 電源除去比と周波数との関係




図 5-18. 内部クロック周波数と電源電圧の関係




図 5-19. 内部クロック周波数と温度の関係

5.12 代表的特性 (続き)

$V_{DD1} = V_{DD2} = 5V$ 、 $V_{IN+} = -280mV \sim +280mV$ 、 $V_{IN-} = 0V$ 、および $OSR = 256$ の sinc^3 フィルタ (特に記述のない限り)




図 5-20. アナログ電源電流と温度との関係




図 5-21. デジタル電源電流と温度との関係

6 詳細説明

6.1 概要


AMC1203 は、高分解能のシャント ベース電流センシング用に設計されたシングル チャネル、2 次 CMOS デルタ シグマ ($\Delta\Sigma$) 変調器です。差動アナログ入力は、スイッチト キャパシタ回路を使用して実装します。コンバータの絶縁された出力 (DOUT) は、CLKOUT ピンで得られる内部生成クロックに同期した、デジタルの 1 と 0 のビット列を出力します。このシリアル出力の時間平均は、アナログ入力電圧に比例します。

変調器は、量子化ノイズを高周波数にシフトします。そのため、信号対雑音比 (SNR) を高めるには、デバイスの出力にローパス デジタル フィルタ (Sinc フィルターなど) を使用します。Sinc フィルタは、高いサンプリング レートの 1 ビット データ ストリームを、より低いレートでビット数の多いデータ ワードに変換します (間引き)。フィルタを実装するには、シグマ デルタ フィルタ モジュール (SDFM) を内蔵したマイコン (MCU) または、フィールドでプログラマブルなゲート アレイ (FPGA) を使用します。

全体的な性能 (速度と分解能) は、適切なオーバー サンプリング比 (OSR) とフィルタ タイプの選択によって異なります。OSR が高いほど分解能が高くなり、低いリフレッシュ レートで動作します。OSR が低いほど分解能は低くなりますが、データのリフレッシュ レートは高くなります。このシステムはデジタル フィルタ設計に柔軟性を持たせることができ、256 の OSR によるアナログ-デジタル変換結果と、84dB を超えるダイナミックレンジを実現可能です。

二酸化シリコン (SiO_2) ベースの容量性絶縁バリアは、高レベルの磁場耐性をサポートします。『ISO72x デジタル インターフェースの磁界耐性』アプリケーション ノートを参照してください。AMC1203 はオン / オフ キーイング変調を使用して、絶縁バリアをまたぐデータを送信します。この変調と絶縁バリアの特性から、ノイズの多い環境で高い信頼性と、高い同相過渡耐性が得られます。

6.2 機能ブロック図



6.3 機能説明

6.3.1 アナログ入力

図 6-1 に示すように、AMC1203 の入力は、28kΩ の動的入力インピーダンスを持つ完全差動スイッチト コンデンサ回路です。




図 6-1. 等価入力回路

アナログ入力範囲は、電流センシングに使用されるシャント抵抗の両端での電圧ドロップに直接適合するようにカスタマイズされます。アナログ入力信号(INP および INN)には 2 つの制限があります。まず、入力電圧が **絶対最大定格** で指定された入力範囲を超える場合、入力電流を 10 mA 以下に制限する必要があります。この制限は、デバイスの入力静電放電 (ESD) ダイオードがオンになることによって発生します。次に、直線性およびノイズ性能は、差動入力電圧が線形フルスケール範囲 (V_{FSR}) 内と同相モード入力電圧範囲 (V_{CM}) 内にあるときのみ規定されます。 V_{FSR} と V_{CM} は **推奨動作条件** 表で指定されています。

6.3.2 変調器

図 6-2 は、AMC1203 に実装されている 2 次スイッチト コンデンサ、 $\Delta\Sigma$ 変調器の概念を解説します。1 ビットの D/A コンバータ (DAC) の出力 V_6 が、入力電圧 $V_{IN} = (V_{INN} - V_{INP})$ から減算されます。この減算により、最初の積分器段の入力にアナログ電圧 V_2 が供給されます。最初の積分器の出力から V_6 が再度減算され、電圧 V_3 が生成されて、2 番目の積分器段の入力に供給されます。2 番目の積分器段の出力 V_4 が内部基準電圧 V_{REF} と比較されます。 V_4 の値に応じて、コンパレータの出力が変化することがあります。この場合、1 ビット DAC は、次のクロック パルスで、関連するアナログ出力電圧 V_6 を変更することで応答します。この変更により、積分器は逆方向に進むようになり、入力の平均値を追従するように積分器の出力値が制御されます。




図 6-2. 2 次変調器のブロック図

変調器は、量子化ノイズを高周波数にシフトします。一般的なアプリケーションでは、シグマ デルタ出力のビットストリームはデジタル ローパス フィルタでフィルタリングされ、アナログ デジタル変換の分解能が向上します。このフィルタは、高いサンプリングレートの 1 ビット データ ストリームを、より低いレートでビット数の多いデータワードに変換します(間引き)。TI のマイコン ファミリー **C2000™** および **Sitara™** には、シグマ デルタ フィルタ モジュール (SDFM) と呼ばれる適切な、プログラマブルでハードワイヤードのフィルタ構造が用意されており、AMC1203 ファミリーで使用できるよう最適化されています。または、フィールドプログラマブル ゲート アレイ (FPGA) または複合プログラマブル ロジック デバイス (CPLD) を使用してフィルタを実装することもできます。

6.3.3 デジタル出力

差動入力信号の 0V は、理想的には時間のうち 50%が HIGH である 1 と 0 のストリームを生成します。280mV の差動入力は、理想的には時間のうち 93.75% が "High" である 1 と 0 のストリームを生成します。分解能が 16 ビットであるため、このパーセンテージは理想的にはコード 62440 に対応します。-280mV の差動入力により、6.25% の時間だけハイになる 1 と 0 のビット列が生成され、理想的にはコード 4096 に対応します。±280mV の範囲は、AMC1203 の規定された線形範囲です。入力電圧の値が ±280mV を超えた場合、変調器の出力には非線形の動作が見られるようになり、量子化ノイズが増大します。変調器の出力は、入力が -320mV 以下の場合には常にゼロのビット列となり、320mV 以上の場合には常に 1 のビット列となってクリップします。入力電圧と、変調器の出力信号との関係を、[図 6-3](#) に示します。




図 6-3. 変調器出力とアナログ入力の関係

出力ビット ストリームの 1 の密度は、[式 1](#) を用いて、 V_{IN} となります。この場合、 $V_{IN} = (V_{INP} - V_{INN})$ となります：

$$\rho = \frac{V_{IN} + V_{Clipping}}{2 \times V_{Clipping}} \quad (1)$$

6.4 デバイスの機能モード

AMC1203 は、次の状態のいずれかで動作します：

- オフ状態 (OFF): デバイスのローサイド (AVDD) には電源が供給されません。デバイスが応答しておらず、CLKOUT および DOUT の両方が Low の状態です。内部的に、CLKOUT および OUT は、ESD 保護ダイオードにより DVDD および DGND にクランプされます。
- ハイサイド電源喪失: DVDD は供給されますが、AVDD が供給されていません。デバイスは、ロジック 1 またはロジック 0 の一定のビットストリームを出力します。
- 通常動作の場合: AVDD および DVDD は推奨動作条件の範囲内です。このデバイスは、[デジタル出力](#) セクションで説明されているように、デジタル ビット ストリームを出力します。

7 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

7.1 アプリケーション情報

AMC1203 は、低アナログ入力電圧範囲、高精度、低温度ドリフトを特長としています。これらの特長により、AMC1203 は高い同相電圧レベルが存在する場合でもシャント方式電センサ流の高性能ソリューションとなります。

7.2 代表的なアプリケーション

図 7-1 は、一般的なモーター駆動アプリケーションにおける AMC1203 を示しています。外部のシャント抵抗 RSHUNT を流れる負荷電流によって電圧降下が生じ、それが AMC1203 によって検出されます。AMC1203 は、ハイサイドのアナログ入力信号をデジタル化します。その後、デバイスはデータを絶縁バリアを越えてローサイドに転送し、DOUT ピンからデジタル ビット ストリームを出力します。5V のハイサイド電源 (AVDD) は、フローティング ゲートドライバ電源から、抵抗 (R4) とツェナー ダイオード (D1) を使用して生成されます。受信側での信号の整合性を向上させるために、CLKOUT ピンおよび DOUT ピンに 49.9Ω の抵抗を使用してライン終端を行います。

AMC1203 の差動入力、デジタル出力、および高いコモンモード過渡耐性 (CMTI) により、ノイズの多い環境でも信頼性が高く正確な動作が可能になります。




図 7-1. 代表的なアプリケーションでの電流検出に AMC1203 を使用

7.2.1 設計要件

表 7-1 に、この代表的なアプリケーションのパラメータを一覧します。

表 7-1. 設計要件

パラメータ	値
ハイサイド電源電圧	5V
ローサイド電源電圧	5V
リニア電流検出範囲	±5.6A (最大値)
線形応答に関する RSHUNT にまたがる電圧低下	±280mV (最大値)

7.2.2 詳細な設計手順

AMC1203 のハイサイド電源 (AVDD) は、上側ゲートドライバのフローティング電源から供給されます。図 7-1 は抵抗 (R4) とツェナー ダイオード (D1) を使用した例を示しています。

フローティング グラウンド基準 (AGND) は、AMC1203 の負入力 (INN) に接続されたシャント抵抗の端子から取得されます。4 ピン シャントを使用する場合は、AMC1203 の入力をシャントの検出端子に接続します。オフセットを最小化し、精度を向上させるために、グラウンド接続を別のパターンとしてシャント抵抗に配線します。詳細については、レイアウトセクションを参照してください。

7.2.2.1 シャント抵抗の決定

シャント抵抗 (RSHUNT) の値は、デバイスの線形入力電圧範囲 (±280mV) と、目的とする ±5.6A の線形電流検出範囲によって決定されます。RSHUNT は $280\text{mV}/5.6\text{A} = 50\text{m}\Omega$ として計算されます。シャント抵抗で消費されるピーク電力は、 $RSHUNT \times I_{PEAK}^2 = 50\text{m}\Omega \times (5.6\text{A})^2 = 1.57\text{W}$ です。線形応答を得るには、定格電力の 2/3 を超えないようにシャント抵抗を動作させます。したがって、定格電力がおおよそ 2W のシャント抵抗を選択します。

システムで AMC1203 の線形入力電圧範囲を超える過渡的な過電流が予想される場合は、より低いシャント抵抗の値を選択します。あるいは、シャント抵抗にかかる電圧降下が AMC1203 の線形入力電圧範囲を超えることを許容する方法もあります。ただし、線形範囲を超えると、出力の精度やノイズ性能が劣化します。いずれの場合でも、最大過電流によってシャント抵抗に生じる電圧降下が、AMC1203 のクリッピング電圧を超えないように注意します。つまり、 $|V_{SHUNT}| \leq |V_{Clipping}|$ を確認します。

7.2.2.2 入力フィルタの設計

絶縁型変調器の前に差動 RC フィルタ (R1、R2、C5) を配置し、信号路の信号対雑音比性能を向上させます。入力フィルタは次のように設計します。

- フィルタ容量 (C5) は最小 10nF
- フィルタのカットオフ周波数は、 $\Delta\Sigma$ 変調器のサンプリング周波数 (10MHz) よりも少なくとも 1 桁低い値に設定されま
- 入力バイアス電流では、入力フィルタの DC インピーダンス (R1、R2) の両端で大きな電圧降下は発生しない
- アナログ入力から測定されたインピーダンスは等しい (R1 = R2)

コンデンサ C6 および C7 はオプションであり、高周波数 (>1MHz) での同相除去を改善します。最高の性能を得るには、C6 が C7 の値と一致し、両方のコンデンサの容量が C5 の 10 ~ 20 分の 1 となるようにします。ほとんどのアプリケーションでは、[図 7-2](#) に示す構造により優れた性能を実現します。




図 7-2. 差動入力フィルタ

7.2.2.3 ビットストリーム フィルタリング

変調器は、デジタル フィルタで処理されるビット ストリームを生成します。このプロセスによって、従来のアナログ デジタル コンバータ (ADC) の変換結果に類似したデジタル値が得られます。式 2 によって説明されているように、最小限の手間とハードウェアで構成できる非常にシンプルなフィルタは、 sinc^3 型フィルタです。

$$H(z) = \left(\frac{1-z^{-OSR}}{1-z^{-1}} \right)^3 \quad (2)$$

このフィルタは 2 次変調器用に、最も小さなハードウェア(デジタル ゲート数)で、最良の出力性能が得られます。特に記載がない限り、本書におけるすべての特性評価は、オーバー サンプリング レート (OSR) 256、出力ワード幅 16 ビットの sinc^3 フィルタを使用して実施されています。OSR の関数として測定された有効ビット数(ENOB)を、セクションの代表的なアプリケーションセクションの図 7-3 に示します。

デルタ シグマ変調器のフィルタ カリキュレータは、www.ti.com からダウンロードできます。このカリキュレータは、フィルタの設計と、目的の出力分解能とフィルタ応答時間を実現するための適切な OSR とフィルタの選択に役立ちます。

「モータ制御アプリケーションにおける電流測定のための ADS1202 と FPGA デジタルフィルタの組み合わせ」に関するアプリケーション ノートには、 sinc^3 フィルタを FPGA に実装するためのサンプル コードが含まれています。このアプリケーション ノートは、www.ti.com からダウンロードできます。

変調器の出力するビット ストリームのフィルタ処理には、テキサス インストルメンツの C2000™ または Sitara™ マイコンファミリのデバイスを使用します。これらのファミリは、チャンネルごとに 2 つのフィルタ処理パスを提供することで、システムレベルの設計を大幅に簡素化する、s 最大 8 チャンネルの専用ハードワイヤード フィルタ構造をサポートしています 1 つのパスは制御ループの高精度結果をもたらし、もう 1 つのパスは過電流検出の高速応答パスです。

7.2.3 アプリケーション曲線

多くの場合、ADC と $\Delta\Sigma$ 変調器の性能を比較するには、実効ビット数(ENOB)が使用されます。各種のオーバーサンプリング率における AMC1203 の ENOB を、図 7-3 に示します。




図 7-3. 測定された実効ビット数とオーバー サンプリング率との関係

7.3 設計のベスト プラクティス

デバイスの (INP から INN へ) 10nF 以上のコンデンサを配置します。このコンデンサは、スイッチト コンデンサの入力段のサンプリング期間中に入力での電圧ドループを防止するのに役立ちます。

デバイスの電源が入っているときに、AMC1203 の入力を未接続 (フローティング) のままにしないでください。デバイスの入力がフローティングのままだと、バイアス電流によって入力が正の方向に駆動され、動作範囲を超えるコモン モード入力電圧になる可能性があります。その結果、DOUT は永続的に High になります。

ハイサイド グランド (AGND) を INN に接続します。これはハード短絡 (デバイス ピンではなくシャント側) または抵抗パスを経由して接続します。入力同相電圧を定義するには、INN と AGND の間に DC 電流パスが必要です。推奨動作条件の表に指定されているように、入力同相モード範囲を超えないようにします。最高の精度を得るために、グラウンド接続はシャントまでの専用パターンとして引きます。詳細については、[レイアウトセクション](#)を参照してください。

7.4 電源に関する推奨事項

通常、[図 7-4](#) に示すように、デバイスのハイサイド電源 (AVDD) は、フローティング ゲートドライバ電源または絶縁型 DC/DC コンバータから生成されます。低コストのソリューションでは、プッシュプルドライバ [SN6501](#) と目的の絶縁電圧定格をサポートするトランスを使います。

AMC1203 は、特定の起動シーケンスを必要としません。ハイサイド電源 (AVDD) は、低 ESR の 1 μ F コンデンサ (C2) と並列接続された低 ESR の 100nF コンデンサ (C1) でデカップリングされます。ローサイド電源 (DVDD) は、低 ESR の 1 μ F コンデンサ (C4) と並列接続された低 ESR の 100nF コンデンサ (C3) で同様にデカップリングされます。4 つのコンデンサ (C1、C2、C3、C4) はすべてデバイスのできるだけ近くに配置します。[図 7-4](#) に、AMC1203 のデカップリング図を示します。




図 7-4. AMC1203 のデカップリング

アプリケーションで発生する DC バイアス条件の下で、コンデンサは十分な実効容量を保つ必要があります。マルチレイヤ セラミック コンデンサ (MLCC) は通常、実際の使用条件下における容量は、公称容量よりはるかに小さい値となります。これらのコンデンサを選択する際は、これらの要素を考慮してください。この問題は、背の高い部品よりも絶縁体電界強度が高くなる薄型コンデンサで特に深刻です。信頼できるコンデンサ メーカーは、部品選択を非常に簡単にする容量対 DC バイアス曲線を提供しています。

7.5 レイアウト

7.5.1 レイアウトのガイドライン

図 7-5 は、デカップリング コンデンサの重要な配置 (AMC1203 電源ピンにできるだけ近い場所) に関するレイアウト推奨事項について詳しく説明します。この図は、デバイスに必要な他の部品の配置も示しています。最高の性能を得るため、シャント抵抗はデバイスの入力ピン (INN および INP) の近くに配置します。

7.5.2 レイアウト例




図 7-5. AMC1203 の推奨レイアウト

8 デバイスおよびドキュメントのサポート

8.1 ドキュメントのサポート

8.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス インストルメンツ、『[絶縁の用語集](#)』アプリケーション ノート
- テキサス インストルメンツ、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション ノート
- テキサス インストルメンツ、『[ISO72x デジタル アイスレータの磁界耐性](#)』アプリケーション ノート
- テキサス インストルメンツ、『[ISO72x デジタル アイスレータの磁界耐性](#)』アプリケーション ノート
- テキサス インストルメンツ、『[ADS1202 と FPGA デジタル フィルタとの組み合わせによるモータ制御アプリケーションでの電流測定](#)』アプリケーション ノート
- テキサス インストルメンツ、[デルタ シグマ 変調 フィルタ カリキュレータ 設計 ツール](#)

8.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

8.3 サポート・リソース

[テキサス・インストルメンツ E2E™ サポート・フォーラム](#) は、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インストルメンツの仕様を構成するものではなく、必ずしもテキサス・インストルメンツの見解を反映したものではありません。テキサス・インストルメンツの[使用条件](#)を参照してください。

8.4 商標

C2000™, Sitara™, and テキサス・インストルメンツ E2E™ are trademarks of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

8.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インストルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

8.6 用語集

[テキサス・インストルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

9 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision D (June 2024) to Revision E (June 2025)	Page
• 特長の絶縁仕様を変更: DIN EN IEC の値を $4000V_{PEAK}$ から $3500V_{PEAK}$ に、UL1577 の値を $2800V_{RMS}$ から $2500V_{RMS}$ に変更.....	1
• 概要内の VDE 0884-17 の絶縁仕様を $3800V_{PEAK}$ から $3500V_{PEAK}$ に変更.....	1
• V_{IOTM} を $3800V_{PK}$ から $3500V_{PK}$ に、 V_{ISO} を $2700V_{RMS}$ から $2500V_{RMS}$ に変更.....	7

Changes from Revision C (June 2011) to Revision D (June 2024)

Page

• ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
• パッケージ情報の表、デバイス比較の表、「ESD 定格」、「電力定格」、「絶縁仕様」、「電力定格」、「絶縁仕様」、「安全関連の認定」、「安全性制限値」、「スイッチング特性」、「概要」、「機能ブロック図」、「機能ブロック図」、「デバイスの機能モード」、「アプリケーションと実装」、「代表的なアプリケーション」、「設計のベスト プラクティス」、「電源に関する推奨事項」、「レイアウト」、「デバイスおよびドキュメントのサポート」、および「メカニカル、パッケージ、および注文情報」の各セクションを追加.....	1
• パッケージ / 注文情報、消費電力定格、規制情報、IEC 60747-5-2 絶縁特性、パッケージ特性、IEC 安全性制限値、IEC 61000-4-5 定格、IEC 60664-1 定格の表を削除.....	1
• 現在のファミリのフォーマットに合わせてドキュメント全体を変更.....	1
• ドキュメントに PSA および DW パッケージ オプションを追加.....	1
• V_{IOTM} を $4000V_{PK}$ から $3800V_{PK}$ に、 V_{ISO} を $2800V_{RMS}$ から $2700V_{RMS}$ に変更.....	7
• V_{IOSM} を $6000V_{PK}$ から $4000V_{PK}$ に変更.....	7

10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

10.1 メカニカル データ




PACKAGE OUTLINE

DW0016B

SOIC - 2.65 mm max height

SOIC



NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm, per side.
5. Reference JEDEC registration MS-013.


www.ti.com

EXAMPLE BOARD LAYOUT

DW0016B

SOIC - 2.65 mm max height

SOIC



NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.


www.ti.com

EXAMPLE STENCIL DESIGN

DW0016B

SOIC - 2.65 mm max height

SOIC



NOTES: (continued)


- 8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
- 9. Board assembly site may have different recommendations for stencil design.

www.ti.com

MECHANICAL DATA

PSA (R-PDSO-G8)

PLASTIC SMALL-OUTLINE PACKAGE



- NOTES:
- All linear dimensions are in millimeters.
 - This drawing is subject to change without notice.
 - Body dimensions do not include mold flash or protrusion, not to exceed 0.15.




DUB0008A

PACKAGE OUTLINE

SOP - 4.85 mm max height

SMALL OUTLINE PACKAGE



NOTES:


- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.254 mm per side.

EXAMPLE BOARD LAYOUT

DUB0008A

SOP - 4.85 mm max height

SMALL OUTLINE PACKAGE



4222355/G 04/2019

NOTES: (continued)


- Publication IPC-7351 may have alternate designs.
- Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DUB0008A

SOP - 4.85 mm max height

SMALL OUTLINE PACKAGE



NOTES: (continued)

- 6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
- 7. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
AMC1203BDUB	Active	Production	SOP (DUB) 8	50 TUBE	Yes	Call TI	Level-3-260C-168 HR	-40 to 105	AMC1203 B
AMC1203BDUB.A	Active	Production	SOP (DUB) 8	50 TUBE	Yes	Call TI	Level-3-260C-168 HR	-40 to 105	AMC1203 B
AMC1203BDUBR	Active	Production	SOP (DUB) 8	350 LARGE T&R	-	Call TI	Level-3-260C-168 HR	-40 to 105	AMC1203 B
AMC1203BDUBR.A	Active	Production	SOP (DUB) 8	350 LARGE T&R	-	Call TI	Level-3-260C-168 HR	-40 to 105	AMC1203 B
AMC1203BDW	Active	Production	SOIC (DW) 16	40 TUBE	Yes	Call TI	Level-3-260C-168 HR	-40 to 105	AMC1203 B
AMC1203BDW.A	Active	Production	SOIC (DW) 16	40 TUBE	Yes	Call TI	Level-3-260C-168 HR	-40 to 105	AMC1203 B
AMC1203BDWR	Active	Production	SOIC (DW) 16	2000 LARGE T&R	Yes	Call TI	Level-3-260C-168 HR	-40 to 105	AMC1203 B
AMC1203BDWR.A	Active	Production	SOIC (DW) 16	2000 LARGE T&R	Yes	Call TI	Level-3-260C-168 HR	-40 to 105	AMC1203 B
AMC1203BPSA	Active	Production	SOP (PSA) 8	95 TUBE	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 105	1203 B
AMC1203BPSA.A	Active	Production	SOP (PSA) 8	95 TUBE	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 105	1203 B
AMC1203BPSAR	Active	Production	SOP (PSA) 8	2000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 105	1203 B
AMC1203BPSAR.A	Active	Production	SOP (PSA) 8	2000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 105	1203 B
AMC1203DUB	Active	Production	SOP (DUB) 8	50 TUBE	Yes	Call TI	Level-3-260C-168 HR	-40 to 105	AMC1203
AMC1203DUB.A	Active	Production	SOP (DUB) 8	50 TUBE	Yes	Call TI	Level-3-260C-168 HR	-40 to 105	AMC1203
AMC1203DUBR	Active	Production	SOP (DUB) 8	350 LARGE T&R	-	Call TI	Level-3-260C-168 HR	-40 to 105	AMC1203
AMC1203DUBR.A	Active	Production	SOP (DUB) 8	350 LARGE T&R	-	Call TI	Level-3-260C-168 HR	-40 to 105	AMC1203
AMC1203DW	Active	Production	SOIC (DW) 16	40 TUBE	Yes	NIPDAUAG	Level-3-260C-168 HR	-40 to 105	AMC1203
AMC1203DW.A	Active	Production	SOIC (DW) 16	40 TUBE	Yes	NIPDAUAG	Level-3-260C-168 HR	-40 to 105	AMC1203
AMC1203DWR	Active	Production	SOIC (DW) 16	2000 LARGE T&R	Yes	Call TI	Level-3-260C-168 HR	-40 to 105	AMC1203
AMC1203DWR.A	Active	Production	SOIC (DW) 16	2000 LARGE T&R	Yes	Call TI	Level-3-260C-168 HR	-40 to 105	AMC1203

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
AMC1203PSA	Active	Production	SOP (PSA) 8	95 TUBE	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 105	1203
AMC1203PSA.A	Active	Production	SOP (PSA) 8	95 TUBE	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 105	1203
AMC1203PSAR	Active	Production	SOP (PSA) 8	2000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 105	1203
AMC1203PSAR.A	Active	Production	SOP (PSA) 8	2000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 105	1203

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.


⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
AMC1203BDUBR	SOP	DUB	8	350	330.0	24.4	10.9	10.01	5.85	16.0	24.0	Q1
AMC1203BDWR	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
AMC1203BPSAR	SOP	PSA	8	2000	330.0	16.4	8.3	5.7	2.3	12.0	16.0	Q1
AMC1203DUBR	SOP	DUB	8	350	330.0	24.4	10.9	10.01	5.85	16.0	24.0	Q1
AMC1203DWR	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
AMC1203PSAR	SOP	PSA	8	2000	330.0	16.4	8.3	5.7	2.3	12.0	16.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
AMC1203BDUBR	SOP	DUB	8	350	358.0	335.0	35.0
AMC1203BDWR	SOIC	DW	16	2000	350.0	350.0	43.0
AMC1203BPSAR	SOP	PSA	8	2000	406.0	348.0	63.0
AMC1203DUBR	SOP	DUB	8	350	346.0	346.0	41.0
AMC1203DWR	SOIC	DW	16	2000	350.0	350.0	43.0
AMC1203PSAR	SOP	PSA	8	2000	406.0	348.0	63.0

TUBE


*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μm)	B (mm)
AMC1203BDUB	DUB	SOP	8	50	532.13	13.51	7.36	6.91
AMC1203BDUB.A	DUB	SOP	8	50	532.13	13.51	7.36	6.91
AMC1203BDW	DW	SOIC	16	40	506.98	12.7	4826	6.6
AMC1203BDW.A	DW	SOIC	16	40	506.98	12.7	4826	6.6
AMC1203BPSA	PSA	SOP	8	95	530	10.5	4200	5.7
AMC1203BPSA.A	PSA	SOP	8	95	530	10.5	4200	5.7
AMC1203DUB	DUB	SOP	8	50	532.13	13.51	7.36	6.91
AMC1203DUB.A	DUB	SOP	8	50	532.13	13.51	7.36	6.91
AMC1203DW	DW	SOIC	16	40	506.98	12.7	4826	6.6
AMC1203DW.A	DW	SOIC	16	40	506.98	12.7	4826	6.6
AMC1203PSA	PSA	SOP	8	95	530	10.5	4200	5.7
AMC1203PSA.A	PSA	SOP	8	95	530	10.5	4200	5.7

GENERIC PACKAGE VIEW


DW 16

SOIC - 2.65 mm max height


7.5 x 10.3, 1.27 mm pitch

SMALL OUTLINE INTEGRATED CIRCUIT

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.




4224780/A



DW0016B

PACKAGE OUTLINE SOIC - 2.65 mm max height

SOIC



4221009/B 07/2016

NOTES:


1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm, per side.
5. Reference JEDEC registration MS-013.

EXAMPLE BOARD LAYOUT


DW0016B

SOIC - 2.65 mm max height

SOIC



LAND PATTERN EXAMPLE
SCALE:4X



SOLDER MASK DETAILS

4221009/B 07/2016

NOTES: (continued)


- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DW0016B

SOIC - 2.65 mm max height

SOIC




NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

PSA (R-PDSO-G8)

PLASTIC SMALL-OUTLINE PACKAGE




- NOTES:
- A. All linear dimensions are in millimeters.
 - B. This drawing is subject to change without notice.
 - C. Body dimensions do not include mold flash or protrusion, not to exceed 0,15.

GENERIC PACKAGE VIEW

DUB 8

SOP - 4.85 mm max height

SMALL OUTLINE PACKAGE



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4207614/E


DUB0008A



PACKAGE OUTLINE

SOP - 4.85 mm max height

SMALL OUTLINE PACKAGE



4222355/G 04/2019

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.254 mm per side.

EXAMPLE BOARD LAYOUT


DUB0008A

SOP - 4.85 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLES
EXPOSED METAL SHOWN
SCALE:5X



SOLDER MASK DETAILS
NOT TO SCALE

4222355/G 04/2019

NOTES: (continued)


4. Publication IPC-7351 may have alternate designs.
5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DUB0008A

SOP - 4.85 mm max height

SMALL OUTLINE PACKAGE



NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
7. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日 : 2025 年 10 月