

BQ76907-Q1 リチウムイオン、リチウムポリマ、LiFePO₄ (LFP)、および LTO バッテリ パック およびスーパー キャップ 向け、2 直列～7 直列、高精度 車載 バッテリ モニタ/プロテクタ

1 特長

- 車載アプリケーション向けに AEC-Q100 認定済み
- 2 直列～7 直列セルのバッテリとスーパー キャップ監視が可能
- NFET 保護用のローサイド ドライバを内蔵 (オプションの自律回復機能付き)
- 電圧、温度、電流、内部診断を含む包括的な保護スイート
- 16 ビット デルタシグマ型電圧 ADC
 - 高精度のセル電圧測定: 1mV (代表値)
- 専用の 16 または 24 ビット デルタシグマ クーロン カウント ADC
- 入力オフセット誤差が小さい高精度電流測定
 - 広範囲電流アプリケーション (検出抵抗の両端で ±200mV の測定範囲)
 - タイマ付き、48 ビット蓄積電荷積分器
- ホスト制御セル バランシング
- 複数の電力モード (一般的なバッテリ パックの動作範囲の条件)
 - 通常モード (クーロン カウントを使用): 32µA～175µA
 - スリープ モード (保護機能を有効化): 6µA
 - DEEPSLEEP モード: 2.7µA
 - シャットダウン モード: <1µA
- 電源電圧: 3V～38.5V
- 45V の高電圧耐性 (セル接続および他の一部のピン)
- 内部センサと外部サーミスタを使用した温度検出をサポート
- テキサス・インスツルメンツによりプログラム済みのデバイス設定用ワンタイム プログラマブル (OTP) メモリを内蔵
- 400kHz I²C シリアル通信 (オプションの CRC サポート付き)
- 外部システムで使用するためのプログラム可能な LDO
- 20 ピン QFN (RGR) パッケージ

2 アプリケーション

- ドアハンドル スーパーキャップ モジュール
- 車載 12V 補助バッテリ
- 車載バックアップ バッテリ


3 概要

テキサス・インスツルメンツの BQ76907-Q1 は、2 直列～7 直列リチウムイオン、リチウムポリマ、LiFePO₄ (LFP) および LTO バッテリ パックとスーパー キャップ用の高集積高精度バッテリ モニタおよびプロテクタを提供しています。このデバイスは、専用のクーロン カウントと蓄積電荷積分器を搭載した高精度監視システム、高度に構成可能な保護サブシステム、およびホスト制御セル バランシングのサポートを備えています。ローサイド保護 NFET ドライバ、外部システム用のプログラム可能な LDO、およびオプションの CRC で最大 400kHz の動作をサポートする I²C ホスト通信インターフェイスが統合されています。連続クーロン カウントは、最小 32µA の範囲の複数の電力モードで利用できます。BQ76907-Q1 は、3V～38.5V の電源電圧で動作し、20 ピン QFN パッケージで供給されます。

パッケージ情報

部品番号	パッケージ (1)	パッケージ サイズ (公称)
BQ76907-Q1	RGR (20 ピン)	3.5mm × 3.5mm × 0.9mm、0.5mm ピッチ

(1) 詳細については、「メカニカル、パッケージ、および注文情報」セクションを参照してください。



概略回路図



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

目次

1 特長	1	7.4.8 ALERT ピンの動作	27
2 アプリケーション	1	7.4.9 低周波発振器	27
3 概要	1	7.4.10 I ² C シリアル通信インターフェース	27
4 デバイス比較表	3	7.5 測定サブシステム	29
5 ピン構成および機能	3	7.5.1 電圧測定	29
6 仕様	5	7.5.2 電流測定と電荷積分	30
6.1 絶対最大定格	5	7.5.3 内部温度測定	31
6.2 ESD 定格	5	7.5.4 サーミスタ温度測定	31
6.3 推奨動作条件	6	7.5.5 ファクトリトリムおよびキャリブレーション	31
6.4 熱に関する情報 (BQ76907-Q1)	7	7.6 保護サブシステム	32
6.5 電源電流	7	7.6.1 保護の概要	32
6.6 デジタル I/O	7	7.6.2 1次保護	32
6.7 REGOUT LDO	8	7.6.3 CHG 検出器	32
6.8 基準電圧	8	7.6.4 セル開路保護	33
6.9 クーロン カウンタ	9	7.6.5 診断チェック	33
6.10 クーロン カウンタ デジタル フィルタ	9	7.7 セル バランシング	34
6.11 電流ウェイク検出器	11	7.8 デバイスの動作モード	34
6.12 A/D コンバータ	12	7.8.1 動作モードの概要	34
6.13 セル電圧の測定精度	14	7.8.2 通常モード	35
6.14 セル バランシング	14	7.8.3 SLEEP モード	35
6.15 内部温度センサ	14	7.8.4 DEEPSLEEP モード	36
6.16 サーミスタ測定	14	7.8.5 シャットダウン モード	36
6.17 ハードウェア過熱検出器	15	7.8.6 CONFIG_UPDATE モード	36
6.18 内部発振器	15	8 アプリケーションと実装	38
6.19 充放電 FET ドライバ	15	8.1 アプリケーション情報	38
6.20 コンパレータ ベースの保護サブシステム	16	8.2 代表的なアプリケーション	38
6.21 タイミング要件 - I ² C インターフェイス、100kHz モード	18	8.2.1 設計要件	41
6.22 タイミング要件 - I ² C インターフェイス、400kHz モード	19	8.2.2 詳細な設計手順	42
6.23 タイミング図	19	8.2.3 アプリケーションの性能プロット	43
6.24 代表的特性	20	8.2.4 ランダム セル接続のサポート	43
7 詳細説明	23	8.2.5 スタートアップ タイミング	44
7.1 概要	23	8.2.6 FET ドライバ ターンオフ	45
7.2 機能ブロック図	23	8.2.7 未使用ピンの使用方法	48
7.3 デバイス設定	24	8.3 電源に関する推奨事項	48
7.3.1 コマンドとサブコマンド	24	8.4 レイアウト	49
7.3.2 OTP またはレジスタを使用した構成	24	8.4.1 レイアウトのガイドライン	49
7.3.3 デバイスのセキュリティ	24	8.4.2 レイアウト例	49
7.4 デバイス ハードウェア機能	24	9 デバイスおよびドキュメントのサポート	51
7.4.1 電圧 ADC	24	9.1 ドキュメントのサポート	51
7.4.2 クーロン カウンタとデジタル フィルタ	25	9.1.1 関連資料	51
7.4.3 保護 FET ドライバ	25	9.2 ドキュメントの更新通知を受け取る方法	51
7.4.4 基準電圧	26	9.3 サポート・リソース	51
7.4.5 マルチプレクサ	26	9.4 商標	51
7.4.6 LDO	26	9.5 静電気放電に関する注意事項	51
7.4.7 スタンドアロンとホスト インターフェイス	26	9.6 用語集	51

4 デバイス比較表

BQ76907-Q1 デバイス ファミリ				
部品番号	パッケージ	プログラマブルな設定	セル数をサポート	REGOUT のステータス
BQ76907-Q1	QFN	Y	2 ~ 7	イネーブル、3.3V

5 ピン構成および機能




図 5-1. BQ76907-Q1 ピン配置

表 5-1. ピンの機能

番号	名称	I/O	タイプ	説明
1	VC4	I	IA	スタックの最下部から 4 番目のセルのセンス電圧入力ピン、スタックの最下部から 4 番目のセルのバランス電流入力、スタックの最下部から 5 番目のセルの復帰バランス電流
2	VC3	I	IA	スタックの最下部から 3 番目のセルのセンス電圧入力ピン、スタックの最下部から 3 番目のセルのバランス電流入力、スタックの最下部から 4 番目のセルの復帰バランス電流
3	VC2	I	IA	スタックの最下部から 2 番目のセルのセンス電圧入力ピン、スタックの最下部から 2 番目のセルのバランス電流入力、スタックの最下部から 3 番目のセルの復帰バランス電流
4	VC1	I	IA	スタックの最下部から 1 番目のセルのセンス電圧入力ピン、スタックの最下部から 1 番目のセルのバランス電流入力、スタックの最下部から 2 番目のセルの復帰バランス電流
5	VC0	I	IA	スタックの最下部から 1 番目のセルの負端子のセンス電圧入力、スタックの最下部から 1 番目のセルの復帰バランス電流
6	SRP	I	IA	SRP と SRN の間のわずかな電圧を統合するために、内部クーロン カウンタ ペリフェラルに接続したアナログ入力ピンで、SRP はセンス抵抗の最上部です。充電電流により、SRN に対して SRP で正の電圧が生成されます。
7	SRN	I	IA	SRP と SRN の間のわずかな電圧を統合するために、内部クーロン カウンタ ペリフェラルに接続したアナログ入力ピンで、SRN はセンス抵抗の最下部です。充電電流により、SRN に対して SRP で正の電圧が生成されます。
8	TS	I/O	I/OA	サーミスタまたは汎用 ADC 入力で、シャットダウンからのウェークアップとして機能、
9	DSG	O	OA	NMOS 放電 FET ドライブ出力ピン
10	CHG	O	OA	NMOS 充電 FET ドライブ出力ピン
11	VSS	—	P	デバイスのグランド
12	SCL	I/O	I/OD	I ² C シリアル通信バス クロック
13	SDA	I/O	I/OD	I ² C シリアル通信バス データ
14	ALERT	O	OD	デジタル割り込み出力ピン
15	REGOUT	O	OA	LDO 出力で、1.8V、2.5V、3.0V、3.3V、5.0V にプログラム可能です。
16	REGSRC	I	IA	REGOUT LDO の入力ピンで、CHG および DSG FET ドライバの電源としても機能します。
17	BAT	I	P	1 次電源入力ピン
18	VC7	I	IA	スタックの最下部から 7 番目のセルのセンス電圧入力ピン、スタックの最下部から 7 番目のセルのバランス電流入力、スタックの最上部の測定ポイント
19	VC6	I	IA	スタックの最下部から 6 番目のセルのセンス電圧入力ピン、スタックの最下部から 6 番目のセルのバランス電流入力、スタックの最下部から 7 番目のセルの復帰バランス電流
20	VC5	I	IA	スタックの最下部から 5 番目のセルのセンス電圧入力ピン、スタックの最下部から 5 番目のセルのバランス電流入力、スタックの最下部から 6 番目のセルの復帰バランス電流

6 仕様

6.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

説明	ピン	最小値	最大値	単位
電源電圧範囲、 $V_{IN(DC)}$ ⁽²⁾	BAT、REGSRC	VSS-0.3	VSS+40	V
短時間入力電圧範囲、 $V_{IN(short)}$ ⁽²⁾	VC1 - VC7、BAT、REGSRC、CHG		VSS+45	V
DC 入力電圧範囲、 $V_{IN(DC)}$	ALERT、SCL、SDA	VSS-0.3	VSS+6	V
DC 入力電圧範囲、 $V_{IN(DC)}$	TS	VSS-0.3	2.1	V
DC 入力電圧範囲、 $V_{IN(DC)}$ ⁽²⁾	SRP、SRN	VSS-0.3	2.1	V
DC 入力電圧範囲、 $V_{IN(DC)}$ ⁽²⁾	VC7	VSS-0.3 および VC6-0.3 の最大値	VSS+40	V
DC 入力電圧範囲、 $V_{IN(DC)}$ ⁽²⁾	VC6	VSS-0.3 および VC5-0.3 の最大値	VSS+40	V
DC 入力電圧範囲、 $V_{IN(DC)}$ ⁽²⁾	VC5	VSS-0.3 および VC4-0.3 の最大値	VSS+40	V
DC 入力電圧範囲、 $V_{IN(DC)}$ ⁽²⁾	VC4	VSS-0.3 および VC3-0.3 の最大値	VSS+40	V
DC 入力電圧範囲、 $V_{IN(DC)}$ ⁽²⁾	VC3	VSS-0.3 および VC2-0.3 の最大値	VSS+40	V
DC 入力電圧範囲、 $V_{IN(DC)}$ ⁽²⁾	VC2	VSS-0.3 および VC1-0.3 の最大値	VSS+40	V
DC 入力電圧範囲、 $V_{IN(DC)}$ ⁽²⁾	VC1	VSS-0.3 および VC0-0.3 の最大値	VSS+40	V
DC 入力電圧範囲、 $V_{IN(DC)}$	VC0	VSS-0.3	VSS+6	V
DC 入力電圧範囲、 $V_{IN(DC)}$ ⁽²⁾	CHG	VSS-30	VSS+40	V
出力電圧範囲、 V_O	DSG	VSS-0.3	VSS+20	V
出力電圧範囲、 V_O	REGOUT	VSS-0.3	VSS+6	V
最大セル バランシング電流、各セル	VC0~VC7		50	mA
接合部温度、 T_J		-65	150	°C
保管温度、 T_{STG}		-65	150	°C

(1) 「絶対最大定格」の範囲外での動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。絶対最大定格の範囲内であっても 推奨動作条件の範囲外の場合、本デバイスは完全に機能するとは限らず、このことが本デバイスの信頼性、機能、性能に影響を及ぼし、本デバイスの寿命を縮める可能性があります。

(2) $V_{IN(DC)}$ を超える、および $V_{IN(SHORT)}$ 未満で加えられるストレスは、デバイスの寿命全体にわたり 100 時間未満に制限する必要があります。これらのストレスは短時間の過渡事象中に発生する可能性がありますが、この範囲の DC 電圧は印加しないでください。

6.2 ESD 定格

			値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン ⁽¹⁾	±2000	V

			値	単位
$V_{(ESD)}$	静電放電	荷電デバイス モデル (CDM)、ANSI/ESDA/JEDEC JS-002 に準拠、すべてのピン ⁽²⁾	±500	V

(1) JEDEC ドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。
 (2) JEDEC ドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

6.3 推奨動作条件

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{BAT} = 25.9\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 、 $V_{BAT} = 3\text{V} \sim 38.5\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{BAT}	電源電圧	BAT ピンの電圧 (通常動作)	3	38.5		V
$V_{BAT(UVLO)}$	低電圧誤動作防止レベル	BAT の立ち下がり電圧によるデバイスのリセット		2.5		V
$V_{WAKEONTS}$	TS 電圧でウェーク	有効範囲内の BAT ピンの電圧	0.65	1.2		V
$V_{WAKEONVC0}$	VC0 電圧でウェーク	有効範囲内の BAT ピンの電圧	0.65	1.2		V
V_{IN}	入力電圧範囲	ALERT、SCL、SDA	0	5.5		V
V_{IN}	入力電圧範囲 (ADC 測定を使用)	TS	-0.2	1.8		V
V_{IN}	入力電圧範囲	SRP、SRN、SRP-SRN (電流測定中)	-0.2	0.2		V
V_{IN}	入力電圧範囲	SRP、SRN (電流測定なし)	-0.2	1.8		V
V_{IN}	入力電圧範囲 ⁽³⁾	$V_{VC(0)}$	-0.2	3.0		V
V_{IN}	入力電圧範囲	$V_{VC(x)}$, $1 \leq x \leq 4$	$V_{VC(x-1)} - 0.2$ または $VSS - 0.2$ の最大値	$V_{VC(x-1)} + 5.5$ または $VSS + 38.5$ の最小値		V
V_{IN}	入力電圧範囲	$V_{VC(x)}$, $x \geq 5$	$V_{VC(x-1)} - 0.2$ または $VSS + 2.0$ の最大値	$V_{VC(x-1)} + 5.5$ または $VSS + 38.5$ の最小値		V
V_O	出力電圧範囲	CHG	-25	38.5		V
V_O	出力電圧範囲	DSG	-0.2	14		V
I_{CB}	セル バランシング電流 (内部、セルあたり) ⁽³⁾		0	50		mA
R_C	外部セル入力抵抗 ^{(2) (3)}		10	1000		Ω
C_C	外部セル入力キャパシタンス ^{(2) (3)}		0.1	10		μF
R_f	外部電源フィルタ抵抗 (BAT ピン) ⁽³⁾		50	1000		Ω
C_f	外部電源フィルタ キャパシタンス (BAT ピン) ⁽³⁾		1	40		μF
R_{filt}	センス抵抗フィルタ抵抗 ⁽³⁾			100	200	Ω
C_{REGSRC}	REGSRC キャパシタンス ⁽³⁾		1			μF
R_{TS}	25°C での外部サーミスタ公称抵抗 (103-AT)			10		$\text{k}\Omega$
T_{OPR}	動作中の接合部温度 ⁽¹⁾		-40	125		$^\circ\text{C}$

(1) デバイス内で消費される電力は、動作中に接合部温度が仕様範囲内に保たれるように制限する必要があります。
 (2) 外部セル入力抵抗に対する外部入力キャパシタンスの積は、 $200\mu\text{s}$ 以下に制限する必要があります。
 (3) 設計により規定されています。

6.4 熱に関する情報 (BQ76907-Q1)

熱評価基準 ⁽¹⁾		BQ76907-Q1	単位
		RGR (QFN)	
		20 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	47.2	°C/W
$R_{\theta JC(\text{top})}$	接合部からケース(上面)への熱抵抗	47.9	°C/W
$R_{\theta JC(\text{bottom})}$	接合部からケース(底面)への熱抵抗	8.3	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	23.4	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	1.4	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ	23.4	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション レポートを参照してください。

6.5 電源電流

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 25.9\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 、 $V_{\text{BAT}} = 3\text{V} \sim 38.5\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
I_{NORMAL}	通常モード	定期的な測定と保護が有効、無負荷の REGOUT = 3.3V、CHG = オン、DSG = オン、 Settings:Configuration:Power Config[IADCSPED] = 0x0 、 Settings:Configuration:Power Config[CVADCSPED] = 0x0 、通信なし		146		μA
I_{SLEEP}	SLEEP モード	定期的な保護と監視、パック電流なし、REGOUT = オフ、CHG = オフ、DSG = オン、通信なし、 Power:Sleep:Voltage Time = 5s		6.1		μA
$I_{\text{DEEPSLEEP}}$	DEEPSLEEP モード	監視または保護なし、無負荷で REGOUT = 3.3V、 LFO = オフ、通信なし		2.8		μA
I_{SHUTDOWN}	シャットダウン モード	すべてのブロックの電源がオフ、監視または保護なし、通信なし	1	2		μA

6.6 デジタル I/O

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 25.9\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 、 $V_{\text{BAT}} = 3\text{V} \sim 38.5\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{IH}	ハイレベル入力	SCL、SDA	1.23	5.5		V
V_{IL}	ロー レベル入力	SCL、SDA		0.53		V
V_{OL}	出力電圧 Low	ALERT、SCL、SDA、 $V_{\text{BAT}} \geq 3\text{V}$ 、 $I_{\text{OL}} = 5\text{mA}$ 、 10pF 負荷		0.4		V
C_{IN}	入力キャパシタンス ⁽¹⁾	ALERT、SCL、SDA		2		pF
I_{LKG}	入力リーケ電流	ALERT、SCL、SDA、デバイスはシャットダウン モード		1		μA

(1) 設計により規定されています。

6.7 REGOUT LDO

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 25.9\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 、 $V_{\text{BAT}} = 3\text{V} \sim 38.5\text{V}$ の場合 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
$V_{\text{REGOUT_1_8_LOW}}$	$V_{\text{BAT}}, V_{\text{REGSRC}} = 3.0\text{V}, I_{\text{REGOUT}} = 10\text{mA}$	1.62	1.8	1.92	V
$V_{\text{REGOUT_1_8}}$	$V_{\text{BAT}} \geq 3.0\text{V}, V_{\text{REGSRC}} \geq 3.8\text{V}, I_{\text{REGOUT}} = 0\text{mA} \sim 20\text{mA}$	1.62	1.8	1.92	V
$V_{\text{REGOUT_2_5}}$	$V_{\text{BAT}} \geq 3.0\text{V}, V_{\text{REGSRC}} \geq 3.8\text{V}, I_{\text{REGOUT}} = 0\text{mA} \sim 20\text{mA}$	2.25	2.5	2.75	V
$V_{\text{REGOUT_3_0}}$	$V_{\text{BAT}} \geq 3.0\text{V}, V_{\text{REGSRC}} \geq 3.8\text{V}, I_{\text{REGOUT}} = 0\text{mA} \sim 20\text{mA}$	2.7	3.0	3.3	V
$V_{\text{REGOUT_3_3}}$	$V_{\text{BAT}} \geq 3.0\text{V}, V_{\text{REGSRC}} \geq 4.2\text{V}, I_{\text{REGOUT}} = 0\text{mA} \sim 20\text{mA}$	3	3.3	3.6	V
$V_{\text{REGOUT_5_0}}$	$V_{\text{BAT}} \geq 3.0\text{V}, V_{\text{REGSRC}} \geq 5.5\text{V}, I_{\text{REGOUT}} = 0\text{mA} \sim 20\text{mA}$	4.5	5.0	5.5	V
$\Delta V_{O(\text{TEMP})}$	ΔV_{REGOUT} と (25°C における V_{REGOUT} 、 $I_{\text{REGOUT}} = 20\text{mA}$ 、 $V_{\text{BAT}} = 3.0\text{V}$ 、 $V_{\text{REGSRC}} = 4.2\text{V}$ 、 V_{REGOUT} を公称 3.3V 設定にセット) の関係	± 0.015		% / $^\circ\text{C}$	
$\Delta V_{O(\text{LINE})}$	ライン レギュレーション ⁽¹⁾	ΔV_{REGOUT} と (25°C における V_{REGOUT} 、 $V_{\text{BAT}} = 3.0\text{V}$ 、 $V_{\text{REGSRC}} = 4.2\text{V}$ 、 $I_{\text{REGOUT}} = 5\text{mA}$) の関係、 V_{REGSRC} は $4.2\text{V} \sim 38.5\text{V}$ に変化、 V_{REGOUT} を公称 3.3V 設定にセット	-1	1	%
I_{SC}	レギュレータ短絡電流制限	$V_{\text{REGOUT}} = 0\text{V}$	23	50	mA
C_{EXT}	REGOUT から VSS への外付けコンデンサ ⁽²⁾		1		μF

(1) 特性評価と製造試験の組み合わせによる仕様。

(2) 設計により規定されています。

6.8 基準電圧

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 25.9\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 、 $V_{\text{BAT}} = 3\text{V} \sim 38.5\text{V}$ の場合 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
電圧リファレンス 1					
$V_{(\text{REF1})}$	内部リファレンス電圧 ⁽¹⁾	$T_A = 25^\circ\text{C}$	1.1955	1.1962	1.1969
$V_{(\text{REF1DRIFT})}$	内部リファレンス電圧ドリフト ⁽¹⁾	$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$	-31		31 PPM/ $^\circ\text{C}$
電圧リファレンス 2					
$V_{(\text{REF2})}$	内部リファレンス電圧 ⁽²⁾	$T_A = 25^\circ\text{C}$	1.226	1.227	1.229
$V_{(\text{REF2DRIFT})}$	内部リファレンス電圧ドリフト ⁽²⁾	$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$	-51		51 PPM/ $^\circ\text{C}$

(1) $V_{(\text{REF1})}$ は ADC リファレンスに使用します。その実効値は ADC を使用した間接測定により決定されます。

(2) $V_{(\text{REF2})}$ はクーロン カウンタ、LDO、コンパレータ保護サブシステムに使用します

6.9 クーロン カウンタ

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 25.9\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 、 $V_{\text{BAT}} = 3\text{V} \sim 38.5\text{V}$ の場合 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
$V_{(\text{CC_IN})}$	測定の入力電圧範囲 ⁽³⁾ $V_{\text{SRP}} - V_{\text{SRN}}$	-0.2	0.2	0.2	V
$V_{(\text{CC_IN})}$	測定の入力電圧範囲 ⁽³⁾ $V_{\text{SRP}}, V_{\text{SRN}}$	-0.2	0.2	0.2	V
$B_{(\text{CM_INL})}$	積分非線形性 ⁽²⁾	16 ビット、-200mV ~ 200mV の入力電圧範囲にわたり直線に最適、 CC1 ゲイン =32 の CC1 Current() コマンド データを使用し 25°C で 1-LSB $\approx 7.52\mu\text{V}$		± 4.3	LSB ⁽¹⁾
$B_{(\text{CM_INL})}$	積分非線形性 ⁽²⁾	16 ビット、-200mV ~ 100mV の SRP-SRN 入力電圧範囲にわたり直線に最適、 CC1 ゲイン =32 の CC1 Current() コマンド データを使用し 25°C で 1-LSB $\approx 7.52\mu\text{V}$		± 1.2	LSB ⁽¹⁾
$V_{(\text{CM_OFF})}$	オフセット エラー	16 ビット、未キャリブレーション、 Curr ゲイン =32 の Current() コマンド データを使用し、1-LSB $\approx 7.52\mu\text{V}$	-5	5	μV
$V_{(\text{CM_OFF_DRIFT})}$	オフセット誤差のドリフト ⁽²⁾	16 ビット、未キャリブレーション、 Curr ゲイン =32 の Current() コマンド データを使用し、1-LSB $\approx 7.52\mu\text{V}$	0.01		$\mu\text{V}/^\circ\text{C}$
$B_{(\text{CM_GAIN})}$	ゲイン ⁽²⁾	Current() コマンドからの 16 ビット データを使用、 Curr ゲイン =32、 $V_{\text{SRP}} - V_{\text{SRN}} = \pm 0.15\text{V}$	132344	132832	133911
$B_{(\text{CM_GAIN})}$	ゲインドリフト ⁽²⁾	Current() コマンドからの 16 ビット データを使用、 Curr ゲイン =32、 $V_{\text{SRP}} - V_{\text{SRN}} = \pm 0.15\text{V}$	-12	15	LSB/V/ $^\circ\text{C}$ ⁽¹⁾
$R_{(\text{CM_IN})}$	実効入力抵抗 ^{(3) (4)}		2		$\text{M}\Omega$

(1) $1\text{LSB} = V_{\text{REF2}} / (5 \times 2^{N-1}) \approx 1.227 / (5 \times 2^{15}) = 7.49\mu\text{V}$

(2) 特性評価によって仕様規定されています

(3) 設計により規定されています。

(4) デバイスが通常モードで動作し、0.1V の差動入力が印加された場合の平均実効差動入力抵抗。

6.10 クーロン カウンタ デジタル フィルタ

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 25.9\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 、 $V_{\text{BAT}} = 3\text{V} \sim 38.5\text{V}$ の場合 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
CC1 電荷積分デジタル フィルタ					
$t_{(\text{CC1_CONV})}$	変換時間	シングル変換	250		ms
$B_{(\text{CC1_RSL})}$	有効分解能 ^{(1) (2)}	シングル変換、 25°C における $V_{\text{SRP}} - V_{\text{SRN}}$ の -200mV ~ +200mV の DC 入力。	15.5		ビット
$B_{(\text{CC1_RSL})}$	低消費電力モードでの有効分解能 ^{(1) (2)}	シングル変換、 25°C における $V_{\text{SRP}} - V_{\text{SRN}}$ の -200mV ~ +200mV の DC 入力。	15.7		ビット
CC2 電流測定デジタル フィルタ					
$t_{(\text{CM_CONV})}$	低速モードでの変換時間	シングル変換、通常モード、 $V_{\text{SRP}} - V_{\text{SRN}}$ の -200mV ~ +200mV の DC 入力、 Settings:Configuration:Power Config[IADCSPED] = 0x0	2.93		ms
$t_{(\text{CM_CONV_MEDSLOW})}$	中低速モードでの変換時間	シングル変換、通常モード、 $V_{\text{SRP}} - V_{\text{SRN}}$ の -200mV ~ +200mV の DC 入力、 Settings:Configuration:Power Config[IADCSPED] = 0x1	1.46		ms

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 25.9\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 、 $V_{\text{BAT}} = 3\text{V} \sim 38.5\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$t_{(\text{CM_CONV_ME_DFAST})}$	中高速モードでの変換時間	シングル変換、通常モード、 $V_{\text{SRP}} - V_{\text{SRN}}$ の -200mV ~ +200mV の DC 入力、 Settings:Configuration:Power Config[IADCSPED] = 0x2		732		μs
$t_{(\text{CM_CONV_FAST})}$	高速モードでの変換時間	シングル変換、通常モード、 $V_{\text{SRP}} - V_{\text{SRN}}$ の -200mV ~ +200mV の DC 入力、 Settings:Configuration:Power Config[IADCSPED] = 0x3		366		μs
$B_{(\text{CM_RES})}$	低速モードでの有効分解能 ^{(1) (2)}	シングル変換、通常モード、 $V_{\text{SRP}} - V_{\text{SRN}}$ の -200mV ~ +200mV の DC 入力、25°Cにおいて Settings:Configuration:Power Config[IADCSPED] = 0x0 。		13.4		ビット
$B_{(\text{CM_RES_MED_SLOW})}$	中低速モードでの有効解像度 ⁽¹⁾	シングル変換、通常モード、 $V_{\text{SRP}} - V_{\text{SRN}}$ の -200mV ~ +200mV の DC 入力、25°Cにおいて Settings:Configuration:Power Config[IADCSPED] = 0x1 。		14.4		ビット
$B_{(\text{CM_RES_MED_FAST})}$	中高速モードでの有効分解能 ⁽¹⁾	シングル変換、通常モード、 $V_{\text{SRP}} - V_{\text{SRN}}$ の -200mV ~ +200mV の DC 入力、25°Cにおいて Settings:Configuration:Power Config[IADCSPED] = 0x2 。		13.0		ビット
$B_{(\text{CM_RES_FAST})}$	高速モードでの有効分解能 ⁽¹⁾	シングル変換、通常モード、 $V_{\text{SRP}} - V_{\text{SRN}}$ の -200mV ~ +200mV の DC 入力、25°Cにおいて Settings:Configuration:Power Config[IADCSPED] = 0x3 。		10.6		ビット
$B_{(\text{CM_LP_RES})}$	低速モードと低消費電力モードでの有効分解能 ^{(1) (2)}	シングル変換、通常モード、 $V_{\text{SRP}} - V_{\text{SRN}}$ の -200mV ~ +200mV の DC 入力、 Settings:Configuration:Power Config[IADCSPED] = 0x0 、25°Cにおいて Settings:Configuration:DA Config[CCMODE] = 0x2 。		15.0		ビット
$B_{(\text{CM_LP_RES_MEDSLOW})}$	中低速モードと低消費電力モードでの有効分解能 ⁽¹⁾	シングル変換、通常モード、 $V_{\text{SRP}} - V_{\text{SRN}}$ の -200mV ~ +200mV の DC 入力、 Settings:Configuration:Power Config[IADCSPED] = 0x1 、25°Cにおいて Settings:Configuration:DA Config[CCMODE] = 0x2 。		14.3		ビット
$B_{(\text{CM_LP_RES_MEDFAST})}$	中高速モードと低消費電力モードでの有効分解能 ⁽¹⁾	シングル変換、通常モード、 $V_{\text{SRP}} - V_{\text{SRN}}$ の -200mV ~ +200mV の DC 入力、 Settings:Configuration:Power Config[IADCSPED] = 0x2 、25°Cにおいて Settings:Configuration:DA Config[CCMODE] = 0x2 。		13.0		ビット
$B_{(\text{CM_LP_RES_FAST})}$	高速モードと低消費電力モードでの有効分解能 ⁽¹⁾	シングル変換、通常モード、 $V_{\text{SRP}} - V_{\text{SRN}}$ の -200mV ~ +200mV の DC 入力、 Settings:Configuration:Power Config[IADCSPED] = 0x3 、25°Cにおいて Settings:Configuration:DA Config[CCMODE] = 0x2 。		10.5		ビット

(1) 有効分解能は、データが $\pm 1\text{-LSB}$ 内で 1 シグマの変動を示す分解能として定義されます。
(2) 特性評価によって仕様規定されています。

6.11 電流ウェイク検出器

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 25.9\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 、 $V_{\text{BAT}} = 3\text{V} \sim 38.5\text{V}$ の場合 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位	
$V_{\text{WAKE_THR}}$	$V_{\text{SRP}} - V_{\text{SRN}}$ 、設定 = 1、正のスレッショルド (充電電流) ⁽¹⁾	$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 。ノイズの影響を除去するために平均化されたデータを使用して測定されます。	8	325	615	μV
$V_{\text{WAKE_THR}}$	$V_{\text{SRP}} - V_{\text{SRN}}$ 、設定 = 2、正のスレッショルド (充電電流) ⁽¹⁾	$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 。ノイズの影響を除去するために平均化されたデータを使用して測定されます。	513	844	1140	μV
$V_{\text{WAKE_THR}}$	$V_{\text{SRP}} - V_{\text{SRN}}$ 、設定 = 3、正のスレッショルド (充電電流) ⁽¹⁾	$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 。ノイズの影響を除去するために平均化されたデータを使用して測定されます。	1018	1367	1668	μV
$V_{\text{WAKE_THR}}$	$V_{\text{SRP}} - V_{\text{SRN}}$ 、設定 = 4、正のスレッショルド (充電電流) ⁽¹⁾	$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 。ノイズの影響を除去するために平均化されたデータを使用して測定されます。	1285	1879	2423	μV
$V_{\text{WAKE_THR}}$	$V_{\text{SRP}} - V_{\text{SRN}}$ 、設定 = 5、正のスレッショルド (充電電流) ⁽¹⁾	$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 。ノイズの影響を除去するために平均化されたデータを使用して測定されます。	1850	2389	2907	μV
$V_{\text{WAKE_THR}}$	$V_{\text{SRP}} - V_{\text{SRN}}$ 、設定 = 6、正のスレッショルド (充電電流) ⁽¹⁾	$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 。ノイズの影響を除去するために平均化されたデータを使用して測定されます。	2375	2916	3425	μV
$V_{\text{WAKE_THR}}$	$V_{\text{SRP}} - V_{\text{SRN}}$ 、設定 = 7、正のスレッショルド (充電電流) ⁽¹⁾	$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 。ノイズの影響を除去するために平均化されたデータを使用して測定されます。	2833	3417	4005	μV
$V_{\text{WAKE_THR}}$	$V_{\text{SRP}} - V_{\text{SRN}}$ 、設定 = 8、正のスレッショルド (充電電流) ⁽¹⁾	$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 。ノイズの影響を除去するために平均化されたデータを使用して測定されます。	3184	3941	4698	μV
$V_{\text{WAKE_THR}}$	$V_{\text{SRP}} - V_{\text{SRN}}$ 、設定 = 9、正のスレッショルド (充電電流) ⁽¹⁾	$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 。ノイズの影響を除去するために平均化されたデータを使用して測定されます。	3650	4470	5233	μV
$V_{\text{WAKE_THR}}$	$V_{\text{SRP}} - V_{\text{SRN}}$ 、設定 = 10、正のスレッショルド (充電電流) ⁽¹⁾	$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 。ノイズの影響を除去するために平均化されたデータを使用して測定されます。	4136	4990	5799	μV
$V_{\text{WAKE_THR}}$	$V_{\text{SRP}} - V_{\text{SRN}}$ 、設定 = 1、負のスレッショルド (放電電流) ⁽¹⁾	$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 。ノイズの影響を除去するために平均化されたデータを使用して測定されます。	-739	-600	-461	μV
$V_{\text{WAKE_THR}}$	$V_{\text{SRP}} - V_{\text{SRN}}$ 、設定 = 2、負のスレッショルド (放電電流) ⁽¹⁾	$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 。ノイズの影響を除去するために平均化されたデータを使用して測定されます。	-1236	-1101	-949	μV
$V_{\text{WAKE_THR}}$	$V_{\text{SRP}} - V_{\text{SRN}}$ 、設定 = 3、負のスレッショルド (放電電流) ⁽¹⁾	$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 。ノイズの影響を除去するために平均化されたデータを使用して測定されます。	-1759	-1586	-1413	μV
$V_{\text{WAKE_THR}}$	$V_{\text{SRP}} - V_{\text{SRN}}$ 、設定 = 4、負のスレッショルド (放電電流) ⁽¹⁾	$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 。ノイズの影響を除去するために平均化されたデータを使用して測定されます。	-2273	-2074	-1871	μV
$V_{\text{WAKE_THR}}$	$V_{\text{SRP}} - V_{\text{SRN}}$ 、設定 = 5、負のスレッショルド (放電電流) ⁽¹⁾	$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 。ノイズの影響を除去するために平均化されたデータを使用して測定されます。	-2786	-2570	-2349	μV
$V_{\text{WAKE_THR}}$	$V_{\text{SRP}} - V_{\text{SRN}}$ 、設定 = 6、負のスレッショルド (放電電流) ⁽¹⁾	$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 。ノイズの影響を除去するために平均化されたデータを使用して測定されます。	-3324	-3067	-2793	μV

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 25.9\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 、 $V_{\text{BAT}} = 3\text{V} \sim 38.5\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$V_{\text{WAKE_THR}}$	ウェークアップ電圧スレッショルド ($V_{\text{SRP}} - V_{\text{SRN}}$)、設定 = 7、負のスレッショルド (放電電流) (1)	$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 。ノイズの影響を除去するために平均化されたデータを使用して測定されます。	-3841	-3557	-3269	μV
$V_{\text{WAKE_THR}}$	ウェークアップ電圧スレッショルド ($V_{\text{SRP}} - V_{\text{SRN}}$)、設定 = 8、負のスレッショルド (放電電流) (1)	$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 。ノイズの影響を除去するために平均化されたデータを使用して測定されます。	-4364	-4049	-3738	μV
$V_{\text{WAKE_THR}}$	ウェークアップ電圧スレッショルド ($V_{\text{SRP}} - V_{\text{SRN}}$)、設定 = 9、負のスレッショルド (放電電流) (1)	$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 。ノイズの影響を除去するために平均化されたデータを使用して測定されます。	-4901	-4543	-4192	μV
$V_{\text{WAKE_THR}}$	ウェークアップ電圧スレッショルド ($V_{\text{SRP}} - V_{\text{SRN}}$)、設定 = 10、負のスレッショルド (放電電流) (1)	$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 。ノイズの影響を除去するために平均化されたデータを使用して測定されます。	-5419	-5038	-4643	μV
t_{WAKE}	測定間隔		2.44			ms

(1) 特性評価と製造試験の組み合わせによる仕様

6.12 A/D コンバータ

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 25.9\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 、 $V_{\text{BAT}} = 3\text{V} \sim 38.5\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$V_{(\text{ADC_IN_CELLS})}$	入力電圧範囲 (差動セル入力モード) (2) (4)	内部リファレンス ($V_{\text{ref}} = V_{\text{REF1}}$)	-0.2	5.5		V
$V_{(\text{ADC_IN})}$	入力電圧範囲 (ADCIN 測定モード) (2) (6)	内部リファレンス ($V_{\text{ref}} = V_{\text{REF1}}$ 、 Settings:Configuration:DA Config[TSMODE] = 1)、TS ピンを使用した ADCIN 測定に適用可能	-0.2	1.8		V
$V_{(\text{ADC_IN_TS})}$	入力電圧範囲 (外部サーミスタ測定モード) (2) (5)	レギュレータリファレンス ($V_{\text{ref}} = V_{\text{REG18}}$ 、 Settings:Configuration:DA Config[TSMODE] = 0)、TS ピンを使用した外部サーミスタ測定に適用可能	-0.2	1.8		V
$V_{(\text{ADC_IN_DIV})}$	入力電圧範囲 (分圧器測定モード) (2) (7)	内部リファレンス ($V_{\text{ref}} = V_{\text{REF1}}$) で、 V_{SS} を基準として VC7 ピンを使用した分圧器測定に適用可能	2.0	38.5		V
$B_{(\text{ADC_OFF_CELL})}$	差動セル オフセット誤差	16 ビット、未キャリブレーション、 $VC7 - VC6 = 0\text{V}$ 、 $VC6 = 24\text{V}$ 、未加工 ADC コード使用		-0.5		LSB (4)
$B_{(\text{ADC_OFF_DRIFT_CELL})}$	差動セル オフセット誤差のドリフト (3)	16 ビット、未キャリブレーション、 $VC7 - VC6 = 0\text{V}$ 、 $VC6 = 4\text{V}$ 、未加工 ADC コード使用、 -40°C 超 ~ $+125^\circ\text{C}$	-0.27	0.24		LSB/°C (4)
$B_{(\text{ADC_OFF})}$	TS オフセット誤差 (1)	16 ビット、未キャリブレーション、 $V_{\text{ref}} = V_{\text{REG18}}$ を使用	-33	4.2	44	LSB (6)
$B_{(\text{ADC_OFF_DIV})}$	分圧器のオフセット誤差	16 ビット、未キャリブレーション、 $VC7$ の分割モードを使用		-3.7		LSB (7)
$G_{(\text{ADC_TS_REG18})}$	$V_{\text{ref}} = V_{\text{REG18}}$ (9) を使用した ADC TS ピン測定のゲイン	報告されるデジタルコード = $G_{(\text{ADC_TS_REG18})} \times V_{\text{TS}} / V_{\text{REG18}}$ 。16 ビット、未キャリブレーション、TS ピン使用、 $V_{\text{TS}} = 1.5\text{V}$ 。	19172	19416	19684	N/A (5)
$G_{(\text{ADC_TS_ADCIN})}$	$V_{\text{ref}} = V_{\text{REF1}}$ (9) を使用した ADC TS ピン測定のゲイン	報告されるデジタルコード = $G_{(\text{ADC_TS_ADCIN})} \times V_{\text{TS}}$ 。16 ビット、未キャリブレーション、TS ピン使用、 $V_{\text{TS}} = 1.5\text{V}$ 。	15732	16020	16272	LSB/V (6)
$G_{(\text{ADC_CELL_RAW})}$	ADC セル電圧測定の未処理ゲイン (9)	16 ビット、 $VC7 - VC6$ で 2.0V と 4.0V の差動セル入力モードを使用、未キャリブレーション、未加工 ADC コードを使用して測定されたゲイン。	5465	5477	5490	LSB/V (4)

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 25.9\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 、 $V_{\text{BAT}} = 3\text{V} \sim 38.5\text{V}$ の場合 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
$R_{(\text{ADC_IN_CELL})}$	実効入力抵抗 ⁽⁸⁾	VC7 - VC6 の差動セル入力モード	4		$\text{M}\Omega$
$R_{(\text{ADC_IN_TOS})}$	実効入力抵抗	VC7 ピンでの分割測定 (ピンの測定中のみアクティブ)	600		$\text{k}\Omega$
$I_{(\text{LEAKAGE})}$	ピンリーケ電流 ⁽³⁾	VC1 ~ VC7、BAT、REGSRC の各ピンへの入力電圧、変換なし、5V/セルのスタックバイアス、 $V_{\text{BAT}} = 30\text{V}$ 、デバイスはシャットダウンモード。		2	μA
$B_{(\text{ADC_RES_SLOW})}$	低速設定での有効分解能 ⁽¹⁾	シングル変換、通常モード、 Settings:Configuration:Power Config[SSADCSPED] = 0x0 、ADCIN モードで TS 入力を使用。		15	ビット
$B_{(\text{ADC_RES_MEDSLOW})}$	中速設定での有効解像度 ⁽¹⁾	シングル変換、通常モード、 Settings:Configuration:Power Config[SSADCSPED] = 0x1 、ADCIN モードで TS 入力を使用。		14	ビット
$B_{(\text{ADC_RES_MEDFAST})}$	中高速設定での有効分解能 ⁽¹⁾	シングル変換、通常モード、 Settings:Configuration:Power Config[SSADCSPED] = 0x2 、ADCIN モードで TS 入力を使用。		13	ビット
$B_{(\text{ADC_RES_FAST})}$	高速設定での有効分解能 ⁽¹⁾	シングル変換、通常モード、 Settings:Configuration:Power Config[SSADCSPED] = 0x3 、ADCIN モードで TS 入力を使用。		11	ビット
$t_{(\text{ADC_CONV_SLOW})}$	変換時間	シングル変換、通常モード、 Settings:Configuration:Power Config[CVADCSPED] および [SSADCSPED] = 0x0	2.93		ms
$t_{(\text{ADC_CONV_MEDSLOW})}$	中低速モードでの変換時間	シングル変換、通常モード、 Settings:Configuration:Power Config[CVADCSPED] および [SSADCSPED] = 0x1	1.46		ms
$t_{(\text{ADC_CONV_MEDFAST})}$	中高速モードでの変換時間	シングル変換、通常モード、 Settings:Configuration:Power Config[CVADCSPED] および [SSADCSPED] = 0x2		732	μs
$t_{(\text{ADC_CONV_FAST})}$	高速モードでの変換時間	シングル変換、通常モード、 Settings:Configuration:Power Config[CVADCSPED] および [SSADCSPED] = 0x3		366	μs
$V_{\text{STACK(ACC)}}$	スタック電圧 ($V_{\text{C7}} - V_{\text{VSS}}$) 測定精度 ⁽⁹⁾	$3\text{V} \leq V_{\text{C7}} - V_{\text{VSS}} \leq 38.5\text{V}$ 、 $T_A = 25^\circ\text{C}$ 、 20Ω と 220nF の入力ネットワークを使用して指定。	-37	28	mV
		$3\text{V} \leq V_{\text{C7}} - V_{\text{VSS}} \leq 38.5\text{V}$ 、 $T_A = -20^\circ\text{C} \sim 65^\circ\text{C}$ 、 20Ω と 220nF の入力ネットワークを使用して指定。	-162	168	mV
		$3\text{V} \leq V_{\text{C7}} - V_{\text{VSS}} \leq 38.5\text{V}$ 、 $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 、 20Ω と 220nF の入力ネットワークを使用して指定。	-380	215	mV

- (1) 有効分解能は、データが $\pm 1\text{-LSB}$ 内で 1 シグマの変動を示す分解能として定義されます。
- (2) 設計により規定されています。
- (3) 特性評価によって仕様規定されています。
- (4) 差動セル電圧の未加工コード測定の 16 ビット LSB サイズは、 $1 \text{ LSB} = 1\text{V} / G_{(\text{ADC_CELL_RAW})} \approx 1\text{V} / 5479 \text{ LSB/V} = 182.5\mu\text{V}$
- (5) 公称値を $V_{\text{REG18}} = 1.8\text{V}$ と仮定すると、サーミスタモードでの TS ピン電圧測定の測定の 16 ビット LSB サイズは、 $1 \text{ LSB} = V_{\text{REG18}} / G_{(\text{ADC_TS_REG18})} \approx 1.8\text{V} / 19405 = 93\mu\text{V}$
- (6) ADCIN モードでの TS ピン電圧測定の 16 ビット LSB サイズは、 $1 \text{ LSB} = 1\text{V} / G_{(\text{ADC_TS_ADCIN})} \approx 1\text{V} / 16027 = 62\mu\text{V}$
- (7) 分割電圧測定の 16 ビット LSB サイズは、 $1 \text{ LSB} = 50 \times V_{\text{REF1}} / 2^{N-1} \approx 50 \times 1.1962\text{V} / 2^{15} = 1.825\text{mV}$

(8) デバイスが通常モードで動作し、セル バランシングが無効、5V の差動電圧が印加された場合の平均実効差動入力抵抗。
(9) 特性評価と製造試験の組み合わせによる仕様

6.13 セル電圧の測定精度

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 25.9\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 、 $V_{\text{BAT}} = 3\text{V} \sim 38.5\text{V}$ の場合 (特に記述のない限り)⁽¹⁾

パラメータ		テスト条件	最小値	標準値	最大値	単位
VCELL(ACC)	セル電圧測定精度、 $V_{\text{VC}(x)} - V_{\text{VC}(x-1)} = 4.5\text{V}$, $1 \leq x \leq 7$ ⁽¹⁾	$T_A = 25^\circ\text{C}$	-3.6	3.6	3.6	mV
		$-20^\circ\text{C} \leq T_A \leq 65^\circ\text{C}$	-4.6	8.2	8.2	mV
		$-40^\circ\text{C} \leq T_A \leq 125^\circ\text{C}$	-6.2	10.8	10.8	mV
VCELL(ACC)	セル電圧測定精度、 $2\text{V} < V_{\text{VC}(x)} - V_{\text{VC}(x-1)} = 5\text{V}$, $1 \leq x \leq 7$ ⁽¹⁾	$T_A = 25^\circ\text{C}$	-3.9	4.3	4.3	mV
		$-20^\circ\text{C} \leq T_A \leq 65^\circ\text{C}$	-4.8	8.2	8.2	mV
		$-40^\circ\text{C} \leq T_A \leq 125^\circ\text{C}$	-7.6	11.4	11.4	mV

(1) 特性評価と製造しけんの 組み合わせによる仕様、7 直列スタック、入力ネットワーク直列抵抗 = 20Ω 、差分キャパシタンス = 220nF 、セル バランシングは非アクティブ

6.14 セル バランシング

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 25.9\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 、 $V_{\text{BAT}} = 3\text{V} \sim 38.5\text{V}$ の場合 (特に記述のない限り)⁽¹⁾

パラメータ		テスト条件	最小値	標準値	最大値	単位
$R_{(\text{CB})}$	内部セル バランシング抵抗 ⁽¹⁾	$V_{\text{VC}(n)} - V_{\text{VC}(n-1)} = 1.5\text{V}$ 、 $1 \leq n \leq 7$ での内部 FET スイッチの $R_{\text{DS}(\text{ON})}$	53	93	200	Ω

(1) セル バランシングは、絶対最大許容電流に基づいて電流を制限し、デバイスの推奨動作温度を超えないように制御する必要があります。これは、オフチップ セル入力抵抗のサイズを適切に設定し、同時にバランスをとることができるセル数を制限することで実現できます。

6.15 内部温度センサ

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 25.9\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 、 $V_{\text{BAT}} = 3\text{V} \sim 38.5\text{V}$ の場合 (特に記述のない限り)⁽¹⁾

パラメータ		テスト条件	最小値	標準値	最大値	単位
$V_{(\text{TEMP})}$	内部温度測定エラー ⁽¹⁾		-7.8	9.0	9.0	$^\circ\text{C}$
$V_{(\text{TEMP})}$	内部温度センサ電圧ドリフト	未加工 LSB を使用した ΔV_{BE} 測定	6.76			LSB/ $^\circ\text{C}$

(1) 特性評価によって仕様規定されています

6.16 サーミスタ測定

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 25.9\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 、 $V_{\text{BAT}} = 3\text{V} \sim 38.5\text{V}$ の場合 (特に記述のない限り)⁽¹⁾

パラメータ		テスト条件	最小値	標準値	最大値	単位
$R_{(\text{TS_PU})}$	25°C の内部プルアップ抵抗 ⁽¹⁾		19.75	20	20.25	$\text{k}\Omega$
$R_{(\text{TS_PU_DRIFT})}$	温度による内部プルアップ抵抗の変化 ^{(1) (2)}	$-20^\circ\text{C}/+65^\circ\text{C}$ での変化と 25°C での値の比較	-23	28	28	Ω
$R_{(\text{TS_PU_DRIFT})}$	温度による内部プルアップ抵抗の変化 ^{(1) (2)}	$-40^\circ\text{C}/+125^\circ\text{C}$ での変化と 25°C での値の比較	-28	38	38	Ω

(1) 内部プルアップ抵抗には、REG18 内部の LDO と、ADC によって電圧が検出されるポイントとの間の抵抗のみが含まれます。
(2) 特性評価によって仕様規定されています

6.17 ハードウェア過熱検出器

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 25.9\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 、 $V_{\text{BAT}} = 3\text{V} \sim 38.5\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$V_{(\text{OTSD})}$	ハードウェア過熱検出器スレッショルド ⁽¹⁾		118		132	°C

(1) 設計により規定されています。

6.18 内部発振器

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 25.9\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 、 $V_{\text{BAT}} = 3\text{V} \sim 38.5\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
低周波数発振器						
f_{LFO}	動作周波数	フル スピード設定、 25°C 時	260.0	262.626	265.0	kHz
		低速設定、 25°C 時	32.3	32.815	33.4	kHz
$f_{\text{LFOF(ERR)}}$	周波数ドリフト、フル スピード モード ⁽¹⁾	25°C、 $T_A = -20^\circ\text{C} \sim +65^\circ\text{C}$ での周波数と値の関係を変更	-1.3		1	%
		25°C、 $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ での周波数と値の関係を変更。	-1.7		1.7	%
$f_{\text{LFOS(ERR)}}$	周波数ドリフト、低速度モード ⁽¹⁾	25°C、 $T_A = -20^\circ\text{C} \sim +65^\circ\text{C}$ での周波数と値の関係を変更。	-1.0		1.0	%
$f_{\text{LFOS(FAIL)}}$	周波数ドリフト、低速度モード ⁽¹⁾	25°C、 $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ での周波数と値の関係を変更。	-1.4		1.6	%
$f_{\text{LFO(FAIL)}}$	障害検出周波数	低速モードの場合は LFO 周波数を、フル スピード モードの場合は LFO 周波数を 8 で割った値を表します。周波数がこのレベルを下回った場合、発振器の障害を検出します。	11	15	20	kHz

(1) 特性評価によって仕様規定されています

6.19 充放電 FET ドライバ

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 25.9\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 、 $V_{\text{BAT}} = 3\text{V} \sim 38.5\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$V_{(\text{FETON_DSG})}$	DSG ドライバが有効	$V_{\text{REGSRC}} \geq 12\text{V}$ 、 $C_L = 20\text{nF}$	10.5	11.2	13	V
$V_{(\text{FETON_CHG})}$	CHG ドライバが有効	$V_{\text{REGSRC}} \geq 12\text{V}$ 、 $C_L = 20\text{nF}$	10	10.8	12	V
$V_{(\text{FETON_LOBAT_DSG})}$	DSG ドライバが有効	$V_{\text{REGSRC}} < 12\text{V}$ 、 $C_L = 20\text{nF}$	$V_{\text{REGSRC}} - 1$	V_{REGSRC}		V
$V_{(\text{FETON_LOBAT_CHG})}$	CHG ドライバが有効	$V_{\text{REGSRC}} < 12\text{V}$ 、 $C_L = 20\text{nF}$	$V_{\text{REGSRC}} - 1.75$	V_{REGSRC}		V
$t_{(\text{CHG_ON})}$	CHG FET ドライバ立ち上がり時間	$\text{CHG } C_L = 20\text{nF}$ 、 $R_{\text{GATE}} = 100\Omega$ 、 $V_{\text{REGSRC}} = 12\text{V}$ 、 $0.5\text{V} \sim 5\text{V}$		50	85	μs
$t_{(\text{DSG_ON})}$	DSG FET ドライバ立ち上がり時間	$\text{DSG } C_L = 20\text{nF}$ 、 $R_{\text{GATE}} = 100\Omega$ 、 $V_{\text{REGSRC}} = 12\text{V}$ 、 $0.5\text{V} \sim 5\text{V}$		35	55	μs
$t_{(\text{CHG_OFF})}$	CHG FET ドライバ立ち下がり時間	$\text{CHG } C_L = 20\text{nF}$ 、 $R_{\text{GATE}} = 100\Omega$ 、 $V_{\text{REGSRC}} = 12\text{V}$ 、 $V_{(\text{FETON_CHG})}$ の 80% ~ 20%		24	35	μs
$t_{(\text{DSG_OFF})}$	DSG FET ドライバ立ち下がり時間	$\text{DSG } C_L = 20\text{nF}$ 、 $R_{\text{GATE}} = 100\Omega$ 、 $V_{\text{REGSRC}} = 12\text{V}$ 、 $V_{(\text{FETON_DSG})}$ の 80% ~ 20%		2	3	μs
$I_{(\text{CHG_ON})}$	CHG FET ドライバ出力電流	CHG 有効、および 8V、 $V_{\text{REGSRC}} = 12\text{V}$ でピン保持		1		mA

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 25.9\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 、 $V_{\text{BAT}} = 3\text{V} \sim 38.5\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$I_{(\text{DSG_ON})}$	DSG FET ドライバ出力電流	DSG 有効、および 8V、 $V_{\text{REGSRC}} = 12\text{V}$ でピン保持		1.56		mA
$R_{(\text{DSG_OFF})}$	DSG FET ドライバのオフ抵抗	DSG オフおよび 100mV でピン保持		15	30	Ω
$V_{(\text{CHG_DETECT})}$	CHG 検出器のスレッショルド	CHG ピンの電圧立ち上がり	1.2		1.8	V
$V_{(\text{CHG_DET_HYS})}$	CHG 検出器のヒステリシス			0.95		V

6.20 コンパレータ ベースの保護サブシステム

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 25.9\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 、 $V_{\text{BAT}} = 3\text{V} \sim 38.5\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$V_{(\text{SCD})}$	放電電圧スレッショルド範囲内の短絡	公称設定、 $V_{\text{SRP}} - V_{\text{SRN}}$ に基づくスレッショルド	-10、 -20、 -40、 -60、 -80、 -100、 -125、 -150、 -175、 -200、 -250、 -300、 -350、 -400、 -450、 -500			mV
$V_{(\text{SCD_ACC})}$	放電時の短絡の電圧スレッショルド検出精度 (2)	-10mV 設定	-43.3	39.8	公称スレッショルドの %	
		-20mV 設定	-22.6	19	公称スレッショルドの %	
		-40mV 設定	-14.2	9.7	公称スレッショルドの %	
		設定 -60mV	-12.0	7.0	公称スレッショルドの %	
		設定 -80mV	-9.6	5.8	公称スレッショルドの %	
		設定 -100mV ~ -500mV	-9.1	5.4	公称スレッショルドの %	

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 25.9\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 、 $V_{\text{BAT}} = 3\text{V} \sim 38.5\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$V_{(\text{SCD_DLY})}$	充電時の短絡の検出遅延 ⁽¹⁾	最高速設定 (3mV オーバードライブ)		8		μs
		最高速設定 (25mV オーバードライブ)		0.6		μs
		15 μs の設定 (3mV オーバードライブ)		20	28	μs
		15 μs の設定 (25mV オーバードライブ)		20		μs
		31 μs の設定 (25mV オーバードライブ)	14	35		μs
		61 μs の設定 (25mV オーバードライブ)	42	66		μs
		122 μs の設定 (25mV オーバードライブ)	102	130		μs
		244 μs の設定 (25mV オーバードライブ)	218	258		μs
		488 μs の設定 (25mV オーバードライブ)	452	510		μs
		977 μs の設定 (25mV オーバードライブ)	920	1018		μs
		1953 μs の設定 (25mV オーバードライブ)	1860	2034		μs
		3906 μs の設定 (25mV オーバードライブ)	3735	4065		μs
		7797 μs の設定 (25mV オーバードライブ)	7470	8112		μs
$V_{(\text{OCC})}$	充電時の過電流 (OCC) 電圧スレッショルド範囲	公称設定、 $V_{\text{SRP}} - V_{\text{SRN}}$ に基づくスレッショルド	2mV 刻みで 3mV ~ 19mV、 2mV 刻みで 22mV ~ 124mV			mV
$V_{(\text{OCC_ACC})}$	充電時の過電流 (OCC) 電圧スレッショルドの精度 ⁽²⁾	設定 3mV ~ 19mV	-1.45	1.81		mV
$V_{(\text{OCC_ACC})}$	充電時の過電流 (OCC) 電圧スレッショルドの精度 ⁽²⁾	設定 22mV ~ 80mV	-3.02	2.95		mV
$V_{(\text{OCC_ACC})}$	充電時の過電流 (OCC) 電圧スレッショルドの精度 ⁽²⁾	設定 82mV ~ 124mV	-4.05	5.26		mV
$V_{(\text{OCD})}$	放電時の過電流 (OCD1、OCD2) 電圧スレッショルド範囲	公称設定、 $V_{\text{SRP}} - V_{\text{SRN}}$ に基づくスレッショルド	-4mV ~ -200mV (2mV 刻み)			mV
$V_{(\text{OCD_ACC})}$	過電流 (OCD1、OCD2) 検出電圧スレッショルドの精度 ⁽²⁾	設定 -4mV	-1.76	1.4		mV
		設定 -6mV ~ -16mV	-1.45	1.0		mV
		設定 -18mV ~ -166mV	-3.34	3.27		mV
		設定 -168mV ~ -200mV	-3.98	4.38		mV

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 25.9\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 、 $V_{\text{BAT}} = 3\text{V} \sim 38.5\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$V_{(\text{OC_DLY})}$	過電流 (OCC, OCD1, OCD2) の検出遅延 (各保護に独立した遅延設定)	最高速設定	0.46			ms
		公称設定、ロー レンジ	0.305ms 刻みで 1.22ms ～ 20.435ms			ms
		公称設定、ミディアム ロー レンジ	2.441ms 刻みで 22.875ms ～ 176.595ms			ms
		公称設定、ミディアム ハイ レンジ	4.883ms 刻みで 181.475ms ～ 488.915ms			ms
$V_{(\text{OC_DLY})}$	過電流 (OCC, OCD1, OCD2) 検出遅延精度 ⁽¹⁾	公称設定、ハイ レンジ	9.766ms 刻みで 498.675ms ～ 1103.795ms			ms
		最高速設定	-0.35	0.35		ms
		公称設定、ロー レンジ	-1.2	0.90		ms
		公称設定、ミディアム ロー レンジ	-7.5	7.2		ms
		公称設定、ミディアム ハイ レンジ	-20	20		ms
		公称設定、ハイ レンジ	-45	45		ms

(1) 設計により規定されています。

(2) 特性評価と製造試験の組み合わせによる仕様

6.21 タイミング要件 - I²C インターフェイス、100kHz モード

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 25.9\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 、 $V_{\text{BAT}} = 3\text{V} \sim 38.5\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
f_{SCL}	クロック動作周波数 ⁽¹⁾	SCL デューティ サイクル = 50%		100		kHz
$t_{\text{HD:STA}}$	スタート状態のホールド時間 ⁽¹⁾		4.0			μs
t_{LOW}	SCL クロックのロー期間 ⁽¹⁾		4.7			μs
t_{HIGH}	SCL クロック HIGH の期間 ⁽¹⁾		4.0			μs
$t_{\text{SU:STA}}$	セットアップ リピート スタート ⁽¹⁾		4.7			μs
$t_{\text{HD:DAT}}$	データ ホールド時間 (SDA 入力) ⁽¹⁾		0			ns
$t_{\text{SU:DAT}}$	データ セットアップ時間 (SDA 入力) ⁽¹⁾		250			ns
t_r	クロック 立ち上がり時間 ⁽¹⁾	10%～90%		1000		ns
t_f	クロック 立ち下がり時間 ⁽¹⁾	90%～10%		300		ns
$t_{\text{SU:STO}}$	ストップ状態のセットアップ時間 ⁽¹⁾		4.0			μs
t_{BUF}	ストップからスタートのバス解放時間 ⁽¹⁾		4.7			μs

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 25.9\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 、 $V_{\text{BAT}} = 3\text{V} \sim 38.5\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
t_{RST}	I^2C バスリセット ⁽¹⁾	この期間中に SCL がローであることが検出されると、バスインターフェイスがリセットされます	1.9	2.1		s
R_{PULLUP}	プルアップ抵抗 ⁽¹⁾	プルアップ電圧レール $\leq 5\text{V}$	1.1			k Ω

(1) 設計により規定されています。

6.22 タイミング要件 - I^2C インターフェイス、400kHz モード

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 25.9\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ 、 $V_{\text{BAT}} = 3\text{V} \sim 38.5\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
f_{SCL}	クロック動作周波数 ⁽¹⁾	SCL デューティサイクル = 50%		400		kHz
$t_{\text{HD:STA}}$	スタート状態のホールド時間 ⁽¹⁾		0.6			μs
t_{LOW}	SCL クロックのロー期間 ⁽¹⁾		1.3			μs
t_{HIGH}	SCL クロック HIGH の期間 ⁽¹⁾		600			ns
$t_{\text{SU:STA}}$	セットアップリピートスタート ⁽¹⁾		600			ns
$t_{\text{HD:DAT}}$	データホールド時間 (SDA 入力) ⁽¹⁾		0			ns
$t_{\text{SU:DAT}}$	データセットアップ時間 (SDA 入力) ⁽¹⁾		100			ns
t_r	クロック立ち上がり時間 ⁽¹⁾	10% ~ 90%			300	ns
t_f	クロック立ち下がり時間 ⁽¹⁾	90% ~ 10%			300	ns
$t_{\text{SU:STO}}$	ストップ状態のセットアップ時間 ⁽¹⁾		0.6			μs
t_{BUF}	ストップからスタートのバス解放時間 ⁽¹⁾		1.3			μs
t_{RST}	I^2C バスリセット ⁽¹⁾	この期間中に SCL がローであることが検出されると、バスインターフェイスがリセットされます	1.9	2.1		s
R_{PULLUP}	プルアップ抵抗 ⁽¹⁾	プルアップ電圧レール $\leq 5\text{V}$	1.1			k Ω

(1) 設計により規定されています。

6.23 タイミング図




図 6-1. I^2C 通信インターフェイスのタイミング

6.24 代表的特性




図 6-2. 電流の直線性誤差とセンス抵抗電圧の関係




図 6-3. 内部電圧リファレンスと温度との関係 (VREF1 および VREF2)




図 6-4. 内部温度測定未処理コードと温度の関係




図 6-5. 内部温度測定誤差と温度の関係





図 6-6. サーミスタ プルアップ抵抗と温度の関係



フルスピードモード (262kHz) と低速モード (32.77kHz) で測定された LFO

図 6-7. 低周波発振器 (LFO) 精度と温度の関係




図 6-8. 放電時の過電流保護 1 (OCD1) スレッショルドと温度の関係




図 6-9. 充電時の過電流保護 (OCC) スレッショルドと温度の関係





図 6-10. 放電時の短絡保護回路 (SCD) スレッショルドと温度の関係



データは、セルに 1.5V の差動入力を印加して収集されます。

図 6-11. セル バランシング抵抗と温度の関係




図 6-12. REGOUT 電圧と温度および負荷の関係






図 6-13. TS および VCO ウェーク電圧と温度の関係



REGSRC = 3V のとき、デバイスが REGOUT 電圧を目標の 3.3V まで上昇させようとすると、REGSRC 電流が増加します。

図 6-14. 通常モードでの電源電流と温度の関係



通信なし、REGOUT は無効

図 6-15. スリープモードでの電源電流と温度の関係




図 6-16. DEEPSLEEP モードでの電源電流と温度の関係




図 6-17. シャットダウンモードでの電源電流と温度の関係


7 詳細説明

7.1 概要

BQ76907-Q1 デバイスは、2 直列～7 直列のリチウムイオン、リチウムポリマ、LiFePO₄ (LFP)、LTO バッテリ パック向けの高集積、高精度バッテリ モニタ/プロテクタです。電圧、電流、温度を高精度で測定し、ホスト ベースのアルゴリズムと制御のためのデータを取得します。機能が豊富で、高度に構成可能な保護サブシステムは、デバイスにより、またはホスト プロセッサの完全な制御下で、完全に自律的にトリガおよび回復が可能な、一連の保護機能を提供します。内蔵 FET ドライバは、ローサイドの充電および放電保護 NFET を駆動します。外部システム用のプログラマブル LDO が組み込まれており、電圧を 1.8V、2.5V、3.0V、3.3V、5.0V にプログラムでき、最大 20mA を供給できます。

BQ76907-Q1 デバイスは、ワンタイム プログラマブル (OTP) メモリを搭載しています。このメモリは、ホスト プロセッサを使用してデバイスを構成できない可能性があるシステム向けにあらかじめ TI によりプログラムされており、デフォルトのデバイス動作設定を構成することができます。400kHz I²C 通信インターフェイスとアラート割り込み出力により、ホスト プロセッサとの通信が可能です。このデバイスは、1 つの外部サーミスタに加えて、内部ダイ温度測定機能をサポートしています。

7.2 機能ブロック図



7.3 デバイス設定

7.3.1 コマンドとサブコマンド

BQ76907-Q1 デバイスはダイレクト コマンドとサブコマンドをサポートしています。ダイレクト コマンドは、デバイスのシリアル通信インターフェイス経由でホストから送信される 7 ビットのコマンド アドレスを使用してアクセスされ、アクションをトリガするか、デバイスに書き込まれるデータの値を提供するか、データをホストに報告するように、デバイスに指示します。サブコマンドは 7 ビットのコマンド アドレス空間を使って間接的にアクセスされる追加コマンドで、ロック データの転送機能を提供します。デバイスでサポートされているコマンドおよびサブコマンドの詳細については、『[BQ76907-Q1 テクニカルリファレンス マニュアル](#)』を参照してください。

7.3.2 OTP またはレジスタを使用した構成

BQ76907-Q1 デバイスは RAM に値を保存するレジスタを搭載しており、ワンタイム プログラマブル (OTP) メモリから自動的にロードできます。最初の電源投入時に、デバイスは OTP 設定をレジスタにロードし、動作中にデバイスにより使用されます。OTP 設定は、製造時に TI によってデバイスにプログラムされます。レジスタ値は、デバイスが通常、スリープ、DEEPSLEEP の各モードで動作している間に保持されます。デバイスがシャットダウン モードに移行すると、すべてのレジスタ メモリはクリアされ、再度電源を供給すると、デバイスは OTP から値を再ロードします。

7.3.3 デバイスのセキュリティ

BQ76907-Q1 デバイスは次の 2 つのセキュリティ モードを搭載しています: SEALED と FULLACCESS は、設定の表示または変更を制限するために使用できます。

- SEALED モードでは、ほとんどのデータとステータスをコマンドおよびサブコマンドを使用して読み取ることができますが、選択済みの設定のみを変更できます。データ メモリの設定は直接変更できません。
- FULLACCESS モードではすべてのデバイス設定を読み取り、変更できます。

デバイスで選択した設定は、デバイスの動作中にサポートされているコマンドやサブコマンドを使用して変更できますが、すべての設定を変更するには、デバイスを CONFIG_UPDATE モード (『[CONFIG_UPDATE モード](#)』を参照) に移行し、設定更新中はデバイスの動作が停止します。更新が完了すると、新しい設定を使用して動作が再開します。CONFIG_UPDATE モードは FULLACCESS モードでのみ利用できます。

BQ76907-Q1 デバイスは SEALED と FULLACCESS モードを切り替えるためのキー アクセス スキームを搭載しています。SEALED から FULLACCESS に変更するには、サブコマンドを介して一連一意のキーをデバイスに送信する必要があります。詳細は、『[BQ76907-Q1 テクニカルリファレンス マニュアル](#)』をご参照ください。

7.4 デバイス ハードウェア機能

7.4.1 電圧 ADC

BQ76907-Q1 は、セル電圧の測定間で多重化されるデルタ シグマ電圧 ADC、内部温度センサ、外部サーミスタを統合し、VC7 ピンの電圧、内部 1.8V LDO 電圧、VSS レールの測定を実行します (後者の 2 つは診断用です)。BQ76907-Q1 デバイスは、2 直列セルから 7 直列セルまでの直列構成で、個々の作動セル電圧の測定をサポートしています。各セルの電圧測定は、VC1 ~ VC0、VC2 ~ VC1 などの隣接する 2 つのセル入力ピン間の電圧の差動測定です。セル電圧の測定値はトリム修正とキャリブレーション修正に基づいて処理され、1mV の単位を使用して 16 ビット分解能で報告されます。

ADC は ADC マルチプレクサから入力を受け取り、高速デジタル データ ストリームを生成します。これはデジタル フィルタ処理されて 24 ビット出力を生成します。ADC は 262.144kHz の LFO クロックをサンプリング クロックとして使用します。デジタル フィルタにはプログラマブル デシメーション レートが含まれているため、異なる間隔と異なる分解能でデータが生成されます。ADC 変換の実効分解能 (データが ± 1 LSB で 1 シグマの変動を示すような分解能として定義) は、デシメーション レートが変化すると変化し、出力レートが低下すると実効分解能が増加します。

7.4.2 クーロンカウンタとデジタルフィルタ

BQ76907-Q1 デバイスは、外部 RC フィルタを介して SRP と SRN ピンに接続するローサイド センス抵抗を使用してパック電流を監視します。この抵抗は、充電電流によって SRN を基準に SRP に正の電圧を生成するように接続する必要があります。SRP と SRN の間の差動電圧は、内蔵のデルタシグマ クーロン カウンタ ADC によってデジタル化されます。この ADC は $\pm 200\text{mV}$ の範囲の電圧をデジタル化でき、複数のデジタル フィルタを使用して、瞬時電流、平均電流、および積分電流の最適化測定を提供します。このデバイスは広範囲の検出抵抗値をサポートしており、より大きい値を使用することでデジタル化された結果の分解能が向上します。電流測定が必要なときに差動電圧がシステム動作のための $\pm 200\text{mV}$ の範囲内にとどまるように、センス抵抗の最大値を制限する必要があります。たとえば、通常動作中の（故障状態ではない）最大放電電流が 200A のシステムでは、センス抵抗を $1\text{m}\Omega$ 以下に制限する必要があります。

シリアル通信インターフェイスでは、複数のデジタル化された電流値と累積電荷積分を読み取ることができます。これには個別のハードウェア デジタル フィルタを使用する 2 つの値 (CC1 と CC2) も含まれます。利用可能な電流測定と電荷積分結果の詳細については、「[電流測定と電荷積分](#)」を参照してください。

7.4.3 保護FET ドライバ

BQ76907-Q1 はローサイド CHG および DSG FET ドライバを内蔵しており、ローサイド保護 NFET トランジスタを直接駆動できます。このデバイスは、直列 FET および並列 FET 構成をサポートしており、直列 FET 構成にすると、一方の FET ドライバがオンの場合に、もう一方の FET ドライバがオフになり、FET ボディ ダイオードが保護されます。ボディダイオード保護が有効なとき、放電禁止故障状態が存在している間にバッテリパックが充電される場合、DSG ドライバをオンにして FET の損傷を防止することができます。同様に、充電禁止故障状態が存在している間にパックが放電される場合、CHG ドライバがオンになることがあります。これらの判断は、プログラマブル ボディダイオード スレッショルドを超える絶対値の電流が検出される化に応じて異なります。この検出では、クーロン カウンタ電流測定が使用されます。

DSG ピンがコマンドによってブロックされておらず、自律制御用またはボディダイオード保護用に構成された関連する故障 (UV, OTD, UTD, OCD1, OCD2, SCD、選択診断など) が存在しない場合、DSG ピンはハイに駆動されます。ドライバはコマンドによって強制的にオンにできますが、コマンドは構成設定で許可されている場合にのみ有効になります。

DSG ドライバは、アプリケーションの要件および FET 特性の選択に応じて目的の FET の立ち上がりおよび立ち下がり時間を実現するため、DSG ピンと DSG FET ゲートの間に最適な抵抗を選択できるように設計されています。DSG FET がオフになると、DSG ピンはローに駆動され、放電保護中のすべての過電流 (OCD1, OCD2, SCD) は無効化され、消費電力をさらに節約します。DSG FET がオンになると、これらの動作が再開されます。デバイス構成設定により、保護が適切な FET ドライバを自律的に制御する保護が決まります。

CHG ピンがコマンドによってブロックされておらず、自律制御用またはボディダイオード保護用に構成された関連する故障 (OV, OTC, UTC, OCC, SCD、選択診断など) が存在しない場合、CHG ピンはハイに駆動されます。ドライバはコマンドによって強制的にオンにできますが、コマンドは構成設定で許可されている場合にのみ有効になります。CHG ピンをオフにしても、過電流保護回路には影響しません。CHG FET ドライバは、有効になると CHG ピンをハイにアクティブに駆動し、無効になるとピンを約 $100\mu\text{s}$ の間 VSS 電圧より約 0.5V 低い値までローにアクティブに駆動し、その後、外部 CHG FET ゲートソース抵抗を介してピンを PACK- 電圧に安定させます。CHG FET が無効のときに充電器がパックに接続されている場合、デバイスの電気的仕様に応じて、CHG ピンがデバイスの VSS より 25V 低い電圧まで低下する可能性があります。CHG がアクティブにローにプルされる時間間隔が $100\mu\text{s}$ であるため、CHG 駆動回路の時定数（ドライバの実効抵抗、CHG ピンと CHG FET ゲートの間の直列抵抗、FET ゲート容量によって構成）は、このレベルを十分に低く保つ必要があります。

BQ76907-Q1 は、CHG および DSG FET ドライバの PWM 駆動能力を備えており、充電または放電モードで流れる平均電流を制限できます。DSG FET ドライバは、ドライバの制御に基づいて DSG ピンをハイまたはローにアクティブに駆動するため、DSG FET をオン/オフするための連続スイッチングを実行できます。充電器が接続されていない場合、CHG ドライバは PWM モードでの連続スイッチングも実行できます。充電器がパック電圧を大幅に上回る電圧で接続されている場合、CHG FET ゲート電圧は一般に約 $\text{VSS} + 0.5\text{V}$ まで急速に駆動され、システム静電容量に応じて、より低い PACK パック電圧までゆっくりと安定化されます。詳細については、「[BQ76907-Q1 リアルタイム マイクロコントローラ テクニカルリファレンス マニュアル](#)」を参照してください。

7.4.4 基準電圧

BQ76907-Q1 デバイスは VREF1 と VREF2 の 2 つの電圧リファレンスを搭載しており、VREF1 は外部サーミスタを除く電圧測定のための電圧 ADC が使用します。VREF2 はクーロン カウンタ、内蔵 1.8V LDO、内部発振器で使用します。VREF2 の値は、VREF1 を使用して、内部 1.8V LDO 電圧の ADC 電圧測定によって間接的に判断できます。この測定値は、診断目的でコマンドを介して利用できます。この測定結果が許容範囲を超えると、診断アラートまたは故障がトリガれます (設定で有効化された場合)。

7.4.5 マルチプレクサ

マルチプレクサは、個別の差動セル電圧ピン、オンチップ温度センサ、バイアス サーミスタピン、内部 1.8V LDO 電圧、スタック最上位電圧、VSS ピン電圧など、さまざまな信号を電圧 ADC に接続します。マルチプレクサ入力回路は、特定の各入力に必要な電圧の範囲とレベルに対応できるようカスタマイズされています。

7.4.6 LDO

BQ76907-Q1 には、デバイスの内部回路とデジタル ロジックに 1.8V の安定化電源電圧を供給する、内蔵の 1.8V LDO (REG18) が搭載されています。この LDO の電源電流は、BAT ピンから引き込まれます。

このデバイスには、ホスト プロセッサや外部トランシーバ回路などの、外部回路用のプログラマブル LDO (REGOUT) も内蔵されています。REGOUT LDO の入力は REGSRC ピンで、通常はスタックの最上位に接続することが予想されますが、REGSRC 電圧はシステム内の別の DC/DC コンバータでも生成できます。熱条件が許す限り、REGOUT LDO は最大 20mA の出力電流を供給できます。

REGOUT LDO は、OTP の構成に応じて、デバイスがシャットダウン モードを終了するたびに無効のままにするか、自動的に電源を入れるようにプログラムできます。LDO 出力電圧は、構成設定を変更することで、1.8V、2.5V、3.0V、3.3V、5.0V にプログラムできます。REGOUT LDO が無効化され、デバイスが通常モード、スリープ モード、または DEEPSLEEP モードのとき、出力は約 2.5kΩ の内部抵抗で VSS にプルされます。LDO が OTP 設定に基づいて電源供給するよう設定されている場合、電源を入れるたびにデバイスは自動的に OTP 設定をロードし、構成どおりに LDO を有効化しますが、これには通信が必要ありません。

BQ76907-Q1 は、最大 125°C のダイ温度で適切に動作するように設計されているため、システム設計では、ダイ温度がこのレベルを超える場合は、REGOUT LDO から過剰な電流が流れ込まないようにする必要があります。たとえば、スタック電圧が 31.5V で、REGOUT の出力電圧が 2.5V にプログラムされている場合、デバイスは 20mA の負荷電流を供給するときに約 580mW を消費します。パッケージの熱インピーダンスを使って、予測される最大周囲温度に基づいて、結果として生じるダイ温度を計算できます。これがデバイスの定格温度範囲を超える場合は、システム内の負荷電流を制限する必要があります。

BQ76907-Q1 は、ダイ温度が約 120°C を超えているかどうかを検出するダイ温度モニタを内蔵しています。これが発生すると、REGOUT LDO は無効化され、構成設定に応じて、デバイスもシャットダウン モードに移行します。過熱により REGOUT LDO が無効化され (デバイスはシャットダウンされていない)、ダイ温度がスレッショルドを下回ると、REGOUT LDO は自動的に電源をオンにします。

7.4.7 スタンドアロンとホストインターフェイス

BQ76907-Q1 は、システム内にホスト プロセッサを使用せずに、またはホスト プロセッサと一緒に、完全にスタンドアロン モードで動作するように構成できます。スタンドアロン モードの場合、デバイスは外部 プロセッサとの相互作用を必要とせずに、状態を監視し、スレッショルド設定に基づいて FET を制御し、条件が許す限り FET を回復できます。ホスト プロセッサが存在する場合でも、ホスト プロセッサが測定値を読み取り必要に応じて制御しながら、完全に自律的に動作するようデバイスを構成できます。または、保護アラートまたは故障が発生したときにデバイスが監視してフラグを提供でき、FET を無効化する際はホストに依存するように、手動ホスト制御用にデバイスを構成することもできます。デバイスをスタンドアロン モードで使用するには、TI がすべての設定を OTP にプログラムする必要があります。これが可能なのは、出荷量が大量である場合のみです。このオプションの詳細については、TI の営業担当者までお問い合わせください。

BQ76907-Q1 は、OTP プログラミングを必要とせずに、シリアル通信インターフェイス経由で、ホストプロセッサがすべての設定をデバイスの内部レジスタに書き込むように、完全に構成できます。この方法を使用する場合は、デバイスがリセットされるたび、またはシャットダウン モードに移行して再起動するたびに、ホストから設定を再ロードする必要があります。

7.4.8 ALERT ピンの動作

BQ76907-Q1 には ALERT ピンでアラーム信号を生成する機能が含まれており、ホストプロセッサへの割り込みとして使用できます。ALERT ピンはオープンドレイン ピンで、アラーム信号が生成されるたびにデバイスによってローにプルダウンされます。アラーム機能にはプログラマブル マスクが含まれており、アラームをトリガできるフラグまたはイベントを決定できます。選択したアラーム フラグは、ホストプロセッサがステータスを読み取り、トリガされたアラーム ビットがクリアされるまでラッチされたままになります。アラーム マスクをフィールド動作中に変更すると、個々のフラグがアラーム信号を生成するのをマスクまたはマスク解除できます。このデバイスは、ラッチ済みバージョンに加えて、各フラグのラッチされていない瞬間的な値も提供します。この機能の詳細については、『[BQ76907-Q1 テクニカルリファレンスマニュアル](#)』を参照してください。

7.4.9 低周波発振器

BQ76907-Q1 の低周波発振器 (LFO) は、通常モードおよびスリープ モード中は連続的に動作し、DEEPSLEEP モードモード中は設定に応じて(必要な場合を除き)シャットダウンします。LFO は通常モードでは約 262.144kHz で動作し、スリープ モードでは約 32.768kHz に低下します。LFO は温度範囲全体で規定精度を満たすように、製造時にトリムされます。

7.4.10 I²C シリアル通信インターフェース

BQ76907-Q1 の I²C シリアル通信インターフェースはターゲットデバイスとして機能し、最大 400kHz のレートをサポートしており、オプションとして CRC チェックが含まれています。BQ76907-Q1 は、最初に電源を入れると、デフォルトとして TI が工場出荷時にプログラムした OTP 設定で決定されたモードで起動します。ホストは CONFIG_UPDATE モード中に CRC モード設定を変更できます。この新しい設定は、CONFIG_UPDATE モードが終了すると有効になります。

I²C デバイスアドレス(ターゲットアドレスと R/W ビットを含む 8 ビット値)はデフォルトで 0x10(書き込み)、0x11(読み取り)に設定されていますが、構成設定で変更できます。

通信インターフェイスには、プログラマブル タイムアウト機能が含まれており、有効なタイムアウトが発生すると内部 I²C バスロジックがリセットされます。この詳細は、『[BQ76907-Q1 テクニカルリファレンスマニュアル](#)』に説明されています。

I²C 書き込みトランザクションを [図 7-1](#) に示しています。Stop の前に追加のデータ バイトを送信すると、ブロック書き込みが許可されます。I²C ロジックにより、各データ バイトの後のレジスタ アドレスが自動的にインクリメントされます。灰色の領域は、本デバイスがクロック ストレッチであることを示します。




図 7-1. I²C 書き込み

CRC チェックを有効化するには、データメモリビットを設定します。有効化なときは、CRC を次のように計算します:

- CRC は、各データ バイトの後、および停止するたびにリセットされることに注意してください。
- シングル バイトの書き込みトランザクションでは、ターゲットアドレス、レジスタアドレス、データに対して CRC が計算されます。
- ブロック書き込みトランザクションでは、ターゲットアドレス、レジスタアドレス、データに対して最初のデータ バイトの CRC が計算されます。それ以降のデータ バイトの CRC は、データ バイトに対してのみ計算されます。

The CRC polynomial is $x^8 + x^2 + x + 1$, and the initial value is 0.

ターゲットが無効な CRC を検出すると、I²C ターゲットは CRC に NACK を返すため、I²C ターゲットはアイドル状態に移行します。

図 7-2 は、リピートスタートを使用する読み取りトランザクションを示しています。灰色の領域は、本デバイスがクロックストレッヂであることを示します。




図 7-2. リピートスタートによる I²C 読み取り

図 7-3 は、ハードウェアで利用できない場合などの、リピートスタートを使用しない読み取りトランザクションを示しています。ブロック読み取りの場合、コントローラは最後のバイトをのぞく各データバイトに ACK を返し、インターフェイスにクロックを供給し続けます。I²C ブロックは、各データバイトの後のレジスタ アドレスを自動インクリメントします。灰色の領域は、本デバイスがクロックストレッヂであることを示します。




図 7-3. リピートスタートなしの I²C 読み取り

有効にすると、読み取りトランザクションの CRC は次のように計算されます：

- CRC は、各データバイトの後、および停止するたびにリセットされることに注意してください。
- リピートスタートを使用するシングルバイト読み取りトランザクションでは、初めての起動時に CRC が計算されるため、ターゲットアドレス、レジスタアドレス、読み取りビットが設定されたターゲットアドレス、データバイトが含まれます。
- 初期レジスタアドレスの後にストップを使用するシングルバイトの読み取りトランザクションでは、ストップ後に CRC がリセットされるため、読み取りビットが設定されたターゲットアドレスとデータバイトのみが含まれます。
- リピートスタートを使用するブロック読み取りトランザクションでは、初めての起動時に最初のデータバイトの CRC が計算されるため、ターゲットアドレス、レジスタアドレス、読み取りビットが設定されたターゲットアドレス、データバイトが含まれます。それ以降のデータバイトの CRC は、データバイトに対してのみ計算されます。
- 初期レジスタアドレスの後にストップを使用するブロック読み取りトランザクションでは、ストップ後に CRC がリセットされるため、読み取りビットが設定されたターゲットアドレスと最初のデータバイトのみが含まれます。それ以降のデータバイトの CRC は、データバイトに対してのみ計算されます。

CRC 多項式は $x^8 + x^2 + x + 1$ で、初期値は 0 です。

コントローラが無効な CRC を検出すると、I²C コントローラは CRC に NACK を返すため、I²C ターゲットはアイドル状態に移行します。

詳細については、『[BQ76907-Q1 テクニカルリファレンスマニュアル](#)』をご参照ください。

7.5 測定サブシステム

7.5.1 電圧測定

BQ76907-Q1 デバイスは、セル電圧の測定間で多重化される電圧 ADC、内部温度センサ、TS ピンを統合し、VC7 ピンの電圧、内部 1.8V LDO 電圧、VSS レールの測定を実行します（診断用です）。BQ76907-Q1 デバイスは、2 直列セルから 7 直列セルまでの直列構成で、個々の作動セル電圧の測定をサポートしています。各セルの電圧測定は、VC1 ~ VC0、VC2 ~ VC1 などの隣接する 2 つのセル入力ピン間の電圧の差動測定です。セル電圧の測定値はトリム修正に基づいて処理され、1mV の単位を使用して 16 ビット分解能で報告されます。セル電圧測定は -0.2V ~ 5.5V の推奨電圧範囲に対応できます。電圧 ADC はセル電圧の測定時に $5 \times VREF1$ （約 6.06V）のレベルで飽和しますが、性能を最大限に高めるため、最大入力の 5.5V を維持することを推奨します。

7.5.1.1 電圧 ADC スケジューリング

BQ76907-Q1 の電圧測定は、複数の測定スロットで構成されるネストされた測定ループで実行されます。すべてのアクティブセル電圧は各 ADSCAN ループで測定されます。1 つのスロットは「共有スロット」で、連続する ADSCAN ループ上で様々な目的（追加のシステムおよび診断測定）に使用され、ADSCAN ループごとに合計 3 つ（2 つのセルがアクティブの場合）～ 8 つ（7 つのセルがアクティブの場合）のスロットになります。測定スロットの幅はプログラム可能で、設定に基づいて、通常モードでは各 ADSCAN を約 1.1ms ~ 24ms の範囲にできます。

測定のスケジュールはスリープモードと通常モードで異なり、システムの電源起動を高速化するための、初期電源投入またはリセット後に使用する特別な測定スケジュールもあります。残りの測定ループの詳細、および動作モードによる違いについては、『[BQ76907-Q1 テクニカルリファレンスマニュアル](#)』を参照してください。

7.5.1.2 未使用 VC ピン

BQ76907-Q1 デバイスを 7 直列セルより少ないシステムで使用する場合は、表 7-1 に示すように、実際のセルに接続するために特定のセルを使用する必要があります。未使用のセル入力は回路基板上で短絡する必要があります。本デバイスは、実際のセルとして指定されたセルのデータのみを測定して報告します。

表 7-1. セルの使用状況

使用されているセル数	セルの接続	短絡した接続
7	VC7-VC6、VC6-VC5、VC5-VC4、VC4-VC3、VC3-VC2、VC2-VC1、VC1-VC0	–
6	VC7-VC6、VC6-VC5、VC5-VC4、VC3-VC2、VC2-VC1、VC1-VC0	VC4-VC3
5	VC7-VC6、VC5-VC4、VC3-VC2、VC2-VC1、VC1-VC0	VC6-VC5、VC4-VC3
4	VC7-VC6、VC5-VC4、VC3-VC2、VC1-VC0	VC6-VC5、VC4-VC3、VC2-VC1
3	VC7-VC6、VC5-VC4、VC1-VC0	VC6-VC5、VC4-VC3、VC3-VC2、VC2-VC1
2	VC7-VC6、VC1-VC0	VC6-VC5、VC5-VC4、VC4-VC3、VC3-VC2、VC2-VC1

未使用のセル入力ピンは、6 直列システムの 図 7-4 に示すように、隣接するセル入力ピンと短絡する必要があります。

さまざまな VC ピンでサポートされる電圧の範囲は、ピンによって異なることに注意することも大切です。たとえば、ピン VC5、VC6、VC7 は、ピン電圧が 2V 以上の場合にのみ測定がサポートされます。したがって、最上位と最下位のセルの入力ピンを使用して 2 直列のシステムを実装する際、下側のセル電圧が 2V を下回ると VC6 が 2V を下回るため、上側のセル電圧を正しく測定できない可能性があります。




図 7-4. 未使用セル入力ピンの接続

デバイスのデータメモリは、実際のセルに使用するセル入力を指定するように構成する必要があります。デバイスはこの情報を使用して、使用されない入力に関するセル電圧保護を無効化します。実際のセルに使用される入力の電圧測定値は、16ビット形式 (mV 単位) で報告されます。詳しくは、『[BQ76907-Q1 テクニカル リファレンス マニュアル](#)』を参照してください。

7.5.1.3 汎用 ADCIN 機能

BQ76907-Q1 デバイスの TS ピンは、サーミスタの温度測定に使用しない場合、汎用 ADC 入力 (ADCIN) の測定に使用できます。ADCIN 機能のために使用する場合、内部バンドギャップ リファレンスが ADC に使用され、ADC の入力範囲は 1.8V に制限されます。ADC のデジタル フルスケール レンジは実質的に $1.6667 \times VREF1$ であり、通常動作時は約 2.02V です。

データメモリの設定により、TS ピンをサーミスタのために使用するか、汎用 ADC 入力として使用するか制御されます。TS ピンの測定結果は、16ビットの ADC カウントの単位で利用できます。

7.5.2 電流測定と電荷積分

BQ76907-Q1 デバイスは、外部 RC フィルタを介して SRP と SRN ピンに接続するローサイド センス抵抗を使用してパック電流を監視します。この抵抗は、充電電流によって SRN を基準に SRP に正の電圧を生成するように接続する必要があります。SRP と SRN の間の差動電圧は、内蔵のクーロン カウンタ ADC によってデジタル化されます。この ADC は $\pm 200\text{mV}$ の範囲の電圧をデジタル化でき、複数のデジタル フィルタを使用して、瞬時電流および積分電流の最適化測定を提供します。このデバイスは広範囲の検出抵抗値をサポートしており、より大きい値を使用することでデジタル化された結果の分解能が向上します。電流測定が必要なときに差動電圧がシステム動作のための $\pm 200\text{mV}$ の範囲内にとどまるように、センス抵抗の最大値を制限する必要があります。たとえば、通常動作中の (故障状態ではない) 最大放電電流が 200A のシステムでは、センス抵抗を $1\text{m}\Omega$ 以下に制限する必要があります。

SRP ピンと SRN ピンは、過電流または放電状態での短絡時に発生するような VSS より高い正の電圧もサポートでき、電流は正確にデジタル化されなくとも、デバイスに損傷を与えることがありません。たとえば、 $1\text{m}\Omega$ のセンス抵抗を使用し、放電短絡保護スのレッショルドが 500mV レベルにプログラムされたシステムでは、500A の放電電流が検出されると SCD 故障保護がトリガされます。

クーロン カウンタには 2 つのハードウェア デジタル フィルタ (CC1 および CC2) が内蔵されており、それぞれが個別のデジタル出力を提供します。CC2 デジタル フィルタは 24 ビットの未加工出力を生成し、タイミングと分解能出力をプログラムでき、出力レートも変換の分解能に影響を与えます。クーロン カウンタ変換の有効分解能 (データが $\pm 1\text{LSB}$ で 1 シ

グマの変動を示す分解能として定義)は、出力データ間のタイミングが長いほど増加します。クーロン カウンタがフル パワー モードのときの設定オプションは、366 μ s (有効分解能が最低)、732 μ s、1.46ms、または 2.93ms (有効分解能が最高)です。この出力レートはデータ メモリ構成ビットを使用して設定されます。さらに、クーロン カウンタは上記の設定の 16 倍のレートで動作する低消費電力モードをサポートしており、各設定で同様の分解能性能を備えていますが、最大出力で約 60 μ A ではなく 4 μ A しか消費しません。

CC1 フィルタは電荷積分やその他の判断に使用される 16 ビットの電流測定値を生成します。デバイスが通常モードで動作しクーロン カウンタが最大出力で動作しているときは 250ms ごとに 1 つの出力が生成され、デバイスが低電力モードで動作しているときは 4 秒ごとに 1 つの出力が生成されます。

(CC1 処理結果の積分による) 積分通過電荷は 48 ビットの値として利用できます。この値には整数部として積算電荷の上位 16 ビット、小数部として積算電荷の下位 32 ビット、電荷が積分された 32 ビットの積算時間 (秒単位) が含まれます。積算された電荷積分とタイマは、デジタル通信インターフェイス経由で、ホストからのコマンドによりリセットできます。スリープ モードでは電荷と時間は積分されないことに注意してください。

電流測定、電荷積分、および関連するプログラム可能な設定の詳細については、『[BQ76907-Q1 テクニカル・リファレンス・マニュアル](#)』を参照してください。

7.5.3 内部温度測定

BQ76907-Q1 デバイスは、内部トランジスタのベース エミッタ電圧の差をデジタル化することで内部ダイ温度を測定する機能を内蔵しています。この電圧は測定ループの一部として定期的に測定され、デジタル通信インターフェイス経由で温度値を報告できるように処理されます。

また、ダイの加熱保護を実行するため、内部温度がプログラマブル保護スレッショルドと比較されます。この保護に応答して、デバイスが FET を無効化し、オプションでシャットダウン モードに移行するように構成できます。詳細については、『[BQ76907-Q1 テクニカル・リファレンス・マニュアル](#)』の「内部過熱保護」セクションを参照してください。

7.5.4 サーミスタ温度測定

BQ76907-Q1 デバイスは、TS ピン上の外部サーミスタの測定をサポートしています。本デバイスは、測定中にサーミスタにバイアスを印可するための 20k Ω のプルアップ抵抗を内蔵しています。TS ピンは、サーミスタ測定用、またはデータメモリ設定を使用した汎用 ADCIN 測定用に選択できます。

サーミスタ測定用にピンを選択すると、測定中に内部プルアップ抵抗を使用してピンにバイアスが印加されます。高精度の結果を得るために、デバイスは、サーミスタのプルアップ抵抗のバイアスに使用する ADC リファレンスと同じ 1.8V の内部 LDO 電圧を使用します。これにより、LDO 電圧レベルから誤差の影響を取り除くレシオメトリック測定が実行されます。プルアップ抵抗はピン測定時にのみ有効化されるため、プルアップ抵抗がバイアスされたときの不完全なセトリングの影響を低減するため、このノードのキャパシタンスを制限することを推奨します。キャパシタンスは、最高分解能モードでは 4nF 未満、最高速度モードでは 500pF を推奨します。

汎用の ADCIN 測定用にピンを選択した場合、測定中にプルアップ抵抗は有効化されず、ADC はピンの測定時に VREF1 をリファレンスとして使用します。

データは 16 ビット ADC カウントの単位で報告されます。フルスケールのデジタル値は、そのリファレンス \times 5/3 のアナログ入力レベルを反映します。そのため、TS ピンがリファレンス用の 1.8V 内部レギュレータを使用してレシオメトリック モードでサーミスタを測定する場合、16 ビットの LSB は $1.8V \times 5 / 3 / 32768 \approx 91.55\mu$ V となります。TS ピンが VREF1 リファレンスを使用して ADCIN モードで測定する場合、16 ビットの LSB は $VREF1 \times 5 / 3 / 32768 \approx 61.80\mu$ V となります。

7.5.5 ファクトリトリムおよびキャリブレーション

BQ76907-Q1 デバイスには、セル電圧 ADC 測定、スタック測定、内部ダイ温度測定、電流測定のファクトリトリムが含まれており、お客様が追加の較正を行わなくても測定性能が最適化されます。トリム情報は未処理の ADC の読み取り値を訂正するために使用され、処理後に 16 ビットの値として報告されます。電流測定トリムは 1m Ω の外部センス抵抗が使用されていると想定して mA の単位で実行されますが、別の単位が必要な場合はユーザーが変更できます。トリムされたオフセットおよびゲインの値をユーザーが変更して、顧客の製造ラインで較正を実行し、システムの性能をさらに最適化できます。詳細については、『[BQ76907-Q1 テクニカル・リファレンス・マニュアル](#)』を参照してください。

7.6 保護サブシステム

7.6.1 保護の概要

BQ76907-Q1 は広範な 1 次保護サブシステムを内蔵しており、さまざまなパラメータの監視、保護動作の開始、条件に基づいた自律的な回復を実行できます。また、このデバイスには広範な柔軟性があり、保護動作を監視および開始し、回復はホスト プロセッサによって制御されるようにデバイスを構成できます。または、保護動作を開始する条件を満たしている場合にのみデバイスがホスト プロセッサを開始してアラートを発し、動作および回復はホスト プロセッサにより完全に制御されるように構成できます。

保護サブシステムには、セルの低電圧と過電圧、充電時の過電流、放電時の 2 つの個別の過電流保護、放電時の短絡電流、充電および放電時のセルの過熱と温度不足、内部ダイの過熱、ホスト プロセッサの通信ウォッチドッグ タイムアウトなど、個別に有効化および構成可能な一連の個別の保護機能が含まれています。充電および放電時の過電流および放電時の短絡はコンパレータの決定に基づき、残りの保護（セル電圧、温度、ホスト ウォッチドッグに関連する保護）は ADC 測定またはロジック動作に基づきます。このデバイスには、ローサイド CHG および DSG 保護 FET 用の NFET ドライバが内蔵されており、直列または並列に構成できます。また、パルス幅変調モードで使用して事前充電または事前放電の機能を手動で実行できます。

7.6.2 1 次保護

BQ76907-Q1 はバッテリ管理のための一連の広範な保護機能を内蔵しており、個別の保護機能を実現するとともに、FET の自律制御を実現するための保護選択機能が用意されています。各保護機能の詳細については、『[BQ76907-Q1 テクニカルリファレンスマニュアル](#)』を参照してください。1 次保護機能には以下のものが含まれます：

- セル低電圧の保護
- セル過電圧の保護
- セル開路の保護
- 充電時の過電流保護
- 放電時の過電流保護 (2 層)
- 放電時の短絡保護
- 電流保護ラッチ
- 充電時の温度不足保護
- 放電時の温度不足保護
- 充電時の過熱保護
- 放電時の過熱保護
- 内部過熱保護
- ホスト ウォッチドッグ故障保護

本デバイスは追加の診断チェック機能も搭載しているため、構成設定に応じて FET を自律的に制御できます。

7.6.3 CHG 検出器

BQ76907-Q1 は CHG ピンの電圧が約 2V のレベルを超えているかどうかを示す信号を出力します。このフラグの未処理の値は通信インターフェイスを介して読み取ることができ、このフラグのデバウンスされたバージョンの状態が変化するたびに、デバイス設定に基づき ALERT ピンでアラームを生成できます。このフラグは、システムが電流障害状態からの回復を支援するために使用できます。

システム内に短絡イベントなどの電流障害が発生した場合、デバイスは通常 DSG FET を無効化し、設定に応じて CHG FET も無効化します。このデバイスは、プログラムされた遅延を待機してから FET を再び有効化するように構成できます。短絡状態がまだ存在する場合は、新しい故障がトリガされ、FET は再び無効化されます。短絡が続く場合、定期的に故障を回復して再びトリガするこのサイクルが無期限に続く可能性があり、これは一般的に許容できません。

別の方針としては、限られた回数のみ再試行を許可し、その制限に達した後の再試行を無効化する方法があります。この機能は電流保護ラッチを使用してサポートされています。これにより再試行の無限サイクルを回避できますが、再試行が停止した後にパックが使用できなくなる可能性があります。

電動工具のようにパックが取り外し可能な場合は、パックがシステムから取り外されるまで FET を無効にしておくという方法もあります。この場合、CHG ドライバが無効で充電器が接続されていないと、負荷が接続されている間は CHG ピンが PACK+ 電圧までプルアップされるため、CHG 検出器の信号がアサートされます。パックがシステムから取り外されると（そして充電器まだ接続されていない場合）、通常、CHG ピンは BAT- 電圧レベルに近い値まで低下し、CHG 検出器信号がデアサートされます。その後、バッテリ パック内のホスト プロセッサはこの信号を使用してパックの回復をトリガできます。

この CHG 検出器を負荷の取り外しに使用するかどうかはシステム構成に依存し、すべての場合に使用できるとは限らないことに注意してください。そのため、パックの設計者は、それがシステムに適用できるかどうかを評価することが重要です。CHG 検出器の詳細については、『[BQ76907-Q1 テクニカル リファレンス マニュアル](#)』を参照してください。

7.6.4 セル開路保護

BQ76907-Q1 デバイスは、パック内のセルと、BQ76907-Q1 デバイスを含む PCB へのセル アタッチメントとの間の接続切断を検出できます。このチェックを行わないと、BQ76907-Q1 デバイスのセル入力ピンの電圧が基板レベルのコンデンサにしばらく持続し、電圧の読み取りが不正確になる可能性があります。BQ76907-Q1 デバイスのセルの開路検出は、各セルから VSS までの小さな電流源をプログラマブルな間隔で無効化することで動作します。断線状態のためにセル入力ピンがフローティング状態になっている場合、この電流によって静電容量が放電され、ピンの電圧はゆっくりと低下します。この電圧低下により、最終的に特定のセルと、その上にあるセルの故障保護がトリガされます。

セルの開路電流は、構成レジスタで設定された周期的な間隔で有効化されます。これにより、標準的な 55 μ A の電流レベルを基準にして、約 5.4nA ~ 約 1.1 μ A まで引き込まれる平均電流のプログラムが可能になります。詳細は、『[BQ76907-Q1 テクニカル リファレンス マニュアル](#)』を参照してください。

注

セルの開路チェックではセルの不均衡が発生する可能性があるため、適切に設定を選択する必要があります。

7.6.5 診断チェック

BQ76907-Q1 は複数の測定機能と診断用チェック機能を搭載しています。この中には故障保護をトリガするものもありますが、一般的にプログラマブルな遅延期間付きアラート フェーズを備えていないため、検出されると直ちに故障をトリガします。これらはすべて自律的にリカバリできるわけではありませんが、ホストが送信するサブコマンドを使用して手動でリカバリできるものもあります。各診断の詳細については、『[BQ76907-Q1 テクニカル リファレンス マニュアル](#)』を参照してください。

VREF1 と VREF2 のチェック — 本デバイスは 2 つの内部電圧リファレンスを定期的に比較し、結果が許容範囲外にある場合に故障をトリガできます。これは、ADC でリファレンスとして VREF1 を使用した内部 1.8V LDO 電圧 (VREF2 を基準) 測定を使用して実効されます。

VSS チェック — 本デバイスには測定ループの一部として VSS 電圧の通常の測定が含まれ、結果の値を予測値と比較して、VSSF 診断保護を実効します。

スタック チェック — 本デバイスには測定ループの一部としてスタックの最上位 (TOS) 電圧の定期的な測定が含まれています。この測定値は、ホストが個別の差動セル電圧測定値の合計と比較するために使用できます。大きな違いがある場合は、何らかの異常を示している可能性があります。

REGOUT チェック — REGOUT LDO は、レギュレータが短絡電流制限されているなどのエラーが検出されるとフラグを生成します。検出されると、デバイスは REGOUT 診断故障をトリガし、設定に基づいて FET を無効化できます。

LFO 整合性チェック — 本デバイスには、LFO が発振を停止したり、周波数が予想値より大幅に低下したりするかどうかを監視する、特別なハードウェア ブロックを内蔵しています。これが検出されると、本デバイスは直ちにシャットダウン モードに移行します。

内部ファクトリトリム チェック — 本デバイスには、最初の電源投入時またはフルリセット後の、デバイス内のデジタルトリムと設定情報のチェックが含まれます。このチェック中にエラーが検出される場合、本デバイスは直ちにシャットダウン モードに移行します。

ハードウェア過熱検出器 — 本デバイスには、ダイ温度が約 120°C の過剰温度を超えるときを判断するハードウェア過熱検出回路が内蔵されています。この検出器がトリガされると、デバイスは構成設定に基づいて自動的にシャットダウンに入るシーケンスを開始します。

7.7 セル バランシング

BQ76907-Q1 は、セル間の内蔵バイパス スイッチまたは外部バイパス FET スイッチのいずれかを使用して、選択したセルの電流をバイパスすることにより、パッシブ セル バランシングをサポートしています。バランシングはホスト プロセッサから手動で開始および制御する必要があります。詳しくは、『[BQ76907-Q1 テクニカル リファレンス マニュアル](#)』をご参照ください。

隣接するセルと非隣接するセルのバランスをとることができます。バランシングはホストからのサブコマンドを使用して制御します。バランシングが開始されると、デバイスはタイマーを開始して、指定されたセルに対して最大 20 秒間のバランシングを開始します。新しいバランシング サブコマンドが発行されるとタイマーがリセットされます。これは予防措置として含まれているもので、ホスト プロセッサがバランシングを開始した後に BQ76907-Q1 との通信が停止した場合に、バランシングがいつまでも継続しないようにします。必要に応じて、ホストはサブコマンドを使って、あらかじめバランシングを無効化することもできます。サブコマンドが読み取られると、アクティブにバランスが取れているセルのビットマスクが報告されます。

バランシングを使用する意図がない場合、このデバイスは、パックが SEALED モードの間にバランシングの開始をプロックするように構成できます。本デバイスは、サーミスタ温度またはダイ温度がプログラマブル スレッショルドを超えた場合に、バランシングを無効化するように構成できます。お客様は、システム内のデバイスのバランシングによる熱の影響を慎重に分析する必要があります。動作中のデバイスの計画された周囲温度とパッケージの熱特性に基づいて、デバイス内で消費可能な最大電力を計算し、それでも動作が推奨動作温度範囲内に収まるようにする必要があります。次に、同時にバランシングされるセルの数を減らすか、各セルと直列の外付け抵抗を適切に選択して各セルのバランシング電流を下げることで、デバイスの電力がこのレベルを下回るようにセル バランシング構成を決定できます。

バランシングがアクティブな間は BQ76907-Q1 のセル入力ピンに電流が流れため、デバイスによるセル電圧の測定とセル電圧保護の評価はバランシング中に変更されます。通常の測定ループでは、セル電圧またはスタックの最上位電圧が ADC によって測定される間、バランシングは一時的に無効化されます。これはすべての測定ループで発生するため、流れる平均平衡化電流が大幅に減少する可能性があります。この問題を解消するため、本デバイスにはセル バランシングがアクティブなときに測定ループ速度を遅くする構成ビットが搭載されており、これにより平均バランシング電流が増加します。測定ループが遅くなると、セルの過電圧または低電圧状態に対する応答時間も、それに応じて遅くなります。

7.8 デバイスの動作モード

7.8.1 動作モードの概要

このデバイスには最適化された機能と消費電力をサポートする 4 つの動作モードがあり、自律的またはホスト プロセッサによって制御して、モードを変更できます。

- 通常モード: このモードでは、デバイスはシステム電流、セル電圧、内部温度、サーミスタ温度、その他の各種電圧を頻繁に測定し、構成どおりに保護機能を動作させ、データとステータスを更新します。バッテリ保護機能が有効になり、FET ドライバは通常は有効になります (故障保護がない場合)。
- スリープ モード: このモードでは、デバイスは調整可能な時間間隔で、測定、計算、データ更新を実行します。測定間隔の間、デバイスは低電力段で動作して総平均消費電流を最小限に抑えます。バッテリ保護機能は有効なままで、FET ドライバは通常は有効になります (故障保護がない場合)。
- DEEPSLEEP モード: このモードでは、FET ドライバが無効化され、すべてのバッテリ保護が無効化され、電流または電圧の測定は行われません。REGOUT LDO の電力を供給したままにすると、ホスト プロセッサなどの外部回路への電力を維持できます。I²C を使用した通信は引き続きアクティブです。
- シャットダウン モード: デバイスは完全に無効化され (内部 1.8V と REGOUT LDO を含む)、CHG および DSG FET が両方とも無効化され、すべてのバッテリ保護が無効化され、測定は行われません。これはデバイスの最小消費電力状態であり、配達または長期保管に使用できます。シャットダウン モードでは、すべてのレジスタ設定は失われます。

このデバイスには、パラメータの更新に使用される CONFIG_UPDATE モードも含まれています。動作モード間の遷移については、『[BQ76907-Q1 動作電力モード](#)』を参照してください。




図 7-5. BQ76907-Q1 動作電力モード

7.8.2 通常モード

通常モードはデバイスの最高性能モードで、デバイスが電圧、電流、温度を定期的に測定し、LFO (低周波発振器) がフル スピードで動作します。デバイスの構成設定に基づいて、完全なバッテリ保護が動作します。セルの電圧、電流、温度、その他のパラメータの測定は、設定により決定されるタイミングで連続的に実行されます。

アクティブな充電または放電が進行中の場合、デバイスは通常モードになります。電流測定値がプログラマブル電流スレッショルドを下回ると、システムが緩和モードにあると見なされ、設定に応じて、デバイスは自律的にスリープ モードに移行します。デバイスには電流ウェーク検出器が内蔵されており、プログラマブル スレッショルドを超える電流を検出すると、デバイスをトリガしてスリープ モードを終了して通常モードに戻ります。

7.8.3 SLEEP モード

スリープ モードは、システム負荷電流がないかほとんどないとき、または充電中に、消費電力を低減するためにオプションとして使用できる機能低下状態ですが、バッテリ パック端子に電圧を供給してシステムの動作状態に維持できます。最初の電源投入時に、構成設定によって、デバイスがスリープ モードに移行できるかどうかが決定されます。初期化後、サブコマンドを使用してスリープ モードを許可または禁止できます。本デバイスには、コマンドを介して使用できるステータスビットが含まれており、これはデバイスが現在スリープ モードに入っているかどうかを示します。

電流測定の大きさがプログラマブル電流スレッショルドを下回ると、システムが緩和モードにあると見なされ、設定により許可される場合、デバイスは自律的にスリープ モードに移行します。スリープ モード中、コンパレータ ベースの保護は通常モードと同様に動作します。電流、電圧、温度の測定は、ADC およびクーロン カウンタを使用してプログラム可能な間隔で実行されます。

本デバイスは、故障保護が発生した場合、または電流が流れ始める場合、またはサブコマンドを使用して、スリープ モードを終了します。電流は約 2.44ms ごとにチェックされ、その大きさがプログラマブル レベルを超えると、デバイスは通常モードに戻ります。

本デバイスはスリープ モードの開始時に 10 秒間のヒステリシスを発生するため、動的負荷に基づいてデバイスがすぐにスリープ モードに移行して復帰することを防ぎます。スリープ モードから通常モードに移行した後、サブコマンドによって

オーバーライドしない限り、デバイスが 10 秒の間に再度スリープモードに移行することはありません。詳細については、『[BQ76907-Q1 テクニカルリファレンスマニュアル](#)』を参照してください。

7.8.4 DEEPSLEEP モード

BQ76907-Q1 には DEEPSLEEP モードが内蔵されています。このモードは REGOUT LDO に電力を供給し続けることができる低消費電力モードで、他のほとんどのサブシステムが無効化されます。このモードでは、保護 FET がすべて無効化されるため、バッテリ パック端子には電圧が印加されません。すべての保護が無効化され、電圧、電流、温度の測定すべて無効化されます。

DEEPSLEEP モードには、ホストが送信するサブコマンドを使用して移行できます。サブコマンドで命令されるか、TS または VC0 ピンの立ち上がりエッジがある場合、デバイスは DEEPSLEEP モードを終了して通常モードに戻ります。また、DEEPSLEEP モード中に BAT ピンの電圧が $V_{PORA} - V_{PORA_HYS}$ を下回る場合、デバイスはシャットダウン モードに移行します。

デバイスが DEEPSLEEP モードを終了して通常モードに戻ると、まず起動測定ループを完了して、有効な保護条件を評価し、条件が継続できることを確認します。測定ループが完了する時間に約 8ms 加えた時間がかかることがあります。

DEEPSLEEP モードに移行すると、REGOUT LDO は電力状態を維持します。DEEPSLEEP モード中は、設定に基づいて LFO を無効化できます。無効な場合、I²C 通信によってウェークアップされるため、デバイスが通信に応答するままだに通常よりも長いクロック ストレッチが発生する可能性があります。

7.8.5 シャットダウン モード

シャットダウン モードは BQ76907-Q1 の最小消費電力モードであり、配送または長期保管に使用できます。このモードでは、デバイスのすべてのレジスタ状態情報が失われ、内部ロジックがパワーダウンし、保護 FET がすべて無効化されるため、バッテリ パック端子に電圧が供給されません。すべての保護機能が無効化され、すべての電圧、電流、温度の測定が無効化され、通信はサポートされません。デバイスがシャットダウンを終了すると、OTP に保存されているパラメータ (TI がプログラム) が読み取られ、設定のデフォルト値を効果的に設定します。デバイスの電源投入後、ホストがデバイス レジスタに書き込みを行うことにより設定を変更できます。

ホストがサブコマンドで指示すると、デバイスはシャットダウン モードに移行できます。また、スタック最上位電圧または最小セル電圧に基づいて自動的にシャットダウン モードに移行するように構成することもできます。セル電圧に基づくシャットダウンは、実際のセルに使用されていないセル入力ピンには適用されません。

BQ76907-Q1 が通常モードまたはスリープモードである間は、内部温度測定がプログラマブル スレッショルドを超えた場合にデバイスをシャットダウン モードに移行するように構成することもできます。

デバイスがシャットダウンから回復すると、内部回路の電源投入、OTP メモリからの負荷設定、初期測定の実行、有効な保護に対する評価、条件と設定が許す場合に FET を有効化するために、約 10ms が必要です。

BQ76907-Q1 にはハードウェア過熱検出回路が内蔵されており、これによりダイ温度が約 120°C の過剰温度を超えるタイミングを判断します。この検出器がトリガされると、構成設定に基づいて、デバイスはシャットダウンに移行するシーケンスを自動的に開始します。

TS または VC0 ピンに約 1.2V のレベルを超える電圧が印加されると、BQ76907-Q1 はシャットダウンから復帰します。シャットダウン シーケンスが開始されても、ウェークアップ基準が存在することをデバイスが検出すると、ウェークアップ基準が削除されるまで、デバイスは「ソフトシャットダウン」状態を維持します。「ソフトシャットダウン」中、FET は無効化され、保護と測定が停止します。デバイスがシャットダウン モードに移行する条件が整うと、デバイスは「ソフトシャットダウン」を終了します。ホストはコマンドを使用してシャットダウン モードへの移行を中止でき、デバイスはフルリセットで動作を再開します。

7.8.6 CONFIG_UPDATE モード

BQ76907-Q1 は特別な CONFIG_UPDATE モードを使用して、データ メモリの設定を変更します。通常の測定機能や保護機能の動作中にデータ メモリの設定を変更すると、ロジックが使用する設定が動作中に変更されて、予期しない動

作や結果になる可能性があります。データ メモリ設定の変更は、通常、お客様の製造ラインで、またはシャットダウンから電源を入れた直後などのオフライン状態でのみ行う必要があります。

CONFIG_UPDATE モードでは、デバイスは通常動作を停止して、すべての測定および保護監視を停止します。その後、ホストはデータ メモリの設定を変更できます。変更が完了すると、ホストは **CONFIG_UPDATE** モードを終了するコマンドを送信します。この時点で、デバイスは新しいデータ メモリ設定を使用して通常動作を再開します。詳細については、『[BQ76907-Q1 テクニカル リファレンス マニュアル](#)』をご参照ください。

8 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報

BQ76907-Q1 デバイスは、2 直列から 7 直列のバッテリ パックで使用でき、3V ~ 38.5V の範囲でスタックの最上位電圧をサポートします。特定のバッテリ パック用の包括的なパラメータ セットを設計し実装するため、開発時に、PC にインストールされたグラフィカル ユーザー インターフェイス ツールであるバッテリ マネジメント スタジオ ([bqStudio](#)) を使用できます。[bqStudio](#) を使用すると、保護用の故障トリガ スレッショルド、動作用の特定機能の有効化または無効化、セルの構成などのシステム パラメータが既知の場合、開発中に特定のアプリケーション要件に併せてデバイスを構成できます。これにより、設定の「ゴールデン イメージ」がデバイス レジスタにプログラムできます。

8.2 代表的なアプリケーション

BQ76907-Q1 7 直列セルの代表的な実装 (概略回路図) は、BQ76907-Q1 と外部セカンダリ プロテクタ、ホスト マイクロコントローラ、通信トランシーバを使用した、7 直列バッテリ パック の 簡略化されたアプリケーション回路図を示しています。この構成はローサイド CHG および DSG FET を直列で使用します。実装時に考慮すべきいくつかのポイントを以下に示します：

- BAT ピンには、ピンから VSS までのコンデンサと一緒に、直列ダイオードを使用するよう推奨しています。これらの部品を使用するとパックの短絡が発生してもデバイスは短時間動作を継続でき、スタックの最上位電圧が約 0V に低下する可能性があります。この場合、BAT ピンがスタックと共にローにプルダウンされるのをダイオードが防止し、デバイスは動作を継続し、コンデンサから電流が流れます。一般に、デバイスが短絡イベントを検出して DSG FET を無効にするまでの間、動作が必要なのは短時間のみです。低電圧パック動作が必要な場合は、ショットキーダイオードを使用できます。それ以外の場合は、従来のダイオードを使用できます。
- FET CHG および DSG ドライバは電源に REGSRC ピンを使用するため、BAT ピンで使用されるものと同じ様に、スタックの最上位と REGSRC ピンとの間にダイオードを含めることもできます。スタックの最上位と REGSRC ピンの間に直列の抵抗 ($> 1\Omega$) が含まれる場合は、REGSRC ピンから VSS に $1\mu\text{F}$ のコンデンサを含めることを推奨しています。REGSRC ピンを BAT ピンと短絡させて 1 つのダイオードを使用できますが、短絡事象が発生すると、REGSRC ピンから引き出される REGOUT レギュレータの負荷が増大するため、BAT ピンの電圧が急速に低下する場合があります。
- VC0 ~ VC4 ピンの推奨最小電圧は -0.2V まで拡張されますが、VC5 ~ VC7 ピンの推奨最小電圧は VSS を基準に 2.0V に制限されます。この制限は、指定されたセル電圧測定の精度を確保するためのものです。
- TI では、SRP および SRN ピンと直列に 100Ω の抵抗を使用して、フィルタリングにはピン間に 100nF と、オプションの 100pF の差動フィルタ容量を使用することを推奨しています。これらの部品とセンス抵抗のピンへの配線は最小限に抑え、完全に対称にする必要があります、すべての部品を PCB と同じ側に置くことを推奨しています。ピンから VSS に接続コンデンサを接続すると、ピンに到達する同相モード過渡のフィルタリングを実行できますが、電流の測定性能にわずかな影響を与える可能性があります。
- センス抵抗と SRP および SRN ピンの間に接続されたフィルタ回路網によって、アナログ フィルタの遅延が発生します。これは、FET が無効化されるまでの放電中の短絡 (SCD) 時間を決定する場合など、高速な電流保護が必要な場合に重要となります。この回路網による遅延が長すぎる場合は、抵抗値と容量値を低減できます。これには、高周波成分のアナログ フィルタリングが少なくなるというトレードオフがあります。
- サーミスタはセルに接続されることが多く、デバイスに接続し直すために長い配線が必要な場合があるため、サーミスタピンからデバイスの VSS にコンデンサを追加すると便利です。ただし、コンデンサの値を過度に大きくしないようにし、サーミスタにバイアスを加えて定期的に測定する場合のセッティング時間に影響しないようにすることが重要です。目安として、回路の時定数を測定時間の 5% 未満に保つことが推奨されます。 **Settings:Configuration:DA Config[IADC SPEED1:0] = 0x0** の場合、測定時間は約 3ms です。この速度設定を使用する場合、時定数は通常

($20k\Omega$) $\times C$ 未満にする必要があるため、 $7.5nF$ 未満のコンデンサを推奨します。より高速な速度設定を使用する場合は、それに応じてコンデンサの値を小さくする必要があります。




図 8-1. BQ76907-Q1 7 直列セルの代表的な実装 (概略回路図)

BQ76907-Q1 に基づく 7 直列バッテリ パックの評価基板向けの、基本的なモニタ回路の完全な回路図を以下に示します。この設計の基盤レイアウトを [セクション 8.4.2](#) に示します。




図 8-2. BQ76907-Q1 7 直列セル回路図 — モニタ




図 8-3. BQ76907-Q1 7 直列セル回路図 – 追加回路

8.2.1 設計要件

表 8-1. BQ76907-Q1 の設計要件

設計パラメータ	数値の例
最小システム動作電圧	17.5V
セル最小動作電圧	2.5V
直列セル数	7
センス抵抗	1mΩ
使用中のサーミスタ	あり
充電電圧	29.75V
最大充電電流	6.0A
ピーク放電電流	40.0A
構成設定	お客様による製造時にレジスタにプログラムされます
測定速度	最高解像度に設定 (測定ごとに 2.93ms)
保護サブシステムの構成	直列 FET 構成、デバイス モニター、障害時に FET を無効化、自律回復
OV 保護スレッショルド	4.30V
OV 保護遅延	375ms (16 ADSCAN サイクル)
OV 保護復帰ヒステリシス	100mV
UV 保護スレッショルド	2.5V
UV 保護遅延	141ms (6 ADSCAN サイクル)
UV 保護復帰ヒステリシス	100mV

表 8-1. BQ76907-Q1 の設計要件 (続き)

設計パラメータ	数値の例
SCD 保護スレッショルド	80mV (1mΩ のセンス抵抗に基づき、公称 80A に対応)
SCD 保護遅延	45 ~ 60μs
OCD1 保護スレッショルド	68mV (1mΩ のセンス抵抗に基づき、公称 68A に対応)
OCD1 保護遅延	10ms
OCD2 保護スレッショルド	56mV (1mΩ のセンス抵抗に基づき、公称 56A に対応)
OCD2 保護遅延	81.1ms
OCC 保護スレッショルド	8mV (1mΩ のセンス抵抗に基づき、公称 8A に対応)
OCC 保護遅延	159.2ms
OTD 保護スレッショルド	コード = 2592 (≈60°C に相当)
OTD 保護遅延	2 秒 (17 回の完全スキャン)
OTD 保護復帰	コード = 2970 (≈55°C に相当) 2 秒間
OTC 保護スレッショルド	コード = 3888 (≈45°C に相当)
OTC 保護遅延	2 秒 (17 回の完全スキャン)
OTC 保護復帰	コード = 4428 (≈40°C に相当) 2 秒間
UTD 保護スレッショルド	コード = 15169 (≈-20°C に相当)
UTD 保護遅延	7.97 秒 (68 回の完全スキャン)
UTD 保護復帰	コード = 13398 (≈-10°C に相当) 2 秒間
UTC 保護スレッショルド	コード = 11319 (≈0°C に相当)
UTC 保護遅延	5.04 秒 (43 回の完全スキャン)
UTC 保護復帰	コード = 10318 (≈5°C に相当) 2 秒間
ホスト オッチャドッグのタイムアウト保護遅延	5 秒
ALERT ピンの機能	アラーム割り込み機能に使用
REGOUT LDO の使用	3.3V 出力で有効化

8.2.2 詳細な設計手順

- 直列セル数を決定
 - この値は、電池化学とシステムの負荷要件により異なります。たとえば、セルの最小電圧が 3V の Li-CO₂ タイプのセルを使用して最小バッテリ電圧 18V に対応するには、6 直列以上のセルが必要です。
 - セルの正しい接続方法については、「[未使用ピンの使用方法](#)」を参照してください。
- 保護 FET の選択と構成
 - BQ76907-Q1 デバイスはローサイド NFET 保護とともに使用するよう設計されています。
 - この構成は直列 FET と並列 FET の関係で選択する必要があります、充電方向と放電方向の違いにより FET の選択が異なる可能性があります。
 - これらの FET の定格は以下の最大値を満たす必要があります:
 - 電圧は、直列セルあたり、約 5V (DC) ~ 10V (ピーク) である必要があります。
 - 電流は、最大 DC 電流と最大過渡電流の両方にに基づいて計算し、多少のマージンを設ける必要があります。
 - 電力損失は、FET の RDS (ON) 定格、FET パッケージ、PCB 設計の要因となります。
- センス抵抗の選択
 - 抵抗値は、クーロン カウンタの入力範囲を最大化するように選択する必要がありますが、絶対最大定格を超えないようにし、抵抗内での過度の熱が発生しないように選択する必要があります。
 - 通常の最大充電電流または放電電流を使用すると、センス抵抗 = 200mV/40.0A = 最大 5mΩ となります。
 - 短絡放電電流が 80A、推奨される最大 SRP、SRN 電圧が約 0.75V、最大 SCD スレッショルドが 500mV であることを考慮すると、センス抵抗は最大 500mV/80A = 6.25mΩ 未満である必要があります。

- さらに許容誤差分析 (値の許容誤差、温度変化など) や PCB 設計マージンも考慮する必要があるため、 $1\text{m}\Omega$ のセンス抵抗では 50ppm の温度係数と 1W の電力定格が適しています。
- REGOUT は外部ホストプロセッサの電源と I²C バスおよび ALERT ピンのプルアップ電源を供給するために選択され、出力電圧は 3.3V に選択されます。
- $1\mu\text{F}$ 以上のコンデンサを REGOUT ピンに配置する必要があります。
- REGOUT は REGSRC ピンからの入力電流を引き込みます。このピンは、直列ダイオードおよび 10Ω の抵抗を介して PACK+ に接続され、VSS への $1\mu\text{F}$ コンデンサを使用して REGSRC ピンに配置されます。

8.2.3 アプリケーションの性能プロット

以下のスコーププロットは、放電中の短絡 (SCD) 事象およびそれ以後の保護に対するデバイスの応答を示したもので、本デバイスは、SCD スレッショルド = 10mV 、 $0\mu\text{s} \sim 15\mu\text{s}$ の SCD 遅延で構成されています。 $1\text{m}\Omega$ センス抵抗を介した短絡検出が実施されました。SRP ピンと SRN ピンの入力フィルタ回路網は 100Ω の抵抗と 100nF の差動コンデンサで構成され、時定数は $20\mu\text{s}$ になります。Alarm Status() 内の [SSA] ビットにより ALERT ピンが立下ります。これは安全ステータスがトリガされて DSG ドライバが無効化されてから約 $15\mu\text{s} \sim 30\mu\text{s}$ の間に発生します。この回路には、DSG ピンと DSG FET ゲート間に $5.1\text{k}\Omega$ の抵抗が含まれています。




図 8-4. SCD 事象と保護のスコーププロット。SRN-SRP ピンで直接測定される負荷電流には、センス抵抗の電圧に対する RC 遅延が含まれます。

8.2.4 ランダムセル接続のサポート

BQ76907-Q1 デバイスは、パック製造中にセルをデバイスにランダムに接続するシーケンスをサポートしています。たとえば、7セルスタックのセル 6 は、最初にピン VC6 と VC5 につながる入力端子に接続し、次にセル 2 をピン VC2 と VC1 につながる入力端子に接続できます。セル 1 のマイナス端子を最初に VC0 に接続する必要はありません。別の例として、すでに組み立てられており、セルがすでに相互に接続されているセルスタックについて考えます。スタックはコネクタを介して PCB に接続され、コネクタは PCB に差し込みまたは半田付けされます。この場合、PCB へ接続される順序はランダムにでき、特定のシーケンスで制御する必要はありません。

製造時にセルを接続する方法には、次のような制限があります：

- 誤解を避けるために、最下位セル（セル 1）を VC7 に接続したり最上位セル（セル 7）を VC1 に接続するなど、スタック内のセルをデバイス上の任意の VC ピンにランダム接続できないことに注意してください。スタック内のセルは、最も低いセル（セル 1）を VC1 と VC0 の間に接続し、次に高い電圧のセル（セル 2）を VC2 と VC1 の間に接続するなど、ピンを昇順に接続することが重要です。
- ランダムな接続は高電圧の耐性があるピン VC1 ~ VC7 でサポートされます。

注

VC0 は電圧耐性が低くなっています。これは、セルを PCB に接続する前に、直列セル入力抵抗を経由して VC0 を PCB 上の VSS ピンに接続する必要があるためです。そのため、セルの接続時に VC0 ピンの電圧は VSS ピンの電圧に近い値に維持されます。VC0 が直列抵抗を経由して PCB 上の VSS に接続されていない場合、セルをランダムな順序で接続できません。

- VC1 ~ VC7 の各ピンには、ピンと隣接する下側セルの入力ピンとの間 (VC7 と VC6 の間、VC6 と VC5 の間など) にダイオードが含まれており、通常動作では逆バイアスとなります。これは、下側セルの入力ピンを高電圧に駆動しながら上側セルの入力ピンを低電圧に駆動するべきではないことを意味します。このように接続すると、これらのダイオードに順バイアスがかかります。セルを接続する際は、セルの入力端子は通常、適切なセルに接続する前にフローティングにする必要があります。各セルを接続すると過渡電流が短時間流れることが予想されますが、セル電圧はすぐに、DC 電流がダイオードに流れない安定した状態になります。ただし、セル入力ピンと他の端子 (VSS や他のセル入力ピンなど) の間に大きなキャパシタンスが含まれている場合は、過渡電流が過剰になり、デバイスが発熱する可能性があります。そのため、各セル入力ピンに使用するキャパシタンスは、仕様で推奨される値に制限することをお勧めします。

8.2.5 スタートアップタイミング

BQ76907-Q1 デバイスをシャットダウン状態から初めて起動すると、通常モード動作に移行する前に、デバイスは一連のイベントを実行します。これらは [表 8-2](#) で、およそのタイミングを含む構成例として説明されています。

表 8-2. 起動シーケンスとタイミング

ステップ	備考	およその時間 (ウェークアップ イベントに対して)
ウェークアップ イベント	TS ピンまたは VC0 ピンのいずれかがブルアップされると、本デバイスはシャットダウン モードを終了するようトリガれます。	0
REGOUT 電源	REGOUT LDO に自律的に電力を供給するよう OTP をプログラムして測定します。	2.6ms
最初のセル 1 の測定完了	セル 1 の最初の測定値のデータを読み戻すことができます。	3.2ms
INITCOMP、ADSCAN、FULLSCAN アサート済み (7s)	これら 3 つの信号は、最初の起動シーケンスが完了したときに一緒にアサートされます (ALERT に表示されるようにプログラムした OTP で測定)。 $[CVADCSPEED1:0] = 0x0$, $[IADCSPEED1:0] = 0x0$, $[SSADCSPEED1:0] = 0x0$ 。	9.4ms
FET 有効 (7s)	FET を自律的に有効化するようにプログラムした OTP で測定します。 $[CVADCSPEED1:0] = 0x0$, $[IADCSPEED1:0] = 0x0$, $[SSADCSPEED1:0] = 0x0$ 。	9.4ms
INITCOMP、ADSCAN、FULLSCAN アサート済み (5s)	これら 3 つの信号は、最初の起動シーケンスが完了したときに一緒にアサートされます (ALERT に表示されるようにプログラムした OTP で測定)。 $[CVADCSPEED1:0] = 0x0$, $[IADCSPEED1:0] = 0x0$, $[SSADCSPEED1:0] = 0x0$ 。	8.6ms

表 8-2. 起動シーケンスとタイミング (続き)

ステップ	備考	およそその時間 (ウェークアップ イベントに対し て)
FET 有効 (5s)	FET を自律的に有効化するようにプログラムした OTP で測定します。[CVADCSPEED1:0] = 0x0, [IADCSPEED1:0] = 0x0, [SSADCSPEED1:0] = 0x0。	8.6ms

図 8-5 は、デバイスが OTP で 5s パック用に構成され、[FET_EN] = 1 で FET 自律制御し、ALERT ピンに [INITCOMP] フラグを指定した、起動シーケンスのオシロスコープ プロット例を示しています。TS ピンをプルアップすると、シャットダウンからのデバイス ウェークアップを開始します。




図 8-5. ALERT ピンに [INITCOMP] フラグが表示される 5s パックの起動シーケンス (TS ピンの電圧は青、
DSG ピンの電圧は緑)

8.2.6 FET ドライバターンオフ

ローサイド CHG および DSG FET ドライバは、それぞれの FET がオフになると、異なる動作をします。DSG ドライバには、ドライバが無効化されたときに DSG ピンを VSS ピンのレベルに向けて駆動する内部スイッチが含まれています。このドライバでは 20nF の容量性負荷への最大立ち下がり時間が指定されており、DSG ピンと DSG ゲートの間に 100Ω の直列抵抗があります。ドライバをより大きな容量性負荷で使用すると、立ち下がり時間は一般的に長くなります。システム設計者は、使用する基板部品と DSG FET に基づいて直列抵抗値を最適化できます。

DSG ピンと DSG FET ゲートとの間の外付け直列ゲート抵抗は、ターンオフ過渡速度の調整に使用します。抵抗が低い (100Ω など) 場合、短絡イベント時に高速ターンオフがありますが、FET が無効化されるときにスタックの最上部に過剰に大きな誘導性スパイクが発生する可能性があります。抵抗値を大きくすると (1kΩ や 4.7kΩ など)、この速度および対応する誘導性スパイクレベルも低下します。

CHG FET ドライバは CHG ピンを VSS ピン レベルに向けて放電しますが、VSS 未満の電圧をサポートするための追加の直列 PFET が含まれています。これは一般的に、パックが過度に放電されている場合、たとえば、7 直列パック内のセルがセルあたり 2.5V、デバイスの VSS を基準に PACK+ = 17.5V の場合に必要です。CHG FET が無効化されているときに充電器を接続し、PACK – を基準として PACK+ の両端に (セルあたり 4.3V、または 7-S パックに対して 30.1V な

ど) のフル充電電圧を印加すると、PACK- は VSS を基準に約 -12.6V に低下します。CHG FET を無効化し続けるには、ゲート電圧をこの -12.6V レベル付近まで下げる必要があります。

このような場合に対応するため、BQ76907-Q1 の CHG FET ドライバは、ピンに直列 PFET を配置し、そのゲートを VSS に接続することで、VSS ピンの電圧に対して -25V (推奨) という低電圧に耐えるように設計されています。CHG ドライバが無効にな場合、ドライバはピン電圧を下方向にプルダウンします。ピン電圧が VSS に近づくと PFET が無効になり、ピンはハイインピーダンスになります。この時点で、CHG FET の外部ゲートソース抵抗によってピンの電圧が PACK- レベルまで低くなり、CHG FET は無効なままになります。

CHG ドライバと DSG ドライバのターンオフを示すオシロスコープのキャプチャ画像を以下に示します。ここに示すピンは CSD18532Q5B NFET のゲートを駆動し、標準的な 3900pF の C_{iss} です。図 8-6 は、DSG ピンと FET ゲートの間に $1.35\text{k}\Omega$ の直列ゲート抵抗を使用し、PACK+ と PACK- の間に 2A の負荷を接続するときの信号を示しています。




図 8-6. $1.35\text{k}\Omega$ の直列のゲート抵抗と、PACK+ と PACK- の間に 2A の負荷を使用した、中速度の FET ターンオフ。

図 8-7 には、 $4.5\text{k}\Omega$ の直列ゲート抵抗と、PACK+ と PACK- の間に 2A の負荷を使用した、低速ターンオフを示しています。




図 8-7. 4.5k Ω の直列ゲート抵抗を使用した低速ターンオフのケース

高速ターンオフのケースを [図 8-8](#) に示します。この場合、DSG ピンと FET ゲートの間に 100 Ω の直列ゲート抵抗を使用しています。




図 8-8. 100Ω の直列ゲート抵抗による高速ターンオフのケース

8.2.7 未使用ピンの使用方法

特定のアプリケーションでは、一部のデバイスピンが必要ない場合があります。この場合にそれぞれを終端処理する方法を以下に説明します。

表 8-3. 未使用ピンの終端

ピン	名称	推奨事項
1–5, 18–20	VC0–VC7	セル入力 1 と 7 は、VC1 と VC0 の間および VC6 と VC7 の間にセルを接続して、常に実際のセルに接続する必要があります。VC0 は PCB 上の抵抗とコンデンサを経由してピン 11 (VSS) に接続する必要があります。未使用セル (セル 2 ~ セル 6, ピン 1 ~ 3, 19, 20) に関連するピンは、隣接する VC ピンに直接短絡する必要があります。すべての VC ピンは、隣接する VC ピンまたは実際のセルに (R および C を介して) 接続する必要があります。
6, 7	SRP, SRN	これらのピンを使用しない場合、ピン 11 (VSS) に接続する必要があります。
8	TS	このピンを使用しない場合、ピン 11 (VSS) に接続する必要があります。
9, 10	DSG, CHG	これらのピンを使用しない場合、フローティングのままにする必要があります。
12, 13	SCL, SDA	これらのピンを使用しない場合、ピン 11 (VSS) に接続する必要があります。
14, 15	ALERT, REGOUT	これらのピンを使用しない場合、フローティングのままにする必要があります。
16	REGSRC	REGOUT レギュレータも CHG や DSG ドライバも使用しない場合は、このピンをピン 17 (BAT) に接続する必要があります。

8.3 電源に関する推奨事項

BQ76907-Q1 デバイスは BAT ピンから電源電流を引き込みます。このピンは通常、直列ダイオードを介してスタックの最上位ポイントに接続され、デバイス内の障害から保護して、パックの意図しない充電を防ぎます。スタック電圧の高速変動

のローパス フィルタに直列抵抗とコンデンサが含まれています。短絡事象中は、保護 FET が無効化される前に、スタック電圧が瞬間に非常に低い電圧にプルされる場合があります。この場合、デバイスの電力損失を防止するため、BAT ピンのコンデンサの電荷により BQ76907-Q1 デバイスの供給電流を一時的にサポートします。

REGSRC ピンは、内蔵 REGOUT のカスタマー レギュレータと CHG および DSG FET ドライバの電源電圧として機能します。このピンは、ダイオードを介してスタックの最上位に接続することもでき、同様に短絡事象時に電圧をより長く保持できます。スタックの最上位と REGSRC ピンの間にダイオードまたは直列抵抗 ($> 1\Omega$) が含まれる場合は、REGSRC ピンから VSS への最小の $1\mu\text{F}$ コンデンサを追加することをお勧めします。また、REGSRC ピンを BAT ピンに短絡すると、同じダイオードとフィルタ回路で両方のピンをサポートできます。ただし、この場合は REGOUT ピンの負荷により BAT コンデンサが高速に放電されることを、システム設計者は考慮する必要があります。

8.4 レイアウト

8.4.1 レイアウトのガイドライン

- センス抵抗でのケルビン接続の品質は重要です。温度による電流測定ドリフトを最小限に抑えるため、センス抵抗の温度係数を 50ppm 以下にする必要があります。センス抵抗の値は、BQ76907-Q1 デバイスで許容できる過電流および短絡範囲に対応するように選択してください。良好なケルビン検出が保証されていれば、並列抵抗を使用できます。
- システム回路に関しては、差動ローパスフィルタと I²C 通信の、部品配置とレイアウトに注意する必要があります。
- BQ76907-Q1 デバイスは、電流測定に内蔵のデルタシグマクーロン カウンタ ADC を使用します。最高の性能を得るには、センス抵抗端子からデバイスの SRP および SRN 入力までに 100Ω の抵抗を配置し、SRP ピンと SRN ピンの間に $0.1\mu\text{F}$ のフィルタコンデンサを配置する必要があります。各センス入力ピンからグランドへさらにノイズ フィルタリングを追加するため、オプションとして $0.1\mu\text{F}$ フィルタコンデンサを追加することもできます。すべてのフィルタ部品は、センス抵抗の近くに配置しするのではなく、できるだけデバイスの近くに配置する必要があります。また、センス抵抗からのパターンはフィルタ回路に並列に配線する必要があります。フィルタ回路網の周囲にグランド プレーンを含めることで、ノイズ耐性を高めることもできます。
- センス抵抗と SRP および SRN 端子間のこれらのフィルタ部品はノイズ成分をフィルタリングしますが、2 つの 100Ω と 1 つの差動 $0.1\mu\text{F}$ 部品を使用することによる、公称 $20\mu\text{s}$ の RC 時定数遅延も発生します。この遅延のせいで短絡事象に対するデバイスの応答が遅くなりすぎる場合は、フィルタの時定数を減らすことができますが、フィルタリングが少なくなるとトレードオフがあります。
- I²C クロックとデータピンには ESD 保護回路が内蔵されていますが、各ピンにツェナー ダイオードと直列抵抗を追加すると、より堅牢な ESD 性能が得られます。

8.4.2 レイアウト例

以下に、7 直列セル設計で BQ76907-Q1 デバイスを使用する回路レイアウトの例を示します。この設計では、図 8-2 と 図 8-3 に示す回路図を実装し、 $2.175\text{ インチ} \times 1.400\text{ インチ}$ の 2 層回路カード アセンブリを使用しており、左端にセル接続、基板の下端に沿ってパック接続があります。広いパターン領域が使用され、高電流経路の電圧降下を低減します。

図 8-9 と 図 8-10 に示す基板レイアウトには、参照記号の接頭辞 E が付いたスパーク ギャップが含まれています。これらのスパーク ギャップは基板を使用して製造され、コンポーネントは取り付けられていません。




図 8-9. BQ76907-Q1 の 2 層基板レイアウト—上層




図 8-10. BQ76907-Q1 の 2 層基板レイアウト下層

9 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介します。

9.1 ドキュメントのサポート

9.1.1 関連資料

詳細情報については、以下の関連資料を参照してください：

- 『[BQ76907-Q1 テクニカルリファレンス マニュアル](#)』
- 『[BQ76907 評価基板 ユーザー ガイド](#)』
- 『[バッテリマネジメントスタジオ \(bqStudio\) ソフトウェア](#)』

9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

9.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

9.5 静電気放電に関する注意事項

この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.6 用語集

テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

日付	改訂	注
March 2025	*	初版

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいづれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
BQ76907RGRRQ1	Active	Production	VQFN (RGR) 20	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	907Q1
BQ76907RGRRQ1.A	Active	Production	VQFN (RGR) 20	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	907Q1

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF BQ76907-Q1 :

- Catalog : [BQ76907](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product

GENERIC PACKAGE VIEW


RGR 20

VQFN - 1 mm max height

3.5 x 3.5, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.




4228482/A

PACKAGE OUTLINE

RGR0020C

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4225699/B 05/2020

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

RGR0020C

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 20X



NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.


4225699/B 05/2020

EXAMPLE STENCIL DESIGN

RGR0020C

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 MM THICK STENCIL
SCALE: 20X

EXPOSED PAD 21
81% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE

4225699/B 05/2020

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月