

CDx4AC153 デュアル、4 ライン入力 1 ライン出力、データ セレクタ / マルチ プレクサ

1 特長

- AC タイプは 1.5V~5.5V で動作、電源の 30% での 平衡ノイズ耐性を実現
- バイポーラ F、AS、S の速度と消費電力の大幅な低減
- 伝搬遅延時間の平衡化
- ±24mA 出力駆動電流
 - 15 F デバイスへのファンアウト
- SCR ラッチアップ耐性の高い CMOS プロセスと回路
- MIL-STD-883、Method 3015 に準拠した 2kV を超え る ESD 保護


2 説明

これらの各データ セレクタ / マルチプレクサには、フルバ イナリデコード データ選択を AND-OR ゲートに供給する ためのインバータとドライバが含まれています。2 つの 4 ラ イン選択のそれぞれに、独立したストローブ (\overline{G}) 入力が用 意されています。

製品情報

部品番号	部品番号 パッケージ (1)		本体サイズ ⁽³⁾	
	N (PDIP, 16)	19.3mm × 9.4mm	19.3mm × 6.35mm	
CDx4AC153	D (SOIC, 16)	9.9mm × 6mm	9.9mm × 3.9mm	
CDX4AC 193	PW (TSSOP, 16)	5mm × 6.4mm	5mm × 4.4mm	
	BQB (WQFN, 16)	3.5mm × 2.5mm	3.5mm × 2.5mm	

- (1) 詳細については、セクション 10 を参照してください。
- パッケージ サイズ (長さ×幅) は公称値であり、該当する場合はピ (2) ンも含まれます。
- 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。






目次


1 特長1	6.1 機能ブロック図	9
2 説明1	6.2 デバイスの機能モード	
3 ピン構成および機能	7 アプリケーションと実装	11
4 仕様4	7.1 電源に関する推奨事項	11
4.1 絶対最大定格4	7.2 レイアウト	
4.2 ESD 定格4	8 デバイスおよびドキュメントのサポート	12
4.3 推奨動作条件4	8.1ドキュメントのサポート	12
4.4 熱に関する情報5	8.2ドキュメントの更新通知を受け取る方法	12
4.5 電気的特性5	8.3 サポート・リソース	12
4.6 スイッチング特性、V _{CC} = 1.5V5	8.4 商標	12
4.7 スイッチング特性、V _{CC} = 3.3 V ± 0.3 V6	8.5 静電気放電に関する注意事項	12
4.8 スイッチング特性、V _{CC} = 5 V ± 0.5 V6	8.6 用語集	12
4.9 動作特性6	9 改訂履歴	12
5 パラメータ測定情報7	10 メカニカル、パッケージ、および注文情報	13
6 詳細説明9		



3 ピン構成および機能



SOIC、PDIP または TSSOP (上面図)






図 3-2. CD74AC153 BQB パッケージ、16 ピン WQFN (上面図)

丰	3-1	1 1	ما	1	$\boldsymbol{\sigma}$	幽	啙
ZX.	J- I		ᆫ	_	u,	173	ЯM

צ	゚゚ン	種類(1)	3X np
番号	名称	(里沒)	<mark>説明</mark>
1	1 G	I	チャネル 1、出力ストローブ、アクティブ Low
2	В	I	アドレス選択 B
3	1C3	I	チャネル 1、データ入力 3
4	1C2	I	チャネル 1、データ入力 2
5	1C1	I	チャネル 1、データ入力 1
6	1C0	I	チャネル 1、データ入力 0
7	1Y	0	チャネル 1、データ出力
8	GND	_	グランド
9	2Y	I	チャネル 2、データ出力
10	2C0	I	チャネル 2、データ入力 0
11	2C1	I	チャネル 2、データ入力 1
12	2C2	I	チャネル 2、データ入力 2
13	2C3	I	チャネル 2、データ入力 3
14	Α	I	アドレス選択 A
15	2 G	I	チャネル 2、出力ストローブ、アクティブ Low
16	V _{CC}		正電源
サーマル パッド	(2)	_	サーマル パッドは GND に接続するか、フローティングのままにすることができます。他の信号や電源には接続しないでください

- (1) I = 入力、O = 出力、P = 電源、FB = フィードバック、GND = グランド、N/A = 該当なし
- (2) BQB パッケージのみ



4 仕様

4.1 絶対最大定格

自由気流での動作温度範囲内(1)

			最小値	最大値	単位
V _{CC}	電源電圧範囲		-0.5	6	V
I _{IK} ⁽²⁾	入力クランプ電流	(V _I < 0 または V _I > V _{CC})		±20	mA
I _{OK} ⁽²⁾	出力クランプ電流	$(V_O < 0$ または $V_O > V_{CC})$		±50	mA
Io	連続出力電流	$(V_O = 0 \sim V_{CC})$		±50	mA
	V _{CC} または GND を通過する連続電流			±100	mA
T _{stg}	保管温度範囲		-65	150	°C

^{(1) 「}絶対最大定格」に示された値を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これらは、ストレス定格 のみを示すものであり、これらの条件や「推奨動作条件」に示された値を超える条件で、本製品が機能することを意味するものではありません。絶 対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。

4.2 ESD 定格

			値	単位
V _(ESD)	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	±2000	V

(1) JEDEC ドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

4.3 推奨動作条件

自由空気での推奨動作温度範囲内 (特に記述のない限り)(1)

			T _A =	25℃	-55℃ ~	[∙] 125℃	-40℃ ~	85℃	
			最小 値	最大値	最小值	最大値	最小値	最大値	単位
V _{CC}	電源電圧		1.5	5.5	1.5	5.5	1.5	5.5	V
		V _{CC} = 1.5 V	1.2		1.2		1.2		
V _{IH}	High レベル入力電圧	V _{CC} = 3 V	2.1		2.1		2.1		V
		V _{CC} = 5.5 V	3.85		3.85		3.85		
		V _{CC} = 1.5 V		0.3		0.3		0.3	
V _{IL}	Low レベル入力電圧	V _{CC} = 3 V		0.9		0.9		0.9	V
		V _{CC} = 5.5 V		1.65		1.65		1.65	
VI	入力電圧		0	V _{CC}	0	V _{CC}	0	V _{CC}	V
Vo	出力電圧		0	V _{CC}	0	V _{CC}	0	V _{CC}	V
I _{OH}	High レベル出力電流	$V_{CC} = 4.5V \sim 5.5V$		-24		-24		-24	mA
I _{OL}	Low レベル出力電流	V _{CC} = 4.5V∼5.5V		24		24		24	mA
Δt/Δν	1十軍政の共々「よどMナモルナモ てよと ! ! !	V _{CC} = 1.5V∼3V		50		50		50	ns/V
ΔυΔν	入力遷移の立ち上がりまたは立ち下がりレート	V _{CC} = 3.6V∼5.5V		20		20		20	115/ V

⁽¹⁾ デバイスが適切に動作するように、デバイスの未使用の入力はすべて、V_{CC} または GND に固定する必要があります。テキサス・インスツルメンツ のアプリケーション レポート『低速またはフローティング CMOS 入力の影響』(文献番号 SCBA004) を参照してください。

⁽²⁾ 入力と出力の電流定格を順守しても、入力と出力の電圧定格を超えることがあります。



4.4 熱に関する情報

	熱評価基準 ⁽¹⁾	D (SOIC)	N (PDIP)	PW (TSSOP)	BQB (WQFN)	አንቲ የተ
	然們們要中小		16 ピン	16ピン	16ピン	単位
$R_{\theta JA}$	接合部から周囲への熱抵抗	119.9	67	139.5	98.6	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	_	_	74.8	94.6	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	_	_	97.7	67.7	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	_	_	17.8	15.6	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ	_	_	96.6	67.5	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	_	_	_	45.9	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション ノートを参照してください。

4.5 電気的特性

自由空気での推奨動作温度範囲内 (特に記述のない限り)

				T _A = 25°C	-55℃ ~ 125℃	-40℃ ~ 85℃	
パラメータ	テスト条	件	V _{CC}	最小 値 最大値	最小値 最大値	最小値 最大値	単位
			1.5V	1.4	1.4	1.4	
		I _{OH} = -50μA	3V	2.9	2.9	2.9	
			4.5V	4.4	4.4	4.4	
V _{OH}	V _I = V _{IH} または V _{IL}	I _{OH} = -4mA	3V	2.58	2.4	2.48	V
		I _{OH} = -24mA	4.5V	3.94	3.7	3.8	
		I _{OH} = -50mA ⁽¹⁾	5.5V		3.85		
		I _{OH} = -75mA ⁽¹⁾	5.5V			3.85	
			1.5V	0.1	0.1	0.1	
		I _{OL} = 50μA	3V	0.1	0.1	0.1	
			4.5V	0.1	0.1	0.1	
V _{OL}	V _I = V _{IH} または V _{IL}	I _{OL} = 12mA	3V	0.36	0.5	0.44	V
		I _{OL} = 24mA	4.5V	0.36	0.5	0.44	
		I _{OL} = 50mA ⁽¹⁾	5.5V		1.65		
		I _{OL} = 75mA ⁽¹⁾	5.5V			1.65	
I _I	V _I = V _{CC} または GND		5.5V	±0.1	±1	±1	μA
I _{CC}	$V_I = V_{CC}$ または GND、	I _O = 0	5.5V	8	160	80	μA
C _i				10	10	10	pF

⁽¹⁾ 一度に 1 つの出力をテストし、持続時間が 1 秒を超えないようにします。測定は、示された電流を強制的に供給し、電圧を測定して消費電力を 最小限に抑えます。このテストでは、85°C で最小 50Ω 伝送ライン駆動能力、125°C で 75Ω 伝送ライン駆動能力を検証します。

4.6 スイッチング特性、V_{CC} = 1.5V

自由気流での推奨動作温度範囲内、V_{CC} = 1.5V、C_L = 50pF (特に記述のない限り) (負荷回路および電圧波形を参照)

			-55℃ ~ 125℃	-40℃ ~ 85℃	
パラメータ	始点 (入力)	終点 (出力)	最小値 最大 値	最小値 最大値	単位
t _{PLH}	A または B	>	250	227	ns
t _{PHL}	A SICIA D	l	250	227	115



自由気流での推奨動作温度範囲内、V_{CC} = 1.5V、C_L = 50pF (特に記述のない限り) (負荷回路および電圧波形を参照)

		終点 (出力)	-55℃ ~ 125℃	-40°C ~ 85°C	
パラメータ	始点 (入力)		最小値量が	最小値 最大値	単位
t _{PLH}	任意の C	Υ	16	151	ns
t _{PHL}			16	151	115
t _{PLH}	<u></u>	V	14	3 134	ns
t _{PHL}	G	ľ	14	3 134	1115

4.7 スイッチング特性、V_{CC} = 3.3 V ± 0.3 V

自由気流での推奨動作温度範囲内、 $V_{CC} = 3.3V \pm 0.3V$ 、 $C_L = 50pF$ (特に記述のない限り) (負荷回路および電圧波形を参照)

パラメータ	始点 (入力)	終点 (出力)	-55℃ ~ 125℃		-40℃ ~ 85℃		単位
7.77. 7			最小值	最大値	最小値	最大値	平江
t _{PLH}	A または B	Υ	7	28	7.2	25.5	ns
t _{PHL}			7	28	7.2	25.5	113
t _{PLH}	が お さ の C	Υ	4.7	18.6	4.8	16.9	20
t _{PHL}	任意の C	T	4.7	18.6	4.8	16.9	ns
t _{PLH}	G	V	4.1	16.5	4.3	15	20
t _{PHL}	J	I	4.1	16.5	4.3	15	ns

4.8 スイッチング特性、V_{CC} = 5 V ± 0.5 V

自由気流での推奨動作温度範囲内、V_{CC} = 5V±0.5V、C_L = 50pF (特に記述のない限り) (負荷回路および電圧波形を参照)

パラメータ	始点 (入力)	終点 (出力)	-55℃ ~	- 125℃	-40℃ ~	85℃	単位
/\'\/ \	州点 (八刀)	於从(山八)	最小値	最大値	最小値	最大値	甲 仏
t _{PLH}	- A または B	v	5	20	5.2	18.2	ns
t _{PHL}	A \$/E/A B	ı	5	20	5.2	5.2 18.2	
t _{PLH}	万辛の	V	3.3	13.3	3.4	12.1	20
t _{PHL}	任意の C	T	3.3	13.3	3.4	12.1	ns
t _{PLH}	- G	V	3	11.8	3.1	10.7	20
t _{PHL}		T	3	11.8	3.1	10.7	ns

4.9 動作特性

 $T_A = 25^{\circ}C$


	パラメータ	標準値	単位
C_{pd}	電力散逸容量	93	pF

資料に関するフィードバック (ご意見やお問い合わせ) を送信

Copyright © 2025 Texas Instruments Incorporated





5 パラメータ測定情報




[†] When V_{CC} = 1.5 V, R1 = R2 = 1 k Ω

LOAD CIRCUIT







VOLTAGE WAVEFORMS RECOVERY TIME



VOLTAGE WAVEFORMS SETUP AND HOLD AND INPUT RISE AND FALL TIMES







VOLTAGE WAVEFORMS OUTPUT ENABLE AND DISABLE TIMES

- A. CL にはプローブとテスト装置の容量が含まれます。
- B. 波形 1 は、出力が Low になるような内部条件を持つ出力についてのものです。ただし、出力制御によってディスエーブルされている場合は除きま す。波形 2 は、出力が High になるような内部条件を持つ出力についてのものです。ただし、出力制御によってディスエーブルされている場合は 除きます。
- C. すべての入力パルスは、以下の特性を持つジェネレータによって供給されます。 $PRR \leq 1MHz$ 、 $Z_O = 50\Omega$ 、 $t_r = 3ns$ 、 $t_f = 3ns$ 。波形間の位相関 係は任意です。
- D. クロック入力の f_{max} は、入力デューティサイクルが 50% のときの測定値です。
- E. 出力は一度に 1 つずつ測定され、測定するたびに入力が 1 回遷移します。
- F. t_{PLH}とt_{PHL}はt_{pd}と同じです。
- G. t_{PZL} と t_{PZH} は t_{en} と同じです。
- H. t_{PLZ} と t_{PHZ} は t_{dis} と同じです。



1. すべてのパラメータと波形が、すべてのデバイスに適用できるわけではありません。

図 5-1. 負荷回路および電圧波形

TEST	S 1
t _{PLH} /t _{PHL}	オープン
t _{PLZ} /t _{PZL}	2 × V _{CC}
t _{PHZ} /t _{PZH}	GND

English Data Sheet: SCHS334



6 詳細説明

6.1 機能ブロック図




図 6-1. 論理図 (正論理)

6.2 デバイスの機能モード

表 6-1. 機能表

選技	尺 ⁽¹⁾		デー	ータ		G	出力 Y	
В	Α	C0	C1	C2	C3	G		
Х	Х	Х	Х	Х	Х	Н	L	
L	L	L	Х	Х	Х	L	L	
L	L	Н	Х	Х	Х	L	Н	
L	Н	Х	L	Х	Х	L	L	



表 6-1. 機能表 (続き)

	入力								
選技	尺 ⁽¹⁾		デ	G	出力 Y				
В	Α	C0	C1	C2	C3				
L	Н	Х	Н	Х	Х	L	Н		
Н	L	Х	Х	L	Х	L	L		
Н	L	Х	Х	Н	Х	L	Н		
Н	Н	Х	Х	Х	L	L	L		
Н	Н	Х	Х	Х	Н	L	Н		

(1) 入力 A と入力 B が両方のセクションに共通であることを選択します。



7アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

7.1 電源に関する推奨事項

電源には、「セクション 4.3」に記載された電源電圧定格の最小値と最大値の間の任意の電圧を使用できます。

電源の外乱を防止するため、各 V_{CC} 端子に適切なバイパスコンデンサを配置する必要があります。単電源のデバイスには $0.1\mu F$ を推奨します。 V_{CC} 端子が複数ある場合は、各電源端子に $0.01\mu F$ または $0.022\mu F$ を推奨します。複数のバイパスコンデンサを並列に配置して、異なる周波数のノイズを除去することもできます。一般的に、 $0.1\mu F$ と $1\mu F$ を並列に使用します。バイパスコンデンサを電源端子のできるだけ近くに配置すると最適な結果が得られます。

7.2 レイアウト

7.2.1 レイアウトのガイドライン

マルチ入力およびマルチチャネルのロジックデバイスを使用する場合、入力をフローティングのままにしてはいけません。多くの場合、デジタル論理デバイスの機能または機能の一部は使用されません (たとえば、トリプル入力 AND ゲートの 2 つの入力のみを使用したり、4 つのバッファゲートのうち 3 つのみを使用したりする場合)。このような未使用の入力ピンを未接続のままにすることはできません。外部接続の電圧が未確定の場合、動作状態が不定になるためです。デジタルロジックデバイスの未使用入力はすべて、入力電圧の仕様で定義されるロジック High またはロジック Low 電圧に接続して、それらがフローティングにならないようにする必要があります。特定の未使用入力に適用する必要があるロジックレベルは、デバイスの機能によって異なります。一般に入力は、GND または V_{CC} のうち、ロジックの機能にとってより適切であるかより利便性の高い方に接続されます。

7.2.2 レイアウト例




図 7-1. CD74AC153 のレイアウト例



8 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介します。

8.1 ドキュメントのサポート

8.1.1 関連資料

次の表に、クイック アクセス リンクを示します。カテゴリには、技術資料、サポートおよびコミュニティ リソース、ツールとソフトウェア、およびサンプル注文またはご購入へのクイック アクセスが含まれます。

表 8-1. 関連リンク

製品	プロダクト フォルダ	サンプルとご購入	技術資料	ツールとソフトウェア	サポートとコミュニティ
CD54AC153	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック
CD74AC153	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック

8.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。 変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

8.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

8.4 商標

テキサス・インスツルメンツ E2E[™] is a trademark of Texas Instruments. すべての商標は、それぞれの所有者に帰属します。

8.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

8.6 用語集

テキサス・インスツルメンツ用語集 この用語集には、用語や略語の一覧および定義が記載されています。

9 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision B (July 2024) to Revision C (April 2025)

Page

• データシートに PW および BQB パッケージを追加......



Changes from Revision A (May 2003) to Revision B (July 2024)

Page

•	「製品情報」表、「ピンの機能」表、「ESD 定格」表、「熱に関する情報」表、「デバイスの機能モード」、「アプリケーショ	ョン
	と実装」セクション、「デバイスおよびドキュメントのサポート」セクション、および「メカニカル、パッケージ、および注文	情
	報」セクションを追加	1
•	R0JA の値を更新: D = 73~119.9、すべての値は℃/W 単位	5

10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、テキサス・インスツルメンツの販売条件、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265 Copyright © 2025, Texas Instruments Incorporated www.ti.com 29-May-2025

PACKAGING INFORMATION

Orderable part number	Status	Material type	Package Pins	Package qty Carrier	RoHS	Lead finish/	MSL rating/	Op temp (°C)	Part marking
	(1)	(2)			(3)	Ball material	Peak reflow		(6)
						(4)	(5)		
CD54AC153F3A	Active	Production	CDIP (J) 16	25 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	CD54AC153F3A
CD54AC153F3A.A	Active	Production	CDIP (J) 16	25 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	CD54AC153F3A
CD74AC153BQBR	Active	Production	WQFN (BQB) 16	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-55 to 125	AC153
CD74AC153E	Active	Production	PDIP (N) 16	25 TUBE	Yes	NIPDAU	N/A for Pkg Type	-55 to 125	CD74AC153E
CD74AC153E.A	Active	Production	PDIP (N) 16	25 TUBE	Yes	NIPDAU	N/A for Pkg Type	-55 to 125	CD74AC153E
CD74AC153M	Obsolete	Production	SOIC (D) 16	-	-	Call TI	Call TI	-55 to 125	AC153M
CD74AC153M96	Active	Production	SOIC (D) 16	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-55 to 125	AC153M
CD74AC153M96.A	Active	Production	SOIC (D) 16	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-55 to 125	AC153M
CD74AC153PWR	Active	Production	TSSOP (PW) 16	3000 LARGE T&R	Yes	NIPDAU SN	Level-1-260C-UNLIM	-55 to 125	AC153

⁽¹⁾ Status: For more details on status, see our product life cycle.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative

⁽²⁾ Material type: When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ RoHS values: Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.

⁽⁴⁾ Lead finish/Ball material: Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ MSL rating/Peak reflow: The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ Part marking: There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

PACKAGE OPTION ADDENDUM

www.ti.com 29-May-2025

and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF CD54AC153, CD74AC153:

Catalog : CD74AC153

Military: CD54AC153


NOTE: Qualified Version Definitions:


- Catalog TI's standard catalog product
- Military QML certified for Military and Defense Applications

PACKAGE MATERIALS INFORMATION

www.ti.com 30-May-2025


TAPE AND REEL INFORMATION





	Dimension designed to accommodate the component width
В0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE




*All dimensions are nominal

Device	Package Type	Package Drawing		SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
CD74AC153BQBR	WQFN	BQB	16	3000	180.0	12.4	2.8	3.8	1.2	4.0	12.0	Q1
CD74AC153M96	SOIC	D	16	2500	330.0	16.4	6.5	10.3	2.1	8.0	16.0	Q1
CD74AC153M96	SOIC	D	16	2500	330.0	16.4	6.5	10.3	2.1	8.0	16.0	Q1
CD74AC153PWR	TSSOP	PW	16	3000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1



www.ti.com 30-May-2025




*All dimensions are nominal

_										
	Device	Package Type Package Drawing		Pins	SPQ	Length (mm)	Width (mm)	Height (mm)		
	CD74AC153BQBR	WQFN	BQB	16	3000	210.0	185.0	35.0		
	CD74AC153M96	SOIC	D	16	2500	353.0	353.0	32.0		
	CD74AC153M96	SOIC	D	16	2500	353.0	353.0	32.0		
	CD74AC153PWR	TSSOP	PW	16	3000	353.0	353.0	32.0		

PACKAGE MATERIALS INFORMATION

www.ti.com 30-May-2025

TUBE




*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (µm)	B (mm)
CD74AC153E	N	PDIP	16	25	506	13.97	11230	4.32
CD74AC153E	N	PDIP	16	25	506	13.97	11230	4.32
CD74AC153E.A	N	PDIP	16	25	506	13.97	11230	4.32
CD74AC153E.A	N	PDIP	16	25	506	13.97	11230	4.32

D (R-PDS0-G16)

PLASTIC SMALL OUTLINE




NOTES:

- A. All linear dimensions are in inches (millimeters).
- B. This drawing is subject to change without notice.
- Body length does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.006 (0,15) each side.
- Body width does not include interlead flash. Interlead flash shall not exceed 0.017 (0,43) each side.
- E. Reference JEDEC MS-012 variation AC.





SMALL OUTLINE PACKAGE



NOTES:


- 1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.

 2. This drawing is subject to change without notice.

 3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not
- exceed 0.15 mm per side.
- 4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
- 5. Reference JEDEC registration MO-153.



SMALL OUTLINE PACKAGE




NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SMALL OUTLINE PACKAGE



NOTES: (continued)


- 8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
- 9. Board assembly site may have different recommendations for stencil design.



2.5 x 3.5, 0.5 mm pitch


PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary. Refer to the product data sheet for package details.



INSTRUMENTS www.ti.com

PLASTIC QUAD FLAT PACK-NO LEAD




NOTES:

- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- 2. This drawing is subject to change without notice.
- 3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.



PLASTIC QUAD FLAT PACK-NO LEAD




NOTES: (continued)

- 4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
- 5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.



PLASTIC QUAD FLAT PACK-NO LEAD




NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.



14 LEADS SHOWN




NOTES:

- A. All linear dimensions are in inches (millimeters).
- B. This drawing is subject to change without notice.
- C. This package is hermetically sealed with a ceramic lid using glass frit.
- D. Index point is provided on cap for terminal identification only on press ceramic glass frit seal only.
- E. Falls within MIL STD 1835 GDIP1-T14, GDIP1-T16, GDIP1-T18 and GDIP1-T20.

N (R-PDIP-T**)

PLASTIC DUAL-IN-LINE PACKAGE

16 PINS SHOWN



NOTES:

- A. All linear dimensions are in inches (millimeters).
- B. This drawing is subject to change without notice.
- Falls within JEDEC MS-001, except 18 and 20 pin minimum body length (Dim A).
- The 20 pin end lead shoulder width is a vendor option, either half or full width.



重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、 テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、 テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。 テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、 テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、 テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、 テキサス・インスツルメンツの販売条件、または ti.com やかかる テキサス・インスツルメンツ 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。 テキサス・インスツルメンツがこれらのリソ 一スを提供することは、適用される テキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、 テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265 Copyright © 2025, Texas Instruments Incorporated