


## DRV81545 : 保護機能を搭載した 55V 4 チャネル ローサイド ドライバ

### 1 特長

- 4 チャネル内蔵ローサイド スイッチ
  - 25°C で **235mΩ R<sub>DS(ON)</sub>**
  - 出力段の最高動作電圧 **55V** (絶対最大定格 **60V**)
  - 動作電源電圧範囲の最小値が低く、電圧範囲全体にわたって安定した R<sub>DS(ON)</sub> を実現: **4.5V**
  - チャネルごとに **0.5A ~ 3A** の電流制限を選択可能
  - スイッチ オフの代替電流パスとして柔軟な減衰を実現する内蔵キャッチ ダイオード (外部 TVS/ツェナー)
- ハードウェア INx インターフェイスによる最高 **250kHz** の高速スイッチング
- 診断フィードバック
  - MCU フォルト割り込み信号 (**nFAULT**)
- 熱特性を強化した表面実装パッケージ (**PWP20**)
- 保護機能
  - ユーザー設定可能な電流制限
  - 各スイッチに対して独立した過熱、過電流保護
  - 構成可能な過電流カットオフ遅延 (COD)

### 2 アプリケーション

- PLC
- 分散 I/O
- フィールド デバイス
- 汎用リレーおよびソレノイド ドライバ
- 繊維機械



概略回路図

 このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

English Data Sheet: [SLVSH14](#)

## 目次

1 特長	1	6.4 デバイスの機能モード	14
2 アプリケーション	1	7 アプリケーションと実装	16
3 説明	1	7.1 アプリケーション情報	16
4 ピン構成および機能	3	7.2 代表的なアプリケーション	16
5 仕様	4	7.3 電源に関する推奨事項	19
5.1 絶対最大定格	4	7.4 レイアウト	20
5.2 ESD 定格	4	8 デバイスおよびドキュメントのサポート	21
5.3 推奨動作条件	4	8.1 ドキュメントのサポート	21
5.4 熱に関する情報	5	8.2 ドキュメントの更新通知を受け取る方法	21
5.5 電気的特性	5	8.3 サポート・リソース	21
5.6 代表的特性	7	8.4 商標	21
6 詳細説明	8	8.5 静電気放電に関する注意事項	21
6.1 概要	8	8.6 用語集	21
6.2 機能ブロック図	8	9 改訂履歴	21
6.3 機能説明	9	10 メカニカル、パッケージ、および注文情報	21

## 4 ピン構成および機能




図 4-1. 20 ピン PWP パッケージ、HTSSOP (上面図)

表 4-1. ピンの機能

ピン			説明
名称	PWP (20)	タイプ <sup>(1)</sup>	
<b>電源およびグランド</b>			
GND	8	GND	デバイスのグランド。システム グランドに接続。
NC	9	—	未接続
PGND	1, 2, 19, 20	GND	電源グランド。システム グランドに接続。
サーマル パッド	—	—	サーマル パッド。システム グランドに接続。最高の放熱特性を得るため、直接結合ビアを使用して、連続的なグランドプレーン銅プレーンに接続します。
VCLAMP	3, 18	PWR	VM 電源に直接接続するか、ツエナーダイオードを VM 電源または GND に接続します
VM	13	PWR	電源。0.1 $\mu$ F コンデンサと十分なバルク容量で、このピンを GND にバイパスします。
<b>制御</b>			
COD	11	I	カットオフ遅延のデバイス構成ピン。適切な抵抗を GND に接続して、対応するカットオフ遅延時間を設定します。この機能を無効化するには、GND に直接接続します。
ILIM	12	I	電流制限およびスレッショルドを設定するため、ILIM と GND との間に抵抗を接続します。このピンを未接続のままにしないでください。最大電流制限設定の場合は、GND に直接接続します。
IN1	4	I	チャネル 1 の出力を制御します。詳細については、「ハードウェア インターフェイス」セクションを参照してください。ピンは内部プルダウン抵抗を備えています。
IN2	5	I	チャネル 2 の出力を制御します。詳細については、「ハードウェア インターフェイス」セクションを参照してください。ピンは内部プルダウン抵抗を備えています。
IN3	6	I	チャネル 3 の出力を制御します。詳細については、「ハードウェア インターフェイス」セクションを参照してください。ピンは内部プルダウン抵抗を備えています。
IN4	7	I	チャネル 4 の出力を制御します。詳細については、「ハードウェア インターフェイス」セクションを参照してください。ピンは内部プルダウン抵抗を備えています。
nFAULT	10	O	オープンドレイン出力。FAULT状態時は Low にプルされます。プルアップ抵抗を外部ロジック電源に接続します。
<b>出力</b>			
OUT1	17	O	負荷 1 に接続
OUT2	16	O	負荷 2 に接続
OUT3	15	O	負荷 3 に接続
OUT4	14	O	負荷 4 に接続

(1) I = 入力、O = 出力、PWR = 電源、GND = グランド

## 5 仕様

### 5.1 絶対最大定格

動作温度範囲内 (特に記述のない限り)<sup>(1)</sup>

	ピン	最小値	最大値	単位
電源電圧	VM	-0.3	60	V
出力電圧	OUTx	-0.3	VCLAMP+0.3	V
ピーク出力電流	OUTx		内部的に制限	A
クランプ電圧	VCLAMP	-0.3	60	V
VCLAMP の連続 RMS 電流 (ピン 3、18 を互いに接続)	VCLAMP		8	A
VCLAMP の過渡電流 < 1ms (ピン 3、18 を互いに接続)	VCLAMP		16	A
OUTx FET 還流ダイオード電流 RMS または連続	OUTx FET ボディダイオード		5	A
デジタル入力ピン電圧	ILIM、INx	-0.5	5.5	V
デジタル出力電流	nFAULT		10	mA
デジタル出力ピン電圧	nFAULT	-0.5	7	V
動作仮想接合部温度、T <sub>J</sub>		-40	150	°C
保管温度、T <sub>stg</sub>		-60	150	°C

- (1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。

### 5.2 ESD 定格

		値	単位
V <sub>(ESD)</sub>	静電放電	人体モデル (HBM) ANSI/ESDA/JEDEC JS-001 準拠 <sup>(1)</sup>	±3000
		荷電デバイスモデル (CDM)、JEDEC 仕様 JESD22-C101 準拠 <sup>(2)</sup>	±1000

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。  
 (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

### 5.3 推奨動作条件

動作温度範囲内 (特に記述のない限り)

			最小値	公称値	最大値	単位
V <sub>M</sub>	電源電圧		4.5	55 <sup>(2)</sup>	55	V
V <sub>CLAMP</sub>	出力クランプ電圧				55	V
I <sub>OUT</sub>	連続出力電流 (各チャネル)	T <sub>A</sub> = 25°C <sup>(1)</sup> 、PWM なし	1 チャネルがオン		3.3	A
			2 チャネルがオン		2.8	A
			4 チャネルがオン		2.0	A
T <sub>AMB</sub>	動作時周囲温度		-40		125	°C
T <sub>J</sub>	動作時接合部温度		-40		150	°C

- (1) 温度範囲全体の定格については、「[連続電流能力](#)」を参照してください。  
 (2) 過電流保護機能は、50V VM を超える短絡をサポートしていません

## 5.4 熱に関する情報

熱評価基準 <sup>(1)</sup>		DRV81545	単位
		PWP (HTSSOP)	
		20 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	32.9	°C/W
$R_{\theta JC(\text{top})}$	接合部からケース(上面)への熱抵抗	30.5	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	13.2	°C/W
$\Psi_{JT}$	接合部から上面への特性パラメータ	1.2	°C/W
$\Psi_{JB}$	接合部から基板への特性パラメータ	13.1	°C/W
$R_{\theta JC(\text{bot})}$	接合部からケース(底面)への熱抵抗	4.3	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体およびICパッケージの熱評価基準』アプリケーションノートを参照してください。

## 5.5 電気的特性

$4.5V \leq V_{VM} \leq 55V$ 、 $-40^{\circ}\text{C} \leq T_J \leq 150^{\circ}\text{C}$  (特に記述のない限り)、 $24V$ 、 $25^{\circ}\text{C}$  での標準値

パラメータ	テスト条件	最小値	標準値	最大値	単位
<b>電源</b>					
$I_{VM}$	VM 動作電源電流	$V_M = 24V$ 、スイッチングなし		3	mA
		$V_M = 24V$ 、200kHz で出力スイッチング		5	mA
$V_{UVLO}$	VM 低電圧誤動作防止電圧	$V_M$ 立ち上がり	4.1	4.25	$V$
		$V_M$ 立ち下がり	4.0	4.15	$V$
$V_{UVLO\_HYS}$	VM 低電圧誤動作防止ヒステリス		100		mV
$t_{UVLO}$	VM 低電圧グリッチ除去		10		$\mu\text{s}$
<b>ロジック レベル入力 (INx)</b>					
$V_{IL}$	入力 Low 電圧			0.8	$V$
$V_{IH}$	入力 High 電圧		2		$V$
$V_{HYS}$	入力ヒステリシス			0.4	$V$
$I_{IL}$	入力 Low 電流	$V_{IN} = 0$	-5	5	$\mu\text{A}$
$I_{IH}$	高入力電流	$V_{IN} = 3.3V$	50	100	$\mu\text{A}$
<b>オープンドレイン出力 (nFAULT)</b>					
$V_{OL}$	nFAULT	$I_O = 5\text{mA}$		0.1	$V$
$I_{OH}$	nFAULT	5V へのプルアップ抵抗		1	$\mu\text{A}$
$t_{nFAULT\_VALID}$	$V_{VM} > V_{UVLO}$ (立ち上がり) の後、nFAULT 信号が有効になるまでの時間。			30	$\mu\text{s}$
<b>スイッチング</b>					
$t_R$	立ち上がり時間 $10\% \sim 90\%$ の OUTx 立ち上がり	$V_M = 24V$ 、 $R_L = 48\Omega$ 、 $C_L = 0.1\text{nF}$	200	300	ns
$t_F$	立ち下がり時間	$V_M = 24V$ 、 $R_L = 48\Omega$ 、 $C_L = 0.1\text{nF}$ 、入力立ち下がり時間 $< 0.1\mu\text{s}$ 、最終値の出力立ち下がり $90\% \sim 10\%$	200	300	ns
$t_{PD}$	入力から出力までの伝搬遅延	$INx$ が 50% 電圧を下回ってから、OUTx が 90% に低下するまでの時間 $V_M = 24V$ 、 $R_L = 48\Omega$ 、 $C_L = 0.1\text{nF}$	300	500	ns
<b>ドライバ出力 (OUTx)</b>					
$R_{DS(ON)}$	FET オン抵抗	$V_M < 24V$ 、 $I_O = 500\text{mA}$ 、 $T_J = 25^{\circ}\text{C}$	235		$\text{m}\Omega$
		$V_M < 24V$ 、 $I_O = 500\text{mA}$ 、 $T_J = 85^{\circ}\text{C}$		350	$\text{m}\Omega$
$I_{OFF}$	オフ状態のリーキ電流	$V_{OUT} = V_M = 24V$	0.5		$\mu\text{A}$

## 5.5 電気的特性 (続き)

4.5V  $\leq V_{VM} \leq 55V$ 、 $-40^{\circ}C \leq T_J \leq 150^{\circ}C$  (特に記述のない限り)、24V、25°C での標準値

パラメータ		テスト条件	最小値	標準値	最大値	単位
$I_{OFF}$	オフ状態のリーク電流	$V_{OUT} = V_M = 55V$		10		$\mu A$
$V_F$	還流ダイオード順方向電圧	$V_{OUT} = 24V$ 、 $I_O = 500mA$		1.2		V
$I_{OFF}$	還流ダイオード逆リーク電流	$V_{OUT} = 0V$ 、 $V_{CLAMP} = 55V$		10		$\mu A$

### 保護回路

$I_{LIM}$	電流制限値 30kΩ $\leq R_{ILIM} \leq 120k\Omega$ の場合、 $60/R_{ILIM}[k\Omega]$ に従う	$R_{ILIM}$ は GND へ短絡または $R_{ILIM} < 20k\Omega$	3			A
		$R_{ILIM} = 30k\Omega$	1.4	2	2.6	A
		$R_{ILIM} = 60k\Omega$	0.7	1	1.3	A
		$R_{ILIM} = 90k\Omega$	0.4	0.66	0.9	A
		$R_{ILIM} = 120k\Omega$	0.3	0.5	0.7	A
$I_{LIM\_ACTIVATE}$	電流制限のアクティブ化スレッショルド	$R_{ILIM}$ = GND への短絡	4			A
		$R_{ILIM} = 30k\Omega$	3			A
		$R_{ILIM} = 60k\Omega$	1.5			A
		$R_{ILIM} = 90k\Omega$	1			A
		$R_{ILIM} = 120k\Omega$	0.75			A
$t_{COD\_DIS}$	カットオフ遅延ディスエーブル スレッショルド	それを下回るとカットオフ機能が無効化される外部抵抗の値		20		$k\Omega$
$t_{COD}$	カットオフ遅延 外部抵抗 $R_{COD}$ から GND で調整 60kΩ $\leq R_{COD} \leq 240k\Omega$ の場合、 $R_{COD}[k\Omega]/120 \pm 15\%$ に従う	$R_{COD} = 60k\Omega$	0.4	0.5	0.6	ms
		$R_{COD} = 120k\Omega$	0.8	1	1.2	ms
		$R_{COD} = 180k\Omega$	1.2	1.5	1.8	ms
		$R_{COD} = 240k\Omega$	1.6	2	2.4	ms
$t_{RETRY}$	過電流保護再試行時間 外部抵抗 $R_{COD}$ から GND で調整 60kΩ $\leq R_{COD} \leq 240k\Omega$ の場合、 $32 \cdot t_{COD} \pm 15\%$ に従う	$R_{COD} = 60k\Omega$	15.5			ms
		$R_{COD} = 120k\Omega$	31			ms
		$R_{COD} = 180k\Omega$	46.5			ms
		$R_{COD} = 240k\Omega$	62			ms
$T_{TSD}$	サーマル シャットダウン温度	ダイ温度	150	170	190	°C
$T_{TSD\_HYS}$	サーマル シャットダウン温度ヒステリシス			40		°C
$t_{TSD\_DG}$	サーマル シャットダウン グリッチ除去			20		μs

## 5.6 代表的特性




図 5-1. 電源電流と温度との関係




図 5-2. 電源電流と  $V_M$  との関係




図 5-3.  $R_{DS(on)}$  と温度との関係




図 5-4.  $R_{DS(on)}$  と  $V_M$  との関係


## 6 詳細説明

### 6.1 概要

DRV81545 は、4.5V ~ 55V で動作し、広範囲の負荷電流をサポートする 4 チャネル ローサイド スイッチ ドライバです。このデバイスには  $235\text{m}\Omega$  の  $R_{DS(on)}$  を持つ 4 つのローサイド スイッチが内蔵されており、それぞれに VCLAMP ピンへのフリー ホイール ダイオードが付属しています。この機能により、再循環電流を行うか、誘導性負荷をオフにするために外部 TVS を接続することができます。

このデバイスは、ハードウェア GPIO インターフェイスで制御できます。各チャネルは個別の過熱保護機能を備えており、ILIM ピンの外部抵抗で電流制限をアナログに設定できます。オプションのカットオフ遅延 (COD) 構成があり、それぞれのチャネルについて電流制限状態の持続時間を制限することで、デバイスまたは負荷の損傷を防止できます。フォルト出力ピン (nFAULT) でフォルトが通知されます。

### 6.2 機能ブロック図



## 6.3 機能説明

### 6.3.1 内蔵クランプダイオード、VCLAMP

DRV81545 には、保護された 4 つのローサイド ドライバが搭載されています。各出力には、共通のピン VCLAMP に接続されたクランプダイオードが内蔵されています。

VCLAMP は、ツェナーまたは TVS ダイオードから VM または GND に接続でき、スイッチ電圧がメイン電源電圧 VM を超えることができます。この接続は、非常に高速な電流減衰が必要な負荷を駆動する場合に有益です。各出力には VCLAMP ピンへのダイオードがあるため、4 つのチャネルすべてで 1 つの外部 TVS ダイオードを共有できます。または、VCLAMP をメイン電源電圧 (VM) に直接接続することもできます。

いずれの場合も、出力の電圧が DRV81545 の最大出力電圧仕様を超えないようにする必要があります。DRV81545 がサポートしている構成を以下に示します。




図 6-1. 低速減衰 (VCLAMP を VLOAD に接続)




図 6-2. 最高速減衰 (TVS / ツェナー VCLAMP から VLOAD へ)




図 6-3. 高速減衰 (TVS/ツェナー CLAMP から GND へ)

表 6-1. VCLAMP 減衰モード

VCLAMP 接続	デイケイ モード	使用に適した状況	V <sub>L</sub> 電圧
VLOAD に直接接続	スロー デイケイ	高速減衰が必要ない負荷。VM の全動作範囲において安全です。	V <sub>L</sub> = -V <sub>diode</sub>
TVS またはツェナーから VLOAD へ	高速減衰	最高速の電流減衰。OUTx 最大電圧を超える可能性があるため、VM または VLOAD > 28V の場合は推奨しません。	V <sub>L</sub> = -[V <sub>diode</sub> + V <sub>zener</sub> ]
TVS またはツェナーから GND へ	高速減衰	TVS から VLOAD までのクランプ電圧は低いけれども、高速電流減衰はわずかに遅くなります。TVS は、リード電流を防止するために、VLOAD よりも高いブレーカダウン電圧を必要とします。	V <sub>L</sub> = -[V <sub>diode</sub> + V <sub>zener</sub> - V <sub>LOAD</sub> ]

### 6.3.2 保護回路

DRV81545 は、VM 低電圧、チャネルごとの過熱、ダイ過熱、過電流イベントから保護されています。

#### 6.3.2.1 ILIM アナログ電流制限

DRV81545 は、短絡や大きな突入電流の容量性負荷に対する保護のために、各出力にアナログ電流制限を実装しています。出力段で高電流の状態  $I > I_{LIM\_ACTIVATE}$  が検出されると、FET のゲート駆動電圧が低下し、出力電流を  $I_{LIM}$  レベルでレギュレートします。このゲート駆動調整により、FET がリニア領域で動作するため、 $R_{DS(ON)}$  がはるかに高くなり、大きな電力が消費されます。この電流制限機能 (ILIM) は過電流保護に似たように設計されていますが、過電流イベント中に FET を完全にオフにするのではなく、デバイスが過熱するまで電流は安全なレベルに制限されます。

図 6-4 と図 6-5 に、容量性負荷の場合など、定常状態の連続電流より前の突入電流を安全なレベルまで低減する ILIM を示します。この機能により、PCB のパターン幅を減らし、システムの電源能力の要件を低減できるというシステムレベルの利点が得られます。




図 6-4. 電流制限保護がない場合の大きなスタートアップ電流




図 6-5. ILIM 電流制限保護を行った場合の制御されたスタートアップ電流

表 6-2 に示されているように、アナログ電流制限レベル  $I_{LIM}$  は、ILIM ピンと GND との間にプルダウン抵抗を接続することで構成できます。 $I_{LIM}$  は、 $R_{ILIM}$  に基づいて 4 つのチャネルすべてに対して同じ値が設定されます。チップ全体の過熱などのイベントが発生しない限り、1 つのチャネルの電流制限状態は他のチャネルには影響を与えません。

表 6-2. ILIM 抵抗に応じたアナログ電流制限レベル

ILIM PIN と GND 間の $R_{ILIM}$ 抵抗	電流制限レベル、 $I_{LIM}$
$0 \leq R_{LIM} < 20\text{k}\Omega$	3A
$30\text{k}\Omega \leq R_{LIM} \leq 120\text{k}\Omega$	$I_{LIM}[\text{A}] = 60/R_{LIM}[\text{k}\Omega]$
$R_{LIM} \geq 120\text{k}\Omega$	$I_{LIM}[\text{A}] = 60/R_{LIM}[\text{k}\Omega]$ 、非線形にすることが可能

図 6-6 に、カットオフ遅延が無効化された短絡条件での  $t_{TIME\_TO\_TSD}$  間のアクティブ電流制限を示しています ( $0\text{k}\Omega \leq R_{COD} < 20\text{k}\Omega$ )。セクション 6.3.2.2 に、カットオフ遅延機能の詳細が記載されています。チャネルがオフになってから、チャネル温度が安全なレベル ( $t_{TSD} - t_{TSD\_HYS}$ ) に戻った後のみ、チャネルは再試行を行います。 $I_{LIM}$  条件中にチャネル  $IN_x$  の状態が変化した場合、コントローラは出力をオフにするなど、入力状態の変化に応答します。TSD によってデバイスがオフになり、温度が依然として安全なレベルを超えている場合、デバイスは入力状態の変化に応答しません。つまり、 $IN_x$  がトグルされても、デバイスがまだ高温であれば、デバイスは出力をオンに戻しません。




図 6-6. サーマルシャットダウンベースの再試行による短絡への電流制限応答 (カットオフ遅延ディスエーブル)

図 6-7 に、各ローサイド FET のアナログ電流制限回路の概略回路図を示します。




図 6-7. アナログ電流制限および検出図

#### 6.3.2.1.1 TSD 前の消費電力に対する負荷抵抗の影響

サーマルシャットダウンに達するまでのリニア領域でチャネルが動作する時間に、負荷の抵抗が影響を及ぼします。この抵抗はリニアドロップアウトレギュレータ (LDO) と同様に機能し、電圧降下が高い場合、デバイスはより多くの電力を消費する必要があります。

例として、 $5\Omega$  負荷と  $11\Omega$  負荷の場合の  $1\text{A}$   $I_{LIM}$  設定の  $24\text{V}$  システムを取り上げます。電流制限なしでは、これらの消費電流はそれぞれ  $4.8\text{A}$  と  $2.2\text{A}$  ですが、 $I_{LIM}$  機能を使用すると、これらは  $1\text{A}$  にレギュレートされます。式 1 を使用して FET のリニア領域抵抗を計算し、この  $1\text{A}$  の電流制限を実現します：

$$I = \frac{V}{R} \quad (1)$$

$$I_{LIM} = \frac{V_{VM}}{[R_{LOAD} + R_{DS(ON)}]} \quad (2)$$

式 2 を並べ替えて  $R_{DS(ON)}$  を求め、次に負荷が  $5\Omega$  と  $11\Omega$  の場合のシステム値を代入します：

$$R_{DS(ON)} = \left[ \frac{V_{VM}}{I_{LIM}} \right] - R_{LOAD} \quad (3)$$

$$R_{DS(ON)} \text{ } 5\Omega = \left( \frac{24V}{1A} \right) - 5\Omega \rightarrow R_{DS(ON)} \text{ } 5\Omega = 19\Omega \quad (4)$$

$$R_{DS(ON)} \text{ } 11\Omega = \left( \frac{24V}{1A} \right) - 11\Omega \rightarrow R_{DS(ON)} \text{ } 11\Omega = 13\Omega \quad (5)$$

この抵抗を使って、DRV81545 FET 内で消費される電力を計算します。

$$P_{FET \text{ } 5\Omega} = I^2 \times R = 1A^2 \times 19\Omega = 19W \quad (6)$$

$$P_{FET \text{ } 11\Omega} = I^2 \times R = 1A^2 \times 13\Omega = 13W \quad (7)$$

式 6 および式 7 から分かるように、両方の負荷が  $1A$  に制限されても、DRV81545 は  $11\Omega$  負荷より  $5\Omega$  負荷の場合に、より多くの電力を消費します。この消費電力は、時間経過による FET の温度上昇に直接関係します。消費電力が大きいほど、チャネルがサーマル シャットダウンに至るまでの時間が短くなります。

### 6.3.2.2 カットオフ遅延 (COD)

アナログ電流制限条件により消費電力が非常に大きくなるため、DRV81545 にはカットオフ遅延機能があり、 $I_{LIM}$  または過電流状態の最大長を制御します。表 6-3 に示されているように、COD ピンのプルダウン抵抗によって  $t_{COD}$  を調整できます。

表 6-3. カットオフ遅延 (COD) 設定

COD ピンと GND 間の $R_{COD}$ 抵抗	関数の動作	nFAULT ピン
$0 \leq R_{COD} < 20k\Omega$	カットオフ遅延機能は無効化され、出力段と IC はサーマル シャットダウンによってのみ保護されます	チャネルがサーマル シャットダウンに達すると Low にプルされます。チャネル温度が安全なレベルに戻ると解放されます
$60k\Omega \leq R_{COD} \leq 240k\Omega$	電力段がオフになる前に、電流制限は $t_{COD} = R_{COD}(k\Omega)/120ms$ (標準値) 間の持続が許可されます	$t_{COD}$ が経過すると Low になります。 $t_{RETRY}$ が経過すると解除されます。
$R_{COD} \geq 240k\Omega$	$COD = R_{COD}(k\Omega)/120ms$ ですが、直線性は規定されていません。	

$60k\Omega \leq R_{COD} \leq 240k\Omega$  の場合、デバイスは  $t_{COD} = R_{COD}(k\Omega)/120 ms$  の間、電流制限条件で安定します。チャネルがオフになった後、チャネルは  $t_{RETRY} = (t_{COD} \times 32) ms$  (標準値) が経過した後にのみ再試行を行います。電流制限条件中にチャネル状態を変更した場合、コントローラは入力状態の変化に応答します。しかし、 $t_{RETRY}$  中は、コントローラは入力状態の変化に応答しません。

$R_{COD} \geq 240k\Omega$  の場合、同じ式  $t_{COD} (ms) = R_{COD}(k\Omega)/120$  が成り立ちますが、直線性は規定されません。

COD 期間中にサーマル シャットダウンが発生すると、チャネルはオフになり、温度が安全なレベルに達すると再試行されます。サーマル シャットダウンにより出力がオフになる間、COD タイマは一時停止します。




図 6-8. COD イネーブルの場合の短絡に対する電流制限回路の応答

$t_{COD}$  および  $t_{RETRY}$  機能のカットオフ遅延に基づくタイミングにより、サーマルシャットダウンに基づく再試行に比べて平均消費電力が低減されます。COD を使用しない場合、デバイスは 1 チャネルがオンのときに室温で 1 ~ 5ms でサーマルシャットダウンから回復します。COD を使用すると、デバイスは  $t_{RETRY}$  全期間を待機してから、出力を再度有効にします。例として、 $R_{ILIM}=100\text{k}\Omega$ 、 $V_{VM}=V_{LOAD}=24\text{V}$ 、 $R_{LOAD}=1\Omega$  の条件で、COD を使用した場合と使用しない場合のサイクルあたりの平均消費電力を計算します。

$$I_{LIM} = \frac{60}{R_{ILIM}} = \frac{60}{100} = 0.6\text{A} \quad (8)$$

$$\begin{aligned} P_{OUTx\_ILIM} &= V_{OUTx} \times I_{LIM} = [V_{LOAD} - I_{LIM} \times R_{LOAD}] \times I_{LIM} \\ &= [24\text{V} - 1\Omega \times 0.6\text{A}] = 0.6\text{A} = 14.0\text{W} \end{aligned} \quad (9)$$

カットオフ遅延が有効な場合 ( $60\text{k}\Omega \leq R_{COD} \leq 240\text{k}\Omega$ )、平均電流は  $t_{COD}$  および  $t_{RETRY} = t_{COD} \times 32\text{ms}$  に依存します。 $R_{COD} = 120\text{k}\Omega$  の場合

$$t_{COD} = \frac{R_{COD}[\text{k}\Omega]}{120} = \frac{120}{120} = 1\text{ms} \quad (10)$$

$$t_{RETRY} = t_{COD} \times 32 = 1\text{ms} \times 32 = 32\text{ms} \quad (11)$$

$$P_{COD\_AVERAGE} = \frac{[P_{OUTx\_ILIM} \times t_{COD}]}{t_{COD} + t_{RETRY}} = \frac{[14.0\text{W} \times 1\text{ms}]}{1\text{ms} + 32\text{ms}} = 0.43\text{W} \quad (12)$$

カットオフ遅延 (COD ピンが GND に接続されている、または  $R_{COD} < 20\text{k}\Omega$ ) なしで、デバイスは熱ヒステリシス ( $T_J < (t_{TSD} - t_{TSD\_HYS})$  後に自動的に再試行します。再試行時間  $t_{TSD\_HYS\_RETRY} = 2.5\text{ms}$  と、 $t_{TSD} = 1\text{ms}$  後にデバイスがサーマルシャットダウンした場合と同じ 1ms のオン時間を使用して、平均消費電力を計算します。

$$P_{ILIM\_AVERAGE} = \frac{[P_{OUTx\_ILIM} \times t_{TSD}]}{[t_{TSD} + t_{TSD\_HYS\_RETRY}]} = \frac{[14.0\text{W} \times 1\text{ms}]}{[1\text{ms} + 2.5\text{ms}]} = 4\text{W} \quad (13)$$

カットオフ遅延により、サーマルシャットダウンに基づく保護 (この例では 4W) よりも、平均消費電力が大幅に低減されます (この例では 0.43W)。その結果、システム全体の発熱が低減し、隣接デバイスチャネルの性能が向上します。

### 6.3.2.3 サーマルシャットダウン (TSD)

各パワー FET の近くに専用のサーマルセンサを配置します。チャネルが過熱状態になると、対応するパワー FET が無効化され、NFAULT ピンが Low にアサートされます。4 つの出力電力段の過熱保護は独立しています。

ダイ温度が安全限界を超えると、すべての出力 FET は無効になり、nFAULT ピンは Low レベルに駆動されます。ダイ温度が安全なレベルまで下がった後、動作が自動的に再開されます。

#### 6.3.2.4 低電圧誤動作防止 (UVLO)

VM ピンの電圧が UVLO の立ち下がりスレッショルド電圧  $V_{UVLO}$  を下回ると、デバイスのすべての回路がディセーブルされ、出力 FETs がディセーブルされて、すべての内部ロジックがリセットされます。図 6-9 に示されているように、 $V_{VM}$  電圧が UVLO の立ち上がりスレッショルドを上回ると、動作が再開されます




図 6-9. VM UVLO の動作

#### 6.3.3 フォルト条件のまとめ

表 6-4 は、フォルト条件と、各条件から回復する方法の要約です。また、本デバイスが最初にウェークアップする ( $VM > V_{UVLO(rising)}$ ) とき、nFAULT ピンは瞬間的に Low にプルされます。 $t_{nFAULT\_VALID}$  時間が経過すると、nFAULT ピンはフォルト状態を正確に通知しますが、 $t_{nFAULT\_VALID}$  時間の間、マイコンはすべての nFAULT Low 信号を無視できます。

表 6-4. フォルト条件のまとめ

フォルト	nFAULT ピン	復帰
チャネル過熱、 $T_{J\_CHx} > T_{TSD}$	Low にプル	$T_J < (T_{TSD} - T_{TSD\_HYS})$
グローバル (ダイ) 過熱、 $T_J > T_{TSD}$	Low にプル	$T_J < (T_{TSD} - T_{TSD\_HYS})$
COD 時間の満了 (COD イネーブルの場合)	Low にプル	$t_{RETRY}$ 経過
VM 低電圧 (UVLO)、 $V_{VM} < V_{UVLO}$ VM 立ち下がり	内部回路ディスエーブル	$V_{VM} > V_{UVLO}$ VM 立ち上がり

## 6.4 デバイスの機能モード

### 6.4.1 ハードウェアインターフェイス動作

DRV81545 は、IN<sub>x</sub> が OUT<sub>x</sub> の状態を決定するシンプルなハードウェアインターフェイスを介して制御できます。IN<sub>x</sub> ピンを High に駆動すると、対応する出力 FET が内部ロジックスイッチでオンになります。IN<sub>x</sub> を Low に設定すると、対応する OUT<sub>x</sub> FET がオフになります。表 6-5 に、この制御方式を示します。

表 6-5. チャネル x のハードウェア制御モード

IN <sub>x</sub>	OUT <sub>x</sub>	説明
0	ハイインピーダンス	OUT <sub>x</sub> ディスエーブル (ハイインピーダンス)
1	L	OUT <sub>x</sub> FET オン

#### 6.4.2 パラレル出力

2つの出力を並列に接続することで、より大きな電流を供給できます。図 6-10 に、2つのソレノイド負荷を駆動する DRV81545 の回路図を示します。このデバイスは、4つのチャネルすべての並列接続もサポートしています。




図 6-10. より大きな電流で 2 つのソレノイドを駆動

VCLAMP ピンにおける還流電流が、連続 RMS 電流または過渡電流  $<1\text{ms}$  の絶対最大定格を超えないように注意してください。誘導性負荷の大きい PWM は、VCLAMP に高電流を発生させる可能性があります。

## 7 アプリケーションと実装

### 注

以下のアプリケーション情報は、TI の部品仕様に含まれるものではなく、TI はその正確性も完全性も保証しません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

### 7.1 アプリケーション情報

DRV81545 はクワッド チャネルのローサイドであり、電球、コイル、ユニポーラ BDC モーター、LED モジュールなどの容量性負荷など、グランドへの負荷を駆動するために使用できます。チャネルを並列に接続すると、より大きな電流を駆動できます。PWM タイプの制御を必要とする誘導性負荷の場合、DRV81545 には OUT から VCLAMP へのキャッチ ダイオードも内蔵されており、低速減衰のために電流を再循環するために使用できます。高速ターンオフのため、誘導性負荷の電流を高速減衰させるために VCLAMP ピンにブレーキダウン ツェナーを接続できます。

### 7.2 代表的なアプリケーション




図 7-1. 代表的なアプリケーション回路図

図 7-1 に、DRV81545 のアプリケーション回路図を示します。VLOAD と VM は互いに接続できます。または、電圧がビンの絶対最大定格を超えない限り異なる電圧にできます。

### 7.2.1 外付け部品

表 7-1 に DRV81545 の推奨外付け部品を、表 7-2 には性能向上や電気的絶縁の追加に使用できる追加部品を示します。

**表 7-1. 必要な外付け部品**

記号	説明	値	目的
$C_{VM}$	VM のコンデンサ	1 $\mu$ F	電源電圧フィルタリング
$C_{BULK}$	VM のバルク キャパシタ	47 $\mu$ F ~ 100 $\mu$ F	電源電圧の突入およびリップルの平滑化
$R_{COD}$	COD ピンのブルダウン抵抗		目的のカットオフ遅延に基づいて抵抗を設定
$R_{ILIM}$	ILIM ピンのブルダウン抵抗		目的の電流制限に基づいて抵抗を設定
$R_{nFAULT}$	オープンドレイン nFAULT ピンのロジック電圧へのプルアップ抵抗	10k $\Omega$	ピンが Low にプルされていないとき、nFAULT 電圧を High にバイアス

**表 7-2. オプションの外付け部品**

記号	説明	値	目的
$C_{OUT}$	各 OUTx から GND へのコンデンサ	10nF	システム レベル ESD のフィルタリング
TVS <sub>SURGE</sub>	VCLAMP ピンのサージ ダイオード	SMAJ33CA または TVS3300	システム レベルの電圧サージおよび誘導性消磁に対する保護
$U_{ISOLATION}$	INx のクワッド チャネル デジタル アイソレータ	ISO6440	回路の残りの部分と DRV81545 間に電気的絶縁を提供

### 7.2.2 連続電流能力

以下の表 7-3 は、さまざまなチャネル数と周囲温度について、各チャネルの連続電流能力の推定値を示しています。「1 チャネルがオン」の行は、1 つの OUT がオンで、他の 3 つの出力がオフの場合の連続電流能力を示しています。「2 チャネルがオン」の行は、2 つのチャネルが同じ負荷でオン、他の 2 つの出力がオフの場合を示しています。「4 チャネルがオン」の行は、4 つのチャネルすべてが同時にオンで、それぞれに同じ負荷がかかっている場合を示しています。たとえば、各「4 チャネルがオン」のとき、各チャネルは 2.0A を出力でき、デバイスを流れる合計電流は 8.0A です。

このデータは、消費電力に最適化されたレイアウトを持つ大きな PCB 上のベンチ テストによるもので、連続電流能力はシステムと PCB の設計によって異なります。

**表 7-3. OUTx ごとの FET DC 電流能力**

構成	25°C	55°C	85°C	125°C
1 チャネルがオン	3.3A	3.0A	2.6A	2.0A
2 チャネルがオン	2.8A	2.5A	2.2A	1.7A
4 チャネルがオン	2.0A	1.8A	1.6A	1.2A

これは、連続的にオンの負荷にのみ適用され、PWM には適用されないことに注意してください。PWM で出力をスイッチングするとスイッチング損失が発生し、デバイスの発熱がさらに増大して、平均電流能力が大幅に低下します。

### 7.2.3 消費電力

DRV81545 デバイスでの電力消費は、主に出力 FET 抵抗、つまり  $R_{DS(on)}$  で消費される電力によって大きく左右されます。静的負荷をかけた状態で各 FET が消費する平均電力は、式 14 で概算できます。

$$P = R_{DS(ON)} \times [I_{OUT}]^2 \quad (14)$$

ここで、

- $P$  は 1 つの FET の電力損失です。
- $R_{DS(ON)}$  は各 FET の抵抗です。
- $I_{OUT}$  は、負荷により流れる平均電流と等しくなります。

起動時およびフォルト状態では、この電流は通常動作電流よりもはるかに高くなります。これらのピーク電流とその持続時間を考慮する必要があります。複数の負荷を同時に駆動する場合は、すべてのアクティブな出力段の電力を加算する必要があります。

デバイスが放散できる電力の最大値は、周囲温度とヒートシンクに依存します。

$R_{DS(on)}$  は温度とともに上昇するので、デバイスが発熱すると消費電力が増大することに注意してください。ヒートシンクのサイズを決定する際には、この点を考慮に入れてください。

#### 7.2.4 アプリケーション曲線




図 7-2.  $R_{COD} = 120\text{k}\Omega$  での  $t_{COD} = 1\text{ms}$ 、12V、12Ω 負荷、VCLAMP を VM に短絡




図 7-3. カットオフ遅延 (COD) イネーブルでの  $t_{RETRY} = 46.5\text{ms}$ 、 $R_{COD} = 180\text{k}\Omega$ 、12V、12Ω 1mH 負荷、VCLAMP を VM に短絡

## 7.3 電源に関する推奨事項

### 7.3.1 バルク コンデンサ

適切なローカル バルク容量の確保は、モーター駆動システムの設計において重要な要素です。一般的に、バルク容量が大きいことは有益ですが、コストと物理的なサイズが大きくなるというデメリットもあります。モーター ドライバの近くにあるバルクコンデンサは、モーターの電流変動を平滑化するための局所的な電荷貯蔵庫として機能します。

経験豊富なエンジニアは多くの場合、バルク容量に関する一般的なガイドラインを使用してコンデンサの値を選択します。そのようなガイドラインの 1 つでは、負荷電力 1 ワットごとに少なくとも  $1\mu\text{F} \sim 4\mu\text{F}$  の静電容量を使用するように指示されています。たとえば、24V 電源から 4 アンペアを引き出すソレノイドは 96 ワットの電力を持ち、この一般的なガイドラインに従うと、バルク静電容量は  $96\mu\text{F} \sim 384\mu\text{F}$  になります。

モータが電源にエネルギーを伝達する場合のマージンを確保するため、バルクコンデンサの定格電圧は動作電圧より高くする必要があります。

ソレノイドの起動、負荷トルクの変化、PWM 動作などの電流遷移時に一定の VM 電源電圧を供給するには、大きなバルク容量が求められます。安定した電源供給に必要な容量の概算は、基板電子回路の複雑さ、コスト、およびサイズを抑えるために不可欠です。予想される負荷電流の変動と許容されるモーター電源電圧の変動に基づいて適切なコンデンサのサイズを見つけるには、一般的なガイドラインの方法が使えます。

$$C_{BULK} > k \times \Delta I_{MOTOR} \times t_{PWM} \div \Delta V_{SUPPLY} \quad (15)$$

ここで：

$C_{BULK}$  は、バルク容量です。

$k$  は、この種のアプリケーションで一般的なコンデンサの ESR を表す係数で、このような場合は  $k \approx 3$  が実用的です。

$\Delta I_{MOTOR}$  はモータ電流の予想される変化、 $i_{max} - i_{min}$  です

$t_{PWM}$  は、PWM 周波数の逆数で、PWM サイクルです

$\Delta V_{SUPPLY}$  は、モーターの電源電圧の許容変動幅です。

図 7-4 は複数のデータ ポイントをプロットしたもので、この一般的なガイドラインを適用しています。比較的良好な一致を示しています。




図 7-4. 測定結果と 3 x 一般的なガイドライン、電解コンデンサの実際にはゼロではない ESR 値を考慮

『DC モーター駆動アプリケーションのバルク キャパシタのサイズ設定』アプリケーション ノートも参照してください。

## 7.4 レイアウト

### 7.4.1 レイアウトのガイドライン

- バルク キャパシタは、モーター ドライバ デバイスを通る高電流パスの距離ができるだけ短くなるように配置します。接続用の金属パターンはできる限り幅を広くし、PCB 層を接続する際には多数のビアを使用します。これらの手法により、インダクタンスが最小限に抑えられ、バルクコンデンサが大電流を供給できるようになります。
- 高電流デバイス出力には幅の広い金属パターンを使用します。
- VM ピンは、VM に対応した定格を備えた低 ESR セラミックバイパスコンデンサを用いて GND ピンにバイパスされます。これらのコンデンサは VM ピンのできるだけ近くに配置し、太いパターンまたはグラウンドプレーンを介してデバイスの VNEG ピンへ接続することが推奨されます。
- 一般に、電源ピンとデカップリングコンデンサの間のインダクタンスを防ぐ必要があります。
- サーマル パッドは、システム グランドに接続する必要があります。
  - システム/基板全体に対して、大きく途切れのない単一のグラウンドプレーンを使用するようにしてください。グランドプレーンは PCB の下層に作成できます。図 7-5 に、ドライバの下のグラウンドプレーンが連続的である場合に対して、グラウンドプレーンがくびれている場合に温度が上昇する例を示します。
  - インピーダンスとインダクタンスを最小化するには、ビアを経由して下層のグラウンドプレーンに接続する前に、グランドピンからのパターンをできる限り短く、幅広くする必要があります。
  - インピーダンスを小さくするために、複数のビアを使用します。
  - 熱の拡散を改善するために、デバイスの周囲のスペースをできるだけ大きく、特に PCB の下層に確保してください。
  - サーマル PAD に接続された内部グラウンドプレーン(単一または複数)を利用して放熱性を高め、熱抵抗を低減可能。
- レイアウトガイドラインおよびベスト プラクティスの詳細については、『モーター ドライバーの基板レイアウトのベスト プラクティス』アプリケーション ノートを参照してください。




図 7-5. くびれたグラウンドプレーンと連続的なグラウンドプレーンの温度分布の比較

### 7.4.2 レイアウト例

レイアウト例については、評価基板 (EVM) を参照してください。DRV81545EVM 製品フォルダから Altium 設計ファイルをダウンロード可能です。

## 8 デバイスおよびドキュメントのサポート

### 8.1 ドキュメントのサポート

#### 8.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『モーター・ドライバの基板レイアウトのベスト・プラクティス』アプリケーション・ノート
- テキサス・インスツルメンツ、『DC モーター駆動アプリケーションのバルク・キャパシタのサイズ設定』アプリケーション・ノート
- テキサス・インスツルメンツ、『PowerPAD™ 入門』アプリケーション・ノート
- テキサス・インスツルメンツ、『熱特性強化型パッケージ PowerPAD™』アプリケーション・ノート

### 8.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[www.tij.co.jp](http://www.tij.co.jp) のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

### 8.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

### 8.4 商標

PowerPAD™ and テキサス・インスツルメンツ E2E™ are trademarks of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

### 8.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

### 8.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

## 9 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision * (October 2025) to Revision A (December 2025)	Page
• ドキュメントのステータスを「事前情報」から「量産データ」に変更.....	<a href="#">1</a>

## 10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

**PACKAGING INFORMATION**

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
DRV81545PWPR	Active	Production	HTSSOP (PWP)   20	3000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	DRV81545

<sup>(1)</sup> **Status:** For more details on status, see our [product life cycle](#).

<sup>(2)</sup> **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

<sup>(3)</sup> **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

<sup>(4)</sup> **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.



<sup>(5)</sup> **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

<sup>(6)</sup> **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.


Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


**TAPE AND REEL INFORMATION**


A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
DRV81545PWPR	HTSSOP	PWP	20	3000	330.0	16.4	6.95	7.0	1.4	8.0	16.0	Q1

**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
DRV81545PWPR	HTSSOP	PWP	20	3000	353.0	353.0	32.0

## GENERIC PACKAGE VIEW


### PWP 20

6.5 x 4.4, 0.65 mm pitch

HTSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE

This image is a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.



4224669/A




# PACKAGE OUTLINE

PWP0020AC

PowerPAD™ TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4231817/A 05/2025

PowerPAD is a trademark of Texas Instruments.

## NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-153.
5. Features may differ or may not be present.

# EXAMPLE BOARD LAYOUT


PWP0020AC

PowerPAD™ TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 10X



4231817/A 05/2025

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 ([www.ti.com/lit/slma002](http://www.ti.com/lit/slma002)) and SLMA004 ([www.ti.com/lit/slma004](http://www.ti.com/lit/slma004)).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.

# EXAMPLE STENCIL DESIGN

PWP0020AC

PowerPAD™ TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 10X

STENCIL THICKNESS	SOLDER STENCIL OPENING
0.1	3.35 X 4.92
0.125	3.00 X 4.40 (SHOWN)
0.15	2.74 X 4.02
0.175	2.54 X 3.72

4231817/A 05/2025

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

## 重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月