

## ESD752 車載ネットワーク向け、多くの業界標準パッケージの 24V、2 チャネル ESD 保護ダイオード

## 1 特長

- IEC 61000-4-2 レベル 4 ESD 保護:
    - $\pm 30\text{kV}$  接触放電
    - $\pm 30\text{kV}$  エアギヤップ放電
  - IEC 61000-4-5 に従ってテスト済み
  - 24V の動作電圧
  - 双方向 ESD 保護
  - 1 つの部品で完全な ESD 保護機能を実現できる 2 チャネル デバイス
  - 下流の部品を保護する低いクランピング電圧
  - I/O 容量 =  $3\text{pF}$  (標準値)
  - SOT-23 (DBZ)、SOT-SC70 (DCK)、DFN1110 (DXA) 一般的なパッケージで供給

## 2 アプリケーション

- **産業用制御ネットワーク:**
    - スマート分配システム (SDS)
    - DeviceNet IEC 62026-3
    - CANopen - CiA 301/302-2、EN 50325-4
    - 4/20mA 回路
    - PLC サージ保護
    - ADC サージ保護

### 3 説明


ESD752 は、CAN (Controller Area Network) インターフェイス保護用の双方向 ESD 保護ダイオードです。ESD752 は、IEC 61000-4-2 規格に規定された接触 ESD 衝撃を吸収できるように定格が規定されています。低い動的抵抗および低いクランピング電圧により、過渡現象に対してシステム レベルの保護を実現します。産業用システムでは、安全アプリケーションに対して高レベルの堅牢性と信頼性が求められるので、この保護機能は重要です。

このデバイスはチャネルごとの IO 容量が低く、静電放電 (ESD) とその他の過渡現象に起因する損傷から保護されるように 2 つの CAN バス ライン (CANH、CANL) に適合したピン配置を備えています。また、ESD752 の 3pF (標準値) というライン容量は、最大 20Mbps のデータ レートをサポートできる CAN、CANFD、CAN SiC、CAN-XL アプリケーションに適しています。


## パッケージ情報

部品番号	パッケージ <sup>(1)</sup>	本体サイズ(公称)
ESD752	DBZ (SOT-23、3)	2.92mm × 1.30mm
	DCK (SOT SC-70、3)	2.00mm × 1.25mm
	DXA (DFN1110、3)	1.1mm × 1.0mm

(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。



## ESD752 の代表的なアプリケーション



## 機能ブロック図

## 目次

1 特長	1	6.2 代表的なアプリケーション	9
2 アプリケーション	1	7 レイアウト	10
3 説明	1	7.1 レイアウトのガイドライン	10
4 ピン構成および機能	3	7.2 レイアウト例	10
5 仕様	4	8 デバイスおよびドキュメントのサポート	11
5.1 絶対最大定格	4	8.1 ドキュメントのサポート	11
5.2 ESD 定格 - IEC 仕様	4	8.2 ドキュメントの更新通知を受け取る方法	11
5.3 推奨動作条件	4	8.3 サポート・リソース	11
5.4 熱に関する情報	4	8.4 商標	11
5.5 電気的特性	5	8.5 静電気放電に関する注意事項	11
5.6 代表的特性	6	8.6 用語集	11
6 アプリケーションと実装	9	9 改訂履歴	11
6.1 アプリケーション情報	9	10 メカニカル、パッケージ、および注文情報	12

## 4 ピン構成および機能




図 4-1. DXA パッケージ、3 ピン DFN1110 (底面図)




図 4-2. DBZ および DCK パッケージ、3 ピン SOT-23 および SC70 (上面図)

### ピンの機能

ピン		タイプ <sup>(1)</sup>	説明
名称	番号		
IO	1, 2	I/O	ESD 保護 IO
GND	3	G	グランドに接続します。

(1) I = 入力、O = 出力、I/O = 入力または出力、G = グランド、P = 電源

## 5 仕様

### 5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)<sup>(1)</sup>

パラメータ		パッケージ	最小値	最大値	単位
P <sub>pp</sub>	25°Cでの IEC 61000-4-5 の電力 (t <sub>p</sub> – 8/20μs)	すべてのパッケージ		210	W
I <sub>pp</sub>	25°Cでの IEC 61000-4-5 の電流 (t <sub>p</sub> – 8/20μs)	SOT-23 および SC-70		5.7	A
		DFN1110-3		4.7	A
T <sub>A</sub>	外気温度での動作時		-55	150	°C
T <sub>J</sub>	接合部温度		-55	150	°C
T <sub>stg</sub>	保存温度		-65	155	°C

- (1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。

### 5.2 ESD 定格 - IEC 仕様

TA = 25°C (特に記述のない限り)

パラメータ		テスト条件	値	単位
V <sub>(ESD)</sub>	静電放電	IEC 61000-4-2 接触放電、すべてのピン	±30000	V
V <sub>(ESD)</sub>	静電放電	IEC 61000-4-2 空中放電、すべてのピン	±30000	V

### 5.3 推奨動作条件

パラメータ		最小値	公称値	最大値	単位
V <sub>IN</sub>	入力電圧	-24	24		V
T <sub>A</sub>	外気温度での動作時	-55		150	°C

### 5.4 热に関する情報

熱評価基準 <sup>(1)</sup>		ESD752			単位
		DBZ (SOT-23)	DCK (SOT-323 / SC-70)	DXA (DFN1110-3)	
		3 ピン	3 ピン	3 ピン	
R <sub>θJA</sub>	接合部から周囲への熱抵抗	291.5	283.0	284.2	°C/W
R <sub>θJC(top)</sub>	接合部からケース (上面) への熱抵抗	147.1	164.1	147.9	°C/W
R <sub>θJB</sub>	接合部から基板への熱抵抗	131.1	105.1	127.4	°C/W
Ψ <sub>JT</sub>	接合部から上面への特性パラメータ	32.0	67.1	12.0	°C/W
Ψ <sub>JB</sub>	接合部から基板への特性パラメータ	130.2	104.4	126.3	°C/W
R <sub>θJC(bot)</sub>	接合部からケース (底面) への熱抵抗	該当なし	該当なし	該当なし	°C/W

- (1) 従来および最新の熱評価基準の詳細については、『半導体およびIC パッケージの熱評価基準』アプリケーション ノートを参照してください。

## 5.5 電気的特性

$T_A = 25^\circ\text{C}$  以上(特に注記のない限り)<sup>(1)</sup>

パラメータ	テスト条件	パッケージ	最小値	標準値	最大値	単位
$V_{RWM}$	逆スタンドオフ電圧	すべてのパッケージ	-24		24	V
$V_{BRF}$	順方向降伏電圧 <sup>(2)</sup>	$I_{IO} = 10\text{mA}$ , IO から GND へ	すべてのパッケージ	25.5	35.5	V
$V_{BRR}$	順方向降伏電圧 <sup>(2)</sup>	$I_{IO} = -10\text{mA}$ , IO から GND へ	すべてのパッケージ	-35.5	-25.5	V
$V_{CLAMP}$	クランプ電圧 <sup>(3)</sup>	$I_{PP} = \text{MAX}$ , $t_p = 8/20\mu\text{s}$ , IO から GND へ	すべてのパッケージ	37		V
	クランプ電圧 <sup>(4)</sup>	$I_{PP} = 16\text{A}$ , TLP, IO から GND または GND から IO へ	SOT-23 および SC-70 DFN1110-3	35 38		V
$I_{LEAK}$	リーク電流	$V_{IO} = \pm 24\text{V}$ , IO から GND へ	すべてのパッケージ	-50	5	50 nA
$R_{DYN}$	動的抵抗 <sup>(4)</sup>	IO から GND または GND から IO へ	SOT-23 および SC-70 DFN1110-3	0.35 0.43		$\Omega$
	ライン容量 <sup>(5)</sup>	$V_{IO} = 0\text{V}$ , $f = 1\text{MHz}$ , $V_{pp} = 30\text{mV}$	すべてのパッケージ	3	5	pF

(1) 各 IO チャネルで測定を行います。


(2)  $V_{BRF}$  と  $V_{BRR}$  は、デバイスがバスナップバック状態にラッチする前に、それぞれ  $\pm 10\text{mA}$  が正方向または負方向に印加されたときの電圧として定義されます。

(3) IEC 61000-4-5 に従い、 $8/20\mu\text{s}$  の指数関数的減衰波形でストレスを加えたデバイス

(4) 非反復電流パルス、伝送ラインパルス (TLP)、方形パルス、ANSI/ESD STM5.5.1-2008

(5) 各チャネルで IO ~ GND 間を測定

## 5.6 代表的特性



## 5.6 代表的特性 (続き)




図 5-7. リーク電流と温度との関係 (DXA)




図 5-8. 8/20μs サージ応答 (DXA)




図 5-9. +8kV クランプ IEC 波形 (DBZ/DCK)






図 5-10. -8kV クランプ IEC 波形 (DBZ/DCK)



tp = 100 ns, Transmission Line Pulse (TLP)

図 5-11. 正の TLP 曲線 (DBZ/DCK)



tp = 100 ns, Transmission Line Pulse (TLP)

図 5-12. 負の TLP 曲線 (DBZ/DCK)

## 5.6 代表的特性 (続き)




図 5-13. 静電容量とバイアス電圧の関係 (DBZ/DCK)




図 5-14. 温度範囲全体でのリーク電流とバイアス電圧の関係 (DBZ/DCK)




図 5-15. 8/20μs サージ応答 (DBZ/DCK)

## 6 アプリケーションと実装

### 注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

### 6.1 アプリケーション情報

ESD752 は、差動 CAN 信号ラインで ESD イベントを放散するためのグランドへのパスを提供するために使用されるデュアルチャネル TVS ダイオードです。CAN 信号ラインは通常、さまざまな ECU 間を接続するために、自動車全体で配線されます。ESD 衝撃による電流が TVS ダイオードを通過すると、ダイオード全体でわずかな電圧降下のみが発生します。これは、保護対象の IC に供給される電圧です。トリガされた TVS ダイオードの  $R_{DYN}$  が低いと、この電圧 ( $V_{CLAMP}$ ) は、保護された IC に対して安全なレベルに保持されます。

### 6.2 代表的なアプリケーション




図 6-1. ESD2CANxx24-Q1 の代表的なアプリケーション

## 6.2.1 詳細な設計手順

ESD752 には  $\pm 24V$  の  $V_{RWM}$  があり、ジャンプ スタート時に端子接続が逆になる可能性のあるバッテリへの短絡イベント時にダイオードが損傷しないように保護します。双方向特性により、正と負の信号入力にわたってシグナル インテグリティを実現し、ライン フォルトや配線ミスを考慮します。3pF (標準値) という低静電容量により、最大 20Mbps のデータレートが可能になり、設計者は CAN、CANFD、CAN SiC、CAN-XL の要件を満たすことができます。このデバイスのクランプ電圧は、IEC61000-4-2 レベル 4 規格までの絶対最大定格 58V で CAN トランシーバを保護できます。60Ω 分割終端は、差動信号ラインに存在する可能性があるより高い周波数の同相ノイズをフィルタリングすることで、ネットワークの電磁放射の挙動を改善します。

詳細については、以下の「ドキュメントのサポート」セクションにリンクされている CAN バス ESD 保護アプリケーション ノートを参照してください。

## 7 レイアウト

### 7.1 レイアウトのガイドライン

- デバイスの最適な配置は、コネクタに可能な限り近接して配置することです。
  - ESD イベント中の EMI が、配線と接触した配線から、保護されていない他の配線と結合し、システムの早期障害を引き起こす可能性があります。
  - PCB 設計者は、TVS とコネクタの間に保護されていないトレースから離れた場所に配置して、EMI 結合の可能性を最小限に抑える必要があります。
- 保護トレースを可能な限り直線的に配線します。
- 可能な限り大きな半径の丸みを帯びた角を使用し、TVS とコネクタの間の保護トレースの鋭角な角を排除します。
  - 電界は角で蓄積する傾向があり、EMI 結合を増加させます。
- ピン 3 がグランドに接続されている場合、このリターン パスには太く短いパターンを使用します。

### 7.2 レイアウト例

これは、CAN などのデュアル チャネル差動データペア アプリケーションの一般的な例です。




図 7-1. DXA パッケージを使用した配線

## 8 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介します。

### 8.1 ドキュメントのサポート

#### 8.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『[ESD 過電圧イベントからの車載 CAN バスシステムの保護](#)』アプリケーションノート
- テキサス・インスツルメンツ、『[ESD レイアウトガイド ユーザー ガイド](#)』
- テキサス・インスツルメンツ、『[ESD 保護ダイオード EVM ユーザー ガイド](#)』
- テキサス・インスツルメンツ、『[汎用 ESD 評価基板ユーザー ガイド](#)』
- テキサス・インスツルメンツ、『[ESD 保護の読み取りと理解](#)』データシート

### 8.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[www.tij.co.jp](http://www.tij.co.jp) のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

### 8.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

### 8.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

### 8.5 静電気放電に関する注意事項

 この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

### 8.6 用語集

#### テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

## 9 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision * (December 2025) to Revision A (December 2025)	Page
• ESD752 のパッケージ情報を追加	1

日付	改訂	注
December 2025	*	初版リリース

## 10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

**PACKAGING INFORMATION**

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
ESD752DBZR	Active	Production	SOT-23 (DBZ)   3	3000   JUMBO T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-55 to 150	2RP8
ESD752DBZR.B	Active	Production	SOT-23 (DBZ)   3	3000   JUMBO T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-55 to 150	2RP8
ESD752DCKR	Active	Production	SC70 (DCK)   3	3000   JUMBO T&R	Yes	NIPDAU	Level-3-260C-168 HR	-55 to 150	1MP
ESD752DCKR.B	Active	Production	SC70 (DCK)   3	3000   JUMBO T&R	Yes	NIPDAU	Level-3-260C-168 HR	-55 to 150	1MP
ESD752DXAR	Active	Production	USON (DXA)   3	3000   LARGE T&R	-	SN	Level-1-260C-UNLIM	-55 to 150	1WW

<sup>(1)</sup> **Status:** For more details on status, see our [product life cycle](#).

<sup>(2)</sup> **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

<sup>(3)</sup> **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

<sup>(4)</sup> **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.



<sup>(5)</sup> **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

<sup>(6)</sup> **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.


Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


**TAPE AND REEL INFORMATION**


A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
ESD752DBZR	SOT-23	DBZ	3	3000	180.0	8.4	2.9	3.35	1.35	4.0	8.0	Q3
ESD752DCKR	SC70	DCK	3	3000	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
ESD752DXAR	USON	DXA	3	3000	180.0	8.4	1.2	1.3	0.65	4.0	8.0	Q1

**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal



Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
ESD752DBZR	SOT-23	DBZ	3	3000	210.0	185.0	35.0
ESD752DCKR	SC70	DCK	3	3000	180.0	180.0	18.0
ESD752DXAR	USON	DXA	3	3000	210.0	185.0	35.0

## PACKAGE OUTLINE

DBZ0003A

## **SOT-23 - 1.12 mm max height**

## SMALL OUTLINE TRANSISTOR



4214838/F 08/2024

## NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
  2. This drawing is subject to change without notice.
  3. Reference JEDEC registration TO-236, except minimum foot length.
  4. Support pin may differ or may not be present.
  5. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25mm per side

# EXAMPLE BOARD LAYOUT



DBZ0003A

SOT-23 - 1.12 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE  
SCALE:15X



SOLDER MASK DETAILS

4214838/F 08/2024

NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DBZ0003A

SOT-23 - 1.12 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE  
BASED ON 0.125 THICK STENCIL  
SCALE:15X


4214838/F 08/2024

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.


# PACKAGE OUTLINE

**DXA0003A**



**USON - 0.55 mm max height**

PLASTIC QUAD FLATPACK - NO LEAD



**NOTES:**


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

# EXAMPLE BOARD LAYOUT


**DXA0003A**

**USON - 0.55 mm max height**

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 60X



4231399/A 12/2024

NOTES: (continued)


3. For more information, see Texas Instruments literature number SLUA271 ([www.ti.com/lit/slua271](http://www.ti.com/lit/slua271)).

# EXAMPLE STENCIL DESIGN

**DXA0003A**

**USON - 0.55 mm max height**

PLASTIC QUAD FLATPACK - NO LEAD



**SOLDER PASTE EXAMPLE**  
BASED ON 0.1 mm THICK STENCIL  
SCALE: 60X

EXPOSED PAD 3  
90% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE

4231399/A 12/2024

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


# PACKAGE OUTLINE

DCK0003A



SOT-SC70 - 1.1 max height

SMALL OUTLINE TRANSISTOR SC70



4220745/F 11/2024

## NOTES:



1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25mm per side

# EXAMPLE BOARD LAYOUT

DCK0003A

SOT-SC70 - 1.1 max height

SMALL OUTLINE TRANSISTOR SC70



4220745/F 11/2024

NOTES: (continued)


4. Publication IPC-7351 may have alternate designs.
5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DCK0003A

SOT-SC70 - 1.1 max height

SMALL OUTLINE TRANSISTOR SC70



SOLDER PASTE EXAMPLE  
BASED ON 0.125 THICK STENCIL  
SCALE:18X

4220745/F 11/2024

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
7. Board assembly site may have different recommendations for stencil design.

## 重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月