

INA106 高精度ゲイン = 10 差動アンプ

1 特長

- ゲインが 10 の差動アンプ構成
- 高い同相信号除去比(CMRR) : 86dB (最小値)
- 低ゲイン誤差: 0.025% (最大値)
- 小さいゲインドリフト: 4ppm/ $^{\circ}\text{C}$ (標準値)
- 低い非線形性: 0.001% (最大値)
- 帯域幅: 0.5MHz (標準値)
- 低いオフセット電圧: 200 μV (最大値)
- 低いオフセット電圧ドリフト: 0.2 $\mu\text{V}/^{\circ}\text{C}$ (標準値)

2 アプリケーション

- バッテリセル形成とテスト機器
- センサのタグとデータロガー
- サーボドライブ位置フィードバック
- レベルトランスマッタ
- ストリングインバータ

3 概要

INA106 は、モノリシックゲイン = 10 の差動アンプであり、高精度オペアンプ(op amp)とオンチップ金属皮膜抵抗で構成されています。抵抗器はレーザーでトリミングされ、正確なゲインと高い同相信号除去比を実現しています。これらの抵抗温度係数(TCR)が小さいため、温度が変化してもゲイン精度と同相モード除去が維持されます。


差動アンプは、多くの一般的な回路の基礎となるものです。INA106 は、高価な抵抗ネットワークを使用せずに、この精密回路の機能を提供します。INA106 は、8 ピンのプラスチック DIP および SOIC 表面実装パッケージで提供されています。

パッケージ情報

部品番号	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾
INA106	P (PDIP、8)	9.81mm × 9.43mm
	D (SOIC、8)	4.9mm × 6mm

(1) 供給されているすべてのパッケージについては、[セクション 10](#) を参照してください。

(2) パッケージサイズ(長さ×幅)は公称値であり、ピンを含む場合もあります。



ゲイン精度 = 10 差動アンプ



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール(機械翻訳)を使用していることがあり、TIでは翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

目次

1 特長	1	7 アプリケーションと実装	12
2 アプリケーション	1	7.1 アプリケーション情報	12
3 概要	1	7.2 代表的なアプリケーション	13
4 ピン構成および機能	3	7.3 追加アプリケーション	14
5 仕様	4	7.4 電源に関する推奨事項	15
5.1 絶対最大定格	4	7.5 レイアウト	15
5.2 推奨動作条件	4	8 デバイスおよびドキュメントのサポート	17
5.3 熱に関する情報	4	8.1 デバイス サポート	17
5.4 電気的特性	5	8.2 ドキュメントの更新通知を受け取る方法	17
5.5 代表的特性	7	8.3 サポート・リソース	17
6 詳細説明	10	8.4 商標	18
6.1 概要	10	8.5 静電気放電に関する注意事項	18
6.2 機能ブロック図	10	8.6 用語集	18
6.3 機能説明	11	9 改訂履歴	18
6.4 デバイスの機能モード	11	10 メカニカル、パッケージ、および注文情報	19

4 ピン構成および機能




表 4-1. ピンの機能

名称	番号	タイプ	説明
+IN	3	入力	非反転入力は、 $10\text{k}\Omega$ の抵抗を介してオペアンプの非反転端子に接続されます。
-IN	2	入力	反転入力は、 $10\text{k}\Omega$ の抵抗を介してオペアンプの反転端子に接続されます。
OUT	6	出力	出力
REF	1	入力	リファレンス入力は、 $100\text{k}\Omega$ の抵抗を介してオペアンプの非反転端子に接続されます。
V+	7	-	正 (最高) 電源
V-	4	-	負 (最低) 電源
SENSE	5	入力	センス入力は、 $100\text{k}\Omega$ の抵抗を介してオペアンプの反転端子に接続されます。
NC	8	-	内部接続なし (フローティングのままでも可)

5 仕様

注

TI では、このデバイスの複数の製造フローを認定済みです。性能の違いは、チップの原産拠点 (CSO) によってラベル付けされています。システムの堅牢性を確保するために、すべてのフローを考慮した設計を強く推奨します。詳細情報については、[セクション 8.1.1](#) をご覧ください。

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

		最小値	最大値	単位
電源電圧、 $V_S = (V+) - (V-)$		0	36	V
信号入力ピン	单一電源、+In, -In, Sense, REF	0	V_S	V
出力短絡 ⁽²⁾		連続		
温度	動作温度、 T_A	-40	85	°C
	接合部、 T_J		150	
	保存、 T_{stg}	-65	125	

- (1) 「絶対最大定格」外での操作は、デバイスに恒久的な損傷を引き起こす可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用した場合、本デバイスは完全に機能するとは限らず、このことが本デバイスの信頼性、機能性、性能に影響を及ぼし、デバイスの寿命を短縮する可能性があります。
- (2) $V_S / 2$ への短絡

5.2 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
電源電圧	単一電源	10		36	V
	デュアル電源	± 5		± 18	
規定温度		0		70	°C

5.3 熱に関する情報

熱評価基準 ⁽¹⁾		INA106		単位
		D (SOIC)	P (PDIP)	
		8 ピン	8 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	108.9	74.1	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	45.9	52.3	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	56.6	38.3	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	4.8	18.3	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ	55.7	37.3	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	該当なし	該当なし	°C/W

- (1) 従来および最新の熱評価基準の詳細については、[『半導体および IC パッケージの熱評価基準』](#)アプリケーション ノートを参照してください。

5.4 電気的特性

$T_A = 25^\circ\text{C}$ 、 $V_S = \pm 15\text{V}$ 、 $R_L = 10\text{k}\Omega$ 、 $V_{\text{REF}} = 0\text{V}$ 、 $G = 10$ のとき、すべてのチップ原産拠点 (CSO) (特に記述のない限り)。

パラメータ	テスト条件			最小値	標準値	最大値	単位
入力							
V_{os}	オフセット電圧	RTI ^{(1) (2)}		50	200		μV
	オフセット電圧ドリフト	$T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$, RTI ^{(1) (2)}		0.2			$\mu\text{V}/^\circ\text{C}$
PSRR	電源除去比	RTI ^{(1) (2)} , $V_S = \pm 6\text{V} \sim \pm 18\text{V}$		1	10		$\mu\text{V/V}$
	長期安定性			10			$\mu\text{V}/\text{mo}$
ZIN-DM	差動インピーダンス ⁽³⁾			10			$\text{k}\Omega$
ZIN-CM	同相インピーダンス ⁽³⁾			110			$\text{k}\Omega$
V_{CM}	動作時同相入力電圧 ⁽⁴⁾			-11	11		V
V_{DM}	動作時作動入力電圧 ⁽⁴⁾			-1	1		V
CMRR	同相信号除去比 ⁽⁵⁾	$T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$		86	100		dB
ノイズ電圧							
e_N	電圧ノイズ	RTI ^{(1) (6)}	$f_0 = 10\text{kHz}$	CSO: SHE	30		$\text{nV}/\sqrt{\text{Hz}}$
				CSO: RFB	20		
			$f_B = 0.01\text{Hz} \sim 10\text{Hz}$	CSO: SHE	1		μV_{PP}
				CSO: RFB	1.7		
ゲイン							
G	初期ゲイン			10			V/V
GE	ゲイン誤差			± 0.01	± 0.025		%
	ゲインドリフト			-4			$\text{ppm}/^\circ\text{C}$
	ゲインの非直線性			0.0002	0.001		FSR の %
出力							
	出力電圧	$I_O = -5\text{mA}, 20\text{mA}$		10	12		V
	負荷容量 (安定動作)			1000			pF
I_{SC}	$V_S/2$ まで連続	ソース	$f_0 = 10\text{kHz}$	CSO: SHE	40		mA
				CSO: RFB	70		
		シンク	$f_B = 0.01\text{Hz} \sim 10\text{Hz}$	CSO: SHE	10		
				CSO: RFB	70		
Z_O	出力インピーダンス			0.01			Ω

5.4 電気的特性 (続き)

$T_A = 25^\circ\text{C}$ 、 $V_S = \pm 15\text{V}$ 、 $R_L = 10\text{k}\Omega$ 、 $V_{\text{REF}} = 0\text{V}$ 、 $G = 10$ のとき、すべてのチップ原産拠点 (CSO) (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
周波数応答						
BW	帯域幅、-3dB			0.5		MHz
FPBW	フルパワー帯域幅、-3dB	$V_O = 20\text{Vpp}$	300	400		kHz
SR	スルーレート	CSO: SHE	2	3		$\text{V}/\mu\text{s}$
		CSO: RFB		20		
t_s	セトリング タイム	0.1%、 $V_{\text{STEP}} = 10\text{V}$		5		μs
		0.01%、 $V_{\text{STEP}} = 10\text{V}$		10		μs
		0.01%、 $V_{\text{CM-STEP}} = 10\text{V}$ 、 $V_{\text{DIFF}} = 0\text{V}$		5		μs
電源						
I_Q	静止時電流	$V_O = 0\text{V}$		± 1.5	± 2	mA

- (1) 差異構成の入力について言及。
- (2) アンプの入力バイアスとオフセット電流の影響を含みます。
- (3) $25\text{k}\Omega$ の抵抗は、抵抗値比率が調整されていますが、絶対値で $\pm 20\%$ の誤差があります。
- (4) 保護なしで許容される最大入力電圧は、 $\pm 15\text{V}$ の電源電圧に対して $\pm 10\text{V}$ 高い ($\pm 25\text{V}$) 値です。 I_{IN} を 1mA に制限。
- (5) ソース インピーダンスが 0 の場合。
- (6) アンプの入力電流ノイズの影響と、抵抗ネットワークの熱雑音の寄与を含みます。

5.5 代表的特性

$T_A = +25^\circ\text{C}$, $V_S = \pm 15\text{V}$, すべてのチップ原産拠点 (CSO)、特に記述のない限り




図 5-1. ステップ応答




図 5-2. ステップ応答




図 5-3. 小信号応答（無負荷）




図 5-4. 小信号応答 ($R_{LOAD} = \infty$ 、 $C_{LOAD} = 100\text{pF}$)




図 5-5. 全高調波歪とノイズの周波数特性




図 5-6. 全高調波歪とノイズの周波数特性

5.5 代表的特性 (続き)

$T_A = +25^\circ\text{C}$, $V_S = \pm 15\text{V}$, すべてのチップ原産拠点 (CSO)、特に記述のない限り




図 5-7. 最大 V_{OUT} と I_{OUT} との関係 (負のスイング)




図 5-8. 最大 V_{OUT} と I_{OUT} との関係 (負のスイング)




図 5-9. 最大 V_{OUT} と I_{OUT} との関係 (正のスイング)




図 5-10. 最大 V_{OUT} と I_{OUT} との関係 (正のスイング)




図 5-11. CMR と周波数との関係





図 5-12. 電源除去特性と周波数の関係

5.5 代表的特性 (続き)

$T_A = +25^\circ\text{C}$ 、 $V_S = \pm 15\text{V}$ 、すべてのチップ原産拠点 (CSO)、特に記述のない限り



6 詳細説明

6.1 概要

INA106 は、高精度オペアンプとトリミングされた 4 つのオンチップ抵抗で構成されています。このデバイスは、差動、非反転、反転構成など、さまざまなアンプ構成に設定することができます。統合されたマッチング抵抗は、ディスクリート実装よりも優れています。

オペアンプ回路の DC 性能の多くは、周辺抵抗の精度に依存します。INA106 上の抵抗は、厳密にマッチングするようにレイアウトされています。各部分の抵抗器はオンチップでマッチングされ、マッチング精度がテストされます。その結果、INA106 はゲインドリフト、同相ノイズ除去比、ゲインエラーなどの仕様において高い精度を実現しています。

6.2 機能ブロック図




図 6-1. CSO の INA106 内部回路図 : SHE




図 6-2. CSO の INA106 内部回路図 : RFB

6.3 機能説明

6.3.1 ゲイン誤差とドリフト係数

INA106 のゲイン誤差は、集積された精密抵抗の不整合によって制限されます。ゲインドリフトは、集積抵抗の温度係数のわずかな不一致によって制限されます。内蔵抵抗は、外部抵抗を使用する場合に差動増幅器が作り出すディスクリート実装と比較して、全体的なゲインドリフトを改善するために、低温度係数抵抗器と精密にマッチングされています。

6.4 デバイスの機能モード

INA106 には 1 つの機能モードがあります。この装置は、電源電圧 $\pm 15V$ で仕様が規定されており、性能は低下しますが、電源電圧 $\pm 5V$ から $\pm 18V$ の範囲で動作させることができます。[代表的特性](#)を参照

7 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

7.1 アプリケーション情報

図 7-1 は、INA106 の動作に必要な基本的な接続を示しています。電源バイパスコンデンサを、図のようにデバイスのピンに近づけて配置してください。




図 7-1. 基本的な電源と信号の接続

差動入力信号は、図に示すようにピン 2 と 3 に接続されています。入力に接続されるソースインピーダンスは、コモンモード除去を良好にするためには等しくなければなりません。ソースインピーダンスの 5Ω の不整合により、一般的なデバイスのコモンモード除去率は約 86dB に低下します。ソースに既知のソースインピーダンス不整合がある場合、入力の 1 つに直列に追加の抵抗を使用することで、良好なコモンモード除去を維持することができます。

出力は通常接地されている出力参照端子(ピン 1)に接続されています。Ref 端子に加えられた電圧は出力信号と合計されます。良好な同相信号除去比を維持するには、Ref 端子に印加する信号のソースインピーダンスを 10Ω 未満に保ってください。

図 7-2 は、INA106 のオフセット電圧を調整するためにピン 1 に印加される電圧を示しています。トリム回路の既知の 100Ω のソースインピーダンスは、ピン 3 に直列に接続された 10Ω の抵抗によって補償され、良好な CMR が維持されます。




図 7-2. オフセット調整

図 7-1 から、CMR は内部 R_4/R_3 と R_1/R_2 の比との一致に依存します。CMR が 106dB の場合、抵抗のマッチングは 0.005%が必要です。温度にわたって高い CMR を維持するには、抵抗器の TCR トランクリングは 2ppm/°C より良好でなければなりません。このような精度は、ディスクリート部品で確実に達成するには困難でコストがかかります。

7.2 代表的なアプリケーション

INA106 は、さまざまなアプリケーションに使用できます。図 7-3 は一例を示します。






図 7-3. ゲインおよび CMR 調整機能付き差動アンプ

7.3 追加アプリケーション



Gain Error = 0.01% maximum
 Nonlinearity = 0.001% maximum
 Gain Drift = 2.ppm/°C

図 7-4. 高精度 G = -10 反転アンプ



This circuit follows an 11/1 divider with a gain of 11 for an overall gain of unity.
 With an 11/1 divider, the input signal can exceed 100V without damage.

図 7-5. 入力保護機能付きボルテージフォロワ




図 7-6. 高精度計測アンプ




図 7-7. 高精度サミング アンプ




図 7-8. 高精度 G = 11 バッファ

7.4 電源に関する推奨事項

INA106 の公称性能は、±15V の電源電圧で規定されています。この装置は、±5V から ±18V の電源を使用して動作し、性能は様々です。動作電圧および基準電圧の範囲全体にわたって変化するパラメータについては、[代表的特性](#)を参照してください。

TI は、各電源ピンとグランドの間に低 ESR のセラミック・バイパス・コンデンサ (C_{BYP}) を追加することを強く推奨します。単一電源での動作には、1 つの C_{BYP} のみで十分です。C_{BYP} をデバイスにできるだけ近づけて配置し、ノイズの多い電源や高インピーダンス電源からの結合エラーを低減します。電源トレースをデバイスの電源端子に到達する前に C_{BYP} を通します。詳細については、[レイアウトのガイドライン](#) を参照してください。

7.5 レイアウト

7.5.1 レイアウトのガイドライン

優れたレイアウト手法に対して、常に关心を持つことをお勧めします。デバイスで最高の動作性能を実現するには、以下のような適切な PCB レイアウト手法を使用してください。

- 同相信号が差動信号に変換されないようにするために、両方の入力パスがソース インピーダンスと容量に対して適切にマッチングされていることを確認してください。
- ノイズは、回路全体とデバイスの電源ピンを経由して、アナログ回路に伝播します。バイパスコンデンサは、アナログ回路に対して局所的に低インピーダンスの電源を供給することにより、結合ノイズを低減します。
 - 各電源ピンとグランドの間に、低 ESR の 0.1μF セラミックバイパスコンデンサを接続し、デバイスにできるだけ近づけて配置します。単一電源アプリケーションの場合は、V+ からグランドに対して 1 つのバイパスコンデンサを接続します。
- 寄生結合を低減するには、入力トレースを電源または出力トレースからできるだけ離れた場所に配置します。これらのトレースを別々に維持できない場合は、ノイズの多いトレースと平行に交差するよりも、敏感なトレースを垂直に交差させる方が望ましいです。
- 外付け部品は、可能な限りデバイスに近く配置します。

- 配線はできる限り短くします。

7.5.2 レイアウト例




図 7-9. 回路図例




図 7-10. SOIC および PDIP パッケージ用の関連 PCB レイアウト

8 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介します。

8.1 デバイス サポート

8.1.1 デバイスの命名規則

表 8-1. デバイスの命名規則

部品番号	定義
INA106KP	ダイは CSO:SHE または CSO:RFB で製造されています。
INA106U/2K5	
INA106U	ダイは CSO:SHE でのみ製造されています。

8.1.2 開発サポート

この製品の開発サポートについては、以下を参照してください。

8.1.2.1 PSpice® for TI

PSpice® for TI は、アナログ回路の性能評価に役立つ設計およびシミュレーション環境です。レイアウトと製造に移る前に、サブシステムの設計とプロトタイプ・ソリューションを作成することで、開発コストを削減し、市場投入までの期間を短縮できます。

8.1.2.2 TINA-TI™ (無料のダウンロード ソフトウェア)

TINA™ は、SPICE エンジンをベースにした単純かつ強力な、使いやすい回路シミュレーション プログラムです。TINA-TI は、TINA ソフトウェアのすべての機能を持つ無償バージョンで、パッシブ モデルとアクティブ モデルに加えて、マクロ モデルのライブラリがプリロードされています。TINA-TI には、SPICE の標準的な DC 解析、過渡解析、周波数ドメイン解析などの全機能に加え、追加の設計機能が搭載されています。

TINA-TI は Analog eLab Design Center から[無料でダウンロード](#)でき、ユーザーが結果をさまざまな方法でフォーマットできる、広範な後処理機能を備えています。仮想計測器により、入力波形を選択し、回路ノード、電圧、および波形をプローブして、動的なクイック スタート ツールを作成できます。

注

これらのファイルを使用するには、TINA ソフトウェア (DesignSoft™ から入手できます) または TINA-TI ソフトウェアがインストールされている必要があります。[TINA-TI フォルダ](#)から、無料の TINA-TI ソフトウェアをダウンロードしてください。

8.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

8.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

8.4 商標

TINA-TI™ and テキサス・インスツルメンツ E2E™ are trademarks of Texas Instruments.

TINA™ and DesignSoft™ are trademarks of DesignSoft, Inc.

PSpice® is a registered trademark of Cadence Design Systems, Inc.

すべての商標は、それぞれの所有者に帰属します。

8.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことをお勧めします。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

8.6 用語集

テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

9 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision B (March 2025) to Revision C (December 2025)	Page
• デバイスフロー情報の説明を「仕様」に追加.....	4
• すべてのチップ原産拠点 (CSO) の条件を電気的特性の標準的なテスト条件に追加	5
• 電圧ノイズを $1.5\mu V_{pp}$ から $1\mu V_{pp}$ に変更、CSO:SHE (電気的条件)	5
• 「電気的特性」の電圧ノイズにさまざまな製造プロセス仕様を追加	5
• 電気的特性に、短絡電流、シンク、およびソースについて各種の製造プロセス仕様を追加	5
• 電気的特性に、スルーレートに関する各種の製造プロセス仕様を追加	5
• 「代表的特性」の標準的なテスト条件に「すべてのチップの原産拠点 (CSO)」の条件を追加	7
• 「CSO:SHE」をステップ応答、全高調波歪およびノイズと周波数との関係、「代表的特性」の最大 V_{OUT} と I_{OUT} との関係(負のスイング)、および最大 V_{OUT} と I_{OUT} との関係(正のスイング)の曲線に追加	7
• 電圧ノイズ密度と周波数との関係の曲線を CSO:SHE に追加(「代表的特性」)	7
• ステップ応答、全高調波歪およびノイズと周波数との関係、最大 V_{OUT} と I_{OUT} との関係(負のスイング)、最大 V_{OUT} と I_{OUT} との関係(正のスイング)、ならびに電圧ノイズ密度と周波数との関係の曲線を CSO:RFB に追加(「代表的特性」)	7
• 機能ブロック図の各製造プロセスの INA106 内部回路図を変更および追加	10
• 「デバイスの命名規則」に型番のフロー情報表を追加	17

Changes from Revision A (October 2003) to Revision B (March 2025)	Page
• ドキュメント全体にわたって表、図、相互参照の採番方法を更新。.....	1
• 「ピン構成と機能」、「仕様」、「推奨動作条件」、「熱情報」、「詳細説明」、「概要」、「機能ブロック図」、「機能説明」、「デバイスの機能モード」、「アプリケーションと実装」、「電源に関する推奨事項」、「レイアウト」、「レイアウトのガイドライン」、「レイアウト例」、「デバイスとドキュメントのサポート」、および「機械的、パッケージ、および注文可能な情報」のセクションを追加.....	1
• 高精度ゲイン = 10 差動アンプ図を変更	1
• 絶対最大定格表に接合部温度定格を追加	4
• 電気的特性表にさらに多くのテスト条件を追加	5
• 電気的特性表のパラメータ名を以下から変更: オフセット電圧と温度との関係からオフセット電圧ドリフトへ	5
• 電気的特性表のパラメータ名を以下から変更: オフセット電圧対電源電圧比から電源電圧除去比へ	5
• 電気的特性表のパラメータ名を以下から変更: オフセット電圧と時間の関係から長期安定性へ	5
• 電気的特性の電圧ノイズ仕様を $1\mu V_{pp}$ から $1.5\mu V_{pp}$ に更新	5

• 電気的特性の出力電流パラメータを、シンクおよびソースシナリオの電流制限から短絡電流に変更	5
• 電気的特性の最大電力帯域幅を、閉ループゲインを考慮した帯域幅を表示するよう更新	5
• 電源電圧および温度範囲を電気的特性表から絶対最大定格表に移動	5
• 「アプリケーション」セクションを更新	12
• 図 7-1 を変更	12
• 図 7-2 を変更	12
• 図 7-6 を変更。	14

10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
INA106KP	Active	Production	PDIP (P) 8	50 TUBE	Yes	Call TI Nipdau	N/A for Pkg Type	-40 to 85	(IN106P, INA106KP)
INA106KP.A	Active	Production	PDIP (P) 8	50 TUBE	Yes	Call TI Nipdau	N/A for Pkg Type	-40 to 85	(IN106P, INA106KP)
INA106U	Obsolete	Production	SOIC (D) 8	-	-	Call TI	Call TI	-	INA 106U
INA106U/2K5	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-	INA 106U
INA106U/2K5.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 85	INA 106U

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.



⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION




A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
INA106U/2K5	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
INA106U/2K5	SOIC	D	8	2500	353.0	353.0	32.0


TUBE



*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μ m)	B (mm)
INA106KP	P	PDIP	8	50	506	13.97	11230	4.32
INA106KP.A	P	PDIP	8	50	506	13.97	11230	4.32


D0008A



PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES:


- Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
- This dimension does not include interlead flash.
- Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT


D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019


NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

MECHANICAL DATA

P (R-PDIP-T8)

PLASTIC DUAL-IN-LINE PACKAGE



4040082/E 04/2010

- NOTES:
- A. All linear dimensions are in inches (millimeters).
 - B. This drawing is subject to change without notice.
 - C. Falls within JEDEC MS-001 variation BA.

重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Webツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかわらず拒否します。

これらのリソースは、TI製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適したTI製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているTI製品を使用するアプリケーションの開発の目的でのみ、TIはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TIや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TIおよびその代理人を完全に補償するものとし、TIは一切の責任を拒否します。

TIの製品は、[TIの販売条件](#)、[TIの総合的な品質ガイドライン](#)、[ti.com](#)またはTI製品などに関連して提供される他の適用条件に従い提供されます。TIがこれらのリソースを提供することは、適用されるTIの保証または他の保証の放棄の拡大や変更を意味するものではありません。TIがカスタム、またはカスタマー仕様として明示的に指定していない限り、TIの製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TIはそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025年10月