

INA951-SEP -4V ~ 80V、1.3MHz、電流センスアンプ

1 特長

- VID 進行中
- 放射線 - トータルドーズ効果 (TID):
 - 30krad(Si) までの TID 性能保証
 - すべてのウェハーロットについて、30krad(Si) までの放射線ロット受け入れテスト (RLAT)
- 放射線 - シングル イベント効果 (SEE):
 - 125°C において 43MeV-cm² /mg のシングル イベントラッチアップ (SEL) 耐性
 - シングル イベント過渡 (SET) 特性: LET = 47.5MeV-cm² /mg (最大値)
- 防衛、航空宇宙、および医療アプリケーションをサポート
 - 動作温度範囲: -55°C ~ +125°C
 - 管理されたベースライン
 - Au ボンドワイヤと NiPdAu リード仕上げ
 - ASTM E595 に準拠した気体排出試験実施済み
 - 単一の製造、アセンブリ、テスト施設
 - 長期にわたる製品ライフサイクル
 - 製品のトレーサビリティ
- 広いコモンモード電圧範囲:
 - 動作電圧: -4V ~ +80V
 - 残存電圧: -20V ~ +85V
- 非常に優れた CMRR:
 - 160dB の DC-CMRR
 - 50kHz で 85dB の AC-CMRR
- 精度:
 - ゲイン:
 - ゲイン誤差: ±0.15% (最大値)
 - ゲインドリフト: ±10ppm/°C (最大値)
 - オフセット:
 - オフセット電圧: ±30μV (標準値)
 - オフセットドリフト: ±0.05μV/°C (標準値)
- 利用可能なゲイン:
 - INA951-SEP A1、:20 V/V
- 広い帯域幅: 1.3MHz
- スルーレート: 2.5V/μs
- 静止電流: 1.5mA

2 アプリケーション

- 衛星用電源システム (EPS)
- コマンドとデータの処理 (C&DH)
- レーダー画像処理ペイロード
- 通信ペイロード

3 説明

INA951-SEP は、-4V ~ 80V の広い同相電圧範囲にわたってシャント抵抗両端の電圧降下を測定できる電流センスアンプです。負の同相電圧に対応しているおかげで、グラウンドを下回る電位でも動作できるため、ハーフブリッジアプリケーションの循環電流を高精度で測定できます。低いオフセット電圧、小さなゲイン誤差、高い DC CMRR を兼ね備えているため、高精度の電流測定が可能です。INA951-SEP は、DC 電流測定だけではなく、1.3MHz の高帯域幅と 85dB の AC CMRR (50kHz 時) により、高速アプリケーション (例: 1.3MHz の高帯域幅と 85dB AC CMRR (50kHz 時) を備えた高速過電流保護を実現します。


INA951-SEP 2.7V ~ 10V 単電源で動作し、消費電流は 1.5mA です。INA951-SEP では 20V/V のゲインオプションを利用できます。

INA951-SEP は、-40°C ~ +125°C の動作温度範囲が規定されており、省スペースの SOT-23 パッケージで供給されます。

パッケージ情報

部品番号	パッケージ ⁽¹⁾	パッケージサイズ ⁽²⁾
INA951-SEP	DBV (SOT-23, 5)	2.90mm × 2.80mm

- (1) 詳細については、[セクション 10](#) を参照してください。
- (2) パッケージサイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。



機能ブロック図



目次

1 特長.....	1	6.4 デバイスの機能モード.....	7
2 アプリケーション.....	1	7 アプリケーションと実装.....	9
3 説明.....	1	7.1 使用上の注意.....	9
4 ピン構成および機能.....	3	7.2 代表的なアプリケーション.....	11
5 仕様.....	4	7.3 電源に関する推奨事項.....	12
5.1 絶対最大定格.....	4	7.4 レイアウト.....	13
5.2 ESD 定格.....	4	8 デバイスおよびドキュメントのサポート.....	14
5.3 推奨動作条件.....	4	8.1 ドキュメントの更新通知を受け取る方法.....	14
5.4 熱に関する情報.....	4	8.2 サポート・リソース.....	14
5.5 電気的特性.....	5	8.3 商標.....	14
6 詳細説明.....	6	8.4 静電気放電に関する注意事項.....	14
6.1 概要.....	6	8.5 用語集.....	14
6.2 機能ブロック図.....	6	9 改訂履歴.....	14
6.3 機能説明.....	6	10 メカニカル、パッケージ、および注文情報.....	14

4 ピン構成および機能




図 4-1. INA951-SEP DBV 5 ピン SOT-23 上面図

表 4-1. ピンの機能

名称	ピン		タイプ	説明
		INA951-SEP		
GND		2	グラウンド	グラウンド
OUT		1	出力	出力電圧
Vs		3	電源	電源
IN+		4	入力	シャント抵抗の正のセンス入力
IN-		5	入力	シャント抵抗の負のセンス入力

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

		最小値	最大値	単位
電源電圧 (V _S)		-0.3	12	V
アナログ入力、 V _{IN+} 、V _{IN-} ⁽²⁾	同相	-20	90	V
出力		GND - 0.3	V _S + 0.3	V
T _A	動作温度	-55	150	°C
T _J	接合部温度		150	°C
T _{stg}	保存温度	-65	150	°C

- (1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。
- (2) V_{IN+} と V_{IN-} はそれぞれ IN+ ピンと IN- ピンの電圧です。

5.2 ESD 定格

		値	単位
V _(ESD)	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン ⁽¹⁾	±2000
		デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22C101 に準拠、すべてのピン ⁽²⁾	±1000

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
- (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
V _{CM}	同相入力範囲	-4	48	80	V
V _S	動作電源電圧範囲	2.7	5	10	V
V _{SENSE}	差動センス入力範囲	0		V _S / 20	V
T _A	周囲温度	-55		125	°C

5.4 熱に関する情報

熱評価基準 ⁽¹⁾		INA951-SEP		単位
		DBV (SOT-23)		
		5 ピン		
R _{θJA}	接合部から周囲への熱抵抗	184.7		°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	105.6		°C/W
R _{θJB}	接合部から基板への熱抵抗	47.2		°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	21.5		°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	46.9		°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	該当なし		°C/W

- (1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション ノートを参照してください。

5.5 電気的特性

$T_A = 25^\circ\text{C}$ 、 $V_S = 5\text{V}$ 、 $V_{\text{SENSE}} = V_{\text{IN}+} - V_{\text{IN}-} = 0.5\text{V}$ / ゲイン、 $V_{\text{CM}} = V_{\text{IN}-} = 48\text{V}$ (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
入力						
V_{CM}	同相入力範囲 (1)	$T_A = -55^\circ\text{C} \sim +125^\circ\text{C}$	-4		80	V
CMRR	同相除去比、参照入力	$-4\text{V} \leq V_{\text{CM}} \leq 80\text{V}$ 、 $T_A = -55^\circ\text{C} \sim +125^\circ\text{C}$	140	160		dB
		$f = 50\text{kHz}$		85		dB
V_{os}	オフセット電圧、入力換算			± 30	± 150	μV
dV_{os}/dT	オフセット電圧ドリフト	$T_A = -55^\circ\text{C} \sim +125^\circ\text{C}$		± 0.05		$\mu\text{V}/^\circ\text{C}$
PSRR	電源電圧除去比、参照入力	$2.7\text{V} \leq V_S \leq 10\text{V}$ 、 $T_A = -55^\circ\text{C} \sim +125^\circ\text{C}$		± 1	± 8	$\mu\text{V}/\text{V}$
I_B	入力バイアス電流	I_{B+} 、 $V_{\text{SENSE}} = 0\text{V}$	10	20	30	μA
		I_{B-} 、 $V_{\text{SENSE}} = 0\text{V}$	10	20	30	μA
出力						
G	ゲイン			20		V/V
G_{ERR}	ゲイン誤差	$\text{GND} + 50\text{mV} \leq V_{\text{OUT}} \leq V_S - 200\text{mV}$		± 0.02	± 0.15	%
		$T_A = -55^\circ\text{C} \sim +125^\circ\text{C}$		± 1		ppm/ $^\circ\text{C}$
NL_{ERR}	非直線性誤差			0.01		%
	最大容量性負荷	発振が持続しない、絶縁抵抗なし		500		pF
電圧出力						
	V_S (電源レール) までスイング	$R_{\text{LOAD}} = 10\text{k}\Omega$ 、 $T_A = -55^\circ\text{C} \sim +125^\circ\text{C}$		$V_S - 0.07$	$V_S - 0.15$	V
	グランドまでスイング	$R_{\text{LOAD}} = 10\text{k}\Omega$ 、 $V_{\text{SENSE}} = 0\text{V}$ 、 $T_A = -55^\circ\text{C} \sim +125^\circ\text{C}$		0.005	0.02	V
周波数応答						
BW	帯域幅	$C_{\text{LOAD}} = 5\text{pF}$ 、 $V_{\text{SENSE}} = 200\text{mV}$		1300		kHz
SR	スルーレート	立ち上がりエッジ		2.5		V/ μs
	セトリング タイム	$V_{\text{OUT}} = 4\text{V} \pm 0.1\text{V}$ ステップ、出力が 0.5% までセトリング		10		μs
		$V_{\text{OUT}} = 4\text{V} \pm 0.1\text{V}$ ステップ、出力が 1% までセトリング		5		
		$V_{\text{OUT}} = 4\text{V} \pm 0.1\text{V}$ ステップ、出力が 5% までセトリング		1		
ノイズ						
Vn	電圧ノイズ密度			50		nV/ $\sqrt{\text{Hz}}$
電源						
V_S	電源電圧	$T_A = -55^\circ\text{C} \sim +125^\circ\text{C}$	2.7		10	V
I_Q	静止時電流			1.5	2	mA
		$T_A = -55^\circ\text{C} \sim +125^\circ\text{C}$			2.25	mA


(1) $V_{\text{IN}+}$ と $V_{\text{IN}-}$ の両方の同相電圧が、指定された同相入力範囲を超えないようにする必要があります。

6 詳細説明

6.1 概要

INA951-SEP は、ハイサイドまたはローサイドの電流検出アンプで、広い同相範囲、高精度のゼロドリフトトポロジ、優れた同相除去比 (CMRR)、高帯域幅、高速スルーレートを実現します。デバイスは、80V の同相電圧で 20 μ A のバイアス電流を小さくできる電流帰還アンプを使った相互コンダクタンス アーキテクチャを使用して設計されています。

6.2 機能ブロック図



6.3 機能説明

6.3.1 アンプの入力同相信号

INA951-SEP は、-4V ~ +80V で大きな入力同相電圧をサポートしています。内部トポロジにより、同相範囲は電源電圧 (V_S) によって制限されません。このため、INA951-SEP はローサイドとハイサイドの両方の電流センシング アプリケーションで使用できます。

6.3.1.1 入力信号の帯域幅

独自のマルチステージ設計により、このアンプは高帯域幅を実現します。この高帯域幅により、過電流イベントの迅速な検出と処理に必要なスループットと高速応答が可能になります。

デバイスの帯域幅は、印加されている V_{SENSE} 電圧にも依存し、 V_{SENSE} 電圧が高くなると帯域幅は増加します。、この

6.3.1.2 低い入力バイアス電流

INA951-SEP の入力は、最大 80V の同相電圧で 20 μ A (標準値) のバイアス電流を消費するため、電流リークが低いことが要求されるアプリケーションでも、高精度の電流検出を実現できます。

6.3.1.3 低い V_{SENSE} での動作

INA951-SEP は、有効な V_{SENSE} 範囲全体にわたって高性能で動作します。INA951-SEP のゼロドリフト入力アーキテクチャは、-40 $^{\circ}$ C ~ +125 $^{\circ}$ C の広い動作温度範囲全体にわたって低い V_{SENSE} レベルを正確に測定するために必要な、低いオフセット電圧と低いオフセットドリフトを実現しています。シャントの両端での電力損失が大幅に低減されるため、低電流測定に低抵抗シャントを使用する場合は、低い V_{SENSE} での動作が特に役立ちます。

6.3.1.4 広い固定ゲイン出力

INA951-SEP ゲイン誤差は室温で 0.15% 未満であり、 -40°C から 125°C の全温度範囲にわたって最大ドリフトは $10\text{ppm}/^{\circ}\text{C}$ です。INA951-SEP では $20\text{V}/\text{V}$ のゲイン オプションを利用できます。

INA951-SEP 閉ループ ゲインは、高精度で低ドリフトの内部抵抗ネットワークによって設定されます。これらの抵抗の比は非常によく一致していますが、絶対値は大きく異なる場合があります。この絶対値の変動があるため、INA951-SEP の周囲に抵抗を追加して実効ゲインを変更することは推奨しません。ゲイン抵抗の標準値については、表 6-1 で説明します。

表 6-1. 固定ゲイン アンプ

ゲイン	R1	RL
20 (V/V)	25k Ω	500k Ω

6.3.1.5 広い電源電圧範囲

INA951-SEP は、 2.7V ~ 10V と広い電源電圧範囲で動作します。出力段は広い出力範囲をサポートすると同時に、 10V の電源電圧で動作している場合に 1V の最大許容差動入力を許容します。INA951-SEP の小さな入力オフセット電圧と組み合わせると、電流測定ダイナミックレンジが非常に広いシステムをサポートできます。

6.4 デバイスの機能モード

6.4.1 単方向動作

INA951-SEP は、一般に電流検出抵抗または電流シャント抵抗と呼ばれる抵抗を流れる電流によって発生する差動電圧を測定します。INA951-SEP は、単方向モードのみで動作し、デバイスは、図 6-1 に示すように、電源からシステム負荷に供給された電流のみを検出します。




図 6-1. 単方向アプリケーション

出力段の線形動作範囲は、ゼロ入力条件で出力電圧がグランドにどれだけ近づくことができるかに制限されます。INA951-SEP のゼロ電流出力電圧は非常に小さく、最大 $\text{GND} + 20\text{mV}$ です。INA951-SEP 出力が線形動作領域に維持されるように、必ず $(20\text{mV} / \text{ゲイン})$ 以上の差動入力電圧を印加してください。

6.4.2 高い信号スループット

INA951-SEP は 1.3MHz の帯域幅、 $20\text{V}/\text{V}$ のゲイン、 $2.5\text{V}/\mu\text{s}$ のスループットを実現しており、高速な突入電流を検出して、それに対してアプリケーションを保護するよう特別に設計されています。表 6-2 に示すように、INA951-SEP は $2\text{m}\Omega$ シャントの 75A スレッショルドを測定するシステムにおいて、 $2\mu\text{s}$ 未満で応答します。

表 6-2. 応答時間

パラメータ		式	INA951-SEP AT $V_S = 5V$
G	ゲイン		20 V/V
I_{MAX}	最大電流		100A
$I_{Threshold}$	スレッシュホールド電流		75A
R_{SENSE}	電流検出抵抗の値		2m Ω
V_{OUT_MAX}	最大電流時の出力電圧	$V_{OUT_MAX} = I_{MAX} \times R_{SENSE} \times G$	4V
V_{OUT_THR}	スレッシュホールド電流での出力電圧	$V_{OUT_THR} = I_{THR} \times R_{SENSE} \times G$	3V
SR	スルーレート		2.5V/ μ s
	出力応答時間	$T_{response} = V_{OUT_THR} / SR$	2 μ s 未満

7 アプリケーションと実装

注

以下のアプリケーションのセクションにある情報は、TI の製品仕様に含まれるものではなく、TI はその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくこととなります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

7.1 使用上の注意

INA951-SEP は、電流が抵抗を経由して負荷に流れるとき、電流検出抵抗の両端に発生する電圧を増幅します。INA951-SEP は入力同相電圧範囲が広く、同相除去率が高いため、高精度の電流測定を維持しながら、広い範囲の電圧レールで使用できます。

7.1.1 R_{SENSE} とデバイスのゲインの選択

電流検出アンプの精度を最大限に上げるには、できるだけ大きな電流検出抵抗を選択します。検出抵抗が大きいほど、与えられた電流の量に対する差動入力信号が大きくなり、オフセット電圧が誤差に与える影響が低減されます。ただし、抵抗のサイズと許容される最大消費電力によって、特定のアプリケーションで電流検出抵抗の値をどれだけ大きくできるかには実用的な制限があります。特定の消費電力予算について、電流検出抵抗の最大値は [式 1](#) で与えられます。

$$R_{SENSE} < \frac{PD_{MAX}}{I_{MAX}^2} \quad (1)$$

ここで

- PD_{MAX} は、 R_{SENSE} で許容される最大消費電力です。
- I_{MAX} は、 R_{SENSE} を流れる最大電流です。

電流検出抵抗とデバイスのゲインの大きさは、電源電圧、 V_S 、およびデバイスのスイング ツー レール制限によっても制限されます。電流検出信号が出力に正しく渡されるよう、正と負の両方の出力スイングについて制限を調べる必要があります。デバイスが正のスイング制限を超えないための R_{SENSE} とゲインの最大値は、[式 2](#) で示されます。

$$I_{MAX} \times R_{SENSE} \times GAIN < V_{SP} \quad (2)$$

ここで

- I_{MAX} は、 R_{SENSE} を流れる最大電流です。
- $GAIN$ は電流検出アンプのゲインです。
- V_{SP} は、データシートに規定されている正の出力スイングです。

R_{SENSE} の値を選択するときに正の出力スイング制限を回避するため、検出抵抗の値とデバイスのゲインとの間には常にトレードオフが存在します。最大消費電力に対して選択した検出抵抗が大きすぎる場合は、正のスイング制限も回避するため、ゲインの低いデバイスを選択できます。

負のスイング制限は、特定のアプリケーションで検出抵抗の値をどれだけ小さくできるかを制限します。検出抵抗の最小値の制限は、[式 3](#) で示されます。

$$I_{MIN} \times R_{SENSE} \times GAIN > V_{SN} \quad (3)$$

ここで

- I_{MIN} は、 R_{SENSE} を流れる最小電流です。
- $GAIN$ は電流検出アンプのゲインです。
- V_{SN} はデバイスの負の出力スイングです。

INA951-SEP の 5 種類の異なるゲインのバージョンを使用した場合のさまざまな結果の例を、表 7-1 に示します。表のデータから、最もゲインの大きなデバイスでは、電流シャント抵抗を小さくでき、素子の消費電力も減らすことができます。

表 7-1. R_{SENSE} の選択と消費電力

パラメータ ⁽¹⁾		式	V _S = 5V での結果
			A1 デバイス
G	ゲイン		20 V/V
V _{DIFF}	理想的な差動入力電圧	$V_{DIFF} = V_{OUT} / G$	250mV
R _{SENSE}	電流検出抵抗の値	$R_{SENSE} = V_{DIFF} / I_{MAX}$	25mΩ
P _{SENSE}	電流検出抵抗の消費電力	$R_{SENSE} \times I_{MAX}^2$	2.5W

(1) 10A フルスケール電流で、最大出力電圧が 5V に設定された設計例。

7.1.2 入力フィルタリング

注

INA951-SEP を使用する高精度測定には入力フィルタの必要はなく、この場所でのフィルタの使用はお勧めしません。アンプの入力にフィルタ部品を使用する場合、性能への影響を最小限に抑えるため、このセクションのガイドラインに従ってください。

ユーザーの設計要件に厳密に基づくと、電流信号の外部フィルタリングが求められることがあります。フィルタを配置する場所として、電流検出アンプの出力を最初に検討します。出力にフィルタを配置するとフィルタリング要件は満たされますが、この場所に配置すると、出力電圧ピンに接続されている回路で測定される低い出力インピーダンスが変化します。フィルタを配置できるもう 1 つの場所は、電流検出アンプの入力ピンです。この場所でもフィルタリング要件は満たされますが、デバイスの性能への影響を最小限に抑えるよう、部品を注意深く選択する必要があります。入力ピンに配置されたフィルタを、図 7-1 に示します。




図 7-1. 入力ピンでのフィルタリング

外付けの直列抵抗は測定誤差が増える原因になるため、精度の低下を低減するため、これらの直列抵抗の値は 10Ω 以下にしてください。図 7-1 に示す内部バイアス ネットワークは、入力ピンの間に差動電圧が印加されたとき、入力バイアス電流の不一致を引き起こします。外付けの直列フィルタ抵抗を回路に追加すると、フィルタ抵抗の両端の電圧降下に mismatches が発生します。この電圧は、シャント抵抗電圧の差動誤差電圧です。抵抗の絶対値に加えて、抵抗の許容誤差に起因する mismatches は、実際の抵抗の測定結果に基づいて計算されるため、誤差に大きな影響を及ぼす可能性があります。

追加の外付けフィルタ抵抗から予測される測定誤差は、式 4 を使用して計算できます。ここで、ゲイン誤差係数は式 5 を使用して計算されます。

$$\text{Gain Error (\%)} = 100 - (100 \times \text{Gain Error Factor}) \quad (4)$$

式 4 に示すゲイン誤差係数の計算によって、追加の外付け直列抵抗によって生じるゲイン誤差を決定します。式 4 は、追加された外付けフィルタ抵抗によって生じる減衰と不均衡に起因する、シャント電圧の偏差を計算します。表 7-2 は、いくつかの抵抗の値について、ゲイン誤差係数とゲイン誤差を示したものです。

$$\text{Gain Error Factor} = \frac{R_B \times R_1}{(R_B \times R_1) + (R_B \times R_{IN}) + (2 \times R_{IN} \times R_1)} \quad (5)$$

説明:

- R_{IN} は外付けフィルタ抵抗の値です。
- R_1 は、表 6-1 に規定されている INA951-SEP 入力抵抗値です。
- 内部バイアス抵抗の R_B で、 $6600\Omega \pm 20\%$ です。

表 7-2. 10Ω の外付けフィルタ入力抵抗のゲイン誤差係数とゲイン誤差の例

デバイス (ゲイン)	ゲイン誤差係数	ゲイン誤差 (%)
INA951-SEP x1 (20)	0.997108386	-0.289161432

7.2 代表的なアプリケーション

INA951-SEP は単方向の電流検出アンプで、-4V~+80V のシャント同相電圧で抵抗性シャントを通過する電流を測定できます。




図 7-2. ソレノイド・アプリケーションでの電流検出

7.2.1 設計要件

この応用例では、同相電圧範囲は 0V~24V です。最大センス電流は 1.5A で、INA951-SEP 用に 5V 電源が利用可能です。[R_SENSE とデバイスのゲインの選択](#) セクションの設計ガイドラインに従い、良好な出力ダイナミックレンジを実現するために、 R_{SENSE} は 125mΩ、ゲインは 20V/V を選択します。このアプリケーションの設計の設定を、表 7-3 に示します。

表 7-3. 設計パラメータ

設計パラメータ	数値の例
電源電圧	5V
同相電圧範囲	0V ~ 24V
最大検出電流	1.5A
R_{SENSE} 抵抗	125 mΩ
ゲイン オプション	20 V/V

7.2.2 詳細な設計手順

INA951-SEP は、標準的なソレノイド アプリケーションの電流を測定するように設計されています。INA951-SEP は、ハーフブリッジの出力に配置された 125mΩ シャントの電流を測定します。INA951-SEP はシャント抵抗の両端で差動電圧を測定し、20V/V のゲインで信号が内部で増幅されます。INA951-SEP の出力は、MCU の A/D コンバータ (ADC) に接続され、電流の測定値をデジタル化します。

ソレノイド負荷は誘導性が高く、障害が発生しやすい傾向があります。ソレノイドは多くの場合、位置制御、高精度の液体制御、および液体レギュレーションに使用されます。ソレノイドのリアルタイム電流を継続的に測定すると、システムの制御ループの故障につながる可能性があるソレノイドの故障を事前に予測できます。ハイサイド電流を測定すると、ソレノイドや FET にグラウンド障害が発生しているかどうかを示されます。これらの部品はアプリケーション内で損傷する可能性がある部分です。INA951-SEP は帯域幅とスルーレートが高いため、高速な過電流状態を検出して、グラウンド短絡障害によるソレノイドの損傷を防止するために使用できます。

7.2.2.1 負の V_{SENSE} による過負荷復帰

INA951-SEP は単方向の電流検出アンプで、正の差動入力電圧 (V_{SENSE}) で動作するように設計されています。負の V_{SENSE} が印加された場合、デバイスは過負荷状態になり、 V_{SENSE} が正に戻ってから回復するまでの時間が必要です。 V_{SENSE} が負になると、必要な過負荷復帰時間が長くなります。

7.2.3 アプリケーション曲線

ソレノイドの出力応答を、[図 7-3](#) に示します。




図 7-3. ソレノイド制御電流の応答

7.3 電源に関する推奨事項

INA951-SEP 電源は 5V であっても、入力同相電圧は $-4V \sim 80V$ の範囲で変動する可能性があります。ただし、OUT ピンの出力電圧範囲は電源ピンの電圧によって制限されます。

7.4 レイアウト

7.4.1 レイアウトのガイドライン

優れたレイアウト手法に対して、常に関心を持つことをお勧めします。

- 入力ピンと検出抵抗との接続には、ケルビン接続や 4 線接続を使用します。この接続技術により、入力ピン間の電流検出抵抗のインピーダンスだけを検出できます。一般に、電流検出抵抗の配線に不備があると、入力ピン間の抵抗が増加します。電流検出抵抗の値が非常に低い場合、大電流が流れるインピーダンスを追加すると、測定値に大きな誤差が生じます。
- 電源バイパスコンデンサは、デバイスの電源ピンとグランドピンのできるだけ近くに配置します。このバイパスコンデンサの推奨値は $0.1\mu\text{F}$ です。ノイズが多い、またはインピーダンスが高い電源を補償するため、デカップリング容量を増やすこともできます。

7.4.2 レイアウト例




図 7-4. INA951-SEP 推奨レイアウト

8 デバイスおよびドキュメントのサポート

8.1 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

8.2 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

8.3 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.
すべての商標は、それぞれの所有者に帰属します。

8.4 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

8.5 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

9 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

日付	改訂	注
February 2026	*	初版リリース

10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
PINA951A1MDBVTSEP	Active	Preproduction	SOT-23 (DBV) 5	250 SMALL T&R	-	Call TI	Call TI	-55 to 125	

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

EXAMPLE BOARD LAYOUT


DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)


- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/K 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日 : 2025 年 10 月