


# ISO1228 電流制限および診断機能付き 8 チャンネル絶縁デジタル入力

## 1 特長

- 8 つの構成可能な IEC 61131-2 Type 1/3、または 4 つの Type 2 絶縁型デジタル入力
- 低消費電力と放熱
  - 選択可能な入力電流制限
  - 入力電流を使用したフィールド側 LED ドライバ
- シンクまたはソース タイプの入力を構成可能
- シンク モードでのワイヤ破損検出
- フィールド側の電力損失検出機能を内蔵
- プログラム可能な誤作動フィルタ
- バリアをまたぐ CRC チェックを内蔵
- シリアル SPI とパラレル出力オプション
  - SPI デイジー チェーン接続をサポート
  - SPI バースト モードをサポート
- IEC ESD およびサージ保護機能を内蔵
- 高 CMTI (標準値): 75kV/μs
- V<sub>CC1</sub> ロジック電源電圧範囲: 1.71V ~ 5.5V
- AVCC フィールド電源電圧範囲 (シンク モード): 8.5V ~ 36V
- AVCC フィールド電源電圧範囲 (ソース モード): 13V ~ 36V
- 周囲温度範囲: -40°C ~ 125°C
- 小型フットプリントの 38-SSOP パッケージ
- 安全関連認証:
  - DIN EN IEC 60747-17 (VDE 0884-17) に準拠した 4242V<sub>PK</sub> V<sub>IO</sub>TM and 637V<sub>PK</sub> V<sub>IO</sub>RM
  - UL 1577 に準拠した絶縁耐圧: 3000V<sub>RMS</sub> (1 分間)
  - IEC 62368-1 認定、IEC 61010-1 認定
  - すべての認定は計画中

## 2 アプリケーション

- プログラマブル ロジック コントローラ (PLC)
  - デジタル入力モジュール
  - バイナリ入力モジュール



シンク タイプ

- モーター駆動デジタル入力
- CNC 制御
- 産業用輸送向けデジタル入力

## 3 説明


ISO1228 は、IEC 61131-2 Type 1 および 3 の各特性または 4 チャンネル Type 2 特性に構成可能な、8 チャンネル絶縁型 24V デジタル入力レシーバです。ISO1228 は、抵抗でプログラム可能な高精度の電流制限と、フィールド側入力電流電源による LED 表示機能を内蔵しているため、システムの消費電力を低減し、基板の温度を下げるすることができます。ISO1228 は、最小限のハードウェア変更で、ソース タイプまたはシンク タイプのデジタル入力向けに構成できます。シリアル SPI とパラレル出力の両方のモードが利用可能です。バリアをまたぐ断線検出、フィールド側の電源電圧監視、内蔵 CRC は、システムの信頼性向上に役立ちます。グリッチ フィルタを内蔵し、IEC-ESD とサージ保護機能を内蔵しており、堅牢な設計を実現できます。

ISO1228 は、1.71V~5.5V の電源電圧範囲で動作し、1.8V、2.5V、3.3V、5V のコントローラをサポートします。フィールド側出力電圧範囲は、シンク モードで 8.5V~36V、ソース モードで 13V~36V がサポートされます。ISO1228 は、最大 1.5Mbps のデータ レートをサポートし、高速動作のために最小パルス幅 667ns を通過させます。

### パッケージ情報

部品番号	パッケージ (1)	パッケージ サイズ (2)	本体サイズ (公称)
ISO1228	SSOP (38) DFB	9.9mm × 6.0mm	9.9mm × 3.90mm

- 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。
- パッケージサイズ (長さ × 幅) は公称値であり、該当する場合はピンを含みます。



ソース タイプ



## 目次

<b>1 特長</b> .....	<b>1</b>	<b>7.1 概要</b> .....	<b>19</b>
<b>2 アプリケーション</b> .....	<b>1</b>	<b>7.2 機能ブロック図</b> .....	<b>19</b>
<b>3 説明</b> .....	<b>1</b>	<b>7.3 機能説明</b> .....	<b>20</b>
<b>4 ピン構成および機能</b> .....	<b>3</b>	<b>7.4 デバイスの機能モード</b> .....	<b>26</b>
<b>5 仕様</b> .....	<b>5</b>	<b>8 アプリケーションと実装</b> .....	<b>27</b>
5.1 絶対最大定格.....	5	8.1 アプリケーション情報.....	27
5.2 ESD 定格.....	5	8.2 代表的なアプリケーション.....	27
5.3 推奨動作条件.....	6	8.3 電源に関する推奨事項.....	32
5.4 熱に関する情報.....	7	8.4 レイアウト.....	32
5.5 電力定格.....	7	<b>9 デバイスおよびドキュメントのサポート</b> .....	<b>34</b>
5.6 絶縁仕様.....	8	9.1 ドキュメントのサポート.....	34
5.7 安全関連認証.....	9	9.2 ドキュメントの更新通知を受け取る方法.....	34
5.8 安全限界値.....	9	9.3 サポート・リソース.....	34
5.9 電気的特性—DC 仕様.....	10	9.4 商標.....	34
5.10 スイッチング特性—AC 仕様.....	11	9.5 静電気放電に関する注意事項.....	34
5.11 代表的特性.....	15	9.6 用語集.....	34
<b>6 パラメータ測定情報</b> .....	<b>17</b>	<b>10 改訂履歴</b> .....	<b>34</b>
6.1 テスト回路.....	17	<b>11 メカニカル、パッケージ、および注文情報</b> .....	<b>35</b>
<b>7 詳細説明</b> .....	<b>19</b>		

## 4 ピン構成および機能




図 4-1. ISO1228 DFB パッケージ、38 ピン SSOP (上面図)

表 4-1. ピンの機能

ピン		種類 <sup>(1)</sup>	説明
番号	名称		
1	IN1	I/O	磁場入力、チャンネル 1
2	LED1	I/O	LED 表示ピン、チャンネル 1
3	IN2	I/O	磁場入力、チャンネル 2
4	LED2	I/O	LED 表示ピン、チャンネル 2
5	IN3	I/O	磁場入力、チャンネル 3
6	LED3	I/O	LED 表示ピン、チャンネル 3
7	AVSS	—	磁場側負電源
8	IN4	I/O	磁場入力、チャンネル 4
9	LED4	I/O	LED 表示ピン、チャンネル 4
10	IN5	I/O	磁場入力、チャンネル 5
11	LED5	I/O	LED 表示ピン、チャンネル 5
12	IN6	I/O	磁場入力、チャンネル 6
13	LED6	I/O	LED 表示ピン、チャンネル 6
14	IN7	I/O	磁場入力、チャンネル 7
15	LED7	I/O	LED 表示ピン、チャンネル 7
16	AVCC	—	磁場側正電源
17	AVSS	—	磁場側負電源
18	IN8	I/O	磁場入力、チャンネル 8
19	LED8	I/O	LED 表示ピン、チャンネル 8
20	NC	—	未接続
21	GND1	—	磁場側接地
22	NC	—	未接続
23	F1	—	磁場側フラグ
24	F0	—	磁場側フラグ
25	GND1	—	磁場側接地
26	nFAULT	—	磁場側故障出力
27	OUT_EN	—	磁場側出力使能
28	OUT8 / SYNC	—	磁場側出力 8 / シンク
29	OUT7 / BURST_EN	—	磁場側出力 7 / バースト使能
30	OUT6 / nRST	—	磁場側出力 6 / リセット
31	OUT5 / nINT	—	磁場側出力 5 / インタラプト
32	OUT4 / nCS	—	磁場側出力 4 / チップ選択
33	OUT3 / SCLK	—	磁場側出力 3 / シフトクロック
34	OUT2 / SDI	—	磁場側出力 2 / シフトデータ入力
35	OUT1 / SDO	—	磁場側出力 1 / シフトデータ出力
36	GND1	—	磁場側接地
37	V <sub>CC1</sub>	—	磁場側電源
38	COMM_SEL	—	磁場側通信選択

表 4-1. ピンの機能 (続き)

ピン		種類 <sup>(1)</sup>	説明
番号	名称		
15	LED7	I/O	LED 表示ピン、チャンネル 7
16	AVCC	—	磁場側電源
17	AVSS	—	磁場側負電源
18	IN8	I/O	磁場入力、チャンネル 8
19	LED8	I/O	LED 表示ピン、チャンネル 8
20	NC	—	未接続のままにします
21	GND1	—	論理接地
22	NC	—	未接続のままにします
23	F1	I	デジタル フィルタ設定
24	F0	I	デジタル フィルタ設定
25	GND1	—	論理接地
26	nFAULT	O	オープンドレイン出力。4.7kΩ プルアップを V <sub>CC1</sub> に接続する
27	OUT_EN	I	出力イネーブル。OUT_EN=0 またはフローティングの場合、OUT1 ~ OUT8 の出力ピンはトライステートになります
28	OUT8/SYNC	O	バースト モードでデータを同期 (COMM_SEL=V <sub>CC1</sub> ) データ出力、チャンネル 8、パラレル インターフェイス モード (COMM_SEL=0)
29	OUT7/ BURST_EN	I/O	シリアル インターフェイス モードでのバースト モード (COMM_SEL=V <sub>CC1</sub> ) データ出力、チャンネル 7、パラレル インターフェイス モード (COMM_SEL=0)
30	OUT6/nRST	I/O	シリアル インターフェイス モードでのアクティブロー SPI リセット (COMM_SEL=V <sub>CC1</sub> ) データ出力、チャンネル 6、パラレル インターフェイス モード (COMM_SEL=0)
31	OUT5/nINT	O	シリアル インターフェイス モードでのアクティブロー SPI 割り込み (COMM_SEL=V <sub>CC1</sub> ) データ出力、チャンネル 5、パラレル インターフェイス モード (COMM_SEL=0)
32	OUT4/nCS	I/O	シリアル インターフェイス モードでの SPI チップ セレクト (COMM_SEL=V <sub>CC1</sub> ) データ出力、チャンネル 4、パラレル インターフェイス モード (COMM_SEL=0)
33	OUT3/SCLK	I/O	シリアル インターフェイス モードでの SPI クロック (COMM_SEL=V <sub>CC1</sub> ) データ出力、チャンネル 3、パラレル インターフェイス モード (COMM_SEL=0)
34	OUT2/SDI	I/O	シリアル インターフェイス モードでの SPI 入力データ (COMM_SEL=V <sub>CC1</sub> ) データ出力、チャンネル 2、パラレル インターフェイス モード (COMM_SEL=0)
35	OUT1/SDO	O	シリアル インターフェイス モードでの SPI 出力データ (COMM_SEL=V <sub>CC1</sub> ) データ出力、チャンネル 1、パラレル インターフェイス モード (COMM_SEL=0)
36	GND1	—	論理接地
37	VCC1	—	論理電源
38	COMM_SEL	I	シリアル インターフェイスとパラレル インターフェイスの選択 COMM_SEL=V <sub>CC1</sub> の場合、シリアル インターフェイス モード COMM_SEL=0 またはフローティングの場合、パラレル インターフェイス モード

(1) I = 入力、O = 出力、I/O = 入力/出力

## 5 仕様

### 5.1 絶対最大定格

(1) を参照

		最小値	最大値	単位
AVCC <sup>(2)</sup>	AVCC から AVSS への電源電圧	-0.5	38.5	V
V <sub>CC1</sub> <sup>(2)</sup>	V <sub>CC1</sub> から GND1 への電源電圧	-0.5	6	V
V <sub>INx</sub>	INx ピンから AVSS への電圧	-0.5	38.5	V
V <sub>LEDx</sub>	LEDx ピンから AVSS への電圧	-0.5	38.5	V
V <sub>IO</sub>	SDx、nCS、nINT、OUTx、OUT_EN、F0、F1、nFAULT、COMM_SEL のピンにおける I/O 電圧範囲	-0.3	V <sub>CC1</sub> + 0.5 <sup>(3)</sup>	V
I <sub>O</sub>	SDO、nINT、OUTx、nFAULT のピンにおける出力電流	-15	15	mA
T <sub>J</sub>	動作時接合部温度		150	°C
T <sub>STG</sub>	保存温度	-65	150	°C

- (1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。
- (2) すべての電圧値は、ローカル グランド端子 (AVSS または GND1) を基準としており、ピーク電圧値です。
- (3) 最大電圧は 6V 以下である必要があります。

### 5.2 ESD 定格

			値	単位
V <sub>(ESD)</sub>	静電放電 人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠、	すべてのピン <sup>(1)</sup>	±1000	V
		すべての INx、LEDx、AVCC から AVSS <sup>(1)</sup>	±6000	V
V <sub>(ESD)</sub>	静電気放電 デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22-C101 準拠	すべてのピン <sup>(2)</sup>	±1500	
V <sub>(ESD_IEC)</sub>	IEC ESD システム レベル テスト	IEC 61000-4-2 準拠の接触放電、絶縁バリア耐性試験	±6000	V

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
- (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

### 5.3 推奨動作条件

		最小値	公称値	最大値	単位
AVCC	AVSS を基準としたフィールド側電源電圧 - シンクモード	8.5		36	V
AVCC	AVSS を基準としたフィールド側電源電圧 - ソースモード	13		36	V
V <sub>CC1</sub>	GND1 を基準としたバックプレーン電源電圧	1.71		5.5	V
V <sub>INx</sub> <sup>(1)</sup>	AVSS を基準とした INx の電圧	-0.3		36	V
R <sub>ILIM</sub>	電流制限抵抗セクタ	0		1	kΩ
DR	INx ピンのデータレート	0		1.5	Mbps
T <sub>UI</sub>	INx ピンの最小パルス幅	667			ns
F <sub>SCLK</sub>	最大 SPI クロック周波数			25	MHz
T <sub>A</sub>	周囲温度	-40		125	°C
T <sub>J</sub>	接合部温度	-40		150	°C

(1) V<sub>INx</sub> は AVCC とは無関係に設定できます

## 5.4 熱に関する情報

熱評価基準 <sup>(1)</sup>		ISO1228	単位
		DFB (SSOP)	
		38 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	91.8	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	50.5	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	58.2	°C/W
$\Psi_{JT}$	接合部から上面への特性パラメータ	30.3	°C/W
$\Psi_{JB}$	接合部から基板への特性パラメータ	57.7	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	—	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション ノートを参照してください。

## 5.5 電力定格

パラメータ		テスト条件	最小値	標準値	最大値	単位
<b>ISO1228</b>						
$P_D$	最大消費電力 (両サイド)	AVCC = 24V、V <sub>CC1</sub> = 5.5V、T <sub>J</sub> = 150°C、 C <sub>L</sub> = 15pF、SPI 周波数 = 25MHz、INx = 30V、R <sub>LIM</sub> = 1kΩ			565	mW
$P_{DF}$	最大消費電力 (フィールド サイド)				535	mW
$P_{DL}$	最大消費電力 (ロジック サイド)				30	mW

## 5.6 絶縁仕様

パラメータ		テスト条件	値 DW-16	単位
CLR	外部空間距離 <sup>(1)</sup>	空気を介した最短のピン間距離	4	mm
CPG	外部沿面距離 <sup>(1)</sup>	パッケージ表面に沿った最短のピン間距離	4	mm
DTI	絶縁物を介した距離	最小内部ギャップ (内部空間距離)	>17	μm
CTI	比較トラッキング インデックス	DIN EN 60112 (VDE 0303-11)、IEC 60112	>400	V
	材料グループ	IEC 60664-1 に準拠	II	
	IEC 60664-1 に準拠した過電圧カテゴリ	定格商用電源 $V_{RMS}$ が 150V 以下	I-IV	
	IEC 60664-1 に準拠した過電圧カテゴリ	定格商用電源 $V_{RMS}$ が 300V 以下	I-III	
<b>DIN EN IEC 60747-17 (VDE 0884-17) <sup>(2)</sup></b>				
$V_{IORM}$	最大反復ピーク絶縁電圧	AC 電圧 (バイポーラ)	637	$V_{PK}$
$V_{IOWM}$	最大動作絶縁電圧	AC 電圧、経時絶縁破壊 (TDDb) テスト。	450	$V_{RMS}$
		DC 電圧	637	$V_{DC}$
$V_{IOTM}$	最大過渡絶縁電圧	$V_{TEST} = V_{IOTM}$ , $t = 60s$ (認定)、 $V_{TEST} = 1.2 \times V_{IOTM}$ , $t = 1s$ (100% 出荷時テスト)	4242	$V_{PK}$
$V_{IMP}$	最大インパルス電圧 <sup>(3)</sup>	IEC 62368-1 に準拠し空気中でテスト、1.2/50μs の波形	4000	$V_{PK}$
$V_{IOSM}$	最大サージ絶縁電圧 <sup>(4)</sup>	$V_{IOSM} \geq 1.3 \times V_{IMP}$ 、油中でテスト (認定試験)、IEC 62368-1 に準拠した 1.2/50μs 波形	5200	$V_{PK}$
$Q_{pd}$	見掛けの電荷 <sup>(5)</sup>	メソッド a、I/O 安全テスト サブグループ 2/3 の後、 $V_{ini} = V_{IOTM}$ , $t_{ini} = 60s$ 、 $V_{pd(m)} = 1.2 \times V_{IORM}$ , $t_m = 10s$	$\leq 5$	pC
		メソッド a、環境テストのサブグループ 1 の後、 $V_{ini} = V_{IOTM}$ , $t_{ini} = 60s$ 、 $V_{pd(m)} = 1.2 \times V_{IORM}$ , $t_m = 10s$	$\leq 5$	
		メソッド b: ルーチン テスト (100% 出荷時)、 $V_{ini} = 1.2 \times V_{IOTM}$ , $t_{ini} = 1s$ 、 $V_{pd(m)} = 1.5 \times V_{IORM}$ , $t_m = 1s$ (メソッド b1) または $V_{pd(m)} = V_{ini}$ , $t_m = t_{ini}$ (メソッド b2)	$\leq 5$	
$C_{IO}$	絶縁バリア容量、入力から出力へ <sup>(6)</sup>	$V_{IO} = 0.4 \times \sin(2\pi ft)$ , $f = 1MHz$	$\approx 0.5$	pF
$R_{IO}$	絶縁抵抗 <sup>(6)</sup>	$V_{IO} = 500V$ , $T_A = 25^\circ C$	$> 10^{12}$	$\Omega$
		$V_{IO} = 500V$ ( $100^\circ C \leq T_A \leq 125^\circ C$ 時)	$> 10^{11}$	
		$V_{IO} = 500V$ ( $T_S = 150^\circ C$ 時)	$> 10^9$	
	汚染度		2	
	耐候性カテゴリ		40/125/21	
<b>UL 1577</b>				
$V_{ISO}$	最大絶縁耐性電圧	$V_{TEST} = V_{ISO}$ , $t = 60s$ (認定)、 $V_{TEST} = 1.2 \times V_{ISO}$ , $t = 1s$ (100% 出荷時テスト)	3000	$V_{RMS}$

- (1) 沿面距離および空間距離の要件は、アプリケーション個別の機器絶縁規格に従って適用する必要があります。沿面距離および空間距離を維持するために、プリント基板上でアイソレータの取り付けパッドによってこの距離が短くならないように注意して基板を設計する必要があります。場合によっては、プリント基板上の沿面距離と空間距離が等しくなります。プリント基板上にグループやリブを設けるなどの技法を使用して、これらの仕様値を大きくすることができます。
- (2) この絶縁型デジタル入力は、安全定格内の 安全な電氣的絶縁 にのみ適しています。安全定格への準拠は、適切な保護回路によって保証する必要があります。
- (3) テストは、パッケージのサージ耐性を判定するため、空気中で実行されます。
- (4) テストは、絶縁バリアの固有サージ耐性を判定するため、油中で実行されます。
- (5) 見掛けの放電電荷とは、部分放電 (pd) により発生する放電です。
- (6) 絶縁バリアのそれぞれの側にあるすべてのピンを互いに接続して、2 つの端子を持つデバイスを構成します。



## 5.7 安全関連認証

VDE	CSA	UL	CQC	TUV
DIN EN IEC 60747-17 (VDE 0884-17) による認証を計画	IEC 62368-1 および IEC 61010-1 による認証	UL 1577 部品認定プログラムに従う認証を計画中	GB4943.1 に従う認証を計画中	EN 61010-1 および EN 62368-1 に従う認証を計画中
最大過渡絶縁電圧: 4242V <sub>PK</sub> 、 最大反復ピーク絶縁電圧: 637V <sub>PK</sub> 、 最大サージ絶縁電圧: 5200V <sub>PK</sub>	3000V <sub>RMS</sub> 基本絶縁、IEC / CSA / EN 62368-1 に準拠した場合、動作電圧 400V <sub>RMS</sub> 、IEC / CSA 61010-1 に準拠した場合、動作電圧 300V <sub>RMS</sub>	シングル保護、 3000 V <sub>RMS</sub>	基本絶縁、高度 ≤ 5000m、 熱帯気候、 最大動作電圧: 250V <sub>RMS</sub>	3000V <sub>RMS</sub> 基本絶縁、EN 61010-1 に準拠した場合、最大動作電圧 300V <sub>RMS</sub> 、EN 62368-1 に準拠した場合、最大動作電圧 400V <sub>RMS</sub>
認証計画	認証計画	認証計画	認証計画	認証計画

## 5.8 安全限界値

安全限界値 <sup>(1)</sup> の目的は、入力または出力回路の故障による絶縁バリアの損傷の可能性を最小限に抑えることです。

パラメータ		テスト条件	最小値	標準値	最大値	単位
<b>D-38 パッケージ</b>						
I <sub>S</sub>	安全入力、出力、または電源電流 - バックプレーン サイド <sup>(1)</sup>	R <sub>θJA</sub> = 91.8°C/W, V <sub>CC1</sub> = 5.5V, T <sub>J</sub> = 150°C, T <sub>A</sub> = 25°C			248	mA
I <sub>S</sub>	安全入力、出力、または電源電流 - フィールド サイド <sup>(1)</sup>	R <sub>θJA</sub> = 91.8°C/W, AVCC = 36V, T <sub>J</sub> = 150°C, T <sub>A</sub> = 25°C			38	mA
P <sub>S</sub>	安全入力、出力、または合計電力 <sup>(1)</sup>	R <sub>θJA</sub> = 91.8°C/W, T <sub>J</sub> = 150°C, T <sub>A</sub> = 25°C			1362	mW
T <sub>S</sub>	最高安全温度 <sup>(1)</sup>				150	°C

- (1) 最高安全温度 T<sub>S</sub> は、本デバイスに規定された最大接合部温度 T<sub>J</sub> と同じ値です。I<sub>S</sub> および P<sub>S</sub> パラメータはそれぞれ安全電流と安全電力を表します。I<sub>S</sub> および P<sub>S</sub> の最大限界値を超過してはなりません。これらの限界値は、周囲温度 T<sub>A</sub> によって異なります。表にある接合部から空気への熱抵抗 R<sub>θJA</sub> は、リード付き表面実装パッケージ向けの High-K テスト ボードに実装されたデバイスの数値です。これらの式を使って各パラメータの値を計算します。  
 $T_J = T_A + R_{\theta JA} \times P$ 、ここで P は本デバイスで消費される電力です。  
 $T_{J(max)} = T_S = T_A + R_{\theta JA} \times P_S$ 、ここで T<sub>J(max)</sub> は最大許容接合部温度です。  
 $P_S = I_S \times V_I$ 、ここで V<sub>I</sub> は最大入力電圧です。

## 5.9 電気的特性—DC仕様

(特に記述のない限り、推奨動作条件範囲内)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
<b>電源電圧および電流</b>						
AVCC (UVLO+)	正方向の UVLO スレッシュホールド電圧 - シンクモード		7.7	8.4		
AVCC (UVLO-)	負方向の UVLO スレッシュホールド - シンクモード		5.5	6		
AVCC (UVLO+)	正方向の UVLO スレッシュホールド電圧 - ソースモード		11.7	12.5		
AVCC (UVLO-)	負方向の UVLO スレッシュホールド - ソースモード		9	9.8		
AVCC (HYS)	UVLO スレッシュホールド ヒステリシス		1.7			
V <sub>CC1</sub> (UVLO+)	正方向の UVLO スレッシュホールド電圧 (V <sub>CC1</sub> )		1.53	1.71		V
V <sub>CC1</sub> (UVLO-)	負方向 UVLO スレッシュホールド (V <sub>CC1</sub> )		1.3	1.41		V
V <sub>CC1</sub> (HYS)	UVLO スレッシュホールド ヒステリシス (V <sub>CC1</sub> )		0.08	0.13		V
I <sub>AVCC</sub> (SINK)	AVCC 電源静止電流	INx=HIGH または LOW DC	3.5	5		mA
I <sub>AVCC</sub> (SRC)	ソースモードでの AVCC 電源静止電流	INx=HIGH または LOW DC	4.5	5.8		mA
I <sub>VCC1</sub>	V <sub>CC1</sub> の電源ディスエーブル電流	INx=HIGH または LOW DC、OUT_EN = LOW またはフローティング	.3	.8		mA
I <sub>VCC1</sub>	V <sub>CC1</sub> の電源静止電流	INx=HIGH または LOW DC、OUT_EN = V <sub>CC1</sub>	3.5	4.3		mA
<b>ロジック I/O</b>						
V <sub>IT+</sub> (EN)	OUT_EN、SDI、SCLK、COMM_SEL、nCS のピンの正方向入力ロジック スレッシュホールド電圧			0.7 × V <sub>CC1</sub>		V
V <sub>IT-</sub> (EN)	OUT_EN、SDI、SCLK、COMM_SEL、nCS のピンの負方向入力ロジック スレッシュホールド電圧		0.3 × V <sub>CC1</sub>			V
V <sub>HYS</sub> (EN)	OUT_EN、SDI、SCLK、COMM_SEL、nCS のピンの入力ヒステリシス電圧		0.15 × V <sub>CC1</sub>			V
I <sub>IL</sub>	SDI、SCLK、nRST、BURST_EN、nCS のピンの Low レベル入力	OUT_EN = V <sub>CC1</sub> および COMM_SEL = V <sub>CC1</sub>	-15			μA
I <sub>IL</sub>	OUT_EN の Low レベル入力		-30			μA
I <sub>IH</sub>	SDI、SCLK、COMM_SEL、nRST、BURST_EN、nCS のピンの High レベル入力	OUT_EN = V <sub>CC1</sub> および COMM_SEL = V <sub>CC1</sub>		15		μA
I <sub>IH</sub>	OUT_EN の High レベル入力			30		μA
V <sub>OH</sub>	OUTx と SDO のピンの High レベル出力電圧	V <sub>CC1</sub> = 1.71V、I <sub>OH</sub> = -1mA	V <sub>CC1</sub> - 0.2			V
V <sub>OL</sub>	OUTx、SDO、nINT、nFAULT のピンの Low レベル出力電圧	V <sub>CC1</sub> = 1.71V、I <sub>OH</sub> = 1mA		0.2		V
<b>電流制限とワイヤ破損</b>						
I <sub>INx</sub> + I(R <sub>PARx</sub> )	INx のピンから引き込まれた電流と、対応する R <sub>PAR</sub> 外部抵抗 (シンクタイプ) の合計	R <sub>THR</sub> = 0Ω、R <sub>LIM</sub> = 0Ω V <sub>IL</sub> < V <sub>INx</sub> < V <sub>IH</sub>	2	3.3		mA
		R <sub>THR</sub> = 0Ω、R <sub>LIM</sub> = 0Ω V <sub>IH</sub> < V <sub>INx</sub> < 36	2.1	3.3		mA
I <sub>INx</sub> + I(R <sub>PARx</sub> )	INx のピンから引き込まれた電流と、対応する R <sub>PAR</sub> 外部抵抗 (シンクタイプ) の合計	R <sub>THR</sub> = 0Ω、R <sub>LIM</sub> = 1kΩ V <sub>IL</sub> < V <sub>INx</sub> < V <sub>IH</sub>	3	4.7		mA
		R <sub>THR</sub> = 0Ω、R <sub>LIM</sub> = 1kΩ V <sub>IH</sub> < V <sub>INx</sub> < 36V	3.1	4.7		

(特に記述のない限り、推奨動作条件範囲内)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
I <sub>INx</sub> + I(R <sub>PARx</sub> )	IN <sub>x</sub> のピンから引き込まれた電流と、対応する R <sub>PAR</sub> 外部抵抗 (ソース タイプ) の合計	R <sub>THR</sub> = 0Ω、R <sub>ILIM</sub> = 0Ω V <sub>IL</sub> < AVCC - V <sub>INx</sub> < V <sub>IH</sub>	2		3.3	mA
		R <sub>THR</sub> = 0Ω、R <sub>ILIM</sub> = 0Ω V <sub>IH</sub> < AVCC - V <sub>INx</sub> < 36V	2.1		3.3	mA
I <sub>INx</sub> + I(R <sub>PARx</sub> )	IN <sub>x</sub> のピンから引き込まれた電流と、対応する R <sub>PAR</sub> 外部抵抗 (ソース タイプ) の合計	R <sub>THR</sub> = 0Ω、R <sub>ILIM</sub> = 1kΩ V <sub>IL</sub> < AVCC - V <sub>INx</sub> < V <sub>IH</sub>	3		4.2	mA
		R <sub>THR</sub> = 0Ω、R <sub>ILIM</sub> = 1kΩ V <sub>IH</sub> < AVCC - V <sub>INx</sub> < 36V	3.1		4.2	
I <sub>WB</sub>	ワイヤ破損検出スレッショルド	R <sub>IWB</sub> <sup>(1)</sup> = 90kΩ			245	μA
I <sub>INx</sub> (UVLO)	AVCC が存在しない場合の、IN <sub>x</sub> のピンから引き込まれた電流と、対応する R <sub>PAR</sub> 外部抵抗 (シンク タイプ) の合計。	R <sub>ILIM</sub> = 1kΩ、R <sub>THR</sub> = 0Ω、R <sub>PAR</sub> = 9.76kΩ V <sub>INx</sub> = 13V	1			mA
フィールド側の電圧遷移スレッショルド						
V <sub>IL</sub>	出力 Low の場合のモジュール入力 (R <sub>THR</sub> を含む) の Low レベル スレッショルド電圧。シンク タイプ。	R <sub>ILIM</sub> = 1kΩ または 0Ω、R <sub>THR</sub> = 0Ω	4.7			V
		R <sub>ILIM</sub> = 1kΩ、R <sub>THR</sub> = 1kΩ	7.7			
V <sub>IL</sub>	出力 Low の場合のモジュール入力 (R <sub>THR</sub> を含む) の Low レベル スレッショルド電圧。シンク タイプ。	R <sub>ILIM</sub> = 0Ω、R <sub>THR</sub> = 1kΩ	6.7			V
V <sub>IH</sub>	出力 High の場合のモジュール入力 (R <sub>THR</sub> を含む) の High レベル スレッショルド電圧。シンク タイプ。	R <sub>ILIM</sub> = 1kΩ または 0Ω、R <sub>THR</sub> = 0Ω			6.4	V
		R <sub>ILIM</sub> = 1kΩ、R <sub>THR</sub> = 1kΩ			11.1	
		R <sub>ILIM</sub> = 0Ω、R <sub>THR</sub> = 1kΩ			9.7	
V <sub>HYS</sub>	モジュール入力のスレッショルド電圧ヒステリシス。シンク タイプ。	R <sub>ILIM</sub> = 1kΩ、R <sub>THR</sub> = 0Ω	0.85	1		V
		R <sub>ILIM</sub> = 1kΩ、R <sub>THR</sub> = 1kΩ	0.8	1		
		R <sub>ILIM</sub> = 0Ω、R <sub>THR</sub> = 1kΩ	0.7	1		
AVCC-V <sub>IL</sub>	出力 Low の場合のモジュール入力 (R <sub>THR</sub> を含む) の Low レベル スレッショルド電圧。ソース タイプ。	R <sub>ILIM</sub> = 0Ω、R <sub>THR</sub> = 1.35kΩ	7.4			V
		R <sub>ILIM</sub> = 1kΩ、R <sub>THR</sub> = 2kΩ	10.7			V
AVCC-V <sub>IH</sub>	出力 High の場合のモジュール入力 (R <sub>THR</sub> を含む) の High レベル スレッショルド電圧。ソース タイプ。	R <sub>ILIM</sub> = 0Ω、R <sub>THR</sub> = 1.35kΩ			10.9	V
		R <sub>ILIM</sub> = 1kΩ、R <sub>THR</sub> = 2kΩ			14.8	V
V <sub>HYS</sub>	モジュール入力のスレッショルド電圧ヒステリシス。ソース タイプ。	R <sub>ILIM</sub> = 1kΩ、R <sub>THR</sub> = 2kΩ	0.5			V
		R <sub>ILIM</sub> = 0Ω、R <sub>THR</sub> = 1.35kΩ	0.75	1		V
過熱とサーマル シャットダウン						
OTI	シャットダウンなしの過熱表示 (ブロックはシャットダウンされない)		130	142	150	°C
TSD+	サーマル シャットダウン起動温度 (フィールド入力はトライステート)		160	180	190	°C
TSD-	サーマル シャットダウン停止温度		155	170	180	°C
TSD <sub>HYS</sub>	サーマル シャットダウン ヒステリシス			5		°C

(1)  $R_{IWB}$  は式  $R_{IWB} = (V_{INX} - 2V) / I_{WB} - R_{THR}$  で計算されたワイヤ破損抵抗

## 5.10 スイッチング特性—AC 仕様

(特に記述のない限り、推奨動作条件範囲内)。

パラメータ	テスト条件	最小値	標準値	最大値	単位
電源投入のタイミング					

(特に記述のない限り、推奨動作条件範囲内)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
$T_{PWRUP}$	$V_{CC1}$ および $AVCC$ が $UVLO$ レベルを超えた後、デバイスが起動し通信を開始するまでの時間。	$V_{CC1}$ と $AVCC$ は同時にランプアップされます。		140	200	$\mu s$
$T_{FILTAVCC}$	$AVCC$ の内部グリッチ除去フィルタ	$AVCC$ 電源が対応する $UVLO$ -スレッショルドまで 10ns の立ち上り/立ち下り時間でディップすること。	3	5	7	$\mu s$
$T_{FILTCC1}$	$V_{CC1}$ の内部グリッチ除去フィルタ - 復帰時間	$V_{CC1}$ 電源が対応する $UVLO$ -スレッショルドまで 10ns の立ち上り/立ち下り時間でディップすること (最大 9 $\mu s$ )。デバイスが再び機能するために必要な時間	1	4	7	$\mu s$
<b>伝搬遅延と CMTI</b>						
$t_r, t_f$	出力信号の立ち上がり時間と立ち下がり時間、 $OUTx$ ピン	$C_{LOAD} = 15pF$ 、 $IN$ ピンへの 24V <sub>p,p</sub> クロック信号 (立ち上がり/立ち下がり時間 10ns)、 $R_{THR} = 0\Omega$ 。パラレル出力モード。 F1=low、F0=low、フィルタレジスタ設定: 0xxx		3		ns
$t_{PLH}$	Low から High への遷移の伝搬遅延時間	$IN$ ピンへの 24V <sub>pk-pk</sub> クロック信号 (立ち上がり/立ち下がり時間 10ns)、 $R_{THR} = 0\Omega$ 。パラレル出力モード。 F1=low、F0=low、フィルタレジスタ設定: 0xxx			780	ns
$t_{PHL}$	High から Low への遷移の伝搬遅延時間	$IN$ ピンへの 24V <sub>p,p</sub> クロック信号 (立ち上がり/立ち下がり時間 10ns)、 $R_{THR} = 0\Omega$ 。パラレル出力モード。 F1=low、F0=low、フィルタレジスタ設定: 0xxx			900	ns
$t_{sk(p)}$	パルス スキュー $ t_{PHL} - t_{PLH} $	$IN$ ピンへの 24V <sub>p,p</sub> クロック信号 (立ち上がり/立ち下がり時間 10ns)、 $R_{THR} = 0\Omega$ 。パラレル出力モード。			335	ns
$t_{UI}$	最小パルス幅	パラレル出力モード。 F1=low、F0=low、フィルタレジスタ設定: 0xxx	660			ns
$t_{PHZ}$	ディセーブルの伝搬遅延、出力 High から高インピーダンスへ	$V_{IN} = 24V$ 、 $OUTx$ 上の 1k $\Omega$ のプルダウン抵抗。パラレル出力モード		30	65	ns
$t_{PLZ}$	ディセーブルの伝搬遅延、出力 Low から高インピーダンスへ	$V_{IN} = 0V$ 、 $OUTx$ 上の 1k $\Omega$ のプルアップ抵抗。パラレル出力モード		30	60	ns
$t_{PZH}$	イネーブルの伝搬遅延、高インピーダンスから出力 high へ	$V_{IN} = 24V$ 、 $OUTx$ 上の 1k $\Omega$ のプルダウン抵抗。パラレル出力モード		3	5	$\mu s$
$t_{PZL}$	イネーブルの伝搬遅延、高インピーダンスから出力 low へ	$V_{IN} = 0V$ 、 $OUTx$ 上の 1k $\Omega$ のプルアップ抵抗。パラレル出力モード		1.5	2.6	$\mu s$
CMTI	同相過渡耐性	F1=low、F0=low、フィルタレジスタ設定: 0xxx	50	75		kV/ $\mu s$
<b>パッシブ ローパス フィルタ</b>						

(特に記述のない限り、推奨動作条件範囲内)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
TFILT	入力バッシブ ローパス フィルタ平均化時間	F1=low、F0=low、フィルタレジスタ設定: 0xxx	0			ns
		F1=low、F0=float、フィルタレジスタ設定: 1000	1			μs
		F1=low、F0=high、フィルタレジスタ設定: 1001	8			μs
		F1=float、F0=low、フィルタレジスタ設定: 1010	200			μs
		F1=float、F0=float、フィルタレジスタ設定: 1011	1			ms
		F1=float、F0=high、フィルタレジスタ設定: 1100	2.5			ms
		F1=high、F0=low、フィルタレジスタ設定: 1101	10			ms
		F1=high、F0=float、フィルタレジスタ設定: 1110	30			ms
		F1=high、F0=high、フィルタレジスタ設定: 1111	100			ms
TFILT <sub>WB</sub>	ワイヤ破損検出用入力フィルタ			30		ms
<b>SPI タイミング - 2.25V ~ 5.5V</b>						
FSCLK	SCLK 周波数、V <sub>CC1</sub> = 2.25V~5.5V			25		MHz
TSCLK	SCLK ビット周期		40			ns
TSLKH	SCLK High パルス幅		20			ns
TSLKL	SCLK Low パルス幅		20			ns
TDO	SCLK 出力から SDO 有効まで		4.5	12.5		ns
TCSW	チップ セレクト「High」パルス幅		250			ns
TCCLK	nCS の Low から SCLK の最初の立ち上がりエッジまでの時間		20			ns
TCLKCS	SCLK の最後の立ち下がりエッジから nCS が High になるまでの時間		10			ns
TCSDOV	nCS の Low から SDO の最初のデータ有効までの時間			10		ns
TCSDOZ	nCS の High から SDO hi-Z までの時間			15		ns
TSDISU	SDI から SCLK 立ち上がりエッジまでのセットアップ時間		10			ns
TSDIH	ホールド時間 SCLK 立ち上がりエッジから SDI まで		10			ns
TFLTW	最後のフォルト デアサート後の nFAULT 最小 Low 時間 (フォールトレジスタが読み出されない限り)		9			μs
TSRSTNCS	nSRST high (デアサート) から CS low (アサート) までの時間		150			ns
<b>SPI タイミング - 1.71V ~ 2.25V</b>						
FSCLK	SCLK 周波数、V <sub>CC1</sub> = 1.71V~2.25V			15		MHz
TSCLK	SCLK ビット周期		66.67			ns
TSLKH	SCLK High パルス幅		33.33			ns
TSLKL	SCLK Low パルス幅		33.33			ns
TDO	SCLK 出力から SDO 有効まで		7	21.5		ns

(特に記述のない限り、推奨動作条件範囲内)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
TCSW	チップ セレクト「High」パルス幅		390			ns
TCCLK	nCS の Low から SCLK の最初の立ち上がりエッジまでの時間		20			ns
TCLKCS	SCLK の最後の立ち下がりエッジから nCS が High になるまでの時間		10			ns
TCSDOV	nCS の Low から SDO の最初のデータ有効までの時間				20	ns
TCSDOZ	nCS の High から SDO hi-Z までの時間				20	ns
TSDISU	SDI から SCLK 立ち上がりエッジまでのセットアップ時間		10			ns
TSDIH	ホールド時間 SCLK 立ち上がりエッジから SDI まで		10			ns
TFLTW	最後のフォルト デアサート後の nFAULT 最小 Low 時間 (フォールトレジスタが読み出されない限り)		9			μs
TSRSTNCS	nSRST high (デアサート) から CS low (アサート) までの時間		200			ns
TCOMMSEL1	COMM_SEL low から high まで、最初の有効な nCS までの時間		300			ns
TCOMMSEL2	COMM_SEL high から low まで、有効な OUTx までの時間				60	ns

## 5.11 代表的特性

次の条件が適用されます (特に記述のない限り)。 $R_{PAR} = 13k\Omega$  ( $R_{ILIM} = 0k\Omega$  の場合)、 $R_{PAR} = 9.76k\Omega$  ( $R_{ILIM} = 1k\Omega$  の場合)、 $R_{SURGE} = 0k\Omega$ 、 $AVCC = 24V$ 、 $T_A = 27^\circ C$ 、 $V_{LEDx} = 1.8V$ 、




図 5-1. シンク モードにおける入力電流と入力電圧




図 5-2. シンク モードにおける入力電流と入力電圧




図 5-3. ソース モードにおける入力電流と入力電圧




図 5-4. ソース モードにおける入力電流と入力電圧




図 5-5. シンク モードにおける入力電流と温度




図 5-6. シンク モードにおける入力電圧スレッシュホールドと温度

## 5.11 代表的特性 (続き)

次の条件が適用されます (特に記述のない限り)。 $R_{PAR} = 13k\Omega$  ( $R_{ILIM} = 0k\Omega$  の場合)、 $R_{PAR} = 9.76k\Omega$  ( $R_{ILIM} = 1k\Omega$  の場合)、 $R_{SURGE} = 0k\Omega$ 、 $AVCC = 24V$ 、 $T_A = 27^\circ C$ 、 $V_{LEDx} = 1.8V$ 、




図 5-7. ソース モードにおける入力電圧スレッシュホールドと温度




図 5-8. 伝搬遅延




図 5-9. シンク モードにおける入力電圧スレッシュホールドと AVCC




図 5-10. シンク モードにおける消費電流と温度




図 5-11. シンク モードにおける消費電流と電源電圧



## 6 パラメータ測定情報

### 6.1 テスト回路




図 6-1. スwitchング特性試験回路と電圧波形




図 6-2. 入力電流および電圧スレッシュホールドのテスト回路




図 6-3. イネーブルおよびディセーブル伝搬遅延時間のテスト回路と波形 - ロジック low 状態





図 6-4. イネーブルおよびディセーブル伝搬遅延時間のテスト回路と波形 - ロジック high 状態



A. 合格基準: 出力が安定状態を維持。

図 6-5. 同相過渡電圧耐性試験回路






図 7-2. ソース タイプ

### 7.3 機能説明

ISO1228 デバイスは、最大 36V のデジタル入力信号を受信し、シリアル化またはパラレルのデジタル出力を提供します。外付け抵抗  $R_{ILIM}$  と外付けコンデンサ  $C_{FIL}$  は、AVCC または AVSS 経路に接続され、フィールド入力から引き込まれる電流の制限を設定します。外付け  $R_{THR}$  抵抗は、入力電圧の遷移スレッシュホールドを設定します。サージ耐性抵抗を使用した場合、この抵抗は入力をサージ イベントから保護します。

LED1～LED8 のピン上の内部電圧コンパレータは、シンク入力またはソース入力のタイプを選択します。ISO1228 は、すべての入力チャネルをシンク モードまたはソース モードのいずれかでサポートします。すべての入力チャネルが同じモードでない限り、このデバイスは動作しません。したがって、シンク タイプまたはソース タイプの入力を検出するためには、すべての LED を同じ方向に配置し、同じ電圧に接続する必要があります。そうでなければ、デバイスのフィールド側は電源投入されません。

#### 7.3.1 サージ保護

INx と AVCC は外付けのサージ耐性/パルス負荷抵抗によるサージ保護を備えています。500Ω、1kΩ、2kΩ のサージ耐性/パルス負荷抵抗は、それぞれ 500V/42Ω、1.2/50μs、1kV/42Ω、1.2/50μs、2kV/42Ω、1.2/50μs のサージに対して保護可能であり、シンク モードでは外付け TVS ダイオードを必要としません。サージ耐性/パルス負荷抵抗はサージ エネルギーの消費に耐えられる必要があります。 $R_{ILIM}$  および  $R_{SURGE}$  はシンク モードにおいて AVCC および AVSS ピンのサージ イベントから保護します。 $R_{THR}$  は MELF 抵抗などのサージ耐性抵抗を使用する場合に、フィールド入力のサージ イベントから保護します。 $R_{PAR}$  はサージ耐性抵抗である必要はありません。ソース モードではサージ保護に TVS ダイオードが必要です。

#### 7.3.2 フィールド側 LED 表示

ISO1228 は、フィールド側 LED 表示をサポートします。INx および  $R_{PAR}$  を流れる電流は、INx ピンで電圧遷移スレッシュホールド  $V_{IH}$  を超えると、LEDx ピンに分流されます。したがって、LED はデジタル入力電流によって電源供給され、システムの消費電力を節約します。同様に、INx 電圧が  $V_{IL}$  を下回ると、内部スイッチによって LEDx ピンはバイパスされ、LED が消灯します。LED 表示の使用は任意です。LEDx ピンは、シンク モードまたはソース モードで直接 GND に接続できます。ワイヤ破損検出機能は、ソース モードでは利用できません。また、シンク モードでも LEDx ピンが GND に短絡されている場合には利用できません。

#### 7.3.3 シリアルおよびパラレル出力オプション

ISO1228 デバイスは、COMM\_SEL ピンに基づいてパラレル出力とシリアル出力の両方をサポートします。COMM\_SEL が High の場合、デバイスはシリアル モードで動作し、COMM\_SEL が Low の場合はパラレル モードで動作します。シリアル モードは MCU のピン数が限られる用途に適しており、パラレル モードは最大のデータ スループットを得たい場合に用いられます。

シリアル モードは SPI によってサポートされます。デジチェーンもサポートされています。割り込みピン nINT は、INx データが変化すると Low になります。この機能により、MCU が SPI を継続的に読み出す必要がなくなり、演算負荷を削減できます。

#### 7.3.4 巡回冗長性検査 (CRC)

ISO1228 には、絶縁バリアを越えたデータ通信におけるエラーを検出する巡回冗長検査が備わっています。ISO1228 内部では 6 ビット CRC が実装されています。CRC エラーが検出されると、nFAULT フラグがアサートされます。対応する SPI レジスタのビットも High に設定されます。CRC エラーが出た場合は、バリアを超える次の通信が正常に行われるまで、直前の OUTx データが保持されます。

#### 7.3.5 フォルト通知

ISO1228 は、フィールド側の電源喪失の検出、フィールド側の過温度検出およびサーマル シャットダウン、任意の入力チャンネルでのワイヤ破損検出、絶縁バリアを越えるシリアル通信における CRC エラーのフォルト条件を監視します。いずれかのフォルトが検出されると、SPI レジスタ内の対応ビットが High に設定されます。同様に、すべてのフォルト検出は nFAULT ピン (アクティブ "Low") にフラグが立てられます。電源投入後 25ms までは、nFAULT ピンおよび SPI レジスタ内のデータは無視します。SPI レジスタ内のフォルト ステータスは、基礎となるフォルト条件が解消された場合に限り、フォルト レジスタが読み出されるまで保持されます。nFAULT ピンは、基礎となるフォルト条件が解消された場合、少なくとも 9μs または SPI フォルト レジスタが読み出されるまでのいずれか早い方までアサートされます。フィールド電力損失または CRC ビットがセットされた場合、フォルト レジスタ (02h) 内の他のビットは不定です。

詳細については、『[ISO1228 を使用してシリアル モードとパラレル モードを動的に切り替える方法](#)』を参照してください。

#### 7.3.6 パッシブ ローパス フィルタ

ISO1228 は、INx および WBx データ パスでの内蔵デジタル ロー パス フィルタをサポートしています。フィルタは、SPI レジスタ (各チャンネル フィルタを個別にプログラム可能) または F0 ピンと F1 ピンを介してプログラムできます。F0 および F1 ピンは High、Low、フローティングの 3 つの入力状態をサポートし、結果として 9 種類のデジタル フィルタリング値が得られます。デジタル フィルタの値については、『[スイッチング特性](#)』セクションを参照してください。SPI レジスタのフィルタ値が優先されます。SPI フィルタ有効化がゼロ以外の値である場合、F0 および F1 ピンの状態は無視されます。

ISO1228 は、ワイヤ破損検出フォルトに対してもデジタル フィルタをサポートします。これは固定の、プログラム不可の 30ms フィルタです。

### 7.3.7 SPI レジスタ マップ

アドレス	名称	R/W	説明
00h	入力データ	R	データ情報: <7> = IN8 <6> = IN7 . . <0> = IN1
01h	ワイヤ破損	R	断線情報: <7> = WB8 <6> = WB7 <5> = WB6 . . <0> = WB1
02h	フォルト	R	設計に含まれる欠陥の詳細を示します: <7> = WB (任意のチャンネルに WB が表示される) <6> = OT (過熱閾値を超えた) <5> = 予約済み <4> = CRC (ダイ間 CRC がエラー中) <3> = 予約済み <2> = 磁場側の電力損失 <1> = 予約済み <0> = UVLO (MCU 側)
03h	フィルタ Ch 1 および Ch 2	R/W	<7> = フィルタ有効化、Ch 1 <6:4> = フィルタ設定、Ch 1 <3> = フィルタ有効化、Ch 2 <2:0> = フィルタ設定、Ch 2
04h	フィルタ Ch 3 および Ch 4	R/W	<7> = フィルタ有効化、Ch 3 <6:4> = フィルタ設定、Ch 3 <3> = フィルタ有効化、Ch 4 <2:0> = フィルタ設定、Ch 4
05h	フィルタ Ch 5 および Ch 6	R/W	<7> = フィルタ有効化、Ch 5 <6:4> = フィルタ設定、Ch 5 <3> = フィルタ有効化、Ch 6 <2:0> = フィルタ設定、Ch 6
06h	フィルタ Ch 7 および Ch 8	R/W	<7> = フィルタ有効化、Ch 7 <6:4> = フィルタ設定、Ch 7 <3> = フィルタ有効化、Ch 8 <2:0> = フィルタ設定、Ch 8

フィルタ設定については、[セクション 5.10](#) を参照してください。

### 7.3.8 SPI のタイミング - デイジーチェーン以外

図 7-3 は、デイジーチェーン モードの SPI タイミング図を示しています。ISO1228 は SPI モード 0 (クロック極性 = 非アクティブ Low、クロック位相 = 立ち上がり/先行エッジ) を備えています。ビット W/Rn (1/0) によって、書き込みまたは読み出し動作が決まります。Ab は、読み出しまたは書き込み用の 7 ビットレジスタです。Wb は、書き込み動作の 8 ビット書き込みデータであり、読み出し動作では無視されます。Rb は、読み出し動作中に Ab でアドレス指定されるレジスタからの 8 ビット読み出しデータであり、書き込み動作では無視する必要があります。O8~O1 は 8 デジタル入力 IN8~IN1 の状態であり、アドレス フェーズ中に常に SDO に出力されます。

SDI が継続的に Low (0) に保持されている場合、デバイスはこれをアドレス 0 からの読み出し動作として扱います。アドレス 0 は IN8~IN1 の状態を保持するため (「SPI レジスタ マップ」を参照)、読み出し動作のこの特殊なケースでは、SDO 出力はアドレス フェーズと読み出しフェーズの両方で IN8~IN1 になります。デジタル入力の状態のみが関係し、他のレジスタへの読み出し/書き込みを行わないアプリケーションでは、このオプションを使用すると実装が簡単になります。




図 7-3. SPI のタイミング - デイジーチェーン以外

### 7.3.9 SPI のタイミング - デイジーチェーン

図 7-4 は、デイジーチェーンにおける 2 個の ISO1228 デバイスの例を示しています。ISO1228 では最大 8 デバイスまでデイジーチェーン接続できます。図 7-5 は、この 2 デバイス構成におけるデイジーチェーン モードの SPI タイミング図を示しています。ビット  $W/Rn[x]$  (1/0) によって、書き込みまたは読み出し動作が決まります。 $Ab[x]$  は、読み出しまたは書き込み用の 7 ビットレジスタです。 $Wb[x]$  は、書き込み動作の 8 ビット書き込みデータであり、読み出し動作では無視されます。 $Rb[x]$  は、読み出し動作中に  $Ab[x]$  でアドレス指定されるレジスタからの 8 ビット読み出しデータであり、書き込み動作では無視する必要があります。 $O8[x] \sim O1[x]$  は 8 デジタル入力  $IN8 \sim IN1$  の状態であり、アドレス フェーズ中に常に  $SDO$  に出力されます。

コントローラに  $SDO$  が接続されているデバイス (この例ではデバイス 2) のアドレスとデータが最初にシフト入出力され、 $SDI$  がコントローラに接続されているデバイス (この例ではデバイス 1) のアドレスとデータが最後にシフト入出力されます。

$SDI$  が継続的に Low (0) に保持されている場合、デイジーチェーン内のデバイスはこれをアドレス 0 からの読み出し動作として扱います。アドレス 0 は  $IN8 \sim IN1$  の状態を保持するため (「SPI レジスタ マップ」を参照)、読み出し動作のこの特殊なケースでは、 $SDO$  出力はアドレス フェーズと読み出しフェーズの両方で  $IN8 \sim IN1$  になります。デジタル入力の状態のみが関係し、他のレジスタへの読み出し/書き込みを行わないアプリケーションでは、このオプションを使用すると実装が簡単になります。




図 7-4. SPI デイジーチェーンのブロック図




図 7-5. SPI のタイミング - デイジーチェーン



### 7.3.10 SPI バーストモード

ISO1228 デバイスは、BRST=HIGH のときのバーストモードの SPI 動作をサポートしています。このモードでは、CS トグルごとに、3 つの SPI 読み取り専用レジスタ Reg0、Reg1、Reg2 の出力が循環形式で連続的にシフトアウトされます。このモードのタイミングを 図 7-6 に示します。このモードは、SDI を介してアドレス情報を提供したくないが、Reg0、Reg1、Reg2 から情報を読み出したい用途向けに設計されています。BRST ピンをトグルする場合、デバイスをリセットしてモードを更新する必要があります。




図 7-6. SPI バーストモード タイミング ブロック図

バーストモード動作はデジタイゼーション構成でもサポートされます。最初の CS トグル時に、デジタイゼーション内のすべてのデバイスから Reg0 情報が読み出されます。次の CS トグルで、すべてのデバイスから Reg1 情報が読み出されます。その次の CS トグルで Reg2 情報が読み出され、その後 Reg0 情報に戻ります。OUT8/SYNC ピンは、MCU との同期のために Reg0 情報が送信されているとき HIGH にアサートされます。デジタイゼーションでのバーストモードのタイミングを 図 7-7 に示します。簡略化のため、Reg0 と Reg1 の読み出しのみを示しており、デジタイゼーション内のデバイスは 2 個のみです。




図 7-7. デイジーチェーンにおける SPI バーストモード タイミング図

## 7.4 デバイスの機能モード

表 7-1 は、ISO1228 デバイスの機能モードを一覧表示しています。

表 7-1. 機能表

AVCC 電源 <sup>(1)</sup>	VCC1 SUPPLY	入力 (INx)	出力イネーブル (OUT_EN)	出力 (OUTx) <sup>(2)</sup>	備考
PU	PU	H	H	H	チャンネル出力は、チャンネル入力のロジック状態になります。
		L	H	L	
		オープン	H	L	INx がオープンするとき、対応するチャンネルの出力は <b>Low</b> になります。
		X	L	不定	すべてのチャンネル出力はトライステートになります。
PD	PU	X	H	L	AVCC が事前に電源投入されていない場合、チャンネル出力は <b>Low</b> になります。
		X	H	H/L	AVCC が事前に電源投入されている場合、チャンネル出力は直前の状態になります。
		X	L	不定	すべてのチャンネル出力はトライステートになります。
PU	PD	X	X	不定	V <sub>CC1</sub> が電源オフのとき、チャンネルの出力は不定です。V <sub>CC1</sub> が電源オフから電源オンに遷移すると、チャンネル出力は入力のロジック状態と同じになります。
PD	PD				

(1) AVCC = フィールド側電源、PU = 電源投入済み (シンク モードで AVCC ≥ 8.5V、ソース モードで AVCC ≥ 13V)、PD = パワーダウン (V<sub>CC1</sub> ≤ 1.7V)、X = 無関係、H = High レベル、L = Low レベル、Z = 高インピーダンス

(2) V<sub>CC1</sub> < 1.71V のとき、出力は不定状態になります。

## 8 アプリケーションと実装

### 注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

### 8.1 アプリケーション情報

ISO1228 は、IEC 61131-2 タイプ 1、2、3 の特性を持つ、8 チャンルの絶縁型デジタル入力レシーバです。このデバイスは、プログラマブル ロジック コントローラ用の高チャンネル密度のデジタル入力モジュールおよびモーター制御デジタル入力モジュール向けに設計されています。このデバイスは、最大 36V のデジタル入力信号を受信し、並列出力または SPI を介して絶縁型デジタル出力を提供します。電源経路に配置された外付け抵抗  $R_{ILIM}$  は、各チャンネルがフィールド入力から引き込まれる電流を制限します。この電流制限は、システム内で消費される電力を最小化するのに役立ちます。電流制限はタイプ 1、2、3 の動作に設定できます。電圧遷移スレッショルドはタイプ 1、2、3 に準拠しており、入力経路に外付け抵抗  $R_{THR}$  を使用することによってさらに上げることができます。 $R_{ILIM}$  および  $R_{THR}$  の抵抗値を選択する際の詳細については、「[セクション 7.3](#)」セクションを参照してください。ISO1228 は高速動作が可能で、最小パルス幅 667ns を通過させることができます。




図 8-1. IEC61131-2 タイプ 1、2、3 近接スイッチのスイッチング特性

### 8.2 代表的なアプリケーション

#### 8.2.1 シンク タイプのデジタル入力

図 8-2 は、シンク タイプのデジタル入力の実装を示しています。INx ピンは、 $180\Omega \sim 2.4k\Omega$  の範囲の  $R_{THR}$  抵抗を介してデジタル入力に接続されます。 $R_{THR}$  抵抗はモジュール入力における電圧遷移スレッショルドを決定します。サージ耐性パルス負荷抵抗を使用した場合、 $R_{THR}$  抵抗は ISO1228 に流入するサージ電流を減衰させます。抵抗  $R_{ILIM}$  は、8 チャンネルすべての電流制限を制御します。 $C_{SURGE}$  の値は  $4.7\mu F$  に設定されています。 $C_{FIL}$  の値は  $1nF$  に設定されています。 $R_{SURGE}$  と  $R_{ILIM}$  のサージ体制抵抗は AVCC 経路に配置されます。

抵抗  $R_{SURGE}$  は V24V モジュール電源のサージをフィルタするために選択されます。 $R_{SURGE}$  の値を大きくするとフィルタリング効果は向上します。コンデンサ  $C_{SURGE} = 4.7\mu F$  はサージ電圧およびフィールド電源に存在するその他のノイズをフィルタするために使用されます。 $C_{FIL}$  は IC に局所的なデカップリングを提供し、その値は  $1nF$  でなければなりません。 $C_{FIL}$  は IC のできるだけ近くに配置する必要があります。電流制限機能が正しく動作するためには、 $R_{SURGE}$ 、 $C_{FIL}$ 、 $C_{SURGE}$  がすべて必要です。 $R_{SURGE}$ 、 $R_{THR}$ 、 $R_{ILIM}$ 、 $R_{PAR}$  は、IEC 61131-2 タイプ 1、2、3 の絶縁デジタル入力用に「[電圧スレッショルド](#)」から選択できます。

コンデンサ  $C_{IN}$  は、必要に応じて  $INx$  ピン上のノイズをフィルタするために使用できます。100pF ~ 10nF の値を、モジュール データシートに応じて使用できます。レイアウトに  $C_{IN}$  のフットプリントを含め、必要に応じてテスト結果に基づきフットプリントを使用します。





図 8-2. ISO1228 を使用したシンク タイプのデジタル入力

### 8.2.2 ソース タイプのデジタル入力

図 8-3 は、ソース タイプのデジタル入力の実装を示しています。検討事項はシンク タイプのデジタル入力と同様ですが、いくつかの違いがあります。1 つ目の違いは、LEDx ピン上の LED の向きが逆になり、LED が AVSS ではなくモジュール フィールド電源 V24V に接続される点です。2 つ目の違いは、 $R_{ILIM}$  および  $C_{FIL}$  の各成分が AVSS からフィールド グランドへの経路に接続される点です。これら両方の変更は、V24V 電源から  $R_{THR}$  抵抗を介してモジュール入力へ電流を流すために必要です。 $R_{THR}$ 、 $R_{ILIM}$ 、 $R_{PAR}$  は、IEC 61131-2 タイプ 1、2、3 の絶縁デジタル入力用に「[電圧スレッシュホールド](#)」から選択できます。



**図 8-3. ISO1228 を使用したソース タイプのデジタル入力**

### 8.2.3 シンク/ソース タイプのデジタル入力

セクション 8.2.3 には、PCB 上のハードウェア変更を必要とせずにシンクおよびソースの実装をサポートする ISO1228 の実装について記載されています。従来の双方向実装と同様に、共通端子の極性を切り替えることにより、入力をシンクタイプまたはソースタイプのデジタル入力に構成できます。この設計により、システムに診断機能や拡張性を持たせながら、消費電力・基板面積・コストを削減できます。




図 8-4. ISO1228 を使用したシンク/ソース タイプの実装

ボックス 2 に示すフル ブリッジ ダイオード整流器は、両方の動作モードで COM1 および COM2 を AVCC および AVSS に接続するために必要です。COM2=24V かつ COM1=GND のとき、ISO1228 の入力シンクタイプに構成されます。COM1=24V かつ COM2=GND のとき、ISO1228 はソース モードに構成されます。

両モードで LED インジケータを持つために、各チャンネルは LEDx ピンに双方向接続の LED を必要とします。LED 表示が不要な場合は、点線のボックス 1 に示すように、双方向の 2 個のダイオードを AVSS に接続できます。シンク/ソース絶縁デジタル入力構成の ISO1228 は、ボックス 1 および 2 に示す 6 個のダイオードのみを必要とします。

## 8.2.4 設計要件

ISO1228 デバイスは、デバイスごとに最大で抵抗  $R_{SURGE}$ 、 $R_{LIM}$  and が 2 個、およびコンデンサ  $C_{SURGE}$  と  $C_{LIM}$  が 2 個を必要とし、さらにチャンネルごとに抵抗  $R_{THR}$  と  $R_{PAR}$  が 2 個必要です。 $R_{SURGE}$ 、 $R_{LIM}$ 、 $R_{THR}$ 、 $R_{PAR}$  の選択に関する詳細については、「[詳細な設計手順](#)」セクションを参照してください。 $V_{CC1}$  には 100nF のデカップリング コンデンサが必要です。

### 8.2.4.1 詳細な設計手順

#### 8.2.4.1.1 電流制限

ISO1228 デバイスには、INx ピンから引き込まれる電流を制限する選択可能な電流制限機能が備わっています。この電流制限によって、入力電圧が High 遷移スレッショルドを超えた際に入力電流が直線的に増加し続けるのを防ぎ、チップやシステムの消費電力、基板の温度を低減します。

$R_{LIM}$  抵抗および  $R_{PAR}$  抵抗は、以下の式に従って電流制限 ( $I_L$ ) の値を設定します。

$$I_L \text{ (typical)} = 2.9\text{mA when } R_{LIM} = 0\text{k}\Omega \text{ \& } R_{PAR} = 13\text{k}\Omega \quad (1)$$

$$I_L \text{ (typical)} = 3.9\text{mA when } R_{LIM} = 1\text{k}\Omega \text{ \& } R_{PAR} = 9.76\text{k}\Omega. \quad (2)$$

$R_{PAR}$  には許容誤差 1% を推奨しますが、電流制限値の大きな変動が許容される場合は 5% の許容誤差を使用することもできます。 $R_{LIM} = 1\text{k}\Omega$  のとき、 $C_{FIL}$  の値は 1nF に設定されます。 $R_{PAR}$  の値はすべてのチャンネルで同じであり、正しい電流制限動作を達成するために必要です。

#### 8.2.4.1.2 電圧スレッシュホールド

$R_{THR}$  抵抗は、電圧スレッシュホールド ( $V_{IL}$  と  $V_{IH}$ ) を設定し、サージ電流を制限します。タイプ 3 システムでは、シンク モードにおいて  $I_L$  が 2.9mA (標準値) の場合は  $R_{THR}$  に 1k $\Omega$  が推奨され、 $I_L$  が 3.9mA (標準値) の場合は 910 $\Omega$  が推奨されます (必要とされる最大スレッシュホールド電圧は 11V)。  $I_L = 3.9mA$  は、タイプ 2 およびタイプ 3 のシステムのソース モードではサポートされません。タイプ 1 システムでは  $R_{THR}$  に 1k $\Omega$  が推奨されます (必要とされる最大スレッシュホールド電圧は 15V)、タイプ 2 システムでは  $R_{THR}$  に 910 $\Omega$  が推奨されます。表 8-1 とソース モード  $R_{THR}$  許容値 ( $\Omega$ ) には、それぞれのモードに適用可能な  $R_{THR}$  値の範囲が示されています。  $V_{IH}$  の標準値および  $V_{IL}$  の最小値を算出するには、式 3 と式 4 を使用します。

$$V_{IH}(\text{typical}) = 6.0V + R_{THR} \times I_L(\text{typical}) \quad (3)$$

$$V_{IL}(\text{typical}) = 5.0V + R_{THR} \times I_L(\text{typical}) \quad (4)$$

$$V_{IH}(\text{max}) = 6.4V + R_{THR} \times I_L(\text{max}) \quad (5)$$

$$V_{IL}(\text{min}) = 4.7V + R_{THR} \times I_L(\text{min}) \quad (6)$$

IEC 61131-2 タイプ 1 およびタイプ 3 の電圧スレッシュホールドに使用される  $R_{THR}$  値については、シンク モード  $R_{THR}$  許容値 ( $\Omega$ ) とソース モード  $R_{THR}$  許容値 ( $\Omega$ ) を参照してください。タイプ 2 動作もシンク モードで利用可能です。タイプ 2 動作では、 $R_{ILIM} = 1k\Omega$  と  $R_{PAR} = 9.76k\Omega$  として、2 つのタイプ 3 チャネルを並列に接続します。このタイプ 2 構成では、電流制限は 7.8mA (標準値) となります。このモードでは、各並列チャネルの  $R_{THR}$  値はタイプ 3 動作と同じにすることができます。

すべてのタイプの  $R_{THR}$  許容誤差は、5% です。  $R_{THR}$  にはサージ耐性抵抗を推奨します。

**表 8-1. シンク モード  $R_{THR}$  許容値 ( $\Omega$ )**

シンク モード							
$R_{ILIM} = 0\Omega$ , $R_{PAR} = 13k\Omega$ , $R_{SURGE} = 1k\Omega$ , ( $I_L = 2.9mA$ )				$R_{ILIM} = 1k\Omega$ , $R_{PAR} = 9.76k\Omega$ , $R_{SURGE} = 1k\Omega$ , ( $I_L = 3.9mA$ )			
	最小値	標準値	最大値		最小値	標準値	最大値
タイプ 1	180	1000	2400	タイプ 1	110	910	1740
タイプ 3	180	1000	1300	タイプ 3	110	910	930

**表 8-2. ソース モード  $R_{THR}$  許容値 ( $\Omega$ )**

ソース モード							
$R_{ILIM} = 0\Omega$ , $R_{PAR} = 13k\Omega$ ( $I_L = 2.9mA$ )				$R_{ILIM} = 1k\Omega$ , $R_{PAR} = 9.76k\Omega$ , ( $I_L = 3.9mA$ )			
	最小値	標準値	最大値		最小値	標準値	最大値
タイプ 1	180	1000	2400	タイプ 1	2000	2000	2000
タイプ 3	180	1000	1300	タイプ 3	非対応		

表中の値は、上述の  $V_{IH}$  および  $V_{IL}$  の式を用いて計算されています。

例として、IEC 61131-2 タイプ 1 シンク モードのスレッシュホールドについて値を計算できます。  $R_{ILIM} = 0k\Omega$  と仮定すると、以下のデータシート仕様が計算に使用できます。

$$V_{OFF\_MAX} = 5V \text{ and must be greater than } V_{IL}(\text{min}) \quad (7)$$

$$V_{ON\_MIN} = 15V \text{ and must be less than } V_{IH}(\text{max}) \quad (8)$$

$$I_{L}(\text{min}) = 2mA \quad (9)$$

$$I_{L}(\text{max}) = 3.3mA \quad (10)$$



$R_{THR}$  の最小許容値を計算できます。入力がオフ状態に近い場合は、 $V_{OFF\_MAX} = V_{IL(min)}$  となります。上述のデータシート値は  $V_{IL(min)}$  の式に代入できます。

$$V_{IL(min)} = 5V = 4.7V + R_{THR} \times 2mA \quad (11)$$

式を変形すると  $R_{THR} = 150\Omega$  となります。

これで  $R_{THR} = 150\Omega$  を用いて  $V_{IH(max)}$  を計算できるようになりました。

$$V_{IH(max)} = 6.4V + 150\Omega \times I_{L(max)} = 6.895V \text{ which is less than } V_{ON\_MIN} \quad (12)$$

したがって、 $R_{THR} = 150\Omega$  は標準抵抗値を用いて  $R_{THR}$  の 5% 許容差を考慮するため、表では  $180\Omega$  に変更されています。

$R_{THR}$  の最大許容値を計算できます。入力がオン状態に近い場合は、 $V_{ON\_MIN} = V_{IH(max)}$  となります。同じデータシート値を  $V_{IH(max)}$  の式に代入できます。

$$V_{IH(max)} = 15V = 6.4V + R_{THR} \times 3.3mA \geq R_{THR} = 2.6k\Omega \quad (13)$$

$R_{THR} = 2.6k\Omega$  を使用すると、 $V_{OFF} = V_{IL} = 6.4V + 2.6k\Omega \times I_{L(min)} = 9.9V$  となり、これは  $V_{OFF\_MAX}$  より大きくなります

同様に、表中の  $2400\Omega$  は、 $R_{THR}$  の 5% 許容差を考慮するために用いられる標準抵抗です。表中の他の値も同じ方法で求められています。オンラインで[スレッシュホールド計算ツール](#)をダウンロードすることもできます。

#### 8.2.4.1.3 ワイヤ破損検出

各チャネルには、フィールド センサ配線の健全性を検出するためのセカンダリ コンパレータを含むワイヤ破損検出回路があります。センサまたはスイッチにはワイヤ破損抵抗が並列に接続されており、 $240\mu A$  を超える微小電流を  $INx$  に流します。入力電流が  $I_{WB}$  を下回ると、SPI レジスタの  $WBx$  が設定され、 $nFAULT$  ピンにフラグが設定されます。ワイヤ破損検出は、シンク モードで、かつ LED またはダイオードが使用されている場合にのみ機能します。ワイヤ破損抵抗  $R_{IWB}$  は次の式に従って計算されます。

$$R_{IWB} = (V_{INx} - V_{LED}) / I_{WB} - R_{THR} \quad (14)$$

ここで  $V_{INx}$  は接続されているセンサまたはスイッチの励起電圧、 $V_{LED}$  は LED またはダイオードの電圧降下 (標準値 2V) です。

### 8.3 電源に関する推奨事項

データ レートおよび電源電圧に対する信頼性の高い動作を提供するため MCU 側電源ピン ( $V_{CC1}$ ) には  $0.1\mu F$  バイパスコンデンサを推奨します。コンデンサは、電源ピンのできるだけ近くに配置する必要があります。

### 8.4 レイアウト

#### 8.4.1 レイアウトのガイドライン

ISO1228 の基板レイアウトは 2 層で完成できます。フィールド側では、 $R_{THR}$ 、 $C_{IN}$ 、 $R_{PAR}$ 、 $R_{ILIM}$ 、 $C_{FIL}$ 、 $R_{SURGE}$ 、 $C_{SURGE}$  を最上位層に配置します。最下位層はフィールド グランド (FGND) プレーンとして使用します。TI は、コンパクトなレイアウトのために  $R_{PAR}$  および  $C_{IN}$  を 0603 フットプリントで使用することを推奨しますが、より大きいサイズ (0805) も使用可能です。 $C_{IN}$  コンデンサは 50V のコンデンサであり、0603 フットプリントで使用可能です。 $C_{IN}$  は可能な限り ISO1228 デバイスに近接して配置します。TI は、 $R_{THR}$ 、 $R_{SURGE}$ 、 $R_{ILIM}$  に MELF 0204 フットプリントのサージ耐性抵抗を使用し、 $C_{SURGE}$  および  $C_{FIL}$  に 0805 フットプリントの 50V コンデンサを使用することを推奨しています。 $R_{THR}$  抵抗は柔軟に配置できますが、外部高電圧に接続される抵抗ピンは、EMC 試験中のフラッシュオーバーを避けるため、ISO1228 デバイスのピンや  $C_{IN}$  および  $R_{PAR}$  ピンから 4mm 以内に配置してはなりません。LED は柔軟に配置できるため、フィールド側でチャネル ステータスを表示できます。



サイド 1 にはデカップリング コンデンサのみが必要です。このコンデンサを最上位層に配置し、最下位層を GND1 に使  
用します。

レイアウト例 にレイアウト例を示します。

#### 8.4.2 レイアウト例




図 8-5. ISO1228 でのレイアウト例

## 9 デバイスおよびドキュメントのサポート

### 9.1 ドキュメントのサポート

#### 9.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『[デジタル アイソレータ設計ガイド](#)』
- テキサス・インスツルメンツ、『[絶縁の用語集](#)』

### 9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[www.tij.co.jp](http://www.tij.co.jp) のデバイス製品フォルダを開いてください。右上の [アラートを受け取る] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

### 9.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

### 9.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

### 9.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

### 9.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

## 10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision A (February 2024) to Revision B (September 2025)	Page
• アプリケーションセクションにリンクを追加.....	1
• ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
• 「代表的特性」セクションの「シンク モードにおける入力電流と入力電圧」グラフの色と凡例を更新.....	15
• 読みやすさを向上させるため、「機能説明」全体に情報を追加.....	20
• 読みやすさを向上させるために情報を追加.....	21
• デバイスの機能モード表に脚注を追加.....	26
• 読みやすさを向上させるため、「ソース タイプのデジタル入力」セクションに情報を追加.....	28
• 「シンク/ソース タイプのデジタル入力」セクションを追加.....	29
• 「電流制限」セクションおよび「電圧スレッショルド」セクションにおいて、 $I_L$ (標準地) を 2.5mA および 3.5mA から 2.9mA および 3.9mA に変更.....	30


Changes from Revision * (June 2023) to Revision A (February 2024)	Page
• デバイスのステータスを「事前情報」から「量産データ」に更新。.....	1
• 「ピン構成および機能」表に脚注を追加.....	3
• テスト回路と「パラメータ測定情報」セクションを追加.....	17

## 11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

**PACKAGE OUTLINE****DFB0038A****SSOP - 1.75 mm max height**

SMALL OUTLINE PACKAGE

**NOTES:**


1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm per side.
5. Reference JEDEC registration MS-012.

## EXAMPLE BOARD LAYOUT

**DFB0038A**

**SSOP - 1.75 mm max height**

SMALL OUTLINE PACKAGE




NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

**EXAMPLE STENCIL DESIGN****DFB0038A****SSOP - 1.75 mm max height**

SMALL OUTLINE PACKAGE



NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265  
Copyright © 2025, Texas Instruments Incorporated

## PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
<a href="#">ISO1228DFBR</a>	Active	Production	SSOP (DFB)   38	2500   LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	ISO1228
ISO1228DFBR.A	Active	Production	SSOP (DFB)   38	2500   LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	ISO1228

<sup>(1)</sup> **Status:** For more details on status, see our [product life cycle](#).

<sup>(2)</sup> **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

<sup>(3)</sup> **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

<sup>(4)</sup> **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

<sup>(5)</sup> **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

<sup>(6)</sup> **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

**Important Information and Disclaimer:**The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.



## TAPE AND REEL INFORMATION



\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
ISO1228DFBR	SSOP	DFB	38	2500	330.0	16.4	6.5	10.3	2.1	8.0	16.0	Q1

## TAPE AND REEL BOX DIMENSIONS



\*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
ISO1228DFBR	SSOP	DFB	38	2500	350.0	350.0	43.0

**DFB0038A**

# PACKAGE OUTLINE

## SSOP - 1.75 mm max height

SMALL OUTLINE PACKAGE



4227016/B 06/2023

**NOTES:**


1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm per side.
5. Reference JEDEC registration MS-012.

# EXAMPLE BOARD LAYOUT



DFB0038A

SSOP - 1.75 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:6X



SOLDER MASK DETAILS

4227016/B 06/2023

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DFB0038A

SSOP - 1.75 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:6X

4227016/B 06/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## 重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含みいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](https://www.ti.com) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月