

ISO644x 汎用、基本型と強化型、クワッドチャネルデジタルアイソレータ

1 特長

- **機能安全への対応 (予定)**
 - IEC 61508 システムの設計に役立つ資料を利用可能
- 最大 150Mbps のデータレート
- 堅牢な SiO_2 絶縁バリア:
 - 最大 1061V_{RMS} および 1500V_{DC} の動作電圧での長い寿命
 - 最高 5000V_{RMS} の絶縁定格
 - 最高 10.4kV のサーボ耐量
 - 最大 最小 $\pm 200\text{kV}/\mu\text{s}$ の CMIT
 - 幅広い温度範囲: -40°C ~ 125°C の動作時周囲温度
- 電源電圧範囲: 2.25V ~ 5.5V
- **過電圧に耐性を持つ入力**
- デフォルト出力が High (ISO644x) と Low (ISO644xF) のオプション
- 小さい伝搬遅延: 5V で最大 10ns、3.3V で最大 12ns
- サポートする最大 SPI: 5V で 25MHz、3.3V で 20.8MHz
- 低いパルス幅歪み: 5V で最大 1.8ns、3.3V で最大 2.2ns
- 堅牢な電磁両立性 (EMC)
 - システムレベルでの ESD、EFT、サーボ耐性
 - 低い放射
- ワイド SOIC (DW-16) パッケージ
- ワイド SSOP (DFP-16) パッケージ
- SSOP (DBQ-16) パッケージ
- 安全性関連の認定 (予定)
 - DIN EN IEC 60747-17 (VDE 0884-17)
 - UL 1577 部品認定プログラム
 - IEC 62368-1、IEC 61010-1、IEC 60601-1、GB 4943.1 認定

2 アプリケーション

- 電源
- 電力網、電力量計
- モータードライブ
- ファクトリ オートメーション
- ビル オートメーション
- 照明器具
- 電化製品

3 説明

ISO644x デバイスは、UL 1577 準拠の最大 5000V_{RMS} の絶縁定格を必要とするコスト重視のアプリケーションのための汎用デジタル アイソレータです。デバイスは VDE、TUV、CSA、CQC の認定も受けています。

ISO644x デバイスは、CMOS または LVC MOS デジタル I/O を絶縁するとともに、高い電磁耐性を備えています。ISO644x は、絶縁バリアとして SiO_2 を使用します。各絶縁チャネルはロジック入力と出力のバッファを搭載しており、それらのバッファは絶縁バリアによって電気的に分離されています。これらのデバイスには、対応する出力をハイインピーダンス状態にするために使用できるイネーブルピンが備わっています。

ISO6440 および ISO6440F デバイスでは、すべてのチャネルが順方向です。ISO6441 および ISO6441F デバイスには、逆方向チャネルが 1 つあります。ISO6442 および ISO6442F デバイスには、逆方向チャネルが 2 つあります。

入力電力または入力信号が失われた場合のデフォルト出力は、接尾辞 F のないデバイスでは High、接尾辞 F のあるデバイスでは Low です。詳細は [デバイスの機能モード](#) セクションを参照してください。


パッケージ情報

部品番号 ⁽¹⁾	パッケージ	パッケージ サイズ ⁽²⁾
ISO6440、ISO6440F	ワイド SOIC (DW-16) ⁽³⁾	10.3mm × 10.3mm
ISO6441、ISO6441F	ワイド SSOP (DFP-16) ⁽³⁾	10.3mm × 4.6mm
ISO6442、ISO6442F	SSOP (DBQ-16) ⁽³⁾	6mm × 4.9mm

(1) 詳細については、[セクション 12](#) を参照してください。

(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はビンも含まれます。

(3) 特定のデバイスとパッケージの量産ステータスおよび量産開始前スタートスについて、「[メカニカル、パッケージ、および注文情報](#)」セクション「パッケージ オプションの付録」ページで「パッケージ情報」表を参照してください。



V_{CCI} = 入力電源、 V_{CCO} = 出力電源

GNDI = 入力グランド、GNDO = 出力グランド

概略回路図

△ このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール（機械翻訳）を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

目次

1 特長	1	6.19 代表的特性	22
2 アプリケーション	1	7 パラメータ測定情報	24
3 説明	1	8 詳細説明	26
4 デバイスの比較	3	8.1 概要	26
5 ピン構成および機能	4	8.2 機能ブロック図	26
6 仕様	6	8.3 機能説明	27
6.1 絶対最大定格	6	8.4 デバイスの機能モード	27
6.2 ESD 定格	6	8.5 デバイス I/O 回路図	28
6.3 推奨動作条件	7	8.6 過電圧に耐性を持つ入力	28
6.4 熱に関する情報	7	9 アプリケーションと実装	29
6.5 電力定格	8	9.1 アプリケーション情報	29
6.6 絶縁仕様	8	9.2 代表的なアプリケーション	29
6.7 安全関連認証	10	9.3 電源に関する推奨事項	32
6.8 安全限界値	10	9.4 レイアウト	32
6.9 電気的特性 — 5V 電源	11	10 デバイスおよびドキュメントのサポート	34
6.10 電源電流特性 — 5V 電源	12	10.1 ドキュメントのサポート	34
6.11 電気的特性 — 3.3V 電源	13	10.2 ドキュメントの更新通知を受け取る方法	34
6.12 電源電流特性 — 3.3V 電源	14	10.3 サポート・リソース	34
6.13 電気的特性 — 2.5V 電源	15	10.4 デバイスの命名規則	34
6.14 電源電流特性 — 2.5V 電源	16	10.5 商標	34
6.15 スイッチング特性 — 5V 電源	17	10.6 静電気放電に関する注意事項	35
6.16 スイッチング特性 — 3.3V 電源	18	10.7 用語集	35
6.17 スイッチング特性 — 2.5V 電源	19	11 改訂履歴	35
6.18 絶縁特性曲線	20	12 メカニカル、パッケージ、および注文情報	35

4 デバイスの比較

表 4-1. デバイス比較表

型番	合計チャネル数	逆方向チャネル数	デフォルト出力	パッケージ	沿面距離	VDE 定格	UL V _{ISO}	CMTI
ISO6440DWR	4	0	High	ワイド SOIC (DW-16)	>8.15mm	強化	5000V _{RMS}	最小 ±200kV/ μs
ISO6440FDWR			Low					
ISO6441DWR		1	High					
ISO6441FDWR			Low					
ISO6442DWR		2	High					
ISO6442FDWR			Low					
ISO6440DFPR	4	0	High	ワイド SSOP (DFP-16)	>8mm	強化	5000V _{RMS}	最小 ±200kV/ μs
ISO6440FDFPR			Low					
ISO6441DFPR		1	High					
ISO6441FDFPR			Low					
ISO6442DFPR		2	High					
ISO6442FDFPR			Low					
ISO6440DBQR	4	0	High	SSOP (DBQ-16)	>3.7mm	基本	3000V _{RMS}	最小 ±100kV/ μs
ISO6440FDBQR			Low					
ISO6441DBQR		1	High					
ISO6441FDBQR			Low					
ISO6442DBQR		2	High					
ISO6442FDBQR			Low					

ISO64 Xx Y PKG R




図 4-1. デバイスの命名規則

5 ピン構成および機能

ワイド SOIC (DW-16)、ワイド SSOP (DFP-16) および SSOP (DBQ-16) のピン構成




図 5-1. ISO6440 および ISO6440F の上面図




図 5-2. ISO6441 および ISO6441F の上面図




図 5-3. ISO6442 および ISO6442F の上面図

表 5-1. ピン機能

ピン		種類 ⁽¹⁾	説明
名称	ISO6441、 ISO6441F		
EN1	7	I	出力イネーブル 1。サイド 1 の出力ピンは、EN1 が HIGH またはオープンのときにイネーブル、EN1 が LOW のときは高インピーダンス状態になります。
EN2	10	I	出力イネーブル 2。サイド 2 の出力ピンは、EN2 が HIGH またはオープンのときにイネーブル、EN2 が LOW のときは高インピーダンス状態になります。
GND1	2.8	—	V _{CC1} のグランド接続
GND2	9.15	—	V _{CC2} のグランド接続
INA	3	I	入力、チャネル A
INB	4	I	入力、チャネル B
INC	5	I	入力、チャネル C
IND	11	I	入力、チャネル D
OUTA	14	O	出力、チャネル A
OUTB	13	O	出力、チャネル B
OUTC	12	O	出力、チャネル C
OUTD	6	O	出力、チャネル D
V _{CC1}	1	—	電源、1 次側
V _{CC2}	16	—	電源、2 次側

(1) I = 入力、O = 出力

6 仕様

6.1 絶対最大定格

(1) を参照

		最小値	最大値	単位
電源電圧 (2)	V _{CC1} から GND1	-0.5	6	V
	V _{CC2} から GND2	-0.5	6	
デジタル入力電圧	INx から GNDx	-0.5	6	V
デジタル入力電圧	ENx から GNDx	-0.5	6	V
デジタル出力電圧	OUTx から GNDx	-0.5	V _{CCX} + 0.5 (3)	V
デジタル出力電流	I _O	-15	15	mA
温度	動作時の接合部温度、T _J		150	°C
	保管温度、T _{stg}	-65	150	°C

- (1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。
- (2) 差動 I/O バス電圧を除くすべての電圧値は、ローカル グランド ピン (GND1 または GND2) を基準としており、ピーク電圧値です。
- (3) 最大電圧は 6V 以下である必要があります。

6.2 ESD 定格

			値	単位
V _(ESD)	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン (1)	±2000	V
		デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠、すべてのピン (2)	±1500	

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
- (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

6.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

			最小値	公称値	最大値	単位
V_{CC_RO} ⁽¹⁾	電源電圧サイド 1 (推奨動作範囲)	$V_{CC1} = 2.5V \sim 5V$ ⁽³⁾	2.25	5.5	V	
	電源電圧サイド 2 (推奨動作範囲)	$V_{CC2} = 2.5V \sim 5V$ ⁽³⁾	2.25	5.5	V	
V_{CC_UVLO+}	電源電圧が上昇しているときの V_{CC} UVLO スレッショルド			2.24	V	
V_{CC_UVLO-}	電源電圧が下降しているときの V_{CC} UVLO スレッショルド		1.6		V	
$V_{CC_UVLO_HYS}$	V_{CC} 電源電圧 UVLO ヒステリシス		0.1		V	
$V_{IH(ENx)}$	イネーブル:High レベル入力電圧	イネーブル:High レベル入力電圧	$0.7 \times V_{CCI}$ ⁽²⁾	V_{CCI}	V	
$V_{IL(ENx)}$	イネーブル:Low レベル入力電圧	イネーブル:Low レベル入力電圧	0	$0.3 \times V_{CCI}$	V	
$V_{IH(INx)}$	入力:High レベル入力電圧		$0.7 \times V_{CCI}$ ⁽²⁾	V_{CCI}	V	
$V_{IL(INx)}$	入力:Low レベル入力電圧		0	$0.3 \times V_{CCI}$	V	
I_{OH}	出力:High レベル入力電流	$V_{CCO} = 5V$ ⁽²⁾	-4		mA	
		$V_{CCO} = 3.3V$ ⁽²⁾	-2		mA	
		$V_{CCO} = 2.5V$ ⁽²⁾	-1		mA	
I_{OL}	出力:Low レベル出力電流	$V_{CCO} = 5V$ ⁽²⁾		4	mA	
		$V_{CCO} = 3.3V$ ⁽²⁾		2	mA	
		$V_{CCO} = 2.5V$ ⁽²⁾		1	mA	
DR	データ レート	$3.0V \leq V_{CCx} \leq 5.5V$ および $C_L \leq 15pF$ ⁽⁴⁾	0	150	Mbps	
		$2.25V \leq V_{CCx} < 3V$ および $C_L \leq 10pF$ ⁽⁴⁾	0	150	Mbps	
		$2.25V \leq V_{CCx} < 3V$ および $10pF < C_L \leq 15pF$ ⁽⁴⁾	0	100	Mbps	
T_A	周囲温度		-40	25	125	°C

(1) V_{CC1} と V_{CC2} は、互いに独立して設定できます

(2) V_{CCI} = 入力側 V_{CC} , V_{CCO} = 出力側 V_{CC}

(3) $V_{CC_UVLO-} \leq V_{CC1}$ または $V_{CC2} < V_{CC_RO(MIN)}$ のとき、チャネル出力は不定状態になります。

(4) セクション 7 を参照してください。

6.4 熱に関する情報

パッケージ	ピン	熱評価基準 ⁽¹⁾						単位
		$R_{\theta JA}$	$R_{\theta JC(top)}$	$R_{\theta JB}$	Ψ_{JT}	Ψ_{JB}	$R_{\theta JC(bot)}$	
DW (Wide-SOIC)	16	83	48.5	49	28	48.4	該当なし	°C/W
DFP (Wide-SSOP)	16	113.3	63.6	75.6	32.5	74.4	該当なし	°C/W
DBQ (SSOP)	16	117.8	60	69.8	29.9	69	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション ノートを参照してください。

6.5 電力定格

パラメータ	テスト条件	最小値	標準値	最大値	単位
ISO6440 (デフォルトが High) および ISO6440F (デフォルトが Low、接尾辞 F 付き)					
P _D	最大消費電力 (両サイド) $V_{CC1} = V_{CC2} = 5.5V, T_J = 150^{\circ}C, C_L = 15pF, 75MHz 50\% デューティ サイクルの方形波を入力$			268.2	mW
P _{D1}	最大消費電力 (サイド 1)			58.1	mW
P _{D2}	最大消費電力 (サイド 2)			210.1	mW
ISO6441 (デフォルトが High) および ISO6441F (デフォルトが Low、接尾辞 F 付き)					
P _D	最大消費電力 (両サイド) $V_{CC1} = V_{CC2} = 5.5V, T_J = 150^{\circ}C, C_L = 15pF, 75MHz 50\% デューティ サイクルの方形波を入力$			262.2	mW
P _{D1}	最大消費電力 (サイド 1)			94.1	mW
P _{D2}	最大消費電力 (サイド 2)			168.1	mW
ISO6442 (デフォルトが High) および ISO6442F (デフォルトが Low、接尾辞 F 付き)					
P _D	最大消費電力 (両サイド) $V_{CC1} = V_{CC2} = 5.5V, T_J = 150^{\circ}C, C_L = 15pF, 75MHz 50\% デューティ サイクルの方形波を入力$			268	mW
P _{D1}	最大消費電力 (サイド 1)			134	mW
P _{D2}	最大消費電力 (サイド 2)			134	mW

6.6 絶縁仕様

パラメータ	テスト条件	パッケージ	単位
IEC 60664-1			
CLR	外部空間距離 ⁽¹⁾	空気を通したサイド 1 とサイド 2 の距離	>8.15 mm
CPG	外部沿面距離 ⁽¹⁾	パッケージ表面上でのサイド 1 とサイド 2 の距離	>8.15 mm
DTI	絶縁物を介した距離	最小内部ギャップ (内部空間距離)	>17 μm
CTI	比較トラッキング インデックス	IEC 60112	>600 V
材料グループ	IEC 60664-1 に準拠	I	
過電圧カテゴリ	定格商用電源 V_{RMS} が 150V 以下	I-IV	
	定格商用電源 V_{RMS} が 300V 以下	I-IV	
	定格商用電源 V_{RMS} が 600V 以下	I-IV	
	定格商用電源 V_{RMS} が 1000V 以下	I-III	
DIN EN IEC 60747-17 (VDE 0884-17) ⁽²⁾			
V _{IORM}	最大反復ピーク絶縁電圧	AC 電圧 (バイポーラ)	1500 V _{PK}
V _{IOWM}	最大絶縁動作電圧	AC 電圧 (正弦波)、絶縁膜経時破壊 (TDDB) テスト。	1061 V _{RMS}
		DC 電圧	1500 V _{DC}
V _{IOTM}	最大過渡絶縁電圧	$V_{TEST} = V_{IOTM}, t = 60s$ (認定)、 $V_{TEST} = 1.2 \leq V_{IOTM}, t = 1s$ (100% 出荷時テスト)	7071 V _{PK}
V _{IMP}	最大インパルス電圧 ⁽³⁾	気中でテスト、IEC 62368-1 に準拠した 1.2/50μs の波形	8000 V _{PK}
V _{IOSM}	最大サージ絶縁電圧 ⁽⁴⁾	$V_{IOSM} \leq 1.3 \leq V_{IMP}$ 、IEC 62368-1 に準拠した 1.2/50μs 波形 で油中でテスト (認定試験)	10400 V _{PK}
Q _{pd}	見掛けの電荷 ⁽⁵⁾	メソッド a、I/O 安全テスト サブグループ 2/3 の後、 $V_{ini} = V_{IOTM}, t_{ini} = 60s, V_{pd(m)} = 1.2 \leq V_{IORM}, t_m = 10s$	≤ 5 pC
		メソッド a、環境テストのサブグループ 1 の後、 $V_{ini} = V_{IOTM}, t_{ini} = 60s, V_{pd(m)} = 1.6 \leq V_{IORM}, t_m = 10s$	≤ 5 pC
		メソッド b: ルーチン テスト (100% 出荷時)、 $V_{ini} = 1.2 \leq V_{IOTM}, t_{ini} = 1s, V_{pd(m)} = 1.875 \leq V_{IORM}, t_m = 1s$ (メソッド b1) または $V_{pd(m)} = V_{ini}, t_m = t_{ini}$ (メソッド b2)	≤ 5 pC
C _{IO}	絶縁バリア容量、入力から出力へ ⁽⁶⁾	$V_{IO} = 0.4 \leq \sin(2\pi ft), f = 1MHz$	≥ 1.6 pF

パラメータ		テスト条件	パッケージ 16-DW	単位	
R_{IO}	絶縁抵抗、入力から出力へ ⁽⁶⁾	$V_{IO} = 500V, T_A = 25^\circ C$	$>10^{12}$	Ω	
		$V_{IO} = 500V (100^\circ C \leq T_A \leq 125^\circ C \text{時})$	$>10^{11}$		
		$V_{IO} = 500V (T_S = 150^\circ C \text{時})$	$>10^9$		
汚染度			2		
耐候性カテゴリ			40/125/21		
UL 1577					
V_{ISO}	絶縁耐圧	$V_{TEST} = V_{ISO}, t = 60s$ (認定), $V_{TEST} = 1.2 \leq V_{ISO}, t = 1s$ (100% 出荷時テスト)	5000	V_{RMS}	

- (1) 沿面距離および空間距離の要件は、アプリケーション個別の機器絶縁規格に従って適用する必要があります。沿面距離および空間距離を維持するために、プリント基板上でアイソレータの取り付けパッドによってこの距離が短くならないように注意して基板を設計する必要があります。場合によっては、プリント基板上の沿面距離と空間距離が等しくなります。プリント基板上に溝やリブを設けるという技法を使用して、これらの仕様値を大きくすることができます。
- (2) このデジタル アイソレータは、安全定格内の 安全な電気的絶縁 にのみ適しています。安全定格への準拠は、適切な保護回路によって保証する必要があります。
- (3) テストは、パッケージのサージ耐性を判定するため、空気中で実行されます。
- (4) テストは、絶縁バリアの固有サージ耐性を判定するため、油中で実行されます。
- (5) 見掛けの放電電荷とは、部分放電 (pd) により発生する放電です。
- (6) 絶縁バリアのそれぞれの側にあるすべてのピンを互いに接続して、2 つの端子を持つデバイスを構成します。

6.7 安全関連認証

VDE	CSA	UL	CQC	TUV
DIN EN IEC 60747-17 (VDE 0884-17) による認証を計画	IEC 62368-1、IEC 61010-1、IEC 60601 に従う認証を計画中	UL 1577 部品認定プログラムに従う認証を計画中	GB4943.1 に従う認証を計画中	EN 61010-1 および EN 62368-1 に従う認証を計画中
認証計画中	認証計画中	認証計画中	認証計画中	認証計画中

6.8 安全限界値

安全限界値⁽¹⁾の目的は、入力または出力回路の故障による絶縁バリアの損傷の可能性を最小限に抑えることです。

パラメータ		テスト条件	最小値	標準値	最大値	単位
DW-16 パッケージ						
Is	安全入力、出力、または電源電流	R _{θJA} = 83°C/W、V _I = 5.5V、T _J = 150°C、T _A = 25°C		273.8		mA
		R _{θJA} = 83°C/W、V _I = 3.6V、T _J = 150°C、T _A = 25°C		418.3		mA
		R _{θJA} = 83°C/W、V _I = 2.75V、T _J = 150°C、T _A = 25°C		547.6		
P _S	安全入力、出力、または合計電力	R _{θJA} = 83°C/W、T _J = 150°C、T _A = 25°C		1506		mW
T _S	最高安全温度			150		°C
DFP-16 パッケージ						
Is	安全入力、出力、または電源電流	R _{θJA} = 113.3°C/W、V _I = 5.5V、T _J = 150°C、T _A = 25°C		200.6		mA
Is	安全入力、出力、または電源電流	R _{θJA} = 113.3°C/W、V _I = 3.6V、T _J = 150°C、T _A = 25°C		306.5		mA
Is	安全入力、出力、または電源電流	R _{θJA} = 113.3°C/W、V _I = 2.75V、T _J = 150°C、T _A = 25°C		401.2		mA
P _S	安全入力、出力、または合計電力	R _{θJA} = 113.3°C/W、T _J = 150°C、T _A = 25°C		1103.3		mW
T _S	最高安全温度			150		°C
DBQ-16 パッケージ						
Is	安全入力、出力、または電源電流	R _{θJA} = 117.8°C/W、V _I = 5.5V、T _J = 150°C、T _A = 25°C		192.9		mA
Is	安全入力、出力、または電源電流	R _{θJA} = 117.8°C/W、V _I = 3.6V、T _J = 150°C、T _A = 25°C		294.8		mA
Is	安全入力、出力、または電源電流	R _{θJA} = 117.8°C/W、V _I = 2.75V、T _J = 150°C、T _A = 25°C		385.9		mA
P _S	安全入力、出力、または合計電力	R _{θJA} = 117.8°C/W、T _J = 150°C、T _A = 25°C		1061.1		mW
T _S	最高安全温度			150		°C

(1) 最高安全温度 T_S は、本デバイスに規定された最大接合部温度 T_J と同じ値です。I_S および P_S パラメータはそれぞれ安全電流と安全電力を表します。I_S および P_S の最大限界値を超過してはなりません。これらの限界値は、周囲温度 T_A によって異なります。

表にある接合部から空気への熱抵抗 R_{θJA} は、リード付き表面実装パッケージ向けの High-K テストボードに実装されたデバイスの数値です。これらの式を使って各パラメータの値を計算します。

T_J = T_A + R_{θJA} × P、ここで P は本デバイスで消費される電力です。

T_{J(max)} = T_S = T_A + R_{θJA} × P_S、ここで T_{J(max)} は最大許容接合部温度です。

P_S = I_S × V_I、ここで V_I は最大入力電圧です。

6.9 電気的特性 — 5V 電源

$V_{CC1} = V_{CC2} = 5V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$V_{OH(OUTx)}$	OUTx (出力) ハイレベル出力電圧	$I_{OH} = -4mA$ 、セクション 7 を参照	$V_{CC0} - 0.4$ ⁽¹⁾	V		
$V_{OL(OUTx)}$	OUTx (出力) ローレベル出力電圧	$I_{OL} = 4mA$ 、セクション 7 を参照	0.4			
$V_{IT+(INx)}$	INx (入力) スイッチング スレッショルド電圧、立ち上がり					
$V_{IT-(INx)}$	INx (入力) スイッチング スレッショルド電圧、立ち下がり		$0.3 \times V_{CCI}$			
$V_{I_HYS(INx)}$	INx (入力) スイッチング スレッショルド電圧のヒステリシス		$0.1 \times V_{CCI}$			
$I_{I(INx)}$	INx (入力) 入力電流 (デフォルトが High のデバイス)	高入力電流: INx (リーク電流) で $V_{IH} = V_{CCI}$ ⁽¹⁾		μA		
		低入力電流: INx (デフォルトが High のプルアップ抵抗によるリーク電流と電流) で $V_{IL} = 0V$	-10			
	INx (入力) 入力電流 (デフォルトが Low のデバイス、接尾辞 F 付き)	高入力電流: INx (デフォルトが High のプルダウン抵抗によるリーク電流と電流) で $V_{IH} = V_{CCI}$ ⁽¹⁾				
		低入力電流: INx (リーク電流) で $V_{IL} = 0V$	-1			
$V_{IH(ENx)}$	ENx (イネーブル) スレッショルド電圧、立ち上がり		$0.7 \times V_{CCI}$ ⁽¹⁾	V		
$V_{IL(ENx)}$	ENx (イネーブル) スレッショルド電圧、立ち下がり		$0.3 \times V_{CCI}$			
$V_{I_HYS(ENx)}$	ENx (イネーブル) スレッショルド電圧のヒステリシス		$0.1 \times V_{CCI}$			
$I_{I(ENx)}$	ENx (イネーブル) 入力電流 (内蔵プルアップ)	高入力電流: ENx (リーク電流) で $V_{IH} = V_{CCI}$ ⁽¹⁾		μA		
		低入力電流: ENx (デフォルトが High のプルアップ抵抗によるリーク電流と電流) で $V_{IL} = 0V$	-10			
CMTI_R	同相過渡電圧耐性、強化絶縁の定格デバイス (DW パッケージ、DFP パッケージ)	$V_I = V_{CC}$ または $0V$ 、 $V_{CM} = 1200V$ $V_{ENx} = V_{CC}$ 、セクション 7 を参照	200	250	kV/μs	
CMTI_B	同相過渡電圧耐性、基本絶縁の定格デバイス (DBQ パッケージ)	$V_I = V_{CC}$ または $0V$ 、 $V_{CM} = 500V$ $V_{ENx} = V_{CC}$ 、セクション 7 を参照	100	125		
C_i	入力容量 ⁽²⁾	$V_I = V_{CC}/2 + 0.4 \times \sin(2\pi ft)$, $f = 2MHz$, $V_{CC} = 5V$		1.5	pF	

(1) $V_{CCI} =$ 入力側 V_{CC} 、 $V_{CC0} =$ 出力側 V_{CC}

(2) 入力ピンから同じ側のグランドまで測定。

6.10 電源電流特性 — 5V 電源

$V_{CC1} = V_{CC2} = 5V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ	テスト条件	電源電流	最小値	標準値	最大値	単位
ISO6440 (デフォルトが High) および ISO6440F (デフォルトが Low、接尾辞 F 付き)						
電源電流 - DC 信号 (2)	$V_I = V_{CC1}$ (1)(デフォルトが High)、 $V_I = 0V$ (デフォルトが Low、接尾辞 F 付き)	I_{CC1}	3.4	4.7		mA
		I_{CC2}	1.3	1.5		
	$V_I = 0V$ (デフォルトが High)、 $V_I = V_{CC1}$ (デフォルトが Low、接尾辞 F 付き)	I_{CC1}	11.3	13.1		
		I_{CC2}	1.1	1.3		
電源電流 - AC 信号 (3)	すべてのチャネルが方形波クロック入力でスイッチング、 $C_L = 15pF$	1Mbps	I_{CC1}	7.25	8.9	mA
			I_{CC2}	1.4	1.6	
		10Mbps	I_{CC1}	7.35	8.9	
			I_{CC2}	3.2	3.9	
		100Mbps	I_{CC1}	7.8	10.0	
			I_{CC2}	22	26	
ISO6441 (デフォルトが High) および ISO6441F (デフォルトが Low、接尾辞 F 付き)						
電源電流 - DC 信号 (2)	$V_I = V_{CC1}$ (1)(デフォルトが High)、 $V_I = 0V$ (デフォルトが Low、接尾辞 F 付き)	I_{CC1}	3.2	4.6		mA
		I_{CC2}	2.2	3		
	$V_I = 0V$ (デフォルトが High)、 $V_I = V_{CC1}$ (デフォルトが Low、接尾辞 F 付き)	I_{CC1}	8.5	10.5		
		I_{CC2}	3.9	4.8		
電源電流 - AC 信号 (3)	すべてのチャネルが方形波クロック入力でスイッチング、 $C_L = 15pF$	1Mbps	I_{CC1}	5.9	7.5	mA
			I_{CC2}	3.2	4	
		10Mbps	I_{CC1}	6.5	8.1	
			I_{CC2}	4.7	5.6	
		100Mbps	I_{CC1}	11.5	13.9	
			I_{CC2}	18.4	21.7	
ISO6442 (デフォルトが High) および ISO6442F (デフォルトが Low、接尾辞 F 付き)						
電源電流 - DC 信号 (2)	$V_I = V_{CC1}$ (1)(デフォルトが High)、 $V_I = 0V$ (デフォルトが Low、接尾辞 F 付き)	I_{CC1}, I_{CC2}	2.2	3.15		mA
		I_{CC1}, I_{CC2}	5.6	7.4		
電源電流 - AC 信号 (3)	すべてのチャネルが方形波クロック入力でスイッチング、 $C_L = 15pF$	1Mbps	I_{CC1}, I_{CC2}	4.5	5.3	mA
		10Mbps	I_{CC1}, I_{CC2}	5.5	6.5	
		100Mbps	I_{CC1}, I_{CC2}	15.2	18.0	

(1) $V_{CC1} =$ 入力側 V_{CC}

(2) 電源電流は $ENx = V_{CCx}$ の場合に有効

(3) 電源電流は $ENx = V_{CCx}$ の場合に有効

6.11 電気的特性 — 3.3V 電源

$V_{CC1} = V_{CC2} = 3.3V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$V_{OH(OUTx)}$	OUTx (出力) ハイレベル出力電圧	$I_{OH} = -2mA$ 、セクション 7 を参照	$V_{CCO} - 0.2$ ⁽¹⁾	V_{CC1}	0.2	V
$V_{OL(OUTx)}$	OUTx (出力) ローレベル出力電圧	$I_{OL} = 2mA$ 、セクション 7 を参照				
$V_{IT+(INx)}$	INx (入力) スイッチング スレッショルド電圧、立ち上がり					
$V_{IT-(INx)}$	INx (入力) スイッチング スレッショルド電圧、立ち下がり		$0.3 \times V_{CC1}$			
$V_{I_HYS (INx)}$	INx (入力) スイッチング スレッショルド電圧のヒステリシス		$0.1 \times V_{CC1}$			
$I_I(INx)$	INx (入力) 入力電流 (デフォルトが High のデバイス)	高入力電流: INx (リーク電流) で $V_{IH} = V_{CC1}$ ⁽¹⁾		1	μA	
		低入力電流: INx (デフォルトが High のブルアップ抵抗によるリーク電流と電流) で $V_{IL} = 0V$	-10			
	INx (入力) 入力電流 (デフォルトが Low のデバイス、接尾辞 F 付き)	高入力電流: INx (デフォルトが High のブルダウン抵抗によるリーク電流と電流) で $V_{IH} = V_{CC1}$ ⁽¹⁾		10		
		低入力電流: INx (リーク電流) で $V_{IL} = 0V$	-1			
$V_{IH(ENx)}$	ENx (イネーブル) スレッショルド電圧、立ち上がり			$0.7 \times V_{CC1}$ ⁽¹⁾	V	
$V_{IL(ENx)}$	ENx (イネーブル) スレッショルド電圧、立ち下がり		$0.3 \times V_{CC1}$			
$V_{I_HYS(ENx)}$	ENx (イネーブル) スレッショルド電圧のヒステリシス		$0.1 \times V_{CC1}$			
$I_I(ENx)$	ENx (イネーブル) 入力電流 (内蔵ブルアップ)	高入力電流: ENx (リーク電流) で $V_{IH} = V_{CC1}$ ⁽¹⁾		1	μA	
		低入力電流: ENx (デフォルトが High のブルアップ抵抗によるリーク電流と電流) で $V_{IL} = 0V$	-10			
CMTI_R	同相過渡電圧耐性、強化絶縁の定格デバイス (DW パッケージ、DFP パッケージ)	$V_I = V_{CC}$ または $0V$, $V_{CM} = 1200V$, $V_{ENx} = V_{CC}$ 、セクション 7 を参照	200	250	kV/μs	
CMTI_B	同相過渡電圧耐性、基本絶縁の定格デバイス (DBQ パッケージ)	$V_I = V_{CC}$ または $0V$, $V_{CM} = 500V$, $V_{ENx} = V_{CC}$ 、セクション 7 を参照	100	125		
C_i	入力容量 ⁽²⁾	$V_I = V_{CC}/2 + 0.4 \times \sin(2\pi ft)$, $f = 2MHz$, $V_{CC} = 3.3V$		1.5	pF	

(1) $V_{CC1} =$ 入力側 V_{CC} , $V_{CCO} =$ 出力側 V_{CC}

(2) 入力ピンから同じ側のグランドまで測定。

6.12 電源電流特性 — 3.3V 電源

$V_{CC1} = V_{CC2} = 3.3V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ	テスト条件	電源電流	最小値	標準値	最大値	単位
ISO6440 (デフォルトが High) および ISO6440F (デフォルトが Low、接尾辞 F 付き)						
電源電流 - DC 信号 (2)	$V_I = V_{CC1}$ (1)(デフォルトが High)、 $V_I = 0V$ (デフォルトが Low、接尾辞 F 付き)	I_{CC1}	3.3	4.7		mA
		I_{CC2}	1.2	1.5		
	$V_I = 0V$ (デフォルトが High)、 $V_I = V_{CC1}$ (デフォルトが Low、接尾辞 F 付き)	I_{CC1}	10.3	13.1		
		I_{CC2}	1.1	1.3		
電源電流 - AC 信号 (3)	すべてのチャネルが方形波クロック入力でスイッチング、 $C_L = 15pF$	1Mbps	I_{CC1}	7.5	8.8	mA
			I_{CC2}	1.3	1.5	
		10Mbps	I_{CC1}	7.5	8.9	
			I_{CC2}	2.5	2.9	
		100Mbps	I_{CC1}	8.0	9.5	
			I_{CC2}	14.9	17.0	
ISO6441 (デフォルトが High) および ISO6441F (デフォルトが Low、接尾辞 F 付き)						
電源電流 - DC 信号 (2)	$V_I = V_{CC1}$ (1)(デフォルトが High)、 $V_I = 0V$ (デフォルトが Low、接尾辞 F 付き)	I_{CC1}	3.2	4.5		mA
		I_{CC2}	2.2	2.9		
	$V_I = 0V$ (デフォルトが High)、 $V_I = V_{CC1}$ (デフォルトが Low、接尾辞 F 付き)	I_{CC1}	8.5	10.4		
		I_{CC2}	3.8	4.8		
電源電流 - AC 信号 (3)	すべてのチャネルが方形波クロック入力でスイッチング、 $C_L = 15pF$	1Mbps	I_{CC1}	5.9	7.4	mA
			I_{CC2}	3.1	3.9	
		10Mbps	I_{CC1}	6.2	7.8	
			I_{CC2}	4.1	5	
		100Mbps	I_{CC1}	9.5	11.6	
			I_{CC2}	13.2	15.5	
ISO6442 (デフォルトが High) および ISO6442F (デフォルトが Low、接尾辞 F 付き)						
電源電流 - DC 信号 (2)	$V_I = V_{CC1}$ (1)(デフォルトが High)、 $V_I = 0V$ (デフォルトが Low、接尾辞 F 付き)	I_{CC1}, I_{CC2}	2.4	3.1		mA
		I_{CC1}, I_{CC2}	5.6	7.3		
電源電流 - AC 信号 (3)	$V_I = 0V$ (デフォルトが High)、 $V_I = V_{CC1}$ (デフォルトが Low、接尾辞 F 付き)	1Mbps	I_{CC1}, I_{CC2}	4.4	5.2	mA
		10Mbps	I_{CC1}, I_{CC2}	5.1	6.0	
		100Mbps	I_{CC1}, I_{CC2}	11.5	13.1	

(1) $V_{CC1} =$ 入力側 V_{CC}

(2) 電源電流は $ENx = V_{CCx}$ の場合に有効

(3) 電源電流は $ENx = V_{CCx}$ の場合に有効

6.13 電気的特性 — 2.5V 電源

$V_{CC1} = V_{CC2} = 2.5V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$V_{OH(OUTx)}$	OUTx (出力) ハイレベル出力電圧	$I_{OH} = -1mA$ 、セクション 7 を参照	$V_{CCO} - 0.1$ ⁽¹⁾	V_{CC1}	0.1	V
$V_{OL(OUTx)}$	OUTx (出力) ローレベル出力電圧	$I_{OL} = 1mA$ 、セクション 7 を参照				
$V_{IT+(INx)}$	INx (入力) スイッチング スレッショルド電圧、立ち上がり					
$V_{IT-(INx)}$	INx (入力) スイッチング スレッショルド電圧、立ち下がり		$0.3 \times V_{CC1}$			
$V_{I_HYS (INx)}$	INx (入力) スイッチング スレッショルド電圧のヒステリシス		$0.1 \times V_{CC1}$			
$I_I(INx)$	INx (入力) 入力電流 (デフォルトが High のデバイス)	高入力電流: INx (リーク電流) で $V_{IH} = V_{CC1}$ ⁽¹⁾		1	μA	
		低入力電流: INx (デフォルトが High のブルアップ抵抗によるリーク電流と電流) で $V_{IL} = 0V$	-10			
	INx (入力) 入力電流 (デフォルトが Low のデバイス、接尾辞 F 付き)	高入力電流: INx (デフォルトが High のブルダウン抵抗によるリーク電流と電流) で $V_{IH} = V_{CC1}$ ⁽¹⁾		10		
		低入力電流: INx (リーク電流) で $V_{IL} = 0V$	-1			
$V_{IH(ENx)}$	ENx (イネーブル) スレッショルド電圧、立ち上がり			$0.7 \times V_{CC1}$ ⁽¹⁾	V	
$V_{IL(ENx)}$	ENx (イネーブル) スレッショルド電圧、立ち下がり		$0.3 \times V_{CC1}$			
$V_{I_HYS(ENx)}$	ENx (イネーブル) スレッショルド電圧のヒステリシス		$0.1 \times V_{CC1}$			
$I_I(ENx)$	ENx (イネーブル) 入力電流 (内蔵ブルアップ)	高入力電流: ENx (リーク電流) で $V_{IH} = V_{CC1}$ ⁽¹⁾		1	μA	
		低入力電流: ENx (デフォルトが High のブルアップ抵抗によるリーク電流と電流) で $V_{IL} = 0V$	-10			
CMTI_R	同相過渡電圧耐性、強化絶縁の定格デバイス (DW パッケージ、DFP パッケージ)	$V_I = V_{CC}$ または $0V$, $V_{CM} = 1200V$, $V_{ENx} = V_{CC}$ 、セクション 7 を参照	200	250	kV/μs	
CMTI_B	同相過渡電圧耐性、基本絶縁の定格デバイス (DBQ パッケージ)	$V_I = V_{CC}$ または $0V$, $V_{CM} = 500V$, $V_{ENx} = V_{CC}$ 、セクション 7 を参照	100	125		
C_i	入力容量 ⁽²⁾	$V_I = V_{CC}/2 + 0.4 \times \sin(2\pi ft)$, $f = 2MHz$, $V_{CC} = 2.5V$		1.5	pF	

(1) $V_{CC1} =$ 入力側 V_{CC} , $V_{CCO} =$ 出力側 V_{CC}

(2) 入力ピンから同じ側のグランドまで測定。

6.14 電源電流特性 — 2.5V 電源

$V_{CC1} = V_{CC2} = 2.5V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ	テスト条件	電源電流	最小値	標準値	最大値	単位
ISO6440 (デフォルトが High) および ISO6440F (デフォルトが Low、接尾辞 F 付き)						
電源電流 - DC 信号 (2)	$V_I = V_{CC1}$ (1)(デフォルトが High)、 $V_I = 0V$ (デフォルトが Low、接尾辞 F 付き)	I_{CC1}	3.3	4.6		mA
	$V_I = 0V$ (デフォルトが High)、 $V_I = V_{CC1}$ (デフォルトが Low、接尾辞 F 付き)	I_{CC2}	1.2	1.4		
電源電流 - AC 信号 (3)	すべてのチャネルが方形波クロック入力でスイッチング、 $C_L = 15pF$	I_{CC1}	11.2	13.0		mA
		I_{CC2}	1.0	1.21		
		I_{CC1}	7.3	8.8		
		I_{CC2}	1.2	1.5		
		I_{CC1}	7.4	8.8		
		I_{CC2}	2.2	2.5		
ISO6441 (デフォルトが High) および ISO6441F (デフォルトが Low、接尾辞 F 付き)						
電源電流 - DC 信号 (2)	$V_I = V_{CC1}$ (1)(デフォルトが High)、 $V_I = 0V$ (デフォルトが Low、接尾辞 F 付き)	I_{CC1}	3.1	4.5		mA
	$V_I = 0V$ (デフォルトが High)、 $V_I = V_{CC1}$ (デフォルトが Low、接尾辞 F 付き)	I_{CC2}	2.1	2.9		
電源電流 - AC 信号 (3)	すべてのチャネルが方形波クロック入力でスイッチング、 $C_L = 15pF$	I_{CC1}	8.5	10.4		mA
		I_{CC2}	3.8	4.7		
		I_{CC1}	5.8	7.4		
		I_{CC2}	3.1	3.9		
		I_{CC1}	6.1	7.7		
		I_{CC2}	3.8	4.7		
ISO6442 (デフォルトが High) および ISO6442F (デフォルトが Low、接尾辞 F 付き)						
電源電流 - DC 信号 (2)	$V_I = V_{CC1}$ (1)(デフォルトが High)、 $V_I = 0V$ (デフォルトが Low、接尾辞 F 付き)	I_{CC1}, I_{CC2}	2.1	3.1		mA
	$V_I = 0V$ (デフォルトが High)、 $V_I = V_{CC1}$ (デフォルトが Low、接尾辞 F 付き)	I_{CC1}, I_{CC2}	5.6	7.2		
電源電流 - AC 信号 (3)	すべてのチャネルが方形波クロック入力でスイッチング、 $C_L = 15pF$	I_{CC1}, I_{CC2}	3.9	5.2		mA
		I_{CC1}, I_{CC2}	4.6	5.8		
		I_{CC1}, I_{CC2}	9.3	11.5		

(1) $V_{CC1} =$ 入力側 V_{CC}

(2) 電源電流は $ENx = V_{CCx}$ の場合に有効

(3) 電源電流は $ENx = V_{CCx}$ の場合に有効

6.15 スイッチング特性 — 5V 電源

$V_{CC1} = V_{CC2} = 5V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ		テスト条件	最小値	標準値	最大値	単位
t_{PLH}, t_{PHL}	伝搬遅延時間	100kbps の場合 セクション 7 を参照してください	3.85	6.2	10	ns
PWD	パルス幅歪み ⁽¹⁾ $ t_{PHL} - t_{PLH} $			0.07	1.8	
$t_{sk(o)}$	チャネル間の出力スキュー時間 ⁽²⁾	同方向チャネル			1.5	ns
$t_{sk(pp)}$	部品間のスキュー時間 ⁽³⁾				3	
t_r	出力信号の立ち上がり時間	セクション 7 を参照してください			3	ns
t_f	出力信号の立ち下がり時間				3	
t_{PHZ}	ディセーブルの伝搬遅延、出力 High から高インピーダンスへ	セクション 7 を参照してください			9	ns
t_{PLZ}	ディセーブルの伝搬遅延、出力 Low から高インピーダンスへ				8	
t_{PZH}	イネーブルの伝搬遅延、高インピーダンスから出力 High \sim (EN を備えたデバイス)	セクション 7 を参照してください			7	ns
t_{PZL}	イネーブルの伝搬遅延、高インピーダンスから出力 Low \sim (EN を備えたデバイス)				8	
t_{PU}	V_{CC} UVLO から有効な出力データまでの時間	V_{CC} ランプ $< 1\mu s$			90	μs
t_{DO}	入力電源喪失からデフォルト出力までの遅延時間	V_{CC} が $V_{CC_UVLO_MIN}$ を下回る時間から測定。 セクション 7 を参照してください		0.045	0.1	μs
t_{ie}	タイム インターパル エラー	100Mbps で $2^{16} - 1$ PRBS データ			0.23	ns

(1) 別名パルス スキュー。

(2) $t_{sk(o)}$ は、1 つのデバイスについて、すべての駆動入力を相互に接続し、同方向に出力をスイッチングし、同じ負荷を駆動するときの複数の出力間のスキューです。

(3) $t_{sk(pp)}$ は、同一の電源電圧、温度、入力信号、負荷で動作する異なるデバイスについて、同方向にスイッチングするときの任意の端子間での伝搬遅延時間の差です。

6.16 スイッチング特性 — 3.3V 電源

$V_{CC1} = V_{CC2} = 3.3V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ		テスト条件	最小値	標準値	最大値	単位
t_{PLH}, t_{PHL}	伝搬遅延時間	100kbps の場合 セクション 7 を参照してください	4	7	12	ns
PWD	パルス幅歪み ⁽¹⁾ $ t_{PHL} - t_{PLH} $			0.35	2.2	
$t_{sk(o)}$	チャネル間の出力スキュー時間 ⁽²⁾	同方向チャネル			1.5	ns
$t_{sk(pp)}$	部品間のスキュー時間 ⁽³⁾				3	
t_r	出力信号の立ち上がり時間	セクション 7 を参照してください		4	ns	
t_f	出力信号の立ち下がり時間			4		
t_{PHZ}	ディセーブルの伝搬遅延、出力 High から高インピーダンスへ	セクション 7 を参照してください			14	ns
t_{PLZ}	ディセーブルの伝搬遅延、出力 Low から高インピーダンスへ				12	
t_{PZH}	イネーブルの伝搬遅延、高インピーダンスから出力 High \sim (EN を備えたデバイス)	セクション 7 を参照してください		11	ns	
t_{PZL}	イネーブルの伝搬遅延、高インピーダンスから出力 Low \sim (EN を備えたデバイス)			10		
t_{PU}	V_{CC} UVLO から有効な出力データまでの時間	V_{CC} ランプ $< 1\mu s$		70	μs	
t_{DO}	入力電源喪失からデフォルト出力までの遅延時間	V_{CC} が $V_{CC_UVLO_MIN}$ を下回る時間から測定。 セクション 7 を参照してください	0.045	0.1	μs	
t_{ie}	タイム インターパル エラー	100Mbps で $2^{16} - 1$ PRBS データ		0.2		ns

(1) 別名パルス スキュー。

(2) $t_{sk(o)}$ は、1 つのデバイスについて、すべての駆動入力を相互に接続し、同方向に出力をスイッチングし、同じ負荷を駆動するときの複数の出力間のスキューです。

(3) $t_{sk(pp)}$ は、同一の電源電圧、温度、入力信号、負荷で動作する異なるデバイスについて、同方向にスイッチングするときの任意の端子間での伝搬遅延時間の差です。

6.17 スイッチング特性 — 2.5V 電源

$V_{CC1} = V_{CC2} = 2.5V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ		テスト条件	最小値	標準値	最大値	単位
t_{PLH}, t_{PHL}	伝搬遅延時間	100kbps の場合 セクション 7 を参照	4.75	8.4	14.5	ns
PWD	パルス幅歪み ⁽¹⁾ $ t_{PHL} - t_{PLH} $			0.55	2.6	
$t_{sk(o)}$	チャネル間の出力スキュー時間 ⁽²⁾	同方向チャネル			1.5	ns
$t_{sk(pp)}$	部品間のスキュー時間 ⁽³⁾				3	
t_r	出力信号の立ち上がり時間	セクション 7 を参照してください		5	ns	
t_f	出力信号の立ち下がり時間			5		
t_{PHZ}	ディセーブルの伝搬遅延、出力 High から高インピーダンスへ	セクション 7 を参照してください		19	ns	
t_{PLZ}	ディセーブルの伝搬遅延、出力 Low から高インピーダンスへ			17		
t_{PZH}	イネーブルの伝搬遅延、高インピーダンスから出力 High \sim (EN を備えたデバイス)	セクション 7 を参照してください		17	ns	
t_{PZL}	イネーブルの伝搬遅延、高インピーダンスから出力 Low \sim (EN を備えたデバイス)			12		
t_{PU}	V_{CC} UVLO から有効な出力データまでの時間	V_{CC} ランプ $< 1\mu s$		80	μs	
t_{DO}	入力電源喪失からデフォルト出力までの遅延時間	V_{CC} が $V_{CC_UVLO_MIN}$ を下回る時間から測定。 セクション 7 を参照してください	0.047	0.1	μs	
t_{ie}	タイム インターパル エラー	100Mbps で $2^{16} - 1$ PRBS データ		0.22		ns

- (1) 別名パルス スキュー。
- (2) $t_{sk(o)}$ は、1 つのデバイスについて、すべての駆動入力を相互に接続し、同方向に出力をスイッチングし、同じ負荷を駆動するときの複数の出力間のスキューです。
- (3) $t_{sk(pp)}$ は、同一の電源電圧、温度、入力信号、負荷で動作する異なるデバイスについて、同方向にスイッチングするときの任意の端子間での伝搬遅延時間の差です。

6.18 絶縁特性曲線

ワイド SOIC (DW-16) パッケージでの絶縁特性曲線




図 6-1. ワイド SOIC (DW-16) パッケージでの安全限界電流の熱特性低下曲線




図 6-2. ワイド SOIC (DW-16) パッケージでの安全限界電力の熱特性低下曲線

ワイド SSOP (DFP-16) パッケージでの絶縁特性曲線




図 6-3. ワイド SSOP (DFP-16) パッケージでの安全限界電流の熱特性低下曲線




図 6-4. ワイド SSOP (DFP-16) パッケージでの安全限界電力の熱特性低下曲線

SSOP (DBQ-16) パッケージでの絶縁特性曲線




図 6-5. SSOP (DBQ-16) パッケージでの安全限界電流の熱特性低下曲線




図 6-6. SSOP (DBQ-16) パッケージでの安全限界電力の熱特性低下曲線

6.19 代表的特性




図 6-7. ISO6440 または ISO6440F の消費電流とデータ率との関係 (15pF 負荷時)




図 6-8. ISO6440 または ISO6440F の消費電流とデータ率との関係 (無負荷時)




図 6-9. ISO6441 または ISO6441F の消費電流とデータ率との関係 (15pF 負荷時)




図 6-10. ISO6441 または ISO6441F の消費電流とデータ率との関係 (無負荷時)




図 6-11. ISO6442 または ISO6442F の消費電流とデータレートとの関係 (15pF 負荷時)




図 6-12. ISO6442 または ISO6442F の消費電流とデータレートとの関係 (無負荷時)




図 6-13. High レベル出力電圧と High レベル出力電流との関係




図 6-14. Low レベル出力電圧と Low レベル出力電流との関係




図 6-15. 電源低電圧スレッショルドと周囲温度との関係






図 6-16. 伝搬遅延時間と周囲温度との関係

7 パラメータ測定情報




- A. 入力パルスは、以下の特性を持つジェネレータから供給されます。PRR $\leq 50\text{kHz}$ 、50% デューティ サイクル、 $t_r \leq 1\text{ns}$ 、 $t_f \leq 1\text{ns}$ 、 $Z_O = 50\Omega$ 。INx (入力) ジェネレータ信号を終端するため、入力に 50Ω の抵抗が必要です。実際のアプリケーションでは、この 50Ω 抵抗は不要です。
- B. $C_L = 15\text{pF}$ であり、 $\pm 20\%$ 以内の計測器および治具の容量が含まれています。

図 7-1. スイッチング特性試験回路と電圧波形







- A. $C_L = 15\text{pF}$ であり、 $\pm 20\%$ 以内の計測器および治具の容量が含まれています。
- B. 電源ランプ レート = 10mV/ns

図 7-2. デフォルトの出力遅延時間テスト回路と電圧波形



- A. $C_L = 15\text{pF}$ であり、 $\pm 20\%$ 以内の計測器および治具の容量が含まれています。
- B. $ENx = V_{CC}$ 、CMTI テスト中チャネルはイネーブルです。

図 7-3. 同相過渡電圧耐性試験回路



Copyright © 2016, Texas Instruments Incorporated

- A. 入力パルスは、以下の特性を持つジェネレータから供給されます。PRR \leq 10kHz、50% デューティ サイクル、 $t_r \leq 3\text{ns}$ 、 $t_f \leq 3\text{ns}$ 、 $Z_O = 50\Omega$ 。
- B. $C_L = 15\text{pF}$ であり、±20% 以内の計測器および治具の容量が含まれています。

図 7-4. イネーブル伝搬遅延時間のテスト回路と波形

8 詳細説明

8.1 概要

ISO644x ファミリのデバイスは、オン オフ キーイング (OOK) 変調方式を使用し、二酸化ケイ素をベースとする絶縁バリアを介してデジタル データを送信します。

トランスマッタは、バリアを介して高周波キャリアを送信することによって、1 つのデジタル状態を表しています。また、信号を送信しないことによって、もう 1 つのデジタル状態を表しています。レシーバは、高度な信号コンディショニングを行ってから信号を復調し、バッファ段経由で出力を生成します。ISO644x デバイスには高度な回路技法も使用されており、CMTI 性能を最大化し、高周波キャリアと IO バッファのスイッチングによる放射ノイズを最小化しています。

8.2 機能ブロック図




図 8-1. OOK ベースのデジタルアイソレータの概念ブロック図

オン オフ キーイング方式の動作の概念的な詳細を、図 8-2 に示します。




図 8-2. オン オフ キーイング (OOK) による変調方式

8.3 機能説明

表 8-1 に、デバイスの機能概要を示します。

表 8-1. デバイスの機能

部品番号	チャネル方向	最大データレート	デフォルト出力	パッケージ
ISO6440	4 順方向 0 逆方向	150Mbps	High	DW-16、DFP-16、DBQ-16
ISO6440F	4 順方向 0 逆方向	150Mbps	Low	DW-16、DFP-16、DBQ-16
ISO6441	3 順方向 1 逆方向	150Mbps	High	DW-16、DFP-16、DBQ-16
ISO6441F	3 順方向 1 逆方向	150Mbps	Low	DW-16、DFP-16、DBQ-16
ISO6442	順方向 2 逆方向 2	150Mbps	High	DW-16、DFP-16、DBQ-16
ISO6442F	順方向 2 逆方向 2	150Mbps	Low	DW-16、DFP-16、DBQ-16

8.3.1 電磁両立性 (EMC) に関する検討事項

過酷な産業用環境で使用される多くのアプリケーションは、静電気放電 (ESD)、電気的高速過渡現象 (EFT)、サージ、電磁放射のような外乱の影響を受けやすくなっています。これらの電磁妨害は、IEC 61000-4-x や CISPR 32、などの国際規格により定義および試験されています。システム レベルの性能と信頼性は、アプリケーション基板の設計とレイアウトに大きく左右されますが、ISO644x ファミリのデバイスは、システム全体の堅牢性を高めるために多くのチップレベルの設計技術を取り入れています。

8.4 デバイスの機能モード

下表に ISO644x デバイスの機能モードを示します。

表 8-2. 機能表

$V_{CCI}^{(1)}$	V_{CCO}	入力 (INx)	出力イネーブル (ENx)	出力 (OUTx)	備考
PU	PU	H	H またはオープン	H	通常動作: チャネルの出力は、入力の論理状態になります。
		L	H またはオープン	L	
		オープン	H またはオープン	デフォルト	デフォルト モード: INx がオープンのとき、対応するチャネル出力はデフォルトのロジック状態に移行します。ISO644x ではデフォルトは High、接尾辞 F 付きの ISO644xF ではデフォルトは Low です。
X	PU	X	L	Z	出力イネーブルの値が LOW のとき、出力は高インピーダンスになります。
PD	PU	X	H またはオープン	デフォルト	デフォルト モード: V_{CCI} に電源が供給されていないとき、チャネル出力は選択されたデフォルトオプションに基づいたロジック状態になります。 ISO644x ではデフォルトは High、接尾辞 F 付きの ISO644xF ではデフォルトは Low です。 V_{CCI} が電源オフから電源オンに遷移すると、チャネル出力は入力のロジック状態と同じになります。 V_{CCI} が電源オンから電源オフに遷移すると、チャネル出力は選択されているデフォルト状態になります。
X	PD	X	X	不定	V_{CCO} が電源オフのとき、チャネルの出力は不定です ⁽²⁾ 。 V_{CCO} が電源オフから電源オンに遷移すると、チャネル出力は入力のロジック状態と同じになります。

(1) V_{CCI} = 入力側 V_{CC} 、 V_{CCO} = 出力側 V_{CC} 、PU = 電源オン ($V_{CC} \geq V_{CC_RO(MIN)}$)、PD = 電源オフ ($V_{CC} \leq V_{CC_UVLO-}$)、X = 無関係、H = HIGH レベル、L = LOW レベル、Z = 高インピーダンス

(2) $V_{CC_UVLO-} \leq V_{CCI}$ または $V_{CCO} < V_{CC} \geq V_{CC_RO(MIN)}$ のとき、出力は不定状態になります。

8.5 デバイス I/O 回路図




図 8-3. 入力 (INx) がデフォルトが High (接尾辞 F なしのデバイス) の回路図




図 8-4. 入力 (INx) がデフォルトが Low (接尾辞 F が付いたデバイス) の回路図




図 8-5. イネーブル (ENx) の回路図




図 8-6. 出力 (OUTx) の回路図

8.6 過電圧に耐性を持つ入力

このデバイスの入力ピン (INx および ENx) は、入力側の電源電圧 (V_{CCI}) を超える入力信号電圧をサポートします。ただし、入力の電圧が [セクション 6.3](#) および [絶対最大定格](#) に示す電圧を下回る場合に限ります。

これにより、入力側の電源 (V_{CCI}) が供給されていないときも、デバイスは入力ピンへの入力信号電圧に対応できます。この使用例では、入力側に有効な電源がないと、出力はデフォルトの出力状態に遷移します。

これらの入力ピンは、入力が、[セクション 6.3](#) に記載された最大 V_{IMAX} まで入力信号電圧を降圧変換する機能も備えています。たとえば、V_{CCI} が 3.3V で動作している場合も、5V のハイレベル入力信号を使用できます。

9 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

9.1 アプリケーション情報

ISO644x デバイスは、高性能で低消費電力のクワッド チャネル構成のデジタルアイソレータです。これらのデバイスは両側にイネーブルピンがあり、対応する出力を高インピーダンスに移行して、パラレル（複数）ドライバマルチマスタ駆動アプリケーションに使用できます。ISO644x デバイスは、シングルエンド CMOS ロジック スイッチング テクノロジーを使用しています。

電源電圧の範囲は、 V_{CC1} と V_{CC2} の両方の電源で 2.25V~5.5V です。絶縁バリアは 2 つの側を分離するため、セクション 6.3 の範囲内の任意の電圧を使用し、それぞれの側を独立してソースできます。たとえば、ISO644x に 3.3V の V_{CC1} (2.25V~5.5V の範囲内) と 5V の V_{CC2} (これも 2.25V~5.5V の範囲内) を供給できます。デジタル アイソレータは、絶縁に加えて、ロジック レベルトランスレータとしても使用できます。デジタル アイソレータを使って設計する場合は、シングルエンド設計構造のため、デジタル アイソレータが特定のインターフェイス規格に準拠していないこと、シングルエンド CMOS または TTL デジタル信号ラインの絶縁のみを目的としていることに注意してください。アイソレータは通常、インターフェイスの種類や規格にかかわらず、データ コントローラ (MCU または FPGA) と、データ コンバータまたはライントランシーバとの間に配置されます。

9.2 代表的なアプリケーション

図 9-1 に、絶縁型シリアル ペリフェラル インターフェイス (SPI) を示します。




図 9-1. 16 入力のアナログ入力モジュール向け絶縁型 SPI

9.2.1 設計要件

このデバイスを使用する設計には、表 9-1 に記載されているパラメータを使用します。

表 9-1. 設計パラメータ

パラメータ	値
電源電圧、 V_{CC1} および V_{CC2}	2.25V~5.5V
V_{CC1} と GND1 との間のデカップリング コンデンサ	0.1μF
V_{CC2} と GND2 との間のデカップリング コンデンサ	0.1μF

9.2.2 詳細な設計手順

ISO644x ファミリのデバイスは、フォトカプラとは異なり、性能向上、バイアス供給、電流制限のために外付け部品を必要としません。必要とするのは、動作に必要な外付けバイパスコンデンサは 2 個のみです。





図 9-2. ISO644x の一般的な回路例


9.2.3 アプリケーション曲線

以下に示す、ISO644x ファミリのデバイスの代表的なアイダイアグラムは、100Mbps で低ジッタと広いオープングルアイを示しています。




水平 2ns/分周、垂直 1V/分周。

図 9-3. ISO644x アイダイアグラム (100Mbps PRBS
 $2^{16} - 1$ 、5V、25°C)



水平 2ns/分周、垂直 500mV/分周。

図 9-4. ISO644x アイダイアグラム (100Mbps PRBS
 $2^{16} - 1$ 、3.3V、25°C)



水平 2ns/分周、垂直 500mV/分周。

図 9-5. ISO644x アイダイアグラム (100Mbps PRBS $2^{16} - 1$ 、2.5V、25°C)

9.3 電源に関する推奨事項

データレートおよび電源電圧に対する信頼性の高い動作を確保するため、入力および出力電源ピン (V_{CC1} および V_{CC2}) に $0.1\mu F$ のバイパスコンデンサを推奨します。コンデンサは、電源ピンのできるだけ近くに配置する必要があります。アプリケーションで使用できる 1 次側電源が 1 つだけの場合は、トランスマジックタとアイソレータとの間のクリーンな相互接続が可能になります。産業用アプリケーションでは、テキサス・インスツルメンツの [SN6501](#) または [SN6505B](#) を使用してください。このようなアプリケーションでは、『[SN6501 絶縁電源用の変圧器ドライバ](#)』または『[SN6505B 絶縁型電源用の低ノイズ、1A 変圧器ドライバ](#)』で、電源の詳細な設計とトランスマジックタの選択についての推奨事項を参照できます。

9.4 レイアウト

9.4.1 レイアウトガイドライン

コストが最適化された低 EMI PCB の設計を実現するには、最小 2 層が必要です。EMI をさらに改善するために、4 層基板を使用できます（[レイアウト例の回路図](#) を参照）。4 層基板の層は、上層から下層に向かって、高速信号層、グランドプレーン、電源プレーン、低周波数信号層の順に配置する必要があります。

- 上層に高速パターンを配線することにより、ビアの使用（およびそれに伴うインダクタンスの発生）を避けて、データリシクのトランスマジックタおよびレシーバ回路とアイソレータとの間のクリーンな相互接続が可能になります。
- 高速信号層の次の層に、ベタのグランドプレーンを配置することにより、伝送ライン接続のインピーダンスを制御し、リターン電流のための優れた低インダクタンスパスを実現します。
- グランドプレーンの次の層に、電源プレーンを配置すると、高周波バイパス容量を約 $100\text{pF}/\text{インチ}^2$ 増加させることができます。
- 最下層に低速の制御信号を配線すると、これらの信号リンクには一般的に、ビアのような不連続性を許容するマージンがあるため、高い柔軟性が得られます。

電源プレーンまたは信号層の追加が必要な場合は、対称性を保つために、第 2 の電源系統またはグランドプレーン系統を層構成に追加します。この設計により、基板の層構成が機械的に安定し、反りを防ぎます。また、各電源系統の電源プレーンとグランドプレーンを互いに近づけて配置できるため、高周波バイパス容量を大幅に増やすことができます。

レイアウトの推奨事項の詳細については、『[デジタルアイソレータ設計ガイド](#)』アプリケーションノートを参照してください。

9.4.2 レイアウト例




図 9-6. レイアウト例




図 9-7. レイアウト例 : PCB 断面

10 デバイスおよびドキュメントのサポート

10.1 ドキュメントのサポート

10.1.1 関連ドキュメント

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、[ISO6440 技術資料](#)
- テキサス・インスツルメンツ、[ISO6441 技術資料](#)
- テキサス・インスツルメンツ、[ISO6442 技術資料](#)
- テキサス・インスツルメンツ、[SN6501 絶縁電源用のトランジストライバデータシート](#)

10.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

10.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

10.4 デバイスの命名規則




図 10-1. デバイスの命名規則

10.5 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

10.6 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことをお勧めします。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

10.7 用語集

テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

11 改訂履歴


資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision A (October 2024) to Revision B (November 2025)	Page
• データシートのステータスを、量産情報と事前情報の両方のデバイスについて混在ステータスに更新。ISO6440、ISO6440F、ISO6441F、ISO6442、ISO6442F デバイスをデータシートに追加。Wide-SSOP (DFP-16) および SSOP (DBQ-16) パッケージをデータシートに追加。.....	1
• データシートに「デバイスの比較」セクションを追加.....	3
• ISO6440 および ISO6442 がデータシートに追加されたデバイスのファミリ全体について説明している 仕様 セクションの「5V スイッチング特性」サブセクションと「2.5V スイッチング特性」サブセクションで最小伝搬遅延時間 t_{PLH} および t_{PHL} を更新。.....	6
• イネーブル伝搬遅延時間のテスト回路と波形を セクション 7 に追加。.....	23


Changes from Revision * (September 2024) to Revision A (October 2024)	Page
• 詳細情報バージョンから ISO6441 生産データシートリリース バージョン。.....	1
• 「特長」セクションとドキュメントの他の部分で、最大データレートを 100Mbps から 150Mbps に更新。.....	1
• 「特長」セクションとドキュメントの他の部分で CMTI を最小 $\pm 200\text{kV}/\mu\text{s}$ に更新。.....	1
• ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
• 仕様 セクションの「電気的特性」サブセクションで、デフォルトが High または Low のデバイスタイプのリーク仕様についての INPUT ピンと EN ピンの入力電流と、デフォルト状態内蔵のプルアップまたはプルダウン抵抗の入力電流を分割。.....	6
• 仕様 セクションの「5V 電源、3.3V 電源、2.5V 電源のスイッチング特性」のサブセクションで、伝搬遅延時間 (t_{PLH} 、 t_{PHL}) に最小値を追加。.....	6
• V_{CC} が 5V での最大パルス幅歪み (PWD) を 2.5ns から 1.8ns に、 V_{CC} が 3.3V の場合を 2.5ns から 2.2ns に、2.5V の場合を 2.5ns から 2.6ns に更新し、 仕様 セクションの関連する標準値を更新。.....	6
• 仕様 セクションの「5V 電源、3.3V 電源、2.5V 電源のスイッチング特性」サブセクションで、入力電力損失 (t_{DO}) の標準値からデフォルトの出力遅延時間を更新。.....	6
• 仕様 セクションの「5V 電源のスイッチング特性」サブセクションで、タイム インターバル エラー (t_{le}) の標準値を更新。.....	6

12 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのプラウザ版を使用されている場合は、画面左側の説明をご覧ください。

DW0016C-C01**PACKAGE OUTLINE****SOIC - 2.55 mm max height**

SMALL OUTLINE INTEGRATED CIRCUIT



NOTES:


1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm, per side.
5. Reference JEDEC registration MS-013.

EXAMPLE BOARD LAYOUT

DW0016C-C01

SOIC - 2.55 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT




NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN**DW0016C-C01****SOIC - 2.55 mm max height**

SMALL OUTLINE INTEGRATED CIRCUIT



NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


DFP0016A



PACKAGE OUTLINE

SSOP - 2.65 mm max height

SMALL OUTLINE PACKAGE



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.

EXAMPLE BOARD LAYOUT

DFP0016A

SSOP - 2.65 mm max height

SMALL OUTLINE PACKAGE




EXAMPLE STENCIL DESIGN

DFP0016A

SSOP - 2.65 mm max height

SMALL OUTLINE PACKAGE




4230287/A 11/2023

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

DBQ0016A**PACKAGE OUTLINE****SSOP - 1.75 mm max height**

SHRINK SMALL-OUTLINE PACKAGE



NOTES:


1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 inch, per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MO-137, variation AB.

EXAMPLE BOARD LAYOUT

DBQ0016A

SSOP - 1.75 mm max height

SHRINK SMALL-OUTLINE PACKAGE




NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

DBQ0016A**EXAMPLE STENCIL DESIGN****SSOP - 1.75 mm max height**

SHRINK SMALL-OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
 BASED ON .005 INCH [0.127 MM] THICK STENCIL
 SCALE:8X

4214846/A 03/2014

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
ISO6441DWR	Active	Production	SOIC (DW) 16	2000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	ISO6441
ISO6441FDWR	Active	Production	SOIC (DW) 16	2000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	ISO6441F
XISO6440DBQR	Active	Preproduction	SSOP (DBQ) 16	2500 LARGE T&R	-	Call TI	Call TI	-	
XISO6440DFPR	Active	Preproduction	SSOP (DFP) 16	2000 LARGE T&R	-	Call TI	Call TI	-	
XISO6440DWR	Active	Preproduction	SOIC (DW) 16	2000 LARGE T&R	-	Call TI	Call TI	-	
XISO6440FDBQR	Active	Preproduction	SSOP (DBQ) 16	2500 LARGE T&R	-	Call TI	Call TI	-	
XISO6440FDFPR	Active	Preproduction	SSOP (DFP) 16	2000 LARGE T&R	-	Call TI	Call TI	-	
XISO6440FDWR	Active	Preproduction	SOIC (DW) 16	2000 LARGE T&R	-	Call TI	Call TI	-	
XISO6441DBQR	Active	Preproduction	SSOP (DBQ) 16	2500 LARGE T&R	-	Call TI	Call TI	-40 to 125	
XISO6441DFPR	Active	Preproduction	SSOP (DFP) 16	2000 LARGE T&R	-	Call TI	Call TI	-40 to 125	
XISO6441FDBQR	Active	Preproduction	SSOP (DBQ) 16	2500 LARGE T&R	-	Call TI	Call TI	-40 to 125	
XISO6441FDFPR	Active	Preproduction	SSOP (DFP) 16	2000 LARGE T&R	-	Call TI	Call TI	-40 to 125	
XISO6442DBQR	Active	Preproduction	SSOP (DBQ) 16	2500 LARGE T&R	-	Call TI	Call TI	-	
XISO6442DFPR	Active	Preproduction	SSOP (DFP) 16	2000 LARGE T&R	-	Call TI	Call TI	-40 to 125	
XISO6442DWR	Active	Preproduction	SOIC (DW) 16	2000 LARGE T&R	-	Call TI	Call TI	-	
XISO6442FDBQR	Active	Preproduction	SSOP (DBQ) 16	2500 LARGE T&R	-	Call TI	Call TI	-	
XISO6442FDFPR	Active	Preproduction	SSOP (DFP) 16	2000 LARGE T&R	-	Call TI	Call TI	-	
XISO6442FDWR	Active	Preproduction	SOIC (DW) 16	2000 LARGE T&R	-	Call TI	Call TI	-	

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.



⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION




A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
ISO6441DWR	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO6441FDWR	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
ISO6441DWR	SOIC	DW	16	2000	353.0	353.0	32.0
ISO6441FDWR	SOIC	DW	16	2000	353.0	353.0	32.0

GENERIC PACKAGE VIEW


DW 16

SOIC - 2.65 mm max height

7.5 x 10.3, 1.27 mm pitch


SMALL OUTLINE INTEGRATED CIRCUIT

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4224780/A


DW0016B



PACKAGE OUTLINE

SOIC - 2.65 mm max height

SOIC



4221009/B 07/2016

NOTES:


- All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
- This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm, per side.
- Reference JEDEC registration MS-013.

EXAMPLE BOARD LAYOUT


DW0016B

SOIC - 2.65 mm max height

SOIC



LAND PATTERN EXAMPLE
SCALE:4X



SOLDER MASK DETAILS

4221009/B 07/2016

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DW0016B

SOIC - 2.65 mm max height

SOIC



IPC-7351 NOMINAL
7.3 mm CLEARANCE/CREEPAGE

HV / ISOLATION OPTION
8.1 mm CLEARANCE/CREEPAGE

SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:4X

4221009/B 07/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


DBQ0016A



PACKAGE OUTLINE

SSOP - 1.75 mm max height

SHRINK SMALL-OUTLINE PACKAGE



NOTES:


- Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 inch, per side.
- This dimension does not include interlead flash.
- Reference JEDEC registration MO-137, variation AB.

EXAMPLE BOARD LAYOUT



DBQ0016A

SSOP - 1.75 mm max height

SHRINK SMALL-OUTLINE PACKAGE



LAND PATTERN EXAMPLE
SCALE:8X



SOLDER MASK DETAILS

4214846/A 03/2014

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBQ0016A

SSOP - 1.75 mm max height

SHRINK SMALL-OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.127 MM] THICK STENCIL
SCALE:8X

4214846/A 03/2014

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適した TI 製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月